JP2002151980A - Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuit - Google Patents
Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuitInfo
- Publication number
- JP2002151980A JP2002151980A JP2000342465A JP2000342465A JP2002151980A JP 2002151980 A JP2002151980 A JP 2002151980A JP 2000342465 A JP2000342465 A JP 2000342465A JP 2000342465 A JP2000342465 A JP 2000342465A JP 2002151980 A JP2002151980 A JP 2002151980A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- current
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばバイポーラ
半導体集積回路等に利用するオフセット補正回路に関
し、特に両相信号（互いの位相が１８０°異なる２つの
信号）の間に発生するオフセット電圧の検出に必要とな
る集積回路（以下、ＩＣ）の外付け部品をコンデンサ１
個で実現するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an offset correction circuit for use in, for example, a bipolar semiconductor integrated circuit, and more particularly to the detection of an offset voltage generated between two-phase signals (two signals whose phases are different by 180 °). The external components of the integrated circuit (hereinafter, IC) required for
It is realized by individual.
【０００２】[0002]
【従来の技術】抵抗、コンデンサおよび能動素子を使用
するオフセット補正回路は、コンデンサをＩＣの外付け
部品にすることで回路の小型軽量化、集積化が可能であ
り、携帯電話機などの無線機のオフセット補正回路など
に広く用いられている。2. Description of the Related Art An offset correction circuit using a resistor, a capacitor, and an active element can be reduced in size and weight and integrated by using a capacitor as an external component of an IC. Widely used in offset correction circuits and the like.
【０００３】図５は、一般的に使用されているオフセッ
ト補正回路の一例を示している。この図において、破線
から上がＩＣである。図５に示すように、入力端子44
と、出力端子45と、抵抗12とＩＣの外付け部品となるコ
ンデンサ13とで構成された低域通過フィルタ回路と、基
準電圧源36と、トランジスタ22とトランジスタ23とトラ
ンジスタ24とトランジスタ25と電流源33とで構成された
差動増幅回路と、電流源34とトランジスタ26とトランジ
スタ27とで構成されたカレントミラー回路とにより構成
されている。低域通過フィルタ回路は、入力端子44より
入力される信号の直流成分を抽出する。抽出された直流
成分がトランジスタ22のベースへ入力され、基準電圧源
36の電圧がトランジスタ23のベースへ入力されるので、
抽出された直流成分と基準電圧36との差分に比例した電
流Δｉ＿dcが、差動増幅回路より出力され、カレントミ
ラー回路に入力される。カレントミラー回路を構成する
トランジスタ26とトランジスタ27との並列数の比がｎ：
ｍ（ただし、ｎとｍは正の整数）であるとき、電流源34
の電流値をＩ0とすると、出力端子45に流れる電流値
は、ｍ÷ｎ×（Ｉ0−Δｉ＿dc)となる。この出力端子45
に流れる電流値を負帰還させることで、Δｉ＿dcを除去
できる。FIG. 5 shows an example of a commonly used offset correction circuit. In this figure, ICs are above the broken lines. As shown in FIG.
, An output terminal 45, a low-pass filter circuit composed of a resistor 12 and a capacitor 13 which is an external component of the IC, a reference voltage source 36, a transistor 22, a transistor 23, a transistor 24, a transistor 25, and a current. It comprises a differential amplifier circuit composed of a source 33 and a current mirror circuit composed of a current source 34, a transistor 26 and a transistor 27. The low-pass filter circuit extracts a DC component of a signal input from the input terminal 44. The extracted DC component is input to the base of the transistor 22, and the reference voltage source
Since the voltage of 36 is input to the base of transistor 23,
A current Δi_dc proportional to the difference between the extracted DC component and the reference voltage 36 is output from the differential amplifier circuit and input to the current mirror circuit. The ratio of the number of parallel transistors 26 and 27 constituting the current mirror circuit is n:
m (where n and m are positive integers), the current source 34
When the current value is referred to as I 0, the current flowing through the output terminal 45, and m ÷ n × (I 0 -Δi_dc ). This output terminal 45
Δi_dc can be removed by negatively feeding back the value of the current flowing through the circuit.
【０００４】[0004]
【発明が解決しようとする課題】しかし、図５のオフセ
ット補正回路では、入力信号が１つの場合であるため、
入力信号を両相信号とした場合、図５のオフセット補正
回路が２組必要となり、ＩＣの外付け部品となるコンデ
ンサも２個必要となる。However, in the offset correction circuit of FIG. 5, since there is one input signal,
When the input signal is a two-phase signal, two sets of the offset correction circuit shown in FIG. 5 are required, and two capacitors which are external components of the IC are also required.
【０００５】本発明は、入力信号を両相信号とした場合
でも、ＩＣの外付け部品をコンデンサ１個で実現できる
オフセット補正回路を提供し、また、それを組み込んだ
半導体装置やそれを用いた無線機を提供することを目的
としている。The present invention provides an offset correction circuit capable of realizing external components of an IC with a single capacitor even when an input signal is a two-phase signal, and a semiconductor device incorporating the same and a semiconductor device incorporating the same. It aims to provide a radio.
【０００６】[0006]
【課題を解決するための手段】本発明のオフセット補正
回路は、第１の信号が入力される第１のエミッタフォロ
ワ回路と、前記第１の信号と位相が１８０°異なる第２
の信号が入力される第２のエミッタフォロワ回路と、前
記第１のエミッタフォロワ回路の出力または前記第２の
エミッタフォロワ回路の出力から前記第１の信号の直流
成分または前記第２の信号の直流成分を抽出する直流成
分抽出回路と、前記第１のエミッタフォロワ回路の出力
および前記第２のエミッタフォロワ回路の出力から前記
第１の信号と前記第２の信号との中点電位を抽出する中
点電位抽出回路と、前記直流成分抽出回路の出力および
前記中点電位抽出回路の出力から、前記直流成分と前記
中点電位との差分に比例した補正電流を生成する差動増
幅回路と、前記差動増幅回路の出力から定電流に前記補
正電流を加えた電流を生成する第１のカレントミラー回
路と、前記第１のカレントミラー回路の出力から、定電
流から前記補正電流を引いた電流を生成する第２のカレ
ントミラー回路とを備えたことを特徴とする。この構成
により、前記第１のカレントミラー回路の出力および前
記第２のカレントミラー回路の出力を前記第１の信号の
入力側および前記第２の信号の入力側に負帰還させるこ
とで、前記補正電流を除去することとなる。According to the present invention, there is provided an offset correction circuit comprising: a first emitter follower circuit to which a first signal is inputted; and a second emitter follower circuit having a phase different from that of the first signal by 180 °.
And a DC component of the first signal or a DC signal of the second signal from the output of the first emitter follower circuit or the output of the second emitter follower circuit. A DC component extracting circuit for extracting a component; and extracting a midpoint potential between the first signal and the second signal from an output of the first emitter follower circuit and an output of the second emitter follower circuit. A point potential extraction circuit, a differential amplifier circuit that generates a correction current proportional to a difference between the DC component and the midpoint potential from an output of the DC component extraction circuit and an output of the midpoint potential extraction circuit, A first current mirror circuit for generating a current obtained by adding the correction current to a constant current from the output of the differential amplifier circuit; and a correction current from the constant current from the output of the first current mirror circuit. Characterized in that a second current mirror circuit for generating a current obtained by subtracting. With this configuration, the output of the first current mirror circuit and the output of the second current mirror circuit are negatively fed back to the input side of the first signal and the input side of the second signal, whereby the correction is performed. The current will be removed.
【０００７】また、本発明のオフセット補正回路は、第
１の信号が入力される第１のエミッタフォロワ回路と、
前記第１の信号と位相が１８０°異なる第２の信号が入
力される第２のエミッタフォロワ回路と、前記第１のエ
ミッタフォロワ回路の出力または前記第２のエミッタフ
ォロワ回路の出力から前記第１の信号の直流成分または
前記第２の信号の直流成分を抽出する直流成分抽出回路
と、前記第１のエミッタフォロワ回路の出力および前記
第２のエミッタフォロワ回路の出力から前記第１の信号
と前記第２の信号との中点電位を抽出する中点電位抽出
回路と、前記直流成分抽出回路の出力および前記中点電
位抽出回路の出力から、前記直流成分と前記中点電位と
の差分に比例した補正電流を生成するオペアンプと、前
記オペアンプの出力から定電流に前記補正電流を加えた
電流を生成する第１のカレントミラー回路と、前記第１
のカレントミラー回路の出力から、定電流から前記補正
電流を引いた電流を生成する第２のカレントミラー回路
とを備えたことを特徴とする。この構成により、前記第
１のカレントミラー回路の出力および前記第２のカレン
トミラー回路の出力を前記第１の信号の入力側および前
記第２の信号の入力側に負帰還させることで、前記補正
電流を除去することとなる。Further, the offset correction circuit of the present invention comprises a first emitter follower circuit to which a first signal is inputted,
A second emitter follower circuit to which a second signal whose phase is different from that of the first signal by 180 ° is input, and the first emitter follower circuit or the first emitter follower circuit outputs the first signal from the output of the second emitter follower circuit. A DC component extraction circuit for extracting a DC component of the signal or a DC component of the second signal; and outputting the first signal and the first signal from the output of the first emitter follower circuit and the output of the second emitter follower circuit. A midpoint potential extraction circuit for extracting a midpoint potential with the second signal; and an output of the DC component extraction circuit and an output of the midpoint potential extraction circuit, which are proportional to a difference between the DC component and the midpoint potential. An operational amplifier that generates a corrected current, a first current mirror circuit that generates a current obtained by adding the correction current to a constant current from an output of the operational amplifier,
And a second current mirror circuit for generating a current obtained by subtracting the correction current from a constant current from the output of the current mirror circuit. With this configuration, the output of the first current mirror circuit and the output of the second current mirror circuit are negatively fed back to the input side of the first signal and the input side of the second signal, whereby the correction is performed. The current will be removed.
【０００８】さらに、本発明のオフセット補正回路は、
第１の信号が入力される第１のエミッタフォロワ回路
と、前記第１の信号と位相が１８０°異なる第２の信号
が入力される第２のエミッタフォロワ回路と、前記第１
のエミッタフォロワ回路の出力および前記第２のエミッ
タフォロワ回路の出力から前記第１の信号と前記第２の
信号との中点電位を抽出する中点電位抽出回路と、前記
第１のエミッタフォロワ回路の出力または前記第２のエ
ミッタフォロワ回路の出力と前記中点電位抽出回路の出
力とから、前記第１のエミッタフォロワ回路の出力また
は前記第２のエミッタフォロワ回路の出力と前記中点電
位との差分に相当する電流を生成する差動増幅回路と、
前記差動増幅回路の出力の直流成分を補正電流として抽
出する補正電流抽出回路と、前記補正電流抽出回路の出
力から定電流に前記補正電流を加えた電流を生成する第
１のカレントミラー回路と、前記第１のカレントミラー
回路の出力から、定電流から前記補正電流を引いた電流
を生成する第２のカレントミラー回路とを備えたことを
特徴とする。この構成により、前記第１のカレントミラ
ー回路の出力および前記第２のカレントミラー回路の出
力をそれぞれ前記第１の信号の入力側および前記第２の
信号の入力側に負帰還させることで、前記補正電流を除
去することとなる。Further, the offset correction circuit according to the present invention
A first emitter follower circuit to which a first signal is inputted; a second emitter follower circuit to which a second signal having a phase 180 ° different from the phase of the first signal is inputted;
A midpoint potential extracting circuit for extracting a midpoint potential between the first signal and the second signal from the output of the emitter follower circuit and the output of the second emitter follower circuit, and the first emitter follower circuit Of the output of the first emitter follower circuit or the output of the second emitter follower circuit and the midpoint potential from the output of the second emitter follower circuit and the output of the midpoint potential extraction circuit. A differential amplifier circuit that generates a current corresponding to the difference,
A correction current extraction circuit that extracts a DC component of an output of the differential amplifier circuit as a correction current, and a first current mirror circuit that generates a current obtained by adding the correction current to a constant current from an output of the correction current extraction circuit. And a second current mirror circuit for generating a current obtained by subtracting the correction current from a constant current from the output of the first current mirror circuit. With this configuration, the output of the first current mirror circuit and the output of the second current mirror circuit are negatively fed back to the input side of the first signal and the input side of the second signal, respectively. The correction current is removed.
【０００９】そして、本発明のオフセット補正回路は、
第１の信号が入力される第１のエミッタフォロワ回路
と、前記第１の信号と位相が１８０°異なる第２の信号
が入力される第２のエミッタフォロワ回路と、前記第１
のエミッタフォロワ回路の出力および前記第２のエミッ
タフォロワ回路の出力から前記第１の信号と前記第２の
信号との中点電位を抽出する中点電位抽出回路と、前記
第１のエミッタフォロワ回路の出力または前記第２のエ
ミッタフォロワ回路の出力と前記中点電位抽出回路の出
力とから、前記第１のエミッタフォロワ回路の出力また
は前記第２のエミッタフォロワ回路の出力と前記中点電
位との差分に相当する電流を生成するオペアンプと、前
記オペアンプの出力の直流成分を補正電流として抽出す
る補正電流抽出回路と、前記補正電流抽出回路の出力か
ら定電流に前記補正電流を加えた電流を生成する第１の
カレントミラー回路と、前記第１のカレントミラー回路
の出力から、定電流から前記補正電流を引いた電流を生
成する第２のカレントミラー回路とを備えたことを特徴
とする。この構成により、前記第１のカレントミラー回
路の出力および前記第２のカレントミラー回路の出力を
それぞれ前記第１の信号の入力側および前記第２の信号
の入力側に負帰還させることで、前記補正電流を除去す
ることとなる。Further, the offset correction circuit of the present invention
A first emitter follower circuit to which a first signal is inputted; a second emitter follower circuit to which a second signal having a phase 180 ° different from the phase of the first signal is inputted;
A midpoint potential extracting circuit for extracting a midpoint potential between the first signal and the second signal from the output of the emitter follower circuit and the output of the second emitter follower circuit, and the first emitter follower circuit From the output of the first emitter follower circuit or the output of the second emitter follower circuit and the midpoint potential from the output of the second emitter follower circuit and the output of the midpoint potential extraction circuit. An operational amplifier that generates a current corresponding to the difference, a correction current extraction circuit that extracts a DC component of an output of the operational amplifier as a correction current, and a current that is obtained by adding the correction current to a constant current from the output of the correction current extraction circuit. A first current mirror circuit to generate a current obtained by subtracting the correction current from a constant current from an output of the first current mirror circuit. Characterized in that a Tomira circuit. With this configuration, the output of the first current mirror circuit and the output of the second current mirror circuit are negatively fed back to the input side of the first signal and the input side of the second signal, respectively. The correction current is removed.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。 （第１の実施の形態）Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment)
【００１１】図１は本発明の第１の実施の形態のオフセ
ット補正回路を示す回路図である。この図において、破
線から上がＩＣである。つまり、後述するコンデンサ13
以外はＩＣとして構成され、コンデンサ13はＩＣに外付
けされる。FIG. 1 is a circuit diagram showing an offset correction circuit according to a first embodiment of the present invention. In this figure, ICs are above the broken lines. That is, the capacitor 13 described later
The other components are configured as an IC, and the capacitor 13 is externally attached to the IC.
【００１２】このオフセット補正回路は、入力端子40
と、入力端子41と、出力端子42と、出力端子43と、トラ
ンジスタ20と電流源31とで構成された第１のエミッタフ
ォロワ回路と、トランジスタ21と電流源32とで構成され
た第２のエミッタフォロワ回路と、抵抗10と、抵抗11
と、抵抗12とＩＣの外付け部品となるコンデンサ13とで
構成された低域通過フィルタ回路と、トランジスタ22と
トランジスタ23とトランジスタ24とトランジスタ25と電
流源33とで構成された差動増幅回路と、トランジスタ26
とトランジスタ27とトランジスタ28と電流源34とで構成
された前段のカレントミラー回路と、トランジスタ29と
トランジスタ30と電流源35とで構成された後段のカレン
トミラー回路とを備えている。This offset correction circuit has an input terminal 40
, An input terminal 41, an output terminal 42, an output terminal 43, a first emitter follower circuit configured by the transistor 20 and the current source 31, and a second emitter configured by the transistor 21 and the current source 32. Emitter follower circuit, resistor 10 and resistor 11
And a low-pass filter circuit composed of a resistor 12 and a capacitor 13 which is an external component of the IC, and a differential amplifier circuit composed of a transistor 22, a transistor 23, a transistor 24, a transistor 25, and a current source 33. And transistor 26
And a current mirror circuit of a preceding stage composed of a transistor 27, a transistor 28 and a current source 34, and a current mirror circuit of a subsequent stage composed of a transistor 29, a transistor 30 and a current source 35.
【００１３】第１のエミッタフォロワ回路において、ト
ランジスタ20のベースに入力端子40が接続され、トラン
ジスタ20のコレクタに電源Ｖccが接続され、トランジス
タ20のエミッタと接地との間に電流源31が接続されてい
る。第２のエミッタフォロワ回路において、トランジス
タ21のベースに入力端子41が接続され、トランジスタ21
のコレクタに電源Ｖccが接続され、トランジスタ21のエ
ミッタと接地との間に電流源32が接続されている。In the first emitter follower circuit, the input terminal 40 is connected to the base of the transistor 20, the power supply Vcc is connected to the collector of the transistor 20, and the current source 31 is connected between the emitter of the transistor 20 and the ground. ing. In the second emitter follower circuit, the input terminal 41 is connected to the base of the transistor 21,
Is connected to a power supply Vcc, and a current source 32 is connected between the emitter of the transistor 21 and the ground.
【００１４】差動増幅回路において、トランジスタ22の
エミッタとトランジスタ23のエミッタとが接続され、ト
ランジスタ22のエミッタと接地との間に電流源33が接続
され、トランジスタ24のコレクタとトランジスタ24のベ
ースとトランジスタ25のベースとが接続され、トランジ
スタ24のエミッタに電源Ｖccが接続され、トランジスタ
25のエミッタに電源Ｖccが接続され、トランジスタ22の
コレクタとトランジスタ24のコレクタとが接続され、ト
ランジスタ23のコレクタとトランジスタ25のコレクタと
が接続されている。In the differential amplifier circuit, the emitter of the transistor 22 and the emitter of the transistor 23 are connected, a current source 33 is connected between the emitter of the transistor 22 and the ground, and the collector of the transistor 24 and the base of the transistor 24 are connected. The base of the transistor 25 is connected, the power supply Vcc is connected to the emitter of the transistor 24, and the transistor
The power supply Vcc is connected to the emitter of the transistor 25, the collector of the transistor 22 is connected to the collector of the transistor 24, and the collector of the transistor 23 is connected to the collector of the transistor 25.
【００１５】低域通過フィルタ回路において、抵抗12は
トランジスタ21のエミッタとトランジスタ22のベースと
の間に接続され、コンデンサ13はトランジスタ22のベー
スと接地との間に接続されている。In the low-pass filter circuit, the resistor 12 is connected between the emitter of the transistor 21 and the base of the transistor 22, and the capacitor 13 is connected between the base of the transistor 22 and the ground.
【００１６】トランジスタ20のエミッタとトランジスタ
21のエミッタとの間に抵抗10と抵抗11とが直列に接続さ
れ、抵抗10と抵抗11との接続点とトランジスタ23のベー
スとが接続されている。ここで、抵抗10と抵抗11とは抵
抗値が等しいので、それらの接続点の電位はトランジス
タ20のエミッタとトランジスタ21のエミッタとの中点の
電位となる。The emitter of the transistor 20 and the transistor
The resistor 10 and the resistor 11 are connected in series between the emitter 21 and the connection point between the resistor 10 and the resistor 11 and the base of the transistor 23 are connected. Here, since the resistances of the resistor 10 and the resistor 11 are equal, the potential at the connection point between them becomes the potential at the middle point between the emitter of the transistor 20 and the emitter of the transistor 21.
【００１７】前段のカレントミラー回路において、トラ
ンジスタ26のコレクタと接地との間に電流源34が接続さ
れ、トランジスタ26のコレクタとトランジスタ26のベー
スとトランジスタ27のベースとトランジスタ28のベース
とが接続され、トランジスタ26のエミッタに電源Ｖccが
接続され、トランジスタ27のエミッタに電源Ｖccが接続
され、トランジスタ28のエミッタに電源Ｖccが接続さ
れ、トランジスタ26のコレクタとトランジスタ25のコレ
クタとが接続され、トランジスタ27のコレクタに出力端
子42が接続されている。ここで、電流源34の電流値をＩ
0 とする。In the preceding current mirror circuit, a current source 34 is connected between the collector of the transistor 26 and the ground, and the collector of the transistor 26, the base of the transistor 26, the base of the transistor 27, and the base of the transistor 28 are connected. The power supply Vcc is connected to the emitter of the transistor 26, the power supply Vcc is connected to the emitter of the transistor 27, the power supply Vcc is connected to the emitter of the transistor 28, the collector of the transistor 26 is connected to the collector of the transistor 25, and the transistor 27 The output terminal 42 is connected to the collector of. Here, the current value of the current source 34 is represented by I
Set to 0 .
【００１８】後段のカレントミラー回路において、トラ
ンジスタ29のコレクタと接地との間に電流源35が接続さ
れ、トランジスタ29のコレクタとトランジスタ29のベー
スとトランジスタ30のベースとが接続され、トランジス
タ29のエミッタに電源Ｖccが接続され、トランジスタ30
のエミッタに電源Ｖccが接続され、トランジスタ29のコ
レクタとトランジスタ28のコレクタとが接続され、トラ
ンジスタ30のコレクタに出力端子43が接続されている。
ここで、電流源35の電流値を電流源34の電流値の２倍、
すなわち２×Ｉ0 とする。In the current mirror circuit at the subsequent stage, a current source 35 is connected between the collector of the transistor 29 and the ground, the collector of the transistor 29 is connected to the base of the transistor 29, and the base of the transistor 30 is connected. Is connected to the power supply Vcc, and the transistor 30
The power supply Vcc is connected to the emitter of the transistor 30, the collector of the transistor 29 is connected to the collector of the transistor 28, and the output terminal 43 is connected to the collector of the transistor 30.
Here, the current value of the current source 35 is twice the current value of the current source 34,
That is, 2 × I 0 is set.
【００１９】以上のように構成されたオフセット補正回
路において、入力端子40に第１の信号を入力し、入力端
子41に第２の信号を入力する。ここで、第２の信号は第
１の信号と位相が１８０°異なる。In the offset correction circuit configured as described above, the first signal is input to the input terminal 40, and the second signal is input to the input terminal 41. Here, the second signal is 180 ° out of phase with the first signal.
【００２０】第２の信号は、第２のエミッタフォロワ回
路を構成するトランジスタ21のコレクタから取り出され
て低域通過フィルタ回路に入力され、直流成分が抽出さ
れる。この直流成分は、差動増幅回路を構成するトラン
ジスタ22のベースに入力される。また、第１の信号と第
２の信号の中点の電位が抵抗10と抵抗11との接続点から
取り出され、差動増幅回路を構成するトランジスタ23の
ベースに基準電位として入力される。The second signal is taken out from the collector of the transistor 21 constituting the second emitter follower circuit and inputted to the low-pass filter circuit, where the DC component is extracted. This DC component is input to the base of the transistor 22 forming the differential amplifier circuit. Further, the potential at the midpoint between the first signal and the second signal is taken out from the connection point between the resistor 10 and the resistor 11, and is inputted as the reference potential to the base of the transistor 23 forming the differential amplifier circuit.
【００２１】差動増幅回路では、前述した直流成分と基
準電位との差分に比例した電流Δｉ＿dcが生成され、ト
ランジスタ25のコレクタから取り出されて、前段のカレ
ントミラー回路を構成するトランジスタ26のコレクタに
入力される。In the differential amplifier circuit, a current Δi_dc proportional to the difference between the above-described DC component and the reference potential is generated, extracted from the collector of the transistor 25, and supplied to the collector of the transistor 26 constituting the current mirror circuit in the preceding stage. Is entered.
【００２２】前段のカレントミラー回路を構成する電流
源34の電流値はＩ0であるから、前段のカレントミラー
回路を構成するトランジスタ26、27、28の並列数を全て
等しくすれば、トランジスタ26、27、28のコレクタ電流
は全てＩ0＋Δｉ＿dcとなる。また、後段のカレントミ
ラー回路を構成する電流源35の電流値は２×Ｉ0である
から、後段のカレントミラー回路を構成するトランジス
タ29、30の並列数を全て等しくすれば、トランジスタ2
9、30のコレクタ電流はいずれもＩ0−Δｉ＿dc［＝２×
Ｉ0−（Ｉ0＋Δｉ＿dc）］となる。つまり、トランジス
タ26の並列数とトランジスタ28の並列数とトランジスタ
29の並列数とを等しくし、電流源34の定電流値Ｉ0の２
倍の電流値を電流源35の定電流値とすることにより、定
電流値Ｉ0より補正電流値Δｉ＿dcを減らした電流値と
定電流値Ｉ0より補正電流値Δｉ＿dcを増やした電流値
とを出力する。このＩ0＋Δｉ＿dcおよびＩ0−Δｉ＿dc
となる電流値を入力端子40、41へ負帰還させることで、
Δｉ＿dcを除去できる。すなわち、両相信号の直流成分
の差であるオフセットを除去できる。Since the current value of the current source 34 constituting the preceding stage current mirror circuit is I 0 , if the parallel numbers of the transistors 26, 27, 28 constituting the preceding stage current mirror circuit are all equal, the transistors 26, The collector currents of 27 and 28 are all I 0 + Δi_dc. Further, since the current value of the current source 35 forming the subsequent-stage current mirror circuit is 2 × I 0 , if the parallel numbers of the transistors 29 and 30 forming the subsequent-stage current mirror circuit are all equal, the transistor 2
The collector currents of 9 and 30 are both I 0 −Δi_dc [= 2 ×
I 0 − (I 0 + Δi_dc)]. That is, the number of parallel transistors 26, the number of parallel transistors 28, and
Was equal to the number of parallel 29, 2 of the constant current value I 0 of the current source 34
By the multiplication of the current value and the constant current value of the current source 35, and a current value with an increased compensation current value Δi_dc than the current value and the constant current value I 0 of reduced than the correction current value Δi_dc constant current value I 0 Output. These I 0 + Δi_dc and I 0 −Δi_dc
By negatively feeding the current value to the input terminals 40 and 41,
Δi_dc can be removed. That is, the offset which is the difference between the DC components of the two-phase signals can be removed.
【００２３】このように、本発明の第１の実施の形態に
よれば、入力信号を両相信号とした場合でも、ＩＣの外
付け部品をコンデンサ１個で実現できる。また、第１の
信号と第２の信号の中点の電位を抵抗10と抵抗11との接
続点から取り出し、差動増幅回路に基準電位として入力
するので、基準電圧を生成する回路が不要になる。この
ため、回路の小型軽量化、集積化が図れる。As described above, according to the first embodiment of the present invention, even when the input signal is a two-phase signal, the external components of the IC can be realized by one capacitor. In addition, since the potential at the midpoint between the first signal and the second signal is taken out from the connection point between the resistors 10 and 11, and input to the differential amplifier circuit as the reference potential, a circuit for generating the reference voltage is not required. Become. Therefore, the circuit can be reduced in size and weight and integrated.
【００２４】（第２の実施の形態）図２は、本発明の第
２の実施の形態のオフセット補正回路を示す回路図であ
る。この図において、図１と同一の構成要素または対応
する構成要素には、図１で使用した符号と同一の符号を
付した。(Second Embodiment) FIG. 2 is a circuit diagram showing an offset correction circuit according to a second embodiment of the present invention. In this figure, the same components as those in FIG. 1 or corresponding components are denoted by the same reference numerals as those used in FIG.
【００２５】図２に示すように、本発明の第２の実施の
形態のオフセット補正回路は、入力端子40と、入力端子
41と、出力端子42と、出力端子43と、トランジスタ20と
電流源31とで構成された第１のエミッタフォロワ回路
と、トランジスタ21と電流源32とで構成された第２のエ
ミッタフォロワ回路と、抵抗10と、抵抗11と、抵抗12と
ＩＣの外付け部品となるコンデンサ13とで構成された低
域通過フィルタ回路と、オペアンプ36と、トランジスタ
26とトランジスタ27とトランジスタ28と電流源34とで構
成された前段のカレントミラー回路と、トランジスタ29
とトランジスタ30と電流源35とで構成された後段のカレ
ントミラー回路とを備えている。As shown in FIG. 2, an offset correction circuit according to a second embodiment of the present invention comprises an input terminal 40, an input terminal
41, an output terminal 42, an output terminal 43, a first emitter follower circuit composed of the transistor 20 and the current source 31, and a second emitter follower circuit composed of the transistor 21 and the current source 32. , A resistor 10, a resistor 11, a low-pass filter circuit including a resistor 12, and a capacitor 13 which is an external component of the IC, an operational amplifier 36, and a transistor.
A current mirror circuit of the preceding stage composed of 26, a transistor 27, a transistor 28, and a current source 34;
And a current mirror circuit of a subsequent stage composed of a transistor 30 and a current source 35.
【００２６】オペアンプ36は非反転入力端子と反転入力
端子と出力端子とを有し、反転入力端子と出力端子とが
接続されている。また、オペアンプ36の反転入力端子と
トランジスタ21のエミッタとの間に抵抗12が接続されて
いる。さらに、オペアンプ36の反転入力端子と接地との
間に低域通過フィルタ回路を構成するコンデンサ13が接
続されている。また、抵抗10と抵抗11との接続点とオペ
アンプ36の非反転入力端子とが接続されている。そし
て、オペアンプ36の出力端子と前段のカレントミラー回
路を構成するトランジスタ26のコレクタとが接続されて
いる。その他の接続関係は第１の実施の形態と同じであ
る。つまり、本発明の第２の実施の形態のオフセット補
正回路は、第１の実施の形態のオフセット補正回路の差
動増幅回路をオペアンプ36に置き換えたものである。The operational amplifier 36 has a non-inverting input terminal, an inverting input terminal, and an output terminal, and the inverting input terminal and the output terminal are connected. The resistor 12 is connected between the inverting input terminal of the operational amplifier 36 and the emitter of the transistor 21. Further, a capacitor 13 forming a low-pass filter circuit is connected between the inverting input terminal of the operational amplifier 36 and the ground. The connection point between the resistors 10 and 11 is connected to the non-inverting input terminal of the operational amplifier 36. The output terminal of the operational amplifier 36 is connected to the collector of the transistor 26 forming the current mirror circuit in the preceding stage. Other connection relations are the same as in the first embodiment. That is, the offset correction circuit according to the second embodiment of the present invention is obtained by replacing the differential amplifier circuit of the offset correction circuit according to the first embodiment with the operational amplifier 36.
【００２７】以上のように構成されたオフセット補正回
路において、入力端子40と入力端子41とに両相信号を入
力し、低域通過フィルタ回路によって両相信号の一方の
信号である第１の信号の直流成分を抽出し、抵抗10と抵
抗11より両相信号の中点電位を抽出して基準電圧とし、
直流成分と基準電圧との差分に比例した電流Δｉ＿dcを
オペアンプ36より生成し、電流値をＩ0する前段のカレ
ントミラー回路と電流値を２×Ｉ0とする後段のカレン
トミラー回路とを用いることで、Ｉ0＋Δｉ＿dcおよび
Ｉ0−Δｉ＿dcとなる電流値を出力させる。そして、こ
のＩ0＋Δｉ＿dcおよびＩ0−Δｉ＿dcとなる電流値を負
帰還させることで、Δｉ＿dcを除去できる。In the offset correction circuit configured as described above, a two-phase signal is input to the input terminal 40 and the input terminal 41, and the first signal which is one of the two-phase signals is input to the low-pass filter circuit. The DC component of is extracted, and the midpoint potential of the two-phase signal is extracted from the resistors 10 and 11 and used as a reference voltage.
The current Δi_dc proportional to the difference between the DC component and the reference voltage generated from the operational amplifier 36, the current value using the rear stage current mirror circuit and 2 × I 0 the current mirror circuit and the current value of the pre-stage of I 0 Output current values of I 0 + Δi_dc and I 0 −Δi_dc. Then, Δi_dc can be removed by negatively feeding back the current values of I 0 + Δi_dc and I 0 −Δi_dc.
【００２８】このように本発明の第２の実施の形態にお
いても、第１の実施の形態と同様、入力信号を両相信号
とした場合でも、ＩＣの外付け部品をコンデンサ１個で
実現できる。また、基準電圧を生成する回路が不要にな
るため、回路の小型軽量化、集積化が図れる。As described above, in the second embodiment of the present invention, similarly to the first embodiment, even when the input signal is a two-phase signal, the external components of the IC can be realized by one capacitor. . Further, since a circuit for generating the reference voltage is not required, the circuit can be reduced in size and weight and integrated.
【００２９】（第３の実施形態）図３は、本発明の第３
の実施の形態のオフセット補正回路を示す回路図であ
る。この図において、図１と同一の構成要素または対応
する構成要素には、図１で使用した符号と同一の符号を
付した。(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
FIG. 4 is a circuit diagram showing an offset correction circuit according to the embodiment. In this figure, the same components as those in FIG. 1 or corresponding components are denoted by the same reference numerals as those used in FIG.
【００３０】図３に示すように、本発明の第３の実施の
形態のオフセット補正回路は、入力端子40と、入力端子
41と、出力端子42と、出力端子43と、トランジスタ20と
電流源31とで構成された第１のエミッタフォロワ回路
と、トランジスタ21と電流源32とで構成された第２のエ
ミッタフォロワ回路と、抵抗10、抵抗11と、トランジス
タ22とトランジスタ23とトランジスタ24とトランジスタ
25と電流源33とで構成された差動増幅回路と、ＩＣの外
付け部品となるコンデンサ14と抵抗15とで構成された低
域通過フィルタ回路と、トランジスタ26とトランジスタ
27とトランジスタ28と電流源34とで構成された前段のカ
レントミラー回路と、トランジスタ29とトランジスタ30
と電流源35とで構成された後段のカレントミラー回路と
を備えている。As shown in FIG. 3, an offset correction circuit according to a third embodiment of the present invention comprises an input terminal 40, an input terminal
41, an output terminal 42, an output terminal 43, a first emitter follower circuit composed of the transistor 20 and the current source 31, and a second emitter follower circuit composed of the transistor 21 and the current source 32. , Resistor 10, resistor 11, transistor 22, transistor 23, transistor 24 and transistor
A differential amplifier circuit composed of 25 and a current source 33; a low-pass filter circuit composed of a capacitor 14 and a resistor 15 as external components of the IC; a transistor 26 and a transistor
A current mirror circuit of the preceding stage composed of 27, a transistor 28, and a current source 34;
And a current mirror circuit of a subsequent stage composed of a current source 35.
【００３１】差動増幅回路を構成するトランジスタ22の
ベースと第２のエミッタフォロワ回路を構成するトラン
ジスタ21のエミッタとが接続されている。差動増幅回路
を構成するトランジスタ25のコレクタと前段のカレント
ミラー回路を構成するトランジスタ26のコレクタとの間
に、低域通過フィルタ回路を構成する抵抗15が接続さ
れ、トランジスタ25のコレクタと接地との間に、低域通
過フィルタ回路を構成するコンデンサ14が接続されてい
る。その他の接続関係は第１の実施の形態と同じであ
る。つまり、本発明の第３の実施の形態のオフセット補
正回路は、第１の実施の形態のオフセット補正回路にお
ける低域通過フィルタ回路と差動増幅回路との接続順序
を入れ換えたものである。The base of the transistor 22 forming the differential amplifier circuit is connected to the emitter of the transistor 21 forming the second emitter follower circuit. A resistor 15 forming a low-pass filter circuit is connected between the collector of the transistor 25 forming the differential amplifier circuit and the collector of the transistor 26 forming the preceding current mirror circuit, and the collector of the transistor 25 is connected to the ground. Between them, a capacitor 14 constituting a low-pass filter circuit is connected. Other connection relations are the same as in the first embodiment. That is, the offset correction circuit according to the third embodiment of the present invention is obtained by replacing the connection order of the low-pass filter circuit and the differential amplifier circuit in the offset correction circuit according to the first embodiment.
【００３２】以上のように構成されたオフセット補正回
路において、入力端子40と入力端子41とに両相信号を入
力し、抵抗10と抵抗11より両相信号の中点電位を抽出し
て基準電圧とし、両相信号の一方の信号と基準電圧との
差分に比例した電流Δｉを差動増幅回路より生成し、低
域通過フィルタ回路によってΔｉの直流成分Δｉ＿dcを
抽出し、電流値をＩ0とする前段のカレントミラー回路
と電流値を２×Ｉ0とする後段のカレントミラー回路と
を用いることで、Ｉ0＋Δｉ＿dcおよびＩ0−Δｉ＿dcと
なる電流値を出力させる。このＩ0＋Δｉ＿dcおよびＩ0
−Δｉ＿dcとなる電流値を負帰還させることで、Δｉ＿
dcを除去できる。In the offset correction circuit configured as described above, a two-phase signal is input to the input terminal 40 and the input terminal 41, and a midpoint potential of the two-phase signal is extracted from the resistors 10 and 11 to obtain a reference voltage. And a current Δi proportional to the difference between one of the two-phase signals and the reference voltage is generated from the differential amplifier circuit, and a DC component Δi_dc of Δi is extracted by a low-pass filter circuit, and the current value is defined as I 0 . By using a current mirror circuit of the preceding stage and a current mirror circuit of a subsequent stage having a current value of 2 × I 0 , current values of I 0 + Δi_dc and I 0 −Δi_dc are output. This I 0 + Δi_dc and I 0
By negatively feeding back the current value of −Δi_dc, Δi_dc
Can remove dc.
【００３３】このように本発明の第３の実施の形態にお
いても、第１乃至第２の実施の形態と同様、入力信号を
両相信号とした場合でも、ＩＣの外付け部品をコンデン
サ１個で実現できる。また、基準電圧を生成する回路が
不要になるため、回路の小型軽量化、集積化が図れる。As described above, in the third embodiment of the present invention, similarly to the first and second embodiments, even when the input signal is a two-phase signal, the external component of the IC is one capacitor. Can be realized. Further, since a circuit for generating the reference voltage is not required, the circuit can be reduced in size and weight and integrated.
【００３４】（第４の実施形態）図４は、本発明の第４
の実施の形態のオフセット補正回路を示す回路図であ
る。この図において、図１と同一の構成要素または対応
する構成要素には、図１で使用した符号と同一の符号を
付した。(Fourth Embodiment) FIG. 4 shows a fourth embodiment of the present invention.
FIG. 4 is a circuit diagram showing an offset correction circuit according to the embodiment. In this figure, the same components as those in FIG. 1 or corresponding components are denoted by the same reference numerals as those used in FIG.
【００３５】図４に示すように、本発明の第４の実施の
形態のオフセット補正回路は、入力端子40と、入力端子
41と、出力端子42と、出力端子43と、トランジスタ20と
電流源31とで構成された第１のエミッタフォロワ回路
と、トランジスタ21と電流源32とで構成された第２のエ
ミッタフォロワ回路と、抵抗10と、抵抗11と、抵抗16
と、抵抗17と、オペアンプ36と、ＩＣの外付け部品とな
るコンデンサ14と抵抗15とで構成された低域通過フィル
タ回路と、トランジスタ26とトランジスタ27とトランジ
スタ28と電流源34とで構成された前段のカレントミラー
回路と、トランジスタ29とトランジスタ30と電流源35と
で構成された後段のカレントミラー回路とを備えてい
る。As shown in FIG. 4, an offset correction circuit according to a fourth embodiment of the present invention comprises an input terminal 40, an input terminal
41, an output terminal 42, an output terminal 43, a first emitter follower circuit composed of the transistor 20 and the current source 31, and a second emitter follower circuit composed of the transistor 21 and the current source 32. , Resistor 10, resistor 11, and resistor 16
, A resistor 17, an operational amplifier 36, a low-pass filter circuit including a capacitor 14 and a resistor 15 as external components of the IC, and a transistor 26, a transistor 27, a transistor 28, and a current source 34. And a current mirror circuit in the subsequent stage including a transistor 29, a transistor 30, and a current source 35.
【００３６】オペアンプ36は非反転入力端子と反転入力
端子と出力端子とを有し、抵抗10と抵抗11との接続点と
オペアンプ36の非反転入力端子とが接続されている。ま
た、トランジスタ21のエミッタとオペアンプ36の反転入
力端子との間に抵抗16が接続され、オペアンプ36の反転
入力端子とオペアンプ36の出力端子との間に抵抗17が接
続されている。さらに、オペアンプ36の反転入力端子と
接地との間にコンデンサ14が接続され、オペアンプ36の
反転入力端子と接地との間に抵抗15と第３の電流源34が
直列に接続されている。その他の接続関係は第３の実施
の形態と同じである。つまり、本発明の第２の実施の形
態のオフセット補正回路は、第３の実施の形態のオフセ
ット補正回路の差動増幅回路をオペアンプ36と抵抗16と
抵抗17とに置き換えたものである。The operational amplifier 36 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The connection point between the resistors 10 and 11 is connected to the non-inverting input terminal of the operational amplifier 36. The resistor 16 is connected between the emitter of the transistor 21 and the inverting input terminal of the operational amplifier 36, and the resistor 17 is connected between the inverting input terminal of the operational amplifier 36 and the output terminal of the operational amplifier 36. Further, the capacitor 14 is connected between the inverting input terminal of the operational amplifier 36 and the ground, and the resistor 15 and the third current source 34 are connected in series between the inverting input terminal of the operational amplifier 36 and the ground. Other connection relationships are the same as in the third embodiment. That is, the offset correction circuit according to the second embodiment of the present invention is obtained by replacing the differential amplifier circuit of the offset correction circuit according to the third embodiment with the operational amplifier 36, the resistor 16, and the resistor 17.
【００３７】以上のように構成されたオフセット補正回
路において、入力端子40と入力端子41とに両相信号を入
力し、抵抗10と抵抗11より両相信号の中点電位を抽出し
て基準電圧とし、両相信号の一方の信号と基準電圧との
差分に比例した電流Δｉをオペアンプ36より生成し、低
域通過フィルタ回路によってΔｉの直流成分Δｉ＿dcを
抽出し、電流値をＩ0とするカレントミラー回路と電流
値を２×Ｉ0とするカレントミラー回路とを用いること
で、Ｉ0＋Δi＿dcおよびＩ0−Δi＿dcとなる電流値を出
力させる。このＩ0＋Δｉ＿dcおよびＩ0−Δｉ＿dcとな
る電流値を負帰還させることで、Δｉ＿dcを除去でき
る。In the offset correction circuit configured as described above, a two-phase signal is input to the input terminal 40 and the input terminal 41, and a midpoint potential of the two-phase signal is extracted from the resistors 10 and 11 to obtain a reference voltage. The operational amplifier 36 generates a current Δi proportional to the difference between one of the two-phase signals and the reference voltage, extracts a DC component Δi_dc of Δi by a low-pass filter circuit, and sets the current value to I 0. By using a mirror circuit and a current mirror circuit having a current value of 2 × I 0 , current values of I 0 + Δi_dc and I 0 −Δi_dc are output. Δi_dc can be removed by negatively feeding back the current values of I 0 + Δi_dc and I 0 −Δi_dc.
【００３８】このように本発明の第４の実施の形態にお
いても、第１乃至第３の実施の形態と同様、入力信号を
両相信号とした場合でも、ＩＣの外付け部品をコンデン
サ１個で実現できる。また、基準電圧を生成する回路が
不要になるため、回路の小型軽量化、集積化が図れる。As described above, in the fourth embodiment of the present invention, similarly to the first to third embodiments, even when the input signal is a two-phase signal, the external component of the IC is one capacitor. Can be realized. Further, since a circuit for generating the reference voltage is not required, the circuit can be reduced in size and weight and integrated.
【００３９】以上説明した本発明の第１乃至第４の実施
の形態のオフセット補正回路を集積回路と外付けコンデ
ンサとで構成し、他の集積回路や回路部品と共に半導体
装置を構成することにより、小型、軽量な半導体装置が
実現できる。また、その半導体装置を無線機に搭載する
ことにより、小型、軽量な無線機が実現できる。The offset correction circuits according to the first to fourth embodiments of the present invention described above are constituted by an integrated circuit and an external capacitor, and a semiconductor device is constituted together with other integrated circuits and circuit components. A small and lightweight semiconductor device can be realized. In addition, by mounting the semiconductor device in a wireless device, a small and lightweight wireless device can be realized.
【００４０】[0040]
【発明の効果】以上のように、本発明によれば、入力信
号を両相信号とした場合でも、両相信号の中点電位を抽
出して基準電圧とし、両相信号の一方の直流成分と基準
電圧との差分に比例した補正電流Δｉ＿dcを生成し、カ
レントミラー回路を用いることで、Ｉ0＋Δｉ＿dcおよ
びＩ0−Δｉ＿dcとなる電流値を出力させることによ
り、ＩＣの外付け部品をコンデンサ１個で実現できると
いうすぐれた効果を有するオフセット補正回路を提供す
ることができるものである。As described above, according to the present invention, even when the input signal is a bi-phase signal, the midpoint potential of the bi-phase signal is extracted and used as a reference voltage, and one of the DC components of the bi-phase signal A correction current Δi_dc proportional to the difference between the current and the reference voltage is generated, and a current mirror circuit is used to output current values of I 0 + Δi_dc and I 0 −Δi_dc. It is possible to provide an offset correction circuit having an excellent effect that it can be realized by itself.
【図１】本発明の第１の実施の形態におけるオフセット
補正回路の回路図、FIG. 1 is a circuit diagram of an offset correction circuit according to a first embodiment of the present invention;
【図２】本発明の第２の実施の形態におけるオフセット
補正回路の回路図、FIG. 2 is a circuit diagram of an offset correction circuit according to a second embodiment of the present invention;
【図３】本発明の第３の実施の形態におけるオフセット
補正回路の回路図、FIG. 3 is a circuit diagram of an offset correction circuit according to a third embodiment of the present invention;
【図４】本発明の第４の実施の形態におけるオフセット
補正回路の回路図、FIG. 4 is a circuit diagram of an offset correction circuit according to a fourth embodiment of the present invention;
【図５】従来のオフセット補正回路の回路図である。FIG. 5 is a circuit diagram of a conventional offset correction circuit.
10、11、12、15、16、17 抵抗 13、14 コンデンサ 20、21、22、23、24、25、26、27、28、29、30 トラン
ジスタ 31、32、33、34、35 電流源 36 オペアンプ 40、41、44 入力端子 42、44、45 出力端子10, 11, 12, 15, 16, 17 Resistor 13, 14 Capacitor 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30 Transistor 31, 32, 33, 34, 35 Current source 36 Operational amplifier 40, 41, 44 Input terminal 42, 44, 45 Output terminal
フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA13 CA92 CA93 FA09 HA08 HA25 HA29 KA01 KA02 KA05 KA09 KA42 MA01 MA13 MA21 MD04 ND01 ND14 ND22 ND23 PD01 SA13 5J090 AA01 CA13 CA92 CA93 DN02 FA09 HA08 HA25 HA29 KA01 KA02 KA05 KA09 KA42 MA01 MA13 MA21 MN01 SA13 5J091 AA01 CA13 CA92 CA93 FA09 HA08 HA25 HA29 KA01 KA02 KA05 KA09 KA42 MA01 MA13 MA21 SA13 Continued on the front page F term (reference) 5J066 AA01 AA12 CA13 CA92 CA93 FA09 HA08 HA25 HA29 KA01 KA02 KA05 KA09 KA42 MA01 MA13 MA21 MD04 ND01 ND14 ND22 ND23 PD01 SA13 5J090 AA01 CA13 CA92 CA93 DN02 FA09 HA08 KA01 KA01 MA05 KA01 KA01 MA13 MA21 MN01 SA13 5J091 AA01 CA13 CA92 CA93 FA09 HA08 HA25 HA29 KA01 KA02 KA05 KA09 KA42 MA01 MA13 MA21 SA13
Claims (16)
フォロワ回路と、前記第１の信号と位相が１８０°異な
る第２の信号が入力される第２のエミッタフォロワ回路
と、前記第１のエミッタフォロワ回路の出力または前記
第２のエミッタフォロワ回路の出力から前記第１の信号
の直流成分または前記第２の信号の直流成分を抽出する
直流成分抽出回路と、前記第１のエミッタフォロワ回路
の出力および前記第２のエミッタフォロワ回路の出力か
ら前記第１の信号と前記第２の信号との中点電位を抽出
する中点電位抽出回路と、前記直流成分抽出回路の出力
および前記中点電位抽出回路の出力から、前記直流成分
と前記中点電位との差分に比例した補正電流を生成する
差動増幅回路と、前記差動増幅回路の出力から定電流に
前記補正電流を加えた電流を生成する第１のカレントミ
ラー回路と、前記第１のカレントミラー回路の出力か
ら、定電流から前記補正電流を引いた電流を生成する第
２のカレントミラー回路とを備えたことを特徴とするオ
フセット補正回路。A first emitter follower circuit to which a first signal is input; a second emitter follower circuit to which a second signal having a phase 180 ° out of phase with the first signal is input; A DC component extracting circuit for extracting a DC component of the first signal or a DC component of the second signal from an output of the first emitter follower circuit or an output of the second emitter follower circuit; and the first emitter follower A midpoint potential extraction circuit for extracting a midpoint potential between the first signal and the second signal from an output of the circuit and an output of the second emitter follower circuit; From the output of the point potential extraction circuit, a differential amplifier circuit that generates a correction current proportional to the difference between the DC component and the midpoint potential, and adding the correction current to a constant current from the output of the differential amplifier circuit A first current mirror circuit for generating a current; and a second current mirror circuit for generating a current obtained by subtracting the correction current from a constant current from an output of the first current mirror circuit. Offset correction circuit.
フォロワ回路と、前記第１の信号と位相が１８０°異な
る第２の信号が入力される第２のエミッタフォロワ回路
と、前記第１のエミッタフォロワ回路の出力または前記
第２のエミッタフォロワ回路の出力から前記第１の信号
の直流成分または前記第２の信号の直流成分を抽出する
直流成分抽出回路と、前記第１のエミッタフォロワ回路
の出力および前記第２のエミッタフォロワ回路の出力か
ら前記第１の信号と前記第２の信号との中点電位を抽出
する中点電位抽出回路と、前記直流成分抽出回路の出力
および前記中点電位抽出回路の出力から、前記直流成分
と前記中点電位との差分に比例した補正電流を生成する
オペアンプと、前記オペアンプの出力から定電流に前記
補正電流を加えた電流を生成する第１のカレントミラー
回路と、前記第１のカレントミラー回路の出力から、定
電流から前記補正電流を引いた電流を生成する第２のカ
レントミラー回路とを備えたことを特徴とするオフセッ
ト補正回路。2. A first emitter follower circuit to which a first signal is input, a second emitter follower circuit to which a second signal having a phase 180 ° out of phase with the first signal is input, and A DC component extracting circuit for extracting a DC component of the first signal or a DC component of the second signal from an output of the first emitter follower circuit or an output of the second emitter follower circuit; and the first emitter follower A midpoint potential extraction circuit for extracting a midpoint potential between the first signal and the second signal from an output of the circuit and an output of the second emitter follower circuit; An operational amplifier that generates a correction current proportional to the difference between the DC component and the midpoint potential from the output of the point potential extraction circuit, and an electric current obtained by adding the correction current to a constant current from the output of the operational amplifier. And a second current mirror circuit that generates a current obtained by subtracting the correction current from a constant current from the output of the first current mirror circuit. Offset correction circuit.
フォロワ回路と、前記第１の信号と位相が１８０°異な
る第２の信号が入力される第２のエミッタフォロワ回路
と、前記第１のエミッタフォロワ回路の出力および前記
第２のエミッタフォロワ回路の出力から前記第１の信号
と前記第２の信号との中点電位を抽出する中点電位抽出
回路と、前記第１のエミッタフォロワ回路の出力または
前記第２のエミッタフォロワ回路の出力と前記中点電位
抽出回路の出力とから、前記第１のエミッタフォロワ回
路の出力または前記第２のエミッタフォロワ回路の出力
と前記中点電位との差分に相当する電流を生成する差動
増幅回路と、前記差動増幅回路の出力の直流成分を補正
電流として抽出する補正電流抽出回路と、前記補正電流
抽出回路の出力から定電流に前記補正電流を加えた電流
を生成する第１のカレントミラー回路と、前記第１のカ
レントミラー回路の出力から、定電流から前記補正電流
を引いた電流を生成する第２のカレントミラー回路とを
備えたことを特徴とするオフセット補正回路。3. A first emitter follower circuit to which a first signal is inputted, a second emitter follower circuit to which a second signal having a phase 180 ° out of phase with the first signal is inputted, and A midpoint potential extracting circuit for extracting a midpoint potential between the first signal and the second signal from an output of the first emitter follower circuit and an output of the second emitter follower circuit; and the first emitter follower. From the output of the circuit or the output of the second emitter follower circuit and the output of the midpoint potential extraction circuit, the output of the first emitter follower circuit or the output of the second emitter follower circuit and the midpoint potential A differential amplifier circuit that generates a current corresponding to the difference of the differential amplifier circuit; a correction current extraction circuit that extracts a DC component of the output of the differential amplifier circuit as a correction current; A first current mirror circuit for generating a current obtained by adding the correction current to a current, and a second current mirror circuit for generating a current obtained by subtracting the correction current from a constant current from an output of the first current mirror circuit And an offset correcting circuit.
フォロワ回路と、前記第１の信号と位相が１８０°異な
る第２の信号が入力される第２のエミッタフォロワ回路
と、前記第１のエミッタフォロワ回路の出力および前記
第２のエミッタフォロワ回路の出力から前記第１の信号
と前記第２の信号との中点電位を抽出する中点電位抽出
回路と、前記第１のエミッタフォロワ回路の出力または
前記第２のエミッタフォロワ回路の出力と前記中点電位
抽出回路の出力とから、前記第１のエミッタフォロワ回
路の出力または前記第２のエミッタフォロワ回路の出力
と前記中点電位との差分に相当する電流を生成するオペ
アンプと、前記オペアンプの出力の直流成分を補正電流
として抽出する補正電流抽出回路と、前記補正電流抽出
回路の出力から定電流に前記補正電流を加えた電流を生
成する第１のカレントミラー回路と、前記第１のカレン
トミラー回路の出力から、定電流から前記補正電流を引
いた電流を生成する第２のカレントミラー回路とを備え
たことを特徴とするオフセット補正回路。4. A first emitter follower circuit to which a first signal is input, a second emitter follower circuit to which a second signal having a phase 180 ° out of phase with the first signal is input, and A midpoint potential extracting circuit for extracting a midpoint potential between the first signal and the second signal from an output of the first emitter follower circuit and an output of the second emitter follower circuit; and the first emitter follower. From the output of the circuit or the output of the second emitter follower circuit and the output of the midpoint potential extraction circuit, the output of the first emitter follower circuit or the output of the second emitter follower circuit and the midpoint potential An operational amplifier that generates a current corresponding to the difference between the two, a correction current extraction circuit that extracts a DC component of the output of the operational amplifier as a correction current, and a constant current A first current mirror circuit for generating a current obtained by adding the correction current to a current, and a second current mirror circuit for generating a current obtained by subtracting the correction current from a constant current from an output of the first current mirror circuit. An offset correction circuit comprising:
のトランジスタと第１の電流源とを有し、前記第１のト
ランジスタのコレクタが電源に接続され、前記第１のト
ランジスタのエミッタと接地との間に前記第１の電流源
が接続され、前記第１のトランジスタのベースに前記第
１の信号が入力され、前記第２のエミッタフォロワ回路
は第２のトランジスタと第２の電流源とを有し、前記第
２のトランジスタのコレクタが電源に接続され、前記第
２のトランジスタのエミッタと接地との間に前記第２の
電流源が接続され、前記第２のトランジスタのベースに
前記第２の信号が入力されることを特徴とする請求項１
乃至４のいずれか１項に記載のオフセット補正回路。5. The first emitter follower circuit according to claim 1, wherein
And a first current source, a collector of the first transistor is connected to a power supply, the first current source is connected between an emitter of the first transistor and ground, The first signal is input to a base of a first transistor, the second emitter follower circuit has a second transistor and a second current source, and a collector of the second transistor is connected to a power supply. The second current source is connected between an emitter of the second transistor and ground, and the second signal is input to a base of the second transistor.
The offset correction circuit according to any one of claims 1 to 4.
ッタフォロワ回路のコレクタ電位と前記第２のエミッタ
フォロワ回路のコレクタ電位の中点の電位を抵抗により
分圧して取り出すことを特徴とする請求項５に記載のオ
フセット補正回路。6. The midpoint potential extracting circuit extracts the potential at the midpoint of the collector potential of the first emitter follower circuit and the collector potential of the second emitter follower circuit by dividing the potential with a resistor. An offset correction circuit according to claim 5.
は直流電圧であることを特徴とする請求項６に記載のオ
フセット補正回路。7. The offset correction circuit according to claim 6, wherein the voltage extracted by the midpoint potential extraction circuit is a DC voltage.
ンサとからなるローパスフィルタであり、かつ前記抵抗
は集積回路の内部に形成され、前記コンデンサは前記集
積回路に外付けされていることを特徴とする請求項１ま
たは２記載のオフセット補正回路。8. The DC component extraction circuit is a low-pass filter including a resistor and a capacitor, and the resistor is formed inside an integrated circuit, and the capacitor is externally provided to the integrated circuit. 3. The offset correction circuit according to claim 1, wherein:
ンジスタと第３の電流源とを有し、前記第３のトランジ
スタのエミッタと前記第４のトランジスタのエミッタと
が接続され、前記第３のトランジスタのエミッタと接地
との間に前記第３の電流源が接続され、前記第５のトラ
ンジスタのコレクタおよび前記第６のトランジスタのコ
レクタが電源に接続され、前記第５のトランジスタのベ
ースと前記第６のトランジスタのベースとが接続され、
前記第５のトランジスタのベースとコレクタとが接続さ
れ、前記第３のトランジスタのコレクタと前記第５のト
ランジスタのコレクタとが接続され、前記第４のトラン
ジスタのコレクタと前記第６のトランジスタのコレクタ
とが接続され、前記中点電位抽出回路の出力が前記第４
のトランジスタのベースに入力され、前記直流成分抽出
回路の出力が前記第３のトランジスタのベースに入力さ
れ、前記第６のトランジスタのコレクタより前記補正電
流が出力されることを特徴とする請求項１記載のオフセ
ット補正回路。9. The differential amplifier circuit has third to sixth transistors and a third current source, wherein an emitter of the third transistor is connected to an emitter of the fourth transistor, The third current source is connected between the emitter of the third transistor and ground, the collector of the fifth transistor and the collector of the sixth transistor are connected to a power supply, and the base of the fifth transistor is connected. And the base of the sixth transistor are connected,
A base and a collector of the fifth transistor are connected, a collector of the third transistor is connected to a collector of the fifth transistor, and a collector of the fourth transistor and a collector of the sixth transistor are connected to each other. And the output of the midpoint potential extraction circuit is
2. The output of the DC component extraction circuit is input to the base of the third transistor, the output of the DC component extraction circuit is input to the base of the third transistor, and the correction current is output from the collector of the sixth transistor. An offset correction circuit as described.
ランジスタと第３の電流源とを有し、前記第３のトラン
ジスタのエミッタと前記第４のトランジスタのエミッタ
とが接続され、前記第３のトランジスタのエミッタと接
地との間に前記第３の電流源が接続され、前記第５のト
ランジスタのコレクタおよび前記第６のトランジスタの
コレクタが電源に接続され、前記第５のトランジスタの
ベースと前記第６のトランジスタのベースとが接続さ
れ、前記第５のトランジスタのベースとコレクタとが接
続され、前記第３のトランジスタのコレクタと前記第５
のトランジスタのコレクタとが接続され、前記第４のト
ランジスタのコレクタと前記第６のトランジスタのコレ
クタとが接続され、前記中点電位抽出回路の出力が前記
第４のトランジスタのベースに入力され、前記第１のエ
ミッタフォロワ回路の出力または前記第２のエミッタフ
ォロワ回路の出力が前記第３のトランジスタのベースに
入力され、前記第６のトランジスタのコレクタより前記
差分に相当する電流が出力されることを特徴とする請求
項３記載のオフセット補正回路。10. The differential amplifier circuit has third to sixth transistors and a third current source, wherein an emitter of the third transistor is connected to an emitter of the fourth transistor, The third current source is connected between the emitter of the third transistor and ground, the collector of the fifth transistor and the collector of the sixth transistor are connected to a power supply, and the base of the fifth transistor is connected. Is connected to the base of the sixth transistor, the base and collector of the fifth transistor are connected, and the collector of the third transistor is connected to the fifth transistor.
The collector of the fourth transistor is connected to the collector of the fourth transistor, the collector of the sixth transistor is connected to the collector of the fourth transistor, the output of the midpoint potential extraction circuit is input to the base of the fourth transistor, The output of the first emitter follower circuit or the output of the second emitter follower circuit is input to the base of the third transistor, and the current corresponding to the difference is output from the collector of the sixth transistor. The offset correction circuit according to claim 3, wherein:
第２の入力端子と出力端子とを有し、前記中点電位抽出
回路の出力が前記第１の入力端子に入力され、前記直流
成分抽出回路の出力が前記第２の入力端子に入力され、
前記第２の入力端子と前記出力端子とが接続され、前記
出力端子より前記補正電流が出力されることを特徴とす
る請求項２記載のオフセット補正回路。11. The operational amplifier has a first input terminal, a second input terminal, and an output terminal. An output of the midpoint potential extraction circuit is input to the first input terminal, and the DC component An output of the extraction circuit is input to the second input terminal,
The offset correction circuit according to claim 2, wherein the second input terminal is connected to the output terminal, and the correction current is output from the output terminal.
第２の入力端子と出力端子とを有し、前記中点電位抽出
回路の出力が前記第１の入力端子に入力され、前記第１
のエミッタフォロワ回路の出力または前記第２のエミッ
タフォロワ回路の出力が前記第２の入力端子に入力さ
れ、前記第２の入力端子と前記出力端子とが接続され、
前記出力端子より前記差分に相当する電流が出力される
ことを特徴とする請求項４記載のオフセット補正回路。12. The operational amplifier has a first input terminal, a second input terminal, and an output terminal, an output of the midpoint potential extraction circuit being input to the first input terminal, and
The output of the emitter follower circuit or the output of the second emitter follower circuit is input to the second input terminal, the second input terminal and the output terminal are connected,
The offset correction circuit according to claim 4, wherein a current corresponding to the difference is output from the output terminal.
デンサとからなるローパスフィルタであり、かつ前記抵
抗は集積回路の内部に形成され、前記コンデンサは前記
集積回路に外付けされていることを特徴とする請求項３
または４記載のオフセット補正回路。13. The correction current extraction circuit is a low-pass filter including a resistor and a capacitor, wherein the resistor is formed inside an integrated circuit, and the capacitor is externally provided to the integrated circuit. Claim 3
Or the offset correction circuit according to 4.
乃至第９のトランジスタと第４の電流源とを有し、前記
第７乃至第９のトランジスタのエミッタは電源に接続さ
れ、前記第７乃至第９のトランジスタのベースが接続さ
れ、前記第７のトランジスタのコレクタとベースとが接
続され、前記第７のトランジスタのコレクタと接地との
間に前記第４の電流源が接続され、前記差動増幅回路の
出力が前記第７のトランジスタのコレクタに入力され、
前記第２のカレントミラー回路は第１０および第１１の
トランジスタと第５の電流源とを有し、前記第１０およ
び第１１のトランジスタのエミッタは電源に接続され、
前記第１０および第１１のトランジスタのベースは互い
に接続され、前記第１０のトランジスタのコレクタとベ
ースとが接続され、前記第１０のトランジスタのコレク
タと接地との間に前記第５の電流源が接続され、前記第
９のトランジスタのコレクタと前記第１０のトランジス
タのコレクタとが接続され、前記第７のトランジスタの
並列数と前記第９のトランジスタの並列数と前記第１０
のトランジスタの並列数とが等しくなされ、前記第５の
電流源の電流値は前記第４の電流源の電流値の２倍に設
定されていることを特徴とする請求項１乃至４のいずれ
か１項に記載のオフセット補正回路。14. The first current mirror circuit according to claim 7, wherein
To a ninth transistor and a fourth current source, the emitters of the seventh to ninth transistors are connected to a power supply, the bases of the seventh to ninth transistors are connected, The collector and the base of the transistor are connected, the fourth current source is connected between the collector of the seventh transistor and the ground, and the output of the differential amplifier circuit is input to the collector of the seventh transistor. And
The second current mirror circuit has tenth and eleventh transistors and a fifth current source, the emitters of the tenth and eleventh transistors are connected to a power supply,
The bases of the tenth and eleventh transistors are connected to each other, the collector and the base of the tenth transistor are connected, and the fifth current source is connected between the collector of the tenth transistor and ground. The collector of the ninth transistor is connected to the collector of the tenth transistor, and the parallel number of the seventh transistor, the parallel number of the ninth transistor,
The number of transistors in parallel is made equal, and the current value of the fifth current source is set to twice the current value of the fourth current source. 2. The offset correction circuit according to claim 1.
載のオフセット補正回路を内蔵した半導体装置。15. A semiconductor device incorporating the offset correction circuit according to claim 1. Description:
た無線機。16. A wireless device comprising the semiconductor device according to claim 15.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342465A JP2002151980A (en) | 2000-11-09 | 2000-11-09 | Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342465A JP2002151980A (en) | 2000-11-09 | 2000-11-09 | Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151980A true JP2002151980A (en) | 2002-05-24 |
Family
ID=18817020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000342465A Pending JP2002151980A (en) | 2000-11-09 | 2000-11-09 | Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002151980A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174011A (en) * | 2004-12-15 | 2006-06-29 | Matsushita Electric Ind Co Ltd | High-frequency integrated circuit |
-
2000
- 2000-11-09 JP JP2000342465A patent/JP2002151980A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174011A (en) * | 2004-12-15 | 2006-06-29 | Matsushita Electric Ind Co Ltd | High-frequency integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833743B2 (en) | Adjustment of a clock duty cycle | |
| JP2002151980A (en) | Offset correction circuit and semiconductor device and radio equipment provided with the offset correction circuit | |
| JPS6184913A (en) | High-pass circuit device | |
| KR100218197B1 (en) | Current mirror circuit | |
| JPS5894219A (en) | Filter circuit | |
| JPS6378612A (en) | Level shifting circuit | |
| JP2634935B2 (en) | Differential input circuit | |
| JP3225527B2 (en) | Delay circuit | |
| JPS5992618A (en) | Level shifting circuit | |
| JP2914011B2 (en) | Current switch circuit | |
| JP2665072B2 (en) | Amplifier circuit | |
| TW201735529A (en) | Programmable amplifier circuit | |
| JPS5816366B2 (en) | level shift warmer | |
| JP3216753B2 (en) | DA conversion circuit device | |
| JPS60173922A (en) | Converting circuit | |
| JP3460876B2 (en) | Semiconductor device | |
| JP3178520B2 (en) | Amplifier circuit | |
| JPS58168311A (en) | Combined emitter follower circuit | |
| JP2730107B2 (en) | Current mirror circuit | |
| JP5350882B2 (en) | Capacity multiplier circuit | |
| JP2621573B2 (en) | Signal suppression circuit | |
| JPS60185412A (en) | Amplitude limit circuit | |
| JPH0487407A (en) | Buffer circuit | |
| JPS62136126A (en) | Level shift circuit | |
| JPH06152274A (en) | Amplifying circuit |