JP2002151560A - Method and apparatus for measuring internal defect of semiconductor wafer as well as manufacturing method for semiconductor wafer - Google Patents

Method and apparatus for measuring internal defect of semiconductor wafer as well as manufacturing method for semiconductor wafer

Info

Publication number
JP2002151560A
JP2002151560A JP2000339690A JP2000339690A JP2002151560A JP 2002151560 A JP2002151560 A JP 2002151560A JP 2000339690 A JP2000339690 A JP 2000339690A JP 2000339690 A JP2000339690 A JP 2000339690A JP 2002151560 A JP2002151560 A JP 2002151560A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
section
measurement
light beam
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000339690A
Other languages
Japanese (ja)
Other versions
JP4678458B2 (en
Inventor
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000339690A priority Critical patent/JP4678458B2/en
Publication of JP2002151560A publication Critical patent/JP2002151560A/en
Application granted granted Critical
Publication of JP4678458B2 publication Critical patent/JP4678458B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a measuring method for the internal defect of a semiconductor wafer in which chemicals such as a weak acid or the like are not required, and in which the internal defect can be measured with high sensitivity even in the semiconductor wafer of low reistivity. SOLUTION: A measuring cross section IP which exposes the inside of the semiconductor wafer 1 is formed in the semiconductor wafer 1. A light beam LB for defect detection is made incident on the measuring cross section IP. Response light DB from the cross section IP based on the beam LB is detected. On the basis of information on the response light DB, a defect which exists inside the semiconductor wafer 1 is measured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体ウェーハ
の半導体ウェーハの内部欠陥測定方法、半導体ウェーハ
の製造方法及び半導体ウェーハの内部欠陥測定装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for measuring internal defects in a semiconductor wafer, a method for manufacturing the semiconductor wafer, and an apparatus for measuring internal defects in a semiconductor wafer.

【0002】[0002]

【従来の技術】半導体ウェーハ(例えばシリコン単結晶
ウェーハ)は、内部欠陥の分布状態が、該ウェーハから
製造される半導体デバイスの歩留まりや特性に大きな影
響をあたえるため、これを正確に測定・評価することは
半導体ウェーハの製造に当たって非常に重要である。例
えば、CZ法(Czochralski Method)などの公知の方法
にて製造されたシリコン単結晶ウェーハに熱処理を行な
うと、図1に示すように、ウェーハの内部に酸素析出物
等を主体とするBMD(Bulk Micro Defect)層が形成
される一方、表層部には熱処理時における酸素の外方拡
散により析出物が消滅したDZ(Denuded Zone)層が形
成される。シリコン単結晶ウェーハの主に表層部にシリ
コンデバイスを形成する場合、デバイス形成領域がなる
べくBMD層にかからないようにすることが不良発生低
減の上で有利である。他方、デバイス形成領域がDZ層
内に留まる限り、BMD層内の酸素析出物はIG(Intr
insic Gettering)サイトとして機能するから、これを
積極利用するためには、DZ層とBMD層とをバランス
よく形成することが必要となる。
2. Description of the Related Art A semiconductor wafer (for example, a silicon single crystal wafer) is accurately measured and evaluated because the distribution of internal defects greatly affects the yield and characteristics of semiconductor devices manufactured from the wafer. This is very important in the production of semiconductor wafers. For example, when a silicon single crystal wafer manufactured by a known method such as a CZ method (Czochralski Method) is subjected to a heat treatment, as shown in FIG. 1, a BMD (Bulk While a Micro Defect) layer is formed, a DZ (Denuded Zone) layer in which a precipitate has disappeared due to outward diffusion of oxygen during heat treatment is formed on the surface layer portion. When a silicon device is formed mainly in a surface layer portion of a silicon single crystal wafer, it is advantageous from the viewpoint of reducing occurrence of defects that a device formation region does not cover a BMD layer as much as possible. On the other hand, as long as the device formation region remains in the DZ layer, oxygen precipitates in the BMD layer are IG (Intr
Since it functions as an insic gettering (site) site, it is necessary to form the DZ layer and the BMD layer in a well-balanced manner in order to utilize the site positively.

【0003】従来、半導体ウェーハの内部欠陥の測定方
法には、2つの方法が知られている。一つは選択エッチ
ング法であり、他方は光散乱や光干渉を利用した光学的
方法である。選択エッチング法では、まず、評価対象と
なる半導体ウェーハの内部を劈開あるいは斜め研磨によ
り露出させ、その露出面を適当なエッチング液により腐
食する。すると、欠陥などの歪を生じている部分は、歪
の少ない健全部との間でエッチング速度に差を生ずるた
め、エッチピットの形でエッチングされる。このエッチ
ピットを検出することで半導体ウェーハ内部の欠陥形成
状態を知ることができる。
Conventionally, there are two known methods for measuring internal defects in a semiconductor wafer. One is a selective etching method, and the other is an optical method using light scattering or light interference. In the selective etching method, first, the inside of a semiconductor wafer to be evaluated is exposed by cleavage or oblique polishing, and the exposed surface is corroded by an appropriate etching solution. Then, a portion where a strain such as a defect is generated has a difference in an etching rate between a sound portion having a small distortion and the etched portion, so that the portion is etched in the form of an etch pit. By detecting this etch pit, the state of defect formation inside the semiconductor wafer can be known.

【0004】一方、光散乱や光干渉を利用する光学的方
法では、ウェーハの表面からレーザービームなどの入射
光ビームを入射させ、欠陥により散乱ないし干渉を生じ
た光をウェーハの裏面あるいは別途形成した劈開面など
から取り出して検出し、その検出光の情報に基づいて半
導体ウェーハ内部の欠陥形成状態を知ることができる。
On the other hand, in an optical method using light scattering or light interference, an incident light beam such as a laser beam is made incident from the surface of the wafer, and light scattered or interfered by a defect is formed on the back surface of the wafer or separately. It can be taken out from the cleavage plane or the like and detected, and the defect formation state inside the semiconductor wafer can be known based on the information of the detected light.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の方法には以下のような欠点がある。まず、選択エッ
チング法では、そのエッチング液としてライト液やジル
トル液などのクロム酸系のものが使用されてきたが、環
境保護の観点からJIS−H液などの非クロム酸系のも
のに置き換わりつつある。しかしながら、非クロム酸系
のエッチング液は弗酸や硝酸等の強酸を使用するため取
り扱いが面倒であり、さらに、欠陥に対するエッチング
の選択性が低いため、検出精度が高くないという問題が
ある。特に、ドーパント濃度の高い低抵抗率ウェーハ
(特に0.02Ω・cm以下)においては欠陥に対する
選択エッチング性が著しく悪く、とりわけ低温化が進む
近年のデバイス製造プロセスにて発生しやすい微細な欠
陥などは、ほとんど検出不能となってしまう。
However, the above-mentioned conventional method has the following disadvantages. First, in the selective etching method, a chromic acid-based one such as a light solution or a Zirtolue solution has been used as the etching solution. However, from the viewpoint of environmental protection, a non-chromic acid-based one such as a JIS-H solution has been used. is there. However, a non-chromic acid-based etching solution uses a strong acid such as hydrofluoric acid or nitric acid, which is troublesome to handle, and has a problem that detection accuracy is not high due to low selectivity of etching with respect to defects. In particular, in a low resistivity wafer having a high dopant concentration (especially 0.02 Ω · cm or less), the selective etching property for defects is extremely poor. Almost undetectable.

【0006】他方、光散乱や光干渉を利用する光学的方
法の場合、主表面にデバイスパターンの形成された、あ
るいは表面が粗れた半導体ウェーハでは、パターンや凹
凸の影響で入射光がウェーハ表面で乱反射し、正確な内
部欠陥測定ができない問題がある。また、ウェーハ厚さ
方向の欠陥分布を知るには、ステレオ欠陥像の撮影と解
析が必要となり、測定装置の光学系の機構や解析プログ
ラムが複雑になりやすく、測定誤差も生じやすい欠点が
ある。さらに、入射光ビームが半導体ウェーハの内部を
長い距離通過する形になることから、低抵抗率のウェー
ハでは、自由電子による光散乱あるいは吸収が生じて検
出信号レベルの低下が避け難くなり、欠陥検出精度が低
下しやすくなる。特に、抵抗率が0.005Ω・cm以
下に小さくなると、欠陥検出そのものが不可能となる。
On the other hand, in the case of an optical method utilizing light scattering or light interference, in the case of a semiconductor wafer having a main surface on which a device pattern is formed or a rough surface, incident light is affected by the pattern and irregularities. At the same time, there is a problem that accurate internal defect measurement cannot be performed. In addition, in order to know the defect distribution in the thickness direction of the wafer, it is necessary to take and analyze a stereo defect image, so that the mechanism of the optical system of the measuring apparatus and the analysis program tend to be complicated, and there is a disadvantage that a measurement error tends to occur. Furthermore, since the incident light beam passes through the inside of the semiconductor wafer for a long distance, light scattering or absorption due to free electrons occurs on a wafer having a low resistivity, so that it is difficult to avoid a decrease in the detection signal level, and defect detection is performed. Accuracy tends to decrease. In particular, when the resistivity is reduced to 0.005 Ω · cm or less, defect detection itself becomes impossible.

【0007】本発明の課題は、強酸などの化学薬品が不
要であり、かつ低抵抗率の半導体ウェーハにおいても内
部欠陥を高感度にて測定することができる半導体ウェー
ハの内部欠陥測定方法、半導体ウェーハの製造方法及び
半導体ウェーハの内部欠陥測定装置を提供することにあ
る。
An object of the present invention is to provide a method for measuring an internal defect of a semiconductor wafer which does not require a chemical such as a strong acid and which can measure an internal defect with high sensitivity even in a semiconductor wafer having a low resistivity. And a method for measuring an internal defect of a semiconductor wafer.

【0008】[0008]

【課題を解決するための手段及び作用・効果】上記の課
題を解決するために、本発明の半導体ウェーハの内部欠
陥測定方法は、 半導体ウェーハに、該半導体ウェーハ
の内部を露出させる測定断面を形成し、欠陥検出用の入
射光ビームを該測定断面に入射し、その入射光ビームに
基づく測定断面からの応答光を検出して、その応答光の
情報に基づいて半導体ウェーハの内部に存在する欠陥の
測定を行なうことを特徴とする。ここでいう応答光と
は、入射光ビームと半導体ウェーハの測定断面形成部分
との間における、散乱、干渉、フォトルミネセンス及び
回折などの光学的相互作用に基づいて測定断面から放出
される光のうち、半導体ウェーハの欠陥形成部と欠陥等
の特に形成されない健全部との間で、強度、波長あるい
は放出方向などの光学的状態に差異を生ずるものをい
う。
In order to solve the above-mentioned problems, a method for measuring an internal defect of a semiconductor wafer according to the present invention comprises forming a measurement section on a semiconductor wafer to expose the inside of the semiconductor wafer. Then, an incident light beam for defect detection is incident on the measurement section, response light from the measurement section based on the incident light beam is detected, and a defect existing inside the semiconductor wafer is detected based on information of the response light. The measurement is performed. Here, the response light is the light emitted from the measurement cross section based on optical interaction such as scattering, interference, photoluminescence and diffraction between the incident light beam and the measurement cross section forming portion of the semiconductor wafer. Among these, those which cause a difference in an optical state such as intensity, wavelength or emission direction between a defect forming portion of a semiconductor wafer and a sound portion which is not particularly formed such as a defect.

【0009】上記の方法によると、図2に示すように、
測定対象となる半導体ウェーハ1の内部を露出させる測
定断面IPを形成し、その測定断面IPに欠陥検出用の
入射光ビームを入射し、該測定断面からの応答光の情報
に基づいて半導体ウェーハ1の内部に存在する欠陥の測
定を行なうようにしたから、選択エッチング法のように
強酸などの取り扱いの面倒な化学薬品を使用する必要が
ない。また、デバイスパターンDPなど、ウェーハの主
表面MPに凹凸や段差が形成されていても、その影響を
全く受けることなく欠陥の測定・評価が可能である。さ
らに、ウェーハ厚さ方向の欠陥分布も、測定断面上にお
いて入射光ビームを厚さ方向に操作するのみで簡単に測
定でき、例えばステレオ欠陥像の撮影・解析などのよう
な複雑な光学系や解析プログラムも不要である。また、
入射光ビームが長い距離ウェーハ内を透過しないので、
自由電子による光散乱あるいは吸収の影響を受けにく
く、従来の選択エッチングや光学的方法では測定不能で
あった、抵抗率が0.02Ω・cm以下、あるいは0.
005Ω・cm以下の低抵抗率ウェーハでも、高精度で
欠陥を検出でき、また、微細な欠陥の検出精度も高める
ことができる。
According to the above method, as shown in FIG.
A measurement section IP for exposing the inside of the semiconductor wafer 1 to be measured is formed, an incident light beam for defect detection is incident on the measurement section IP, and the semiconductor wafer 1 is determined based on information of response light from the measurement section. Since the measurement of defects existing in the inside is performed, it is not necessary to use a troublesome chemical such as a strong acid as in the selective etching method. Further, even if irregularities or steps are formed on the main surface MP of the wafer such as the device pattern DP, the defect can be measured and evaluated without being affected at all. Furthermore, the defect distribution in the thickness direction of the wafer can be easily measured by simply manipulating the incident light beam in the thickness direction on the measurement cross section. For example, complicated optical systems and analysis such as taking and analyzing stereo defect images are possible. No programs are required. Also,
Since the incident light beam does not pass through the wafer for long distances,
It is hardly affected by light scattering or absorption by free electrons and cannot be measured by conventional selective etching or optical methods.
Even with a low resistivity wafer of 005 Ω · cm or less, defects can be detected with high accuracy, and the detection accuracy of minute defects can be increased.

【0010】次に、本発明の半導体ウェーハの製造方法
は、上記本発明の測定方法により半導体ウェーハの内部
欠陥の測定を行い、その測定結果に基づいて半導体ウェ
ーハを選別することを特徴とする。すなわち、本発明の
測定方法の採用により、半導体ウェーハの内部欠陥の検
出を高精度かつ簡単に行なうことができるので、その測
定価結果に基づいて半導体ウェーハを選別することによ
り、例えば出荷される半導体ウェーハ製品ロットの不良
率が低減され、品質を高めることができる。
Next, a method of manufacturing a semiconductor wafer according to the present invention is characterized in that internal defects of a semiconductor wafer are measured by the above-described measuring method of the present invention, and the semiconductor wafer is sorted based on the measurement result. That is, by employing the measurement method of the present invention, internal defects of a semiconductor wafer can be detected with high accuracy and easily. The defect rate of the wafer product lot is reduced, and the quality can be improved.

【0011】上記本発明においては、測定断面に対する
入射光ビームの照射位置を2次元的に走査することによ
り、測定断面上の複数位置において応答光を検出し、そ
れら各位置の応答光の情報に基づいて半導体ウェーハの
厚さ方向の欠陥分布状態を測定することができる。この
ようにすることで、半導体ウェーハ内部の欠陥分布状況
を簡単かつ高精度に測定することができ、例えば半導体
ウェーハ内部に形成されたDZ層あるいはBMD層の厚
さ測定などに有効である。
In the present invention, response light is detected at a plurality of positions on the measurement cross section by two-dimensionally scanning the irradiation position of the incident light beam with respect to the measurement cross section, and information of the response light at each of these positions is added to the information. Based on this, the defect distribution state in the thickness direction of the semiconductor wafer can be measured. This makes it possible to easily and accurately measure the state of defect distribution inside the semiconductor wafer, and is effective for, for example, measuring the thickness of the DZ layer or BMD layer formed inside the semiconductor wafer.

【0012】また、測定対象となるウェーハの厚さが小
さい場合には、図2に示すように、測定断面IPを、主
表面MPに対し傾斜した傾斜断面として形成することに
より、厚さ方向の倍率を拡大でき、欠陥測定精度を高め
る上で有効である。また、半導体ウェーハにDZ層2あ
るいはBMD層3が形成されていて、そのDZ層2の厚
さが相当小さい場合でも、傾斜断面IPにおいては各層
の断面2’,3’は厚さ方向の距離が拡大されて現われ
るから、正確な測定が可能である。
When the thickness of the wafer to be measured is small, as shown in FIG. 2, the measurement section IP is formed as an inclined section inclined with respect to the main surface MP, so that the thickness in the thickness direction can be increased. The magnification can be increased, which is effective in increasing the accuracy of defect measurement. Further, even when the DZ layer 2 or the BMD layer 3 is formed on the semiconductor wafer and the thickness of the DZ layer 2 is considerably small, the cross sections 2 ′ and 3 ′ of each layer in the inclined cross section IP are the distances in the thickness direction. Appears in an enlarged manner, so that accurate measurement is possible.

【0013】また、本発明の半導体ウェーハの内部欠陥
測定装置は、内部を露出させる測定断面が形成された半
導体ウェーハを、測定断面が入射光ビームの走査面と平
行になるように保持するウェーハホルダと、該ウェーハ
ホルダに保持された半導体ウェーハの測定断面に、欠陥
検出用の入射光ビームを入射する入射光ビーム発生ユニ
ットと、該入射光ビームに基づく測定断面からの応答光
を検出する応答光検出部と、ウェーハホルダを半導体ウ
ェーハとともに入射光ビームに対し走査面内にて相対的
に移動させることにより、測定断面に対する入射光ビー
ムの照射位置を2次元的に走査する入射光ビーム走査機
構と、測定断面上の複数位置における応答光の情報に基
づいて、記半導体ウェーハの内部に存在する欠陥の測定
情報を出力する測定情報出力部と、を備えたことを特徴
とする。
Further, the apparatus for measuring internal defects of a semiconductor wafer according to the present invention is a wafer holder for holding a semiconductor wafer having a measurement section for exposing the inside so that the measurement section is parallel to the scanning plane of the incident light beam. And an incident light beam generating unit that impinges an incident light beam for defect detection on a measurement section of the semiconductor wafer held by the wafer holder, and response light that detects response light from the measurement section based on the incident light beam A detector and an incident light beam scanning mechanism for two-dimensionally scanning the irradiation position of the incident light beam with respect to the measurement section by moving the wafer holder together with the semiconductor wafer in the scanning plane with respect to the incident light beam; A method for outputting measurement information of a defect existing inside a semiconductor wafer based on information of response light at a plurality of positions on a measurement cross section. An information output unit, characterized by comprising a.

【0014】上記装置によると、前記した本発明の欠陥
測定方法ひいては半導体ウェーハの製造方法を、合理的
かつ能率的に実施することができ、測定断面上での欠陥
部分布情報を高精度かつ能率的に測定することができ
る。また、前述の測定断面が形成された半導体ウェーハ
を、測定断面が入射光ビームの走査面と平行になるよう
にウェーハホルダにて保持させ、その状態でウェーハホ
ルダを半導体ウェーハとともに入射光ビームに対し走査
面内にて相対的に移動させることにより、測定断面に対
する入射光ビームの照射位置を2次元的に走査するよう
にしたから、例えば測定断面がウェーハ主表面に対して
傾斜した傾斜断面として形成されている場合でも、これ
を走査面に一致させることで、走査位置に関係なく入射
光ビーム発生ユニットから入射光ビーム照射位置までの
距離を一定に保つことができ、走査駆動系の構成を単純
化することができる。
According to the above-described apparatus, the above-described defect measuring method of the present invention and a method of manufacturing a semiconductor wafer can be rationally and efficiently performed, and the defect distribution information on the measured cross section can be obtained with high accuracy and efficiency. Can be measured. Further, the semiconductor wafer on which the above-described measurement cross section is formed is held by the wafer holder so that the measurement cross section is parallel to the scanning plane of the incident light beam, and in this state, the wafer holder is held together with the semiconductor wafer against the incident light beam. Since the irradiation position of the incident light beam with respect to the measurement section is two-dimensionally scanned by being relatively moved within the scanning plane, for example, the measurement section is formed as an inclined section inclined with respect to the main surface of the wafer. Even if it is, the distance from the incident light beam generation unit to the incident light beam irradiation position can be kept constant irrespective of the scanning position by making this coincide with the scanning plane, and the configuration of the scanning drive system can be simplified. Can be

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。図1は、半導体ウェーハとしての
シリコン単結晶ウェーハ(以下、単にウェーハともい
う)1を示すものである。該ウェーハ1は、CZ法等に
て製造されたシリコン単結晶インゴットを通常の方法に
よりウェーハに加工した後、所定の熱処理を施すことに
より形成されたもので、各主表面MP,MPを含む形で
欠陥の少ないDZ層2,2が形成され、それらの間に、
酸素析出物などの欠陥が所定レベルにて存在するBMD
層が形成されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a silicon single crystal wafer (hereinafter simply referred to as a wafer) 1 as a semiconductor wafer. The wafer 1 is formed by processing a silicon single crystal ingot manufactured by the CZ method or the like into a wafer by a normal method and then performing a predetermined heat treatment. And the DZ layers 2 and 2 with few defects are formed.
BMD where defects such as oxygen precipitates exist at a predetermined level
A layer is formed.

【0016】図2に示すように、該ウェーハ1に対し、
内部を露出させる測定断面IPを形成する。本実施形態
では、該測定断面IPを主表面MPに対し一定角度αに
て傾斜する傾斜断面として形成する(以下、傾斜断面I
Pと記載する)。このような傾斜断面IPは、いわゆる
斜め研磨法により形成することができる。図3は、その
研磨装置の一例を示すもので、(a)に示すように、研
磨クロス10にて覆われるとともに回転軸線Oの周りに
回転する研磨定盤216、下面側にウェーハ1が貼り付
け・固定される研磨治具11、研磨治具11を研磨定盤
上216上にて保持する治具ホルダ217とを有する。
研磨治具11にはウェーハ固定面12が形成され、図4
に示すように、ここにウェーハ1の第二主表面MP2
を、ワックス層13等を介して固定する。他方、治具ホ
ルダ217は筒状に形成されて内側に研磨治具11が挿
入され、ウェーハ1の第一主表面MP1が研磨クロス1
0に押し付けられるように該研磨治具11を研磨定盤2
16上にて保持する。そして、研磨定盤216を回転さ
せると、治具ホルダ217は研磨治具11及びこれに固
定されたウェーハ11とともに自転するようになってい
る。
As shown in FIG. 2, with respect to the wafer 1,
A measurement section IP exposing the inside is formed. In the present embodiment, the measurement section IP is formed as an inclined section inclined at a certain angle α with respect to the main surface MP (hereinafter, the inclined section I
P). Such an inclined cross section IP can be formed by a so-called oblique polishing method. FIG. 3 shows an example of the polishing apparatus. As shown in FIG. 3A, a polishing platen 216 covered with a polishing cloth 10 and rotated around a rotation axis O, and a wafer 1 is adhered to the lower surface side. It has a polishing jig 11 to be attached and fixed, and a jig holder 217 for holding the polishing jig 11 on a polishing platen 216.
A wafer fixing surface 12 is formed on the polishing jig 11, and FIG.
As shown in the figure, here, the second main surface MP2 of the wafer 1
Is fixed via a wax layer 13 or the like. On the other hand, the jig holder 217 is formed in a cylindrical shape, and the polishing jig 11 is inserted inside, so that the first main surface MP1 of the wafer 1 is
0 so that the polishing jig 11 is pressed against the polishing platen 2.
16 is held. When the polishing table 216 is rotated, the jig holder 217 rotates with the polishing jig 11 and the wafer 11 fixed thereto.

【0017】研磨クロス10の表面GPは回転軸線Oと
直交する一方、ウェーハ固定面12はクロス表面GPに
対して角度αだけ傾斜して形成される。ここにウェーハ
1を固定し、研磨治具11を治具ホルダ17の内側に挿
入して研磨クロス10とウェーハ1とを接触させ、その
状態で研磨砥粒を含んだスラリーを流しながら研磨定盤
16を回転させると、図3(c)に示すように、ウェー
ハ1の第一主表面MP1が斜め研磨され、第一主表面M
P1に対し角度αだけ傾斜した傾斜断面IPが形成され
る。傾斜断面IPの傾斜方向には、ウェーハ1の厚さ方
向の距離がcosecα倍だけ拡大されて表れる。例え
ばαを5゜44′とすれば、拡大倍率は約10倍とな
る。なお、傾斜断面IPの研磨側縁部に面だれが生じる
ことを防止するために、図4に示すように、ウェーハ1
の第一主表面MP1側にダミー材19をワックス等によ
り貼り付けて研磨を行なうことが有効である。ダミー材
19の材質は、ウェーハ1と研削性が略拮抗する材質で
あれば特に限定されないが、例えばシリコン単結晶ウェ
ーハや、あるいは硬質樹脂にて構成されたものを使用で
きる。
The surface GP of the polishing cloth 10 is orthogonal to the rotation axis O, while the wafer fixing surface 12 is formed to be inclined by an angle α with respect to the cloth surface GP. Here, the wafer 1 is fixed, and the polishing jig 11 is inserted into the jig holder 17 so that the polishing cloth 10 and the wafer 1 are brought into contact with each other. When the wafer 16 is rotated, the first main surface MP1 of the wafer 1 is obliquely polished as shown in FIG.
An inclined cross section IP inclined by an angle α with respect to P1 is formed. In the inclination direction of the inclined cross section IP, the distance in the thickness direction of the wafer 1 is enlarged by cosec α. For example, if α is set to 5 ゜ 44 ′, the magnification is about 10 times. In order to prevent the sagging of the polished side edge of the inclined cross section IP, as shown in FIG.
It is effective to affix the dummy material 19 to the first main surface MP1 side with wax or the like for polishing. The material of the dummy material 19 is not particularly limited as long as it is a material whose grinding property is substantially opposite to that of the wafer 1. For example, a silicon single crystal wafer or a material made of a hard resin can be used.

【0018】なお、傾斜断面は劈開法により形成するこ
ともできる。例えばウェーハ1の主軸が<100>であ
る場合、{110}劈開を利用して、主表面に垂直な断
面を劈開面の形で形成することができる。
The inclined cross section may be formed by a cleavage method. For example, when the main axis of the wafer 1 is <100>, a cross section perpendicular to the main surface can be formed in the form of a cleavage plane using {110} cleavage.

【0019】傾斜断面IPを形成したウェーハ1は、図
5に示すように、該傾斜断面IPが上となるように、ウ
ェーハホルダ14に装着される。図6に示すように、ウ
ェーハホルダ14は、入射光ビームLBの走査面と平行
となるようにウェーハ1(あるいはウェーハ1から切り
出された測定試験片)を保持するものである。図5に示
す例では、ウェーハホルダ14の上面に、ウェーハ1を
着脱可能に保持させるためのウェーハ装着部15が、ウ
ェーハ1を嵌め込む浅い凹部として形成されている。該
凹部の底面は、ウェーハホルダ14の下面をなす基準面
BP(後述する走査面と平行である)に対し、傾斜断面
IPの傾斜角αだけ傾いたウェーハ保持面HPとされて
いる。そして、ウェーハ装着部15に対しウェーハ1
を、第二主表面MP2がウェーハ保持面HPと接するよ
うに装着することにより、該ウェーハ1は、傾斜断面I
Pが基準面BPと略平行となるように保持される。
As shown in FIG. 5, the wafer 1 having the inclined cross section IP is mounted on the wafer holder 14 so that the inclined cross section IP faces upward. As shown in FIG. 6, the wafer holder 14 holds the wafer 1 (or a measurement test piece cut out from the wafer 1) so as to be parallel to the scanning surface of the incident light beam LB. In the example shown in FIG. 5, a wafer mounting portion 15 for detachably holding the wafer 1 is formed on the upper surface of the wafer holder 14 as a shallow concave portion into which the wafer 1 is fitted. The bottom surface of the concave portion is a wafer holding surface HP inclined by an inclination angle α of an inclined cross section IP with respect to a reference surface BP (parallel to a scanning surface described later) forming a lower surface of the wafer holder 14. Then, the wafer 1 is
Is mounted such that the second main surface MP2 is in contact with the wafer holding surface HP, so that the wafer 1 has an inclined cross section I
P is held so as to be substantially parallel to the reference plane BP.

【0020】図6に示すように、上記のウェーハホルダ
14をウェーハ1とともに、測定装置100の走査用X
−Yテーブル18(X方向移動用のXテーブル20と、
該Xテーブル20をY方向に移動させるYテーブル21
とを有する)に装着する。X−Yテーブル18の上面に
は、走査面CPと平行な保持面KPを有するホルダ装着
部20a(ここでは浅い凹部として形成されるが、これ
に限定されない)が形成されてなり、ウェーハホルダ1
4は基準面BPが保持面KPと接するようにここに装着
される。これにより、ウェーハ1の傾斜断面IPは、X
−Yテーブル18により走査面CPと平行に、互いに交
差する(例えば互いに直交する)X方向及びY方向に独
立に移動することが可能となる。
As shown in FIG. 6, the above-mentioned wafer holder 14 and the wafer 1 together with the scanning X
-Y table 18 (X table 20 for X direction movement,
Y table 21 for moving X table 20 in the Y direction
). On the upper surface of the XY table 18, a holder mounting portion 20a (here, formed as a shallow recess, but not limited thereto) having a holding surface KP parallel to the scanning surface CP is formed.
Reference numeral 4 is mounted here so that the reference surface BP contacts the holding surface KP. As a result, the inclined cross section IP of the wafer 1 becomes X
The -Y table 18 enables the independent movement in the X direction and the Y direction crossing each other (for example, orthogonal to each other) in parallel with the scanning plane CP.

【0021】そして、上記の傾斜断面IPに対し、入射
光ビーム発生ユニット30により欠陥検出用の入射光ビ
ームLBを、位置を変えながら照射し、各位置からの応
答光DBを応答光検出部117により検出する。入射光
ビーム発生ユニット30は、例えば図7に示すようなレ
ーザ出射ユニットであり、所定波長の赤外レーザないし
可視光レーザ光を発生させる。このレーザ光は対物光学
系35によって所定径dを有するレーザービームに絞ら
れた形で傾斜断面IPに照射される。レーザ光の波長λ
とビーム径dとは検出すべき欠陥の種別や寸法により適
宜選択するが、特に傾斜断面(測定断面)IPの第一主
表面MP1側の縁近い領域では、該縁に形成される稜や
第一主表面MP1にもともと形成されているパターンに
よる乱反射を起こりにくくするために、ビーム径dを例
えば1〜5μm程度に絞ることが有効である(スポット
形状が円以外の場合は同面積の円に換算した径を採用す
る)。
Then, the incident light beam generating unit 30 irradiates the inclined cross section IP with the incident light beam LB for defect detection while changing the position, and the response light DB from each position is transmitted to the response light detecting section 117. Is detected by The incident light beam generating unit 30 is, for example, a laser emitting unit as shown in FIG. 7, and generates an infrared laser or a visible light laser beam having a predetermined wavelength. This laser light is applied to the inclined section IP by the objective optical system 35 in such a manner that the laser beam is narrowed down to a laser beam having a predetermined diameter d. Laser light wavelength λ
The beam diameter d and the beam diameter d are appropriately selected depending on the type and size of the defect to be detected. Particularly, in a region near the edge of the inclined cross section (measurement cross section) IP on the first main surface MP1 side, the ridge formed at the edge or the It is effective to narrow the beam diameter d to, for example, about 1 to 5 μm in order to make it difficult to cause irregular reflection due to the pattern originally formed on the one main surface MP1. Use the converted diameter).

【0022】図6に戻り、応答光検出部117は光電子
倍増管、フォトダイオードあるいはCCDセンサなどで
構成できる。応答光は、例えば傾斜断面IPにおける散
乱光とすることができる。この場合、傾斜断面IP上に
欠陥(すなわち内部欠陥)が存在していれば、欠陥非存
在の部分との間に散乱光強度の差を生ずる。従って、応
答光検出部117は、この場合、各位置毎の発生散乱光
の合計強度を検出するものとして構成される。
Returning to FIG. 6, the response light detecting section 117 can be constituted by a photomultiplier, a photodiode or a CCD sensor. The response light can be, for example, scattered light at the inclined cross section IP. In this case, if a defect (that is, an internal defect) exists on the inclined cross section IP, a difference in scattered light intensity is generated between the defect and the portion where no defect exists. Accordingly, in this case, the response light detection unit 117 is configured to detect the total intensity of the generated scattered light at each position.

【0023】他方、入射光ビームによる測定断面からの
フォトルミネセンス発光を応答光として利用することも
できる。この場合、欠陥存在部におけるフォトルミネセ
ンス発光の強度や波長が他の部分と異なることを利用し
て欠陥検出を行なうことができる。この場合、応答光検
出部117は、各位置毎のフォトルミネセンス発光の合
計強度を検出するものとして構成される。フォトルミネ
センス発光波長が、欠陥部において特有のものになる場
合は、分光器により対応する波長の光のみを選択的に検
出できるようにしておく。例えば重金属原子の吸着され
やすい欠陥部においては、吸着された重金属原子に特有
の発光波長が生ずるので、元から基板に含有されてい
る、あるいは測定に際して故意にドーピングした重金属
原子からのフォトルミネセンス発光を検出することが欠
陥検出を行なう上で有効である。
On the other hand, photoluminescence emission from a measurement section by an incident light beam can be used as response light. In this case, defect detection can be performed by utilizing the fact that the intensity and wavelength of photoluminescence emission at the defect existing portion are different from those of other portions. In this case, the response light detection unit 117 is configured to detect the total intensity of photoluminescence emission at each position. If the photoluminescence emission wavelength is unique at the defective portion, the spectroscope should be configured to selectively detect only light of the corresponding wavelength. For example, in a defect portion where heavy metal atoms are easily adsorbed, a light emission wavelength specific to the adsorbed heavy metal atoms is generated. Is effective in performing defect detection.

【0024】上記のようなフォトルミネセンス法を用い
る場合、例えば特開平11−274257号公報に開示
されているような強励起顕微フォトルミネッセンス法を
用いることが望ましい。これは、スポット径を1〜2μ
mまで絞り込み(通常のフォトルミネッセンス法では直
径0.1〜1mm程度)、さらにレーザパワーも測定位
置で20〜100mWと通常のフォトルミネッセンス法
の数〜数十倍高い励起条件で行なうフォトルミネッセン
ス法である。この励起条件下では、励起レーザのエネル
ギー密度が通常フォトルミネッセンス法の10倍程度
高くなっている。通常フォトルミネッセンス法の励起条
件では、キャリアの拡散長は数百μmと長く、フォトル
ミネッセンス光(バンド端発光)の空間分解能も数百μ
m程度であった。一方、強励起顕微フォトルミネッセン
ス法では、上記の強励起条件を用いることでキャリアの
拡散長は数μmのオーダまで抑制され、高い空間分解能
(〜1μm)でのフォトルミネッセンス光測定が可能と
なり、欠陥検出精度を高めることができる。ここで強励
起顕微フォトルミネッセンス法におけるバンド端発光強
度は、次式で表される。 I∝nex τ(ここに、I:バンド端発光強度、nex:注入キ
ャリア濃度、τ:ライフタイムである)
When using the above-described photoluminescence method, it is desirable to use a strong excitation microphotoluminescence method as disclosed in, for example, Japanese Patent Application Laid-Open No. 11-274257. This means that the spot diameter is 1-2μ
m (approximately 0.1 to 1 mm in diameter in a normal photoluminescence method), and the laser power is 20 to 100 mW at the measurement position, which is several to several tens times higher than the normal photoluminescence method. is there. This excitation conditions, the energy density of the excitation laser is high 10 5 times the normal photoluminescence method. Under the excitation conditions of the photoluminescence method, the carrier diffusion length is as long as several hundred μm, and the spatial resolution of the photoluminescence light (band edge emission) is also several hundred μm.
m. On the other hand, in the strong excitation microphotoluminescence method, the carrier diffusion length is suppressed to the order of several μm by using the above-described strong excitation conditions, and photoluminescence light measurement with high spatial resolution (up to 1 μm) becomes possible. Detection accuracy can be improved. Here, the band edge emission intensity in the strong excitation microphotoluminescence method is represented by the following equation. I b ∝n ex 2 τ (where, I b : band edge emission intensity, n ex : injected carrier concentration, τ: lifetime)

【0025】図8は、測定装置100の電気的構成の一
例を示すものであり、制御用コンピュータ111とこれ
に接続された測定系101とを有する。制御用コンピュ
ータ111はI/Oポート108とこれに接続されたC
PU104、ROM105、RAM106、記憶装置と
してのハードディスクドライブ(以下、HDDと略記す
る)107、さらに入力装置としてキーボード109及
びマウス110が接続されている。HDD107には、
パーティクル検出装置の動作を司る制御プログラム10
7a、結晶欠陥データを取り込むためのデータ取込みプ
ログラム107b、及び取り込まれた結晶欠陥データフ
ァイル107cが記憶されている。また、RAM106
には、制御プログラム107a及びデータ取込みプログ
ラム107bのワークエリア106a,106bと、取
り込まれた結晶欠陥データ格納エリア106cとが形成
されている。
FIG. 8 shows an example of the electrical configuration of the measuring apparatus 100, which has a control computer 111 and a measuring system 101 connected thereto. The control computer 111 has an I / O port 108 and a C
A PU 104, a ROM 105, a RAM 106, a hard disk drive (hereinafter abbreviated as HDD) 107 as a storage device, and a keyboard 109 and a mouse 110 as input devices are connected. In the HDD 107,
Control program 10 for controlling the operation of the particle detection device
7a, a data capturing program 107b for capturing crystal defect data, and a captured crystal defect data file 107c are stored. Also, the RAM 106
, Work areas 106a and 106b for the control program 107a and the data fetching program 107b, and a fetched crystal defect data storage area 106c are formed.

【0026】次に、測定系101は、前述の入射光ビー
ム発生ユニット30(図6)、応答光検出部117及び
前述のX−Yテーブル18(図6)を駆動するための駆
動部とを有する。駆動部は、具体的には、Xテーブル2
0とYテーブル21(図6)とを、図示しない螺子軸機
構等を介して駆動するX駆動モータ113及びY駆動モ
ータ115と、それらモータのサーボ制御及び回転角度
位置を検出するためのパルスジェネレータ(以下、X−
PGという)114及びパルスジェネレータ(以下、Y
−PGという)116を含む。X駆動モータ113及び
Y駆動モータ115は、それぞれ図示しないモータドラ
イバを介して制御コンピュータ111のI/Oポート1
08に接続され、制御プログラム107aの実行により
駆動制御される。なお、走査方式はここではX−Y走査
であるが、螺旋走査を採用してもよい。
Next, the measuring system 101 includes the incident light beam generating unit 30 (FIG. 6), the response light detecting unit 117, and a driving unit for driving the XY table 18 (FIG. 6). Have. The driving unit is, specifically, an X table 2
0 and the Y table 21 (FIG. 6) via an unillustrated screw shaft mechanism or the like, an X drive motor 113 and a Y drive motor 115, and a pulse generator for servo control of these motors and detecting a rotational angle position. (Hereinafter, X-
PG) 114 and a pulse generator (hereinafter Y)
-PG) 116. The X drive motor 113 and the Y drive motor 115 are respectively connected to the I / O port 1 of the control computer 111 via a motor driver (not shown).
08, and is driven and controlled by execution of the control program 107a. Although the scanning method is XY scanning here, spiral scanning may be adopted.

【0027】一方、応答光光検出部117が検出した応
答光の検出レベル出力はデータインタフェース103に
入力される。他方、パルスジェネレータ114及び11
6の出力はデータインタフェース103を介してI/O
ポート108に入力されるようになっている。データイ
ンタフェース103は、例えば、図9に示すように、X
−PG114及びY−PG116からのパルス信号を受
けてカウントアップするX−カウンタ103a及びY−
カウンタ103bと、ゲートIC103c及びコンパレ
ータ103d等を有する。各カウンタ103a,103
bのカウント出力は、入射光ビーム発生ユニット30に
よる測定位置を一義的に与える。そして、該測定位置に
おける応答光の強度が欠陥像ピクセルのX座標およびY
座標を与えるものであり、それぞれそのカウンタ出力が
ゲートIC103cを介してI/Oポート108に入力
される。なお、カウンタ103a,103bの出力は複
数ビットであるが、簡単化のため1本の線で描いてい
る。
On the other hand, a detection level output of the response light detected by the response light detection unit 117 is input to the data interface 103. On the other hand, pulse generators 114 and 11
6 is output through the data interface 103 via the I / O
The input is made to the port 108. The data interface 103 is, for example, as shown in FIG.
X-counters 103a and Y- which count up upon receiving pulse signals from PG114 and Y-PG116
It has a counter 103b, a gate IC 103c, a comparator 103d, and the like. Each counter 103a, 103
The count output of b gives the measurement position by the incident light beam generation unit 30 uniquely. Then, the intensity of the response light at the measurement position is determined by the X coordinate and the Y coordinate of the defective image pixel.
The counter outputs are input to the I / O port 108 via the gate IC 103c. The outputs of the counters 103a and 103b are a plurality of bits, but are drawn with one line for simplification.

【0028】他方、コンパレータ103dは、応答光の
検出レベル出力と閾レベルVrefとを比較し、検出レベ
ル出力がVrefよりも大きくなると、ゲートIC103
cのインヒビット入力端子にデータ取込許容信号を出力
する。これにより、ゲートIC103cは制御コンピュ
ータ111に対し、各カウンタ103a,103bのカ
ウント出力、すなわち、欠陥像ピクセルのX座標及びY
座標のデータを、I/Oポート108を介して取り込む
ことを許容する。該データの取り込み処理は、データ取
込みプログラム107bにより実行され、取り込まれた
データは、結晶欠陥検出点データファイル107cに格
納される。なお、図9においては、図示はしていない
が、カウンタ出力の後段に、データ取込みが完了するま
でカウンタ出力をラッチ保持させるフリップフロップを
設けることができる。
On the other hand, the comparator 103d compares the detection level output of the response light with the threshold level Vref, and when the detection level output exceeds Vref, the gate IC 103d.
A data capture permission signal is output to the inhibit input terminal of c. As a result, the gate IC 103c provides the control computer 111 with the count outputs of the counters 103a and 103b, that is, the X coordinate and Y coordinate of the defective image pixel.
Coordinate data is allowed to be captured via the I / O port 108. The data capturing process is performed by the data capturing program 107b, and the captured data is stored in the crystal defect detection point data file 107c. Although not shown in FIG. 9, a flip-flop that latches and holds the counter output until the data fetch is completed can be provided at the subsequent stage of the counter output.

【0029】以下、測定装置100の動作の流れについ
てフローチャートを用いて説明する。図10は測定装置
100における検査処理の流れである。この処理は、制
御コンピュータ111のCPU104が検出装置制御プ
ログラム107aの実行により行なうものである。ま
ず、S1において測定するべきウェーハの品番やロット
番号、製造日付などのウェーハ特定データを入力する。
次に、S2及びS3において図6に示すようにウェーハ
1をウェーハホルダ14とともに装着し、装着が正常に
完了すれば測定処理に移る。
Hereinafter, the flow of the operation of the measuring apparatus 100 will be described using a flowchart. FIG. 10 shows a flow of the inspection processing in the measuring apparatus 100. This process is performed by the CPU 104 of the control computer 111 by executing the detection device control program 107a. First, in S1, wafer identification data such as a product number, a lot number, and a production date of a wafer to be measured are input.
Next, in S2 and S3, as shown in FIG. 6, the wafer 1 is mounted together with the wafer holder 14, and when the mounting is completed normally, the process proceeds to a measurement process.

【0030】図10に戻り、S4では、図3のX駆動モ
ータ113及びY駆動モータ115を作動させ、ウェー
ハホルダ14の位置(以下、ホルダ位置という)を
(X,Y)座標上にて予め定められた原点位置に移動さ
せ、図9に示すX−リセット信号及びY−リセット信号
により、X−カウンタ103a及びY−カウンタ103
bをリセットする。以下、入射光ビームLBの照射位置
を、X−Y座標平面上にてX方向を水平方向、Y方向を
垂直方向として走査しながら、各位置に入射光ビームL
B照射して応答光の検出を行なう。すなわち、S5にお
いてY座標値YkがY方向の最初の走査位置Y1となるよ
うに設定し、S6ではY座標値XkがX方向の最初の走
査位置X1となるように設定する。これにより、レーザ
ービームプローブは最初の測定位置(X1,Y1)へ移動
する。
Returning to FIG. 10, in S4, the X drive motor 113 and the Y drive motor 115 shown in FIG. 3 are operated, and the position of the wafer holder 14 (hereinafter referred to as the holder position) is previously determined on the (X, Y) coordinates. The X-counter 103a and the Y-counter 103 are moved to the determined origin position, and the X-reset signal and the Y-reset signal shown in FIG.
Reset b. Hereinafter, while scanning the irradiation position of the incident light beam LB on the XY coordinate plane with the X direction as the horizontal direction and the Y direction as the vertical direction, the incident light beam L
Irradiation of B is performed to detect response light. That is, in S5, the Y coordinate value Yk is set to be the first scanning position Y1 in the Y direction, and in S6, the Y coordinate value Xk is set to be the first scanning position X1 in the X direction. As a result, the laser beam probe moves to the first measurement position (X1, Y1).

【0031】そして、S7で該測定位置においてウェー
ハを一定時間保持し、主表面に入射光ビームLBを照射
して、その応答光を検出する。例えば光散乱あるいはフ
ォトルミネッセンスを用いる場合は、応答光の強度信号
レベルが基準値(閾値)Vrefよりも高ければ、その位
置のピクセルを欠陥存在部のピクセルとして定め、そう
でない場合は欠陥非存在部のピクセルとして定める。ま
た、そのときのX−カウンタ103a及びY−カウンタ
103bのカウンタ値が、各ピクセルのX座標データ及
びY座標データとして取り込まれる(S8,S9)。こ
うして、二値ピクセルデータの集合として記述されたビ
ットマップ欠陥像データが得られることとなる。取り込
まれたデータは、図8のRAM106の、結晶欠陥検出
点データ格納エリア106cに格納される。なお、この
フローチャートでは、閾値との比較ステップを便宜的に
S8として表しているが、実際にはこの比較ステップは
図9のデータインタフェース103内にてハードウェア
的に行われる(ただし、制御プログラム107a中にて
ソフトウェア的に行ってもよいことはいうまでもな
い)。なお、応答光の強度信号レベルを3以上の複数段
階に区切り、欠陥像データを階調データとして生成して
もよい。
Then, in S7, the wafer is held at the measurement position for a certain period of time, the main surface is irradiated with the incident light beam LB, and the response light is detected. For example, when light scattering or photoluminescence is used, if the intensity signal level of the response light is higher than a reference value (threshold) Vref, the pixel at that position is determined as a pixel of the defect existing part, otherwise, the defect non-existent part Pixel. Further, the counter values of the X-counter 103a and the Y-counter 103b at that time are taken in as X coordinate data and Y coordinate data of each pixel (S8, S9). In this way, bitmap defect image data described as a set of binary pixel data is obtained. The fetched data is stored in the crystal defect detection point data storage area 106c of the RAM 106 in FIG. In this flowchart, the step of comparing with the threshold value is represented as S8 for convenience, but this comparison step is actually performed by hardware in the data interface 103 of FIG. 9 (however, the control program 107a It goes without saying that it may be performed by software inside.) Note that the intensity signal level of the response light may be divided into three or more stages, and the defect image data may be generated as gradation data.

【0032】S10では、測定位置がX方向の限界位置
XNに到達したかどうかを判断する。到達していなけれ
ばS11に進み、Y方向の測定位置座標Ykの値を固定
したまま、X方向の測定位置座標Xkの値を次の座標値
Xk+1に増加させる形で、測定位置の移動を行なうとと
もに、S7に戻って以下のS9までの処理を繰り返す。
他方、S10で測定位置がX方向の限界位置XNに到達
していればS12に進み、Y方向の限界位置YNに到達
したかどうかを同様に判断する。到達していなければS
13にてYkの値を次の座標値Yk+1に増加させ、さらに
S6に戻ってXkの値を初期値X1に戻す。以下、S7に
戻って以下のS9までの処理を繰り返す。他方、S13
にてYkの値がYNに到達していれば、すべての測定位置
での測定が終了したことを意味するから、データ取り込
みのループを脱出してS14に進む。
In S10, it is determined whether or not the measurement position has reached a limit position XN in the X direction. If it has not arrived, the process proceeds to S11, in which the value of the measurement position coordinate Xk in the X direction is increased to the next coordinate value Xk + 1 while the value of the measurement position coordinate Yk in the Y direction is fixed, and the measurement position is moved. And returns to S7 to repeat the following processing up to S9.
On the other hand, if the measurement position has reached the limit position XN in the X direction in S10, the process proceeds to S12, and it is similarly determined whether or not the measurement position has reached the limit position YN in the Y direction. S if not reached
At 13, the value of Yk is increased to the next coordinate value Yk + 1, and the process returns to S6 to return the value of Xk to the initial value X1. Thereafter, the process returns to S7 and repeats the following processes up to S9. On the other hand, S13
If the value of Yk has reached YN in this case, it means that the measurement at all the measurement positions has been completed, and the process exits the data acquisition loop and proceeds to S14.

【0033】例えば、図11は、光散乱法を用いて得ら
れた欠陥像データの一例を示すものである。欠陥部分が
黒の領域であるが、各欠陥はそれぞれ大きさが異なるの
で、欠陥領域の大きさもまちまちである。例えば欠陥形
成密度を求めたい場合は、個々の欠陥の位置情報を含ん
だ欠陥分布データが必要となる。この場合、欠陥像デー
タにおいて公知のラベリングの手法により個々の欠陥領
域を分離し、各領域毎に欠陥位置を予め定められた定義
(例えば幾何学的重心位置)に従い欠陥位置を決定する
ようにする。こうして得られた欠陥像データあるいは欠
陥分布データは、ウェーハ特定データと対応付ける形に
て、結晶欠陥データファイル107cとしてHDD10
7に保存される。
For example, FIG. 11 shows an example of defect image data obtained by using the light scattering method. Although the defect portion is a black region, the size of the defect region varies because each defect has a different size. For example, when it is desired to obtain a defect formation density, defect distribution data including position information of each defect is required. In this case, each defect area is separated from the defect image data by a known labeling method, and the defect position is determined for each area according to a predetermined definition (for example, a geometric center of gravity position). . The defect image data or defect distribution data obtained in this way is stored as a crystal defect data file 107c in the HDD 10 in a form corresponding to the wafer specifying data.
7 is stored.

【0034】結晶欠陥データ204cの記憶内容に基づ
いて欠陥測定情報は、例えば図8に示すプリンタ120
やモニタ121(測定情報出力部)から種々の形で出力
することができる。例えば、抜き取り検査の場合は、ウ
ェーハの品番、ロット番号及び製造日付と、結晶欠陥種
類別の検出点のカウント数とを出力させることができ
る。例えば特定種別の結晶欠陥のカウント数が予め定め
られた限界値を超えていた場合、そのウェーハの属する
製品ロットを不良と判断して、良品から選別することが
できる。
The defect measurement information based on the stored contents of the crystal defect data 204c is stored in, for example, the printer 120 shown in FIG.
And a monitor 121 (measurement information output unit). For example, in the case of the sampling inspection, it is possible to output the product number, the lot number, the manufacturing date of the wafer, and the number of detection points for each crystal defect type. For example, when the count number of crystal defects of a specific type exceeds a predetermined limit value, the product lot to which the wafer belongs is determined to be defective, and can be sorted out from non-defective products.

【0035】[0035]

【実施例】本発明の効果を確認するために以下の実験を
行なった。評価対象のウェーハとして、以下の2種類の
p型シリコン単結晶ウェーハ(直径200mm)を用意
した。 抵抗率0.01Ω・cm、初期酸素約14ppma
(JEIDA(日本電子工業振興協会)規格)。850
℃にて8時間+1000℃にて16時間の酸素析出物形
成熱処理を行なっている。 抵抗率10Ω・cm、初期酸素約16ppma(JE
IDA規格)。850℃にて0.5時間+800℃にて
36時間+1000℃にて2時間+650℃にて3時間
+900℃にて2時間の酸素析出物形成熱処理を行なっ
ている。
EXAMPLES The following experiments were conducted to confirm the effects of the present invention. The following two types of p-type silicon single crystal wafers (diameter 200 mm) were prepared as wafers to be evaluated. Resistivity 0.01Ω · cm, initial oxygen about 14ppma
(JEIDA (Japan Electronics Industry Promotion Association) standard). 850
The oxygen precipitate forming heat treatment is performed at 8 ° C. for 8 hours and at 1000 ° C. for 16 hours. Resistivity 10 Ω · cm, initial oxygen about 16 ppma (JE
IDA standard). The oxygen precipitate forming heat treatment is performed at 850 ° C. for 0.5 hour, at 800 ° C. for 36 hours, at 1000 ° C. for 2 hours, at 650 ° C. for 3 hours, and at 900 ° C. for 2 hours.

【0036】これらの各ウェーハから、図12に示すよ
うに互いに隣り合う形でそれぞれ4mm幅の2枚のサン
プルを切り出し、それぞれ図3に示す方法により斜め研
磨して、一方を本発明用サンプル、他方を比較例の選択
エッチング用サンプルとした。本発明用サンプルは、半
導体レーザ(波長980nm、出射エネルギー1mW)
を入射光ビームとして用い、散乱光を応答光として図6
あるいは図8に示す装置100により、傾斜断面IPに
おける欠陥像を測定した。他方、選択エッチング用サン
プルは、エッチング液として非クロム酸系のJIS−H
液を用いて傾斜断面IPをエッチングし、そのエッチン
グ後の表面を光学顕微鏡により観察した。図13は
の、図14はの各ウェーハについて得られた欠陥の画
像であり(それぞれ倍率200倍)、(a)は選択エッ
チングによるもの、(b)は本発明の方法によるもので
ある。図13では、低抵抗率ウェーハであるため、選択
エッチングでは欠陥の識別がほとんど不能であるのに対
し、本発明の方法では明瞭な欠陥像が得られていること
がわかる。また、図14では、通常抵抗率ウェーハであ
るが、低温プロセスをシミュレートした熱処理であるた
め内部欠陥サイズが小さく、選択エッチング法ではエッ
チピットが非常に不明瞭であるのに対し、本発明の方法
では明瞭な欠陥像が得られていることがわかる。
As shown in FIG. 12, two samples each having a width of 4 mm were cut out from each of these wafers as shown in FIG. 12 and polished obliquely by the method shown in FIG. The other was used as a sample for selective etching of the comparative example. The sample for the present invention is a semiconductor laser (wavelength 980 nm, emission energy 1 mW)
Is used as an incident light beam, and scattered light is used as a response light.
Alternatively, the defect image at the inclined cross section IP was measured by the apparatus 100 shown in FIG. On the other hand, the sample for selective etching is a non-chromic acid JIS-H
The inclined cross section IP was etched using the liquid, and the surface after the etching was observed with an optical microscope. FIGS. 13 and 14 are images of defects obtained for each of the wafers (each having a magnification of 200), wherein (a) is obtained by selective etching and (b) is obtained by the method of the present invention. In FIG. 13, it can be seen that, although the wafer is a low resistivity wafer, it is almost impossible to identify a defect by selective etching, whereas a clear defect image is obtained by the method of the present invention. In FIG. 14, although the wafer is usually a resistivity wafer, the heat treatment simulates a low-temperature process, the internal defect size is small, and the etch pit is very unclear by the selective etching method. It can be seen that a clear defect image was obtained by the method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】評価対象となる半導体ウェーハの模式図。FIG. 1 is a schematic view of a semiconductor wafer to be evaluated.

【図2】傾斜断面の効果説明図。FIG. 2 is an explanatory diagram of an effect of an inclined cross section.

【図3】傾斜断面を斜め研磨により行なう方法を示す側
面模式図。
FIG. 3 is a schematic side view showing a method of performing an inclined cross section by oblique polishing.

【図4】傾斜断面の面ダレを防止するためにダミー材を
使用する様子を表す側面断面模式図。
FIG. 4 is a schematic side cross-sectional view illustrating a state in which a dummy material is used to prevent surface sagging of an inclined cross section.

【図5】傾斜断面を有するウェーハをウェーハホルダに
取り付けた様子をあらわす側面断面模式図。
FIG. 5 is a schematic cross-sectional side view showing a state where a wafer having an inclined cross section is attached to a wafer holder.

【図6】図5のウェーハホルダを用いた測定装置の要部
を示す模式図。
FIG. 6 is a schematic view showing a main part of a measuring apparatus using the wafer holder of FIG.

【図7】レーザ出射ユニットの一例を示す模式図。FIG. 7 is a schematic view showing an example of a laser emission unit.

【図8】測定装置の電気的構成の一例を示すブロック
図。
FIG. 8 is a block diagram showing an example of an electrical configuration of the measuring device.

【図9】図8のデータインタフェースの構成例を示す回
路図。
FIG. 9 is a circuit diagram showing a configuration example of a data interface of FIG. 8;

【図10】図8の測定装置を用いた検査処理の一例の流
れを示すフローチャート。
FIG. 10 is a flowchart showing a flow of an example of an inspection process using the measuring device of FIG. 8;

【図11】光散乱法による本発明の方法により得られた
欠陥像の一例を示す画像。
FIG. 11 is an image showing an example of a defect image obtained by the method of the present invention by a light scattering method.

【図12】実験例で使用したサンプルのウェーハからの
取出形態を示す説明図。
FIG. 12 is an explanatory diagram showing a form of taking out a sample from a wafer used in an experimental example.

【図13】実験例ののウェーハの本発明による欠陥像
を選択エッチングによる比較例と対比して示す画像。
FIG. 13 is an image showing a defect image according to the present invention of a wafer of an experimental example in comparison with a comparative example by selective etching.

【図14】実験例ののウェーハの本発明による欠陥像
を選択エッチングによる比較例と対比して示す画像。
FIG. 14 is an image showing a defect image according to the present invention of a wafer of an experimental example in comparison with a comparative example by selective etching.

【符号の説明】[Explanation of symbols]

1 半導体ウェーハ IP 測定断面(傾斜断面) 14 ウェーハホルダ 18 X−Yテーブル(入射光ビーム走査機構) 30 入射光ビーム発生ユニット 100 欠陥測定装置 117 応答光検出部 120 プリンタ(測定情報出力部) 121 モニタ(測定情報出力部) DESCRIPTION OF SYMBOLS 1 Semiconductor wafer IP Measurement cross section (inclined cross section) 14 Wafer holder 18 XY table (incident light beam scanning mechanism) 30 Incident light beam generating unit 100 Defect measuring device 117 Response light detecting section 120 Printer (measurement information output section) 121 Monitor (Measurement information output section)

フロントページの続き Fターム(参考) 2F065 AA49 BB03 CC19 FF44 FF67 GG04 GG21 HH04 HH12 JJ01 JJ08 JJ17 JJ18 MM02 PP12 QQ03 QQ05 QQ23 QQ52 TT07 2G043 AA03 CA05 EA01 GA07 GB19 KA01 KA02 KA09 LA01 LA02 NA06 2G059 AA05 BB16 DD13 EE02 FF03 GG01 HH01 HH02 KK01 KK02 KK04 KK07 MM05 MM10 4M106 AA01 BA04 BA05 BA08 CB19 CB20 DH12 DH13 DH32 DH50 DH57 DJ04 DJ11 DJ21 DJ23Continued on the front page F-term (reference) 2F065 AA49 BB03 CC19 FF44 FF67 GG04 GG21 HH04 HH12 JJ01 JJ08 JJ17 JJ18 MM02 PP12 QQ03 QQ05 QQ23 QQ52 TT07 2G043 AA03 CA05 EA01 GA07 GB19 KA01 KA02 KA01 KA02 KA02 HH02 KK01 KK02 KK04 KK07 MM05 MM10 4M106 AA01 BA04 BA05 BA08 CB19 CB20 DH12 DH13 DH32 DH50 DH57 DJ04 DJ11 DJ21 DJ23

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェーハに、該半導体ウェーハの
内部を露出させる測定断面を形成し、欠陥検出用の入射
光ビームを該測定断面に入射し、その入射光ビームに基
づく前記測定断面からの応答光を検出して、その応答光
の情報に基づいて前記半導体ウェーハの内部に存在する
欠陥の測定を行なうことを特徴とする半導体ウェーハの
内部欠陥測定方法。
1. A measuring section for exposing the inside of a semiconductor wafer is formed on a semiconductor wafer, an incident light beam for defect detection is incident on the measuring section, and a response from the measuring section based on the incident light beam is provided. A method for measuring an internal defect of a semiconductor wafer, comprising detecting light and measuring a defect present inside the semiconductor wafer based on information of the response light.
【請求項2】 前記測定断面に対する前記入射光ビーム
の照射位置を2次元的に走査することにより、前記測定
断面上の複数位置において前記応答光を検出し、それら
各位置の応答光の情報に基づいて前記半導体ウェーハの
厚さ方向の欠陥分布状態を測定する請求項1記載の半導
体ウェーハの内部欠陥測定方法。
2. The response light is detected at a plurality of positions on the measurement cross section by two-dimensionally scanning the irradiation position of the incident light beam with respect to the measurement cross section, and information of the response light at each position is obtained. 2. The method according to claim 1, wherein a defect distribution state in a thickness direction of the semiconductor wafer is measured based on the measurement result.
【請求項3】 前記測定断面は、前記半導体ウェーハの
主表面に対し傾斜した傾斜断面として形成されるもので
ある請求項1又は2に記載の半導体ウェーハの内部欠陥
測定方法。
3. The method according to claim 1, wherein the measurement section is formed as an inclined section inclined with respect to a main surface of the semiconductor wafer.
【請求項4】 前記傾斜断面は、前記半導体ウェーハの
前記主表面を斜め研磨することにより形成される請求項
3記載の半導体ウェーハの内部欠陥測定方法。
4. The method according to claim 3, wherein the inclined cross section is formed by obliquely polishing the main surface of the semiconductor wafer.
【請求項5】 前記測定断面は、前記半導体ウェーハの
劈開面として形成される請求項1又は2に記載の半導体
ウェーハの内部欠陥測定方法。
5. The method according to claim 1, wherein the measurement section is formed as a cleavage plane of the semiconductor wafer.
【請求項6】 前記入射光ビームは赤外光または可視光
のレーザービームが使用される請求項1ないし5のいず
れかに記載の半導体ウェーハの内部欠陥測定方法。
6. The method according to claim 1, wherein the incident light beam is a laser beam of infrared light or visible light.
【請求項7】 前記入射光ビームによる前記測定断面か
らの散乱光を前記応答光として検出する請求項1ないし
6のいずれかに記載の半導体ウェーハの内部欠陥測定方
法。
7. The method according to claim 1, wherein scattered light from the measurement section due to the incident light beam is detected as the response light.
【請求項8】 前記入射光ビームによる前記測定断面か
らのフォトルミネセンス発光を前記応答光として検出す
る請求項1ないし6のいずれかに記載の半導体ウェーハ
の内部欠陥測定方法。
8. The method according to claim 1, wherein photoluminescence emission from the measurement section due to the incident light beam is detected as the response light.
【請求項9】 強励磁フォトルミネセンス法を用いて前
記フォトルミネセンス発光を検出する請求項8記載の半
導体ウェーハの内部欠陥測定方法。
9. The method according to claim 8, wherein the photoluminescence emission is detected using a strongly excited photoluminescence method.
【請求項10】 前記半導体ウェーハは表面抵抗率が
0.02Ω・cm以下のものである請求項1ないし9の
いずれかに記載の半導体ウェーハの内部欠陥測定方法。
10. The method according to claim 1, wherein the semiconductor wafer has a surface resistivity of 0.02 Ω · cm or less.
【請求項11】 請求項1ないし10のいずれかに記載
の方法により半導体ウェーハの内部欠陥の測定を行い、
その測定結果に基づいて前記半導体ウェーハを選別する
ことを特徴とする半導体ウェーハの製造方法。
11. The method according to claim 1, wherein an internal defect of the semiconductor wafer is measured.
A method of manufacturing a semiconductor wafer, wherein the semiconductor wafer is sorted based on a result of the measurement.
【請求項12】 内部を露出させる測定断面が形成され
た半導体ウェーハを、前記測定断面が入射光ビームの走
査面と平行になるように保持するウェーハホルダと、 該ウェーハホルダに保持された前記半導体ウェーハの前
記測定断面に、欠陥検出用の前記入射光ビームを入射す
る入射光ビーム発生ユニットと、 該入射光ビームに基づく前記測定断面からの応答光を検
出する応答光検出部と、 前記ウェーハホルダを前記半導体ウェーハとともに前記
入射光ビームに対し前記走査面内にて相対的に移動させ
ることにより、前記測定断面に対する前記入射光ビーム
の照射位置を2次元的に走査する前記入射光ビーム走査
機構と、 前記測定断面上の複数位置における前記応答光の情報に
基づいて、前記記半導体ウェーハの内部に存在する欠陥
の測定情報を出力する測定情報出力部と、 を備えたことを特徴とする半導体ウェーハの内部欠陥測
定装置。
12. A wafer holder for holding a semiconductor wafer on which a measurement section for exposing the inside is formed so that the measurement section is parallel to a scanning plane of an incident light beam, and the semiconductor held on the wafer holder. An incident light beam generation unit that impinges the incident light beam for defect detection on the measurement cross section of the wafer; a response light detection unit that detects response light from the measurement cross section based on the incident light beam; and the wafer holder The incident light beam scanning mechanism that two-dimensionally scans the irradiation position of the incident light beam with respect to the measurement cross section by moving the incident light beam relative to the incident light beam together with the semiconductor wafer in the scanning plane. Measuring a defect existing inside the semiconductor wafer based on information of the response light at a plurality of positions on the measurement cross section; Internal defect measuring apparatus of a semiconductor wafer, characterized in that it comprises a measurement information output unit for outputting the broadcast, the.
JP2000339690A 2000-11-07 2000-11-07 Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus Expired - Lifetime JP4678458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000339690A JP4678458B2 (en) 2000-11-07 2000-11-07 Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000339690A JP4678458B2 (en) 2000-11-07 2000-11-07 Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus

Publications (2)

Publication Number Publication Date
JP2002151560A true JP2002151560A (en) 2002-05-24
JP4678458B2 JP4678458B2 (en) 2011-04-27

Family

ID=18814731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000339690A Expired - Lifetime JP4678458B2 (en) 2000-11-07 2000-11-07 Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus

Country Status (1)

Country Link
JP (1) JP4678458B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233279A (en) * 2003-01-31 2004-08-19 Fujitsu Ltd Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
US7384803B2 (en) 2003-09-04 2008-06-10 Oki Electric Industry Co., Ltd. Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
JP2008145300A (en) * 2006-12-11 2008-06-26 Sharp Corp Phosphor layer thickness determination method and manufacturing method of light-emitting device
JP2008273643A (en) * 2007-04-25 2008-11-13 Shinmei Ind Co Ltd Shipping system and shipping method
JP2010048795A (en) * 2008-07-22 2010-03-04 Shin Etsu Handotai Co Ltd Detection method of crystal defect of silicon monocrystal wafer
JP6254748B1 (en) * 2016-11-14 2017-12-27 信越化学工業株式会社 High photoelectric conversion efficiency solar cell manufacturing method and high photoelectric conversion efficiency solar cell

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101045A (en) * 1984-10-24 1986-05-19 Hitachi Ltd Method for evaluation of semiconductor
JPH06258238A (en) * 1993-03-05 1994-09-16 Toshiba Corp Crystalline defect inspection method
JPH08124986A (en) * 1994-10-21 1996-05-17 Sumitomo Metal Mining Co Ltd Method of measuring thickness of crystal film
JPH09246337A (en) * 1996-03-11 1997-09-19 Toshiba Microelectron Corp Method and device for detecting crystal defect
JPH10197423A (en) * 1996-12-27 1998-07-31 Shin Etsu Handotai Co Ltd Preparation of sample for observation of crystal defect in semiconductor single crystal and method for observing crystal defect
JPH1114543A (en) * 1997-06-25 1999-01-22 Shin Etsu Handotai Co Ltd Method and system for evaluating concentration of oxygen in semiconductor silicon crystal
JPH11204384A (en) * 1997-12-29 1999-07-30 Samsung Electron Co Ltd Morphological analysis method of bulk defect of semiconductor wafer and morphological analysis method of surface defect
JPH11274257A (en) * 1998-03-18 1999-10-08 Shin Etsu Handotai Co Ltd Method of evaluating defect of semiconductor crystal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101045A (en) * 1984-10-24 1986-05-19 Hitachi Ltd Method for evaluation of semiconductor
JPH06258238A (en) * 1993-03-05 1994-09-16 Toshiba Corp Crystalline defect inspection method
JPH08124986A (en) * 1994-10-21 1996-05-17 Sumitomo Metal Mining Co Ltd Method of measuring thickness of crystal film
JPH09246337A (en) * 1996-03-11 1997-09-19 Toshiba Microelectron Corp Method and device for detecting crystal defect
JPH10197423A (en) * 1996-12-27 1998-07-31 Shin Etsu Handotai Co Ltd Preparation of sample for observation of crystal defect in semiconductor single crystal and method for observing crystal defect
JPH1114543A (en) * 1997-06-25 1999-01-22 Shin Etsu Handotai Co Ltd Method and system for evaluating concentration of oxygen in semiconductor silicon crystal
JPH11204384A (en) * 1997-12-29 1999-07-30 Samsung Electron Co Ltd Morphological analysis method of bulk defect of semiconductor wafer and morphological analysis method of surface defect
JPH11274257A (en) * 1998-03-18 1999-10-08 Shin Etsu Handotai Co Ltd Method of evaluating defect of semiconductor crystal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233279A (en) * 2003-01-31 2004-08-19 Fujitsu Ltd Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
US7384803B2 (en) 2003-09-04 2008-06-10 Oki Electric Industry Co., Ltd. Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
US8330950B2 (en) 2003-09-04 2012-12-11 Oki Electric Industry Co., Ltd. Method of manufacturing nitride semiconductor device including SiC substrate and apparatus for manufacturing nitride semiconductor device
JP2008145300A (en) * 2006-12-11 2008-06-26 Sharp Corp Phosphor layer thickness determination method and manufacturing method of light-emitting device
JP2008273643A (en) * 2007-04-25 2008-11-13 Shinmei Ind Co Ltd Shipping system and shipping method
JP2010048795A (en) * 2008-07-22 2010-03-04 Shin Etsu Handotai Co Ltd Detection method of crystal defect of silicon monocrystal wafer
JP6254748B1 (en) * 2016-11-14 2017-12-27 信越化学工業株式会社 High photoelectric conversion efficiency solar cell manufacturing method and high photoelectric conversion efficiency solar cell
WO2018087794A1 (en) * 2016-11-14 2018-05-17 信越化学工業株式会社 Method for manufacturing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell

Also Published As

Publication number Publication date
JP4678458B2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
JP4248249B2 (en) Detection and classification of semiconductor microdefects
US6952492B2 (en) Method and apparatus for inspecting a semiconductor device
CN109690748A (en) The flaw labeling examined for semiconductor wafer
US7589834B2 (en) Detection method and apparatus metal particulates on semiconductors
US7616299B2 (en) Surface inspection method and surface inspection apparatus
JPS6258143A (en) Method of optically detecting defect of semiconductor material
CN1377460A (en) Method and apparatus for characterization of microelectronic feature quality
JP2010109257A (en) Reference wafer for calibration of dark field inspection system, method of manufacturing the same, method of calibration of dark field inspection system, the dark field inspection system, and wafer inspection method
JPH0779119B2 (en) Workpiece inspection method
JPH10232196A (en) Particle monitor device
JP2609594B2 (en) Defect inspection equipment
JP2001503148A (en) Surface inspection system and method for distinguishing pits and particles on a wafer surface
JP2008198913A (en) Checking method for semiconductor substrate and checking device for semiconductor substrate
JP2000058509A (en) Method and device for evaluating crystal defect
TWI451512B (en) Data perturbation for wafer inspection or metrology setup
JP2002151560A (en) Method and apparatus for measuring internal defect of semiconductor wafer as well as manufacturing method for semiconductor wafer
US6724474B1 (en) Wafer surface inspection method
JP4254584B2 (en) Evaluation method of crystal defects
JP2002340811A (en) Surface evaluation device
US20080151259A1 (en) Synchronized wafer mapping
JPH11237226A (en) Defect inspection equipment
JP4797576B2 (en) Evaluation method of crystal defects
JP2001338959A (en) Method and equipment for evaluating semiconductor substrate
JP2003240723A (en) Method and apparatus for examining defect
JP2001015567A (en) Device and method for evaluating semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

R150 Certificate of patent or registration of utility model

Ref document number: 4678458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term