JP2002150677A

JP2002150677A - データ記録方法及び装置

Info

Publication number: JP2002150677A
Application number: JP2001220337A
Authority: JP
Inventors: Yoichiro Sako; 曜一郎佐古; Isao Kawashima; 功川嶋; Akira Kurihara; 章栗原; Yoshitomo Osawa; 義知大澤; Hideo Owa; 英男応和
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-06-30
Filing date: 2001-07-19
Publication date: 2002-05-24
Anticipated expiration: 2016-04-19
Also published as: JP3775253B2

Abstract

(57)【要約】【課題】簡単な構成で、解読が困難な暗号化を施す。【解決手段】入力データを処理して記録信号とするた
めに用いられるセクタ化回路１３、スクランブル処理回
路１４、ヘッダ付加回路１５、誤り訂正符号化回路１
６、変調回路１８、及び同期付加回路１８の内、少なく
ともセクタ化回路１３で、入力に対して暗号化処理を施
して出力する。セクタ化回路１３では、セクタ化された
２０６４バイト中の入力データ２０４８バイトを暗号鍵
に基づいて暗号化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コピー防止や不正
使用の阻止、あるいは課金システムに適用可能なデータ
記録方法及び装置に関する。

【０００２】

【従来の技術】近年において、光ディスク等のディジタ
ル記録媒体の大容量化と普及により、コピー防止や不正
使用の阻止が重要とされてきている。すなわち、ディジ
タルオーディオデータやディジタルビデオデータの場合
には、コピーあるいはダビングにより劣化のない複製物
を容易に生成でき、また、コンピュータデータの場合に
は、元のデータと同一のデータが容易にコピーできるた
め、既に不法コピーによる弊害が生じてきているのが実
情である。

【０００３】

【発明が解決しようとする課題】ところで、ディジタル
オーディオデータやディジタルビデオデータの不法コピ
ー等を回避するためには、いわゆるＳＣＭＳ（シリアル
コピー管理システム）やＣＧＭＳ（コピー世代管理シス
テム）の規格が知られているが、これは記録データの特
定部分にコピー禁止フラグを立てるようなものであるた
め、ディジタル２値信号の丸ごとコピーであるいわゆる
ダンプコピー等の方法によりデータを抜き出される問題
がある。

【０００４】また、例えば特開昭６０−１１６０３０号
公報に開示されているように、コンピュータデータの場
合には、ファイル内容自体を暗号化し、それを正規の登
録された使用者にのみ使用許諾することが行われてい
る。これは、情報流通の形態として、情報が暗号化され
て記録されたディジタル記録媒体を配布しておき、使用
者が必要とした内容について料金を払って鍵情報を入手
し、暗号を解いて利用可能とするようなシステムに結び
付くものであるが、簡単で有用な暗号化の手法の確立が
望まれている。

【０００５】本発明は、上述したような実情に鑑みてな
されたものであり、簡単な構成で暗号化が行え、データ
の暗号化によりコピー防止や不正使用の防止が簡単な仕
組みで実現でき、暗号の解読が困難であり、また、暗号
の難易度あるいは深度の制御も容易に行えるようなデー
タ記録方法及び装置の提供を目的とする。

【０００６】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係るデータ記録方法は、入力ディジタル
データを２０４８バイト単位でセクタ化するセクタ化工
程と、このセクタ化されたディジタルデータをスクラン
ブルするスクランブル化工程と、このスクランブル化さ
れたディジタルデータにヘッダを付加するヘッダ付加工
程と、このヘッダ付加されたディジタルデータに誤り訂
正符号を付加する誤り訂正符号化工程と、この誤り訂正
符号化されたディジタルデータを所定の変調方式で変調
する変調工程と、この変調されたディジタル信号に同期
パターンを付加する同期付加工程と、この同期パターン
が付加されたディジタル信号を記録媒体に記録する記録
工程とを有し、上記セクタ化工程で、暗号鍵に基づいて
セクタ化された２０６４バイト中の上記入力データ２０
４８バイトを暗号化することにより、上述の課題を解決
する。

【０００７】また、本発明に係るデータ記録装置は、入
力ディジタルデータを２０４８バイト単位でセクタ化す
るセクタ化手段と、このセクタ化されたディジタルデー
タをスクランブルするスクランブル手段と、このスクラ
ンブルされたディジタルデータにヘッダを付加するヘッ
ダ付加手段と、このヘッダ付加されたディジタルデータ
に誤り訂正符号を付加する誤り訂正符号化手段と、この
誤り訂正符号化されたディジタルデータを所定の変調方
式で変調する変調手段と、この変調されたディジタル信
号に同期パターンを付加する同期付加手段と、この同期
パターンが付加されたディジタル信号を記録媒体に記録
する記録手段とを有し、上記セクタ化手段で、暗号鍵に
基づいてセクタ化された２０６４バイト中のメインデー
タ２０４８バイトに、暗号化を施すことにより、上述の
課題を解決する。

【０００８】ここで、上記セクタの２０６４バイトに、
識別データ、識別データのエラー検出符号、及びエラー
検出符号を有した構造とすることが挙げられる。

【０００９】

【発明の実施の形態】以下、本発明に係るいくつかの好
ましい実施の形態について、図面を参照しながら説明す
る。

【００１０】図１は、本発明の第１の実施の形態を概略
的に示すブロック図である。この図１において、入力端
子１１には、例えばアナログのオーディオ信号やビデオ
信号をディジタル変換して得られたデータやコンピュー
タデータ等のディジタルデータが供給されている。この
入力ディジタルデータは、インターフェース回路１２を
介して、セクタ化回路１３に送られ、所定データ量単
位、例えば２０４８バイト単位でセクタ化される。セク
タ化されたデータは、スクランブル処理回路１４に送ら
れてスクランブル処理が施される。この場合のスクラン
ブル処理は、同一バイトパターンが連続して表れないよ
うに、すなわち同一パターンが除去されるように、入力
データをランダム化して、信号を適切に読み書きできる
ようにすることを主旨としたランダム化処理のことであ
る。スクランブル処理あるいはランダム化処理されたデ
ータは、ヘッダ付加回路１５に送られて、各セクタの先
頭に配置されるヘッダデータが付加された後、誤り訂正
符号化回路１６に送られる。誤り訂正符号化回路１６で
は、データ遅延及びパリティ計算を行ってパリティを付
加する。次の変調回路１７では、所定の変調方式に従っ
て、例えば８ビットデータを１６チャンネルビットの変
調データに変換し、同期付加回路１８に送る。同期付加
回路１８では、上記所定の変調方式の変調規則を破る、
いわゆるアウトオブルールのパターンの同期信号を所定
のデータ量単位で付加し、駆動回路すなわちドライバ１
９を介して記録ヘッド２０に送っている。記録ヘッド２
０は、例えば光学的あるいは磁気光学的な記録を行うも
のであり、ディスク状の記録媒体２１に上記変調された
記録信号の記録を行う。このディスク状記録媒体２１
は、スピンドルモータ２２により回転駆動される。

【００１１】なお、上記スクランブル処理回路１４は、
必須ではなく、また、ヘッダ付加回路１５の後段に挿入
して、ヘッダ付加されたディジタルデータに対してスク
ランブル処理を施して誤り訂正符号化回路１６に送るよ
うにしてもよい。

【００１２】ここで、セクタ化回路１３、スクランブル
処理回路１４、ヘッダ付加回路１５、誤り訂正符号化回
路１６、変調回路１７、及び同期付加回路１８のいずれ
か少なくとも１つの回路は、入力に対して暗号化処理を
施して出力するような構成を有している。好ましくは、
２つ以上の回路で暗号化処理を施すことが挙げられる。
この暗号化処理の鍵情報は、記録媒体２１のデータ記録
領域とは別の領域に書き込まれた識別情報、例えば媒体
固有の識別情報、製造元識別情報、販売者識別情報、あ
るいは、記録装置やエンコーダの固有の識別情報、カッ
ティングマシンやスタンパ等の媒体製造装置の固有の識
別情報、国別コード等の地域情報、外部から供給される
識別情報等を少なくとも一部に用いている。このよう
に、媒体のデータ記録領域以外に書き込まれる識別情報
は、例えば上記インターフェース回路１２からＴＯＣ
（Table of contents ）生成回路２３を介して端子２４
に送られる情報であり、また、インターフェース回路１
２から直接的に端子２５に送られる情報である。これら
の端子２４、２５からの識別情報が、暗号化の際の鍵情
報の一部として用いられ、回路１３〜１８の少なくとも
１つ、好ましくは２以上で、この鍵情報を用いた入力デ
ータに対する暗号化処理が施される。ただし、セクタ化
回路１３では、必ず暗号化処理が施されるものとする。

【００１３】この場合、回路１４〜１８のどの回路にお
いて暗号化処理が施されたかも選択肢の１つとなってお
り、再生時に正常な再生信号を得るために必要な鍵と考
えられる。すなわち、６つの回路１３〜１８の内の１〜
６つの回路で暗号化処理が施される可能性がある場合に
は、さらに選択肢が増大し、この組み合わせを試行錯誤
的に見つけることは困難であり、充分に暗号の役割を果
たすものである。

【００１４】また、暗号化の鍵情報を所定タイミング、
例えばセクタ周期で切り換えることが挙げられる。この
所定タイミングで鍵情報の切り換える場合に、切り換え
を行うか否かや、切換周期、複数の鍵情報の切換順序等
の情報も鍵として用いることができ、暗号化のレベルあ
るいは暗号の難易度、解き難さ、解読の困難さをさらに
高めることができる。

【００１５】次に、各回路１３〜１８の構成及び暗号化
処理の具体例について説明する。

【００１６】先ず、セクタ化回路１３においては、例え
ば図２に示すような偶数・奇数バイトのインターリーブ
処理を行わせることが挙げられる。すなわち、図２にお
いて、上記図１のインターフェース回路１２からの出力
を、２出力の切換スイッチ３１に送り、この切換スイッ
チ３１の一方の出力を偶奇インターリーバ３３を介して
セクタ化器３４に送り、切換スイッチ３１の他方の出力
をそのままセクタ化器３４に送っている。セクタ化器３
４では、例えば入力データの２０４８バイト単位でまと
めて１セクタとしている。このセクタ化回路１３の切換
スイッチ３１の切換動作を、鍵となる１ビットの制御信
号で制御するわけである。偶奇インターリーバ３３は、
図３のＡに示すような偶数バイト３６ａと奇数バイト３
６ｂとが交互に配置された入力データの１セクタ分を、
図３のＢに示すように、偶数データ部３７ａと奇数デー
タ部３７ｂとに分配して出力する。さらに、図３のＣに
示すように、１セクタ内の所定の領域３９を鍵情報によ
り特定し、この領域３９内のデータについてのみ偶数デ
ータ部３９ａと奇数データ部３９ｂとに分配するように
してもよい。この場合には、領域３９の特定の仕方を複
数通り選択できるように設定することもでき、鍵情報の
選択肢をさらに増加させて暗号化のレベルをより高める
こともできる。

【００１７】次に、スクランブル処理回路１４には、例
えば図４に示すように、１５ビットのシフトレジスタを
用いたいわゆるパラレルブロック同期タイプのスクラン
ブラを用いることができる。このスクランブラのデータ
入力用の端子３５には、ＬＳＢ（最下位ビット）が時間
的に先となる順序、いわゆるＬＳＢファーストで、上記
セクタ化回路１３からのデータが入力される。スクラン
ブル用の１５ビットのシフトレジスタ１４ａは、排他的
論理和（ExOR）回路１４ｂを用いて生成多項式ｘ^１５＋
ｘ＋１に従ったフィードバックがかけられ、１５ビット
のシフトレジスタ１４ａには、図５に示すようなプリセ
ット値（あるいは初期値）が設定されるようになってお
り、図５のプリセット値の選択番号は、例えばセクタア
ドレスの下位側４ビットの値に対応させて、セクタ単位
でプリセット値が切り換えられるようになっている。シ
フトレジスタ１４ａからの出力データと端子３５からの
入力データとは、ExOR回路１４ｃにより排他的論理和が
とられて、端子１４ｄより取り出され、図１のヘッダ付
加回路１５に送られる。

【００１８】ここで、上記生成多項式及びプリセット値
（初期値）を、所定の識別番号等の鍵情報に応じて変化
させるようにすることができる。すなわち、上記生成多
項式を変化させるには、例えば図６に示すような構成を
用いればよい。この図６において、１５ビットのシフト
レジスタ１４ａの各ビットからの出力が切換スイッチ１
４ｆの各被選択端子に送られ、この切換スイッチ１４ｆ
は制御端子１４ｇからの例えば４ビットの制御データに
よって切換制御され、切換スイッチ１４ｆからの出力は
ExOR回路１４ｂに送られている。このような構成の制御
端子１４ｇの制御データを変化させることにより、生成
多項式ｘ^１５＋ｘ^ｎ＋１のｎを変化させることができ
る。また、上記プリセット値を変化させるには、上記図
５のプリセット値テーブルの各プリセット値を、例えば
１６バイトの識別情報の各バイト値と論理演算すること
が挙げられる。この場合の識別情報としては、上述した
ような媒体固有の識別情報、製造元識別情報、販売者識
別情報や、記録装置やエンコーダの固有の識別情報、媒
体製造装置固有の識別情報、地域情報、外部から供給さ
れる識別情報等、あるいはこれらの組み合わせや他の情
報との組み合わせ等を用いることができ、また上記論理
演算としては、排他的論理和（ExOR）や、論理積（AND
）、論理和（OR）、シフト演算等を使用できる。な
お、生成多項式を変化させるための構成は図６の構造に
限定されず、シフトレジスタの段数や取り出すタップ数
を任意に変更してもよい。

【００１９】次に、ヘッダ付加回路１５について説明す
る。ここで、本発明の実施の形態に用いられるセクタフ
ォーマットとしては、例えば後述する図２５に示すよう
に、１セクタ２０６４バイト中に２０４８バイトのメイ
ンデータを含んでおり、この他、識別データ、識別デー
タのエラー検出符号、及びエラー検出符号等を有してい
る。ヘッダ付加回路１５では、このようなセクタフォー
マットにおいて、例えば上記識別データ内のセクタ番号
（例えば２４ビット）等に対して暗号化を施すことがで
きる。

【００２０】ここで、図７は本発明の説明に供するセク
タフォーマットの具体例を示しており、１セクタは、２
０４８バイトのユーザデータ領域４１に対して、４バイ
トの同期領域４２と、１６バイトのヘッダ領域４３と、
４バイトの誤り検出符号（ＥＤＣ）領域４４とが付加さ
れて構成されている。誤り検出符号領域４４の誤り検出
符号は、ユーザデータ領域４１及びヘッダ領域４３に対
して生成される３２ビットのＣＲＣ符号から成ってい
る。ヘッダ付加回路１５での暗号化処理としては、同期
いわゆるデータシンクに対して、ヘッダのアドレス及び
ＣＲＣに対して施すことが挙げられる。

【００２１】セクタの同期すなわちデータシンクに対し
て暗号化処理を施す一例としては、４バイトの同期領域
４２の各バイトに割り当てられたバイトパターンを、図
８の「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」にてそれぞれ表す
とき、２ビットの鍵情報を用いて、この４バイトの内容
をバイト単位でシフトあるいはローテートすることが挙
げられる。すなわち、２ビットの鍵が「０」のとき「Ａ
ＢＣＤ」、「１」のとき「ＢＣＤＡ］、「２」のとき
「ＣＤＡＢ］、「３」のとき「ＤＡＢＣ」のように切り
換えることにより、この鍵が合致しないとセクタの同期
がとれなくなり、正常な再生が行えない。なお、上記バ
イトパターン「Ａ」〜「Ｄ」としては、例えばＩＳＯ６
４６のキャラクタコード等を使用できる。

【００２２】ヘッダ領域４３内には、図９に示すよう
に、いわゆる巡回符号であるＣＲＣ４５、コピーの許可
／不許可やコピー世代管理等のためのコピー情報４６、
多層ディスクのどの層かを示す層４７、アドレス４８、
予備４９の各領域が設けられている。この内で、アドレ
ス４８の３２ビットにビットスクランブル、この場合に
は、ビット単位での転置処理を施すことにより、暗号化
が行える。また、ＣＲＣ４５の生成多項式として、ｘ
^１６＋ｘ^１５＋ｘ^２＋１が用いられている場合、第
２、第３項のｘ^１５、ｘ^２の代わりに、ｘ^１５〜ｘに
対応する１５ビットを鍵に応じて変化させることが挙げ
られる。また、ＣＲＣ４５の１６ビットと鍵情報とを論
理演算することも挙げられる。

【００２３】なお、上記鍵情報は、上述したように、媒
体固有の識別情報、製造元識別情報、販売者識別情報
や、記録装置やエンコーダ、あるいは媒体製造装置の固
有の識別情報、地域情報、外部から供給される識別情報
等、あるいはこれらの組み合わせや他の情報との組み合
わせ等を用いることができる。

【００２４】次に、誤り訂正符号化回路１６の具体例を
図１０、図１１に示す。これらの図１０、図１１におい
て、入力端子５１には、上記図１のヘッダ付加回路１５
からのデータが第１の符号化器であるＣ１エンコーダ５
２に供給されている。この具体例においては、誤り訂正
符号化の１フレームは１４８バイトあるいは１４８シン
ボルのデータから成るものとしており、入力端子５１か
らのディジタルデータが１４８バイト毎にまとめられ
て、第１の符号化器であるＣ１エンコーダ５２に供給さ
れる。Ｃ１エンコーダ５２では８バイトのＰパリティが
付加され、インターリーブのための遅延回路５３を介し
て第２の符号化器であるＣ２エンコーダ５４に送られ
る。Ｃ２エンコーダ５４では１４バイトのＱパリティが
付加され、このＱパリティは遅延回路５５を介してＣ１
エンコーダ５２に帰還されている。このＣ１エンコーダ
５２からのＰ、Ｑパリティを含む１７０バイトが取り出
されて、遅延回路５６を介し、インバータ部５７ａを有
する再配列回路５７を介して出力端子５８より取り出さ
れ、図１の変調回路１７に送られる。

【００２５】このような誤り訂正符号化回路において暗
号化処理を施す場合には、例えば再配列回路５７内のイ
ンバータ部５７ａの各バイト毎に、暗号の鍵情報に応じ
てインバータを入れるか入れないかの選択を行わせるよ
うにすることが挙げられる。すなわち、基準構成におい
ては、２２バイトのＰ、Ｑパリティに対して再配列回路
５７のインバータ部５７ａのインバータによる反転が行
われて出力されるが、これらのインバータのいくつかを
無くしたり、Ｃ１データ側にいくつかのインバータを入
れて反転して出力させたりすることが挙げられる。

【００２６】このようなデータ変換を施す場合、基準構
成からの違いの程度によって誤り訂正不能確率が変化
し、違いが少ないときには最終的な再生出力におけるエ
ラー発生確率がやや高くなる程度であるのに対し、違い
が多いときには全体的にエラー訂正が行われなくなって
殆ど再生できなくなるような状態となる。すなわち、例
えばＣ１エンコーダについて見ると、誤り訂正能力を示
す指標であるいわゆるディスタンスが９であるため、最
大４バイトまでのエラー検出訂正が行え、消失（イレー
ジャ）ポインタがあれば最大８バイトまでの訂正が可能
であることから、違いが５箇所以上あると、Ｃ１符号で
は常に訂正不可又は誤訂正となる。違いが４箇所の場合
は、他に１バイトでもエラーが生じると訂正不可という
微妙な状態となる。違いが３、２、１箇所と減少するに
つれて、誤り訂正できる確率が増えてゆく。これを利用
すれば、オーディオやビデオのソフトを提供する場合等
に、ある程度は再生できるが完璧ではなく時々乱れる、
といった再生状態を積極的に作り出すことができ、該ソ
フトの概要だけを知らせる用途等に使用することができ
る。

【００２７】この場合、予めインバータの変更を行う場
所を例えば２箇所程度規定しておく方法と、変更箇所を
鍵情報に応じてランダムに選び、最低個数を２箇所程度
に制限する方法と、これらを複合する方法とが挙げられ
る。

【００２８】さらに、インバータの挿入あるいは変更位
置としては、図１０、図１１の再配列回路５７内の位置
に限定されず、例えばＣ１エンコーダ５２の前段や後段
等の他の位置やこれらの位置を組み合わせるようにして
もよい。複数の位置の場合に、異なる鍵を用いるように
してもよい。また、上記データ変換としては、インバー
タを用いる以外に、ビット加算や種々の論理演算を用い
るようにしたり、データを暗号化の鍵情報に応じて転置
するようにしたり、データを暗号化の鍵情報に応じて置
換するようにしてもよい。また、シフトレジスタを用い
て変換したり、各種関数演算により変換する等、さまざ
まな暗号化手法が適用できることは勿論であり、それら
を組み合わせて使用することも可能である。

【００２９】ここで、図１２は、上記誤り訂正符号化回
路１６の他の具体例として、再配列回路５７内のインバ
ータ部５７ａの後段の位置に排他的論理和（ExOR）回路
群６１を挿入し、Ｃ１エンコーダ５２の前段すなわち入
力側の位置にもExOR回路群６６を挿入した例を示してい
る。

【００３０】具体的に、ExOR回路群６１は、Ｃ１エンコ
ーダ５２から遅延回路５６、及び上記再配列回路５７の
インバータ部５７ａを介して取り出される１７０バイト
のデータ、すなわち情報データＣ１_{１７０ｎ＋１６９}〜
Ｃ１_{１７０ｎ＋２２} 及びパリティデータＰ１
_{１７０ｎ＋２１} 〜Ｐ１_{１７０ｎ＋１４} 、Ｑ１
_{１７０ｎ＋１} _３〜Ｑ１_１７０ｎのデータに対して排他
的論理和（ExOR）回路を用いたデータ変換を行い、ExOR
回路群６６は、１４８バイトの入力データＢ_１４８ｎ〜
Ｂ_１４ _{８ｎ＋１４７}に対して排他的論理和（ExOR）回路
を用いたデータ変換を行う。これらのExOR回路群６１、
６６に用いられるExOR回路は、１バイトすなわち８ビッ
トの入力データと１ビットの制御データで指示される所
定の８ビットデータとの排他的論理和（ExOR）をそれぞ
れとるような８ビットExOR回路であり、このような８ビ
ットExOR回路（所定の８ビットデータがオール１の場合
はインバータ回路に相当する）が、ExOR回路群６１では
１７０個、ExOR回路群６６では１４８個用いられてい
る。

【００３１】この図１２においては、１７０ビットの鍵
情報が端子６２に供給され、いわゆるＤラッチ回路６３
を介してExOR回路群６１内の１７０個の各ExOR回路にそ
れぞれ供給されている。Ｄラッチ回路６３は、イネーブ
ル端子６４に供給された１ビットの暗号化制御信号に応
じて、端子６２からの１７０ビットの鍵情報をそのまま
ExOR回路群６１に送るか、オールゼロ、すなわち１７０
ビットの全てを“０”とするかが切換制御される。ExOR
回路群６１の１７０個の各ExOR回路の内、Ｄラッチ回路
６３から“０”が送られたExOR回路は、再配列回路５７
内のインバータ部５７ａからのデータをそのまま出力
し、Ｄラッチ回路６３から“１”が送られたExOR回路
は、再配列回路５７内のインバータ部５７ａからのデー
タを反転して出力する。オールゼロのときには、再配列
回路５７内のインバータ部５７ａからのデータをそのま
ま出力することになる。また、ExOR回路群６６について
は、１４８個のExOR回路を有し、鍵情報が１４８ビット
であること以外は、上記ExOR回路群６１の場合と同様で
あり、端子６７に供給された１４８ビットの鍵情報がＤ
ラッチ回路６８を介してExOR回路群６６内の１４８個の
ExOR回路にそれぞれ送られると共に、Ｄラッチ回路６８
はイネーブル端子６９の暗号化制御信号により１４８ビ
ットの鍵情報かオールゼロかが切換制御される。

【００３２】この図１２の例において、ExOR回路群６１
は、Ｃ１エンコーダ５２から遅延回路５６、インバータ
部５７ａを介して取り出される１７０バイトのデータと
しての情報データＣ１_{１７０ｎ＋１６９}〜Ｃ１
_{１７０ｎ＋２２} 及びパリティデータＰ１
_{１７０ｎ＋２１} 〜Ｐ１_{１７０ｎ＋１４} 、Ｑ１
_{１７０ｎ＋１３} 〜Ｑ１_１ _７０ｎのデータに対して排他
的論理和（ExOR）回路を用いたデータ変換を行っている
が、パリティデータについてはデータ変換を行わず、残
り１４８バイトの情報データＣ１_{１７０ｎ＋１６９}〜Ｃ
１_{１７０ｎ＋２２} に対して、１４８ビットの鍵情報に
応じたデータ変換を行わせるようにしてもよい。

【００３３】この図１２の回路においても、上記図１
０、図１１の場合と同様な作用効果が得られることは勿
論である。また、ExOR回路群６１、６６のいずれか一方
のみを使用するようにしたり、いずれか一方あるいは双
方の選択も暗号化の鍵として用いるようにすることもで
きる。

【００３４】上記鍵情報は、上述したように、媒体固有
の識別情報、製造元識別情報、販売者識別情報や、記録
装置やエンコーダあるいは媒体製造装置の固有の識別情
報、地域情報、外部から供給される識別情報等、あるい
はこれらの組み合わせや他の情報との組み合わせ等を用
いることができる。

【００３５】なお、上記データ変換手段としてのExOR回
路群６１、６６の代わりに、ＡＮＤ、ＯＲ、ＮＡＮＤ、
ＮＯＲ、インバート回路群等を使用してもよい。また、
８ビット単位で１ビットの鍵情報あるいは鍵データによ
る論理演算を行う以外にも、８ビットの情報データに対
して８ビットの鍵データで論理演算を行わせてもよく、
さらに、情報データの１ワードに相当する８ビットの内
の各ビットに対してそれぞれＡＮＤ、ＯＲ、ＥｘＯＲ、
ＮＡＮＤ、ＮＯＲ、インバート回路を組み合わせて使用
してもよい。この場合には、例えば１４８バイトすなわ
ち１４８×８ビットのデータに対して、１４８×８ビッ
トの鍵データが用いられることになり、さらにＡＮＤ、
ＯＲ、ＥｘＯＲ、ＮＡＮＤ、ＮＯＲ、インバート回路を
組み合わせて使用する場合には、これらの組み合わせ自
体も鍵として用いることができる。また、論理演算以外
に、データの位置を変える転置や、データの値を置き換
える置換等も上記データ変換として使用できる。また、
シフトレジスタを用いて変換したり、各種関数演算によ
り変換する等、さまざまな暗号化手法が適用できること
は勿論であり、それらを組み合わせて使用することも可
能である。

【００３６】さらに、この第１の実施の形態において
は、クロスインターリーブ型の誤り訂正符号の例につい
て説明したが、積符号の場合にも同様に適用可能であ
り、これについては本発明の第２の実施の形態として後
述する。

【００３７】次に、図１の変調回路１７での暗号化処理
について、図１３を参照しながら説明する。この図１３
において、入力端子７１には、上記誤り訂正符号化回路
１６からのデータが８ビット（１バイト）毎に供給さ
れ、入力端子７２には８ビットの鍵情報が供給されてお
り、これらの８ビットデータは、論理演算回路の一例と
してのExOR回路７３に送られて排他的論理和がとられ
る。このExOR回路７３からの８ビット出力が、所定の変
調方式の変調器、例えば８−１６変換回路７４に送られ
て、１６チャンネルビットに変換される。この８−１６
変換回路７４での８−１６変調方式の一例としてはいわ
ゆるＥＦＭプラス変調方式が挙げられる。

【００３８】この図１３の例では、データ変調の前に８
ビットの鍵情報を用いた暗号化処理を施しているが、鍵
情報のビット数は８ビットに限定されず、また、８−１
６変調の際の変換テーブルの入出力の対応関係を鍵情報
に応じて変化させるようにしてもよい。鍵情報には、上
述した媒体固有の識別情報等を使用できることは勿論で
ある。

【００３９】次に、同期付加回路１８について説明す
る。同期付加回路１８では、例えば図１４に示すような
４種類の同期ワードＳ０〜Ｓ３を用いて、上記８−１６
変調のフレーム単位で同期をとっている。この８−１６
変調フレーム（例えばＥＦＭプラスフレーム）は、例え
ば８５データシンボルである１３６０チャンネルビット
から成り、この１フレーム１３６０チャンネルビット毎
に３２チャンネルビットの同期ワードが付加されると共
に、このフレームを上記Ｃ１符号やＣ２符号に対応させ
て構造化し、Ｃ１符号系列の先頭フレームの同期ワード
と他のフレームの同期ワードを異ならせる等して、上記
４種類の同期ワードＳ０〜Ｓ３を使い分けている。これ
らの同期ワードＳ０〜Ｓ３は、直前のワードの“１”、
“０”の状態やいわゆるデジタルサムあるいは直流値等
に応じてそれぞれ２つの同期パターンａ、ｂを有してい
る。

【００４０】このような４種類の同期ワードＳ０〜Ｓ３
の選択を、例えば図１５に示すような回路を用いて、２
ビットの鍵情報７５に応じて変更することにより、暗号
化が行える。すなわち、上記４種類の同期ワードＳ０〜
Ｓ３を指定する２ビットデータ７６の各ビットと、上記
２ビットの鍵情報７５の各ビットとが、２つのExOR回路
７７、７８によりそれぞれ排他的論理和され、新たな同
期ワード指定データ７９となる。これにより、上記フレ
ーム構造における同期ワードの使い方あるいはフレーム
構造内での各種同期ワードの使用位置が変更され、暗号
化がなされることになる。

【００４１】なお、同期ワードの種類数をさらに増やし
てそれらの内から４種類の同期ワードを取り出す取り出
し方を暗号化の鍵により決定するようにしてもよい。こ
の鍵情報としては、上述した媒体固有の識別情報等が使
用できる。

【００４２】次に図１６は、記録媒体の一例としての光
ディスク等のディスク状記録媒体１０１を示している。
このディスク状記録媒体１０１は、中央にセンタ孔１０
２を有しており、このディスク状記録媒体１０１の内周
から外周に向かって、プログラム管理領域であるＴＯＣ
（table of contents ）領域となるリードイン（leadin
）領域１０３と、プログラムデータが記録されたプロ
グラム領域１０４と、プログラム終了領域、いわゆるリ
ードアウト（lead out）領域１０５とが形成されてい
る。オーディオ信号やビデオ信号再生用光ディスクにお
いては、上記プログラム領域１０４にオーディオやビデ
オデータが記録され、このオーディオやビデオデータの
時間情報等が上記リードイン領域１０３で管理される。

【００４３】上記鍵情報の一部として、データ記録領域
であるプログラム領域１０４以外の領域に書き込まれた
識別情報等を用いることが挙げられる。具体的には、Ｔ
ＯＣ領域であるリードイン領域１０３や、リードアウト
領域１０５に、識別情報、例えば媒体固有の製造番号等
の識別情報、製造元識別情報、販売者識別情報、あるい
は、記録装置やエンコーダの固有の識別情報、カッティ
ングマシンやスタンパ等の媒体製造装置の固有の識別情
報を書き込むようにすると共に、これを鍵情報として、
上述した６つの回路１３〜１８の少なくとも１つ、好ま
しくは２つ以上で暗号化処理を施して得られた信号をデ
ータ記録領域であるプログラム領域１０４に記録するよ
うにする。再生時には、上記識別情報を、暗号を復号す
るための鍵情報として用いるようにすればよい。また、
リードイン領域１０３よりも内側に、物理的あるいは化
学的に識別情報を書き込むようにし、これを再生時に読
み取って、暗号を復号するための鍵情報として用いるよ
うにしてもよい。

【００４４】次に、本発明のデータ再生方法、データ再
生装置の実施の形態について、図１７を参照しながら説
明する。

【００４５】図１７において、記録媒体の一例としての
ディスク状記録媒体１０１は、スピンドルモータ１０８
により回転駆動され、光学ピックアップ装置等の再生ヘ
ッド装置１０９により媒体記録内容が読み取られる。

【００４６】再生ヘッド装置１０９により読み取られた
ディジタル信号は、ＴＯＣデコーダ１１１及びアンプ１
１２に送られる。ＴＯＣデコーダ１１１からは、ディス
ク状記録媒体１０１の上記リードイン領域１０３にＴＯ
Ｃ情報の一部として記録された上記識別情報、例えば媒
体固有の製造番号等の識別情報、製造元識別情報、販売
者識別情報、あるいは、記録装置やエンコーダの固有の
識別情報、カッティングマシンやスタンパ等の媒体製造
装置の固有の識別情報が読み取られ、この識別情報が暗
号を復号化するための鍵情報の少なくとも一部として用
いられる。この他、再生装置内部のＣＰＵ１２２から、
再生装置固有の識別情報や、外部からの識別情報を出力
するようにし、この識別情報を鍵情報の少なくとも一部
として用いるようにしてもよい。なお、外部からの識別
情報としては、通信回線や伝送路等を介して受信された
識別情報や、いわゆるＩＣカード、ＲＯＭカード、磁気
カード、光カード等を読み取って得られた識別情報等が
挙げられる。

【００４７】再生ヘッド装置１０９からアンプ１１２を
介し、ＰＬＬ（位相ロックループ）回路１１３を介して
取り出されたディジタル信号は、同期分離回路１１４に
送られて、上記図１の同期付加回路１８で付加された同
期信号の分離が行われる。同期分離回路１１４からのデ
ィジタル信号は、復調回路１１５に送られて、上記図１
の変調回路１７の変調を復調する処理が行われる。具体
的には、１６チャンネルビットを８ビットのデータに変
換するような処理である。復調回路１１５からのディジ
タルデータは、誤り訂正復号化回路１１６に送られて、
図１の誤り訂正符号化回路１６での符号化の逆処理とし
ての復号化処理が施される。以下、セクタ分解回路１１
７によりセクタに分解され、ヘッダ分離回路１１８によ
り各セクタの先頭部分のヘッダが分離される。これらの
セクタ分解回路１１７及びヘッダ分離回路１１８は、上
記図１のセクタ化回路１３及びヘッダ付加回路１５に対
応するものである。次に、デスクランブル処理回路１１
９により、上記図１のスクランブル処理回路１４におけ
るスクランブル処理の逆処理としてのデスクランブル処
理が施され、インターフェース回路１２０を介して出力
端子１２１より再生データが取り出される。

【００４８】ここで、上述したように、記録時には、上
記図１のセクタ化回路１３、スクランブル処理回路１
４、ヘッダ付加回路１５、誤り訂正符号化回路１６、変
調回路１７、及び同期付加回路１８のいずれか少なくと
も１つの回路において暗号化処理が施されており、この
暗号化処理が施された回路に対応する再生側の回路１１
４〜１１９にて、暗号を復号化する処理が必要とされ
る。すなわち、上記図１のセクタ化回路１３にて暗号化
処理が施されている場合には、セクタ分解回路１１７に
て暗号化の際の鍵情報を用いた暗号の復号化処理が必要
とされる。以下同様に、図１のスクランブル処理回路１
４での暗号化処理に対応してデスクランブル処理回路１
１９での暗号復号化処理が、図１のヘッダ付加回路１５
での暗号化処理に対応してヘッダ分離回路１１８での暗
号復号化処理が、図１の誤り訂正符号化回路１６での暗
号化処理に対応して誤り訂正復号化回路１１６での暗号
復号化処理が、図１の変調回路１７での暗号化処理に対
応して復調回路１１５での暗号復号化処理が、さらに図
１の同期付加回路１８での暗号化処理に対応して同期分
離回路１１４での暗号復号化処理が、それぞれ必要とさ
れる。

【００４９】同期分離回路１１４での暗号復号化処理
は、上記図１４や図１５と共に説明したように、複数種
類、例えば４種類の同期ワードの使い方あるいはフレー
ム構造内での各種同期ワードの使用位置が鍵情報に応じ
て変更され、暗号化がなされたものを、鍵情報に応じて
検出することで行われる。

【００５０】次に、復調回路１１５での暗号復号化処理
は、図１８に示すように、同期分離回路１１４から１６
−８変換回路１３１に送られて１６チャンネルビットが
８ビットデータに変換されたものを、上記図１３のExOR
回路７３に対応するExOR回路１３２に送り、端子１３３
からの８ビットの鍵情報との排他的論理和をとること
で、図１３の入力端子７１に供給された８ビットデータ
に相当するデータが復元され、これが誤り訂正復号化回
路１１６に送られる。

【００５１】次に、誤り訂正復号化回路１１６では、例
えば上記図１０、図１１の誤り訂正符号化処理の逆処理
が、図１９、図２０の構成により行われる。

【００５２】これらの図１９、図２０において、上記復
調回路１１５にて復調されたデータの１７０バイトある
いは１７０シンボルを１まとまりとして、インバータ部
１４２ａを有する再配列回路１４２を介し、遅延回路１
４３を介して第１の復号器であるＣ１デコーダ１４４に
送られている。このＣ１デコーダ１４４に供給される１
７０バイトのデータの内２２バイトがＰ，Ｑパリティで
あり、Ｃ１デコーダ１４４では、これらのパリティデー
タを用いた誤り訂正復号化が施される。Ｃ１デコーダ１
４４からは、１７０バイトのデータが出力されて、遅延
回路１４５を介して第２の復号器であるＣ２デコーダ１
４６に送られ、パリティデータを用いた誤り訂正復号化
が施される。Ｃ２デコーダ１４６からの出力データは、
図１９の遅延・Ｃ１デコード回路１４０に送られる。こ
れは、上記遅延回路１４３及びＣ１デコーダ１４４と同
様のものであり、これらの遅延回路１４３及びＣ１デコ
ーダ１４４と同様の処理を繰り返し行うことにより誤り
訂正復号化を行うものである。図８の例では、遅延回路
１４７及び第３の復号器であるＣ３デコーダ１４８で表
している。この遅延回路１４７及びＣ３デコーダ１４
８、あるいは遅延・Ｃ１デコード回路１４０で最終的な
誤り訂正復号化が施され、パリティ無しの１４８バイト
のデータが出力端子１４９を介して取り出される。この
１４８バイトのデータは、上記図１０、図１１のＣ１エ
ンコーダ５２に入力される１４８バイトのデータに相当
するものである。

【００５３】そして、図１０、図１１の誤り訂正符号化
回路の再配列回路５７内のインバータ部５７ａで、イン
バータの有無による暗号化が施されている場合には、図
１９、図２０の誤り訂正復号化回路の再配列回路１４２
内のインバータ部１４２ａにて、対応する暗号復号化を
行うことが必要とされる。この他、図１０、図１１と共
に説明した各種暗号化処理に対応して、その暗号化を解
くための逆処理となる暗号復号化が必要とされることは
勿論である。

【００５４】ここで、図２１は、上記図１２の誤り訂正
符号化回路の具体的構成に対応する誤り訂正復号化回路
の具体的な構成を示す図である。

【００５５】この図２１において、上記図１２の再配列
回路５７内のインバータ部５７ａの出力側に挿入された
ExOR回路群６１に対応して、再配列回路１４２のインバ
ータ部１４２ａの入力側及び遅延回路１４３の入力側の
位置に、ExOR回路群１５１が挿入され、図１２のＣ１エ
ンコーダ５２の入力側に挿入されたExOR回路群６６に対
応して、Ｃ３デコーダ１４８の出力側にExOR回路群１５
６が挿入されている。

【００５６】これらのExOR回路群１５１、１５６は、上
述したように、図１２のExOR回路群６１、６６によるデ
ータ変換をそれぞれ復号化するためのデータ変換を施す
ものであり、ExOR回路群１５１は、例えば１７０個の８
ビットExOR回路により、またExOR回路群１５６は、１４
８個の８ビットExOR回路によりそれぞれ構成されてい
る。なお、記録側の図１２の誤り訂正符号化回路のExOR
回路群６１で、パリティデータを除く１４８バイトの情
報データに対して鍵情報に応じたデータ変換が施されて
いる場合には、ExOR回路群１５１は１４８個の８ビット
ExOR回路により構成されることは勿論である。

【００５７】この図２１の端子１５２には、図１２の端
子６２に供給される鍵情報に相当する１７０ビットの鍵
情報が供給され、いわゆるＤラッチ回路１５３を介して
ExOR回路群１５１内の１７０個の各ExOR回路にそれぞれ
供給されている。Ｄラッチ回路１５３は、イネーブル端
子１５４に供給された１ビットの暗号化制御信号に応じ
て、端子１５２からの１７０ビットの鍵情報をそのまま
ExOR回路群１５１に送るか、オールゼロ、すなわち１７
０ビットの全てを“０”とするかが切換制御される。ま
た、ExOR回路群１５６については、１４８個のExOR回路
を有し、鍵情報が図１２の端子６７に供給される鍵情報
と同様の１４８ビットであること以外は、上記ExOR回路
群１５１の場合と同様であり、端子１５７に供給された
１４８ビットの鍵情報がＤラッチ回路１５８を介してEx
OR回路群１５６内の１４８個のExOR回路にそれぞれ送ら
れると共に、Ｄラッチ回路１５８はイネーブル端子１５
９の暗号化制御信号により１４８ビットの鍵情報かオー
ルゼロとするかが切換制御される。

【００５８】このように、誤り訂正回路のインバータや
ExOR回路等を暗号化の鍵として使うことにより、簡易で
大きな暗号化が実現できる。また、このインバータ等の
数を制御することにより、通常でも再生不可能な暗号化
レベルのデータとか、エラー状態が悪くなると再生不可
能となるデータとか、セキュリティレベルの要求に応じ
て対応できる。すなわち、インバータやExOR回路等の個
数をコントロールすることにより、エラー状態の良いと
きは再生でき、悪くなると再生ができなくなるような制
御も可能となり、また、エラー訂正のみでは回復不可能
な再生不可能状態を形成することもできる。また、暗号
化の鍵としては、上記図示の例のように１箇所当たり百
数十ビットもの大きなビット数となり、鍵のビット数の
大きな暗号化ができるため、データセキュリティが向上
する。しかも、このようなエラー訂正符号化回路やエラ
ー訂正復号化回路を、いわゆるＬＳＩやＩＣチップのハ
ードウェア内で実現することにより、一般ユーザからは
アクセスが困難であり、この点でもデータセキュリティ
が高いものとなっている。

【００５９】次に、セクタ分解回路１１７においては、
上記図２、図３と共に説明したように、記録時に上記セ
クタ化回路１３で偶数・奇数バイトのインターリーブに
よる暗号化が施されている場合に、この偶奇インターリ
ーブを解くような逆の処理、いわゆるデインターリーブ
処理を施すものである。

【００６０】また、ヘッダ分離回路１１８においては、
記録時に、上記ヘッダ付加回路１５において、上記図７
〜図９と共に説明したような暗号化処理、すなわちセク
タ同期となるデータシンクのバイトパターンの転置や、
アドレス、ＣＲＣの変更がなされている場合に、これを
復元するような暗号復号化処理を施すものである。

【００６１】次に、図２２は、デスクランブル処理回路
１１９の具体例を示しており、端子１６１には、図１７
のヘッダ分離回路１１８からのディジタルデータが供給
されている。この端子１６１からのディジタルデータ
は、例えば上記図４に示すような構成を有するスクラン
ブラ１６３でデスクランブル処理され、出力端子１６４
より取り出される。このスクランブラ１６３について
の、上記図４と共に説明したような生成多項式１６５及
びプリセット値（あるいは初期値）１６６を、認証機構
１７１からの暗号の鍵情報に応じて変化させることによ
り、暗号復号化を行うことができる。この認証機構１７
１では、上記ヘッダ情報１６７のコピー情報４６の内容
や、媒体固有のあるいは再生装置固有の固有識別情報１
７２や、製造者、販売者等の共通識別情報１７３や、外
部から与えられる外部識別情報１７４等により、暗号の
鍵情報を生成し、この鍵情報に応じて生成多項式１６５
やプリセット値１６６を制御する。

【００６２】これらの各回路１１４〜１１９のいずれで
暗号復号化処理が必要とされるかの情報も、暗号の鍵情
報となることは前述した通りである。また、暗号の鍵情
報を所定周期、例えばセクタ周期で切り換えることがで
き、この切換を行うか否かや、切換周期等も鍵とするこ
とにより、暗号化の難易度が高められる。

【００６３】以上説明したように、製造者識別情報、販
売者識別情報、装置識別情報等と、別途設定されるコピ
ープロテクト情報、課金情報を組み合わせて、データを
暗号化して記録しておくことにより、コピー防止、海賊
盤防止、不正使用の防止等を物理フォーマットレベルで
実現し得るようにしている。また、データセキュリティ
機能の情報、例えばコピーの許可／不許可情報、有償／
無償情報を、記録媒体及び記録／再生システムの物理フ
ォーマットにインプリメントしている。

【００６４】すなわち、セキュリティ／課金情報を予め
媒体に記録しておき、媒体に記録又は未記録の識別情報
を用いて、それをデータの暗号化と組み合わせることに
より、簡単な仕組みでコピー防止、不正使用防止が実現
できるようになる。また、物理フォーマットにそれを内
在させることにより、解読が困難になる。また、ダンプ
コピーされても暗号化されたままであるので安全であ
る。さらに、セクタ単位やファイル単位、ゾーン単位、
レイヤ単位等で可変にできる。またさらに、通信やＩＣ
カードやリモコン等で鍵がコントロールできる。さら
に、海賊盤に対して履歴が残せる。

【００６５】次に、本発明の第２の実施の形態について
説明する。この第２の実施の形態は、上述した第１の実
施の形態の構成を部分的に変更したものであり、全体の
基本構成は、前述した図１に示す通りである。この図１
の構成の各回路１３〜１８の内の変更部分について以下
説明する。

【００６６】図１のセクタ化回路１３は前述した第１の
実施の形態と同様に構成すればよいが、スクランブル処
理回路１４については、図２３に示す構成を用いてい
る。

【００６７】この図２３に示すスクランブル処理回路１
４において、データ入力用の端子３５には、ＬＳＢ（最
下位ビット）が時間的に先となる順序、いわゆるＬＳＢ
ファーストで、図１のセクタ化回路１３からのデータが
入力される。スクランブル用の１５ビットのシフトレジ
スタ１４ａは、排他的論理和（ExOR）回路１４ｂを用い
て生成多項式ｘ^１５＋ｘ^４＋１に従ったフィードバッ
クがかけられ、１５ビットのシフトレジスタ１４ａに
は、図２４に示すようなプリセット値（あるいは初期
値）が設定されるようになっており、図２４のプリセッ
ト値の選択番号は、例えばセクタアドレスの下位側４ビ
ットの値に対応させて、セクタ単位でプリセット値が切
り換えられるようになっている。シフトレジスタ１４ａ
からの出力データと端子３５からの入力データとは、Ex
OR回路１４ｃにより排他的論理和がとられて、端子１４
ｄより取り出され、図１のヘッダ付加回路１５に送られ
る。

【００６８】ここで、上記プリセット値（初期値）を、
所定の識別番号等の鍵情報に応じて変化させるようにす
ることができる。すなわち、上記図２４のプリセット値
テーブルの各プリセット値を、例えば１６バイトの識別
情報の各バイト値と論理演算することが挙げられる。こ
の場合の識別情報としては、上述したような媒体固有の
識別情報、製造元識別情報、販売者識別情報や、記録装
置やエンコーダの固有の識別情報、媒体製造装置固有の
識別情報、地域情報、外部から供給される識別情報等、
あるいはこれらの組み合わせや他の情報との組み合わせ
等を用いることができ、また上記論理演算としては、排
他的論理和（ExOR）や、論理積（AND）、論理和（O
R）、シフト演算等を使用できる。

【００６９】次に、この第２の実施の形態のセクタフォ
ーマットとしては、例えば、図２５に示すようなものを
用いている。

【００７０】この図２５に示すように、１セクタは、１
行１７２バイトの１２行、すなわち２０６４バイトから
成り、この中にメインデータ２０４８バイトを含んでい
る。１２行の最初の行の先頭位置には、４バイトのＩＤ
（識別データ）と、２バイトのＩＥＤ（ＩＤエラー検出
符号）と、６バイトのＲＳＶ（予備）とがこの順に配置
されており、最後の行の終端位置には、４バイトのＥＤ
Ｃ（エラー検出符号）が配置されている。

【００７１】上記ＩＤ（識別データ）の４バイトは、図
２６に示すように、ＭＳＢ側の最初のバイト（ビットｂ
３１〜ｂ２４）はセクタ情報から成り、残りの３バイト
（ビットｂ２３〜ｂ０）はセクタ番号から成っている。
セクタ情報は、ＭＳＢ側から順に、１ビットのセクタフ
ォーマットタイプ、１ビットのトラッキング方法、１ビ
ットの反射率、１ビットの予備、２ビットのエリアタイ
プ、２ビットの層番号の各情報から成っている。

【００７２】図１のヘッダ付加回路１５では、このよう
なセクタフォーマットにおいて、例えば上記ＩＤ（識別
データ）の内のセクタ番号の２４ビットに対して、上記
鍵情報に応じて例えばビット単位でのスクランブル処理
である転置処理を施すことにより、暗号化を施すことが
できる。また、上記２バイトのＩＥＤ（ＩＤエラー検出
符号）の生成多項式や、４バイトのＥＤＣ（エラー検出
符号）の生成多項式等を上記鍵情報に応じて変更するこ
とによっても、あるいはこれらの情報と鍵情報とを論理
演算することによっても、暗号化を施すことができる。

【００７３】次に、図１の誤り訂正符号化回路１６とし
ては、図２７に示すような構成の回路が用いられる。こ
の符号化は、図２８に示すような積符号あるいはブロッ
ク符号が用いられる。図２７において、入力端子２１０
には、前記図１のヘッダ付加回路１５からのデータが供
給され、この入力データは、第１の符号化器であるＰＯ
エンコーダ２１１に送られる。このＰＯエンコーダ２１
１への入力データは、図２８に示すように、Ｂ_０，０〜
Ｂ_{１９１，１７１}の１７２バイト×１９２行のデータで
あり、ＰＯエンコーダ２１１では、１７２列の各列１９
２バイトのデータに対して、それぞれ１６バイトずつの
リード・ソロモン（ＲＳ）符号としてのＲＳ（208,192,
17）の外符号（ＰＯ）を付加している。ＰＯエンコーダ
２１１からの出力データは、前述したような暗号化のた
めのデータ変換回路２１２を介して、インターリーブ回
路２１３に送られてインターリーブ処理され、ＰＩエン
コーダ２１４に送られる。このＰＩエンコーダ２１４で
は、図２８に示すように、上記ＰＯパリティが付加され
た１７２バイト×２０８行のデータの各行の１７２バイ
トのデータに対して、それぞれ１０バイトずつのＲＳ
（182,172,11）の内符号（ＰＩ）を付加している。従っ
て、このＰＩエンコーダ２１４からは、１８２バイト×
２０８行のデータが出力されることになる。この出力デ
ータは、前述したような暗号化のためのデータ変換回路
２１５を介して、出力端子２１６より取り出される。

【００７４】ここで、データ変換回路２１２について
は、ＰＯエンコーダ２１１が各列毎の１９２バイトの入
力データに対して１６バイトのＰＯパリティを付加して
２０８バイトのデータを出力することから、この１６バ
イトのパリティに対して、あるいは２０８バイトのデー
タ全体に対して、前述したようなデータ変換を行うこと
により暗号化を施すことができる。このデータ変換は、
前述したように、端子２１８を介して入力される鍵情報
に応じて施すようにしてもよい。また、データ変換回路
２１５については、ＰＩエンコーダ２１４が各行の１７
２バイトのデータに対して、それぞれ１０バイトずつの
ＰＩパリティを付加して１８２バイトのデータを出力す
ることから、この１０バイトのパリティに対して、ある
いは１８２バイトのデータ全体に対してデータ変換を行
うことにより暗号化を施すことができる。このデータ変
換も、前述したように、端子２１９を介して入力される
鍵情報に応じて施すようにしてもよい。

【００７５】上記データ変換は、具体的には、前記図１
０、図１１、図１２と共に説明したように、インバータ
を所定位置に配設したり、ExOR回路群により鍵情報に応
じて選択的にデータを反転させたり、その他、ＡＮＤ、
ＯＲ、NAND、NOR 回路群等を使用してもよい。また、８
ビット単位で１ビットの鍵情報あるいは鍵データによる
論理演算を行う以外にも、８ビットの情報データに対し
て８ビットの鍵データで論理演算を行わせてもよく、さ
らに、情報データの１ワードに相当する８ビットの内の
各ビットに対してそれぞれＡＮＤ、ＯＲ、ExOR、NAND、
NOR 、インバート回路を組み合わせて使用してもよい。
また、シフトレジスタを用いて変換したり、各種関数演
算により変換する等、さまざまな暗号化手法が適用でき
ることは勿論であり、それらを組み合わせて使用するこ
とも可能である。また、ＡＮＤ、ＯＲ、ExOR、NAND、NO
R 、インバート回路を組み合わせて使用する場合には、
これらの組み合わせ自体も鍵として用いることができ
る。また、論理演算以外に、データの位置を変える転置
や、データの値を置き換える置換等も上記データ変換と
して使用できる。また、シフトレジスタを用いて変換し
たり、各種関数演算により変換する等、さまざまな暗号
化手法が適用できることは勿論であり、それらを組み合
わせて使用することも可能である。

【００７６】誤り訂正符号化された上記１８２バイト×
２０８行のデータは、行についてインターリーブされ、
１３行ずつ１６のグループに分けられて、各グループが
記録セクタに対応付けられる。１セクタは、１８２バイ
ト×１３行の２３６６バイトとなるが、これらが変調さ
れて、図２９に示すように１行当たり２つの同期コード
ＳＹが付加される。変調には、前述した第１の実施の形
態と同様に８−１６変換が用いられるが、１行は２つの
シンクフレームに分けられ、１シンクフレームは、３２
チャネルビットの同期コードＳＹと１４５６チャネルビ
ットのデータ部とから成っている。図２９は、変調され
同期付加されて得られた１セクタ分の構造を示し、この
図２９に示す１セクタ分の３８６８８チャネルビット
は、変調前の２４１８バイトに相当する。

【００７７】図２９の変調出力信号には、８種類の同期
コードＳＹ０〜ＳＹ７が用いられており、これらの同期
コードＳＹ０〜ＳＹ７は、上記８−１６変換の状態（ス
テート）に応じて、ステート１及び２のときが図３０の
（ａ）、ステート３及び４のときが図３０の（ｂ）の同
期パターンとなっている。

【００７８】このような８種類の同期コードＳＹ０〜Ｓ
Ｙ７の選択を、例えば図３１に示すような回路を用い
て、３ビットの鍵情報に応じて変更することにより、暗
号化が行える。すなわち、上記８種類の同期コードＳＹ
０〜ＳＹ７を指定する３ビットデータ２２１の各ビット
と、上記３ビットの鍵情報２２２の各ビットとを、３つ
のExOR回路２２３，２２４，２２５によりそれぞれ排他
的論理和をとることにより、新たな同期コード指定デー
タ２２６とする。これにより、上記フレーム構造におけ
る同期コードの使い方あるいはフレーム構造内での各種
同期コードの使用位置が変更され、暗号化がなされるこ
とになる。勿論、その３ビットに対して鍵情報に応じて
データを転置したり、置換したり、シフトレジスタによ
り変換したりできる。また、これは関数変換でもかまわ
ない。

【００７９】次に、上述した本発明の第２の実施の形態
の記録側の構成に対して、再生側の基本構成は、前記図
１７と同様であり、上記第２の実施の形態に示した各部
の変更箇所に対応して変更された逆処理がそれぞれ施さ
れる。例えば、上記図２７に示す誤り訂正符号化に対す
る逆処理は、図３２のような構成の誤り訂正復号化回路
により実現できる。

【００８０】すなわち、この図３２において、入力端子
２３０には前記図１７の復調回路１１５からの出力信号
であり、上記図２７の出力端子２１６からの出力に相当
する上記図２８の積符号の１８２バイト×２０８行のデ
ータが供給されている。この入力端子２３０からのデー
タは、データ逆変換回路２３１に送られて、上記図２７
のデータ変換回路２１５の逆処理が行われる。データ逆
変換回路２３１からの出力データは、ＰＩ（内符号）デ
コーダ２３２に送られて、上記図２７のＰＩエンコーダ
２１４の逆処理としての復号化処理すなわちＰＩ符号を
用いた誤り訂正処理が施され、上記図２８の１７２バイ
ト×２０８行のデータとなる。ＰＩデコーダ２３２から
の出力データは、デインターリーブ回路２３３で上記イ
ンターリーブ回路２１３での逆処理が施され、データ逆
変換回路２３４に送られて上記図２７のデータ変換回路
２１２の逆処理が行われた後、ＰＯ（外符号）デコーダ
２３５に送られる。ＰＯデコーダ２３５では、上記図２
７のＰＯエンコーダ２１１の逆処理としての復号化処理
すなわちＰＯ符号を用いた誤り訂正処理が施され、図２
８の元の１７２バイト×１９２行のデータが出力端子２
３６を介して取り出される。上記図２７のデータ変換回
路２１２、２１５でのデータ変換の際に鍵情報を用いる
場合には、各端子２１８、２１９にそれぞれ供給した鍵
情報を、図３２のデータ逆変換回路２３４、２３１の各
端子２３９、２３８にそれぞれ供給して、これらの鍵情
報に応じてデータ逆変換を行わせればよい。

【００８１】以上説明した本発明の第２の実施の形態に
おける効果も、前述した第１の実施の形態の場合と同様
である。

【００８２】なお、本発明は、上述した実施の形態のみ
に限定されるものではなく、例えば、データ変換として
は、インバータやExORの例を示しているが、この他、ビ
ット加算や、各種論理演算等によりデータ変換を行わせ
てもよいことは勿論である。また、暗号化の鍵情報に応
じてデータを置換したり、転置したり、シフトレジスタ
を用いて変換したり、各種関数演算により変換する等、
さまざまな暗号化手法が適用できることは勿論であり、
それらを組み合わせて使用することも可能である。この
他、本発明の要旨を逸脱しない範囲で種々の変更が可能
である。

【００８３】

【発明の効果】本発明に係るデータ記録方法及び装置に
よれば、入力ディジタルデータを２０４８バイト単位で
セクタ化し、このセクタ化されたディジタルデータをス
クランブル化し、このスクランブル化されたディジタル
データにヘッダを付加し、このヘッダ付加されたディジ
タルデータに誤り訂正符号を付加し、この誤り訂正符号
化されたディジタルデータを所定の変調方式で変調し、
この変調されたディジタル信号に同期パターンを付加
し、この同期パターンが付加されたディジタル信号を記
録媒体に記録するようにし、上記セクタ化の際に、暗号
鍵に基づいてセクタ化された２０６４バイト中の上記入
力データ２０４８バイトを暗号化しているため、簡単な
構成で暗号化が行え、データの暗号化によりコピー防止
や不正使用の防止が簡単な仕組みで実現できる。

【図面の簡単な説明】

【図１】本発明のデータ記録装置の第１の実施の形態の
概略構成を示すブロック図である。

【図２】セクタ化回路における偶数・奇数バイトのイン
ターリーブを実現するための構成例を示すブロック図で
ある。

【図３】偶数・奇数バイトのインターリーブを説明する
ための図である。

【図４】スクランブラの一例を示す図である。

【図５】スクランブラのプリセット値の一例を示す図で
ある。

【図６】生成多項式が可変のスクランブラの一例を示す
図である。

【図７】セクタフォーマットの一例を示す図である。

【図８】セクタ内の同期領域での暗号化の一例を説明す
るための図である。

【図９】セクタ内のヘッダ領域の一例を示す図である。

【図１０】誤り訂正符号化回路の一例の概略構成を示す
図である。

【図１１】誤り訂正符号化回路の一例の具体的な構成を
示す図である。

【図１２】誤り訂正符号化回路の他の例を示す図であ
る。

【図１３】変調回路での暗号化処理の一例を説明するた
めの図である。

【図１４】変調信号に付加される同期ワードの具体例を
示す図である。

【図１５】同期付加回路での暗号化の一例を説明するた
めの図である。

【図１６】データ記録媒体の一例を示す図である。

【図１７】本発明のデータ再生装置の第１の実施の形態
の概略構成を示すブロック図である。

【図１８】復調回路での暗号化処理の一例を説明するた
めの図である。

【図１９】誤り訂正復号化回路の一例の概略構成を示す
図である。

【図２０】誤り訂正復号化回路の一例の具体的な構成を
示す図である。

【図２１】誤り訂正復号化回路の他の例を示す図であ
る。

【図２２】デスクランブル処理回路の一例を示す図であ
る。

【図２３】スクランブラの他の例を示す図である。

【図２４】図２３のスクランブラのプリセット値の一例
を示す図である。

【図２５】セクタフォーマットの他の例を示す図であ
る。

【図２６】図２５のセクタフォーマットにおけるセクタ
内のヘッダ領域の一例を示す図である。

【図２７】誤り訂正符号化回路の他の例を示すブロック
図である。

【図２８】誤り訂正符号の具体例としての積符号を示す
図である。

【図２９】セクタの信号フォーマットの一例を示す図で
ある。

【図３０】変調信号に付加される同期ワードの他の具体
例を示す図である。

【図３１】同期付加回路での暗号化の他の例を説明する
ための図である。

【図３２】誤り訂正復号化回路の他の例を示すブロック
図である。

【符号の説明】

１３セクタ化回路、１４スクランブル処理回路、
１５ヘッダ付加回路、１６誤り訂正符号化回
路、１７変調回路、１８同期付加回路、５７，
１４２再配列回路、６１，６６，１５１，１５６
ExOR回路群、１１４同期分離回路、１１５復調回
路、１１６誤り訂正復号化回路、１１７セクタ分
解回路、１１８ヘッダ分離回路、１１９デスク
ランブル処理回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｌ 7/08 Ｈ０４Ｌ 7/08 ＡＨ０４Ｎ 5/91 Ｈ０４Ｎ 5/91 Ｐ 5/92 5/92 Ｈ (72)発明者栗原章東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者大澤義知東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者応和英男東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5C053 FA13 FA23 GA01 GB06 GB15 JA21 JA30 KA08 LA06 5D044 AB05 AB07 BC04 CC04 DE03 DE12 DE69 GK17 5J065 AC03 AD04 AG06 AH02 AH04 AH05 AH18 5K047 AA11 CC11 DD02 HH01 HH12 HH32 HH42 LL15

Claims

【特許請求の範囲】

【請求項１】入力ディジタルデータを２０４８バイト
単位でセクタ化するセクタ化工程と、このセクタ化されたディジタルデータをスクランブルす
るスクランブル化工程と、このスクランブル化されたディジタルデータにヘッダを
付加するヘッダ付加工程と、このヘッダ付加されたディジタルデータに誤り訂正符号
を付加する誤り訂正符号化工程と、この誤り訂正符号化されたディジタルデータを所定の変
調方式で変調する変調工程と、この変調されたディジタル信号に同期パターンを付加す
る同期付加工程と、この同期パターンが付加されたディジタル信号を記録媒
体に記録する記録工程とを有し、上記セクタ化工程で、暗号鍵に基づいてセクタ化された
２０６４バイト中の上記入力データ２０４８バイトを暗
号化することを特徴とするデータ記録方法。
【請求項２】上記セクタの２０６４バイトに、識別デ
ータ、識別データのエラー検出符号、及びエラー検出符
号を有したことを特徴とする請求項１記載のデータ記録
方法。
【請求項３】入力ディジタルデータを２０４８バイト
単位でセクタ化するセクタ化手段と、このセクタ化されたディジタルデータをスクランブルす
るスクランブル手段と、このスクランブルされたディジタルデータにヘッダを付
加するヘッダ付加手段と、このヘッダ付加されたディジタルデータに誤り訂正符号
を付加する誤り訂正符号化手段と、この誤り訂正符号化されたディジタルデータを所定の変
調方式で変調する変調手段と、この変調されたディジタル信号に同期パターンを付加す
る同期付加手段と、この同期パターンが付加されたディジタル信号を記録媒
体に記録する記録手段とを有し、上記セクタ化手段で、暗号鍵に基づいてセクタ化された
２０６４バイト中のメインデータ２０４８バイトに、暗
号化を施すことを特徴とするデータ記録装置。
【請求項４】上記セクタの２０６４バイトに、識別デ
ータ、識別データのエラー検出符号、及びエラー検出符
号を有したことを特徴とする請求項３記載のデータ記録
装置。