JP2002149138A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002149138A5 JP2002149138A5 JP2001235487A JP2001235487A JP2002149138A5 JP 2002149138 A5 JP2002149138 A5 JP 2002149138A5 JP 2001235487 A JP2001235487 A JP 2001235487A JP 2001235487 A JP2001235487 A JP 2001235487A JP 2002149138 A5 JP2002149138 A5 JP 2002149138A5
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- digital video
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (22)
前記複数の画素はそれぞれ、複数の記憶回路を有することを特徴とする液晶表示装置。In a liquid crystal display device having a plurality of pixels,
Each of the plurality of pixels includes a plurality of memory circuits.
前記複数の画素はそれぞれ、nビット(nは自然数、2≦n)のデジタル映像信号をmフレーム分(mは自然数、1≦m)記憶するn×m個の記憶回路を有することを特徴とする液晶表示装置。In a liquid crystal display device having a plurality of pixels,
Each of the plurality of pixels has n × m storage circuits for storing digital video signals of n bits (n is a natural number, 2 ≦ n) for m frames (m is a natural number, 1 ≦ m). Liquid crystal display device.
前記複数の画素はそれぞれ、ソース信号線と、n本(nは自然数、2≦n)の書き込み用ゲート信号線と、n本の読み出し用ゲート信号線と、n個の書き込み用トランジスタと、n個の読み出し用トランジスタと、nビットのデジタル映像信号をmフレーム分(mは自然数、1≦m)記憶するn×m個の記憶回路と、n個の書き込み用記憶回路選択部と、n個の読み出し用記憶回路選択部と、液晶素子とを有し、
前記n個の書き込み用トランジスタのゲート電極はそれぞれ、前記n本の書き込み用ゲート信号線の、それぞれ異なるいずれか1本と電気的に接続され、ソース領域とドレイン領域とはそれぞれ、一方はソース信号線と電気的に接続され、他方は前記n個の書き込み用記憶回路選択部の、それぞれ異なるいずれか1個の信号入力部と電気的に接続され、
前記n個の書き込み用記憶回路選択部はそれぞれm個の信号出力部を有し、前記m個の信号出力部はそれぞれ、異なる前記記憶回路の信号入力部と電気的に接続され、
前記n個の読み出し用記憶回路選択部はそれぞれm個の信号入力部を有し、前記m個の信号入力部はそれぞれ、前記異なる前記記憶回路の信号出力部と電気的に接続され、
前記n個の読み出し用トランジスタのゲート電極はそれぞれ、前記n本の読み出し用ゲート信号線の、それぞれ異なるいずれか1本と電気的に接続され、ソース領域とドレイン領域とはそれぞれ、一方は前記n個の前記読み出し用記憶回路選択部の、それぞれ異なるいずれか1個の信号出力部と電気的に接続され、他方は、前記液晶素子の一方の電極と電気的に接続されていることを特徴とする液晶表示装置。In a liquid crystal display device having a plurality of pixels,
Each of the plurality of pixels includes a source signal line, n (n is a natural number, 2 ≦ n) write gate signal lines, n read gate signal lines, n write transistors, n N read-out transistors, n × m storage circuits for storing n-bit digital video signals for m frames (m is a natural number, 1 ≦ m), n write storage circuit selection units, and n A storage circuit selection unit for reading, and a liquid crystal element,
The gate electrodes of the n write transistors are electrically connected to different ones of the n write gate signal lines, respectively, and the source region and the drain region each have a source signal. The other is electrically connected to one of the different signal input units of the n write memory circuit selection units,
It said n write memory circuit selection portion has m signal output section, respectively, the m signal output section, respectively, are connected before Symbol electrically signal input of the memory circuit that different,
Said n read storage circuit selection portion has m signal input portion respectively, the m signal input unit, respectively, is the signal output unit electrically connected to the different that prior Symbol storage circuit,
Each of the gate electrodes of the n number of read transistors is electrically connected to any one of the n number of read gate signal lines, and one of the source region and the drain region is n. Each of the read memory circuit selection units is electrically connected to any one of different signal output units, and the other is electrically connected to one electrode of the liquid crystal element. Liquid crystal display device.
前記複数の画素はそれぞれ、n本(nは自然数、2≦n)のソース信号線と、書き込み用ゲート信号線と、n本の読み出し用ゲート信号線と、n個の書き込み用トランジスタと、n個の読み出し用トランジスタと、nビットのデジタル映像信号をmフレーム分(mは自然数、1≦m)記憶するn×m個の記憶回路と、n個の書き込み用記憶回路選択部と、n個の読み出し用記憶回路選択部と、液晶素子とを有し、
前記n個の書き込み用トランジスタのゲート電極はそれぞれ、前記書き込み用ゲート信号線と電気的に接続され、ソース領域とドレイン領域とはそれぞれ、一方は前記n本のソース信号線の、それぞれ異なる1本と電気的に接続され、他方は前記n個の書き込み用記憶回路選択部の、それぞれ異なるいずれか1個の信号入力部と電気的に接続され、
前記n個の書き込み用記憶回路選択部はそれぞれm個の信号出力部を有し、前記m個の信号出力部はそれぞれ、異なる前記記憶回路の信号入力部と電気的に接続され、
前記n個の読み出し用記憶回路選択部はそれぞれm個の信号入力部を有し、前記m個の信号入力部はそれぞれ、前記異なる前記記憶回路の信号出力部と電気的に接続され、
前記n個の読み出し用トランジスタのゲート電極はそれぞれ、前記n本の読み出し用ゲート信号線の、それぞれ異なるいずれか1本と電気的に接続され、ソース領域とドレイン領域とはそれぞれ、一方は前記n個の前記読み出し用記憶回路選択部の、それぞれ異なるいずれか1個の信号出力部と電気的に接続され、他方は、前記液晶素子の一方の電極と電気的に接続されていることを特徴とする液晶表示装置。In a liquid crystal display device having a plurality of pixels,
Each of the plurality of pixels includes n (n is a natural number, 2 ≦ n) source signal lines, write gate signal lines, n read gate signal lines, n write transistors, n N read-out transistors, n × m storage circuits for storing n-bit digital video signals for m frames (m is a natural number, 1 ≦ m), n write storage circuit selection units, and n A storage circuit selection unit for reading, and a liquid crystal element,
Each of the gate electrodes of the n write transistors is electrically connected to the write gate signal line, and each of the source region and the drain region is a different one of the n source signal lines. and are electrically connected, the other person is said of the n write memory circuit selecting unit, connected differently either one electrically signal input section respectively,
It said n write memory circuit selection portion has m signal output section, respectively, the m signal output section, respectively, are connected before Symbol electrically signal input of the memory circuit that different,
Said n read storage circuit selection portion has m signal input portion respectively, the m signal input unit, respectively, is the signal output unit electrically connected to the different that prior Symbol storage circuit,
Each of the gate electrodes of the n number of read transistors is electrically connected to any one of the n number of read gate signal lines, and one of the source region and the drain region is n. Each of the read memory circuit selection units is electrically connected to any one of different signal output units, and the other is electrically connected to one electrode of the liquid crystal element. Liquid crystal display device.
前記書き込み用記憶回路選択部は、前記m個の記憶回路のうちいずれか1個を選択して、前期書き込み用トランジスタのソース領域とドレイン領域のうち一方と導通して前記デジタル映像信号の記憶回路への書き込みを行い、
前記読み出し用記憶回路選択部は、前記デジタル映像信号が記憶されている前記記憶回路のうちいずれか1個を選択して、前記読み出し用トランジスタのソース領域とドレイン領域のうち一方と導通して前記記憶されたデジタル映像信号の読み出しを行うことを特徴とする液晶表示装置。In any one of Claim 3 or Claim 4,
The write memory circuit selection unit selects any one of the m memory circuits and is electrically connected to one of a source region and a drain region of the previous write transistor and stores the digital video signal Write to
The read memory circuit selection unit selects any one of the memory circuits in which the digital video signal is stored, and is electrically connected to one of a source region and a drain region of the read transistor. A liquid crystal display device which reads a stored digital video signal .
クロック信号とスタートパルスとにしたがって、順次サンプリングパルスを出力するシフトレジスタと、
前記サンプリングパルスにしたがって、nビット(nは自然数、2≦n)のデジタル映像信号を保持する第1のラッチ回路と、
前記第1のラッチ回路に保持された前記nビットのデジタル映像信号が転送される第2のラッチ回路と、
前記第2のラッチ回路に転送された前記nビットのデジタル映像信号を1ビットずつ順に選択し、前記ソース信号線に出力する、ビット信号選択スイッチとを有することを特徴とする液晶表示装置。In claim 3,
A shift register that sequentially outputs sampling pulses in accordance with a clock signal and a start pulse;
A first latch circuit for holding an n-bit (n is a natural number, 2 ≦ n) digital video signal according to the sampling pulse;
A second latch circuit to which the n-bit digital video signal held in the first latch circuit is transferred;
A liquid crystal display device comprising: a bit signal selection switch that sequentially selects the n-bit digital video signal transferred to the second latch circuit bit by bit and outputs the selected signal to the source signal line.
クロック信号とスタートパルスとにしたがって、順次サンプリングパルスを出力するシフトレジスタと、
前記サンプリングパルスにしたがって、nビット(nは自然数、2≦n)のデジタル映像信号のうち、1ビットの前記デジタル映像信号を保持する第1のラッチ回路と、
前記第1のラッチ回路に保持された前記1ビットの前記デジタル映像信号が転送され、前記ソース信号線に前記1ビットの前記デジタル映像信号を出力する第2のラッチ回路とを有することを特徴とする液晶表示装置。In claim 4,
A shift register that sequentially outputs sampling pulses in accordance with a clock signal and a start pulse;
A first latch circuit that holds the digital video signal of 1 bit among digital video signals of n bits (n is a natural number, 2 ≦ n) according to the sampling pulse;
And a second latch circuit for transferring the 1-bit digital video signal held in the first latch circuit and outputting the 1-bit digital video signal to the source signal line. Liquid crystal display device.
クロック信号とスタートパルスとにしたがって、順次サンプリングパルスを出力するシフトレジスタと、
前記サンプリングパルスにしたがって、nビット(nは自然数、2≦n)のデジタル映像信号のうち、1ビットの前記デジタル映像信号を保持し、前記ソース信号線に前記1ビットの前記デジタル映像信号を出力する第1のラッチ回路とを有することを特徴とする液晶表示装置。In claim 4,
A shift register that sequentially outputs sampling pulses in accordance with a clock signal and a start pulse;
According to the sampling pulse, 1-bit digital video signal is held among n-bit (n is a natural number, 2 ≦ n) digital video signal, and the 1-bit digital video signal is output to the source signal line. And a first latch circuit.
前記記憶回路はスタティック型メモリ(SRAM)であることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 8,
The liquid crystal display device, wherein the memory circuit is a static memory (SRAM).
前記記憶回路は強誘電体メモリ(FeRAM)であることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 8,
The liquid crystal display device, wherein the memory circuit is a ferroelectric memory (FeRAM).
前記記憶回路はダイナミック型メモリ(DRAM)であることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 8,
The liquid crystal display device, wherein the memory circuit is a dynamic memory (DRAM).
前記記憶回路は、ガラス基板上に形成されていることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 11,
The liquid crystal display device, wherein the memory circuit is formed on a glass substrate.
前記記憶回路は、プラスチック基板上に形成されていることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 11,
The liquid crystal display device, wherein the memory circuit is formed on a plastic substrate.
前記記憶回路は、ステンレス基板上に形成されていることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 11,
The liquid crystal display device, wherein the memory circuit is formed on a stainless steel substrate.
前記記憶回路は、単結晶ウェハ上に形成されていることを特徴とする液晶表示装置。In any one of Claims 1 thru | or 11,
The liquid crystal display device, wherein the memory circuit is formed on a single crystal wafer.
前記液晶表示装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の画素とを有し
前記ソース信号線駆動回路においては、
シフトレジスタからサンプリングパルスが出力されてラッチ回路に入力され、
前記ラッチ回路においては、前記サンプリングパルスにしたがって前記デジタル映像信号が保持され、
前記保持されたデジタル映像信号はソース信号線へと書き込みが行われ、
前記ゲート信号線駆動回路においては、
ゲート信号線選択パルスが出力されてゲート信号線が選択され、
前記複数の画素においてはそれぞれ、
前記ゲート信号線が選択されている行において、
ソース信号線より入力されるnビットのデジタル映像信号の記憶回路への書き込みと、
前記記憶回路に記憶された前記nビットのデジタル映像信号の読み出しとを行うことを特徴とする液晶表示装置の駆動方法。In a driving method of a liquid crystal display device that displays an image using a digital image signal of n bits (n is a natural number, 2 ≦ n),
The liquid crystal display device includes a source signal line driving circuit, a gate signal line driving circuit, and a plurality of pixels. In the source signal line driving circuit,
A sampling pulse is output from the shift register and input to the latch circuit.
In the latch circuit, the digital video signal is held according to the sampling pulse,
The held digital video signal is written to the source signal line,
In the gate signal line driving circuit,
The gate signal line selection pulse is output and the gate signal line is selected,
In each of the plurality of pixels,
In the row where the gate signal line is selected,
Writing an n-bit digital video signal input from the source signal line to the storage circuit;
A driving method of a liquid crystal display device, wherein the n-bit digital video signal stored in the storage circuit is read.
前記液晶表示装置は、ゲート信号線駆動回路と、複数の画素とを有し
前記ソース信号線駆動回路においては、
シフトレジスタからサンプリングパルスが出力されてラッチ回路に入力され、
前記ラッチ回路においては、前記サンプリングパルスにしたがって前記デジタル映像信信号が保持され、
前記保持されたデジタル映像信号はソース信号線へと書き込みが行われ、
前記ゲート信号線駆動回路は、ゲート信号線選択パルスを出力して、前記ゲート信号線を、1行目から順次選択し、
前記複数の画素においては、1行目から順次前記nビットのデジタル映像信号の書き込みが行われることを特徴とする液晶表示装置の駆動方法。In a driving method of a liquid crystal display device that displays an image using a digital image signal of n bits (n is a natural number, 2 ≦ n),
The liquid crystal display device includes a gate signal line driving circuit and a plurality of pixels. In the source signal line driving circuit,
A sampling pulse is output from the shift register and input to the latch circuit.
In the latch circuit, the digital video signal is held according to the sampling pulse,
The held digital video signal is written to the source signal line,
The gate signal line drive circuit outputs a gate signal line selection pulse, sequentially selects the gate signal lines from the first row,
In the plurality of pixels, the n-bit digital video signal is sequentially written from the first row.
前記液晶表示装置は、ゲート信号線駆動回路と、複数の画素とを有し
前記ソース信号線駆動回路においては、
シフトレジスタからサンプリングパルスが出力されてラッチ回路に入力され、
前記ラッチ回路においては、前記サンプリングパルスにしたがって前記デジタル映像信信号が保持され、
前記保持されたデジタル映像信号はソース信号線へと書き込みが行われ、
前記ゲート信号線駆動回路は、ゲート信号線選択パルスを、前記ゲート信号線の任意の行を特定して出力することによって選択し、
前記複数の画素においては、前記ゲート信号線が選択されている任意の行において、前記nビットのデジタル映像信号の書き込みが行われることを特徴とする液晶表示装置の駆動方法。In a driving method of a liquid crystal display device that displays an image using a digital image signal of n bits (n is a natural number, 2 ≦ n),
The liquid crystal display device includes a gate signal line driving circuit and a plurality of pixels. In the source signal line driving circuit,
A sampling pulse is output from the shift register and input to the latch circuit.
In the latch circuit, the digital video signal is held according to the sampling pulse,
The held digital video signal is written to the source signal line,
The gate signal line drive circuit selects a gate signal line selection pulse by specifying and outputting an arbitrary row of the gate signal line,
In the plurality of pixels, the n-bit digital video signal is written in an arbitrary row in which the gate signal line is selected.
静止画像の表示期間においては、
前記記憶回路に記憶された前記nビットのデジタル映像信号を繰り返し読み出して静止画像の表示を行うことにより、前記ソース信号線駆動回路を停止することを特徴とする液晶表示装置の駆動方法。In any one of Claims 16-18,
During the still image display period,
A driving method of a liquid crystal display device, wherein the source signal line driving circuit is stopped by repeatedly reading out the n-bit digital video signal stored in the memory circuit and displaying a still image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001235487A JP3934370B2 (en) | 2000-08-08 | 2001-08-02 | Liquid crystal display device, electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000240332 | 2000-08-08 | ||
JP2000-240332 | 2000-08-08 | ||
JP2001235487A JP3934370B2 (en) | 2000-08-08 | 2001-08-02 | Liquid crystal display device, electronic device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036152A Division JP4943177B2 (en) | 2000-08-08 | 2007-02-16 | Liquid crystal display device, electronic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002149138A JP2002149138A (en) | 2002-05-24 |
JP2002149138A5 true JP2002149138A5 (en) | 2005-08-04 |
JP3934370B2 JP3934370B2 (en) | 2007-06-20 |
Family
ID=26597581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001235487A Expired - Fee Related JP3934370B2 (en) | 2000-08-08 | 2001-08-02 | Liquid crystal display device, electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934370B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI277057B (en) | 2000-10-23 | 2007-03-21 | Semiconductor Energy Lab | Display device |
US6927753B2 (en) | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP4119198B2 (en) | 2002-08-09 | 2008-07-16 | 株式会社日立製作所 | Image display device and image display module |
JP4904671B2 (en) | 2004-06-24 | 2012-03-28 | 日本電気株式会社 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
US7321416B2 (en) * | 2005-06-15 | 2008-01-22 | Asml Netherlands B.V. | Lithographic apparatus, device manufacturing method, device manufactured thereby, and controllable patterning device utilizing a spatial light modulator with distributed digital to analog conversion |
JP4545726B2 (en) * | 2006-09-08 | 2010-09-15 | 株式会社日立製作所 | Image display device and image display module |
WO2012090803A1 (en) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | Liquid crystal display device |
JP6782892B2 (en) * | 2017-03-10 | 2020-11-11 | 株式会社ウェザーコック | 3D shape expression device |
JP6846272B2 (en) * | 2017-04-19 | 2021-03-24 | 株式会社ジャパンディスプレイ | Display device |
JP6944334B2 (en) * | 2017-10-16 | 2021-10-06 | 株式会社ジャパンディスプレイ | Display device |
-
2001
- 2001-08-02 JP JP2001235487A patent/JP3934370B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499056B2 (en) | Display device and display control circuit | |
TW544648B (en) | Display apparatus, image control semiconductor device, and method for driving display apparatus | |
JP4744074B2 (en) | Display memory circuit and display controller | |
TW533387B (en) | Shift register, display device, image sensing element driving apparatus, and image sensing apparatus | |
JP4752908B2 (en) | Liquid crystal display panel and electronic device | |
JP2004287165A (en) | Display driver, optoelectronic device, electronic apparatus and display driving method | |
US20050047266A1 (en) | Memory and driving method of the same | |
KR950013444B1 (en) | Liquid crystal display driving system | |
JP2006023705A (en) | Array substrate, display device having same, and its driving apparatus and method | |
KR101529288B1 (en) | Display apparatus | |
KR100415028B1 (en) | Display control method, display controller, display unit and electronic device | |
JP2002149138A5 (en) | ||
KR20060048248A (en) | Control circuit of display device, display device and electronic appliance having the same, and driving method of the same | |
CN109658867A (en) | Data read-write method and its device | |
JP2002140051A5 (en) | ||
JP2007094262A (en) | Electro-optical apparatus and electronic equipment | |
JP2009069562A (en) | Liquid crystal display device | |
JP3803879B2 (en) | Nonvolatile flip-flop circuit and driving method thereof | |
JP2002149138A (en) | Liquid crystal display device and driving method therefor | |
JP2011170386A (en) | Liquid crystal display panel and electronic equipment | |
JP2016186541A (en) | Storage device, display driver, electro-optical device, and electronic apparatus | |
JP2004109824A (en) | Electro-optical device, driving method of the same and driving circuit of the same and electronic equipment | |
US7499013B2 (en) | Display driver, electro-optical device and drive method | |
US6937223B2 (en) | Driver having a storage device, electro-optical device using the driver, and electronic apparatus | |
JP2007218974A (en) | Display device |