JP2002141554A - Light emitting element array driver - Google Patents
Light emitting element array driverInfo
- Publication number
- JP2002141554A JP2002141554A JP2000335116A JP2000335116A JP2002141554A JP 2002141554 A JP2002141554 A JP 2002141554A JP 2000335116 A JP2000335116 A JP 2000335116A JP 2000335116 A JP2000335116 A JP 2000335116A JP 2002141554 A JP2002141554 A JP 2002141554A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- light emitting
- signal
- thyristor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は発光素子アレイ駆動
装置に係り、特に、複写機やプリンタ等の画像形成装置
の印字ヘッドに使用される自己走査型の発光素子アレイ
を駆動する発光素子アレイ駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting element array driving apparatus, and more particularly to a light emitting element array driving apparatus for driving a self-scanning light emitting element array used in a print head of an image forming apparatus such as a copying machine or a printer. Related to the device.
【０００２】[0002]
【従来の技術】プリンタや複写機やファクシミリ等の印
字ヘッドとして、ＬＥＤを光源に用いたＬＥＤプリント
ヘッド（ＬＰＨ：LED Print Head）が用いられている。2. Description of the Related Art As a print head of a printer, a copying machine, a facsimile, or the like, an LED print head (LPH) using an LED as a light source is used.
【０００３】近年、ＬＰＨに自己走査型ＬＥＤ（ＳＬＥ
Ｄ：Self-scanning LED）を適用したものが提案されて
いる（特開平２−２６３６６８号公報参照）。ＳＬＥＤ
は、選択的に発光点をオン・オフさせるスイッチに相当
する部分として、サイリスタ構造を適用し、このサイリ
スタ構造の適用により、前記スイッチ部を発光点と同一
のチップ上に配置することが可能な発光光源アレイであ
る。In recent years, a self-scanning LED (SLE) has been
D: Self-scanning LED) has been proposed (see Japanese Patent Application Laid-Open No. 2-263668). SLED
Adopts a thyristor structure as a portion corresponding to a switch for selectively turning on / off a light emitting point, and by applying this thyristor structure, the switch section can be arranged on the same chip as the light emitting point. It is a light emitting light source array.
【０００４】このＳＬＥＤは、スイッチのオン・オフタ
イミングを二本の信号線によって、選択的に発光させる
ことができるため、データ線を共通化することができ、
配線が簡素化できる。In this SLED, the on / off timing of the switch can be selectively emitted by two signal lines, so that the data line can be shared.
Wiring can be simplified.
【０００５】ここで、図９に示されたサイリスタ９０の
等価回路を用いてサイリスタの基本的な動作を説明す
る。サイリスタ９０がオフのとき、トリガＶｓをハイレ
ベルとすると、電流Ｉｔｒが点Ｐへ流れ、同時に点Ｐか
らトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉ
ｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオン
し、このトラジスタＱ２のコレクタ電流が流れる。すな
わち、トランジスタＱ１のベース電流Ｉｂ１が流れるこ
とになり、トランジスタＱ１もオンとなる。Here, a basic operation of the thyristor will be described using an equivalent circuit of the thyristor 90 shown in FIG. When the trigger Vs is set to the high level when the thyristor 90 is off, the current Itr flows to the point P, and at the same time, the current Ib2 flows from the point P to the base of the transistor Q2 (I
tr ≒ Ib2). As a result, the transistor Q2 turns on, and the collector current of the transistor Q2 flows. That is, the base current Ib1 of the transistor Q1 flows, and the transistor Q1 is also turned on.
【０００６】トランジスタＱ１がオンとなると、トラン
ジスタＱ１のコレクタ電流ＩＣ１が流れ、点Ｐの電圧が
上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジ
スタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベ
ースへ流れるため（電流Ｉｂ２）、トランジスタＱ２は
オン状態が維持される。When the transistor Q1 is turned on, the collector current IC1 of the transistor Q1 flows, the voltage at the point P rises, and the current Itr stops flowing. However, since the collector current Ic1 of the transistor Q1 flows to the base of the transistor Q2 (current Ib2), the ON state of the transistor Q2 is maintained.
【０００７】これにより、トリガＶｓがローレベルとな
っても、トランジスタＱ１及びトランジスタＱ２はオン
状態を維持する。As a result, even if the trigger Vs goes low, the transistors Q1 and Q2 are kept on.
【０００８】なお、サイリスタ９０をオフするには、ト
ランジスタＱ１がオンでも、トランジスタＱ２にベース
電流が流れないようにする。すなわち、サイリスタ９０
の自己保持状態のとき、電圧ＶＥＥを５Ｖにすると、点
Ｐの電圧がハイインピーダンスとなり、寄生容量に貯ま
った電荷が高抵抗Ｒを通じて放電され、この結果トラン
ジスタＱ１及びトランジスタＱ２はオフとなる。In order to turn off the thyristor 90, no base current flows through the transistor Q2 even when the transistor Q1 is on. That is, the thyristor 90
When the voltage VEE is set to 5 V in the self-holding state, the voltage at the point P becomes high impedance, the electric charge stored in the parasitic capacitance is discharged through the high resistance R, and as a result, the transistor Q1 and the transistor Q2 are turned off.
【０００９】このようなサイリスタを用いたＳＬＥＤ１
０及び該ＳＬＥＤ１０を駆動するための駆動装置１１の
一例を図１０に示した。SLED 1 using such a thyristor
FIG. 10 shows an example of the driving device 11 for driving the SLED 10 and the SLED 10.
【００１０】図１０に示すように、ＳＬＥＤ１０は、ｎ
個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタ
のアノード端子Ａ１〜Ａｎは電源ライン１２に接続され
ている。この電源ライン１２には電源電圧ＶDD（一例と
して５Ｖ）が供給される。また、奇数番目のサイリスタ
Ｓ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は、抵抗
Ｒ１を介してＰチャネル型のＭＯＳトランジスタＰ１と
Ｎチャネル型のＭＯＳトランジスタＮ１とで構成された
出力回路２１の出力端、すなわちＰチャネル型のＭＯＳ
トランジスタＰ１及びＮチャネル型のＭＯＳトランジス
タＮ１のドレインに接続されている。[0010] As shown in FIG.
The thyristors S1 to Sn are provided, and the anode terminals A1 to An of each thyristor are connected to the power supply line 12. The power supply line 12 is supplied with a power supply voltage V DD (for example, 5 V). The cathode terminals K1, K3, ... of the odd-numbered thyristors S1, S3, ... are connected to the output circuit 21 composed of a P-channel MOS transistor P1 and an N-channel MOS transistor N1 via a resistor R1. Output end, ie P-channel type MOS
It is connected to the drain of the transistor P1 and the N-channel type MOS transistor N1.
【００１１】偶数番目のサイリスタのカソード端子Ｋ
２，Ｋ４，…は、抵抗Ｒ２を介してＰチャネル型のＭＯ
ＳトランジスタＰ１とＮチャネル型のＭＯＳトランジス
タＮ１とで構成された出力回路２２の出力端、すなわち
Ｐチャネル型のＭＯＳトランジスタＰ２及びＮチャネル
型のＭＯＳトランジスタＮ２のドレインに接続されてい
る。The cathode terminal K of the even-numbered thyristor
, K4,... Are P-channel MOs via a resistor R2.
The output terminal of the output circuit 22 composed of the S transistor P1 and the N-channel MOS transistor N1, that is, connected to the drains of the P-channel MOS transistor P2 and the N-channel MOS transistor N2.
【００１２】出力回路２１の入力端、すなわちＰチャネ
ル型のＭＯＳトランジスタＰ１及びＮチャネル型のＭＯ
ＳトランジスタＮ１のゲートには、図示しない信号発生
回路から転送クロックＣＫ１’が入力される。出力回路
２１は、入力された転送クロックＣＫ１’を反転して図
１１（Ｂ）に示すような転送クロックＣＫ１を出力す
る。An input terminal of the output circuit 21, that is, a P-channel type MOS transistor P1 and an N-channel type MO transistor
The transfer clock CK1 ′ is input to the gate of the S transistor N1 from a signal generation circuit (not shown). The output circuit 21 inverts the input transfer clock CK1 'and outputs a transfer clock CK1 as shown in FIG.
【００１３】同様に、出力回路２２の入力端、すなわち
Ｐチャネル型のＭＯＳトランジスタＰ２及びＮチャネル
型のＭＯＳトランジスタＮ２のゲートには、図示しない
信号発生回路から転送クロックＣＫ２’が入力される。
出力回路２２は、入力された転送クロックＣＫ２’を反
転して図１１（Ｃ）に示すような転送クロックＣＫ２を
出力する。Similarly, a transfer clock CK2 'is input to the input terminal of the output circuit 22, that is, the gates of the P-channel type MOS transistor P2 and the N-channel type MOS transistor N2 from a signal generation circuit (not shown).
The output circuit 22 inverts the input transfer clock CK2 ′ and outputs a transfer clock CK2 as shown in FIG.
【００１４】一方、各サイリスタのゲート端子Ｇ１〜Ｇ
ｎは、各サイリスタに対応して設けられた抵抗１４を介
して電源ライン１６に各々接続されている。電源ライン
１６には電源電圧ＶGAが供給される。On the other hand, the gate terminals G1 to G of each thyristor
n is connected to a power supply line 16 via a resistor 14 provided corresponding to each thyristor. The power supply voltage VGA is supplied to the power supply line 16.
【００１５】また、各サイリスタのゲート端子Ｇ１〜Ｇ
ｎには、各サイリスタに対応して設けられた発光ダイオ
ードＬ１〜Ｌｎのアノード端子が各々接続されると共
に、各サイリスタのゲート端子Ｇ１〜Ｇn-1には、ダイ
オードＣＲ１〜ＣＲn-1のアノード端子が接続されてい
る。ダイオードＣＲ１〜ＣＲn-1のカソード端子は、次
段のゲート端子に各々接続されている。すなわち、各ダ
イオードＣＲ１〜ＣＲn-1は直列接続されている。Also, the gate terminals G1 to G of each thyristor
n is connected to the anode terminals of the light emitting diodes L1 to Ln provided corresponding to each thyristor, and the gate terminals G1 to Gn-1 of each thyristor are connected to the anode terminals of the diodes CR1 to CRn-1. Is connected. The cathode terminals of the diodes CR1 to CRn-1 are respectively connected to the gate terminals of the next stage. That is, the diodes CR1 to CRn-1 are connected in series.
【００１６】ダイオードＣＲ１のアノード端子は抵抗１
８を介して図示しない信号発生回路に接続されている。
図示しない信号発生回路は、転送の開始を指示するため
の図１１（Ａ）に示すようなスタート信号ＣＫＳを出力
する。The anode terminal of the diode CR1 is a resistor 1
8 is connected to a signal generating circuit (not shown).
A signal generation circuit (not shown) outputs a start signal CKS as shown in FIG. 11A for instructing the start of transfer.
【００１７】発光ダイオードＬ１〜Ｌｎのカソード端子
は、抵抗Ｒ３を介して出力回路２３の出力端、すなわち
Ｐチャネル型のＭＯＳトランジスタＰ３及びＮチャネル
型のＭＯＳトランジスタＮ３のドレインに接続されてい
る。出力回路２３の入力端、すなわちＰチャネル型のＭ
ＯＳトランジスタＰ３及びＮチャネル型のＭＯＳトラン
ジスタＮ３のゲートには、図示しない信号発生回路から
点灯信号ＩＤ’が入力される。出力回路２３は、入力さ
れた点灯信号ＩＤ’を反転して図１１（Ｄ）に示すよう
な点灯信号ＩＤを出力する。The cathode terminals of the light emitting diodes L1 to Ln are connected to the output terminal of the output circuit 23 via the resistor R3, that is, the drains of the P-channel MOS transistor P3 and the N-channel MOS transistor N3. An input terminal of the output circuit 23, that is, a P-channel type M
A lighting signal ID ′ is input to the gates of the OS transistor P3 and the N-channel MOS transistor N3 from a signal generation circuit (not shown). The output circuit 23 inverts the input lighting signal ID ′ and outputs a lighting signal ID as shown in FIG.
【００１８】なお、発光ダイオードＬ１〜Ｌｎは、一例
としてＡｌＧａＡｓＰ又はＧａＡｓＰで構成され、バン
ドギャップは約１．５Ｖである。The light emitting diodes L1 to Ln are made of, for example, AlGaAsP or GaAsP, and have a band gap of about 1.5V.
【００１９】次に、このようなＳＬＥＤ１０の動作につ
いて図１１に示すタイミングチャートを参照して説明す
る。なお、以下ではサイリスタが４個（ｎ＝４）の場合
を例に説明する。Next, the operation of the SLED 10 will be described with reference to a timing chart shown in FIG. In the following, a case where there are four thyristors (n = 4) will be described as an example.
【００２０】まず、動作の開始を指示する場合、図示し
ない信号発生回路から図１１（Ａ）に示すようにスター
ト信号ＣＫＳがハイレベルになる。すなわち、サイリス
タＳ１のゲート端子Ｇ１にハイレベルが入力される。こ
のように、スタート信号ＣＫＳがハイレベルの時に、図
１１（Ｂ）に示すように出力回路２１から出力された転
送クロックＣＫ１がローレベルになると、サイリスタＳ
１がターンオンする。First, when instructing the start of the operation, a start signal CKS goes high as shown in FIG. 11A from a signal generation circuit (not shown). That is, a high level is input to the gate terminal G1 of the thyristor S1. As described above, when the transfer clock CK1 output from the output circuit 21 goes low as shown in FIG. 11B when the start signal CKS is high, the thyristor S
1 turns on.
【００２１】すなわち、スタート信号ＣＫＳがハイレベ
ルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャッ
プを一例として約１．５Ｖとした場合、図１１（Ｇ）に
示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子
に対する電位）は約５Ｖ、約３．５Ｖ、約２．０Ｖ、約
０．５Ｖとなり、転送クロックＣＫ１が供給される奇数
番目のサイリスタＳ１，Ｓ３のうち、ゲート端子の電位
が最も高い、すなわちサイリスタの閾値電圧以上のゲー
ト電圧となるサイリスタＳ１がターンオンする。また、
このとき図１１（Ｃ）に示すように転送クロックＣＫ２
はハイレベルなので、偶数番目のサイリスタＳ２，Ｓ４
のカソード端子Ｋ２，Ｋ４の電位Φ２は図１１（Ｆ）に
示すように約５Ｖと高いままなのでサイリスタＳ２，Ｓ
４はオフのままである。さらに、点灯信号ＩＤは図１１
（Ｄ）に示すようにハイレベルなので発光ダイオードＬ
１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ
１〜Ｌ４は点灯しない。That is, when the start signal CKS goes high, when the band gap of the diodes CR1 to CR3 is set to about 1.5 V as an example, the potentials of the gate terminals G1 to G4 (cathode) as shown in FIG. The potential of the gate terminal is the highest among the odd-numbered thyristors S1 and S3 to which the transfer clock CK1 is supplied. The thyristor S1 having a gate voltage equal to or higher than the threshold voltage of the thyristor is turned on. Also,
At this time, as shown in FIG.
Is a high level, so that the even-numbered thyristors S2 and S4
Of the cathode terminals K2 and K4 of the thyristors S2 and S4, as shown in FIG.
4 remains off. Further, the lighting signal ID is shown in FIG.
Since the level is high as shown in FIG.
The potential of the cathode terminals 1 to L4 is high and the light emitting diode L
1 to L4 do not light.
【００２２】そして、点灯信号ＩＤが図１１（Ｄ）に示
すようにハイレベルからローレベルになると、発光ダイ
オードＬ１のカソード端子の電位が低くなり、発光ダイ
オードＬ１が点灯する。Then, when the lighting signal ID changes from the high level to the low level as shown in FIG. 11D, the potential of the cathode terminal of the light emitting diode L1 decreases, and the light emitting diode L1 turns on.
【００２３】次に、サイリスタＳ１がオンの時に、図１
１（Ｃ）に示すように転送クロックＣＫ２がローレベル
になり、点灯信号ＩＤがハイレベルになると、転送クロ
ックＣＫ２が供給される偶数番目のサイリスタＳ２，Ｓ
４のうち、ゲート端子の電位が最も高い、すなわちサイ
リスタの閾値電圧以上のゲート電圧となるサイリスタＳ
２がターンオンすると共に、発光ダイオードＬ１が非点
灯になる。Next, when the thyristor S1 is on, FIG.
As shown in FIG. 1 (C), when the transfer clock CK2 goes low and the lighting signal ID goes high, the even-numbered thyristors S2 and S to which the transfer clock CK2 is supplied.
4, the thyristor S having the highest potential at the gate terminal, that is, the gate voltage equal to or higher than the threshold voltage of the thyristor
2 is turned on, and the light emitting diode L1 is turned off.
【００２４】そして、図１１（Ｂ）に示すように転送ク
ロックＣＫ１がハイレベルになると、図１１（Ｇ）に示
すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ
１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲ
ート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとな
る。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も
約１．５Ｖ上昇する。When the transfer clock CK1 goes high as shown in FIG. 11B, the thyristor S1 is turned off as shown in FIG.
The potential of the gate terminal G2 rises by about 1.5V to about 5V while the potential of 1 is gradually lowered by the resistor R1. Accordingly, the potentials of the gate terminals G3 and G4 also increase by about 1.5V.
【００２５】次に、点灯信号ＩＤが図１１（Ｄ）に示す
ようにハイレベルからローレベルになると、発光ダイオ
ードＬ２が点灯する。Next, when the lighting signal ID changes from the high level to the low level as shown in FIG. 11D, the light emitting diode L2 is turned on.
【００２６】同様に、サイリスタＳ２がオンの時に、図
１１（Ｂ）に示すように転送クロックＣＫ１が再びロー
レベルになり、点灯信号ＩＤがハイレベルになると、サ
イリスタＳ３がターンオンすると共に、発光ダイオード
Ｌ２が非点灯になる。Similarly, when the thyristor S2 is on, the transfer clock CK1 goes low again as shown in FIG. 11B, and when the lighting signal ID goes high, the thyristor S3 is turned on and the light emitting diode is turned on. L2 is turned off.
【００２７】そして、図１１（Ｃ）に示すように転送ク
ロックＣＫ２がハイレベルになると、サイリスタＳ２は
ターンオフする。When the transfer clock CK2 goes high as shown in FIG. 11C, the thyristor S2 turns off.
【００２８】このように、転送クロックＣＫ１、ＣＫ２
が共にローレベルになる重なり期間（図１１に示すｔL
の期間）を設けつつ交互にハイレベル、ローレベルを切
り替えることにより、サイリスタＳ１〜Ｓ４を順次オン
させると共に、これに同期して点灯信号ＩＤを順次ロー
レベルにすることにより、発光ダイオードＬ１〜Ｌ４を
順次点灯させる。As described above, the transfer clocks CK1, CK2
Overlap period (t L shown in FIG. 11)
The thyristors S1 to S4 are sequentially turned on by alternately switching the high level and the low level while providing the light emitting diodes L1 to L4 in synchronization with the thyristors S1 to S4. Are sequentially turned on.
【００２９】[0029]
【発明が解決しようとする課題】ところで、近年、ＬＳ
Ｉ等の微細化が進み、これに伴ってＬＳＩ電源の低電圧
化が進んでいる。ＬＳＩ電源を低電圧化することにより
低消費電力化、低ノイズ化が可能となる。By the way, in recent years, LS
I and the like have been miniaturized, and accordingly, the voltage of LSI power supplies has been reduced. By reducing the voltage of the LSI power supply, low power consumption and low noise can be achieved.
【００３０】しかしながら、上記従来技術のように、電
源電圧ＶDDを例えば約５Ｖとしていたものを約３．３Ｖ
に低電圧化しようとした場合、サイリスタのバンドギャ
ップによりサイリスタを順次オンさせていくのが困難と
なる。すなわち、電源電圧Ｖ DDを約３．３Ｖとした場
合、例えばサイリスタＳ１がオンの状態では、ゲート端
子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンド
ギャップ１．５Ｖ）程度となり、この状態で転送クロッ
クＣＫ２をローレベルにすると、偶数番目のサイリスタ
のカソード端子の電位Φ２は約０．３Ｖ（Ｇ２の電位
１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしま
うため、出力回路２２側へ電流を流せない。すなわち、
サイリスタに電流を流すことができず、サイリスタをオ
ンさせることが困難となる。サイリスタのターンオン時
間は、サイリスタに流す電流に比例するため、この状態
では前記重なり期間ｔLでサイリスタを安定的に動作さ
せることが困難となる。However, as in the above prior art,
Source voltage VDDIs about 5V, for example, about 3.3V
The thyristor bandgap
It is difficult to turn on the thyristor sequentially due to
Become. That is, the power supply voltage V DDWhen is set to about 3.3V
If, for example, the thyristor S1 is on, the gate terminal
The potential of the child G2 is about 1.8 V (power supply voltage 3.3 V-band).
The gap becomes about 1.5 V).
When CK2 goes low, even-numbered thyristors
Is about 0.3 V (the potential of G2
(1.8V-band gap 1.5V)
Therefore, no current can flow to the output circuit 22 side. That is,
Current cannot flow through the thyristor, and the thyristor is turned off.
It is difficult to make When the thyristor is turned on
Is proportional to the current flowing through the thyristor.
Then, the overlap period tLThyristor operates stably
It becomes difficult to make it.
【００３１】また、高速でサイリスタを順次オンさせよ
うとする場合、抵抗Ｒ１，Ｒ２の抵抗値を非常に小さく
する方法が考えられるが、例えばサイリスタＳ２がオン
すると、ゲート端子Ｇ２の電位、カソード端子の電位Φ
２の電位が約１．５Ｖ上昇するため、発光エネルギーに
寄与しない大電流がサイリスタに流れ、発熱などによる
動作の信頼性が低下したり、消費電力が増大する、とい
う問題があった。In order to sequentially turn on the thyristors at a high speed, a method of making the resistances of the resistors R1 and R2 extremely small is considered. Potential Φ
Since the potential of No. 2 rises by about 1.5 V, a large current that does not contribute to the light emission energy flows through the thyristor, which causes a problem that the reliability of operation due to heat generation or the like is reduced and power consumption is increased.
【００３２】本発明は上記問題点を解消するためになさ
れたもので、低電圧駆動でも高速かつ安定的に発光素子
を順次オンさせることができる発光素子アレイ駆動装置
を提供することを目的とする。The present invention has been made to solve the above problems, and has as its object to provide a light emitting element array driving device capable of sequentially turning on light emitting elements in a high-speed and stable manner even at low voltage driving. .
【００３３】[0033]
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、複数の発光素子と、前記複
数の発光素子に対応して設けられ、電力を入力するため
の入力端、電力を出力するための出力端、及び入力され
た電力を前記出力端から出力させるための制御信号を入
力するための制御端を備え、かつ前記制御端に制御信号
が入力されることによりオン状態を保持し、前記複数の
発光素子を各々点灯可能状態にする複数のスイッチ素子
と、を備えた発光素子アレイの駆動装置において、前記
複数のスイッチ素子を順次オンさせるための駆動信号を
発生して前記出力端へ出力する駆動信号発生手段と、前
記スイッチ素子がターンオンする期間と前記発光素子が
点灯可能な期間とで前記駆動信号の信号レベルを異なら
せる信号レベル変更手段と、を備えたことを特徴とす
る。According to a first aspect of the present invention, there is provided a light emitting device, comprising: a plurality of light emitting elements; and a plurality of light emitting elements provided corresponding to the plurality of light emitting elements, for inputting power. An output end for outputting power, and a control end for inputting a control signal for outputting input power from the output end, and a control signal is input to the control end. A driving element for sequentially turning on the plurality of switch elements in a driving device for a light emitting element array, comprising: a plurality of switch elements that maintain an on state and turn on the plurality of light emitting elements. A driving signal generating means for outputting the driving signal to the output terminal, and a signal level changing means for changing a signal level of the driving signal between a period in which the switch element is turned on and a period in which the light emitting element can be turned on. Characterized by comprising a means.
【００３４】発光素子アレイは、複数のＬＥＤ等の発光
素子と、複数の発光素子に対応して設けられた複数のス
イッチ素子を備えている。このスイッチ素子がオンする
ことにより、対応する発光素子が点灯可能な状態とな
る。The light emitting element array includes a plurality of light emitting elements such as LEDs and a plurality of switch elements provided corresponding to the plurality of light emitting elements. When the switch element is turned on, the corresponding light emitting element is turned on.
【００３５】スイッチ素子は、電力を入力するための入
力端、電力を出力するための出力端、及び入力された電
力を出力端から出力させるための制御信号を入力するた
めの制御端を備えている。入力端には、所定の電力が供
給される。The switch element has an input terminal for inputting power, an output terminal for outputting power, and a control terminal for inputting a control signal for outputting the input power from the output terminal. I have. A predetermined power is supplied to the input terminal.
【００３６】スイッチ素子は、制御端に制御信号が入力
されることによりオン状態を保持する。すなわち、例え
ば制御端にハイレベルの信号が入力されることによりス
イッチ素子がオンして入力端から出力端に電力が出力さ
れ、その後制御端がローレベルとなってもスイッチ素子
はオフせず、オン状態が保持される。このオン状態は、
例えば出力端を入力端と同電位とすることで解除するこ
とができる。このようなスイッチ素子としては例えばサ
イリスタがある。The switch element keeps the ON state when a control signal is input to the control terminal. That is, for example, when a high-level signal is input to the control terminal, the switch element is turned on and power is output from the input terminal to the output terminal. The ON state is maintained. This on state is
For example, it can be released by setting the output terminal to the same potential as the input terminal. A thyristor is an example of such a switch element.
【００３７】このようにオン状態を保持することができ
るスイッチ素子を用いてスイッチ素子を順次オンさせる
ことにより発光素子を自己走査させることができる。The light emitting element can be self-scanned by sequentially turning on the switch element using the switch element capable of maintaining the ON state.
【００３８】このような自己走査型の発光素子アレイを
駆動するため、駆動信号発生手段は、複数のスイッチ素
子を順次オンさせるための駆動信号を発生して出力端へ
出力する。すなわち、駆動信号の信号レベルを所定時間
毎に切り替えることにより複数のスイッチ素子の出力端
の電位を切り替える。これにより、複数のスイッチ素子
の制御端と出力端との間に電位差が順次発生し、複数の
スイッチ素子を順次オンさせることができる。In order to drive such a self-scanning light emitting element array, the drive signal generating means generates a drive signal for sequentially turning on a plurality of switch elements and outputs the generated drive signal to an output terminal. That is, the potentials of the output terminals of the plurality of switch elements are switched by switching the signal level of the drive signal every predetermined time. Thereby, a potential difference is sequentially generated between the control terminal and the output terminal of the plurality of switch elements, and the plurality of switch elements can be sequentially turned on.
【００３９】ところで、例えばサイリスタのようなスイ
ッチ素子では、入力端と出力端との間、制御端と出力端
との間には所定の電位差（バンドギャップ）が存在す
る。このため、入力端に入力される電力が低電力の場
合、制御端と出力端との間に十分な電位差を発生させる
ことができず、スイッチ素子を安定してターンオンさせ
ることができない場合がある。By the way, in a switch element such as a thyristor, a predetermined potential difference (band gap) exists between an input terminal and an output terminal and between a control terminal and an output terminal. Therefore, when the power input to the input terminal is low power, a sufficient potential difference cannot be generated between the control terminal and the output terminal, and the switch element may not be turned on stably. .
【００４０】そこで、信号レベル変更手段は、スイッチ
素子がターンオンする期間と発光素子が点灯可能な期間
とで駆動信号の信号レベルを異ならせる。すなわち、ス
イッチ素子がターンオンする期間は駆動信号の信号レベ
ルをスイッチ素子が確実にターンオンさせることができ
る信号レベルに変更する。これにより、低電力で発光素
子アレイを駆動した場合でも確実にスイッチ素子をター
ンオンさせることができ、安定して発光素子アレイを動
作させることができる。Therefore, the signal level changing means changes the signal level of the drive signal between the period when the switch element is turned on and the period when the light emitting element can be turned on. That is, the signal level of the drive signal is changed to a signal level at which the switch element can be reliably turned on during the period when the switch element is turned on. Accordingly, even when the light emitting element array is driven with low power, the switch element can be reliably turned on, and the light emitting element array can be operated stably.
【００４１】なお、信号レベル変更手段は、スイッチ素
子の出力端と駆動信号発生手段との間に一端が接続さ
れ、かつスイッチ素子がターンオンする期間にオンする
スイッチ手段と、スイッチ手段の他端と接続され、かつ
スイッチ手段がオンした時に、出力端の電位をスイッチ
素子がオンするのに必要な電位まで低下させるための電
源と、で構成することができる。The signal level changing means has one end connected between the output terminal of the switch element and the drive signal generating means, and is turned on during a period in which the switch element is turned on. And a power supply for reducing the potential of the output terminal to a potential required for the switching element to be turned on when the switching means is turned on.
【００４２】このように、出力端の電位を、スイッチ素
子がターンオンする期間のみスイッチ素子がオンするの
に必要な電位まで低下させ、スイッチ素子がオン状態を
保持している状態、すなわち発光素子が点灯可能な期間
であり、ターンオン時のように比較的大きな電力を必要
としない状態では出力端の電位を元の電位に戻すことに
より、無駄な消費電力を抑えることができる。As described above, the potential at the output terminal is reduced to a potential required for the switch element to be turned on only during the period when the switch element is turned on, and the state where the switch element is kept on, that is, the light emitting element is turned on. This is a lighting period, and in a state where relatively large power is not required, such as at the time of turn-on, useless power consumption can be suppressed by returning the potential of the output terminal to the original potential.
【００４３】また、信号レベル変更手段は、スイッチ素
子の出力端と駆動信号発生手段との間に一端が接続さ
れ、かつスイッチ素子がターンオンする期間に逆起電力
を発生させるコイルとしてもよく、スイッチ素子がター
ンオンする期間にスイッチ素子の出力端と駆動信号発生
手段との間の抵抗値を低下させる抵抗値調整手段として
もよい。The signal level changing means may be a coil having one end connected between the output terminal of the switch element and the drive signal generating means and for generating a back electromotive force during a period in which the switch element is turned on. Resistance value adjusting means for reducing the resistance value between the output terminal of the switch element and the drive signal generation means during the period when the element is turned on may be used.
【００４４】[0044]
【発明の実施の形態】［第１実施形態］以下、本発明の
第１実施形態について説明する。図１には、本実施形態
に係る発光素子アレイとしてのＳＬＥＤ１０、及び該Ｓ
ＬＥＤ１０を駆動するための駆動装置１１が示されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] A first embodiment of the present invention will be described below. FIG. 1 shows an SLED 10 as a light emitting element array according to this embodiment,
A driving device 11 for driving the LED 10 is shown.
【００４５】図１に示すように、ＳＬＥＤ１０は、一例
として電源ライン１２に電源電圧Ｖ DDとして約３．３Ｖ
が供給される点を除き、前述した図１０に示すＳＬＥＤ
１０と同一構成であるため回路構成及び動作についての
説明を省略する。As shown in FIG. 1, the SLED 10 is an example.
As the power supply voltage V DDAbout 3.3V
SLED shown in FIG.
The circuit configuration and operation are the same as
Description is omitted.
【００４６】駆動装置３１は、図１に示す出力回路２
１、２２、２３、抵抗Ｒ３、アナログスイッチＡＳ１、
ＡＳ２、図３に示すマイナス電源ＶEE、及び図２に示す
信号発生回路１３を含んで構成されている。なお、出力
回路２１、２２、２３は、前述した図１０に示したもの
と同様であるので、詳細な説明は省略する。The driving device 31 is connected to the output circuit 2 shown in FIG.
1, 22, 23, resistor R3, analog switch AS1,
AS2, a negative power supply V EE shown in FIG. 3, and a signal generation circuit 13 shown in FIG. Note that the output circuits 21, 22, and 23 are the same as those shown in FIG. 10 described above, and a detailed description thereof will be omitted.
【００４７】図１に示すように、出力回路２１の出力端
と抵抗Ｒ１との間には、アナログスイッチＡＳ１の一端
が接続され、アナログスイッチＡＳ１の他端はマイナス
電源ＶEEに接続されている。また、アナログスイッチＡ
Ｓ１の制御端には図２に示す信号発生回路１３が接続さ
れており、前記制御端には信号発生装置１３からのコン
トロール信号Ｃ１が入力される。[0047] As shown in FIG. 1, between the output terminal and the resistor R1 of the output circuit 21, is connected to one end of the analog switch AS1, the other end of the analog switch AS1 is connected to the negative power source V EE . Analog switch A
The signal generation circuit 13 shown in FIG. 2 is connected to the control terminal of S1, and a control signal C1 from the signal generator 13 is input to the control terminal.
【００４８】また、同様に出力回路２２の出力端と抵抗
Ｒ２との間には、アナログスイッチＡＳ２の一端が接続
され、アナログスイッチＡＳ２の他端はマイナス電源Ｖ
EEに接続されている。アナログスイッチＡＳ２の制御端
には信号発生装置１３が接続されており、前記制御端に
は信号発生装置１３からのコントロール信号Ｃ２が入力
される。Similarly, one end of the analog switch AS2 is connected between the output terminal of the output circuit 22 and the resistor R2, and the other end of the analog switch AS2 is connected to the minus power supply V.
Connected to EE . A signal generator 13 is connected to a control terminal of the analog switch AS2, and a control signal C2 from the signal generator 13 is input to the control terminal.
【００４９】なお、マイナス電源ＶEEは、一例として図
３に示すように、抵抗３２、コンデンサ３４，３６、ダ
イオード３８、４０で構成されている。抵抗３２の一端
はコンデンサ３４を介してダイオード３８のアノード及
びダイオード４０のカソードに接続されている。ダイオ
ード３８のカソードは接地され、ダイオード４０のアノ
ードはコンデンサ３６を介して接地されると共に、アナ
ログスイッチＡＳ１，ＡＳ２の他端に接続されている。[0049] Incidentally, the negative power supply V EE, as shown in FIG. 3 as an example, the resistor 32, a capacitor 34, a diode 38, 40. One end of the resistor 32 is connected to the anode of the diode 38 and the cathode of the diode 40 via the capacitor 34. The cathode of the diode 38 is grounded, the anode of the diode 40 is grounded via the capacitor 36, and connected to the other ends of the analog switches AS1 and AS2.
【００５０】なお、マイナス電源ＶEEは上記のような構
成に限らず、公知の他のマイナス電源を用いることがで
きる。The negative power source VEE is not limited to the above-mentioned configuration, and any other known negative power source can be used.
【００５１】次に、本実施形態の作用について図４に示
すタイミングチャートを参照して説明する。Next, the operation of the present embodiment will be described with reference to the timing chart shown in FIG.
【００５２】まず、図４（Ａ）に示すように信号発生回
路１３から出力されるスタート信号ＣＫＳがハイレベル
になり、動作の開始が指示されると、サイリスタＳ１の
ゲート端子Ｇ１がハイレベルとなる。First, as shown in FIG. 4A, when the start signal CKS output from the signal generation circuit 13 goes high and an operation start is instructed, the gate terminal G1 of the thyristor S1 goes high. Become.
【００５３】このようにスタート信号ＣＫＳがハイレベ
ルの時に、出力回路２１から出力された転送クロックＣ
Ｋ１がローレベルになると、信号発生回路１３は、図４
（Ｅ）に示すようなコントロール信号Ｃ１を出力する。
すなわち、信号発生回路１３は、例えば図示しないタイ
マー等により所定時間（サイリスタＳ１をターンオンさ
せるのに必要な時間）コントロール信号Ｃ１をハイレベ
ルにする。As described above, when the start signal CKS is at the high level, the transfer clock C output from the output circuit 21 is output.
When K1 becomes low level, the signal generation circuit 13
The control signal C1 as shown in FIG.
That is, the signal generation circuit 13 sets the control signal C1 to a high level for a predetermined time (time required to turn on the thyristor S1) by, for example, a timer (not shown).
【００５４】これにより、アナログスイッチＡＳ１がオ
ンする。アナログスイッチＡＳ１はマイナス電源ＶEEに
接続されているため、図４（Ｂ）に示すように転送クロ
ックＣＫ１はオーバーシュートし、図１においてＢ１点
の電位は通常のローレベルの状態の電位よりもさらに低
いマイナス電位となる。As a result, the analog switch AS1 is turned on. The analog switch AS1 is connected to the negative power source V EE, overshoots transfer clock CK1, as shown in FIG. 4 (B), than the potential of the state of a normal low-level potential point B1 in FIG. 1 It becomes a lower negative potential.
【００５５】また、スタート信号ＣＫＳがハイレベルに
なると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを
一例として約１．５Ｖとした場合、図４（Ｉ）に示すよ
うにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対す
る電位）は約３．３Ｖ、約１．８Ｖ、約０．３Ｖ、約０
Ｖとなり、転送クロックＣＫ１が供給される奇数番目の
サイリスタＳ１，Ｓ３のうち、ゲート端子の電位が最も
高いサイリスタＳ１がターンオンする。このとき、Ｂ１
点の電位はマイナス電位となっているためカソード端子
Ｋ１に対するゲート端子Ｇ１の電位は十分高くなり、サ
イリスタＳ１を確実にターンオンさせることができる。When the start signal CKS goes high, when the band gap of the diodes CR1 to CR3 is set to about 1.5 V as an example, the potentials (cathodes) of the gate terminals G1 to G4 as shown in FIG. About 3.3 V, about 1.8 V, about 0.3 V, about 0 V
V, and among the odd-numbered thyristors S1 and S3 to which the transfer clock CK1 is supplied, the thyristor S1 having the highest potential of the gate terminal is turned on. At this time, B1
Since the potential of the point is a minus potential, the potential of the gate terminal G1 with respect to the cathode terminal K1 becomes sufficiently high, and the thyristor S1 can be reliably turned on.
【００５６】また、このとき図４（Ｃ）に示すように転
送クロックＣＫ２はハイレベルなので、偶数番目のサイ
リスタＳ２，Ｓ４のカソード端子Ｋ２，Ｋ４の電位Φ２
は図４（Ｈ）に示すように約３．３Ｖと高いままなので
サイリスタＳ２，Ｓ４はオフのままである。さらに、点
灯信号ＩＤは図４（Ｄ）に示すようにハイレベルなので
発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く
発光ダイオードＬ１〜Ｌ４は点灯しない。At this time, as shown in FIG. 4C, since the transfer clock CK2 is at the high level, the potential Φ2 of the cathode terminals K2, K4 of the even-numbered thyristors S2, S4.
As shown in FIG. 4H, the thyristors S2 and S4 remain off since they remain high at about 3.3V. Further, since the lighting signal ID is at a high level as shown in FIG. 4D, the potentials of the cathode terminals of the light emitting diodes L1 to L4 are high and the light emitting diodes L1 to L4 do not light.
【００５７】そして、点灯信号ＩＤが図４（Ｄ）に示す
ようにハイレベルからローレベルになると、発光ダイオ
ードＬ１のカソード端子の電位が低くなり、発光ダイオ
ードＬ１が点灯する。Then, when the lighting signal ID changes from the high level to the low level as shown in FIG. 4D, the potential of the cathode terminal of the light emitting diode L1 decreases, and the light emitting diode L1 lights up.
【００５８】次に、サイリスタＳ１がオンの時に、転送
クロックＣＫ２がローレベルになると、信号発生回路１
３は、図４（Ｆ）に示すようなコントロール信号Ｃ２を
出力する。すなわち、信号発生回路１３は、例えば図示
しないタイマー等により所定時間（サイリスタＳ２をタ
ーンオンさせるのに必要な時間）コントロール信号Ｃ２
をハイレベルにする。Next, when the transfer clock CK2 goes low when the thyristor S1 is on, the signal generation circuit 1
3 outputs a control signal C2 as shown in FIG. In other words, the signal generation circuit 13 controls the control signal C2 for a predetermined time (time required to turn on the thyristor S2) by, for example, a timer (not shown).
To a high level.
【００５９】これにより、アナログスイッチＡＳ２がオ
ンする。アナログスイッチＡＳ２はマイナス電源ＶEEに
接続されているため、図４（Ｃ）に示すように転送クロ
ックＣＫ２はオーバーシュートし、図１においてＢ２点
の電位は通常のローレベルの状態の電位よりもさらに低
いマイナス電位となる。As a result, the analog switch AS2 is turned on. Since the analog switch AS2 is connected to the negative power source V EE, overshoots transfer clock CK2, as shown in FIG. 4 (C), than the potential of the state of a normal low-level potential of the point B2 in FIG. 1 It becomes a lower negative potential.
【００６０】この状態で図４（Ｄ）に示すように点灯信
号ＩＤがハイレベルになると、転送クロックＣＫ２が供
給される偶数番目のサイリスタＳ２，Ｓ４のうち、ゲー
ト端子の電位が最も高いサイリスタＳ２がターンオンす
ると共に、発光ダイオードＬ１が非点灯になる。このと
き、Ｂ２点の電位はマイナス電位となっているためサイ
リスタＳ２を確実にターンオンさせることができる。When the lighting signal ID goes high in this state as shown in FIG. 4D, the thyristor S2 having the highest gate terminal potential among the even-numbered thyristors S2 and S4 to which the transfer clock CK2 is supplied. Is turned on, and the light emitting diode L1 is turned off. At this time, since the potential at the point B2 is a negative potential, the thyristor S2 can be reliably turned on.
【００６１】そして、図４（Ｂ）に示すように転送クロ
ックＣＫ１がハイレベルになると、図４（Ｉ）に示すよ
うにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の
電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート
端子Ｇ２の電位は約１．５Ｖ上昇して約３．３Ｖとな
る。また、これに伴ってゲート端子Ｇ３，Ｇ４の電位も
約１．５Ｖ上昇する。When the transfer clock CK1 goes high as shown in FIG. 4B, the thyristor S1 is turned off as shown in FIG. 4I, and the potential of the gate terminal G1 is gradually lowered by the resistor R1. At the same time, the potential of the gate terminal G2 rises by about 1.5V to about 3.3V. Accordingly, the potentials of the gate terminals G3 and G4 also increase by about 1.5V.
【００６２】次に、点灯信号ＩＤが図４（Ｄ）に示すよ
うにハイレベルからローレベルになると、発光ダイオー
ドＬ２が点灯する。Next, when the lighting signal ID changes from the high level to the low level as shown in FIG. 4D, the light emitting diode L2 is turned on.
【００６３】同様に、サイリスタＳ２がオンの時に、図
４（Ｂ）に示すように転送クロックＣＫ１が再びローレ
ベルになり、点灯信号ＩＤがハイレベルになると、サイ
リスタＳ３がターンオンすると共に、発光ダイオードＬ
２が非点灯になる。Similarly, when the thyristor S2 is on, the transfer clock CK1 goes low again as shown in FIG. 4B, and when the lighting signal ID goes high, the thyristor S3 is turned on and the light emitting diode is turned on. L
2 turns off.
【００６４】そして、図４（Ｃ）に示すように転送クロ
ックＣＫ２がハイレベルになると、サイリスタＳ２はタ
ーンオフする。When the transfer clock CK2 goes high as shown in FIG. 4C, the thyristor S2 turns off.
【００６５】以下同様にしてサイリスタＳ１〜Ｓ４を順
次オンさせると共に、これに同期して点灯信号ＩＤを順
次ローレベルにすることにより、発光ダイオードＬ１〜
Ｌ４を順次点灯させる。Similarly, the thyristors S1 to S4 are sequentially turned on in the same manner, and the lighting signal ID is sequentially set to the low level in synchronization with the thyristors S1 to S4.
L4 is sequentially turned on.
【００６６】なお、図４（Ｄ），（Ｅ）に示すように、
コントロール信号Ｃ１，Ｃ２は、サイリスタを確実にタ
ーンオンさせることができる時間以上で、かつ点灯信号
がローレベルになるまでの期間だけハイレベルとなる。As shown in FIGS. 4D and 4E,
The control signals C1 and C2 are at the high level only for a period of time equal to or longer than the time when the thyristor can be reliably turned on and until the lighting signal becomes the low level.
【００６７】このように、ターンオンする期間だけ転送
クロックＣＫ１，ＣＫ２をオーバーシュートさせるた
め、低電圧駆動でも確実にサイリスタをターンオンさせ
ることができると共に、オン状態での駆動電流を小さく
することができ、発熱を低減させることができる。ま
た、低電圧で駆動することができるため、消費電力を抑
え、ノイズを低減することができる。As described above, since the transfer clocks CK1 and CK2 are overshot only during the turn-on period, the thyristor can be reliably turned on even at a low voltage drive, and the drive current in the on-state can be reduced. Heat generation can be reduced. Further, since driving can be performed at a low voltage, power consumption can be suppressed and noise can be reduced.
【００６８】［第２実施形態］以下、本発明の第２実施
形態について説明する。図５には、本実施形態に係るＳ
ＬＥＤ１０、及び該ＳＬＥＤ１０を駆動するための駆動
装置４１が示されている。なお、ＳＬＥＤ１０は図１に
示すＳＬＥＤと同一構成のため説明を省略する。[Second Embodiment] Hereinafter, a second embodiment of the present invention will be described. FIG. 5 shows S according to the present embodiment.
An LED 10 and a driving device 41 for driving the SLED 10 are shown. Note that the SLED 10 has the same configuration as the SLED shown in FIG.
【００６９】図５に示すように、駆動装置４１は、出力
回路２１、２２、２３、コイル５１，５２、抵抗５３，
５４、Ｒ３、及び信号発生回路１３を含んで構成されて
いる。なお、本実施形態に係る信号発生回路１３では、
コントロール信号Ｃ１，Ｃ２は出力しない。また、出力
回路２１、２２、２３は、前述した図１に示す駆動装置
と同様であるので詳細な説明は省略する。As shown in FIG. 5, the driving device 41 comprises output circuits 21, 22, 23, coils 51, 52, a resistor 53,
54, R3 and the signal generation circuit 13. In the signal generation circuit 13 according to the present embodiment,
The control signals C1 and C2 are not output. The output circuits 21, 22, and 23 are the same as those of the driving device shown in FIG.
【００７０】駆動装置４１は、図５に示すように、出力
回路２１と抵抗Ｒ１との間にコイル５１の一端が接続さ
れている。コイル５１の他端は、抵抗５３を介して接地
されている。また、出力回路２２と抵抗Ｒ２との間にコ
イル５２の一端が接続されている。コイル５２の他端
は、抵抗５４を介して接地されている。As shown in FIG. 5, the driving device 41 has one end of a coil 51 connected between the output circuit 21 and the resistor R1. The other end of the coil 51 is grounded via a resistor 53. One end of the coil 52 is connected between the output circuit 22 and the resistor R2. The other end of the coil 52 is grounded via a resistor 54.
【００７１】次に、本実施形態の作用について図６に示
すタイミングチャートを参照して説明する。Next, the operation of the present embodiment will be described with reference to the timing chart shown in FIG.
【００７２】転送クロックＣＫ１がハイレベルの時に
は、コイル５１に電流が流れ、エネルギーＥ（＝１／２
・Ｌ・Ｉ2：Ｌはコイルのインダクタンス、Ｉはコイル
を流れる電流）が蓄えられる。When the transfer clock CK1 is at a high level, a current flows through the coil 51 and the energy E (= 1/2)
L · I 2 : L is the inductance of the coil, and I is the current flowing through the coil.
【００７３】そして、図６（Ａ）に示すように信号発生
回路１３から出力されるスタート信号ＣＫＳがハイレベ
ルになり、動作の開始が指示されると、サイリスタＳ１
のゲート端子Ｇ１がハイレベルとなる。Then, as shown in FIG. 6A, when the start signal CKS output from the signal generation circuit 13 becomes high level and the start of operation is instructed, the thyristor S1
Gate terminal G1 attains a high level.
【００７４】このようにスタート信号ＣＫＳがハイレベ
ルの時に、出力回路２１から出力された転送クロックＣ
Ｋ１がローレベルになると、コイル５１の逆起電力によ
り転送クロックＣＫ１が図６（Ｂ）に示すようにオーバ
ーシュートしてサイリスタＳ１に電流が流れ、サイリス
タＳ１がターンオンする。As described above, when the start signal CKS is at the high level, the transfer clock C output from the output circuit 21 is output.
When K1 goes low, the transfer clock CK1 overshoots due to the back electromotive force of the coil 51, and a current flows through the thyristor S1 as shown in FIG. 6B, and the thyristor S1 turns on.
【００７５】なお、コイル５１のインダクタンス値と抵
抗５３の抵抗値は、前記エネルギーＥ＞サイリスタをオ
ンするのに必要なエネルギー、となるように予め設定さ
れる。The inductance value of the coil 51 and the resistance value of the resistor 53 are set in advance so that the energy E> the energy required to turn on the thyristor.
【００７６】そして、点灯信号ＩＤが図６（Ｄ）に示す
ようにハイレベルからローレベルになると、発光ダイオ
ードＬ１のカソード端子の電位が低くなり、発光ダイオ
ードＬ１が点灯する。When the lighting signal ID changes from the high level to the low level as shown in FIG. 6D, the potential of the cathode terminal of the light emitting diode L1 decreases, and the light emitting diode L1 lights up.
【００７７】また、転送クロックＣＫ１がローレベルの
間は図６（Ｃ）に示すように転送クロックＣＫ２はハイ
レベルであり、この期間にコイル５２に電流が流れ、エ
ネルギーＥ（＝１／２・Ｌ・Ｉ2：Ｌはコイルのインダ
クタンス、Ｉはコイルを流れる電流）が蓄えられる。While the transfer clock CK1 is at the low level, the transfer clock CK2 is at the high level as shown in FIG. 6C. During this period, a current flows through the coil 52 and the energy E (=＝ · ・). L · I 2 : L is the inductance of the coil, and I is the current flowing through the coil.
【００７８】次に、サイリスタＳ１がオンの時に、転送
クロックＣＫ２がローレベルになると共に点灯信号ＩＤ
がハイレベルになると、転送クロックＣＫ２はコイル５
２の逆起電力により図６（Ｃ）に示すようにオーバーシ
ュートしてサイリスタＳ２がターンオンし、発光ダイオ
ードＬ１が非点灯になる。Next, when the thyristor S1 is on, the transfer clock CK2 goes low and the lighting signal ID
Becomes high level, the transfer clock CK2 becomes the coil 5
As shown in FIG. 6C, the back electromotive force causes an overshoot, turning on the thyristor S2 and turning off the light emitting diode L1.
【００７９】なお、コイル５２のインダクタンス値と抵
抗５４の抵抗値は、前記エネルギーＥ＞サイリスタをオ
ンするのに必要なエネルギー、となるように予め設定さ
れる。The inductance value of the coil 52 and the resistance value of the resistor 54 are set in advance so that the energy E> the energy required to turn on the thyristor.
【００８０】そして、図６（Ｂ）に示すように転送クロ
ックＣＫ１がハイレベルになると、サイリスタＳ１はタ
ーンオフし、点灯信号ＩＤがハイレベルからローレベル
になると、発光ダイオードＬ２が点灯する。As shown in FIG. 6B, when the transfer clock CK1 goes high, the thyristor S1 turns off, and when the lighting signal ID goes from high to low, the light emitting diode L2 turns on.
【００８１】このようにしてサイリスタＳ１〜Ｓ４を順
次オンさせると共に、これに同期して点灯信号ＩＤを順
次ローレベルにすることにより、発光ダイオードＬ１〜
Ｌ４を順次点灯させる。As described above, the thyristors S1 to S4 are sequentially turned on, and the lighting signals ID are sequentially set to the low level in synchronization with the thyristors S1 to S4.
L4 is sequentially turned on.
【００８２】このように、ターンオンする期間だけコイ
ル５１，５２の逆起電力を利用して転送クロックＣＫ
１，ＣＫ２をオーバーシュートさせるため、低電圧駆動
でも確実にサイリスタをターンオンさせることができる
と共に、オン状態での駆動電流を小さくすることがで
き、発熱を低減させることができる。また、低電圧で駆
動することができるため、消費電力を抑え、ノイズを低
減することができる。As described above, the transfer clock CK is generated by using the back electromotive force of the coils 51 and 52 only during the turn-on period.
Since the CK1 and CK2 overshoot, the thyristor can be reliably turned on even with low voltage driving, and the driving current in the ON state can be reduced, thereby reducing heat generation. Further, since driving can be performed at a low voltage, power consumption can be suppressed and noise can be reduced.
【００８３】［第３実施形態］以下、本発明の第３実施
形態について説明する。図７には、本実施形態に係るＳ
ＬＥＤ８０、及び該ＳＬＥＤ８０を駆動するための駆動
装置５１が示されている。なお、ＳＬＥＤ８０は、抵抗
Ｒ１，Ｒ２が無い点を除いて図１に示すＳＬＥＤ１０と
同一構成のため説明は省略する。[Third Embodiment] Hereinafter, a third embodiment of the present invention will be described. FIG. 7 shows S according to the present embodiment.
An LED 80 and a driving device 51 for driving the SLED 80 are shown. Note that the SLED 80 has the same configuration as the SLED 10 shown in FIG. 1 except that the resistors R1 and R2 are not provided, and a description thereof will be omitted.
【００８４】図７に示すように、駆動装置５１は、出力
回路６１、６２、２３、及び信号発生回路１３を含んで
構成されている。なお、本実施形態に係る信号発生回路
１３では、コントロール信号Ｃ１，Ｃ２に代えて、図８
（Ｄ），（Ｅ）に示すようなコントロール信号ＲＧ１，
ＲＧ２を出力する。また、出力回路２３は、前述した図
１に示す駆動装置と同様であるので詳細な説明は省略す
る。As shown in FIG. 7, the driving device 51 includes output circuits 61, 62, and 23 and the signal generating circuit 13. In the signal generating circuit 13 according to the present embodiment, the control signals C1 and C2 are used instead of the control signals C1 and C2 in FIG.
Control signals RG1 and RG1 as shown in (D) and (E).
RG2 is output. The output circuit 23 is the same as the driving device shown in FIG.
【００８５】出力回路６１は、図７に示すように、Ｐチ
ャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭ
ＯＳトランジスタＮ１との間にＮチャネル型のＭＯＳト
ランジスタ６３が接続されており、ＭＯＳトランジスタ
６３のドレインが奇数番目のサイリスタＳ１，Ｓ３のカ
ソード端子Ｋ１，Ｋ３に接続されている。ＭＯＳトラン
ジスタ６３は、ゲートに入力される電圧が高くなるに従
って抵抗値が小さくなり、ゲートに入力される電圧が低
くなるに従って抵抗値が大きくなる。ＭＯＳトランジス
タ６３のゲートには、図８（Ｄ）に示すようなコントロ
ール信号ＲＧ１が入力される。なお、図８（Ｄ）では、
コントロール信号ＲＧ１はデジタル的な信号となってい
るが、アナログ信号を入力してもよい。As shown in FIG. 7, the output circuit 61 includes a P-channel MOS transistor P1 and an N-channel MOS transistor P1.
An N-channel MOS transistor 63 is connected between the OS transistor N1 and the drain of the MOS transistor 63 is connected to the cathode terminals K1 and K3 of the odd-numbered thyristors S1 and S3. The resistance value of the MOS transistor 63 decreases as the voltage input to the gate increases, and increases as the voltage input to the gate decreases. The control signal RG1 as shown in FIG. 8D is input to the gate of the MOS transistor 63. In FIG. 8D,
Although the control signal RG1 is a digital signal, an analog signal may be input.
【００８６】出力回路６２は、図７に示すように、Ｐチ
ャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭ
ＯＳトランジスタＮ２との間にＮチャネル型のＭＯＳト
ランジスタ６４が接続されており、ＭＯＳトランジスタ
６４のドレインが偶数番目のサイリスタＳ２，Ｓ４のカ
ソード端子Ｋ２，Ｋ４に接続されている。ＭＯＳトラン
ジスタ６４は、ゲートに入力される電圧が高くなるに従
って抵抗値が小さくなり、ゲートに入力される電圧が低
くなるに従って抵抗値が大きくなる。ＭＯＳトランジス
タ６４のゲートには、図８（Ｅ）に示すようなコントロ
ール信号ＲＧ２が入力される。なお、図８（Ｅ）では、
コントロール信号ＲＧ１はデジタル的な信号となってい
るが、アナログ信号を入力してもよい。As shown in FIG. 7, the output circuit 62 includes a P-channel MOS transistor P2 and an N-channel MOS transistor P2.
An N-channel MOS transistor 64 is connected to the OS transistor N2, and the drain of the MOS transistor 64 is connected to the cathode terminals K2, K4 of the even-numbered thyristors S2, S4. The resistance value of the MOS transistor 64 decreases as the voltage input to the gate increases, and increases as the voltage input to the gate decreases. The control signal RG2 as shown in FIG. 8E is input to the gate of the MOS transistor 64. In FIG. 8E,
Although the control signal RG1 is a digital signal, an analog signal may be input.
【００８７】次に、本実施形態の作用について図８に示
すタイミングチャートを参照して説明する。Next, the operation of the present embodiment will be described with reference to the timing chart shown in FIG.
【００８８】まず、図８（Ａ）に示すように信号発生回
路１３から出力されるスタート信号ＣＫＳがハイレベル
になり、動作の開始が指示されると、サイリスタＳ１の
ゲート端子Ｇ１がハイレベルとなる。このようにスター
ト信号ＣＫＳがハイレベルの時に、図８（Ｂ）に示すよ
うに転送クロックＣＫ１’がハイレベル、すなわち出力
回路２１から出力される転送クロックＣＫ１がローレベ
ルになると共に、図８（Ｄ）に示すように信号発生回路
１３から出力されたコントロール信号ＲＧ１の制御電圧
が高くなると、ＭＯＳトランジスタ６３の抵抗値が低く
なると共にＭＯＳトランジスタＮ１がオンするため、サ
イリスタＳ１に電流が流れやすくなり、サイリスタＳ１
がターンオンする。First, as shown in FIG. 8A, when the start signal CKS output from the signal generation circuit 13 goes high and an operation start is instructed, the gate terminal G1 of the thyristor S1 goes high. Become. As shown in FIG. 8B, when the start signal CKS is at the high level, the transfer clock CK1 'is at the high level, that is, the transfer clock CK1 output from the output circuit 21 is at the low level, as shown in FIG. As shown in D), when the control voltage of the control signal RG1 output from the signal generation circuit 13 increases, the resistance value of the MOS transistor 63 decreases and the MOS transistor N1 turns on, so that current easily flows through the thyristor S1. , Thyristor S1
Turns on.
【００８９】また、このとき図８（Ｃ）に示すように転
送クロックＣＫ２’はローレベル、すなわち転送クロッ
クＣＫ２はハイレベルなので、偶数番目のサイリスタＳ
２，Ｓ４はオフのままである。さらに、点灯信号ＩＤは
図８（Ｆ）に示すようにハイレベルなので発光ダイオー
ドＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオー
ドＬ１〜Ｌ４は点灯しない。At this time, as shown in FIG. 8C, since the transfer clock CK2 'is at the low level, that is, the transfer clock CK2 is at the high level, the even-numbered thyristor S
2, S4 remains off. Further, since the lighting signal ID is at a high level as shown in FIG. 8F, the potentials of the cathode terminals of the light emitting diodes L1 to L4 are high and the light emitting diodes L1 to L4 do not light.
【００９０】そして、点灯信号ＩＤが図８（Ｆ）に示す
ようにハイレベルからローレベルになると、発光ダイオ
ードＬ１のカソード端子の電位が低くなり、発光ダイオ
ードＬ１が点灯する。When the lighting signal ID changes from the high level to the low level as shown in FIG. 8F, the potential of the cathode terminal of the light emitting diode L1 decreases, and the light emitting diode L1 lights up.
【００９１】次に、サイリスタＳ１がオンの時に、図８
（Ｃ）に示すように転送クロックＣＫ２’がハイレベ
ル、すなわち転送クロックＣＫ２がローレベルになると
共に図８（Ｅ）に示すようにコントロール信号ＲＧ２の
制御電圧が高くなると、ＭＯＳトランジスタ６４の抵抗
値が低くなると共にＭＯＳトランジスタＮ２がオンする
ため、サイリスタＳ２に電流が流れやすくなり、サイリ
スタＳ２がターンオンする。Next, when the thyristor S1 is on, FIG.
As shown in FIG. 8C, when the transfer clock CK2 'goes high, that is, when the transfer clock CK2 goes low and the control voltage of the control signal RG2 increases as shown in FIG. Is lowered and the MOS transistor N2 is turned on, so that current easily flows through the thyristor S2, and the thyristor S2 is turned on.
【００９２】この状態で図８（Ｆ）に示すように点灯信
号ＩＤがハイレベルになると、発光ダイオードＬ１が非
点灯になる。In this state, when the lighting signal ID goes high as shown in FIG. 8F, the light emitting diode L1 is turned off.
【００９３】そして、図８（Ｂ）に示すように転送クロ
ックＣＫ１’がローレベル、すなわち、転送クロックＣ
Ｋ１がハイレベルになると、サイリスタＳ１はターンオ
フすり、点灯信号ＩＤがハイレベルからローレベルにな
ると、発光ダイオードＬ２が点灯する。Then, as shown in FIG. 8B, the transfer clock CK1 'is at the low level,
When K1 becomes high level, the thyristor S1 is turned off, and when the lighting signal ID changes from high level to low level, the light emitting diode L2 is turned on.
【００９４】このようにしてサイリスタＳ１〜Ｓ４を順
次オンさせると共に、これに同期して点灯信号ＩＤを順
次ローレベルにすることにより、発光ダイオードＬ１〜
Ｌ４を順次点灯させる。As described above, the thyristors S1 to S4 are sequentially turned on, and the lighting signal ID is sequentially set to the low level in synchronization with the thyristors S1 to S4.
L4 is sequentially turned on.
【００９５】なお、図８（Ｄ），（Ｅ）に示すように、
コントロール信号ＲＧ１，ＲＧ２は、サイリスタを確実
にターンオンさせることができる時間以上で、かつ点灯
信号がローレベルになるまでの期間だけハイレベルとな
る。As shown in FIGS. 8D and 8E,
The control signals RG1 and RG2 are at a high level only for a period of time equal to or longer than the time during which the thyristor can be reliably turned on and until the lighting signal becomes a low level.
【００９６】このように、ターンオンする期間だけＭＯ
Ｓトランジスタ６３，６４をオンさせることによりサイ
リスタに電流を流しやすくするため、低電圧駆動でも確
実にサイリスタをターンオンさせることができると共
に、オン状態での駆動電流を小さくすることができ、発
熱を低減させることができる。また、低電圧で駆動する
ことができるため、消費電力を抑え、ノイズを低減する
ことができる。Thus, the MO is turned on only during the turn-on period.
By turning on the S-transistors 63 and 64, a current can easily flow through the thyristor, so that the thyristor can be reliably turned on even at low voltage driving, and the driving current in the on-state can be reduced, thereby reducing heat generation. Can be done. Further, since driving can be performed at a low voltage, power consumption can be suppressed and noise can be reduced.
【００９７】[0097]
【発明の効果】上記に示したように、本発明は、低電圧
駆動でも高速かつ安定的に発光素子を順次オンさせるこ
とができる、という効果を有する。As described above, the present invention has an effect that the light emitting elements can be sequentially turned on quickly and stably even at a low voltage driving.
【図１】 ＳＬＥＤ及び駆動装置の回路図である。FIG. 1 is a circuit diagram of an SLED and a driving device.
【図２】 信号発生回路のブロック図である。FIG. 2 is a block diagram of a signal generation circuit.
【図３】 マイナス電源の一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of a negative power supply.
【図４】 ＳＬＥＤ及び駆動装置の各部の動作タイミン
グチャートである。FIG. 4 is an operation timing chart of each unit of the SLED and the driving device.
【図５】 ＳＬＥＤ及び駆動装置の回路図である。FIG. 5 is a circuit diagram of an SLED and a driving device.
【図６】 ＳＬＥＤ及び駆動装置の各部の動作タイミン
グチャートである。FIG. 6 is an operation timing chart of each unit of the SLED and the driving device.
【図７】 ＳＬＥＤ及び駆動装置の回路図である。FIG. 7 is a circuit diagram of an SLED and a driving device.
【図８】 ＳＬＥＤ及び駆動装置の各部の動作タイミン
グチャートである。FIG. 8 is an operation timing chart of each unit of the SLED and the driving device.
【図９】 ＳＬＥＤ内のＬＥＤ単体の駆動装置図であ
る。FIG. 9 is a diagram of a driving device of a single LED in an SLED.
【図１０】 ＳＬＥＤ及び駆動装置の回路図である。FIG. 10 is a circuit diagram of an SLED and a driving device.
【図１１】 ＳＬＥＤ及び駆動装置の各部の動作タイミ
ングチャートである。FIG. 11 is an operation timing chart of each unit of the SLED and the driving device.
１０ ＳＬＥＤ（発光素子アレイ） １１ 駆動回路 １２、１６ 電源ライン １３ 信号発生回路（駆動信号発生手段） １４ 抵抗 ２１，２２，２３、 出力回路 ５１、５２ コイル ６３、６４ ＭＯＳトランジスタ（抵抗調整手段） ９０ サイリスタ Ｓ１〜Ｓ４ サイリスタ（スイッチ素子） Ａ１〜Ａ４ アノード端子（入力端） Ｋ１〜Ｋ４ カソード端子（出力端） Ｇ１〜Ｇ４ ゲート端子（制御端） Ｒ１，Ｒ２ 抵抗 ＣＲ１〜ＣＲ４ ダイオード Ｌ１〜Ｌ４ 発光ダイオード（発光素子） ＡＳ１、ＡＳ２ アナログスイッチ（スイッチ手段） ＶＥＥ マイナス電源（電源） REFERENCE SIGNS LIST 10 SLED (light emitting element array) 11 drive circuit 12, 16 power supply line 13 signal generation circuit (drive signal generation means) 14 resistance 21, 22, 23, output circuit 51, 52 coil 63, 64 MOS transistor (resistance adjustment means) 90 Thyristor S1 to S4 Thyristor (switch element) A1 to A4 Anode terminal (input terminal) K1 to K4 Cathode terminal (output terminal) G1 to G4 Gate terminal (control terminal) R1, R2 Resistance CR1 to CR4 Diode L1 to L4 Light emitting diode ( Light emitting element) AS1, AS2 Analog switch (switch means) VEE Negative power supply (power supply)
Claims (4)
るための入力端、電力を出力するための出力端、及び入
力された電力を前記出力端から出力させるための制御信
号を入力するための制御端を備え、かつ前記制御端に制
御信号が入力されることによりオン状態を保持し、前記
複数の発光素子を各々点灯可能状態にする複数のスイッ
チ素子と、を備えた発光素子アレイの駆動装置におい
て、 前記複数のスイッチ素子を順次オンさせるための駆動信
号を発生して前記出力端へ出力する駆動信号発生手段
と、 前記スイッチ素子がターンオンする期間と前記発光素子
が点灯可能な期間とで前記駆動信号の信号レベルを異な
らせる信号レベル変更手段と、 を備えたことを特徴とする発光素子アレイ駆動装置。A plurality of light-emitting elements, an input terminal provided for the plurality of light-emitting elements, an input terminal for inputting power, an output terminal for outputting power, and an output terminal for inputting power. A control terminal for inputting a control signal for outputting from the plurality of light-emitting elements, and a control signal is input to the control terminal to maintain an on-state, and to set the plurality of light-emitting elements to a light-emitting state. A driving element for driving the light emitting element array, comprising: a switching element; a driving signal generating means for generating a driving signal for sequentially turning on the plurality of switching elements and outputting the driving signal to the output terminal; and the switching element is turned on. A light-emitting element driving device, comprising: signal level changing means for making a signal level of the drive signal different between a period and a period during which the light-emitting element can be turned on.
チ素子の出力端と前記駆動信号発生手段との間に一端が
接続され、かつ前記スイッチ素子がターンオンする期間
にオンするスイッチ手段と、前記スイッチ手段の他端と
接続され、かつ前記スイッチ手段がオンした時に、前記
出力端の電位を前記スイッチ素子がオンするのに必要な
電位まで低下させるための電源と、で構成されたことを
特徴とする請求項１記載の発光素子アレイ駆動装置。2. The switch means, wherein one end of the signal level changing means is connected between an output terminal of the switch element and the drive signal generating means, and the switch is turned on during a period in which the switch element is turned on. A power source connected to the other end of the means, and for reducing the potential of the output terminal to a potential required for the switch element to be turned on when the switch means is turned on. The light emitting element array driving device according to claim 1.
チ素子の出力端と前記駆動信号発生手段との間に一端が
接続され、かつ前記スイッチ素子がターンオンする期間
に逆起電力を発生させるコイルであることを特徴とする
請求項１記載の発光素子アレイ駆動装置。3. The signal level changing means includes a coil having one end connected between an output terminal of the switch element and the drive signal generating means, and generating a back electromotive force during a period in which the switch element is turned on. 2. The light emitting element array driving device according to claim 1, wherein:
チ素子がターンオンする期間に前記スイッチ素子の出力
端と前記駆動信号発生手段との間の抵抗値を低下させる
抵抗値調整手段であることを特徴とする請求項１記載の
発光素子アレイ駆動装置。4. The signal level changing means is a resistance value adjusting means for reducing a resistance value between an output terminal of the switch element and the drive signal generating means during a period in which the switch element is turned on. The light emitting element array driving device according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335116A JP3975669B2 (en) | 2000-11-01 | 2000-11-01 | Light emitting device array drive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335116A JP3975669B2 (en) | 2000-11-01 | 2000-11-01 | Light emitting device array drive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141554A true JP2002141554A (en) | 2002-05-17 |
| JP3975669B2 JP3975669B2 (en) | 2007-09-12 |
Family
ID=18810922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335116A Expired - Fee Related JP3975669B2 (en) | 2000-11-01 | 2000-11-01 | Light emitting device array drive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975669B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250853A (en) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | Self-scanning type light-emitting element array |
| US20110234734A1 (en) * | 2010-03-24 | 2011-09-29 | Oki Data Corporation | Driving device, optical print head and image forming device |
| JP2012045888A (en) * | 2010-08-30 | 2012-03-08 | Oki Data Corp | Driving device, print head, and image forming device |
| JP2012051125A (en) * | 2010-08-31 | 2012-03-15 | Oki Data Corp | Driver apparatus, print head, and image forming apparatus |
| JP2012206484A (en) * | 2011-03-30 | 2012-10-25 | Oki Data Corp | Drive device, print head, and image forming device |
| JP2015074194A (en) * | 2013-10-10 | 2015-04-20 | 富士ゼロックス株式会社 | Optical scanner and image forming apparatus |
| JP2020179548A (en) * | 2019-04-24 | 2020-11-05 | 株式会社沖データ | Semiconductor composite device, print head and image formation apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263668A (en) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | Light emitter |
| JP2002079704A (en) * | 2000-09-05 | 2002-03-19 | Nippon Sheet Glass Co Ltd | Method and circuit for driving self scanning type light- emitting element array |
-
2000
- 2000-11-01 JP JP2000335116A patent/JP3975669B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02263668A (en) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | Light emitter |
| JP2002079704A (en) * | 2000-09-05 | 2002-03-19 | Nippon Sheet Glass Co Ltd | Method and circuit for driving self scanning type light- emitting element array |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250853A (en) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | Self-scanning type light-emitting element array |
| US20110234734A1 (en) * | 2010-03-24 | 2011-09-29 | Oki Data Corporation | Driving device, optical print head and image forming device |
| JP2011194856A (en) * | 2010-03-24 | 2011-10-06 | Oki Data Corp | Driving device, optical print head, and image forming device |
| US8581946B2 (en) * | 2010-03-24 | 2013-11-12 | Oki Data Corporation | Driving device, optical print head and image forming device |
| JP2012045888A (en) * | 2010-08-30 | 2012-03-08 | Oki Data Corp | Driving device, print head, and image forming device |
| JP2012051125A (en) * | 2010-08-31 | 2012-03-15 | Oki Data Corp | Driver apparatus, print head, and image forming apparatus |
| JP2012206484A (en) * | 2011-03-30 | 2012-10-25 | Oki Data Corp | Drive device, print head, and image forming device |
| JP2015074194A (en) * | 2013-10-10 | 2015-04-20 | 富士ゼロックス株式会社 | Optical scanner and image forming apparatus |
| JP2020179548A (en) * | 2019-04-24 | 2020-11-05 | 株式会社沖データ | Semiconductor composite device, print head and image formation apparatus |
| JP7192642B2 (en) | 2019-04-24 | 2022-12-20 | 沖電気工業株式会社 | Semiconductor composite device, print head and image forming device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3975669B2 (en) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8884555B2 (en) | Light-emitting element array, driving device, and image forming apparatus | |
| JP3308801B2 (en) | Recording element array | |
| JP4847486B2 (en) | Drive circuit, LED head, and image forming apparatus | |
| JP4411723B2 (en) | Self-scanning light emitting device array | |
| EP2184171B1 (en) | Light-emitting element chip | |
| KR20060045699A (en) | Method of driving a self-scanning type light-emitting element array | |
| JP5573143B2 (en) | Light emitting element array driving device, print head, image forming apparatus, and signal supply method | |
| JP4420468B2 (en) | Drive circuit, LED head, and image forming apparatus | |
| JP3975669B2 (en) | Light emitting device array drive device | |
| JP4370776B2 (en) | Light emitting element array driving apparatus and print head | |
| JP4164997B2 (en) | Driving method and driving circuit for self-scanning light emitting element array | |
| JP4284983B2 (en) | Self-scanning light emitting element array chip and optical writing head | |
| JP2011204973A (en) | Drive circuit, driving device, and image forming apparatus | |
| JP2001301231A (en) | Self-scanning type light emitting element array and driving method | |
| JP3710231B2 (en) | Driving method of self-scanning light emitting device | |
| JP4165003B2 (en) | Self-scanning light emitting element array driving method and image forming apparatus | |
| JP4265049B2 (en) | Drive circuit for self-scanning light emitting element array | |
| KR100325950B1 (en) | Drive apparatus and method of light emission element array | |
| JP4438174B2 (en) | Driving method of self-scanning light emitting element array | |
| JP3387803B2 (en) | LED array drive | |
| JP4158308B2 (en) | Self-scanning light emitting device | |
| JPH09127914A (en) | Self-scanning light emitting device | |
| JPH0999582A (en) | Driving method for self-scanning type light-emitting device | |
| JP2015074178A (en) | Light emitting component, print head, and image formation device | |
| JP2012020498A (en) | Light-emitting device, print head, and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3975669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |