JP2002141532A - Method for manufacturing integrated photosensor - Google Patents

Method for manufacturing integrated photosensor

Info

Publication number
JP2002141532A
JP2002141532A JP2000335386A JP2000335386A JP2002141532A JP 2002141532 A JP2002141532 A JP 2002141532A JP 2000335386 A JP2000335386 A JP 2000335386A JP 2000335386 A JP2000335386 A JP 2000335386A JP 2002141532 A JP2002141532 A JP 2002141532A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000335386A
Other languages
Japanese (ja)
Inventor
Tsutomu Murakami
勉 村上
Koichi Shimizu
孝一 清水
Toshihito Yoshino
豪人 吉野
Yoshifumi Takeyama
祥史 竹山
Koji Tsuzuki
幸司 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000335386A priority Critical patent/JP2002141532A/en
Publication of JP2002141532A publication Critical patent/JP2002141532A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method manufacturing an integrated photosensor which prevents short-circuiting between scribe lines to provide a good yield and a high reliability in a long use. SOLUTION: The method of manufacturing a plurality of integrated photosensors arranged on the same substrate, each composed of at least a lower electrode layer 103, a semiconductor layer 105 and an upper electrode 107, comprises a step of forming an insulation film 108 on the surface of the electrode layer or the semiconductor layer and a step of scribing at least the electrode layer or the semiconductor layer, starting from the insulation film 108.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池や薄膜ト
ランジスター等に使用される機能性光起電力素子の製造
方法に係り、特に整流機能を有する集積型光起電力素子
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a functional photovoltaic device used for a solar cell, a thin film transistor, and the like, and more particularly to a method of manufacturing an integrated photovoltaic device having a rectifying function. is there.

【0002】[0002]

【従来の技術】 従来より、光起電力素子の出力電圧を
高めるために、同一の基板上に形成された光起電力素子
を複数に分割し、直列接続することによって集積化する
集積型光起電力素子が知られている。その方法として、
レーザーを用いて透明導電層や光電変換層を分割する技
術、即ちレーザースクライブの技術が検討され、数多く
提案されている。
2. Description of the Related Art Conventionally, in order to increase the output voltage of a photovoltaic element, an integrated photovoltaic element formed by dividing a photovoltaic element formed on the same substrate into a plurality of parts and connecting them in series is integrated. Power elements are known. As a method,
A technique of dividing a transparent conductive layer or a photoelectric conversion layer using a laser, that is, a laser scribe technique has been studied and many proposals have been made.

【0003】例えば特開平5−25173号公報には、
基板側薄膜電極と、該薄膜電極上に形成されたpin接
合からなる非晶質半導体と、該非晶質半導体層上に形成
された裏面薄膜電極とからなる複数の光電変換体がガラ
ス基板上に配設され、該光電変換体の一部が直列接続さ
れてなる集積型太陽電池モジュールの製造工程におい
て、前記非晶質半導体層の一部を除去する手段としてY
AGレーザーを用いる技術が開示されている。
[0003] For example, Japanese Patent Application Laid-Open No. 5-25173 discloses that
A plurality of photoelectric converters comprising a substrate-side thin film electrode, an amorphous semiconductor formed of a pin junction formed on the thin film electrode, and a back thin film electrode formed on the amorphous semiconductor layer are formed on a glass substrate. Y is provided as a means for removing a part of the amorphous semiconductor layer in a manufacturing process of an integrated solar cell module provided and part of the photoelectric converter being connected in series.
A technique using an AG laser is disclosed.

【0004】また、特開平7−307482号公報に
は、同一基板上に分離形成された基板側電極上に、第1
導電型半導体層、i型半導体層および上記第1導電型半
導体層とは反対の導電型の第2導電型半導体層を積層し
た積層半導体層を1層以上形成し、かつ上記積層半導体
層を半導体層分割分離溝により分割し、分割された上記
半導体層上に背面電極を形成し、隣接する上記積層半導
体層の基板側電極と背面側電極とを接続した集積型太陽
電池の製造工程において、レーザースクライブ法により
前記分割分離溝の形成を行う技術が開示されている。
Japanese Patent Application Laid-Open No. Hei 7-307482 discloses that a first electrode is provided on a substrate-side electrode separately formed on the same substrate.
Forming at least one stacked semiconductor layer in which a conductive semiconductor layer, an i-type semiconductor layer, and a second conductive semiconductor layer having a conductivity type opposite to that of the first conductive semiconductor layer are stacked; In a manufacturing process of an integrated solar cell in which a back electrode is formed on the divided semiconductor layer by dividing by a layer division separation groove, and a substrate side electrode and a back side electrode of the adjacent laminated semiconductor layer are connected, a laser is used. There is disclosed a technique for forming the divisional separation grooves by a scribe method.

【0005】さらに、特開平9−8337号公報には、
基板上に複数の領域に分割して設けられた第1電極層上
に、2つの第1電極層にわたって、一方の第1電極層上
に開口した接続用開口部を設けた複数の半導体層が設け
られ、半導体層上の接続用開口部を除く領域には導電体
層が設けられているとともに、この導電体層上に接続用
開口部を介して一方の第1電極層と電気的に接続した状
態で第2電極層が設けられることにより、第2電極層と
他方の第1電極層とによって挟まれる領域からなる単位
素子が複数直列に接続された集積化薄膜太陽電池の製造
工程において、レーザースクライブ法により電極層を溶
断する技術が開示されている。
Further, Japanese Patent Application Laid-Open No. 9-8337 discloses that
On a first electrode layer divided into a plurality of regions on a substrate, a plurality of semiconductor layers having connection openings formed on one of the first electrode layers over two first electrode layers are provided. A conductive layer is provided in a region other than the connection opening on the semiconductor layer, and is electrically connected to one of the first electrode layers via the connection opening on the conductor layer. In the manufacturing process of the integrated thin-film solar cell in which a plurality of unit elements composed of a region sandwiched by the second electrode layer and the other first electrode layer are connected in series by providing the second electrode layer in the A technique for fusing an electrode layer by a laser scribe method is disclosed.

【0006】そして、特開平9−36397号公報に
は、アモルファスシリコン層の両面に第1電極と第2電
極とが積層されており、第2電極は絶縁基板に密着して
積層されているとともに、隣り合う発電セルの第2電極
は絶縁溝で絶縁されており、隣り合う発電セルの第1電
極と第2電極はレーザー接続部で連結されており、この
レーザー接続部に隣接して設けられているレーザー切断
部が隣り合う発電セルの第1電極を切断してなる集積型
太陽電池の製造工程において、レーザースクライブ法に
より電極を切断し、レーザーウエルディング法により電
極を接続する技術が開示されている。
Japanese Unexamined Patent Application Publication No. 9-36397 discloses a first electrode and a second electrode laminated on both surfaces of an amorphous silicon layer, and the second electrode is laminated in close contact with an insulating substrate. The second electrode of an adjacent power generation cell is insulated by an insulating groove, and the first electrode and the second electrode of the adjacent power generation cell are connected by a laser connection, and are provided adjacent to the laser connection. In a manufacturing process of an integrated solar cell in which a laser cutting portion cuts a first electrode of an adjacent power generation cell, a technique of cutting an electrode by a laser scribe method and connecting the electrode by a laser welding method is disclosed. ing.

【0007】また、特開平9−129903号公報及び
特開平9−129906号公報には、基板上に第1電極
層、第1スタックセル、第2スタックセル及び第2電極
層からなる単位素子が複数個形成され、これらの複数の
単位素子が直列接続される集積化薄膜タンデム太陽電池
の製造工程において、レーザースクライブ法により電極
及び/またはセルを溶断して分割する技術が開示されて
いる。
Further, Japanese Patent Application Laid-Open Nos. 9-129903 and 9-129906 disclose a unit element comprising a first electrode layer, a first stack cell, a second stack cell, and a second electrode layer on a substrate. In a manufacturing process of an integrated thin film tandem solar cell in which a plurality of unit elements are formed and these plurality of unit elements are connected in series, a technique of fusing and dividing an electrode and / or a cell by a laser scribe method is disclosed.

【0008】次に、集積化光起電力素子(薄膜太陽電
池)の代表的な構成を説明する。図11は、従来の光起
電力素子の断面構造を示す模式図であり、従来より一般
的に採用されている集積型薄膜太陽電池の構造である。
Next, a typical configuration of an integrated photovoltaic element (thin film solar cell) will be described. FIG. 11 is a schematic diagram showing a cross-sectional structure of a conventional photovoltaic element, which is a structure of an integrated thin-film solar cell generally employed conventionally.

【0009】図11において、101は透光性の絶縁性
基板、103は下部電極層、105は半導体層、107
は上部電極層、109は上部電極層を分割する上部電極
分割溝、104は下部電極層103と半導体層105と
を分割する分割溝(半導体層の分割は必須ではない)を
示している。
In FIG. 11, 101 is a translucent insulating substrate, 103 is a lower electrode layer, 105 is a semiconductor layer, 107
Denotes an upper electrode layer, 109 denotes an upper electrode dividing groove for dividing the upper electrode layer, and 104 denotes a dividing groove for dividing the lower electrode layer 103 and the semiconductor layer 105 (division of the semiconductor layer is not essential).

【0010】上部電極層107とアモルファスシリコン
等よりなる半導体層105と下部電極層103を順次積
層し、半導体層105に設けられた接続部を介して、互
いに隣接する単位素子間が直列に接続されている。上部
電極層107としては、光を透過することが必要である
ことから通常酸化錫(SnO2)、酸化亜鉛(Zn
O)、酸化インジウム錫(ITO)等の透明導電膜が用
いられ、また下部電極層103としてはアルミニウム
(Al)、銀(Ag)、クロム(Cr)等の金属膜が用
いられる。
An upper electrode layer 107, a semiconductor layer 105 made of amorphous silicon or the like, and a lower electrode layer 103 are sequentially laminated, and unit elements adjacent to each other are connected in series via a connection portion provided in the semiconductor layer 105. ing. Since it is necessary to transmit light, the upper electrode layer 107 is usually made of tin oxide (SnO 2 ) or zinc oxide (Zn oxide).
O), a transparent conductive film such as indium tin oxide (ITO) or the like, and a metal film such as aluminum (Al), silver (Ag), chromium (Cr) or the like is used as the lower electrode layer 103.

【0011】このような従来の集積化薄膜太陽電池は、
次のような製造方法によって作製される。なお、スクラ
イブ方法としては、レーザーを使用している。
[0011] Such a conventional integrated thin-film solar cell,
It is manufactured by the following manufacturing method. Note that a laser is used as a scribe method.

【0012】図11に示すように、透光性の絶縁基板
(例えば、ガラス基板)101上に、SnO2、Zn
O、ITO等の透明導電膜を上部電極層107としてス
パッタリング法等により堆積し、集積化のためにレーザ
ースクライブ法により上部電極層107を発電領域に対
応して分離する。そして、レーザースクライブ時に発生
した溶断残渣を除去するために洗浄を行い、プラズマC
VD法によりpin接合構造を有する非晶質シリコン半
導体層(p層及び/又はn層は必要に応じて微結晶とす
ることもできる)105を全面にわたって堆積する。
As shown in FIG. 11, on a light-transmitting insulating substrate (for example, a glass substrate) 101, SnO 2 , Zn
A transparent conductive film such as O or ITO is deposited as the upper electrode layer 107 by a sputtering method or the like, and the upper electrode layer 107 is separated corresponding to a power generation region by a laser scribe method for integration. Then, cleaning is performed to remove the fusing residue generated during laser scribing, and plasma C is removed.
An amorphous silicon semiconductor layer 105 having a pin junction structure (a p-layer and / or an n-layer can be made of microcrystal if necessary) 105 is deposited over the entire surface by the VD method.

【0013】続いて、上部電極層107と同様にレーザ
ースクライブ法によって半導体層105の分離を行った
後、溶断残渣を除去するための洗浄を行う。さらに、A
l、Ag、Cr等の金属を単層または複層に堆積して下
部電極層103を形成し、上部電極層107と同様にレ
ーザースクライブ法により分離し、集積化された大面積
太陽電池が完成する。
Subsequently, after the semiconductor layer 105 is separated by a laser scribe method as in the case of the upper electrode layer 107, cleaning for removing the fusing residue is performed. Furthermore, A
A lower electrode layer 103 is formed by depositing metals such as l, Ag, and Cr in a single layer or multiple layers, and separated by a laser scribe method in the same manner as the upper electrode layer 107 to complete an integrated large-area solar cell. I do.

【0014】[0014]

【発明が解決しようとする課題】しかし、上記のような
レーザーやその他の方法で同一の基板上に形成された光
起電力素子を分割し、直列接続することによって集積化
する場合、以下のような問題が存在する。
However, when the photovoltaic elements formed on the same substrate by the above-described laser or other methods are divided and connected in series, the integration is performed as follows. Problems exist.

【0015】即ち、レーザーその他の方法による分割加
工時に切断を行う部分の金属層、半導体層、透明電極層
などの材料が飛散することにより切断されて微細になっ
た金属や半導体が分割溝に付着して電気的な絶縁が不充
分となり、良好な電気持性が得られなくなる。このよう
な微細な粉塵を防ぐためにエアブローを行いながら切断
を行うのが一般的であるが、従来の方法では粉塵が完全
にはとりきれずに切断部に残ってしまっていた。このよ
うにして発生したショート状態に起因する漏れ電流は上
部電極層107と下部電極層103との間に発生する電
圧に比例する。
That is, when a material such as a metal layer, a semiconductor layer, and a transparent electrode layer is cut off at the time of cutting at the time of division processing by a laser or other methods, fine metal or semiconductor cut and adhered to the division groove. As a result, electrical insulation becomes insufficient, and good electrical durability cannot be obtained. In order to prevent such fine dust, cutting is generally performed while air blowing is performed. However, in the conventional method, dust is not completely removed and remains in the cut portion. The leakage current caused by the short-circuit state thus generated is proportional to the voltage generated between the upper electrode layer 107 and the lower electrode layer 103.

【0016】一方、太陽電池は光が弱いときは、出力電
流は小さいが出力電圧はそれほど低下しないので、光が
弱い状態においても漏れ電流はそれほど減少しない。従
って、光が弱いときは相対的に漏れ電流による電力損失
が大きくなるという問題が起こる。
On the other hand, when the light is weak, the output current of the solar cell is small, but the output voltage does not decrease so much. Therefore, even when the light is weak, the leakage current does not decrease so much. Therefore, when the light is weak, there is a problem that the power loss due to the leakage current becomes relatively large.

【0017】このようなスクライブ部分のシャント問題
は、とりわけ抵抗の低い金属層や透明導電膜において発
生するものであり、半導体のように比較的抵抗が高い材
料での分割溝の短絡に比べて光起電力の低下が著しい。
Such a shunt problem at the scribe portion occurs particularly in a metal layer or a transparent conductive film having a low resistance, and is more difficult than a short circuit of the dividing groove made of a material having a relatively high resistance such as a semiconductor. The decrease in electromotive force is remarkable.

【0018】本発明は、上記課題に鑑み、スクライブラ
インにおけるショートを防止することにより歩留まりが
良好で、かつ長期使用時における信頼性の高い集積型光
起電力素子の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide a method of manufacturing an integrated photovoltaic device having a good yield by preventing a short circuit in a scribe line and having high reliability in long-term use. And

【0019】[0019]

【課題を解決するための手段】本発明らは、上記課題を
解決すべく鋭意検討を行った結果、切断を行う半導体層
または金属層(電極層)の上部に絶縁膜を形成し、該絶
縁膜を介して分割を行うことで、切断による粉塵がショ
ートを妨げ、歩留まりが良好で信頼性の高い集積型光起
電力素子が得られることを見出した。また、分割方法と
してはレーザーによる方法、サンドブラストによる方
法、超音波による方法などが好適に用いられ、切断時に
発生する導電性の粉塵を極力少なくし、且つ除去しやす
くすることが可能となることにより、前記課題を解決で
きることを見出し、本発明の完成に至ったものである。
Means for Solving the Problems The present inventors have made intensive studies to solve the above-mentioned problems, and as a result, have formed an insulating film on a semiconductor layer or a metal layer (electrode layer) to be cut. It has been found that by performing division through a film, dust due to cutting prevents short-circuiting, and a highly reliable integrated photovoltaic element with good yield can be obtained. Further, as a dividing method, a method using a laser, a method using a sand blast, a method using an ultrasonic wave, and the like are suitably used, and it is possible to minimize conductive dust generated at the time of cutting and to make it easy to remove. The inventors have found that the above problems can be solved, and have completed the present invention.

【0020】即ち本発明は、少なくとも下部電極層と、
半導体層と、上部電極層とからなる光起電力素子を同一
基板上に複数配列してなる集積型光起電力素子の製造方
法において、電極層または半導体層の表面に絶縁膜を形
成する工程と、該絶縁膜側から少なくとも電極層または
半導体層をスクライブする工程とを有することを特徴と
する。
That is, the present invention provides at least a lower electrode layer,
A method of manufacturing an integrated photovoltaic device in which a plurality of photovoltaic devices each including a semiconductor layer and an upper electrode layer are arranged on the same substrate; and a step of forming an insulating film on a surface of the electrode layer or the semiconductor layer. Scribing at least the electrode layer or the semiconductor layer from the insulating film side.

【0021】本発明の集積型光起電力素子の製造方法に
おいては、前記スクライブ工程が、レーザースクライブ
法、サンドブラストスクライブ法、または超音波スクラ
イブ法を用いて行われることが好ましい。
In the method of manufacturing an integrated photovoltaic device according to the present invention, it is preferable that the scribing step is performed by using a laser scribe method, a sand blast scribe method, or an ultrasonic scribe method.

【0022】また前記絶縁膜は、少なくともアクリル、
ポリエステル、またはポリイミドから選択される高分子
樹脂により形成されることが好ましい。
The insulating film is made of at least acrylic,
It is preferably formed of a polymer resin selected from polyester or polyimide.

【0023】また前記絶縁膜は、少なくともSiO、S
iO2、またはガラスから選択される無機材料により形
成されることが好ましい。
The insulating film is made of at least SiO, S
It is preferably formed of an inorganic material selected from iO 2 or glass.

【0024】さらに、前記絶縁膜のスクライブする部分
に開口部を形成することが好ましい。
Furthermore, it is preferable that an opening is formed in a portion of the insulating film to be scribed.

【0025】そして、前記半導体層が、光入射側から順
に少なくとも第1半導体層と第2半導体層を積層した構
造であり、かつ少なくとも第2半導体層の一部が柱状微
結晶構造を有するシリコン層により構成されていること
が好ましい。
The semiconductor layer has a structure in which at least a first semiconductor layer and a second semiconductor layer are laminated in this order from the light incident side, and at least a part of the second semiconductor layer has a columnar microcrystalline structure. Is preferable.

【0026】[0026]

【発明の実施の形態】以下、本発明の好適な実施の形態
を説明するが、本発明は本実施形態に限られない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below, but the present invention is not limited to these embodiments.

【0027】本発明の集積型光起電力素子の製造方法に
おいてスクライブしようとする材料表面に絶縁性材料を
形成することにより、導電性材料を絶縁性材料で被覆
し、切断によって生じる粉塵を最小限にでき、また粉塵
は絶縁性材料が導電性材料に積層された状態のものであ
るため導電性が低いものとなり、粉塵が切断後の分割溝
に残った場合でもショート状態を最小限にとどめること
ができる。
In the method of manufacturing an integrated photovoltaic device according to the present invention, by forming an insulating material on the surface of a material to be scribed, the conductive material is covered with the insulating material, and dust generated by cutting is minimized. The dust is in a state in which the insulating material is laminated on the conductive material, so the conductivity is low, and even if the dust remains in the divided groove after cutting, the short-circuit state should be minimized. Can be.

【0028】本発明の骨子は、切断により導電性の微細
な粒子になってしまう被切断材料の上に微細化を防ぐと
ともに短絡を防ぐような効果を有する材料を積層するこ
とであり、このような絶縁材料としては有機材料であれ
ばアクリル、ポリエステル、ポリイミドが好ましく、無
機材料であればSiO、SiO2、ガラスなどが好適に
用いられる。
The gist of the present invention is to laminate a material having an effect of preventing the miniaturization and preventing the short circuit on the material to be cut which becomes fine conductive particles by cutting. As an insulating material, acrylic, polyester, and polyimide are preferable as long as they are organic materials, and SiO, SiO 2 , glass and the like are suitably used as inorganic materials.

【0029】以下、本発明の集積型光起電力素子の構
成、及びその製造方法を添付図面に従って説明する。
Hereinafter, the structure of the integrated photovoltaic device of the present invention and the method of manufacturing the same will be described with reference to the accompanying drawings.

【0030】図1は、本発明の集積型光起電力素子の構
成例を示しており、(a)〜(f)は各製造工程におけ
る構造を示している。
FIG. 1 shows an example of the configuration of an integrated photovoltaic device according to the present invention, and (a) to (f) show the structure in each manufacturing process.

【0031】図1に示すように、本例の集積型光起電力
素子は、ステンレス鋼等の金属基板101上にSi
2、ポリイミドなどからなる絶縁層102が堆積さ
れ、Al、Cu、Ag等からなる反射層と酸化亜鉛、酸
化インジウム、酸化錫等からなる反射増加層から構成さ
れる下部電極103、分割溝104、半導体層105、
分割溝106、そしてITO等の透明導電膜からなる上
部電極107及び絶縁膜108から構成されている。
As shown in FIG. 1, the integrated type photovoltaic device of this embodiment has a metal substrate 101 made of stainless steel or the like on a silicon substrate.
An insulating layer 102 made of O 2 , polyimide, or the like is deposited, a lower electrode 103 made of a reflective layer made of Al, Cu, Ag, or the like, and a reflection increasing layer made of zinc oxide, indium oxide, tin oxide, or the like, and a dividing groove 104. , The semiconductor layer 105,
It comprises a dividing groove 106, an upper electrode 107 made of a transparent conductive film such as ITO, and an insulating film 108.

【0032】図1(a)は、基板101の表面に絶縁層
102が堆積された状態を表している。
FIG. 1A shows a state where an insulating layer 102 is deposited on the surface of a substrate 101.

【0033】図1(b)は、さらに反射層及び反射増加
層から構成される下部電極103が堆積され、分割溝1
04によって下部電極103は電気的に分割される。
FIG. 1B shows that a lower electrode 103 composed of a reflection layer and a reflection enhancement layer is further deposited,
04 separates the lower electrode 103 electrically.

【0034】図1(c)は、半導体層105を堆積し、
さらに半導体層105の分割溝106が形成された状態
を表している。
FIG. 1C shows a semiconductor layer 105 deposited.
Further, a state in which a division groove 106 of the semiconductor layer 105 is formed is shown.

【0035】図1(d)は、半導体層105の上に上部
電極である透明導電層107を堆積し、分割溝106を
介して隣接する半導体素子と直列接続された状態を表し
ている。
FIG. 1D shows a state in which a transparent conductive layer 107 serving as an upper electrode is deposited on the semiconductor layer 105 and connected in series to an adjacent semiconductor element via a division groove 106.

【0036】図1(e)は、透明導電層107の表面に
絶縁膜108が堆積された状態を表している。
FIG. 1E shows a state where an insulating film 108 is deposited on the surface of the transparent conductive layer 107.

【0037】図1(f)は、さらに透明導電層107を
分割溝109によって電気的に分割した状態を表してい
る。
FIG. 1F shows a state in which the transparent conductive layer 107 is further electrically divided by the division grooves 109.

【0038】図2は、本発明の集積型光起電力素子の他
の構成例を示しており、(a)〜(f)は各製造工程に
おける構造を示している。
FIG. 2 shows another example of the structure of the integrated photovoltaic device of the present invention, and (a) to (f) show the structure in each manufacturing process.

【0039】図2に示すように、この集積型光起電力素
子において、基板101はガラス基板で、光が基板側か
ら入射するタイプのものであり、絶縁層102が無いこ
とと上部電極層107と下部電極層103の位置関係が
反対である以外は、図1とほぼ同様の構成、製造方法で
ある。
As shown in FIG. 2, in this integrated type photovoltaic device, the substrate 101 is a glass substrate, of a type in which light is incident from the substrate side, and has no insulating layer 102 and an upper electrode layer 107. The configuration and manufacturing method are substantially the same as those in FIG. 1 except that the positional relationship between the first electrode and the lower electrode layer 103 is opposite.

【0040】図3は、本発明の集積型光起電力素子の別
の構成例を示しており、(a)〜(f)は各製造工程に
おける構造を示している。この集積型光起電力素子は、
図2の絶縁膜108がスクライブラインのみ開口されて
いる例である。
FIG. 3 shows another example of the structure of the integrated photovoltaic device of the present invention, and (a) to (f) show the structure in each manufacturing process. This integrated photovoltaic element
This is an example in which only the scribe line is opened in the insulating film 108 in FIG.

【0041】図3において、基板101はガラス基板
で、光が基板側から入射するタイプのものであり、絶縁
層102が無いことと上部電極層107と下部電極層1
03の位置関係が反対である以外は、図1とほぼ同様の
構成、製造方法である。
In FIG. 3, a substrate 101 is a glass substrate and is of a type in which light is incident from the substrate side. There is no insulating layer 102 and the upper electrode layer 107 and the lower electrode layer 1
The configuration and manufacturing method are almost the same as those in FIG. 1 except that the positional relationship of 03 is opposite.

【0042】図4は、本発明の集積型光起電力素子のさ
らに別の構成例を示しており、(a)〜(f)は各製造
工程における構造を示している。
FIG. 4 shows still another example of the configuration of the integrated photovoltaic device of the present invention, and (a) to (f) show the structure in each manufacturing process.

【0043】図4に示すように、この集積型光起電力素
子において、基板101はポリイミドなどの絶縁性基板
であることと絶縁層102が無いこと以外は、図1と同
様の構成、製造方法である。
As shown in FIG. 4, in this integrated type photovoltaic element, the structure and manufacturing method are the same as those in FIG. 1 except that the substrate 101 is an insulating substrate such as polyimide and the insulating layer 102 is not provided. It is.

【0044】以下、本発明の各構成要素についてさらに
詳細に説明する。
Hereinafter, each component of the present invention will be described in more detail.

【0045】(基板)基板101としては、絶縁性基板
又は導電性基板上に絶縁層を形成したものが用いられ
る。絶縁性基板としては、ガラス、ポリイミド、PET
(ポリエチレンテレフタレート)等の樹脂フィルムが好
適に用いられる。とりわけポリイミドは耐熱性の高いフ
ィルムであることから、好適に用いられる。
(Substrate) As the substrate 101, an insulating substrate or a conductive substrate on which an insulating layer is formed is used. Glass, polyimide, PET as insulating substrate
A resin film such as (polyethylene terephthalate) is preferably used. In particular, polyimide is preferably used because it is a film having high heat resistance.

【0046】また導電性基板としては、ステンレス、ア
ルミニウム、銅、亜鉛鋼板等が好適に用いられる。これ
らの金属板は一定の形状に切断して用いても良いし、長
尺のシート状の形態で用いても良い。長尺のシート状の
形態で用いた場合には、コイル状に巻くことができるの
で連続生産に適しており、保管や輸送も容易になる。基
板の表面は鏡面でも良いが、光の散乱を目的として適当
な凹凸を設けてもよい。
As the conductive substrate, stainless steel, aluminum, copper, zinc steel plate or the like is preferably used. These metal plates may be cut into a certain shape and used, or may be used in the form of a long sheet. When used in the form of a long sheet, it can be wound in a coil shape, so that it is suitable for continuous production, and storage and transportation are easy. Although the surface of the substrate may be a mirror surface, appropriate irregularities may be provided for the purpose of scattering light.

【0047】(絶縁層102)導電性基板上に形成され
る絶縁層102としては、少なくとも1×1010Ωcm
以上、好ましくは1×1012Ωcm以上の比抵抗を持つ
必要がある。また、電極や半導体の堆積時に加わる温度
(通常200℃以上)や、場合によってはレーザービー
ム加工において加わる温度に耐える必要がある。これら
の条件を満たす材料としては、ダイヤモンド膜、シリコ
ン膜、炭化シリコン膜、窒化シリコン膜、酸化シリコン
膜、酸化アルミニウム膜、弗化カルシウム膜、ガラス
膜、ポリイミド膜等が挙げられる。これらの膜は無機材
料の膜であればスパッタリング、プラズマCVD、イオ
ンプレーティングなどの方法、有機材料の膜であれば溶
剤に溶けた材料をドクターブレードでコートする等の方
法で導電性基板上に成膜することができる。
(Insulating Layer 102) As the insulating layer 102 formed on the conductive substrate, at least 1 × 10 10 Ωcm
As described above, it is necessary to have a specific resistance of preferably 1 × 10 12 Ωcm or more. Further, it is necessary to withstand the temperature applied during the deposition of electrodes and semiconductors (usually 200 ° C. or higher) and, in some cases, the temperature applied in laser beam processing. Materials satisfying these conditions include a diamond film, a silicon film, a silicon carbide film, a silicon nitride film, a silicon oxide film, an aluminum oxide film, a calcium fluoride film, a glass film, and a polyimide film. These films are formed on a conductive substrate by a method such as sputtering, plasma CVD, or ion plating if the film is an inorganic material, or by coating a material dissolved in a solvent with a doctor blade if the film is an organic material. A film can be formed.

【0048】(反射層)この反射層は、反射増加層とと
もに下部電極103として機能する。反射層(下部電極
103の一部)としてはAl、Cu、Ag等、或いはこ
れらの金属を含む合金が好適に用いられ、スパッタリン
グ、メッキ、プラズマCVD、イオンプレーティング等
の方法で基板上に堆積させることができる。導電性基板
の場合は、導電性基板上に形成された絶縁膜上に形成
し、下部電極の機能を兼ねる。
(Reflection Layer) This reflection layer functions as the lower electrode 103 together with the reflection increasing layer. As the reflection layer (part of the lower electrode 103), Al, Cu, Ag, or an alloy containing these metals is preferably used, and is deposited on the substrate by a method such as sputtering, plating, plasma CVD, or ion plating. Can be done. In the case of a conductive substrate, it is formed on an insulating film formed on the conductive substrate and also functions as a lower electrode.

【0049】(反射増加層)反射増加層(下部電極10
3の一部)としては、酸化亜鉛(ZnO)、酸化錫(S
nO2)、酸化カドミウム(CdO)、カドミウムスタ
ネイト(Cd2SnO 4)、酸化インジウム(In
23)、酸化インジウム錫(ITO)等の金属酸化物が
好適に用いられ、スパッタリング、メッキ、プラズマC
VD、イオンプレーティング等の方法で堆積させること
ができる。この反射増加層の表面は凹凸を有していても
よい。
(Reflection increasing layer) Reflection increasing layer (lower electrode 10)
3) as zinc oxide (ZnO), tin oxide (S
nOTwo), Cadmium oxide (CdO), cadmium star
Nate (CdTwoSnO Four), Indium oxide (In)
TwoOThree), Metal oxides such as indium tin oxide (ITO)
Preferably used, sputtering, plating, plasma C
Depositing by VD, ion plating, etc.
Can be. Even if the surface of this reflection enhancement layer has irregularities
Good.

【0050】また、反射増加層には必要に応じてフッ素
を添加してもよい。フッ素を添加することによって隣接
する半導体素子を直列接続させた場合、該接続部の比抵
抗を下げ、直列接続した半導体素子のシリーズ抵抗の増
大を効果的に防ぐことができる。
Further, fluorine may be added to the reflection increasing layer as needed. When adjacent semiconductor elements are connected in series by adding fluorine, the specific resistance of the connection portion can be reduced, and an increase in series resistance of the semiconductor elements connected in series can be effectively prevented.

【0051】下部電極103、即ち反射層及び反射増加
層の分割の際にレーザー光を用いた場合、フッ素が添加
された反射増加層は近赤外領域のレーザー光、例えばY
AGレーザーの基本波を効果的に吸収するため、分割が
容易になると同時に、下地或いは基板の損傷を防ぐ。特
に導電性基板を用いた場合、レーザー光の照射により絶
縁層102(図1参照)までが破壊されて短絡が生じる
のを防ぐことができる。また、樹脂フィルム等の絶縁基
板を用いた場合も、樹脂が熱で変成するのを防ぐことが
できる。更に上部電極と下部電極の電気的接続をレーザ
ー光の照射によって行う場合、レーザー照射の際に、下
部電極103の反射増加層と半導体層105が剥離して
しまうことがあったが、フッ素添加によりこの現象を防
ぐことができる。
When laser light is used for dividing the lower electrode 103, that is, the reflection layer and the reflection enhancement layer, the reflection enhancement layer to which fluorine is added is a laser light in the near infrared region, for example, Y light.
Since the fundamental wave of the AG laser is effectively absorbed, division is facilitated and damage to the base or substrate is prevented. In particular, when a conductive substrate is used, it is possible to prevent the insulating layer 102 (see FIG. 1) from being broken by laser light irradiation and causing a short circuit. Also, when an insulating substrate such as a resin film is used, the resin can be prevented from being denatured by heat. Further, when the electrical connection between the upper electrode and the lower electrode is performed by laser light irradiation, the laser light irradiation may cause the reflection increasing layer of the lower electrode 103 and the semiconductor layer 105 to be separated. This phenomenon can be prevented.

【0052】また、フッ素が添加された導電層はn型を
示すため、下部電極103の反射増加層と接する半導体
層105がn型半導体の場合、両層の接続が良好とな
り、オーミック性を改善することができる。また、下部
電極103の反射増加層と半導体層105との界面で発
生する内部応力を低減するため、半導体素子の光劣化、
振動劣化を抑制することができる。更に、下部電極10
3の反射層の成分が半導体層105に拡散することを防
ぎ、素子の劣化を抑制することができる。特に、下部電
極103の反射層としてマイグレーションを起こし易い
Agを用いた場合、この効果が顕著である。
Further, since the conductive layer to which fluorine is added has an n-type conductivity, when the semiconductor layer 105 in contact with the reflection increasing layer of the lower electrode 103 is an n-type semiconductor, the connection between both layers is good and the ohmic property is improved. can do. Further, in order to reduce internal stress generated at the interface between the reflection increasing layer of the lower electrode 103 and the semiconductor layer 105, light deterioration of the semiconductor element,
Vibration deterioration can be suppressed. Further, the lower electrode 10
The component of the third reflective layer can be prevented from diffusing into the semiconductor layer 105, and deterioration of the element can be suppressed. This effect is particularly remarkable when Ag, which easily causes migration, is used as the reflective layer of the lower electrode 103.

【0053】好ましいフッ素の含有量は0.05〜30
原子%で、より好ましくは0.2〜5原子%である。
The preferred fluorine content is 0.05 to 30.
Atomic%, more preferably 0.2 to 5 atomic%.

【0054】反射増加層にフッ素を含有させる場合に
は、前述の反射層作製方法においてフッ素及び/又はフ
ッ素含有ガスを、原料ガス及び又は雰囲気ガスとして使
用すればよい。
When fluorine is contained in the reflection increasing layer, fluorine and / or a fluorine-containing gas may be used as a raw material gas and / or an atmosphere gas in the above-described method for producing a reflection layer.

【0055】(絶縁膜108)本発明で用いられる絶縁
膜108としては、金属層あるいは半導体層、透明電極
層などの分割を行う導電層の短絡を防ぐ目的を果たすも
のであることが必要であり、少なくとも1×1010Ωc
m以上、好ましくは1×1012Ωcm以上の比抵抗を持
つ必要がある。また、電極や半導体の堆積時に加わる温
度(通常200℃以上)や、更にレーザースクライブを
行う場合であれば、レーザー加工において加わる温度に
耐える必要がある。また、スクライブ方法に応じて好適
な材料を選択して用いることも必要であり、さらには光
入射側に用いられるか光入射と反対側に用いられるかに
よっても、好適な材料は異なる。また、この絶縁膜10
8はスクライブ後に剥離することも可能であるが、集積
型光起電力素子の構成材料の一部として残しておくこと
も可能である。
(Insulating Film 108) As the insulating film 108 used in the present invention, it is necessary that the insulating film 108 fulfills the purpose of preventing a short circuit of a conductive layer for dividing a metal layer, a semiconductor layer, a transparent electrode layer, or the like. , At least 1 × 10 10 Ωc
m, preferably 1 × 10 12 Ωcm or more. Further, it is necessary to withstand the temperature applied during the deposition of electrodes and semiconductors (usually 200 ° C. or higher), and if laser scribe is further performed, the temperature applied during laser processing. In addition, it is necessary to select and use a suitable material according to the scribing method, and the suitable material differs depending on whether it is used on the light incident side or on the side opposite to the light incidence. The insulating film 10
8 can be peeled off after scribing, but can also be left as a part of the constituent material of the integrated photovoltaic element.

【0056】このような材料として具体的には、例えば
ダイヤモンド膜、シリコン膜、炭化シリコン膜、窒化シ
リコン膜、酸化シリコン膜、酸化アルミニウム膜、弗化
カルシウム膜、ガラス膜、ポリイミド膜等が挙げられ
る。これらの膜は無機材料の膜であればスパッタリン
グ、プラズマCVD、イオンプレーティングなどの方
法、有機材料の膜であれば溶剤に溶けた材料をドクター
ブレードでコートする等の方法で成膜することができ
る。
Specific examples of such a material include a diamond film, a silicon film, a silicon carbide film, a silicon nitride film, a silicon oxide film, an aluminum oxide film, a calcium fluoride film, a glass film, and a polyimide film. . These films can be formed by a method such as sputtering, plasma CVD, or ion plating if the film is an inorganic material, or a method such as coating a material dissolved in a solvent with a doctor blade if the film is an organic material. it can.

【0057】前記絶縁材料は、スクライブ方法としてレ
ーザー光を用いる場合前記絶縁材料を透過して切断すべ
き材料まで到達することが必要であるが、必ずしも透明
でなくても良く、黒色フィルムでレーザー光を吸収して
発熱し、下部の材料に熱が伝達されることにより切断が
行われる機構も本発明の趣旨である。
When a laser beam is used as a scribing method, the insulating material must pass through the insulating material and reach the material to be cut. However, the insulating material is not necessarily required to be transparent. The mechanism of the present invention is a mechanism in which cutting is performed by absorbing heat to generate heat and transferring heat to a lower material.

【0058】(スクライブ法)本発明で絶縁膜108を
分割するに好適な方法としては、レーザースクライブ
法、サンドブラストによるスクライブ法、超音波による
スクライブ法などが用いられる。
(Scribe Method) As a method suitable for dividing the insulating film 108 in the present invention, a laser scribe method, a scribe method by sand blast, a scribe method by ultrasonic waves, or the like is used.

【0059】レーザースクライブには、YAGレーザ
ー、CO2レーザー、エキシマレーザー等が使用できる
が、特にYAGレーザーが好適に用いられる。基本波長
1.06μmの他に、非線形光学素子を併用して得られ
る第2高調波の0.53μmの光も所望に応じて利用す
ることができる。
For the laser scribe, a YAG laser, a CO 2 laser, an excimer laser or the like can be used, but a YAG laser is particularly preferably used. In addition to the fundamental wavelength of 1.06 μm, light of 0.53 μm of the second harmonic obtained by using a nonlinear optical element together can also be used as desired.

【0060】YAGレーザーは連続発振動作もできる
が、高いピークパワーを得るためと高い周波数を得るた
め、Qスイッチパルス発振動作で使用することが好まし
い。Qスイッチパルス発振の周波数は数kHzから数十
kHz程度であり、1つのパルスの継続時間は100n
sec前後が好適である。
Although the YAG laser can perform a continuous oscillation operation, it is preferable to use it in a Q-switch pulse oscillation operation in order to obtain a high peak power and a high frequency. The frequency of Q switch pulse oscillation is about several kHz to several tens kHz, and the duration of one pulse is 100n
The time before and after sec is preferable.

【0061】レーザー加工用光学系の概要を図6に示
す。図6において、301はレーザー本体である。この
中に必要に応じてQスイッチ、非線形光学素子が組み込
まれている。302は電源で、レーザーの励起光源を点
灯する。303は冷却装置で、冷却水を循環している。
304は出力されたレーザービームで、ダイクロイック
ミラー305によって90度曲げられ、レンズ306に
よって集光されて、試料307に照射される。試料30
7はステージ308上に取り付けられ、ステージ308
はコントローラ309により、決められた速度で水平方
向に移動し、試料表面をビームが走査する。大型の試料
の場合は、ポリゴンミラーを利用してビームの方を移動
しても良い。
FIG. 6 shows an outline of an optical system for laser processing. In FIG. 6, reference numeral 301 denotes a laser main body. A Q switch and a non-linear optical element are incorporated therein as necessary. A power source 302 turns on a laser excitation light source. A cooling device 303 circulates cooling water.
Reference numeral 304 denotes an output laser beam, which is bent by 90 degrees by the dichroic mirror 305, condensed by the lens 306, and irradiated on the sample 307. Sample 30
7 is mounted on the stage 308,
Moves in the horizontal direction at a speed determined by the controller 309, and the beam scans the sample surface. In the case of a large sample, the beam may be moved using a polygon mirror.

【0062】照明光源310からの光がレンズ311で
コリメートされ、ダイクロイックミラー312で90度
曲げられ、試料307を照射する。加工の状況は反射ミ
ラー313を介してITVカメラ314によって撮影さ
れ、モニター315で観察することができる。
The light from the illumination light source 310 is collimated by the lens 311, bent by 90 degrees by the dichroic mirror 312, and irradiates the sample 307. The processing status is photographed by the ITV camera 314 via the reflection mirror 313 and can be observed on the monitor 315.

【0063】次に、サンドブラストによるスクライブ方
法を図7に示す。図7において、401はコンベア、4
02は膜を堆積した基板、403は吐出された微粒子の
研磨剤、404はノズルを示している。
Next, a scribing method by sandblasting is shown in FIG. 7, reference numeral 401 denotes a conveyor, 4
02 denotes a substrate on which a film is deposited, 403 denotes a polishing agent for ejected fine particles, and 404 denotes a nozzle.

【0064】サンドブラストによるスクライブ法は、概
略以下のようである。即ち、基板402に分割溝を形成
する部分以外を絶縁膜でマスクしておく。その後、基板
402はコンベア401上に基板と反対方向を上に向け
て置かれ、一定の速度(500mm/分程度のスピー
ド)で搬送される。粒径10μm程度のSiCなどの粒
子をノズル404に送り、高速で基板402に吹き付け
る。絶縁膜のある部分はスクライブされず、それ以外は
スクライブされて分割溝が形成される。溝の深さは、基
板に対して砥粒が吹き付けられる時間によって制御で
き、所望の金属膜や導電膜のみをスクライブできる。
The scribe method by sandblasting is roughly as follows. That is, portions other than the portion where the dividing groove is formed in the substrate 402 are masked with an insulating film. Thereafter, the substrate 402 is placed on the conveyor 401 with the direction opposite to the substrate facing upward, and is conveyed at a constant speed (a speed of about 500 mm / min). Particles of SiC or the like having a particle diameter of about 10 μm are sent to the nozzle 404 and sprayed on the substrate 402 at high speed. A part of the insulating film is not scribed, and the other part is scribed to form a division groove. The depth of the groove can be controlled by the time during which the abrasive grains are sprayed on the substrate, and only the desired metal film or conductive film can be scribed.

【0065】さらに、超音波によるスクライブの方法を
図8に示す。図8において、501はXYステージ、5
02はスクライブする基板、503はチップ、504は
ホーン、505は発振機を示している。超音波によるス
クライブ法は、概略以下のようである。即ち、基板50
2にチップ503を押し当て、基板502をXYステー
ジ501で直線的に移動させて分割溝を形成する。この
時、絶縁膜は金属または半導体膜と同時にスクライブさ
れる。
FIG. 8 shows a scribing method using ultrasonic waves. In FIG. 8, reference numeral 501 denotes an XY stage,
02 denotes a substrate to be scribed, 503 denotes a chip, 504 denotes a horn, and 505 denotes an oscillator. The outline of the scribing method using ultrasonic waves is as follows. That is, the substrate 50
The chip 503 is pressed against the substrate 2, and the substrate 502 is linearly moved by the XY stage 501 to form a division groove. At this time, the insulating film is scribed simultaneously with the metal or semiconductor film.

【0066】以下に、本発明の製造方法が好適に用いら
れる光起電力素子の半導体層をp(n)層とi層に分け
て更に詳細に説明する。
Hereinafter, the semiconductor layer of the photovoltaic element in which the manufacturing method of the present invention is preferably used will be described in more detail by dividing the semiconductor layer into a p (n) layer and an i layer.

【0067】(p(n)層)p(n)層は後処理で結晶
化させられる場合には、アモルファスでも結晶化してい
るもので良い。また後処理で再結晶化させない場合に
は、結晶化しているものが好ましい。p型層またはn型
層は、光起電力素子の特性を左右する重要な層である。
(P (n) Layer) When the p (n) layer is crystallized by post-processing, it may be amorphous or crystallized. In the case where recrystallization is not performed in the post-treatment, those that are crystallized are preferable. The p-type layer or the n-type layer is an important layer that affects the characteristics of the photovoltaic device.

【0068】p型層またはn型層のアモルファス材料、
微結晶や多結晶材料としては、例えばa−Si:H、a
−Si:HX、a−SiC:H、a−SiC:HX、a
−SiGe:H、a−SiGeC:H、a−SiO:
H、a−SiN:H、a−SiON:HX、a−SiO
CN:HX、μc−Si:H、μc−SiC:H、μc
−Si:HX、μc−SiC:HX、μc−SiGe:
H、μc−SiO:H、μc−SiGeC:H、μc−
SiN:H、μc−SiON:HX、μc−SiOC
N:HX、poly−Si:H、poly−Si:H
X、poly−SiC:H、poly−SiC:HX、
poly−SiGe:H、poly−Si、poly−
SiC、poly−SiGe等にp型の価電子制御剤
(周期率表第III族原子 B、Al、Ga、In、T
l)やn型の価電子制御剤(周期率表第V族原子 P、
As、Sb、Bi)を高濃度に添加した材料が挙げられ
る。
An amorphous material of a p-type layer or an n-type layer,
Examples of the microcrystalline or polycrystalline material include a-Si: H, a
-Si: HX, a-SiC: H, a-SiC: HX, a
-SiGe: H, a-SiGeC: H, a-SiO:
H, a-SiN: H, a-SiON: HX, a-SiO
CN: HX, μc-Si: H, μc-SiC: H, μc
-Si: HX, μc-SiC: HX, μc-SiGe:
H, μc-SiO: H, μc-SiGeC: H, μc −
SiN: H, μc-SiON: HX, μc-SiOC
N: HX, poly-Si: H, poly-Si: H
X, poly-SiC: H, poly-SiC: HX,
poly-SiGe: H, poly-Si, poly-
A p-type valence electron controlling agent (Group III atom B, Al, Ga, In, T) in SiC, poly-SiGe, etc.
l) or n-type valence electron controlling agent (Group V atom P in the periodic table)
Materials to which As, Sb, and Bi) are added at a high concentration can be given.

【0069】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。
In particular, the p-type layer or the n-type layer on the light incident side includes:
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.

【0070】p型層への周期率表第III族原子の添加
量およびn型層への周期率表第V族原子の添加量は0.
1〜50at%が最適量として挙げられる。
The amount of Group III atom added to the p-type layer and the amount of Group V atom added to the n-type layer are 0.
The optimal amount is 1 to 50 at%.

【0071】また、p型層またはn型層に含有される水
素原子(H、D)またはハロゲン原子は、p型層または
n型層の未結合手を補償する働きをし、p型層またはn
型層のドーピング効率を向上させるものである。p型層
またはn型層へ添加される水素原子またはハロゲン原子
は、0.1〜40at%が最適量として挙げられる。特
にp型層またはn型層が結晶性の場合、水素原子または
ハロゲン原子は0.1〜8at%が最適量として挙げら
れる。更にp型層/i型層、n型層/i型層の各界面側
で水素原子または/及びハロゲン原子の含有量が多く分
布しているものが好ましい分布形態として挙げられ、該
界面近傍での水素原子または/及びハロゲン原子の含有
量はバルク内の含有量の1.1〜2倍の範囲が好ましい
範囲として挙げられる。このようにp型層/i型層、n
型層/i型層の各界面近傍で水素原子またはハロゲン原
子の含有量を多くすることによって、該界面近傍の欠陥
準位や機械的歪を減少させることができ、本発明の光起
電力素子の光起電力や光電流を増加させることができ
る。
Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and n
This improves the doping efficiency of the mold layer. The optimum amount of the hydrogen atom or the halogen atom added to the p-type layer or the n-type layer is 0.1 to 40 at%. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 8 at%. Further, a preferred distribution form is one in which a large content of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The content of the hydrogen atom and / or the halogen atom is preferably in a range of 1.1 to 2 times the content in the bulk. Thus, the p-type layer / i-type layer, n
By increasing the content of hydrogen atoms or halogen atoms in the vicinity of each interface between the mold layer and the i-type layer, the defect level and mechanical strain in the vicinity of the interface can be reduced. Can increase the photovoltaic power and the photocurrent.

【0072】光起電力素子のp型層及びn型層の電気特
性としては、活性化エネルギーが0.2eV以下のもの
が好ましく、0.1eV以下のものが最適である。また
比抵抗としては100Ωcm以下が好ましく、1Ωcm
以下が最適である。さらに、p型層及びn型層の層厚は
1〜50nmが好ましく、3〜10nmが最適である。
The p-type layer and the n-type layer of the photovoltaic element preferably have an activation energy of 0.2 eV or less, and most preferably have an activation energy of 0.1 eV or less. The specific resistance is preferably 100 Ωcm or less, and 1 Ωcm
The following are optimal. Further, the thickness of the p-type layer and the n-type layer is preferably 1 to 50 nm, and most preferably 3 to 10 nm.

【0073】光起電力素子のp型層またはn型層の堆積
に適した原料ガスとしては、シリコン原子を含有したガ
ス化し得る化合物、ゲルマニウム原子を含有したガス化
し得る化合物、炭素原子を含有したガス化し得る化合物
等、及び該化合物の混合ガスを挙げることができる。
As a source gas suitable for depositing the p-type layer or the n-type layer of the photovoltaic element, a gasizable compound containing a silicon atom, a gasizable compound containing a germanium atom, and a carbon atom were used. Examples thereof include a compound that can be gasified, and a mixed gas of the compound.

【0074】具体的にシリコン原子を含有するガス化し
得る化合物としては、SiH4、Si26、SiF4、S
iFH3、SiF22、SiF3H、Si38、Si
4、SiHD3、SiH22、SiH3D、SiFD3
SiF22、SiD3H、Si233等が挙げられる。
Specific examples of the gasizable compounds containing silicon atoms include SiH 4 , Si 2 H 6 , SiF 4 and S
iFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 , Si
D 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, SiFD 3 ,
SiF 2 D 2 , SiD 3 H, Si 2 D 3 H 3 and the like can be mentioned.

【0075】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはGeH4、GeD4、GeF4
GeFH3、GeF22、GeF3H、GeHD3、Ge
2 2、GeH3D、Ge26、Ge26等が挙げられ
る。
Specifically, a gas containing a germanium atom
The compound which can be converted to is GeHFour, GeDFour, GeFFour,
GeFHThree, GeFTwoHTwo, GeFThreeH, GeHDThree, Ge
HTwoD Two, GeHThreeD, GeTwoH6, GeTwoD6Etc.
You.

【0076】具体的に炭素原子を含有するガス化し得る
化合物としては、CH4、CD4、C n2n+2(nは整
数)、Cn2(nは整数)、C66、CO2、CO等が
挙げられる。
Specifically, it can be gasified containing carbon atoms.
As the compound, CHFour, CDFour, C nH2n + 2(N is integer
Number), CnHTwo(N is an integer), C6H6, COTwo, CO, etc.
No.

【0077】窒素含有ガスとしてはN2、NH3、N
3、NO、NO2、N2Oが挙げられる。
As the nitrogen-containing gas, N 2 , NH 3 , N
D 3 , NO, NO 2 and N 2 O are mentioned.

【0078】酸素含有ガスとしてはO2、CO、CO2
NO、NO2、N2O、CH3CH2OH、CH3OH等が
挙げられる。
As the oxygen-containing gas, O 2 , CO, CO 2 ,
NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH and the like.

【0079】価電子制御するためにp型層またはn型層
に導入される物質としては周期率表第III族原子及び
第V族原子が挙げられる。
Examples of the substance introduced into the p-type layer or the n-type layer for controlling valence electrons include Group III and V atoms in the periodic table.

【0080】第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、B26、B410、B59、B511、B
61 0、B612、B614等の水素化ホウ素、BF3、B
Cl3等のハロゲン化ホウ素等を挙げることができる。
このほかにAlCl3、GaCl3、InCl3、TlC
3等も挙げることができ、特にB26、BF3が適して
いる。
As a starting material for introducing a group III atom, specifically, for introducing a boron atom, there are B 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B
6 H 1 0, B 6 H 12, B 6 H 14 , etc. borohydride, BF 3, B
Examples thereof include boron halide such as Cl 3 .
In addition, AlCl 3 , GaCl 3 , InCl 3 , TIC
l 3 and the like can be mentioned, and B 2 H 6 and BF 3 are particularly suitable.

【0081】第V族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としては、P
3、P24等の水素化燐、PH4I、PF3、PF5、P
Cl 3、PCl5、PBr3、PBr5、PI3等のハロゲ
ン化燐が挙げられる。このほかAsH3、AsF3、As
Cl3、AsBr3、AsF5、SbH3、SbF3、Sb
5、SbCl3、SbCl5、BiH3、BiCl3、B
iBr3等も挙げることができ、特にPH3、PF3が適
している。
Effectively as a starting material for introducing a group V atom
Specifically, P is used for introducing a phosphorus atom.
HThree, PTwoHFourPhosphorus hydride, PHFourI, PFThree, PFFive, P
Cl Three, PClFive, PBrThree, PBrFive, PIThreeSuch as haloge
Phosphorus nitride. In addition, AsHThree, AsFThree, As
ClThree, AsBrThree, AsFFive, SbHThree, SbFThree, Sb
FFive, SbClThree, SbClFive, BiHThree, BiClThree, B
iBrThreeEtc., and particularly PHThree, PFThreeSuitable
are doing.

【0082】光起電力素子に適したp型層またはn型層
の堆積方法は、RFプラズマCVD法、VHFプラズマ
CVD法、マイクロ波プラズマCVD法である。
The p-type or n-type layer suitable for the photovoltaic element is deposited by RF plasma CVD, VHF plasma CVD, or microwave plasma CVD.

【0083】特にRFプラズマCVD法で堆積する場
合、容量結合型のRFプラズマCVD法が適している。
RFプラズマCVD法でp型層またはn型層を堆積する
場合、堆積室内の基板温度は100〜350℃、内圧は
13.3Pa(0.1Torr)〜1.33×103
a(10Torr)、RFパワーは0.01〜5.0W
/cm3、堆積速度は0.1〜30Å/secが最適条
件として挙げられる。
In particular, when depositing by RF plasma CVD, a capacitively coupled RF plasma CVD is suitable.
When a p-type layer or an n-type layer is deposited by RF plasma CVD, the substrate temperature in the deposition chamber is 100 to 350 ° C., and the internal pressure is 13.3 Pa (0.1 Torr) to 1.33 × 10 3 P.
a (10 Torr), RF power is 0.01 to 5.0 W
/ Cm 3 and a deposition rate of 0.1 to 30 ° / sec.

【0084】また前記ガス化し得る化合物をH2、H
e、Ne、Ar、Xe、Kr等のガスで適宜希釈して堆
積室に導入しても良い。特に微結晶半導体やa−Si
C:H等の光吸収の少ないかバンドギャップの広い層を
堆積する場合は、水素ガスで2〜100倍に原料ガスを
希釈し、RFおよびVHFパワーは比較的高いパワーを
導入するのが好ましいものである。RFの周波数として
は1MHz〜300MHzが適した範囲であり、特に1
3.56MHz近傍の周波数が最適である。
The compounds capable of being gasified are H 2 , H
It may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber. In particular, microcrystalline semiconductors and a-Si
When depositing a layer having a small light absorption or a wide band gap, such as C: H, it is preferable to dilute the source gas 2 to 100 times with hydrogen gas and to introduce relatively high RF and VHF power. Things. The RF frequency is preferably in the range of 1 MHz to 300 MHz, and especially 1 MHz to 300 MHz.
A frequency near 3.56 MHz is optimal.

【0085】p型層またはn型層をマイクロ波プラズマ
CVD法で堆積する場合、マイクロ波プラズマCVD装
置は、堆積室に誘電体窓(アルミナセラミックス等)を
介して導波管でマイクロ波を導入する方法が適してい
る。
When a p-type layer or an n-type layer is deposited by a microwave plasma CVD method, a microwave plasma CVD apparatus introduces a microwave into a deposition chamber through a dielectric window (alumina ceramics or the like) through a waveguide. The method is suitable.

【0086】p型層またはn型層をマイクロ波プラズマ
CVD法で堆積する場合、堆積室内の基板温度は100
〜400℃、内圧は0.067Pa(0.5mTor
r)〜3.99Pa(30mTorr)、マイクロ波パ
ワーは0.01〜1W/cm3、マイクロ波の周波数は
0.5〜10GHzが好ましい範囲として挙げられる。
When a p-type layer or an n-type layer is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 100
400 ° C, internal pressure 0.067 Pa (0.5 mTorr)
r) to 3.99 Pa (30 mTorr), a microwave power of 0.01 to 1 W / cm 3 , and a microwave frequency of 0.5 to 10 GHz as preferable ranges.

【0087】また前記ガス化し得る化合物をH2、H
e、Ne、Ar、Xe、Kr等のガスで適宜希釈して堆
積室に導入しても良い。
The compounds capable of being gasified are H 2 , H
It may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.

【0088】特に微結晶半導体やa−SiC:H等の光
吸収の少ないかバンドギャップの広い層を堆積する場合
は、水素ガスで2〜100倍に原料ガスを希釈し、マイ
クロ波パワーは比較的高いパワーを導入するのが好まし
いものである。
In particular, when depositing a layer having a small light absorption or a wide band gap, such as a microcrystalline semiconductor or a-SiC: H, dilute the source gas 2 to 100 times with hydrogen gas and compare the microwave power. It is preferable to introduce extremely high power.

【0089】(i層)i層としてはアモルファスでも結
晶性の半導体層のどちらでもよい。結晶性半導体として
は微結晶半導体が好ましいものである。
(I-layer) The i-layer may be either an amorphous or crystalline semiconductor layer. As the crystalline semiconductor, a microcrystalline semiconductor is preferable.

【0090】本発明の光起電力素子に適したアモルファ
スまたは微結晶シリコンは、RFプラズマCVD法、V
HFプラズマCVD法、マイクロ波プラズマCVD法が
好適な方法として挙げられる。特に微結晶シリコンの堆
積速度は使用する電磁波に依存し、同一の投入エネルギ
ーでは周波数が高い方が堆積速度が速くなる。
Amorphous or microcrystalline silicon suitable for the photovoltaic device of the present invention is obtained by RF plasma CVD, V
HF plasma CVD and microwave plasma CVD are preferred methods. In particular, the deposition rate of microcrystalline silicon depends on the electromagnetic wave used, and the higher the frequency, the higher the deposition rate with the same input energy.

【0091】本発明の微結晶シリコンに適したシリコン
原子供給用の原料ガスとしては、SiH4、Si26
SiF4、SiHF3、SiH22、SiH3F、SiH3
Cl、SiH2Cl2、SiHCl3、SiCl4、SiD
4、SiHD3、SiH22、SiH3D、SiFD3、S
iF22、SiD3H、Si233等のシラン系原料ガ
スが好適なものとして挙げられる。
The source gas for supplying silicon atoms suitable for the microcrystalline silicon of the present invention includes SiH 4 , Si 2 H 6 ,
SiF 4 , SiHF 3 , SiH 2 F 2 , SiH 3 F, SiH 3
Cl, SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiD
4, SiHD 3, SiH 2 D 2, SiH 3 D, SiFD 3, S
Preferred examples include silane-based source gases such as iF 2 D 2 , SiD 3 H, and Si 2 D 3 H 3 .

【0092】また、微結晶シリコンゲルマニウムに適し
たゲルマニウム供給用の原料ガスとしては、GeH4
GeF4、GeHF3、GeH22、GeH3F、GeH
Cl3、GeH2Cl2、GeH3Cl、GeHD3、Ge
22、GeH3D、Ge26、GeD6等が挙げられ
る。
The source gas for supplying germanium suitable for microcrystalline silicon germanium is GeH 4 ,
GeF 4 , GeHF 3 , GeH 2 F 2 , GeH 3 F, GeH
Cl 3 , GeH 2 Cl 2 , GeH 3 Cl, GeHD 3 , Ge
H 2 D 2, GeH 3 D , Ge 2 H 6, GeD 6 , and the like.

【0093】該原料ガスは、良好なアモルファスまたは
微結晶半導体を形成するために、水素ガスで希釈する事
が必要である。水素ガスでの希釈率は10倍以上が好ま
しいものである。特に好ましい希釈率の範囲は、10倍
から100倍の範囲である。希釈率が小さい場合には微
結晶が形成されず、アモルファスが形成される。一方、
希釈率を高くしすぎた場合には、微結晶の堆積速度が低
くなりすぎて、実用上問題が生じる。また水素希釈に加
えて、ヘリウムガスで希釈する事も可能である。
The source gas needs to be diluted with hydrogen gas in order to form a good amorphous or microcrystalline semiconductor. The dilution ratio with hydrogen gas is preferably 10 times or more. A particularly preferred range of the dilution ratio is from 10 to 100 times. When the dilution ratio is small, microcrystals are not formed and amorphous is formed. on the other hand,
If the dilution ratio is too high, the deposition rate of the microcrystals becomes too low, causing a practical problem. It is also possible to dilute with helium gas in addition to diluting with hydrogen.

【0094】本発明に適した微結晶を作成するための基
板温度は、100〜500℃である。特に堆積速度を大
きくする場合には、基板温度は比較的高い温度にする事
が望ましいものである。
The substrate temperature for forming microcrystals suitable for the present invention is 100 to 500 ° C. In particular, when increasing the deposition rate, it is desirable to set the substrate temperature to a relatively high temperature.

【0095】本発明の微結晶を堆積するときのチャンバ
ー内の真空度としては、0.133Pa(1mTor
r)〜133Pa(1Torr)が好適な範囲として挙
げられる。特にマイクロ波プラズマCVD法で微結晶半
導体を堆積する場合には、真空度は数百mPa程度が好
ましい真空度である。本発明の微結晶半導体を堆積する
場合のチャンバーヘの投入パワーとしては、0.01〜
10W/cm3の範囲が好適な範囲として挙げられる。
また、原料ガスの流量と投入パワーの関係で示すと、堆
積速度が投入パワーに依存するパワーリミテッドの領域
が適している。
The degree of vacuum in the chamber when depositing the microcrystal of the present invention is 0.133 Pa (1 mTorr).
r) to 133 Pa (1 Torr) is a suitable range. In particular, when a microcrystalline semiconductor is deposited by a microwave plasma CVD method, the degree of vacuum is preferably about several hundred mPa. The input power to the chamber when depositing the microcrystalline semiconductor of the present invention is 0.01 to
A preferred range is 10 W / cm 3 .
In terms of the relationship between the flow rate of the source gas and the input power, a power-limited region in which the deposition rate depends on the input power is suitable.

【0096】更に、本発明のアモルファスまたは微結晶
半導体の堆積には、基板と電力投入用の電極間距離が重
要な因子である。本発明に適したアモルファスまたは微
結晶を得られる電極間距離は、10mm〜50mmの範
囲である。
Further, in the deposition of the amorphous or microcrystalline semiconductor of the present invention, the distance between the substrate and the electrode for power supply is an important factor. The distance between the electrodes at which an amorphous or microcrystal suitable for the present invention is obtained is in the range of 10 mm to 50 mm.

【0097】本発明の光起電力素子の微結晶半導体とし
て適する微結晶の平均結晶粒径は、100Å〜1000
Åが適した範囲として挙げられる。また、微結晶半導体
中に含有されるアモルファスの割合は、ラマンスペクト
ルで見た場合に結晶に関係するピークと、アモルファス
に関係するピークの比が、70%以下が望ましいもので
ある。平均結晶粒径が100Åよりも小さいと、結晶粒
界にアモルファスが多く存在するようになり、光劣化を
示すようになる。また結晶粒径が小さいと、電子や正孔
の移動度や寿命が小さくなり、半導体としての特性が低
下する。一方、平均結晶粒径が1000Åよりも大きく
なると、結晶粒界の緩和が十分に進まず、結晶粒界に未
結合手等の欠陥が生じ、該欠陥が電子や正孔の再結合中
心として働き、その結果微結晶半導体の特性が低下す
る。
The average crystal grain size of microcrystals suitable as the microcrystalline semiconductor of the photovoltaic device of the present invention is 100 ° to 1000 °.
Å is a suitable range. Further, as for the ratio of amorphous contained in the microcrystalline semiconductor, it is desirable that the ratio of the peak related to the crystal to the peak related to the amorphous when viewed from the Raman spectrum is 70% or less. If the average crystal grain size is smaller than 100 °, a large amount of amorphous material will be present at the crystal grain boundaries, and light degradation will be exhibited. When the crystal grain size is small, the mobility and lifetime of electrons and holes are reduced, and the characteristics as a semiconductor are reduced. On the other hand, when the average crystal grain size is larger than 1000 °, the relaxation of the crystal grain boundaries does not sufficiently proceed, and defects such as dangling bonds are generated in the crystal grain boundaries, and the defects act as recombination centers of electrons and holes. As a result, the characteristics of the microcrystalline semiconductor deteriorate.

【0098】ここで微結晶粒の平均結晶粒径は、X線回
折の(220)ピークの半値幅からScuherrer
の式を用いて計算して求める。或いは透過型電子顕微鏡
の暗視野像から求めること等が挙げられる。透過型電子
顕微鏡を用いて柱状微結晶の平均粒径を求める場合、長
軸と短軸の相乗平均を平均粒径とすることが好ましい。
Here, the average crystal grain size of the fine crystal grains is calculated from the half value width of the (220) peak of X-ray diffraction.
It is calculated by using the following equation. Alternatively, it can be obtained from a dark field image of a transmission electron microscope. When the average particle size of the columnar microcrystals is determined using a transmission electron microscope, it is preferable that the geometric mean of the major axis and the minor axis be the average particle size.

【0099】また本発明においては、異なる結晶粒径の
微結晶が混在することが重要であるが、その制御(確
認)の1つの方法として、上記X線回折の(220)ピ
ークの半値幅から求めた微結晶の平均粒径(x)と、透
過型電子顕微鏡の暗視野像から求めた微結晶の平均粒径
(y)の比を特定の範囲内となるように制御することが
好ましい。具体的にはx/yが0.1〜0.8となるよ
うに制御することが好ましい。
In the present invention, it is important that microcrystals having different crystal grain sizes coexist. One method of controlling (confirming) the above is to determine the half width of the (220) peak of the X-ray diffraction. It is preferable to control the ratio of the calculated average particle size (x) of the microcrystals to the average particle size (y) of the microcrystals determined from the dark field image of the transmission electron microscope so as to be within a specific range. Specifically, it is preferable to control x / y to be 0.1 to 0.8.

【0100】これは以下の理由によるものと考えられ
る。即ち、X線回折は広い面積の平均的な粒径であり、
一方透過電子顕微鏡は局所的な範囲を観察しての粒径で
ある。従って、これらの値が異なっていることにより、
異なる結晶粒径の微結晶が混在するということが確認で
きる。そして本発明者等の検討によれば、x/yが上記
範囲を満たすことにより、レーザー加工時の加工性が向
上すると同時に特性的にも優れたものが得られることが
分かった。
This is considered to be due to the following reasons. That is, X-ray diffraction is an average particle size over a large area,
On the other hand, a transmission electron microscope is a particle size obtained by observing a local range. Therefore, because these values are different,
It can be confirmed that microcrystals having different crystal grain sizes are mixed. According to the study by the present inventors, it has been found that when x / y satisfies the above range, workability during laser processing is improved and, at the same time, a material excellent in characteristics can be obtained.

【0101】また微結晶の形状としては電荷の移動方向
に沿って細長い形状、即ち、柱状構造が適したものであ
る。加えて、本発明の微結晶中に含有される水素原子ま
たはハロゲン原子の割合は、30%以下が望ましい範囲
である。
The shape of the microcrystal is preferably elongated along the direction of charge movement, that is, a columnar structure. In addition, the proportion of hydrogen atoms or halogen atoms contained in the microcrystal of the present invention is desirably 30% or less.

【0102】光起電力素子において、i層は照射光に対
してキャリアを発生輸送する重要な層である。i層とし
ては、僅かp型、僅かn型の層も使用できるものである
(p型になるかn型になるかは、テールステイト等の固
有欠陥の分布による。)。
In the photovoltaic element, the i-layer is an important layer for generating and transporting carriers with respect to irradiation light. As the i-layer, a slightly p-type or slightly n-type layer can also be used (whether it becomes p-type or n-type depends on the distribution of intrinsic defects such as tail state).

【0103】本発明の光起電力素子のi層としては、バ
ンドギャップが均一な半導体の他に、シリコン原子とゲ
ルマニウム原子とを含有してi層の層厚方向にバンドギ
ャップがなめらかに変化し、バンドギャップの極小値が
i層の中央の位置よりp層とi層の界面方向に片寄って
いるものが適したものである。また、該i層中にドナー
となる価電子制御剤とアクセプターとなる価電子制御剤
とが同時にドーピングされているものも、適したものと
して挙げられる。
The i-layer of the photovoltaic device of the present invention contains a silicon atom and a germanium atom in addition to a semiconductor having a uniform band gap, so that the band gap changes smoothly in the thickness direction of the i-layer. It is suitable that the minimum value of the band gap is deviated from the center position of the i-layer toward the interface between the p-layer and the i-layer. Further, those in which the valence electron controlling agent serving as a donor and the valence electron controlling agent serving as an acceptor are simultaneously doped in the i-layer are also suitable.

【0104】特に、p型層/i型層、n型層/i型層の
各界面側で水素原子または/及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または/及びハロゲン原
子の含有量はバルク内の含有量の1.1〜2倍の範囲が
好ましい範囲として挙げられる。更に、シリコン原子の
含有量に対応して水素原子または/及びハロゲン原子の
含有量が変化していることが好ましいものである。シリ
コン原子の含有量が最小のところでの水素原子または/
ハロゲン原子の含有量は1〜10at%が好ましい範囲
で、水素原子または/及びハロゲン原子の含有量の最大
の領域の0.3〜0.8倍が好ましい範囲である。
In particular, those having a large content of hydrogen atoms and / or halogen atoms at each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer are preferred. The preferred range of the content of hydrogen atoms and / or halogen atoms in the vicinity of the interface is 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms. A hydrogen atom at the minimum silicon atom content or /
The content of the halogen atom is preferably in the range of 1 to 10 at%, and more preferably 0.3 to 0.8 times the maximum region of the content of the hydrogen atom and / or the halogen atom.

【0105】水素原子または/及びハロゲン原子の含有
量をシリコン原子に対応させて変化させる、即ちバンド
ギャップに対応して、バンドギャップの狭いところで水
素原子または/及びハロゲン原子の含有量が少なくなっ
ているものである。メカニズムの詳細については不明で
はあるが、本発明の堆積膜形成方法によればシリコン原
子とゲルマニウム原子を含有する合金系半導体の堆積に
おいて、シリコン原子とゲルマニウム原子のイオン化率
の違いによってそれぞれの原子が獲得する電磁波エネル
ギーに差が生じ、その結果、合金系半導体において水素
含有量または/ハロゲン含有量が少なくても十分に緩和
が進み良質な合金系半導体が堆積できるものと考えられ
る。
The content of hydrogen atoms and / or halogen atoms is changed in correspondence with silicon atoms, that is, the content of hydrogen atoms and / or halogen atoms decreases in a narrow band gap corresponding to the band gap. Is what it is. Although the details of the mechanism are unknown, according to the method for forming a deposited film of the present invention, in the deposition of an alloy semiconductor containing silicon atoms and germanium atoms, each of the atoms depends on the ionization rate of the silicon atoms and germanium atoms. It is considered that there is a difference in the obtained electromagnetic wave energies, and as a result, even if the hydrogen content or / halogen content in the alloy semiconductor is small, the relaxation is sufficiently advanced and a good alloy semiconductor can be deposited.

【0106】i層の層厚は、光起電力素子の構造(例え
ばシングルセル、タンデムセル、トリプルセル)及びi
型層のバンドギャップに大きく依存するが0.7〜3
0.0μmが最適な層厚として挙げられる。
The thickness of the i-layer depends on the structure of the photovoltaic element (eg, single cell, tandem cell, triple cell) and i
0.7 to 3 depending on the band gap of the mold layer.
0.0 μm is mentioned as an optimum layer thickness.

【0107】本発明の製造方法が好適に用いられるシリ
コン原子またはゲルマニウム原子を含有するi層は、堆
積速度を50Å/sec以上に上げても価電子帯側のテ
イルステイトが少ないものであって、テイルステイトの
傾きは60meV以下であり、且つ電子スピン共鳴(E
SR)による未結合手の密度は1017/cm3以下であ
る。
The i-layer containing silicon atoms or germanium atoms to which the production method of the present invention is preferably used has a small valence band tail state even when the deposition rate is increased to 50 ° / sec or more. The tilt of the tail state is 60 meV or less, and the electron spin resonance (E
The density of the dangling bonds by SR) is 10 17 / cm 3 or less.

【0108】またi層のバンドギャップはp層/i層、
n層/i層の各界面方向で広くなるように設計すること
が好ましいものである。このように設計することによっ
て、光起電力素子の光起電力、光電流を大きくすること
ができ、更に長時間使用した場合の光劣化等を防止する
ことができる。
The band gap of the i-layer is p-layer / i-layer,
It is preferable to design so as to be wider in each interface direction of the n-layer / i-layer. With such a design, the photovoltaic power and the photocurrent of the photovoltaic element can be increased, and furthermore, it is possible to prevent light deterioration or the like when used for a long time.

【0109】また、半導体層105はフッ素を含有する
ことにより、レーザー照射による直列接続の際に、シリ
ーズ抵抗の軽減に寄与する。即ち、レーザー光によって
下部電極103の一部である反射増加層、半導体層10
5、上部電極107を溶融、結晶化して、低抵抗化する
ことを容易にする。さらに、同じくフッ素を含む下部電
極103の一部である反射増加層及び/又は上部電極1
07との整合性を改善する。
Further, since the semiconductor layer 105 contains fluorine, it contributes to a reduction in series resistance during serial connection by laser irradiation. That is, the semiconductor layer 10 and the reflection increasing layer which are a part of the lower electrode 103 by the laser beam.
5. It is easy to melt and crystallize the upper electrode 107 to reduce the resistance. Further, the reflection enhancement layer and / or the upper electrode 1 which is also a part of the lower electrode 103 containing fluorine.
07 is improved.

【0110】また、微結晶化させる場合に、微結晶の結
晶粒径の増大に寄与する。さらにフッ素は、非単結晶半
導体層中のダングリングボンドのターミネーターとして
も有効に働く。
In the case of microcrystallization, it contributes to an increase in the crystal grain size of the microcrystal. Further, fluorine effectively works as a terminator for dangling bonds in the non-single-crystal semiconductor layer.

【0111】さらに本発明が好適に用いられる半導体素
子は、複数の光電変換層を積層した構造(例えばpin
−pinタンデム構造、pin−pin−pinトリプ
ル構造等)としても良い。
Further, the semiconductor device to which the present invention is preferably used has a structure in which a plurality of photoelectric conversion layers are laminated (for example,
-Pin tandem structure, pin-pin-pin triple structure, etc.).

【0112】(上部電極)透明導電層からなる上部電極
107としては、下部電極103の反射増加層と同じ材
質を使用することができる。また前記反射増加層と同じ
方法により、堆積することができる。
(Upper Electrode) As the upper electrode 107 made of a transparent conductive layer, the same material as that of the reflection increasing layer of the lower electrode 103 can be used. Further, it can be deposited by the same method as the reflection enhancing layer.

【0113】上部電極分割溝109の形成は、レーザー
光によるスクライブ法(レーザースクライブ)、サンド
ブラストによるスクライブ法、超音波によるスクライブ
法が好適に用いられる。
The upper electrode dividing groove 109 is preferably formed by a scribe method using a laser beam (laser scribe), a scribe method using sand blast, or a scribe method using ultrasonic waves.

【0114】次に、本発明を実施するに好適な光起電力
素子の半導体層の形成方法の一例を図5を用いて説明す
る。
Next, an example of a method for forming a semiconductor layer of a photovoltaic element suitable for carrying out the present invention will be described with reference to FIG.

【0115】図5は、本発明の光起電力素子を作成する
ための堆積膜形成装置である。図5において、この堆積
膜形成装置はロードチャンバー201、微結晶シリコン
i層チャンバー202、アモルファスシリコンi層とp
層とn層のRFチャンバー203、微結晶シリコンゲル
マニウムi層チャンバー204、そしてアンロードチャ
ンバー205から構成されている。ロードチャンバーに
は、不図示のレーザーアニーリング用のヒーターと、不
図示のレーザーからレーザーを半導体層に照射するため
の窓222が配置されている。
FIG. 5 shows an apparatus for forming a deposited film for producing the photovoltaic element of the present invention. In FIG. 5, the deposition film forming apparatus includes a load chamber 201, a microcrystalline silicon i-layer chamber 202, an amorphous silicon i-layer
It comprises an RF chamber 203 of layers and an n-layer, a microcrystalline silicon germanium i-layer chamber 204, and an unload chamber 205. In the load chamber, a heater for laser annealing (not shown) and a window 222 for irradiating a semiconductor layer with a laser from a laser (not shown) are arranged.

【0116】各チャンバーはゲートバルブ206、20
7、208、209で各原料ガスが混合しないように分
離されている。微結晶シリコンi層チャンバー202
は、基板加熱用のヒーター211及びプラズマCVD室
210から構成されている。RFチャンバー203は、
n層堆積用ヒーター212とn層堆積用の堆積室21
5、i層堆積用ヒーター213とi層堆積用の堆積室2
16、p層堆積用ヒーター214とp層堆積用の堆積室
217を有している。微結晶シリコンゲルマニウムi層
チャンバー204はヒーター218とプラズマCVD室
219を有している。基板は基板ホルダー221に取り
付けられ、レール220上を外部から駆動されるローラ
ーによって移動する。プラズマCVD室210と219
では微結晶を堆積する。微結晶は、マイクロ波プラズマ
CVD法又はVHFプラズマCVD法又はRFプラズマ
CVD法が使用される。
Each chamber has a gate valve 206, 20
7, 208 and 209 are separated so that the source gases do not mix. Microcrystalline silicon i-layer chamber 202
Comprises a substrate heating heater 211 and a plasma CVD chamber 210. The RF chamber 203
Heater 212 for n-layer deposition and deposition chamber 21 for n-layer deposition
5. i-layer deposition heater 213 and i-layer deposition chamber 2
16, a heater 214 for p-layer deposition and a deposition chamber 217 for p-layer deposition. The microcrystalline silicon germanium i-layer chamber 204 has a heater 218 and a plasma CVD chamber 219. The substrate is mounted on a substrate holder 221 and is moved on rails 220 by rollers driven from the outside. Plasma CVD chambers 210 and 219
Then, microcrystals are deposited. For the microcrystal, a microwave plasma CVD method, a VHF plasma CVD method, or an RF plasma CVD method is used.

【0117】本発明の光起電力素子は以下のようにして
形成される。
The photovoltaic device of the present invention is formed as follows.

【0118】まず、SUS基板を基板ホルダー221に
セットし、ロードチャンバー201のレール上にセット
する。該ロードチャンバー201を数百mPa以下の真
空度に排気する。ゲートバルブ206と207を開け、
基板ホルダー221をチャンバー203のn層堆積室2
15に移動する。各ゲートバルブを閉じ、所望の原料ガ
スでn層を所望の層厚に堆積する。十分に排気した後、
基板ホルダー221をロードチャンバー201に移動す
る。基板温度が400℃になるように不図示の加熱ヒー
ターで加熱し、基板温度が一定になった後、不図示のX
eClレーザーでn層を結晶化させる。レーザー照射時
のロードチャンバー201内の内圧は0.133Pa
(1mTorr)以下の真空度に維持した。
First, the SUS substrate is set on the substrate holder 221 and set on the rail of the load chamber 201. The load chamber 201 is evacuated to a vacuum of several hundred mPa or less. Open gate valves 206 and 207,
The substrate holder 221 is placed in the n-layer deposition chamber 2 of the chamber 203.
Move to 15. Each gate valve is closed, and an n-layer is deposited to a desired thickness with a desired source gas. After exhausting enough,
The substrate holder 221 is moved to the load chamber 201. The substrate is heated by a heater (not shown) so that the substrate temperature becomes 400 ° C., and after the substrate temperature becomes constant, X (not shown)
The n-layer is crystallized with an eCl laser. The internal pressure in the load chamber 201 during laser irradiation is 0.133 Pa
(1 mTorr) or less was maintained.

【0119】次に、基板ホルダー221を堆積チャンバ
ー202に移動し、ゲートバルブ206を閉じる。ヒー
ター211で基板を所望の基板温度に加熱し、所望の原
料ガスを必要量導入し、所望の真空度にし、所定のマイ
クロ波エネルギー又はVHFエネルギーを堆積室210
へ導入し、プラズマを発生させて基板上に微結晶シリコ
ンi層を所望の層厚堆積する。この時、n層上にi層が
エピタキシャル成長するように、n層を水素プラズマ処
理した後、連続してi層を堆積したり、i層の堆積時の
基板温度をn層堆積時の基板温度よりも高い基板温度で
堆積するのが好ましい方法である。
Next, the substrate holder 221 is moved to the deposition chamber 202, and the gate valve 206 is closed. The substrate is heated to a desired substrate temperature by a heater 211, a required amount of a desired source gas is introduced, a desired degree of vacuum is set, and a predetermined microwave energy or VHF energy is applied to the deposition chamber 210.
And generate plasma to deposit a microcrystalline silicon i-layer on the substrate to a desired thickness. At this time, after the n-layer is subjected to hydrogen plasma treatment so that the i-layer is epitaxially grown on the n-layer, the i-layer is continuously deposited, or the substrate temperature during the deposition of the i-layer is changed to the substrate temperature during the n-layer deposition. Depositing at a higher substrate temperature is the preferred method.

【0120】次に、チャンバー203を十分に排気し、
ゲートバルブ207を開けて、基板ホルダー221をチ
ャンバー202からチャンバー203へ移動する。基板
ホルダー221をチャンバー203のp層堆積室217
に移動して、ヒーター214によって基板を所望の温度
に加熱する。p層堆積用の原料ガスを所望の流量を堆積
室に供給し、堆積室を所望の真空度に維持しつつ堆積室
217にRFエネルギーを導入する。そして、所望の層
厚にp層を堆積する。p層堆積後、前記堆積室217を
十分に排気し、基板ホルダーを同じチャンバー内のn層
堆積室215に移動する。前記n層と同様にして、p層
上にn層を堆積する。該堆積室を十分に排気し、基板ホ
ルダー221をi層堆積室216へ移動する。ヒーター
213により基板温度を所定の温度に加熱する。i層堆
積用の原料ガスを所望の流量を堆積室216に供給し、
堆積室216内の圧力を所望の圧力に維持して、所望の
RFエネルギーを導入する。堆積室216を十分に排気
し、基板ホルダー221を堆積室216から堆積室21
7に移動して、前記p層と同様にして、前記i層上にp
層を堆積する。前記と同様にして堆積室217を十分に
排気した後、ゲートバルブ208、209を開け、半導
体層を堆積した基板をセットした基板ホルダーをアンロ
ード室205へ移動する。ゲートバルブを全て閉じ、ア
ンロードチャンバー205に窒素ガスを封入して、基板
温度を所望の温度に冷却する。その後、アンロードチャ
ンバー205の取り出しバルブ(不図示)を開けて基板
ホルダーを取り出す。不図示の透明電極堆積用の蒸着器
で、透明電極を所望の層厚を前記p層上に堆積する。
Next, the chamber 203 is sufficiently evacuated,
The gate valve 207 is opened, and the substrate holder 221 is moved from the chamber 202 to the chamber 203. The substrate holder 221 is moved to the p-layer deposition chamber 217 of the chamber 203.
Then, the substrate is heated to a desired temperature by the heater 214. A source gas for p-layer deposition is supplied to the deposition chamber at a desired flow rate, and RF energy is introduced into the deposition chamber 217 while maintaining the deposition chamber at a desired degree of vacuum. Then, a p-layer is deposited to a desired thickness. After the p-layer deposition, the deposition chamber 217 is sufficiently evacuated, and the substrate holder is moved to the n-layer deposition chamber 215 in the same chamber. An n-layer is deposited on the p-layer in the same manner as the n-layer. The deposition chamber is sufficiently evacuated, and the substrate holder 221 is moved to the i-layer deposition chamber 216. The substrate temperature is heated to a predetermined temperature by the heater 213. A desired flow rate of the source gas for i-layer deposition is supplied to the deposition chamber 216,
The pressure in the deposition chamber 216 is maintained at the desired pressure to introduce the desired RF energy. The deposition chamber 216 is sufficiently evacuated, and the substrate holder 221 is moved from the deposition chamber 216 to the deposition chamber 21.
7 and the p layer is formed on the i layer in the same manner as the p layer.
Deposit the layer. After sufficiently exhausting the deposition chamber 217 as described above, the gate valves 208 and 209 are opened, and the substrate holder on which the substrate on which the semiconductor layer is deposited is set is moved to the unload chamber 205. The gate valves are all closed, nitrogen gas is sealed in the unload chamber 205, and the substrate temperature is cooled to a desired temperature. Thereafter, the take-out valve (not shown) of the unload chamber 205 is opened to take out the substrate holder. A transparent electrode is deposited on the p-layer with a desired layer thickness by a transparent electrode deposition evaporator (not shown).

【0121】[0121]

【実施例】以下、実施例及び比較例に基づいて本発明を
さらに詳細に説明するが、本発明は以下の実施例によっ
て何等限定されるものではない。
The present invention will be described in more detail with reference to the following Examples and Comparative Examples, but the present invention is not limited to the following Examples.

【0122】(実施例1)本実施例は、図1に示すよう
にして集積型光起電力素子を形成した例であり、以下に
その製造方法を説明する。
Embodiment 1 This embodiment is an example in which an integrated photovoltaic element is formed as shown in FIG. 1, and a method for manufacturing the same will be described below.

【0123】大きさ10×30cmで厚みが150μm
のステンレス鋼基板101に、ガラス粉末をバインダー
に分散させて得られたペーストを不図示のコーターを用
いて塗布した。該基板を約700℃で焼成し、10μm
の厚みのガラス絶縁膜102を該基板101上に形成し
た。
The size is 10 × 30 cm and the thickness is 150 μm.
A paste obtained by dispersing glass powder in a binder was applied to the stainless steel substrate 101 using a coater (not shown). The substrate is fired at about 700 ° C.
Was formed on the substrate 101.

【0124】次に、不図示のDCマグネトロンスパッタ
装置にセットし、150℃に加熱した後、Alターゲッ
トを用いてArを50sccm導入し、400VのDC
電力を印加してArプラズマを生起し、厚さ3000Å
のAl膜を堆積し、反射層とした。
Next, the sample was set in a DC magnetron sputtering device (not shown), heated to 150 ° C., and 50 sccm of Ar was introduced using an Al target, and 400 V DC was applied.
An electric power is applied to generate an Ar plasma, and the thickness is 3000 mm.
Was deposited to form a reflective layer.

【0125】次に、Al膜の堆積された基板を300℃
に加熱した後、ZnOのターゲットを用いたRFマグネ
トロンスパッタ装置にN2ガスを50sccm導入し、
ZnO膜を6000Å堆積し、反射増加膜を形成した。
Next, the substrate on which the Al film was deposited was heated at 300 ° C.
After that, 50 sccm of N 2 gas was introduced into an RF magnetron sputtering apparatus using a ZnO target,
A ZnO film was deposited at 6000 ° to form a reflection enhancing film.

【0126】前記の反射層と反射増加膜により下部電極
103が構成される。
The lower electrode 103 is constituted by the reflection layer and the reflection enhancement film.

【0127】次に、下部電極103を堆積した試料を図
6のレーザー加工機のステージにセットした。YAGレ
ーザーを発振させつつ、ステージ308を移動してレー
ザービームを走査し、幅100μmの下部電極分割溝1
04を切り、ZnO及びAlからなる下部電極103を
幅1.5cmで20分割した。このときのレーザーの連
続発振出力は8W、発振周波数は4kHz、走査速度は
5cm/secであった。
Next, the sample on which the lower electrode 103 was deposited was set on the stage of the laser beam machine shown in FIG. The laser beam is scanned by moving the stage 308 while oscillating the YAG laser, and the lower electrode dividing groove 1 having a width of 100 μm is formed.
04, the lower electrode 103 made of ZnO and Al was divided into 20 pieces with a width of 1.5 cm. At this time, the continuous oscillation output of the laser was 8 W, the oscillation frequency was 4 kHz, and the scanning speed was 5 cm / sec.

【0128】続いて図5の装置を用いて、先に説明した
手順に従って、n層、i層、p層の3層より構成される
半導体層105をプラズマCVD法により作製した。
Subsequently, using the apparatus shown in FIG. 5, a semiconductor layer 105 composed of three layers, i.e., an n-layer, an i-layer, and a p-layer, was formed by a plasma CVD method according to the above-described procedure.

【0129】半導体層105を作製後、再び図6のレー
ザー加工機にセットし、YAGレーザーを発振しつつス
テージ308を移動してレーザービームを走査し、幅1
00μmの半導体分割溝106を形成し、半導体層10
5を幅1.5cmで20分割した。この時、半導体分割
溝106は下部電極分割溝104と約100μmずらし
て形成した。
After forming the semiconductor layer 105, the semiconductor layer 105 is set again on the laser beam machine shown in FIG. 6, and the laser beam is scanned by moving the stage 308 while oscillating the YAG laser, and the width 1
A semiconductor dividing groove 106 of 00 μm is formed, and a semiconductor layer 10 is formed.
5 was divided into 20 with a width of 1.5 cm. At this time, the semiconductor dividing groove 106 was formed so as to be shifted from the lower electrode dividing groove 104 by about 100 μm.

【0130】半導体分割溝形成後、半導体層105の上
にITOターゲットを使用し、Arをスパッタガスとし
て、ITOをスパッタ法により500Å堆積し、透明導
電膜からなる上部電極層107を形成し、半導体分割溝
106を介して直列化を行った。
After forming the semiconductor dividing groove, ITO is deposited on the semiconductor layer 105 by sputtering using an ITO target at a thickness of 500 ° using Ar as a sputtering gas to form an upper electrode layer 107 made of a transparent conductive film. Serialization was performed via the dividing groove 106.

【0131】次に、絶縁膜108を以下のようにして形
成した。アクリル樹脂からなる主剤とイソシアネートと
からなる硬化剤および溶剤とを混合し不図示のスプレー
ノズルから吐出させ上部電極層107上にコートした。
オーブンで硬化後にXYステージに置き、再び図6のレ
ーザー加工機にセットし、YAGレーザーを発振しつ
つ、ステージ308を移動してレーザービームを走査
し、幅200μmの上部電極分割溝109を形成し、上
部電極層107を幅1.5cmで20分割した。この
時、上部電極分割溝109は、半導体分割溝106と約
100μmずらして形成した。
Next, an insulating film 108 was formed as follows. A main agent composed of an acrylic resin, a curing agent composed of an isocyanate, and a solvent were mixed, discharged from a spray nozzle (not shown), and coated on the upper electrode layer 107.
After curing in an oven, it is placed on an XY stage, set again on the laser processing machine in FIG. 6, and while oscillating the YAG laser, moves the stage 308 and scans the laser beam to form the upper electrode dividing groove 109 having a width of 200 μm. The upper electrode layer 107 was divided into 20 pieces with a width of 1.5 cm. At this time, the upper electrode dividing groove 109 was formed so as to be shifted from the semiconductor dividing groove 106 by about 100 μm.

【0132】以上の工程により、20段に直列接続した
集積型光起電力素子を得た。また、同様の工程を繰り返
して合計10枚の集積型光起電力素子を作成した。
Through the above steps, an integrated photovoltaic device connected in series in 20 stages was obtained. The same steps were repeated to produce a total of 10 integrated photovoltaic elements.

【0133】さらに、上部電極分割溝109の幅を15
0μm、100μm、50μmと狭くして、上記と同様
にそれぞれ10枚の集積化光起電力素子を作成した。
Further, the width of the upper electrode dividing groove 109 is set to 15
The thickness was reduced to 0 μm, 100 μm, and 50 μm, and ten integrated photovoltaic elements were prepared in the same manner as described above.

【0134】次に、これら試料の樹脂封止(エンカプシ
ュレーション)を以下のように行った。まず、基板10
1の上下にEVAを積層した。この時、光入射面側のE
VAの厚みは250μmとした。さらに光入射側にフッ
素樹脂フィルムを積層し、裏面側に金属製のプレートを
積層した後、真空ラミネーターに投入して150℃で6
0分間保持し、真空ラミネーションを行った。
Next, resin sealing (encapsulation) of these samples was performed as follows. First, the substrate 10
EVA was laminated on the top and bottom of Sample No. 1. At this time, E on the light incident surface side
The thickness of VA was 250 μm. Further, a fluororesin film is laminated on the light incident side, and a metal plate is laminated on the back side.
Hold for 0 minutes and perform vacuum lamination.

【0135】次に、得られた試料の初期特性をJIS
C8935のアモルファス太陽電池モジュールの出力測
定方法に定められたようにして測定した。まず、AM
1.5グローバルの太陽光スペクトルで100mW/c
2の光量の疑似太陽光源(SPIRE社製 以下シミ
ュレータと呼ぶ)を用いて太陽電池特性を測定し、変換
効率を求めたところ良好な特性であり、ばらつきが3.
5%と少なかった。また、シャント抵抗も分割溝の幅に
よらず平均で500kΩ・cm2であり、良好な値であ
った。これは、スクライブ部分がシャントをしていない
で、良好であることを示している。
Next, the initial characteristics of the obtained sample were measured according to JIS.
The output was measured as specified in the method for measuring the output of an amorphous solar cell module of C8935. First, AM
1.5 100mW / c in global solar spectrum
The solar cell characteristics were measured using a pseudo solar light source (hereinafter referred to as a simulator manufactured by SPIRE) having a light quantity of m 2 , and the conversion efficiency was determined to be good.
It was as low as 5%. Further, the shunt resistance was 500 kΩ · cm 2 on average irrespective of the width of the dividing groove, and was a good value. This indicates that the scribe portion is good without shunting.

【0136】これらの試料の信頼性試験を、JIS C
8938のアモルファス太陽電池モジュールの環境試験
方法及び耐久性試験方法に定められた高温高湿試験に基
づいて行った。
The reliability tests of these samples were performed according to JIS C
The test was performed based on the high-temperature and high-humidity test specified in the environmental test method and the durability test method of the amorphous solar cell module of 8938.

【0137】試験後に試料を初期と同様にシミュレータ
を用い太陽電池特性を測定したところ、初期変換効率に
対して有意な劣化は生じなかった。また、シャント抵抗
の有意な低下も無かった。
After the test, the sample was measured for solar cell characteristics using a simulator in the same manner as in the initial stage. As a result, no significant deterioration in the initial conversion efficiency occurred. Also, there was no significant decrease in shunt resistance.

【0138】本実施例の結果から、本発明の製造方法に
よって得られる集積型光起電力素子は良好な特性を有し
ており、シャントの発生を防いで歩留まりが良好で、信
頼性が高いことが分かる。
From the results of this example, it can be seen that the integrated photovoltaic device obtained by the manufacturing method of the present invention has good characteristics, prevents shunting, has a good yield, and has high reliability. I understand.

【0139】また、絶縁膜108をポリエステル、ポリ
イミドに代えても同様の効果が得られた。
The same effect was obtained by replacing the insulating film 108 with polyester or polyimide.

【0140】(実施例2)本実施例は、基板をガラス基
板とした以外は、実施例1とほぼ同様にして堆積した集
積型光起電力素子を作製した。本実施例の集積型光起電
力素子の製造方法を図3を参照して説明する。
Example 2 In this example, an integrated photovoltaic element was deposited in substantially the same manner as in Example 1 except that the substrate was a glass substrate. A method of manufacturing the integrated photovoltaic device according to the present embodiment will be described with reference to FIG.

【0141】まず、ガラス基板101上に上部電極層1
07を形成した後、レーザーによるスクライブを行い上
部電極分割溝109を形成し(図3(b))、続いて半
導体層105を作製後、再び図6のレーザー加工機にセ
ットし、幅100μmの半導体分割溝106を形成し
て、半導体層105を幅1.5cmで20分割した(図
2(3))。さらに、Al膜を堆積し下部電極103を
形成した(図3(d))。
First, the upper electrode layer 1 was formed on the glass substrate 101.
07, laser scribe is performed to form an upper electrode dividing groove 109 (FIG. 3B). After forming the semiconductor layer 105, the semiconductor layer 105 is set again in the laser processing machine of FIG. The semiconductor dividing groove 106 was formed, and the semiconductor layer 105 was divided into 20 with a width of 1.5 cm (FIG. 2C). Further, an Al film was deposited to form a lower electrode 103 (FIG. 3D).

【0142】次に、絶縁膜108をスクライブする部分
のみ200μmの幅で開口させて、以下の様にして形成
した。まず、ポリエステル樹脂を溶剤に溶かしたペース
トを作り、スクリーン印刷法によりスクライブするパタ
ーンのネガパターンとなる様に、前記ペーストを印刷し
た。その後乾燥炉に投入し、溶剤を飛ばして絶縁膜10
8を形成した(図3(e))。
Next, only the portion where the insulating film 108 was scribed was opened with a width of 200 μm and formed as follows. First, a paste in which a polyester resin was dissolved in a solvent was prepared, and the paste was printed by a screen printing method so as to have a negative pattern of a scribed pattern. Then, it is put into a drying furnace, and the solvent is removed to remove the insulating film 10.
8 was formed (FIG. 3E).

【0143】次に、図7のサンドスクライブ加工機にセ
ットし、SiCからなる粒径20μmの砥粒をノズルよ
り噴出させて下部電極分割溝104を形成し、下部電極
103を幅1.5cmで20分割した(図3(f))。
この時、絶縁膜108はスクライブされずに、開口部の
下部電極のみがスクライブされた。絶縁膜108は、こ
の場合マスクとしての機能を有する。この時、下部電極
分割溝104は、半導体分割溝106と約100μmず
らして形成した。
Next, the lower electrode 103 was set in a sand scribe processing machine shown in FIG. 7 and a lower electrode dividing groove 104 was formed by ejecting abrasive particles of SiC having a particle diameter of 20 μm from a nozzle to form a lower electrode dividing groove 104 having a width of 1.5 cm. It was divided into 20 (FIG. 3 (f)).
At this time, the insulating film 108 was not scribed, and only the lower electrode in the opening was scribed. In this case, the insulating film 108 has a function as a mask. At this time, the lower electrode dividing groove 104 was formed so as to be shifted from the semiconductor dividing groove 106 by about 100 μm.

【0144】以上の工程により、20段に直列接続した
集積型光起電力素子を得た。また、同様の工程を繰り返
して、合計10枚の集積型光起電力素子を作成した。
Through the above steps, an integrated photovoltaic device connected in series in 20 stages was obtained. The same steps were repeated to produce a total of 10 integrated photovoltaic elements.

【0145】さらに、下部電極分割溝104の幅を15
0μm、100μm、50μmと狭くして、上記と同様
にそれぞれ10枚の集積化光起電力素子を作成した。
Further, the width of the lower electrode dividing groove 104 is set to 15
The thickness was reduced to 0 μm, 100 μm, and 50 μm, and ten integrated photovoltaic elements were prepared in the same manner as described above.

【0146】次に、これら試料の樹脂封止(エンカプシ
ュレーション)を実施例1と同様に行った。
Next, resin sealing (encapsulation) of these samples was performed in the same manner as in Example 1.

【0147】次に得られた試料の初期特性を実施例1と
同様にして測定した。まず、AM1.5グローバルの太
陽光スペクトルで100mW/cm2の光量の疑似太陽
光源(SPIRE社製 以下シミュレータと呼ぶ)を用
いて太陽電池特性を測定し、変換効率を求めたところ良
好な特性であり、ばらつきも少なかった。また、シャン
ト抵抗も下部電極分割溝104の幅によらず平均で50
0kΩ・cm2であり、良好な値であった。これは、ス
クライブ部分がシャントをしていないで、良好であるこ
とを示している。
Next, the initial characteristics of the obtained sample were measured in the same manner as in Example 1. First, solar cell characteristics were measured using a pseudo solar light source (hereinafter referred to as a simulator manufactured by SPIRE) having a light amount of 100 mW / cm 2 in the AM1.5 global sunlight spectrum, and the conversion efficiency was determined. There was little variation. Also, the shunt resistance is 50 on average irrespective of the width of the lower electrode dividing groove 104.
0 kΩ · cm 2 , which was a good value. This indicates that the scribe portion is good without shunting.

【0148】これらの試料の信頼性試験を実施例1と同
様にして、JIS C8938のアモルファス太陽電池
モジュールの環境試験方法及び耐久性試験方法に定めら
れた高温高湿試験に基づいて行った。
The reliability test of these samples was performed in the same manner as in Example 1 based on the high-temperature and high-humidity test specified in the environmental test method and the durability test method of the JIS C8938 amorphous solar cell module.

【0149】試験後に試料を初期と同様にシミュレータ
を用い太陽電池特性を測定したところ、初期変換効率に
対して有意な劣化は生じなかった。また、シャント抵抗
の有意な低下も無かった。
After the test, when the solar cell characteristics of the sample were measured using a simulator in the same manner as in the initial stage, no significant deterioration occurred in the initial conversion efficiency. Also, there was no significant decrease in shunt resistance.

【0150】本実施例の結果から、本発明の製造方法に
よって得られる集積型光起電力素子は良好な特性を有し
ており、シャントの発生を防いで歩留まりが良好で、信
頼性が高いことが分かる。
From the results of this example, it can be seen that the integrated photovoltaic device obtained by the manufacturing method of the present invention has good characteristics, prevents shunting, has a good yield, and has high reliability. I understand.

【0151】(比較例1)本比較例は、図11に示す従
来の構成の集積型光起電力素子を実施例2とほぼ同様に
して形成した例である。
(Comparative Example 1) This comparative example is an example in which the integrated photovoltaic device having the conventional configuration shown in FIG.

【0152】実施例2と同様に、ガラス基板101上に
下部電極103までを形成した後、絶縁膜108(図3
参照)を形成せずに、レーザースクライブ法により下部
電極103の分割を行い、集積型光起電力素子を作製し
た。
After forming up to the lower electrode 103 on the glass substrate 101 in the same manner as in Example 2, the insulating film 108 (FIG.
Ref.), The lower electrode 103 was divided by a laser scribe method to produce an integrated photovoltaic element.

【0153】また、下部電極の分割溝104の幅は、2
00、150、100、50μmと変化させた試料を作
成した。
The width of the dividing groove 104 of the lower electrode is 2
Samples having the sizes of 00, 150, 100, and 50 μm were prepared.

【0154】次に、この試料のラミネーションを実施例
1と同様に行った。
Next, lamination of this sample was performed in the same manner as in Example 1.

【0155】実施例1と同様に太陽電池特性およびシャ
ント抵抗を測定したところ、変換効率は実施例2に比べ
て相対値で5%低く、図9に示すように、シャント抵抗
はスクライブの溝幅が狭くなるに従い小さくなり、50
μm幅においては実施例2の約30%であった。
When the characteristics of the solar cell and the shunt resistance were measured in the same manner as in Example 1, the conversion efficiency was 5% lower than that of Example 2 as a relative value, and as shown in FIG. Becomes narrower as
In the μm width, it was about 30% of Example 2.

【0156】また、信頼性試験を行ったところ、図10
に示すように、1000時間後でスクライブ幅が50μ
mと狭いものは、初期に比較して、約40%のシャント
抵抗の低下が見られた。この比較例1のサンプルに逆バ
イアスを印加し不図示の赤外線カメラで観察したところ
スクライブ部分がショートしていることが分かった。
When a reliability test was performed, FIG.
As shown in FIG.
In the case of a narrower m, the shunt resistance was reduced by about 40% compared to the initial stage. When a reverse bias was applied to the sample of Comparative Example 1 and observed with an infrared camera (not shown), it was found that the scribe portion was short-circuited.

【0157】実施例2と本比較例より、本発明の製造方
法によって得られる集積型光起電力素子は従来のものよ
り歩留まりが良好で信頼性が高いことが分かる。
From Example 2 and this comparative example, it can be seen that the integrated photovoltaic device obtained by the manufacturing method of the present invention has a higher yield and higher reliability than the conventional device.

【0158】(実施例3)基板をポリイミドフィルムと
した以外は、実施例1と同様にして図3に示す集積型光
起電力素子を作製した。
Example 3 An integrated photovoltaic element shown in FIG. 3 was produced in the same manner as in Example 1 except that the substrate was a polyimide film.

【0159】まず、基板101上にAl膜を堆積し、反
射層としZnO膜を6000Å堆積し、反射増加膜を形
成し下部電極103とした。
First, an Al film was deposited on the substrate 101, a ZnO film was deposited as a reflection layer at 6000 °, and a reflection enhancement film was formed to form the lower electrode 103.

【0160】次に、下部電極103を堆積した試料を図
6のレーザー加工機で幅100μmの下部電極分割溝1
04を切り、ZnO及びAlからなる下部電極を幅1.
5cmで20分割した。
Next, the sample on which the lower electrode 103 was deposited was placed on the lower electrode dividing groove 1 having a width of 100 μm using the laser beam machine shown in FIG.
No. 04, and a lower electrode made of ZnO and Al having a width of 1.
It was divided into 20 at 5 cm.

【0161】続いて半導体層105を作製後、再び図6
のレーザー加工機にセットし、幅100μmの半導体分
割溝106を形成し、半導体層105を幅1.5cmで
20分割した。この時、半導体分割溝106は、下部電
極分割溝104と約100μmずらして形成した。
Subsequently, after forming the semiconductor layer 105, FIG.
And a semiconductor dividing groove 106 having a width of 100 μm was formed, and the semiconductor layer 105 was divided into 20 with a width of 1.5 cm. At this time, the semiconductor dividing groove 106 was formed so as to be shifted from the lower electrode dividing groove 104 by about 100 μm.

【0162】半導体分割溝形成後、透明導電層(上部電
極)107を形成し、半導体分割溝106を介して直列
化を行った。
After the formation of the semiconductor dividing groove, a transparent conductive layer (upper electrode) 107 was formed, and serialization was performed via the semiconductor dividing groove 106.

【0163】次に、絶縁膜108は不図示のスパッタ装
置を用いてSiO2を形成した。その後再び図6のレー
ザー加工機にセットし、幅200μmの上部電極分割溝
109を形成し、透明電極層107を幅1.5cmで2
0分割した。この時、上部電極分割溝109は、半導体
分割溝106と約300μmずらして形成した。
Next, as the insulating film 108, SiO 2 was formed using a sputtering device (not shown). Thereafter, the upper electrode division groove 109 having a width of 200 μm is formed again on the laser processing machine shown in FIG.
It was divided into 0. At this time, the upper electrode dividing groove 109 was formed so as to be shifted from the semiconductor dividing groove 106 by about 300 μm.

【0164】以上の工程により、20段に直列接続した
集積型光起電力素子を得た。同様の工程を繰り返して、
合計10枚の集積型光起電力素子を作成した。
Through the above steps, an integrated photovoltaic device connected in series in 20 stages was obtained. Repeat the same process,
A total of ten integrated photovoltaic elements were produced.

【0165】次に、これら試料の樹脂封止(エンカプシ
ュレーション)を実施例1と同様に行った。
Next, resin sealing (encapsulation) of these samples was performed in the same manner as in Example 1.

【0166】次に、得られた試料の初期特性を実施例1
と同様にして測定した。まず、AM1.5グローバルの
太陽光スペクトルで100mW/cm2の光量の疑似太
陽光源(SPIRE社製 以下シミュレータと呼ぶ)を
用いて太陽電池特性を測定し、変換効率を求めたところ
良好な特性であり、ばらつきも少なかった。また、シャ
ント抵抗も平均で500kΩ・cm2であり良好な値で
あった。これは、スクライブ部分がシャントをしていな
いで、良好であることを示している。
Next, the initial characteristics of the obtained sample are shown in Example 1.
The measurement was performed in the same manner as described above. First, solar cell characteristics were measured using a simulated solar light source (hereinafter referred to as a simulator manufactured by SPIRE) having a light intensity of 100 mW / cm 2 in the AM1.5 global sunlight spectrum, and the conversion efficiency was determined. There was little variation. Also, the shunt resistance was 500 kΩ · cm 2 on average, which was a good value. This indicates that the scribe portion is good without shunting.

【0167】これらの試料の信頼性試験を実施例1と同
様にして、JIS C8938のアモルファス太陽電池
モジュールの環境試験方法及び耐久性試験方法に定めら
れた高温高湿試験に基づいて行った。
The reliability test of these samples was performed in the same manner as in Example 1 based on the high-temperature and high-humidity test specified in the environmental test method and the durability test method of the amorphous solar cell module according to JIS C8938.

【0168】試験後に試料を初期と同様にシミュレータ
を用い太陽電池特性を測定したところ、初期変換効率に
対して有意な劣化は生じなかった。また、シャント抵抗
の有意な低下も無かった。
After the test, when the solar cell characteristics of the sample were measured using a simulator in the same manner as in the initial stage, no significant deterioration in the initial conversion efficiency occurred. Also, there was no significant decrease in shunt resistance.

【0169】本実施例の結果から、本発明の製造方法に
よって得られる集積型光起電力素子は良好な特性を有し
ており、シャントの発生を防いで歩留まりが良好で、信
頼性が高いことが分かる。
From the results of this example, it can be seen that the integrated photovoltaic device obtained by the manufacturing method of the present invention has good characteristics, prevents shunts, has a good yield, and has high reliability. I understand.

【0170】また、絶縁膜108をSiO2でなくSi
O、ガラス膜などにしても同様の効果が得られた。
The insulating film 108 is made of Si instead of SiO 2.
Similar effects were obtained with O and glass films.

【0171】[0171]

【発明の効果】以上説明したように、本発明によれば、
集積型光起電力素子の製造方法が、電極層または半導体
層の表面に絶縁膜を形成する工程と、該絶縁膜側から少
なくとも電極層または半導体層をスクライブする工程と
を有しているので、このスクライブによって発生する粉
塵は絶縁膜が導電性材料に積層された状態のものである
ため、導電性が低いものとなり、粉塵が切断後の分割溝
に残った場合でもショート状態を最小限にとどめること
ができる。したがって、歩留まりが良好で、かつ長期使
用時における信頼性の高い集積型光起電力素子を得るこ
とができる。
As described above, according to the present invention,
Since the manufacturing method of the integrated photovoltaic element has a step of forming an insulating film on the surface of the electrode layer or the semiconductor layer, and a step of scribing at least the electrode layer or the semiconductor layer from the insulating film side, The dust generated by the scribing is in a state where the insulating film is laminated on the conductive material, so that the conductivity becomes low, and even if the dust remains in the divided groove after cutting, the short-circuit state is minimized. be able to. Therefore, it is possible to obtain an integrated photovoltaic element having good yield and high reliability in long-term use.

【0172】また、スクライブ工程が、レーザースクラ
イブ法、サンドブラストスクライブ法、または超音波ス
クライブ法を用いて行われるので、スクライブ溝を狭く
形成することができ、特性の良好な集積型光起電力素子
が得られる。
Further, since the scribe step is performed by using a laser scribe method, a sand blast scribe method, or an ultrasonic scribe method, a scribe groove can be formed narrow, and an integrated photovoltaic device having good characteristics can be obtained. can get.

【0173】さらに、少なくともアクリル、ポリエステ
ル、またはポリイミドから選択される高分子樹脂により
絶縁膜を形成し、或いは、少なくともSiO、Si
2、またはガラスから選択される無機材料により絶縁
膜を形成することにより、歩留まりがより向上するとと
もに、より信頼性の高い集積型光起電力素子を得ること
ができる。
Further, an insulating film is formed of at least a polymer resin selected from acryl, polyester, or polyimide, or at least SiO, Si
By forming the insulating film using an inorganic material selected from O 2 or glass, the yield can be further improved and a more reliable integrated photovoltaic device can be obtained.

【0174】そして、絶縁膜のスクライブする部分に開
口部を形成することにより、生産性を高めることができ
る。
By forming an opening in a portion of the insulating film to be scribed, productivity can be improved.

【0175】また、半導体層が、光入射側から順に少な
くとも第1半導体層と第2半導体層を積層した構造であ
り、かつ少なくとも第2半導体層の一部が柱状微結晶構
造を有するシリコン層により構成されていることによ
り、歩留まりがより向上するとともに、より信頼性の高
い集積型光起電力素子を得ることができる。
Further, the semiconductor layer has a structure in which at least a first semiconductor layer and a second semiconductor layer are laminated in order from the light incident side, and at least a part of the second semiconductor layer is formed of a silicon layer having a columnar microcrystalline structure. With this configuration, the yield can be further improved, and a more reliable integrated photovoltaic device can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の集積型光起電力素子の製造方法の一例
を示す模式図であり、(a)〜(f)は各製造工程にお
ける構造を示している。
FIG. 1 is a schematic view showing an example of a method for manufacturing an integrated photovoltaic device according to the present invention, wherein (a) to (f) show structures in respective manufacturing steps.

【図2】本発明の集積型光起電力素子の製造方法の別の
例を示す模式図であり、(a)〜(f)は各製造工程に
おける構造を示している。
FIGS. 2A to 2F are schematic diagrams showing another example of a method for manufacturing an integrated photovoltaic device according to the present invention, wherein FIGS.

【図3】本発明の集積型光起電力素子の製造方法の別の
例を示す模式図であり、(a)〜(f)は各製造工程に
おける構造を示している。
FIGS. 3A to 3F are schematic views showing another example of a method for manufacturing an integrated photovoltaic device according to the present invention, wherein FIGS.

【図4】本発明の集積型光起電力素子の製造方法の別の
例を示す模式図であり、(a)〜(f)は各製造工程に
おける構造を示している。
FIG. 4 is a schematic view showing another example of the method for manufacturing an integrated photovoltaic element according to the present invention, wherein (a) to (f) show structures in respective manufacturing steps.

【図5】本発明における集積型光起電力素子の半導体膜
の堆積装置を示す模式図である。
FIG. 5 is a schematic view showing an apparatus for depositing a semiconductor film of an integrated photovoltaic device according to the present invention.

【図6】本発明におけるレーザースクライブ法を示す模
式図である。
FIG. 6 is a schematic view showing a laser scribe method in the present invention.

【図7】本発明におけるサンドブラストスクライブ法を
示す模式図である。
FIG. 7 is a schematic view showing a sandblast scribe method in the present invention.

【図8】本発明における超音波スクライブ法を示す模式
図である。
FIG. 8 is a schematic view showing an ultrasonic scribe method according to the present invention.

【図9】本発明による集積型光起電力素子の優れた特性
を示す図である。
FIG. 9 is a diagram showing excellent characteristics of the integrated photovoltaic device according to the present invention.

【図10】本発明による集積型光起電力素子の信頼性を
示す図である。
FIG. 10 is a diagram showing the reliability of an integrated photovoltaic device according to the present invention.

【図11】従来の集積型光起電力素子の構成例を示す模
式図である。
FIG. 11 is a schematic diagram showing a configuration example of a conventional integrated photovoltaic element.

【符号の説明】[Explanation of symbols]

101 基板 102 絶縁層 103 下部電極 104 下部電極分割溝 105 半導体層 106 半導体分割溝 107 上部電極 108 絶縁膜 109 上部電極分割溝 201 ロードチャンバー 202 i層チャンバー 203 p、n層 RFチャンバー 204 シリコンゲルマニウムi層チャンバー 205 アンロードチャンバー 206、207、208、209 ゲートバルブ 210 プラズマCVD室 211 基板加熱用のヒーター 212 n層堆積用ヒーター 213 i層堆積用ヒーター 214 p層堆積用ヒーター 215 n層堆積室 216 i層堆積用の堆積室 217 p層堆積用の堆積室 218 ヒーター 219 プラズマCVD室 220 レール 221 基板ホルダー 222 窓 301 レーザー本体 302 電源 303 冷却装置 304 レーザービーム 305 ダイクロイックミラー 306 レンズ 307 試料 308 ステージ 309 コントローラー 310 照射光源 311 レンズ 312 ダイクロイックミラー 313 反射ミラー 314 ITVカメラ 315 モニター 401 コンベア 402 成膜済基板 403 砥粒 404 ノズル 501 コンベア 502 成膜済基板 503 チップ 504 ホーン 505 超音波振動子 Reference Signs List 101 substrate 102 insulating layer 103 lower electrode 104 lower electrode dividing groove 105 semiconductor layer 106 semiconductor dividing groove 107 upper electrode 108 insulating film 109 upper electrode dividing groove 201 load chamber 202 i-layer chamber 203 p, n-layer RF chamber 204 silicon germanium i-layer Chamber 205 Unload chamber 206, 207, 208, 209 Gate valve 210 Plasma CVD chamber 211 Heater for substrate heating 212 Heater for n-layer deposition 213 Heater for i-layer deposition 214 Heater for p-layer deposition 215 n-layer deposition chamber 216 i-layer Deposition chamber for deposition 217 Deposition chamber for p-layer deposition 218 Heater 219 Plasma CVD chamber 220 Rail 221 Substrate holder 222 Window 301 Laser body 302 Power supply 303 Cooling device 304 Laser Beam 305 Dichroic mirror 306 Lens 307 Sample 308 Stage 309 Controller 310 Irradiation light source 311 Lens 312 Dichroic mirror 313 Reflection mirror 314 ITV camera 315 Monitor 401 Conveyor 402 Film-formed substrate 403 Abrasive grains 404 Nozzle 501 Conveyor 502 Film-formed substrate 50 Horn 505 ultrasonic transducer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 豪人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 竹山 祥史 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 都築 幸司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5F051 AA04 AA05 BA17 EA09 EA10 EA16 EA18  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Taketo Yoshino 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Yoshifumi Takeyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Within non-corporation (72) Inventor Koji Tsuzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. F-term (reference) 5F051 AA04 AA05 BA17 EA09 EA10 EA16 EA18

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも下部電極層と、半導体層と、
上部電極層とからなる光起電力素子を同一基板上に複数
配列してなる集積型光起電力素子の製造方法において、 電極層または半導体層の表面に絶縁膜を形成する工程
と、該絶縁膜側から少なくとも電極層または半導体層を
スクライブする工程とを有することを特徴とする集積型
光起電力素子の製造方法。
At least a lower electrode layer, a semiconductor layer,
In a method for manufacturing an integrated photovoltaic element in which a plurality of photovoltaic elements each including an upper electrode layer are arranged on the same substrate, a step of forming an insulating film on a surface of an electrode layer or a semiconductor layer; Scribing at least the electrode layer or the semiconductor layer from the side.
【請求項2】 前記スクライブ工程が、レーザースクラ
イブ法、サンドブラストスクライブ法、または超音波ス
クライブ法を用いて行われることを特徴とする請求項1
に記載の集積型光起電力素子の製造方法。
2. The method according to claim 1, wherein the scribing step is performed using a laser scribe method, a sand blast scribe method, or an ultrasonic scribe method.
3. The method for manufacturing an integrated photovoltaic device according to 1.
【請求項3】 前記絶縁膜は、少なくともアクリル、ポ
リエステル、またはポリイミドから選択される高分子樹
脂により形成されることを特徴とする請求項1または2
に記載の集積型光起電力素子の製造方法。
3. The insulating film according to claim 1, wherein the insulating film is formed of at least a polymer resin selected from acryl, polyester, and polyimide.
3. The method for manufacturing an integrated photovoltaic device according to 1.
【請求項4】 前記絶縁膜は、少なくともSiO、Si
2、またはガラスから選択される無機材料により形成
されることを特徴とする請求項1または2に記載の集積
型光起電力素子の製造方法。
4. The insulating film is made of at least SiO, Si
3. The method of manufacturing an integrated photovoltaic device according to claim 1, wherein the method is formed of an inorganic material selected from O 2 and glass.
【請求項5】 前記絶縁膜のスクライブする部分に開口
部を形成することを特徴とする請求項1乃至4のいずれ
かに記載の集積型光起電力素子の製造方法。
5. The method for manufacturing an integrated photovoltaic device according to claim 1, wherein an opening is formed in a portion of the insulating film to be scribed.
【請求項6】 前記半導体層が、光入射側から順に少な
くとも第1半導体層と第2半導体層を積層した構造であ
り、かつ少なくとも第2半導体層の一部が柱状微結晶構
造を有するシリコン層により構成されていることを特徴
とする請求項1乃至5のいずれかに記載の集積型光起電
力素子の製造方法。
6. A silicon layer in which the semiconductor layer has a structure in which at least a first semiconductor layer and a second semiconductor layer are laminated in order from a light incident side, and at least a part of the second semiconductor layer has a columnar microcrystalline structure. The method for manufacturing an integrated photovoltaic device according to claim 1, wherein:
JP2000335386A 2000-11-02 2000-11-02 Method for manufacturing integrated photosensor Withdrawn JP2002141532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000335386A JP2002141532A (en) 2000-11-02 2000-11-02 Method for manufacturing integrated photosensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000335386A JP2002141532A (en) 2000-11-02 2000-11-02 Method for manufacturing integrated photosensor

Publications (1)

Publication Number Publication Date
JP2002141532A true JP2002141532A (en) 2002-05-17

Family

ID=18811140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000335386A Withdrawn JP2002141532A (en) 2000-11-02 2000-11-02 Method for manufacturing integrated photosensor

Country Status (1)

Country Link
JP (1) JP2002141532A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021563A (en) * 2007-06-05 2009-01-29 Semiconductor Energy Lab Co Ltd Manufacturing method of photoelectric conversion device
JP2011119696A (en) * 2009-10-30 2011-06-16 Sumitomo Chemical Co Ltd Organic thin-film solar cell and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021563A (en) * 2007-06-05 2009-01-29 Semiconductor Energy Lab Co Ltd Manufacturing method of photoelectric conversion device
JP2011119696A (en) * 2009-10-30 2011-06-16 Sumitomo Chemical Co Ltd Organic thin-film solar cell and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3017422B2 (en) Photovoltaic element array and manufacturing method thereof
US6472248B2 (en) Microcrystalline series photovoltaic element and process for fabrication of same
JP4433131B2 (en) Method for forming silicon-based thin film
EP0661760B1 (en) Method and apparatus for forming deposited film
US7947523B2 (en) Method for manufacturing photoelectric conversion device
US20080295882A1 (en) Photovoltaic device and method of manufacturing photovoltaic devices
TWI445197B (en) Apparatus and method for producing photovoltaic element, and photovoltaic element
TW200941738A (en) Photoelectric conversion device and manufacturing method thereof
JPH07263734A (en) Photovoltaic device
US6432521B1 (en) Group III-V compound semiconductor, and semiconductor device using the compound semiconductor
WO2010050034A1 (en) Photoelectric conversion apparatus and process for producing photoelectric conversion apparatus
JP2001156026A (en) Semiconductor elements and manufacturing method therefor
KR101362890B1 (en) Method of manufacturing thin film solar cell using micro wave, and thin film deposition apparatus for the same
JP2002141532A (en) Method for manufacturing integrated photosensor
JP2002094095A (en) Integrated type photovoltaic element and its manufacturing method
JPH11103082A (en) Photosensor and manufacture thereof
JPH1012908A (en) Manufacture of semiconductor device and particulate semiconductor film, and photoelectric conversion element
US20080308144A1 (en) Integrated thin-layer photovoltaic module
JPH10313125A (en) Formation of thin film
JP3029169B2 (en) Photovoltaic element
JPH11266030A (en) Semiconductor element and its manufacture
JP2001156319A (en) Photovoltaic element and its manufacturing method
JP2001358350A (en) Photovoltaic element
US20100170565A1 (en) Photovoltaic device and method for producing the same
WO2009081855A1 (en) Method for manufacturing photoelectric conversion device, and photoelectric conversion device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108