JPH11266030A - Semiconductor element and its manufacture - Google Patents
Semiconductor element and its manufactureInfo
- Publication number
- JPH11266030A JPH11266030A JP10066854A JP6685498A JPH11266030A JP H11266030 A JPH11266030 A JP H11266030A JP 10066854 A JP10066854 A JP 10066854A JP 6685498 A JP6685498 A JP 6685498A JP H11266030 A JPH11266030 A JP H11266030A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- layer
- semiconductor
- microcrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、特に光起電力素子や薄膜トランジス
ター等の機能性半導体素子及びその製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a functional semiconductor device such as a photovoltaic device and a thin film transistor and a method for manufacturing the same.
【0002】[0002]
【従来の技術】微結晶シリコン半導体は、1979年に
発表されている(S.USUI and M.KIKU
CHI “PROPERTIES OF HEAVIL
Y DOPED GD−Si WITH LOW RE
SISTIVITY” Journal of Non
e−Crystalline Solids 34(1
979)1−11)。この論文にはグロー放電法で燐を
ドープした低抵抗な微結晶シリコン半導体が堆積できた
ことが記載されている。2. Description of the Related Art A microcrystalline silicon semiconductor was announced in 1979 (S. USUI and M. KIKU).
CHI "PROPERTIES OF HEAVIL
Y DOED GD-Si WITH LOW RE
SISTIVITY "Journal of Non
e-Crystalline Solids 34 (1
979) 1-11). This paper describes that a low-resistance microcrystalline silicon semiconductor doped with phosphorus was deposited by a glow discharge method.
【0003】同様のことが、A.MATSUDA,S.
YAMASAKI et al.,“Electric
al and Structural Propert
ies of Phosphorous−Doped
Glow−Discharge Si:F:H and
Si:H Films” Japanese Jou
rnal of Applied Physics V
ol.19,No.6,JUNE,1980 pp.L
305−L308にも記載されている。[0003] The same applies to A. MATSUDA, S.M.
YAMASAKI et al. , "Electric
al and Structural Property
is of Phosphorous-Doped
Glow-Discharge Si: F: H and
Si: H Films "Japan Jou
rnal of Applied Physics V
ol. 19, no. 6, JUNE, 1980 pp. L
305-L308.
【0004】また、ホウ素をドーピングしたアモルファ
スと微結晶シリコンの混合系の特性が、A.MATSU
DA,M.MATSUMURA et al.,“Bo
ron Dopoing of Hydrogenen
ated SiliconThin Films” J
apanese Journal of Applie
d Physics Vol.20,No.3,MAR
CH,1981 pp.L183−L186に記載され
ている。The characteristics of a mixed system of boron-doped amorphous and microcrystalline silicon are described in MATSU
DA, M .; MATSUMURA et al. , “Bo
ron Doping of Hydrogenen
ated SiliconThin Films ”J
aperture Journal of Applier
d Physics Vol. 20, no. 3, MAR
CH, 1981 pp. L183-L186.
【0005】更に、アモルファスと微結晶の混合した系
の構造については、A.MATSUDA,T.YOSH
IDA et al.,“Structual Stu
dyon Amorphous−Microcryst
alline Mixed−Phase Si:H F
ilms” Japanese Journalof
Applied Physics Vol.20,N
o.6,JUNE,1981 pp.L439−L44
2に記載されている。[0005] Further, regarding the structure of a system in which amorphous and microcrystals are mixed, A.A. MATSUDA, T .; YOSH
IDA et al. , “Structural Stu
dyon Amorphous-Microcryst
alline Mixed-Phase Si: HF
ilms "Japane Journalof
Applied Physics Vol. 20, N
o. 6, JUNE, 1981 pp. L439-L44
2.
【0006】しかしながら、これらのアモルファスと微
結晶シリコンの混合層を太陽電池等の半導体素子に適用
する可能性についてはこれまでに示唆されているもの
の、現実に適用するには至っていなかった。However, although the possibility of applying such a mixed layer of amorphous and microcrystalline silicon to a semiconductor device such as a solar cell has been suggested so far, it has not been practically applied.
【0007】微結晶シリコン半導体を使用した太陽電池
については、USP4600801“FULUORIN
ATED P−DOPED MICROCRYSTAL
LINE SILICON SEMICONDUCTO
R ALLOY MATERIAL”、USP4609
771 ”TANDEM JUNCTION SOLA
R CELL DEVICES INCORPORAT
ING IMPROVED MICROCRYSTAL
LINE P−DOPED SEMICONDUC
TOR ALLOY MATERIAL”、USP4
775425“P AND N−TYPE MICRO
CRYSTALLINE SEMICONDUCTOR
ALLOY MATERIAL INCLUDING
BAND GAP WIDENING ELEMEN
TS, DEVICES UTILIZING SAM
E”等に記載されている。しかしながら、これらに記載
されている微結晶シリコン半導体は、アモルファスのi
型半導体層を用いたpin構造の太陽電池のp型半導体
層またはn型半導体層に使用するものであった。A solar cell using a microcrystalline silicon semiconductor is disclosed in US Pat. No. 4,600,801 “FULUORIN.
ATED P-DOPED MICROCRYSTAL
LINE SILICON SEMICONDUCTO
R ALLOY MATERIAL ", USP4609
771 "TANDEM JUNCTION SOLA
R CELL DEVICES INCORPORATE
ING IMPROVED MICROCRYSTAL
LINE P-DOPED SEMICONDUC
TO ALLOY MATERIAL ", USP4
775425 "P AND N-TYPE MICRO
CRYSTALLINE SEMICONDUCTOR
ALLOY MATERIAL INCLUDING
BAND GAP WIDENING ELEMENT
TS, DEVICES UTILIZING SAM
E "etc. However, the microcrystalline silicon semiconductors described therein are amorphous i
It is used for a p-type semiconductor layer or an n-type semiconductor layer of a solar cell having a pin structure using a type semiconductor layer.
【0008】一方、近年、微結晶シリコンをi型半導体
層に用いた太陽電池の論文発表がなされてきている。例
えば、”ON THE WAY TOWARDS HI
GHEFFICIENCY THIN FILM SI
LICON SOLARCELLS BY THE M
ICROMORPH CONCEPT” J.Meie
r, P.Torres et.al. Mat.Re
s.Soc.Symp.Proc.Vol.420
(1996) p.3等に記載されている。しかしなが
ら、該論文の筆者等も認識しているように、微結晶シリ
コンをi型半導体層に用いたシングル構造の太陽電池で
は初期光電変換効率が7.7%であり、同様の構成でア
モルファスシリコンを用いた太陽電池よりも低いもので
あった。On the other hand, in recent years, papers on solar cells using microcrystalline silicon for the i-type semiconductor layer have been published. For example, "ON THE WAY TOWARDS HI
GHEFFICIENCY THIN FILM SI
LICON SOLARCELLS BY THE M
ICROMORPH CONCEPT "J. Meie
r, p. Torres et. al. Mat. Re
s. Soc. Symp. Proc. Vol. 420
(1996) p. No. 3 etc. However, as the authors of the paper also recognize, a single-structure solar cell using microcrystalline silicon for the i-type semiconductor layer has an initial photoelectric conversion efficiency of 7.7%, and amorphous silicon having the same configuration. It was lower than the solar cell using.
【0009】[0009]
【発明が解決しようとする課題】本発明者は、上記微結
晶シリコン半導体をi型半導体層に用いた太陽電池の変
換効率が、同様の構成のアモルファスシリコン太陽電池
の変換効率よりも低い原因を鋭意検討した。特に、透過
電子顕微鏡とX線回折のデータを解析した。その結果、
比較的大きな微結晶粒間には構造的な歪みが集中しやす
く、欠陥が多く存在することが明らかとなった。これら
の欠陥は、光励起自由電荷の走行性(移動度)を小さく
すると共に寿命を短くして、半導体素子の特性を低下さ
せてしまう。また、n型半導体層やp型半導体層とi型
半導体層との界面にも原因があることを解明した。すな
わちn型半導体層とi型半導体層との界面近傍及びp型
半導体層とi型半導体層の界面近傍に欠陥準位が多くあ
って、これらが再結合中心として働いていることを本発
明者は見出した。該再結合中心の存在は、i型半導体層
中の光励起自由電荷の数や走行性の低下を招く。その結
果、太陽電池の開放電圧(Voc)、短絡電流(Js
c)、形状因子(フィルファクター:FF)が低下す
る。また、太陽電池のシリーズ抵抗の増加や、シャント
抵抗の低下の原因になる。これらのために太陽電池の変
換効率が低下する。SUMMARY OF THE INVENTION The present inventor has determined that the conversion efficiency of a solar cell using the microcrystalline silicon semiconductor for the i-type semiconductor layer is lower than the conversion efficiency of an amorphous silicon solar cell having a similar structure. We studied diligently. In particular, transmission electron microscope and X-ray diffraction data were analyzed. as a result,
It became clear that structural strain tends to concentrate between relatively large microcrystal grains, and that many defects exist. These defects reduce the traveling property (mobility) of the photoexcited free charge and shorten the lifetime, thereby deteriorating the characteristics of the semiconductor element. Further, it has been clarified that there is a cause at the interface between the n-type semiconductor layer or the p-type semiconductor layer and the i-type semiconductor layer. That is, the present inventor has found that there are many defect levels near the interface between the n-type semiconductor layer and the i-type semiconductor layer and near the interface between the p-type semiconductor layer and the i-type semiconductor layer, and these work as recombination centers. Found. The presence of the recombination center causes a decrease in the number of photoexcited free charges in the i-type semiconductor layer and a decrease in running properties. As a result, the open-circuit voltage (Voc) and short-circuit current (Js) of the solar cell
c) The shape factor (fill factor: FF) decreases. In addition, this causes an increase in the series resistance of the solar cell and a decrease in the shunt resistance. For these reasons, the conversion efficiency of the solar cell decreases.
【0010】更に、前記界面近傍の欠陥準位が多くなっ
ている原因を透過電子顕微鏡と2次イオン質量分析器と
を組み合わせて検討したところ、n型半導体層とi型半
導体層又はp型半導体層とi型半導体層が不連続に積層
されていることを本発明者は見出した。即ち、前記界面
近傍の欠陥準位が多くなっている原因は、n型半導体層
とi型半導体層又はp型半導体層とi型半導体層が不連
続に積層されていることであると推定される。Further, the cause of the increase in defect levels near the interface was examined by combining a transmission electron microscope and a secondary ion mass spectrometer. As a result, an n-type semiconductor layer and an i-type semiconductor layer or a p-type semiconductor layer were examined. The present inventors have found that the layer and the i-type semiconductor layer are stacked discontinuously. That is, it is presumed that the cause of the increase in the number of defect levels near the interface is that the n-type semiconductor layer and the i-type semiconductor layer or the p-type semiconductor layer and the i-type semiconductor layer are stacked discontinuously. You.
【0011】また、通常の半導体素子を大気環境下に放
置した場合に、空気中の分子(水、酸素、窒素、窒素酸
化物、硫黄化合物等)やそれに含まれる元素が半導体素
子内に拡散することによって半導体素子特性が低下する
ことがある。同様に、太陽電池等の半導体素子を他の物
質(封止材)で封止した場合に、封止材中に含まれる化
学物質(酢酸等)が半導体素子内に拡散することによっ
て、半導体素子の素子特性が低下することがある。特
に、半導体接合(n型半導体層とi型半導体層との接
合、p型半導体層とi型半導体層との接合等)部分で各
層が不連続に積層されている場合に、界面欠陥に前記拡
散物質がトラップされて半導体特性が低下してしまう。When a normal semiconductor device is left in an air environment, molecules (water, oxygen, nitrogen, nitrogen oxides, sulfur compounds, etc.) in the air and elements contained therein diffuse into the semiconductor device. As a result, the characteristics of the semiconductor element may be degraded. Similarly, when a semiconductor element such as a solar cell is sealed with another substance (encapsulating material), the chemical substance (acetic acid or the like) contained in the encapsulating material diffuses into the semiconductor element, so that the semiconductor element is sealed. Of the device may deteriorate. In particular, when each layer is discontinuously stacked at a semiconductor junction (junction between an n-type semiconductor layer and an i-type semiconductor layer, junction between a p-type semiconductor layer and an i-type semiconductor layer, etc.), the above-described interface defect may be caused. The diffusion material is trapped and the semiconductor characteristics deteriorate.
【0012】本発明は、上記問題点を解決し、太陽電池
に代表される光電変換素子の光電変換効率を向上させる
ことを目的とする。An object of the present invention is to solve the above problems and improve the photoelectric conversion efficiency of a photoelectric conversion element represented by a solar cell.
【0013】また、本発明は、微結晶粒子間の欠陥を減
少させるとともに、半導体接合部分での不連続性を解消
することにより、半導体特性の優れた半導体素子を提供
することを目的とする。Another object of the present invention is to provide a semiconductor device having excellent semiconductor characteristics by reducing defects between microcrystalline grains and eliminating discontinuities at a semiconductor junction.
【0014】加えて、本発明は、半導体素子の耐熱性、
耐久性を向上させることを目的とする。[0014] In addition, the present invention provides heat resistance of a semiconductor device,
The purpose is to improve durability.
【0015】[0015]
【課題を解決するための手段】本発明は、微結晶半導体
を有する半導体素子において、異なる粒径の微結晶粒が
混在している領域を有することを特徴とする半導体素子
である。According to the present invention, there is provided a semiconductor device having a microcrystalline semiconductor, wherein the semiconductor device has a region in which microcrystal grains having different grain sizes are mixed.
【0016】また、本発明は、第1の電気特性を有する
半導体層と第2の電気特性を有する半導体層と第3の電
気特性を有する半導体層とが順に積層されている半導体
素子において、該半導体層の少なくとも1層は異なる粒
径の微結晶粒が混在している半導体層であることを特徴
とする半導体素子である。Further, the present invention provides a semiconductor device in which a semiconductor layer having first electrical characteristics, a semiconductor layer having second electrical characteristics, and a semiconductor layer having third electrical characteristics are sequentially stacked. At least one of the semiconductor layers is a semiconductor element in which microcrystal grains having different particle diameters are mixed.
【0017】さらに、本発明は、気相中でプラズマを生
起させて原料ガスを分解することにより基体上に微結晶
からなる半導体層を形成する工程を有する半導体素子の
製造方法であって、前記プラズマに投入する電力を周期
的に変化させることにより、大きさの異なる微結晶粒が
混在している半導体層を形成することを特徴とする半導
体素子の製造方法である。Further, the present invention relates to a method for manufacturing a semiconductor device, comprising the step of forming a semiconductor layer made of microcrystals on a substrate by generating plasma in a gas phase to decompose a raw material gas. A method for manufacturing a semiconductor element, characterized in that a semiconductor layer in which microcrystal grains having different sizes are mixed is formed by periodically changing electric power supplied to plasma.
【0018】加えて、本発明は、気相中でプラズマを生
起させて原料ガスを分解することにより基体上に微結晶
が混在している半導体層を形成する工程を有する半導体
素子の製造方法であって、前記原料ガス中に定期的にハ
ロゲン含有ガスを添加することによって、大きさの異な
る微結晶粒からなる半導体層を形成することを特徴とす
る半導体素子の製造方法である。In addition, the present invention relates to a method for manufacturing a semiconductor device, comprising the step of forming a semiconductor layer containing microcrystals on a substrate by generating plasma in a gas phase to decompose a raw material gas. A method of manufacturing a semiconductor device, characterized in that a semiconductor layer composed of fine crystal grains having different sizes is formed by periodically adding a halogen-containing gas to the source gas.
【0019】[0019]
【発明の実施の形態】本発明者は前記問題点を解決する
ために鋭意検討を行った。その結果、微結晶半導体を有
する半導体素子において、半導体層中に異なる結晶粒径
の微結晶粒を混在させること及び半導体接合を微結晶粒
内に有することが前記問題点を解決する上で効果的であ
ることを見出した。本発明における「異なる粒径の微結
晶粒が混在している半導体層」とは、異なる粒径を有す
る微結晶粒が各々規則性を持たずほぼランダムに分布し
ている半導体層をいう。また、異なる粒径の微結晶粒が
混在していることは、X線回折の(220)ピークの半
値幅から算出した平均結晶粒径と透過型電子顕微鏡の暗
視野像から求めた平均結晶粒径とが50Å以上異なって
いることから確認している。該半導体素子においては、
異なる結晶粒径の微結晶粒を混在させることによって、
同一の結晶粒径の微結晶粒で3次元空間(半導体層)を
充填する場合よりも歪みを小さくすることができる。そ
の結果、微結晶半導体層中での光励起自由電荷の走行性
(移動度)を大きくすると共に電荷の寿命を延ばすこと
ができる。また、該半導体素子においては、互いに電気
特性の異なる2つの半導体層の少なくとも一部(例え
ば、n型半導体層の一部とi型半導体層の一部、または
p型半導体層の一部とi型半導体層の一部)が、それぞ
れの層間の界面近傍で同一の微結晶粒内に形成されてい
る。言い換えると、該半導体素子においては、微結晶粒
が2つの半導体層にまたがって存在する。このようにし
て微結晶粒内にp/i、n/i等の半導体接合を形成す
ることによって、界面近傍の欠陥準位を極端に減少させ
ることが出来る。その結果、太陽電池の開放電圧(Vo
c)、短絡電流(Jsc)、形状因子(FF)が低下す
ることを防止することが出来る。また、太陽電池のシリ
ーズ抵抗が増加しシャント抵抗が低下したりすることを
防止することが出来る。その結果、太陽電池の変換効率
を向上させることができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present inventors have conducted intensive studies in order to solve the above problems. As a result, in a semiconductor element having a microcrystalline semiconductor, mixing microcrystal grains of different crystal grain sizes in a semiconductor layer and having a semiconductor junction in the microcrystal grains are effective in solving the above problems. Was found. The “semiconductor layer in which microcrystal grains having different particle diameters are mixed” in the present invention refers to a semiconductor layer in which microcrystal grains having different particle diameters do not have regularity and are distributed almost randomly. In addition, the fact that fine crystal grains having different particle diameters are mixed is caused by the fact that the average crystal grain diameter calculated from the half value width of the (220) peak of the X-ray diffraction and the average crystal grain calculated from the dark field image of the transmission electron microscope. It is confirmed from the fact that the diameter differs by 50 ° or more. In the semiconductor device,
By mixing fine crystal grains with different crystal grain sizes,
Distortion can be reduced as compared with the case where a three-dimensional space (semiconductor layer) is filled with fine crystal grains having the same crystal grain size. As a result, the traveling property (mobility) of the photoexcited free charge in the microcrystalline semiconductor layer can be increased and the life of the charge can be extended. Further, in the semiconductor element, at least a part of two semiconductor layers having different electric characteristics from each other (for example, a part of an n-type semiconductor layer and a part of an i-type semiconductor layer, or a part of a p-type semiconductor layer and an i-type semiconductor layer). (A part of the type semiconductor layer) is formed in the same microcrystal grain near the interface between the respective layers. In other words, in the semiconductor element, microcrystal grains exist over two semiconductor layers. By forming a semiconductor junction such as p / i or n / i in a microcrystal grain in this manner, the defect level near the interface can be extremely reduced. As a result, the open-circuit voltage (Vo) of the solar cell
c) It is possible to prevent the short circuit current (Jsc) and the form factor (FF) from decreasing. Further, it is possible to prevent the series resistance of the solar cell from increasing and the shunt resistance from decreasing. As a result, the conversion efficiency of the solar cell can be improved.
【0020】また、微結晶粒内に半導体接合を形成する
ことにより半導体素子の耐熱性を向上させることができ
る。Further, the heat resistance of the semiconductor element can be improved by forming the semiconductor junction in the microcrystal grains.
【0021】加えて、微結晶粒内に半導体接合を形成す
ることにより、半導体接合部分での層界面の不連続性を
解消し、半導体素子の特性を向上させることができる。In addition, by forming a semiconductor junction in microcrystal grains, discontinuity of a layer interface at a semiconductor junction can be eliminated, and characteristics of a semiconductor element can be improved.
【0022】例えば、微結晶粒内に半導体接合を形成す
ることにより、従来の半導体接合を有する半導体素子よ
りも半導体接合の空乏層が広がる。その結果、従来の半
導体接合よりも整流特性が向上し、且つ逆バイアスを印
加した場合の暗電流も低く押さえることができる。For example, by forming a semiconductor junction in microcrystal grains, the depletion layer of the semiconductor junction is wider than that of a conventional semiconductor element having a semiconductor junction. As a result, the rectification characteristics are improved as compared with the conventional semiconductor junction, and the dark current when a reverse bias is applied can be suppressed.
【0023】以下、本発明の半導体素子として光起電力
素子を例にとり、図面を用いて説明する。Hereinafter, a photovoltaic element will be described as an example of the semiconductor element of the present invention with reference to the drawings.
【0024】図1に本発明の半導体素子の一例である光
起電力素子の層構成の一例を示す。この光起電力素子
は、基板(ステンレス等の金属からなる導電性基板又は
ガラス等からなる絶縁性基板)111上に、Al、C
u、Ag等の金属等からなる反射層110、酸化亜鉛、
酸化インジウム、酸化錫等の金属酸化物等からなる反射
増加層109、ボトム光起電力素子112のn型又はp
型半導体層(第1の電気特性を有する層)108、i型
半導体層(第2の電気特性を有する層)107、p型又
はn型半導体層(第3の電気特性を有する層)106、
トップ光起電力素子113のn型又はp型半導体層10
5、i型半導体層104、p型又はn型半導体層10
3、そしてITO等の透明電極102及びグリッド(集
電電極)101から構成されている。この光起電力素子
において、ボトム光起電力素子のi型半導体層は微結晶
シリコン半導体から構成されている。FIG. 1 shows an example of the layer structure of a photovoltaic element which is an example of the semiconductor element of the present invention. This photovoltaic element is formed by depositing Al, C on a substrate (a conductive substrate made of metal such as stainless steel or an insulating substrate made of glass or the like) 111.
a reflective layer 110 made of a metal such as u, Ag, etc., zinc oxide,
The reflection enhancement layer 109 made of a metal oxide such as indium oxide or tin oxide, and the n-type or p-type of the bottom photovoltaic element 112
A semiconductor layer (a layer having first electric characteristics) 108, an i-type semiconductor layer (a layer having second electric characteristics) 107, a p-type or n-type semiconductor layer (a layer having third electric characteristics) 106,
N-type or p-type semiconductor layer 10 of top photovoltaic element 113
5, i-type semiconductor layer 104, p-type or n-type semiconductor layer 10
3 and a transparent electrode 102 such as ITO and a grid (collecting electrode) 101. In this photovoltaic device, the i-type semiconductor layer of the bottom photovoltaic device is composed of a microcrystalline silicon semiconductor.
【0025】図1の反射増加層109、第1の電気特性
を有する層108と第2の電気特性を有する層107を
拡大したものを、図3〜図5に示す。FIGS. 3 to 5 are enlarged views of the reflection increasing layer 109, the layer 108 having the first electric characteristic, and the layer 107 having the second electric characteristic in FIG.
【0026】図3は反射増加層301のほぼ直上から微
結晶半導体層302、305が成長している例である。
第1の電気特性を有する半導体層は直線303の下の部
分305である。第2の電気特性を有する半導体層は直
線303の上の部分302である。図4は反射増加層4
01上にアモルファス半導体層404が例えば数100
Å堆積し、その上に微結晶半導体層402、405が成
長している例である。第1の電気特性を有する半導体層
は直線403の下の部分405である。第2の電気特性
を有する半導体層は直線403の上の部分402であ
る。図5は、反射増加層501上に微結晶半導体層50
4が例えば数100Å以下堆積し、その上に微結晶半導
体層502、505が成長している例である。第1の電
気特性を有する半導体層は直線503の下の部分505
である。第2の電気特性を有する半導体層は直線503
の上の部分502である。いずれの例でも、微結晶粒内
に半導体接合が存在する。微結晶粒内に半導体接合を有
する微結晶の形状は、透過電子顕微鏡で観察した場合に
柱状に見える形状であることが好ましい。微結晶粒内に
半導体接合を有する微結晶内の電気特性を変化させる添
加物の含有量は、例えば第1の電気特性を有する半導体
層内で厚さ方向に変化させるのも好ましい形態の一つで
ある。FIG. 3 shows an example in which microcrystalline semiconductor layers 302 and 305 are grown almost immediately above the reflection enhancement layer 301.
The semiconductor layer having the first electrical characteristic is a portion 305 below the straight line 303. The semiconductor layer having the second electric characteristic is a portion 302 above the straight line 303. FIG. 4 shows the reflection increasing layer 4.
01, for example, several hundreds of
(5) In this example, microcrystalline semiconductor layers 402 and 405 are deposited and grown thereon. The semiconductor layer having the first electric characteristic is a portion 405 below the straight line 403. The semiconductor layer having the second electric characteristic is a portion 402 above the straight line 403. FIG. 5 shows that the microcrystalline semiconductor layer 50 is formed on the reflection enhancement layer 501.
4 is, for example, deposited several hundred degrees or less, on which microcrystalline semiconductor layers 502 and 505 are grown. The semiconductor layer having the first electric property is a portion 505 below the straight line 503.
It is. The semiconductor layer having the second electric characteristic is a straight line 503.
Is a part 502 above. In each case, a semiconductor junction exists in the microcrystal grains. The shape of the microcrystal having a semiconductor junction in the microcrystal grain is preferably a columnar shape when observed with a transmission electron microscope. The content of the additive that changes the electrical characteristics in the microcrystal having the semiconductor junction in the microcrystal grains is, for example, one of the preferable modes that is changed in the thickness direction in the semiconductor layer having the first electrical characteristics. It is.
【0027】図6は従来の半導体素子の微結晶半導体層
と本発明の半導体素子の微結晶半導体層との差異を示す
模式的な部分断面図である。従来の半導体素子の微結晶
半導体層では、微結晶粒の粒径が揃っていたために、微
結晶半導体層中に微結晶粒が充填されていない欠陥の多
いアモルファス層が存在していた。一方、本発明の半導
体素子の微結晶半導体層は、異なる結晶粒系の微結晶粒
からなるため、微結晶粒が充填されていない空間は実質
的に存在しない。その結果、本発明の半導体素子の微結
晶半導体層における電荷の移動度及び寿命は従来と比べ
て大きなものとなる。FIG. 6 is a schematic partial sectional view showing the difference between the microcrystalline semiconductor layer of the conventional semiconductor device and the microcrystalline semiconductor layer of the semiconductor device of the present invention. In a microcrystalline semiconductor layer of a conventional semiconductor element, since the microcrystal grains have a uniform particle size, there is an amorphous layer having many defects which are not filled with microcrystal grains in the microcrystal semiconductor layer. On the other hand, since the microcrystalline semiconductor layer of the semiconductor element of the present invention is composed of microcrystal grains of different crystal grain systems, there is substantially no space in which microcrystal grains are not filled. As a result, the mobility and lifetime of charges in the microcrystalline semiconductor layer of the semiconductor element of the present invention are larger than those in the related art.
【0028】図2に本発明の半導体素子の一例としての
光起電力素子を作成するための堆積膜形成装置の例を示
す。該堆積膜形成装置は、ロードチャンバー201、微
結晶シリコンi型半導体層堆積用チャンバー202、シ
リコン半導体層(i型半導体層、p型半導体層、n型半
導体層)堆積用RFチャンバー203、微結晶シリコン
ゲルマニウムi型半導体層堆積用チャンバー204、そ
してアンロードチャンバー220から構成されている。
ロードチャンバーには不図示のレーザーアニーリング用
のヒーターと、不図示のレーザーからレーザーを半導体
層に照射するための窓222が配置されている。FIG. 2 shows an example of a deposited film forming apparatus for producing a photovoltaic element as an example of the semiconductor element of the present invention. The deposition film forming apparatus includes a load chamber 201, a microcrystalline silicon i-type semiconductor layer deposition chamber 202, a silicon semiconductor layer (i-type semiconductor layer, p-type semiconductor layer, and n-type semiconductor layer) deposition RF chamber 203, microcrystal It comprises a silicon germanium i-type semiconductor layer deposition chamber 204 and an unload chamber 220.
The load chamber is provided with a laser annealing heater (not shown) and a window 222 for irradiating the semiconductor layer with a laser from a laser (not shown).
【0029】各原料ガスが混合しないように、各チャン
バーはゲートバルブ206、207、208、209に
よって分離されている。微結晶シリコンi型半導体層堆
積用チャンバー202は、基板加熱用のヒーター211
及びプラズマCVD室210から構成されている。RF
チャンバー203は、n型半導体層堆積用ヒーター21
2とn型半導体層堆積用の堆積室215、i型半導体層
堆積用ヒーター213とi型半導体層堆積用の堆積室2
16、p型半導体層堆積用ヒーター214とp型半導体
層堆積用の堆積室217を有している。微結晶シリコン
ゲルマニウムi型半導体層堆積用チャンバー204はヒ
ーター218とプラズマCVD室219を有している。
基板は基板ホルダー221に取り付けられレール220
上を外部から駆動されるローラーによって移動する。プ
ラズマCVD室210と219では微結晶を堆積する。
微結晶半導体を堆積するには、マイクロ波プラズマCV
D法又はVHFプラズマCVD法が好適に用いられる
が、RFプラズマCVD法を用いることもできる。The respective chambers are separated by gate valves 206, 207, 208, 209 so that the respective source gases do not mix. The microcrystalline silicon i-type semiconductor layer deposition chamber 202 includes a substrate heating heater 211.
And a plasma CVD chamber 210. RF
The chamber 203 is provided with an n-type semiconductor layer deposition heater 21.
2 and a deposition chamber 215 for n-type semiconductor layer deposition, an i-type semiconductor layer deposition heater 213 and a deposition chamber 2 for i-type semiconductor layer deposition
16, a heater 214 for p-type semiconductor layer deposition and a deposition chamber 217 for p-type semiconductor layer deposition. The microcrystalline silicon germanium i-type semiconductor layer deposition chamber 204 has a heater 218 and a plasma CVD chamber 219.
The substrate is mounted on the substrate holder 221 and the rail 220
It is moved above by rollers driven from the outside. In the plasma CVD chambers 210 and 219, microcrystals are deposited.
To deposit a microcrystalline semiconductor, microwave plasma CV
The D method or the VHF plasma CVD method is preferably used, but the RF plasma CVD method can also be used.
【0030】本発明の半導体素子の一例である光起電力
素子は、例えば、以下のようにして形成される。A photovoltaic element as an example of the semiconductor element of the present invention is formed, for example, as follows.
【0031】まず、反射層110、反射増加層109を
形成したSUS基板111を基板ホルダー221にセッ
トし、ロードチャンバー201内でレール220上にセ
ットする。該ロードチャンバー201を数mTorr
(1Torr=133Pa)以下の真空度に排気する。
ゲートバルブ206と207を開け基板ホルダーをチャ
ンバー203のn型半導体層堆積室215に移動する。
各ゲートバルブを閉じ、所望の原料ガスでn型半導体層
108を所望の層厚になるように堆積する。十分に排気
した後、基板ホルダーをロードチャンバー201に移動
する。基板温度が400℃になるように不図示の加熱ヒ
ーターで加熱し、基板温度が一定になった後、不図示の
XeClレーザーでn型半導体層108を結晶化する。
レーザー照射時のロードチャンバー内の内圧は10−3
Torr以下の真空度に維持する。基板ホルダーを微結
晶シリコンi型半導体層堆積用チャンバー202に移動
し、ゲートバルブ206、207を閉じる。ヒーター2
11で基板を所望の基板温度に加熱し、所望の原料ガス
を必要量導入し、所望の真空度にし、所定のマイクロ波
エネルギー又はVHFエネルギーを堆積室210へ導入
し、プラズマを発生させてn型半導体層108上に微結
晶シリコンi型半導体層107を所望の層厚になるよう
に堆積する。この時n型半導体層108上にi型半導体
層107がエピタキシャル成長するように、n型半導体
層108を水素プラズマ処理した後連続してi型半導体
層107を堆積したり、i型半導体層107の堆積時の
基板温度をn型半導体層堆積時108の基板温度よりも
高くすることが好ましい方法である。First, the SUS substrate 111 on which the reflection layer 110 and the reflection enhancement layer 109 are formed is set on the substrate holder 221, and is set on the rail 220 in the load chamber 201. The load chamber 201 is moved to several mTorr.
(1 Torr = 133 Pa) or less is evacuated.
The gate valves 206 and 207 are opened, and the substrate holder is moved to the n-type semiconductor layer deposition chamber 215 of the chamber 203.
Each gate valve is closed, and the n-type semiconductor layer 108 is deposited with a desired source gas to a desired thickness. After exhausting sufficiently, the substrate holder is moved to the load chamber 201. The substrate is heated by a heater (not shown) so that the substrate temperature becomes 400 ° C., and after the substrate temperature becomes constant, the n-type semiconductor layer 108 is crystallized by a XeCl laser (not shown).
The internal pressure in the load chamber during laser irradiation is 10-3
The degree of vacuum is maintained at or below Torr. The substrate holder is moved to the microcrystalline silicon i-type semiconductor layer deposition chamber 202, and the gate valves 206 and 207 are closed. Heater 2
In step 11, the substrate is heated to a desired substrate temperature, a required amount of a desired source gas is introduced, a desired degree of vacuum is applied, a predetermined microwave energy or VHF energy is introduced into the deposition chamber 210, and plasma is generated to generate n. A microcrystalline silicon i-type semiconductor layer 107 is deposited on the type semiconductor layer 108 to a desired layer thickness. At this time, after the n-type semiconductor layer 108 is subjected to hydrogen plasma treatment, the i-type semiconductor layer 107 is continuously deposited so that the i-type semiconductor layer 107 is epitaxially grown on the n-type semiconductor layer 108. It is a preferable method to make the substrate temperature during deposition higher than the substrate temperature during deposition of the n-type semiconductor layer 108.
【0032】続いて、チャンバー202を十分に排気
し、ゲートバルブ207を開けて基板ホルダー221を
チャンバー202からチャンバー203へ移動する。基
板ホルダー221をチャンバー203のp型半導体層堆
積室217に移動して、ヒーター214によって基板を
所望の温度に加熱する。p型半導体層堆積用の原料ガス
を所望の流量で堆積室217に供給し、堆積室217を
所望の真空度に維持しつつ堆積室217にRFエネルギ
ーを導入する。そしてp型半導体層106を所望の層厚
になるように堆積する。p型半導体層106堆積後、該
堆積室217を十分に排気し、基板ホルダー227を同
じチャンバー203内のn型半導体層堆積室215に移
動する。前記n型半導体層108と同様にしてp型半導
体層106上にn型半導体層105を堆積する。該堆積
室215を十分に排気し、基板ホルダー221をi型半
導体層堆積室216へ移動する。ヒーター213により
基板を所定の温度に加熱する。i型半導体層堆積用の原
料ガスを所望の流量で堆積室216に供給し、堆積21
6室内の圧力を所望の圧力に維持して、所望のRFエネ
ルギーを導入する。それにより、n型半導体層105上
にi型半導体層104を所望の膜厚になるように堆積す
る。次に、堆積室216を十分に排気し、基板ホルダー
221を堆積室216から堆積室217に移動して、前
記p型半導体層106と同様にして、該i型半導体層1
04上にp型半導体層103を堆積する。前記と同様に
して堆積室217を十分に排気した後、ゲートバルブ2
08、209を開け、半導体層を堆積した基板をセット
した基板ホルダー221をアンロード室205へ移動す
る。ゲートバルブを全て閉じ、アンロードチャンバー2
05に窒素ガスを導入して基板を所望の温度に冷却す
る。その後アンロードチャンバー205の取り出しバル
ブを開けて基板ホルダー221を取り出す。不図示の透
明電極堆積用の蒸着器を用いて、前記p型半導体層10
3上に透明電極102を所望の層厚になるように堆積す
る。また同様にして不図示の蒸着器を用いて、該透明電
極102上に集電電極101を堆積する。Subsequently, the chamber 202 is sufficiently evacuated, the gate valve 207 is opened, and the substrate holder 221 is moved from the chamber 202 to the chamber 203. The substrate holder 221 is moved to the p-type semiconductor layer deposition chamber 217 of the chamber 203, and the substrate is heated to a desired temperature by the heater 214. A source gas for depositing a p-type semiconductor layer is supplied to the deposition chamber 217 at a desired flow rate, and RF energy is introduced into the deposition chamber 217 while maintaining the deposition chamber 217 at a desired degree of vacuum. Then, the p-type semiconductor layer 106 is deposited to have a desired thickness. After the p-type semiconductor layer 106 is deposited, the deposition chamber 217 is sufficiently evacuated, and the substrate holder 227 is moved to the n-type semiconductor layer deposition chamber 215 in the same chamber 203. An n-type semiconductor layer 105 is deposited on the p-type semiconductor layer 106 in the same manner as the n-type semiconductor layer 108. The deposition chamber 215 is sufficiently evacuated, and the substrate holder 221 is moved to the i-type semiconductor layer deposition chamber 216. The substrate is heated to a predetermined temperature by the heater 213. A source gas for depositing an i-type semiconductor layer is supplied to the deposition chamber 216 at a desired flow rate, and
Maintain the pressure in the six chambers at the desired pressure to introduce the desired RF energy. Thus, the i-type semiconductor layer 104 is deposited on the n-type semiconductor layer 105 so as to have a desired thickness. Next, the deposition chamber 216 is sufficiently evacuated, the substrate holder 221 is moved from the deposition chamber 216 to the deposition chamber 217, and the i-type semiconductor layer 1 is removed in the same manner as the p-type semiconductor layer 106.
On the substrate 04, a p-type semiconductor layer 103 is deposited. After sufficiently exhausting the deposition chamber 217 as described above, the gate valve 2
08 and 209 are opened, and the substrate holder 221 on which the substrate on which the semiconductor layer is deposited is set is moved to the unload chamber 205. Close all gate valves and unload chamber 2
At 05, a nitrogen gas is introduced to cool the substrate to a desired temperature. Thereafter, the take-out valve of the unload chamber 205 is opened, and the substrate holder 221 is taken out. Using a not-shown evaporator for depositing a transparent electrode, the p-type semiconductor layer 10
A transparent electrode 102 is deposited on 3 so as to have a desired layer thickness. Similarly, a current collecting electrode 101 is deposited on the transparent electrode 102 using an evaporator (not shown).
【0033】なお、微結晶i型半導体層107をシリコ
ンではなくシリコンゲルマニウムを用いて形成する場合
には、チャンバー202ではなくチャンバー204を用
いればよい。When the microcrystalline i-type semiconductor layer 107 is formed using silicon germanium instead of silicon, the chamber 204 may be used instead of the chamber 202.
【0034】また、半導体接合を微結晶粒内に有する半
導体素子は、以下のようにして形成することも出来る。A semiconductor element having a semiconductor junction in microcrystal grains can also be formed as follows.
【0035】(1) 結晶性の第1電気特性を有する半
導体層(ドーピング半導体層)を形成し、それに続いて
第2の電気特性を有する微結晶半導体層(何もドーピン
グしていない微結晶半導体層、または第1のドーピング
半導体層とは異なる電気特性を有する微結晶半導体層)
を原料ガス等を微結晶が連続的に成長する条件で変化さ
せて堆積することによって、微結晶粒内に半導体接合を
形成する。(1) Forming a semiconductor layer (doping semiconductor layer) having a crystalline first electric characteristic, followed by a microcrystalline semiconductor layer having a second electric characteristic (a microcrystalline semiconductor without any doping) Layer or a microcrystalline semiconductor layer having electrical properties different from those of the first doped semiconductor layer)
Is deposited by changing the source gas or the like under the condition that the microcrystals grow continuously, thereby forming a semiconductor junction within the microcrystal grains.
【0036】(2) 第1の電気特性を有する結晶性半
導体層を形成し、該半導体層上に第2の電気特性を有す
る微結晶又はアモルファスの半導体層を形成し、該両半
導体層の融点以下の温度でアニーリングすることによっ
て微結晶粒内に半導体接合を形成する。(2) A crystalline semiconductor layer having a first electrical property is formed, and a microcrystalline or amorphous semiconductor layer having a second electrical property is formed on the semiconductor layer. Annealing is performed at the following temperature to form a semiconductor junction in the microcrystal grains.
【0037】(3) 第1の電気特性を有する結晶性の
半導体層を形成し、該半導体層上に水素プラズマ処理を
施すことによって該第1の電気特性を有する微結晶半導
体層の表面を清浄化し、それに続いて第2の電気特性を
有する微結晶半導体層を、該第1の電気特性を有する微
結晶半導体層上にエピタキシャル成長させることによっ
て、微結晶粒内に半導体接合を形成する。(3) A crystalline semiconductor layer having first electrical characteristics is formed, and hydrogen plasma treatment is performed on the semiconductor layer to clean the surface of the microcrystalline semiconductor layer having the first electrical characteristics. Then, a semiconductor junction is formed in the microcrystalline grains by epitaxially growing a microcrystalline semiconductor layer having the second electric characteristic on the microcrystalline semiconductor layer having the first electric characteristic.
【0038】(4) 第1の電気特性を有するアモルフ
ァス又は結晶性の半導体層を形成し、該半導体層上に第
2の電気特性を有するアモルファス又は微結晶の半導体
層を堆積し、その後エキシマレーザーで再結晶させるこ
と(レーザーアニーリング)によって、微結晶粒内に半
導体接合を形成する。(4) An amorphous or crystalline semiconductor layer having a first electric property is formed, and an amorphous or microcrystalline semiconductor layer having a second electric property is deposited on the semiconductor layer. (Laser annealing) to form a semiconductor junction in the microcrystal grains.
【0039】エキシマレーザーで再結晶する場合のレー
ザーのエネルギー密度としては、200mJ/cm2〜
800mJ/cm2が好ましい。レーザーアニーリング
する際の、第1の半導体層と第2の半導体層の合計の層
厚は100Å〜700Åが好ましい。再結晶させた後、
第2の電気特性を有する半導体上に該半導体層と同じ電
気特性を有する半導体層をエピタキシャル成長させるこ
とによって第2の電気特性を有する半導体層の層厚を厚
くすることができる。また、レーザーアニーリングする
場合には、雰囲気温度を高くする方が望ましく、具体的
には100〜800℃にすることが好ましい。特に支持
体(基板)としてステンレス薄膜、ガラス等の耐熱性の
低い支持体を使う場合には、雰囲気温度を100〜60
0℃にすることが好ましい。レーザーアニーリングに適
したレーザーとしては、ArF(波長:193nm)、
KrF(波長:248nm)、XeCl(波長:308
nm)、XeF(波長:351nm)が挙げられる。シ
リコン系半導体層をアニーリングする場合には、XeC
l(波長:308nm)が特に好ましい。The energy density of the laser for recrystallization with an excimer laser is 200 mJ / cm 2-
800 mJ / cm 2 is preferred. At the time of laser annealing, the total thickness of the first semiconductor layer and the second semiconductor layer is preferably 100 ° to 700 °. After recrystallization,
The thickness of the semiconductor layer having the second electric property can be increased by epitaxially growing a semiconductor layer having the same electric property as the semiconductor layer on the semiconductor having the second electric property. In the case of laser annealing, it is desirable to increase the ambient temperature, specifically, to 100 to 800 ° C. In particular, when a support having low heat resistance such as a stainless thin film or glass is used as the support (substrate), the ambient temperature is set to 100 to 60.
Preferably, the temperature is 0 ° C. Lasers suitable for laser annealing include ArF (wavelength: 193 nm),
KrF (wavelength: 248 nm), XeCl (wavelength: 308)
nm) and XeF (wavelength: 351 nm). When annealing the silicon-based semiconductor layer, XeC
1 (wavelength: 308 nm) is particularly preferred.
【0040】(5) 第1の電気特性の結晶性の半導体
を形成し、該半導体に不純物(ドーパント)をイオンイ
ンプランテイションすることによって、同一半導体中に
半導体接合を形成することができる。(5) A semiconductor junction can be formed in the same semiconductor by forming a crystalline semiconductor having the first electric characteristic and ion-implanting an impurity (dopant) into the semiconductor.
【0041】この場合、イオンインプランテイションし
た後、100〜800℃の範囲で熱アニーリングするこ
とが好ましい。In this case, it is preferable to perform thermal annealing at a temperature in the range of 100 to 800 ° C. after the ion implantation.
【0042】本発明は、p/i、n/i接合といった一
方の層がドーピングされていない半導体接合のみなら
ず、n/p接合等の互いに逆の電気特性を有する半導体
接合や、n/n、p/p等の互いの電気特性が同種では
あっても厳密には異なる半導体接合にも同様に適用でき
る。The present invention is applicable not only to a semiconductor junction in which one layer is not doped, such as a p / i or n / i junction, but also to a semiconductor junction having opposite electric characteristics, such as an n / p junction, or an n / n junction. , P / p, etc., can be similarly applied to semiconductor junctions having the same kind but strictly different electrical properties.
【0043】粒径の異なる微結晶粒からなる微結晶半導
体層は、例えば以下のようにして形成することができ
る。A microcrystalline semiconductor layer composed of microcrystalline grains having different particle sizes can be formed, for example, as follows.
【0044】(1) 原料ガスを水素で大量希釈しなが
ら微結晶半導体層を堆積している過程で、定期的にプラ
ズマに投入する電力を変化させる。(1) In the process of depositing a microcrystalline semiconductor layer while diluting a source gas with hydrogen in large amounts, the power supplied to the plasma is changed periodically.
【0045】このようにすることによって、半導体層の
成長表面の結晶が成長しにくいところで、活性な水素に
より結晶成長が促進する。その結果、半導体層は粒径の
互いに異なる微結晶粒で充填される。In this way, active hydrogen promotes crystal growth where crystals on the growth surface of the semiconductor layer are difficult to grow. As a result, the semiconductor layer is filled with microcrystal grains having different grain sizes.
【0046】投入電力は、変化させる前の1.1倍以上
2倍以下を最大値として変化させることが好ましい。2
倍を超えて変化させると、半導体の成長表面に与える影
響が大きくなり、欠陥準位が増加するおそれがある。It is preferable that the input power is changed with a maximum value of 1.1 times or more and 2 times or less before the change. 2
If it is changed more than twice, the influence on the growth surface of the semiconductor increases, and the defect level may increase.
【0047】(2) 原料ガスに定期的にハロゲン含有
ガスを添加しながら微結晶半導体層を堆積する。(2) The microcrystalline semiconductor layer is deposited while periodically adding a halogen-containing gas to the source gas.
【0048】このようにすることによって、結晶の成長
しにくい半導体層の成長表面を活性化することができ、
結晶成長が促進する。その結果、半導体層は粒径の互い
に異なる微結晶粒で充填される。By doing so, it is possible to activate the growth surface of the semiconductor layer where crystal growth is difficult.
Crystal growth is promoted. As a result, the semiconductor layer is filled with microcrystal grains having different grain sizes.
【0049】ハロゲン含有ガスを添加する際には、ハロ
ゲンを含有していない原料ガスの0.2倍以上0.9倍
以下の割合(体積濃度)で添加することが好ましい。ハ
ロゲン含有ガスの添加量がこの範囲を超えると、プラズ
マが不安定になり、所望の半導体膜が得られなくなるお
それがある。When the halogen-containing gas is added, it is preferable to add the halogen-containing gas at a ratio (volume concentration) of 0.2 to 0.9 times the halogen-free source gas. If the amount of the halogen-containing gas exceeds this range, the plasma becomes unstable, and a desired semiconductor film may not be obtained.
【0050】上記微結晶粒内の半導体接合に隣接する半
導体層(第1の電気特性を有する半導体層、及び第2の
電気特性を有する半導体層)は、後処理によって結晶化
する場合には堆積時にはアモルファスでも結晶性のもの
でも良い。後処理による結晶化を行わない場合には堆積
時に結晶性である必要がある。堆積時に結晶性にする場
合には、微結晶半導体とすることが好ましい。The semiconductor layers (the semiconductor layer having the first electric property and the semiconductor layer having the second electric property) adjacent to the semiconductor junction in the microcrystal grains are deposited when they are crystallized by post-processing. Sometimes it may be amorphous or crystalline. In the case where crystallization by post-processing is not performed, it is necessary to be crystalline at the time of deposition. In the case where the semiconductor is made crystalline at the time of deposition, a microcrystalline semiconductor is preferably used.
【0051】微結晶粒の平均結晶粒径は、X線回折の
(220)ピークの半値幅からScherrerの式を
用いて計算したものが100Å〜1000Åとなるよう
にすることが好ましい。また、透過型電子顕微鏡の暗視
野像から求めた場合には100Å〜10μmとなるよう
にすることが好ましい。なお、透過顕微鏡を用いて柱状
微結晶の平均結晶粒径を求める場合、長軸と短軸との相
乗平均が上記範囲内にあることが好ましい。It is preferable that the average crystal grain size of the fine crystal grains is 100 ° to 1000 ° calculated from the half width of the (220) peak of X-ray diffraction using the Scherrer equation. Further, it is preferable that the thickness be 100 ° to 10 μm as determined from a dark field image of a transmission electron microscope. In addition, when calculating | requiring the average crystal grain size of a columnar microcrystal using a transmission microscope, it is preferable that the geometric mean of a major axis and a minor axis exists in the said range.
【0052】また、微結晶半導体中に含有されるアモル
ファスの割合は、ラマンスペクトルで見た場合に、アモ
ルファスに関係するピークと結晶に関係するピークとの
比が70%以下であるものが望ましい。平均結晶粒径が
100Åよりも小さいと、結晶粒界にアモルファスが多
く存在するようになり、光劣化しやすくなり易い。ま
た、結晶粒径が小さいと電子や正孔の移動度や寿命が小
さくなり、半導体としての特性が低下するおそれがあ
る。一方、Scherrerの式を用いて計算した平均
結晶粒径が1000Åよりも大きくなると、結晶粒界の
緩和が十分に進まず、結晶粒界に未結合手等の欠陥が生
じ、該欠陥が電子や正孔の再結合中心として働き、その
結果微結晶半導体の特性が低下するおそれがある。ま
た、微結晶の形状としては、電荷の移動方向にそって細
長い形状(柱状)が好ましい。加えて、本発明の微結晶
半導体層中に含有される水素原子またはハロゲン原子の
割合は30%以下が望ましい。The ratio of amorphous contained in the microcrystalline semiconductor is preferably such that the ratio of the peak relating to the amorphous to the peak relating to the crystal is not more than 70% as seen from the Raman spectrum. If the average crystal grain size is smaller than 100 °, a large amount of amorphous material will be present at the crystal grain boundaries, and light deterioration is likely to occur. In addition, when the crystal grain size is small, the mobility and lifetime of electrons and holes are reduced, and the characteristics as a semiconductor may be reduced. On the other hand, when the average crystal grain size calculated by using the Scherrer's formula is larger than 1000 °, the relaxation of the crystal grain boundaries does not sufficiently proceed, and defects such as unbonded hands are generated in the crystal grain boundaries, and the defects become electrons or It acts as a recombination center for holes, and as a result, the properties of the microcrystalline semiconductor may be reduced. Further, the shape of the microcrystal is preferably long and narrow (columnar) along the moving direction of the electric charge. In addition, the proportion of hydrogen atoms or halogen atoms contained in the microcrystalline semiconductor layer of the present invention is desirably 30% or less.
【0053】本発明の半導体素子中の半導体層として
は、p型半導体層、n型半導体層等のドーピング層、i
型半導体層、等が挙げられる。As the semiconductor layer in the semiconductor device of the present invention, a doping layer such as a p-type semiconductor layer and an n-type semiconductor layer, i.
Semiconductor layer, and the like.
【0054】ドーピング層は、光起電力素子に適用する
場合には、素子の特性を左右する重要な層であり、i型
半導体層は、光入射によってキャリアを発生・輸送する
重要な層である。When applied to a photovoltaic device, the doping layer is an important layer that affects the characteristics of the device, and the i-type semiconductor layer is an important layer that generates and transports carriers by light incidence. .
【0055】本発明の半導体素子に好適に適用できるア
モルファス半導体材料、微結晶半導体材料、多結晶半導
体材料としては、例えば、a−Si:H、a−Si:H
X、a−SiC:H、a−SiC:HX、a−SiG
e:H、a−SiGeC:H、a−SiO:H、a−S
iN:H、a−SiON:HX、a−SiOCN:H
X、μc−Si:H、μc−SiC:H、μc−Si:
HX、μc−SiC:HX、μc−SiGe:H、μc
−SiO:H、μc−SiGeC:H、μc−SiN:
H、μc−SiON:HX、μc−SiOCN:HX、
poly−Si:H、poly−Si:HX、poly
−SiC:H、poly−SiC:HX、poly−S
iGe:H、poly−Si、poly−SiC、po
ly−SiGe等が好適に用いられる。なお、Xはハロ
ゲンである。Examples of the amorphous semiconductor material, microcrystalline semiconductor material, and polycrystalline semiconductor material that can be suitably applied to the semiconductor device of the present invention include, for example, a-Si: H, a-Si: H
X, a-SiC: H, a-SiC: HX, a-SiG
e: H, a-SiGeC: H, a-SiO: H, a-S
iN: H, a-SiON: HX, a-SiOCN: H
X, μc-Si: H, μc-SiC: H, μc-Si:
HX, μc-SiC: HX, μc-SiGe: H, μc
—SiO: H, μc-SiGeC: H, μc-SiN:
H, μc-SiON: HX, μc-SiOCN: HX,
poly-Si: H, poly-Si: HX, poly
-SiC: H, poly-SiC: HX, poly-S
iGe: H, poly-Si, poly-SiC, po
ly-SiGe or the like is preferably used. X is a halogen.
【0056】これらの材料をドーピング層に適用する場
合には、p型の価電子制御剤(周期率表の第III族原
子:B、Al、Ga、In、Tl)やn型の価電子制御
剤(周期率表の第V族原子:P、As、Sb、Bi)を
高濃度で添加することが好ましい。p型半導体層への第
III族原子の添加量およびn型半導体層への第V族原
子の添加量は0.1〜50atm%が好適である。When these materials are applied to the doping layer, a p-type valence electron controlling agent (Group III atom of the periodic table: B, Al, Ga, In, Tl) or an n-type valence electron control agent It is preferable to add an agent (Group V atom of the periodic table: P, As, Sb, Bi) at a high concentration. The addition amount of Group III atoms to the p-type semiconductor layer and the addition amount of Group V atoms to the n-type semiconductor layer are preferably 0.1 to 50 atm%.
【0057】また、p型半導体層またはn型半導体層に
含有される水素原子(H、D)及び/又はハロゲン原子
(F,Cl等)は、p型半導体層またはn型半導体層の
未結合手を補償する働きをし、p型半導体層またはn型
半導体層のドーピング効率を向上させる。p型半導体層
またはn型半導体層へ添加される水素原子及び/または
ハロゲン原子の添加量は0.1〜40atm%とするこ
とが好ましい。特に、p型半導体層またはn型半導体層
が結晶性の場合、水素原子及び/またはハロゲン原子の
添加量は0.1〜8atm%とすることが好ましい。Further, hydrogen atoms (H, D) and / or halogen atoms (F, Cl, etc.) contained in the p-type semiconductor layer or the n-type semiconductor layer are not bonded to the p-type semiconductor layer or the n-type semiconductor layer. It functions to compensate for the hand, and improves the doping efficiency of the p-type semiconductor layer or the n-type semiconductor layer. The amount of hydrogen atoms and / or halogen atoms added to the p-type semiconductor layer or the n-type semiconductor layer is preferably 0.1 to 40 atm%. In particular, when the p-type semiconductor layer or the n-type semiconductor layer is crystalline, the addition amount of hydrogen atoms and / or halogen atoms is preferably 0.1 to 8 atm%.
【0058】また、本発明の半導体素子の半導体層は、
p型半導体層/i型半導体層、n型半導体層/i型半導
体層の各界面近傍で水素原子(H、D)及び/又はハロ
ゲン原子(F,Cl等)の含有量が多くなっているもの
が好ましい。該界面近傍での水素原子または/及びハロ
ゲン原子の含有量は、p型半導体層又はn型半導体層で
はバルク内の含有量の1.1〜2倍の範囲が好ましく、
i型半導体層ではバルク領域での含有量の1.1〜2倍
の範囲が好ましい範囲として挙げられる。このようにp
型半導体層/i型半導体層、n型半導体層/i型半導体
層の各界面近傍で水素原子またはハロゲン原子の含有量
を多くすることによって、該界面近傍の欠陥準位や機械
的歪みを減少することができ、本発明の半導体素子の特
性を向上することができる。特に光起電力素子に適用し
た場合、光起電力や光電流を増加させることができる。Further, the semiconductor layer of the semiconductor device of the present invention comprises:
The content of hydrogen atoms (H, D) and / or halogen atoms (F, Cl, etc.) is increased near each interface between the p-type semiconductor layer / i-type semiconductor layer and the n-type semiconductor layer / i-type semiconductor layer. Are preferred. The content of hydrogen atoms and / or halogen atoms in the vicinity of the interface is preferably in the range of 1.1 to 2 times the content in the bulk of the p-type semiconductor layer or the n-type semiconductor layer,
In the i-type semiconductor layer, a preferable range is 1.1 to 2 times the content in the bulk region. Thus p
By increasing the content of hydrogen atoms or halogen atoms near each interface between the n-type semiconductor layer / i-type semiconductor layer and the n-type semiconductor layer / i-type semiconductor layer, the defect level and mechanical strain near the interface are reduced. And the characteristics of the semiconductor device of the present invention can be improved. In particular, when applied to a photovoltaic element, photovoltaic power and photocurrent can be increased.
【0059】また、SiC、SiGe等の多元系(合金
系)の半導体層を用いる場合、シリコン原子の含有量の
変化に対応して水素原子及び/又はハロゲン原子の含有
量が変化していることが好ましいものである。該半導体
層は、バンドギャップに対応して、バンドギャップの狭
いところで水素原子及び/又はハロゲン原子の含有量が
少なくなっている。なお、シリコン原子の含有量が最小
のところでの水素原子及び/又はハロゲン原子の含有量
は1〜10atm%が好ましい範囲で、水素原子及び/
又はハロゲン原子の含有量が最大である領域の0.3〜
0.8倍とすることが好ましい。When a multi-component (alloy-based) semiconductor layer such as SiC or SiGe is used, the content of hydrogen atoms and / or halogen atoms must be changed in accordance with the change in content of silicon atoms. Is preferred. The semiconductor layer has a reduced content of hydrogen atoms and / or halogen atoms in a narrow band gap corresponding to the band gap. The content of hydrogen atoms and / or halogen atoms where the content of silicon atoms is minimum is preferably in a range of 1 to 10 atm%,
Or 0.3 to the region where the content of halogen atoms is the maximum
It is preferably 0.8 times.
【0060】メカニズムの詳細については不明ではある
が、シリコン原子とゲルマニウム原子を含有する合金系
半導体を堆積する際に、シリコン原子とゲルマニウム原
子のイオン化率の違いによってそれぞれの原子が獲得す
る電磁波エネルギーに差が生じ、その結果合金系半導体
においては水素含有量及び/又はハロゲン含有量が少な
くても十分に緩和が進み良質な合金系半導体が得られる
ものと考えられる。Although the details of the mechanism are unknown, when depositing an alloy semiconductor containing silicon atoms and germanium atoms, the electromagnetic energy obtained by each of the atoms depends on the difference in ionization rate between the silicon atoms and germanium atoms. It is considered that a difference occurs, and as a result, even if the hydrogen content and / or the halogen content in the alloy-based semiconductor is small, the relaxation is sufficiently advanced and a high-quality alloy-based semiconductor can be obtained.
【0061】本発明の半導体素子を光起電力素子に適用
した場合のp型半導体層及びn型半導体層の電気特性と
しては、活性化エネルギーが0.2eV以下のものが好
ましく、0.1eV以下のものが最適である。また、比
抵抗としては100Ωcm以下が好ましく、1Ωcm以
下が最適である。さらに、p型半導体層及びn型半導体
層の層厚は1〜50nmが好ましく、3〜10nmが最
適である。When the semiconductor element of the present invention is applied to a photovoltaic element, the p-type semiconductor layer and the n-type semiconductor layer preferably have an activation energy of 0.2 eV or less, and preferably 0.1 eV or less. Is best. The specific resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the thickness of the p-type semiconductor layer and the n-type semiconductor layer is preferably 1 to 50 nm, and most preferably 3 to 10 nm.
【0062】また、光入射側のp型半導体層またはn型
半導体層には、光吸収の少ない結晶性の半導体層かバン
ドギャップの広い非晶質半導体層が適している。As the p-type semiconductor layer or the n-type semiconductor layer on the light incident side, a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.
【0063】本発明の半導体素子において、i型半導体
層としては、わずかにp型或いはn型となっている半導
体層(実質的にi型の半導体層)も使用できるものであ
る(p型になるかn型になるかは、テールステイト等の
固有欠陥の分布による)。In the semiconductor device of the present invention, a slightly p-type or n-type semiconductor layer (substantially i-type semiconductor layer) can be used as the i-type semiconductor layer (p-type semiconductor layer). It depends on the distribution of intrinsic defects such as tail state).
【0064】本発明の半導体素子を光起電力素子に適用
する場合のi型半導体層としては、バンドギャップが均
一な半導体の他に、シリコン原子とゲルマニウム原子と
を含有し、i型半導体層の層厚方向にバンドギャップが
なめらかに変化し、バンドギャップの極小値がi型半導
体層の中央の位置よりp型半導体層とi型半導体層の界
面方向に片寄っているものも適している。また、該i型
半導体層中にドナーとなる価電子制御剤とアクセプター
となる価電子制御剤とが同時にドーピングされているも
のも適したものとして挙げられる。When the semiconductor device of the present invention is applied to a photovoltaic device, the i-type semiconductor layer contains a silicon atom and a germanium atom in addition to a semiconductor having a uniform band gap. Also suitable are those in which the band gap changes smoothly in the layer thickness direction, and the local minimum value of the band gap deviates from the center of the i-type semiconductor layer toward the interface between the p-type semiconductor layer and the i-type semiconductor layer. Also suitable are those in which a valence electron controlling agent serving as a donor and a valence electron controlling agent serving as an acceptor are simultaneously doped in the i-type semiconductor layer.
【0065】また、i型半導体層のバンドギャップはp
型半導体層/i型半導体層、n型半導体層/i型半導体
層の各界面方向で広くなるように設計すことが好ましい
ものである。このように設計することによって、光起電
力素子の光起電力、光電流を大きくすることができ、更
に長時間使用した場合の光劣化等を防止することができ
る。The band gap of the i-type semiconductor layer is p
It is preferable to design so as to be wide in each interface direction of the n-type semiconductor layer / i-type semiconductor layer and the n-type semiconductor layer / i-type semiconductor layer. With such a design, the photovoltaic power and the photocurrent of the photovoltaic element can be increased, and furthermore, it is possible to prevent light deterioration or the like when used for a long time.
【0066】i型半導体層の好適な層厚は、光起電力素
子の場合その構造(例えばシングルセル、タンデムセ
ル、トリプルセル)及びi型半導体層のバンドギャップ
に大きく依存するが、0.7〜30.0μmが好適な層
厚として挙げられる。The preferable thickness of the i-type semiconductor layer largely depends on the structure (for example, single cell, tandem cell, triple cell) of the photovoltaic element and the band gap of the i-type semiconductor layer. 330.0 μm is mentioned as a suitable layer thickness.
【0067】次に、本発明の半導体素子の半導体層を堆
積する好適な方法としては、RFプラズマCVD法、V
HFプラズマCVD法、マイクロ波プラズマCVD法が
挙げられる。RF及びVHFの周波数としては、1MH
z〜300MHzが好ましい範囲である。RFの場合は
13.56MHz近傍の周波数が最適であり、VHFの
場合は105MHz近傍の周波数が最適である。マイク
ロ波の周波数としては、0.5GHz〜10GHzが好
ましい範囲である。Next, as a preferable method for depositing the semiconductor layer of the semiconductor device of the present invention, RF plasma CVD, V
An HF plasma CVD method and a microwave plasma CVD method are mentioned. The frequency of RF and VHF is 1 MH
z to 300 MHz is a preferable range. In the case of RF, a frequency near 13.56 MHz is optimal, and in the case of VHF, a frequency near 105 MHz is optimal. The preferred range of the microwave frequency is 0.5 GHz to 10 GHz.
【0068】特に微結晶シリコンを堆積する場合には、
その堆積速度は使用する電磁波に依存し、同一の投入エ
ネルギーでは周波数が高い方が堆積速度が速くなるの
で、周波数の高い電磁波を用いることが好ましい。In particular, when depositing microcrystalline silicon,
The deposition rate depends on the electromagnetic wave to be used, and the higher the frequency, the higher the deposition rate with the same input energy. Therefore, it is preferable to use a high-frequency electromagnetic wave.
【0069】本発明の半導体素子の半導体層の堆積に適
した原料ガスとしては、シリコン原子を含有するガス化
し得る化合物からなるガス、ゲルマニウム原子を含有す
るガス化し得る化合物からなるガス、炭素原子を含有す
るガス化し得る化合物からなるガス、及びこれらの化合
物の混合ガス等を挙げることができる。As the source gas suitable for depositing the semiconductor layer of the semiconductor element of the present invention, a gas composed of a gasizable compound containing a silicon atom, a gas composed of a gasizable compound containing a germanium atom, and a carbon atom are used. Examples thereof include a gas containing a compound that can be gasified and a mixed gas of these compounds.
【0070】具体的なシリコン原子を含有するガス化し
得る化合物としては、SiH4、Si2H6、Si3H8、
SiF4、SiHF3、SiH2F2、SiH3F、SiH3
Cl、SiH2Cl2、SiHCl3、SiCl4、SiD
4、SiHD3、SiH2D2、SiH3D、SiD3F、S
iD2F2、SiHD3、Si2H3D2等のシラン系化合物
が好適なものとして挙げられる。Specific examples of the gasizable compounds containing silicon atoms include SiH 4 , Si 2 H 6 , Si 3 H 8 ,
SiF 4 , SiHF 3 , SiH 2 F 2 , SiH 3 F, SiH 3
Cl, SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiD
4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, SiD 3 F, S
Suitable compounds include silane compounds such as iD 2 F 2 , SiHD 3 and Si 2 H 3 D 2 .
【0071】また、具体的なゲルマニウム原子を含有す
るガス化し得る化合物としては、GeH4、GeF4、G
eHF3、GeH2F2、GeH3F、GeHCl3、Ge
H2Cl2、GeH3Cl、GeHD3、GeH2D2、Ge
H3D、GeD4、Ge2H6、Ge2D6等のゲルマン系化
合物が好適なものとして挙げられる。Specific examples of the gasifiable compound containing a germanium atom include GeH 4 , GeF 4 , G
eHF 3 , GeH 2 F 2 , GeH 3 F, GeHCl 3 , Ge
H 2 Cl 2 , GeH 3 Cl, GeHD 3 , GeH 2 D 2 , Ge
Germanic compounds such as H 3 D, GeD 4 , Ge 2 H 6 , and Ge 2 D 6 are preferred.
【0072】さらに、具体的な炭素原子を含有するガス
化し得る化合物としては、CH4等のCnH2n+2(nは整
数)で表される化合物、C2H2等のCnH2n(nは整
数)で表される化合物、CD4、C6H6、CO2、CO等
が好適なものとして挙げられる。[0072] Further, as the gasifiable compounds containing specific carbon atoms, C n H 2n + 2 ( n is an integer) a compound represented by such as CH 4, C n H such C 2 H 2 Compounds represented by 2n (n is an integer), CD 4 , C 6 H 6 , CO 2 , CO and the like are preferred.
【0073】また、上記原料ガスは、窒素原子を含有す
る気体、あるいは酸素原子を含有する気体を含んでいて
いても良い。Further, the source gas may contain a gas containing a nitrogen atom or a gas containing an oxygen atom.
【0074】窒素原子を含有する気体としては、N2、
NH3、ND3、NO、NO2、N2Oが挙げられる。As the gas containing a nitrogen atom, N 2 ,
NH 3 , ND 3 , NO, NO 2 , N 2 O are mentioned.
【0075】酸素を含有する気体としては、O2、C
O、CO2、NO、NO2、N2O、CH3CH2OH、C
H3OH等が挙げられる。As the gas containing oxygen, O 2 , C
O, CO 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, C
H 3 OH and the like.
【0076】また、前記ガス化し得る化合物をH2、H
e、Ne、Ar、Xe、Kr等のガスで適宜希釈して堆
積室に導入しても良い。The compounds capable of being gasified are H 2 , H
It may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.
【0077】特に、本発明の微結晶半導体層を堆積する
場合には、これらの原料ガスを水素ガスやヘリウムガス
等で希釈することが、良好な微結晶半導体を形成する上
で好ましい。水素ガスでの希釈率は10倍以上が好まし
いものである。特に好ましい希釈率の範囲は10倍から
100倍の範囲である。希釈率が小さい場合には微結晶
が形成されにくく、アモルファスが形成されやすい。一
方、希釈率を高くしすぎた場合には、微結晶の堆積速度
が小さくなりすぎて実用上問題が生じやすい。In particular, when depositing the microcrystalline semiconductor layer of the present invention, it is preferable to dilute these source gases with hydrogen gas, helium gas or the like in order to form a favorable microcrystalline semiconductor. The dilution ratio with hydrogen gas is preferably 10 times or more. A particularly preferred range of the dilution ratio is 10 to 100 times. When the dilution ratio is small, microcrystals are not easily formed, and amorphous is easily formed. On the other hand, if the dilution ratio is too high, the deposition rate of the microcrystals becomes too low, and there is a problem in practical use.
【0078】特に、微結晶半導体やa−SiC:H等の
光吸収が少ないかバンドギャップの広い半導体層を堆積
する場合は、水素ガス等で2〜100倍に原料ガスを希
釈し、導入するRFパワー、VHFパワー、又はマイク
ロ波パワーは比較的高くすることが好ましい。In particular, when depositing a semiconductor layer having a small light absorption or a wide band gap such as a microcrystalline semiconductor or a-SiC: H, the source gas is diluted 2 to 100 times with a hydrogen gas or the like and introduced. Preferably, the RF power, VHF power, or microwave power is relatively high.
【0079】p型半導体層又はn型半導体層を堆積する
場合には、価電子制御するために夫々の原料ガスに価電
子制御剤(周期率表の第III族原子又は第V族原子)
を含む化合物を添加することが好ましい。When a p-type semiconductor layer or an n-type semiconductor layer is deposited, a valence electron controlling agent (a group III atom or a group V atom in the periodic table) is added to each source gas to control valence electrons.
It is preferred to add a compound containing
【0080】第III族原子導入用の化合物として有効
に使用されるものとしては、ホウ素原子導入用として、
B2H6、B4H10、B5H9、B5H11、B6H10、B
6H12、B6H14等の水素化ホウ素、BF3、BCl3等の
ハロゲン化ホウ素等を挙げることができる。この他に、
ホウ素以外の第III族原子導入用化合物として、Al
Cl3、GaCl3、InCl3、TlCl3等も挙げるこ
とができる。これらの化合物の中では、特にB2H6、B
F3が適している。Compounds that can be effectively used as compounds for introducing Group III atoms include those for introducing boron atoms.
B 2 H 6, B 4 H 10, B 5 H 9, B 5 H 11, B 6 H 10, B
6 H 12, B 6 H 14, etc. borohydride, may be mentioned BF 3, BCl 3 or the like boron halide or the like. In addition,
As a compound for introducing a Group III atom other than boron, Al
Cl 3 , GaCl 3 , InCl 3 , TlCl 3 and the like can also be mentioned. Among these compounds, in particular, B 2 H 6 , B
F 3 is suitable.
【0081】第V族原子導入用の化合物として有効に使
用されるものとしては、燐原子導入用として、PH3、
P2H4等の水素化燐、PH4I、PF3、PF5、PC
l3、PCl5、PBr3、PBr5、PI3等のハロゲン
化燐が挙げられる。この他に、燐以外の第V族原子導入
用化合物として、AsH3、AsF3、AsCl3、As
Br3、AsF5、SbH3、SbF3、SbF5、SbC
l3、SbCl5、BiH3、BiCl3、BiBr3等も
挙げることができる。これらの化合物の中では、特にP
H3、PF3が適している。Compounds that are effectively used as a compound for introducing a group V atom include PH3,
Phosphorus hydride such as P2H4, PH 4 I, PF 3 , PF 5 , PC
and phosphorus halides such as l 3 , PCl 5 , PBr 3 , PBr 5 and PI 3 . In addition, as a compound for introducing a group V atom other than phosphorus, AsH 3 , AsF 3 , AsCl 3 , As
Br 3, AsF 5, SbH 3 , SbF 3, SbF 5, SbC
l 3 , SbCl 5 , BiH 3 , BiCl 3 , BiBr 3 and the like can also be mentioned. Among these compounds, in particular, P
H 3 and PF 3 are suitable.
【0082】前記RFプラズマCVD法で半導体層を堆
積する場合、堆積室内の基板温度は、100〜350
℃、内圧は、0.1〜10Torr、RFパワーは、
0.01〜5.0W/cm2、堆積速度は、0.1〜3
0Å/secが好適な条件として挙げられる。また、R
FプラズマCVD法で半導体層を堆積する場合、容量結
合型のRFプラズマCVD法が適している。When a semiconductor layer is deposited by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350.
° C, internal pressure is 0.1-10 Torr, RF power is
0.01 to 5.0 W / cm 2 , the deposition rate is 0.1 to 3
0 ° / sec is a suitable condition. Also, R
When a semiconductor layer is deposited by an F plasma CVD method, a capacitively coupled RF plasma CVD method is suitable.
【0083】マイクロ波プラズマCVD法で半導体層を
堆積する場合、堆積室内の基板温度は100〜400
℃、内圧は0.5〜30mTorr、マイクロ波パワー
は0.01〜1W/cm3が好ましい範囲として挙げら
れる。マイクロ波プラズマCVD法で半導体層を堆積す
る場合用いるマイクロ波プラズマCVD装置としては、
堆積室に誘電体窓(アルミナセラミックス等)を介して
導波管でマイクロ波を導入する方式のものが適してい
る。When a semiconductor layer is deposited by the microwave plasma CVD method, the substrate temperature in the deposition chamber is 100 to 400.
C., the internal pressure is preferably 0.5 to 30 mTorr, and the microwave power is preferably 0.01 to 1 W / cm 3 . As a microwave plasma CVD apparatus used when a semiconductor layer is deposited by a microwave plasma CVD method,
A method in which microwaves are introduced into a deposition chamber through a waveguide through a dielectric window (alumina ceramics or the like) is suitable.
【0084】本発明に適した微結晶半導体層を堆積する
ための基板温度は100〜500℃である。特に堆積速
度を大きくする場合には基板温度は比較的高い温度にす
ることが望ましいものである。本発明の微結晶半導体層
を堆積するときのチャンバー内の真空度としては1mT
orr〜1Torrが好適な範囲として挙げられる。特
にマイクロ波プラズマCVD法で微結晶半導体層を堆積
する場合には真空度は1mTorr〜10mTorrが
好ましい。The substrate temperature for depositing a microcrystalline semiconductor layer suitable for the present invention is 100 to 500 ° C. In particular, when increasing the deposition rate, it is desirable to set the substrate temperature to a relatively high temperature. The degree of vacuum in the chamber when depositing the microcrystalline semiconductor layer of the present invention is 1 mT
orr to 1 Torr is mentioned as a suitable range. In particular, when the microcrystalline semiconductor layer is deposited by a microwave plasma CVD method, the degree of vacuum is preferably 1 mTorr to 10 mTorr.
【0085】本発明の微結晶半導体層を堆積する場合の
チャンバーへの投入パワーとしては0.01〜10W/
cm3の範囲が好適な範囲として挙げられる。また原料
ガスの流量と投入パワーの関係で示すと、堆積速度が投
入パワーに依存するパワーリミテッドの領域が適してい
る。The input power to the chamber when depositing the microcrystalline semiconductor layer of the present invention is 0.01 to 10 W /
The range of cm 3 is mentioned as a suitable range. In terms of the relationship between the flow rate of the source gas and the input power, a power-limited region where the deposition rate depends on the input power is suitable.
【0086】更に、本発明の微結晶半導体層の堆積に
は、基板と電力投入用の電極間距離が重要な因子であ
る。本発明に適した微結晶層を得るには電極間距離を1
0mm〜50mmとすることが好ましい。Further, in depositing the microcrystalline semiconductor layer of the present invention, the distance between the substrate and the electrode for power supply is an important factor. In order to obtain a microcrystalline layer suitable for the present invention, the distance between electrodes must be 1
It is preferable to set it to 0 mm to 50 mm.
【0087】上述した堆積膜形成方法により形成したシ
リコン原子またはゲルマニウム原子を含有するi型半導
体層は、堆積速度を5nm/sec以上に上げても価電
子帯側のテイルステイトが少ないものであって、テイル
ステイトの傾きは60meV以下であり、且つ電子スピ
ン共鳴(esr)による未結合手の密度は1017/cm
3以下である。The i-type semiconductor layer containing silicon atoms or germanium atoms formed by the above-described method for forming a deposited film has less tail state on the valence band side even when the deposition rate is increased to 5 nm / sec or more. , The tilt of the tail state is 60 meV or less, and the density of dangling bonds by electron spin resonance (esr) is 10 17 / cm.
3 or less.
【0088】以下実施例にもとづいて本発明を詳細に説
明する。もちろん、本発明は以下の実施例に限定される
ものではない。Hereinafter, the present invention will be described in detail with reference to examples. Of course, the present invention is not limited to the following examples.
【0089】[0089]
【実施例】<実施例1>本実施例では図2に示す堆積膜
形成装置を使用して光起電力素子を作成した。それぞれ
の半導体層の堆積条件を表1に示す。なお、本実施例を
含む全ての実施例及び比較例において、電極などの部材
の形成方法は定法に従って行なった。ボトムの光起電力
素子を堆積する際には、投入電力を表1記載の数値とそ
の1.5倍の数値との間で6秒周期で変化させた。ま
た、本発明の同一微結晶半導体内に半導体接合を有する
微結晶半導体は、ボトムの光起電力素子のn型半導体層
n1とi型半導体層i1との間に適用した。n型半導体
層堆積n1後に、ロードチャンバー内で表2に示す条件
でエキシマレーザーをn型半導体層n1に照射して、n
型半導体層n1を結晶化した。その後VHFプラズマC
VD法でi型半導体層i1をn型半導体層n1上に連続
堆積した。<Example 1> In this example, a photovoltaic element was manufactured using the deposited film forming apparatus shown in FIG. Table 1 shows the deposition conditions for each semiconductor layer. In all of the examples and comparative examples including this example, the method of forming members such as electrodes was performed according to a standard method. When depositing the bottom photovoltaic element, the input power was changed between the value shown in Table 1 and a value 1.5 times the value in a cycle of 6 seconds. The microcrystalline semiconductor having a semiconductor junction in the same microcrystalline semiconductor of the present invention was applied between the n-type semiconductor layer n1 and the i-type semiconductor layer i1 of the bottom photovoltaic element. After deposition of the n-type semiconductor layer n1, the n-type semiconductor layer n1 is irradiated with an excimer laser in the load chamber under the conditions shown in Table 2 to obtain n
The type semiconductor layer n1 was crystallized. Then VHF plasma C
An i-type semiconductor layer i1 was continuously deposited on the n-type semiconductor layer n1 by the VD method.
【0090】<比較例1>実施例1との比較用の光起電
力素子として、投入電力を表1記載の数値で一定とする
点とn型半導体層n1上をエキシマレーザーで処理しな
い点以外は実施例1と同様にして、光起電力素子を作成
した。<Comparative Example 1> As a photovoltaic element for comparison with Example 1, except that the applied power is constant at the values shown in Table 1 and that the n-type semiconductor layer n1 is not treated with an excimer laser. In the same manner as in Example 1, a photovoltaic element was prepared.
【0091】<実施例1と比較例1との比較>このよう
にして形成した光起電力素子の特性をWACOM(株)
製のWXS−130S−20Tを光源として使用して測
定、評価した。光源のスペクトルはAM1.5で光強度
は1sunとした。その結果を比較例1を1とする相対
値で表3に示す。実施例1の光起電力素子は比較例1の
素子と比較して良好な光起電力特性を示した。また、実
施例1の光起電力素子は比較例1の素子と比較してシリ
ーズ抵抗は低く、シャント抵抗は大きいものであった。<Comparison between Example 1 and Comparative Example 1> The characteristics of the photovoltaic element formed in this way were measured by WACOM Corporation.
The measurement and evaluation were performed using WXS-130S-20T manufactured as a light source. The spectrum of the light source was AM 1.5 and the light intensity was 1 sun. The results are shown in Table 3 as relative values with Comparative Example 1 as 1. The photovoltaic device of Example 1 exhibited better photovoltaic characteristics than the device of Comparative Example 1. Further, the photovoltaic element of Example 1 had a lower series resistance and a higher shunt resistance than the element of Comparative Example 1.
【0092】また、実施例1及び比較例1と同じ条件
で、光起電力素子をそれぞれ100個づつ作成した。こ
れらの光起電力素子を温度85℃、湿度85%で酢酸を
含有する雰囲気に2000時間放置した。その後光起電
力特性を測定した。実施例1の光起電力素子は、比較例
1の素子と比較して、100個の光起電力素子の特性の
ばらつきは非常に小さいものであった。即ち、本発明の
光起電力素子は耐環境性(耐久性)が非常に高いもので
あった。Under the same conditions as in Example 1 and Comparative Example 1, 100 photovoltaic elements were produced. These photovoltaic elements were left in an atmosphere containing acetic acid at a temperature of 85 ° C. and a humidity of 85% for 2000 hours. Thereafter, the photovoltaic characteristics were measured. In the photovoltaic device of Example 1, the variation in the characteristics of the 100 photovoltaic devices was very small as compared with the device of Comparative Example 1. That is, the photovoltaic element of the present invention had extremely high environmental resistance (durability).
【0093】これらの光起電力素子について、透過電子
顕微鏡で断面を観察したところ、実施例1の光起電力素
子では、n型半導体層とi型半導体層の境界と思われる
領域が、層厚方向の長さが2000〜4000Åの微結
晶粒で構成されていることが確認された。また2次イオ
ン質量分析によって、該微結晶粒の基板よりに不純物
(ドーパント)が局在化していることが確認された。Observation of the cross sections of these photovoltaic elements with a transmission electron microscope showed that the region considered to be the boundary between the n-type semiconductor layer and the i-type semiconductor layer had a layer thickness of the photovoltaic element of Example 1. It was confirmed that it was composed of fine crystal grains having a length in the direction of 2000 to 4000 °. Further, secondary ion mass spectrometry confirmed that impurities (dopants) were localized in the substrate of the fine crystal grains.
【0094】また、電子顕微鏡による暗視野像から、実
施例1のボトムの光起電力素子の半導体層には、大きさ
の異なる微結晶粒が分布していることが確認された。一
方、比較例1ののボトムの光起電力素子の半導体層に
は、大きさの均一な微結晶粒が分布していることが確認
された。Further, from the dark-field image obtained by the electron microscope, it was confirmed that microcrystal grains having different sizes were distributed in the semiconductor layer of the bottom photovoltaic element of Example 1. On the other hand, it was confirmed that microcrystal grains having a uniform size were distributed in the semiconductor layer of the bottom photovoltaic element of Comparative Example 1.
【0095】<実施例2>実施例1と同様に図2の堆積
膜形成装置を使用して、表4に示す堆積膜形成条件で光
起電力素子を作成した。n型半導体層n1は、表5に示
す条件でエキシマレーザーを照射して実施例1同様結晶
化させた。その上に、水素ガスをマイクロ波プラズマで
活性化し、SiF4と反応させることにより半導体層を
堆積させるいわゆるHRCVD法で、ボトムのi型半導
体層i1を堆積した。ボトムの光起電力素子のi型半導
体層i1を堆積する際に、マイクロ波エネルギーを表4
記載の数値とその1.3倍の数値との間で6秒周期で変
化させた。<Example 2> A photovoltaic element was produced using the deposition film forming apparatus shown in FIG. The n-type semiconductor layer n1 was crystallized in the same manner as in Example 1 by irradiating an excimer laser under the conditions shown in Table 5. A bottom i-type semiconductor layer i1 was deposited thereon by a so-called HRCVD method in which a hydrogen gas was activated by microwave plasma and reacted with SiF4 to deposit a semiconductor layer. When depositing the i-type semiconductor layer i1 of the bottom photovoltaic element, the microwave energy
The value was changed every 6 seconds between the described value and 1.3 times the value.
【0096】<比較例2>i型半導体層i1を堆積する
際にマイクロ波エネルギーを表4記載の数値で一定にす
る点とn型半導体層n1をレーザー処理をしない点以外
は実施例2と同様にして光起電力素子を作成した。<Comparative Example 2> The same procedure as in Example 2 was carried out except that the microwave energy was constant at the values shown in Table 4 when depositing the i-type semiconductor layer i1 and that the n-type semiconductor layer n1 was not subjected to laser treatment. A photovoltaic element was produced in the same manner.
【0097】<実施例2と比較例2との比較>これらの
光起電力素子について実施例1、比較例1と同様にして
光起電力素子特性を測定した。その結果を、比較例2を
1とした相対値で表6に示す。実施例2の光起電力素子
は比較例2の素子と比較して優れた光起電力特性を示し
た。<Comparison between Example 2 and Comparative Example 2> The characteristics of these photovoltaic elements were measured in the same manner as in Example 1 and Comparative Example 1. The results are shown in Table 6 as relative values with Comparative Example 2 as 1. The photovoltaic device of Example 2 exhibited excellent photovoltaic characteristics as compared with the device of Comparative Example 2.
【0098】また、これらの光起電力素子について電子
顕微鏡にて断面を観察するとともに、2次イオン質量分
析によって不純物量を測定した。その結果、実施例2の
光起電力素子では、n型半導体層とi型半導体層の一部
は同一の微結晶粒内に形成されていることが確認され
た。該微結晶粒の形状は柱状で、層厚方向の長さが30
00Å有り、層厚と垂直な方向の長さは300Åであっ
た。The cross sections of these photovoltaic elements were observed with an electron microscope, and the amount of impurities was measured by secondary ion mass spectrometry. As a result, in the photovoltaic device of Example 2, it was confirmed that part of the n-type semiconductor layer and the i-type semiconductor layer were formed in the same microcrystalline grains. The shape of the fine crystal grains is columnar, and the length in the layer thickness direction is 30.
There was 00 ° and the length in the direction perpendicular to the layer thickness was 300 °.
【0099】さらに、これらの光起電力素子について透
過電子顕微鏡の暗視野像を観察したところ、比較例2の
光起電力素子では微結晶粒で充填されていない空間が観
察されたが、実施例2では互いに粒径の異なる微結晶に
よって空間が充填されていた。Further, when a dark field image of these photovoltaic elements was observed with a transmission electron microscope, the photovoltaic element of Comparative Example 2 was observed to have a space not filled with fine crystal grains. In No. 2, the space was filled with microcrystals having different particle sizes.
【0100】<実施例3>実施例1においてn型半導体
層n1をレーザーで結晶化させてその上にi型半導体層
i1を積層する方法にかえて、n型半導体層n1堆積後
に、i型半導体層堆積用チャンバー202で、表7に示
す水素プラズマ処理を行い、放電を切ることなしにi型
半導体層形成用の原料ガスを添加して、i型半導体層i
1を堆積した。その他は実施例1と同様にして光起電力
素子を形成した。<Embodiment 3> Instead of the method of Embodiment 1 in which the n-type semiconductor layer n1 is crystallized with a laser and the i-type semiconductor layer i1 is laminated thereon, the i-type semiconductor layer n1 is deposited after the n-type semiconductor layer n1 is deposited. In the semiconductor layer deposition chamber 202, a hydrogen plasma treatment shown in Table 7 was performed, and a raw material gas for forming an i-type semiconductor layer was added without cutting off the discharge.
1 was deposited. Otherwise, a photovoltaic element was formed in the same manner as in Example 1.
【0101】<実施例3と比較例1との比較>実施例3
の光起電力素子の光起電力特性を、実施例1と同様にし
て評価した。その結果を比較例1を1とする相対値で表
8に示す。<Comparison between Example 3 and Comparative Example 1> Example 3
Was evaluated in the same manner as in Example 1. The results are shown in Table 8 as relative values with Comparative Example 1 as 1.
【0102】第8表から明らかなように、実施例3の光
起電力素子は優れた光起電力特性を示した。As is evident from Table 8, the photovoltaic device of Example 3 exhibited excellent photovoltaic characteristics.
【0103】<実施例4>図2に示す堆積膜形成装置を
使用して、表9に示す堆積膜形成条件で光起電力素子を
形成した。微結晶のi型半導体層(i0層)を堆積した
後、不図示のイオンインプランテイションの装置で図1
0に示す条件で燐原子をi0層に打ち込み、アニーリン
グして燐原子を半導体中で活性化した。i0層堆積時
に、シランガスの50%のSiF4ガスを10回/分の
割合で1回あたり1秒間添加した。Example 4 A photovoltaic element was formed under the deposition film forming conditions shown in Table 9 using the deposition film forming apparatus shown in FIG. After depositing a microcrystalline i-type semiconductor layer (i0 layer), an ion implantation apparatus (not shown)
Phosphorus atoms were implanted into the i0 layer under the conditions shown in FIG. 0, and the phosphorus atoms were activated in the semiconductor by annealing. During the deposition of the i0 layer, a 50% SiF 4 gas of silane gas was added at a rate of 10 times / min for 1 second per time.
【0104】<実施例4と比較例1との比較>実施例4
の光起電力素子の光起電力特性を、実施例1と同様にし
て評価した。その結果を比較例1を1とする相対値で表
11に示す。<Comparison between Example 4 and Comparative Example 1> Example 4
Was evaluated in the same manner as in Example 1. The results are shown in Table 11 as relative values with Comparative Example 1 as 1.
【0105】表11から明らかなように、実施例4の光
起電力素子は優れた光起電力特性を示した。As is clear from Table 11, the photovoltaic device of Example 4 exhibited excellent photovoltaic characteristics.
【0106】実施例4の光起電力素子について電子顕微
鏡にて断面を観察したところ、i0層は3000Åの層
厚方向全てにわたって単一の微結晶粒が形成されている
ことが確認された。また2次イオン質量分析によって打
ち込まれた燐原子が基板側にのみ分布していること、即
ち、単一の微結晶粒内に半導体接合が形成されているこ
とが確認された。Observation of a cross section of the photovoltaic element of Example 4 with an electron microscope confirmed that single microcrystal grains were formed in the i0 layer over the entire thickness direction of 3000 °. Further, it was confirmed by secondary ion mass spectrometry that the phosphorus atoms implanted were distributed only on the substrate side, that is, that a semiconductor junction was formed within a single microcrystal grain.
【0107】また、透過電子顕微鏡の暗視野像を観察
し、且つX線回折を測定した。比較例1の光起電力素子
について、X線回折の(220)ピークの半値幅から平
均結晶粒径を計算したところ、約200Åであった。ま
た、比較例1の光起電力素子について、透過電子顕微鏡
の暗視野像から平均結晶粒径を計算したところ、約20
0Åであった。一方、実施例4の光起電力素子につい
て、X線回折の(220)ピークの半値幅から平均結晶
粒径を計算したところ、約250Åであった。また、実
施例4の光起電力素子について、透過電子顕微鏡の暗視
野像から測定した平均粒径約750Åであった。X線回
折から計算した平均粒径と透過電子顕微鏡の平均粒径と
の違いの差は、実施例4の微結晶半導体層中に粒径の異
なる微結晶が存在することを示している。Further, a dark-field image of a transmission electron microscope was observed, and X-ray diffraction was measured. The average crystal grain size of the photovoltaic device of Comparative Example 1 calculated from the half-width of the (220) peak of X-ray diffraction was about 200 °. Further, when the average crystal grain size of the photovoltaic element of Comparative Example 1 was calculated from the dark-field image of the transmission electron microscope, about 20
It was 0 °. On the other hand, when the average crystal grain size of the photovoltaic device of Example 4 was calculated from the half width of the (220) peak of X-ray diffraction, it was about 250 °. The photovoltaic device of Example 4 had an average particle size of about 750 ° measured from a dark field image of a transmission electron microscope. The difference between the average particle size calculated from the X-ray diffraction and the average particle size of the transmission electron microscope indicates that microcrystals having different particle sizes exist in the microcrystalline semiconductor layer of Example 4.
【0108】<実施例5>図2に示す堆積膜形成装置を
使用して、表12に示す堆積膜形成条件で光起電力素子
を形成した。同一微結晶粒内に半導体接合を有する微結
晶半導体は、ボトムの光起電力素子のn型半導体層n1
とi型半導体層i1との間に適用した。n型半導体層n
1堆積後に、ロードチャンバーで表2に示す条件でエキ
シマレーザーをn型半導体層n1に照射して、n型半導
体層n1を結晶化させた。その後VHFプラズマCVD
法でi型半導体i1層をn型半導体層n0上に連続堆積
した。i型半導体層i1堆積時にはVHFの投入パワー
を表12に示す数値とその2倍の数値との間で3秒周期
で変化させた。<Example 5> A photovoltaic element was formed under the deposition film forming conditions shown in Table 12 using the deposition film forming apparatus shown in FIG. A microcrystalline semiconductor having a semiconductor junction in the same microcrystalline grain is formed of an n-type semiconductor layer n1 of a bottom photovoltaic element.
And between the i-type semiconductor layer i1. n-type semiconductor layer n
After one deposition, the n-type semiconductor layer n1 was irradiated with an excimer laser in the load chamber under the conditions shown in Table 2 to crystallize the n-type semiconductor layer n1. After that, VHF plasma CVD
The i-type semiconductor i1 layer was continuously deposited on the n-type semiconductor layer n0 by the method. At the time of depositing the i-type semiconductor layer i1, the input power of VHF was changed between the value shown in Table 12 and a value twice as high as that of Table 12 at a period of 3 seconds.
【0109】<比較例3>実施例5との比較用の光起電
力素子として、n型半導体層上をエキシマレーザーで処
理していない点とVHFパワーを表12記載の数値で一
定とする点以外は実施例5と同様にして光起電力素子を
作成した。<Comparative Example 3> As a photovoltaic element for comparison with Example 5, the point that the n-type semiconductor layer was not treated with an excimer laser and the point that the VHF power was constant at the numerical values shown in Table 12 were used. Except for the above, a photovoltaic element was prepared in the same manner as in Example 5.
【0110】<実施例5と比較例3との比較>これらの
光起電力素子について実施例1、比較例1と同様にして
光起電力素子特性を測定した。その結果を、比較例3を
1とした相対値で表13に示す。実施例5の光起電力素
子は比較例3の素子と比較して優れた光起電力特性を示
した。また実施例5の光起電力素子は比較例3の素子と
比較してシリーズ抵抗は低く、シャント抵抗は大きいも
のであった。<Comparison between Example 5 and Comparative Example 3> Photovoltaic element characteristics of these photovoltaic elements were measured in the same manner as in Example 1 and Comparative Example 1. The results are shown in Table 13 as relative values when Comparative Example 3 is set to 1. The photovoltaic device of Example 5 showed excellent photovoltaic characteristics as compared with the device of Comparative Example 3. The photovoltaic element of Example 5 had a lower series resistance and a higher shunt resistance than the element of Comparative Example 3.
【0111】また、実施例5及び比較例3と同じ条件
で、光起電力素子をそれぞれ100個づつ作成した。こ
れらの光起電力素子を温度85℃、湿度85%の雰囲気
に2000時間放置した。その後光起電力特性を測定し
た。実施例5の光起電力素子は、比較例3の素子と比較
して、100個の光起電力素子の特性のばらつきは非常
に小さいものであった。即ち、本発明の光起電力素子は
耐環境性(耐久性)が非常に高いものであった。Further, under the same conditions as in Example 5 and Comparative Example 3, 100 photovoltaic elements were produced, respectively. These photovoltaic elements were left in an atmosphere at a temperature of 85 ° C. and a humidity of 85% for 2000 hours. Thereafter, the photovoltaic characteristics were measured. The variation of the characteristics of the 100 photovoltaic elements of Example 5 was very small as compared with the element of Comparative Example 3. That is, the photovoltaic element of the present invention had extremely high environmental resistance (durability).
【0112】これらの光起電力素子について、透過電子
顕微鏡で断面を観察したところ、実施例5の光起電力素
子では、n型半導体層とi型半導体層との境界と思われ
る領域が、膜厚方向の長さが2000〜5000Åの微
結晶粒で構成されていることが確認された。また2次イ
オン質量分析によって、該微結晶粒の基板よりに不純物
(ドーパント)が局在化していることが確認された。The cross sections of these photovoltaic elements were observed with a transmission electron microscope. As a result, in the photovoltaic element of Example 5, the region considered to be the boundary between the n-type semiconductor layer and the i-type semiconductor layer was a film. It was confirmed that it was composed of fine crystal grains having a length in the thickness direction of 2000 to 5000 °. Further, secondary ion mass spectrometry confirmed that impurities (dopants) were localized in the substrate of the fine crystal grains.
【0113】<実施例6>p型半導体層を積層した後、
n型半導体層の結晶化と同様のレーザー照射条件すなわ
ち表2に示す条件でp型半導体層にエキシマレーザー光
を照射したこと以外は実施例1と同様にして光起電力素
子を作成した。該照射により、i型半導体層とp型半導
体層の間にも微結晶粒内に半導体接合を有する微結晶層
を形成した。<Embodiment 6> After stacking p-type semiconductor layers,
A photovoltaic element was prepared in the same manner as in Example 1, except that the p-type semiconductor layer was irradiated with excimer laser light under the same laser irradiation conditions as those for the crystallization of the n-type semiconductor layer, that is, under the conditions shown in Table 2. By the irradiation, a microcrystalline layer having a semiconductor junction in microcrystalline grains was also formed between the i-type semiconductor layer and the p-type semiconductor layer.
【0114】<実施例6と実施例1、比較例1との比較
>実施例6の光起電力素子について実施例1と同様にし
て評価した。その結果を比較例1を1とした相対値で表
14に示す。本実施例の光起電力素子は比較例1の素子
や実施例1の素子と比較して良好な特性を示した。<Comparison of Example 6 with Example 1 and Comparative Example 1> The photovoltaic element of Example 6 was evaluated in the same manner as in Example 1. The results are shown in Table 14 as relative values when Comparative Example 1 is set to 1. The photovoltaic device of this example exhibited better characteristics than the device of Comparative Example 1 and the device of Example 1.
【0115】本実施例の光起電力素子について、透過電
子顕微鏡と2次イオン質量分析器を使用して同一微結晶
粒内に半導体接合が形成されているかどうか確認した。
その結果、n型半導体層とi型半導体層とを同一微結晶
粒内に有し且つi型半導体層とp型半導体層とを同一微
結晶粒内に有することが確認された。For the photovoltaic device of this example, it was confirmed by using a transmission electron microscope and a secondary ion mass spectrometer whether a semiconductor junction was formed in the same microcrystal grain.
As a result, it was confirmed that the n-type semiconductor layer and the i-type semiconductor layer were in the same microcrystal grain, and the i-type semiconductor layer and the p-type semiconductor layer were in the same microcrystal grain.
【0116】以上よりn型半導体層とi型半導体層とを
同一微結晶粒内に有し且つi型半導体層とp型半導体層
とを同一微結晶粒内に有する光起電力素子が最も良好な
特性を有することが確認された。As described above, the photovoltaic element having the n-type semiconductor layer and the i-type semiconductor layer in the same microcrystal grain and having the i-type semiconductor layer and the p-type semiconductor layer in the same microcrystal grain is most preferable. It was confirmed that it had excellent characteristics.
【0117】実施例6の光起電力素子及び比較例1の光
起電力素子を各々100個作成して、温度85℃、湿度
95%でかつ窒素酸化物雰囲気でAM1.5、100m
W/cm2の光を照射しながら3000時間放置した。
本実施例の光起電力素子は、比較例1の光起電力素子よ
りも特性変化の割合が少なかった。100 photovoltaic elements of Example 6 and 100 photovoltaic elements of Comparative Example 1 were prepared, each having a temperature of 85 ° C., a humidity of 95% and an AM of 1.5 and 100 m in a nitrogen oxide atmosphere.
It was left for 3000 hours while irradiating light of W / cm 2 .
The photovoltaic device of this example had a smaller rate of change in characteristics than the photovoltaic device of Comparative Example 1.
【0118】また、実施例6の光起電力素子と比較例1
の素子について逆バイアスを2V印加した場合の、電流
値を測定比較した。その結果実施例6の光起電力素子は
比較例1の素子と比べて、電流値が約1桁低いものであ
った。The photovoltaic device of Example 6 and Comparative Example 1
The current values were measured and compared when a reverse bias of 2 V was applied to the device. As a result, the current value of the photovoltaic element of Example 6 was lower by about one digit than that of the element of Comparative Example 1.
【0119】[0119]
【表1】 [Table 1]
【0120】[0120]
【表2】 [Table 2]
【0121】[0121]
【表3】 [Table 3]
【0122】[0122]
【表4】 [Table 4]
【0123】[0123]
【表5】 [Table 5]
【0124】[0124]
【表6】 [Table 6]
【0125】[0125]
【表7】 [Table 7]
【0126】[0126]
【表8】 [Table 8]
【0127】[0127]
【表9】 [Table 9]
【0128】[0128]
【表10】 [Table 10]
【0129】[0129]
【表11】 [Table 11]
【0130】[0130]
【表12】 [Table 12]
【0131】[0131]
【表13】 [Table 13]
【0132】[0132]
【表14】 [Table 14]
【0133】[0133]
【発明の効果】異なる結晶粒径の微結晶粒を混在させる
ことによって、同一の結晶粒径の微結晶粒で3次元空間
(半導体層)を充填する場合よりも歪みを小さくするこ
とができる。その結果、微結晶半導体層中での光励起自
由電荷の走行性(移動度)を大きくすると共に電荷の寿
命を延ばすことができる。According to the present invention, by mixing fine crystal grains having different crystal grain sizes, the distortion can be reduced as compared with the case where the three-dimensional space (semiconductor layer) is filled with the fine crystal grains having the same crystal grain size. As a result, the traveling property (mobility) of the photoexcited free charge in the microcrystalline semiconductor layer can be increased and the life of the charge can be extended.
【0134】同一微結晶粒内にp/i、n/i等の半導
体接合を形成することによって、界面近傍の欠陥準位を
極端に減少させることが出来る。その結果、光起電力素
子の開放電圧(Voc)、短絡電流(Jsc)、形状因
子(FF)が低下することを防止することが出来る。ま
た光起電力素子のシリーズ抵抗が増加しシャント抵抗が
低下したりすることを防止することが出来る。その結
果、光起電力素子の光電変換効率を向上させることがで
きる。By forming a semiconductor junction such as p / i or n / i in the same microcrystal grain, the defect level near the interface can be extremely reduced. As a result, it is possible to prevent the open-circuit voltage (Voc), short-circuit current (Jsc), and form factor (FF) of the photovoltaic element from decreasing. Further, it is possible to prevent the series resistance of the photovoltaic element from increasing and the shunt resistance from decreasing. As a result, the photoelectric conversion efficiency of the photovoltaic element can be improved.
【0135】また微結晶粒内に半導体接合が形成されて
いるために半導体素子の耐熱性が向上する。Further, since the semiconductor junction is formed in the microcrystal grains, the heat resistance of the semiconductor element is improved.
【0136】さらに、微結晶粒内に半導体接合が形成さ
れていることにより、大気や封止材に起因する特性の劣
化を防止することができる。Further, since the semiconductor junction is formed in the microcrystal grains, it is possible to prevent the deterioration of the characteristics due to the atmosphere and the sealing material.
【0137】また、微結晶粒内に半導体接合が形成され
ていることにより、従来の半導体接合を有する半導体素
子よりも半導体接合の空乏層が広がる。その結果、従来
の半導体接合よりも整流特性が向上し、且つ逆バイアス
を印加した場合の暗電流も低くおさえられる。In addition, since the semiconductor junction is formed in the microcrystal grains, the depletion layer of the semiconductor junction is wider than that of a conventional semiconductor element having a semiconductor junction. As a result, the rectification characteristics are improved as compared with the conventional semiconductor junction, and the dark current when a reverse bias is applied can be suppressed.
【図1】本発明の半導体素子の一例である光起電力素子
の層構成の一例を示す模式的な断面図FIG. 1 is a schematic cross-sectional view showing an example of a layer configuration of a photovoltaic element which is an example of a semiconductor element of the present invention.
【図2】本発明の半導体素子の一例である光起電力素子
を作成するための堆積膜形成装置の一例を示す模式図FIG. 2 is a schematic view showing an example of a deposited film forming apparatus for producing a photovoltaic element which is an example of a semiconductor element of the present invention.
【図3】反射増加層のほぼ直上から微結晶半導体層が成
長している例を示す模式的な概略断面図FIG. 3 is a schematic cross-sectional view schematically showing an example in which a microcrystalline semiconductor layer is grown almost immediately above a reflection enhancement layer.
【図4】反射増加層上にアモルファス層が堆積し、その
上に微結晶半導体層が成長している例を示す模式的な概
略断面図FIG. 4 is a schematic cross-sectional view schematically showing an example in which an amorphous layer is deposited on a reflection enhancement layer, and a microcrystalline semiconductor layer is grown thereon.
【図5】反射増加層上に微結晶半導体層が堆積し、その
上にさらに微結晶半導体層が成長している例を示す模式
的な概略断面図FIG. 5 is a schematic cross-sectional view schematically showing an example in which a microcrystalline semiconductor layer is deposited on a reflection enhancement layer, and a microcrystalline semiconductor layer is further grown thereon.
【図6】従来の半導体素子の微結晶半導体層と本発明の
半導体素子の微結晶半導体層との差異を示す模式的な部
分断面図FIG. 6 is a schematic partial sectional view showing a difference between a microcrystalline semiconductor layer of a conventional semiconductor element and a microcrystalline semiconductor layer of a semiconductor element of the present invention.
101 グリッド(集電電極) 102 透明電極 103 p型又はn型半導体層 104 i型半導体層 105 n型又はp型半導体層 106 p型又はn型半導体層 107 i型半導体層 108 n型又はp型半導体層 109 反射増加層 110 反射層 111 基板 112 ボトム光起電力素子 113 トップ光起電力素子 201 ロードチャンバー 202 微結晶シリコンi型半導体層堆積用チャンバー 203 シリコン堆積用RFチャンバー 204 微結晶シリコンゲルマニウムi型半導体層堆積
用チャンバー 205 アンロードチャンバー 206、207、208、209 ゲートバルブ 210、219 プラズマCVD室 211、218 ヒーター 212 n型半導体層堆積用ヒーター 213 i型半導体層堆積用ヒーター 214 p型半導体層堆積用ヒーター 215 n型半導体層堆積用堆積室 216 i型半導体層堆積用堆積室 217 p型半導体層堆積用堆積室 220 レール 221 基板ホルダー 222 レーザー照射用窓 301、401、501 反射増加層 302、402、502 微結晶半導体層のうちの第2
の電気特性の層の部分 303、403、503 電気特性が変化する境界を示
す直線 305、405、505 微結晶半導体層のうちの第1
の電気特性の層の部分 404 アモルファス半導体層 504 微結晶半導体層Reference Signs List 101 grid (collecting electrode) 102 transparent electrode 103 p-type or n-type semiconductor layer 104 i-type semiconductor layer 105 n-type or p-type semiconductor layer 106 p-type or n-type semiconductor layer 107 i-type semiconductor layer 108 n-type or p-type Semiconductor layer 109 Reflection increasing layer 110 Reflective layer 111 Substrate 112 Bottom photovoltaic element 113 Top photovoltaic element 201 Load chamber 202 Microcrystalline silicon i-type semiconductor layer deposition chamber 203 Silicon deposition RF chamber 204 Microcrystalline silicon germanium i-type Semiconductor layer deposition chamber 205 Unload chamber 206, 207, 208, 209 Gate valve 210, 219 Plasma CVD chamber 211, 218 heater 212 n-type semiconductor layer deposition heater 213 i-type semiconductor layer deposition heater 214 p-type semiconductor layer deposition Heater 215 Deposition chamber for depositing n-type semiconductor layer 216 Deposition chamber for depositing i-type semiconductor layer 217 Deposition chamber for depositing p-type semiconductor layer 220 Rail 221 Substrate holder 222 Laser irradiation window 301, 401, 501 Reflection increasing layer 302, 402 , 502 of the microcrystalline semiconductor layer
Line portions 303, 403, 503 of the layer having the electric characteristics of 305, 405, 505 indicating the boundary at which the electric characteristics change.
404 Amorphous semiconductor layer 504 Microcrystalline semiconductor layer
Claims (12)
て、異なる粒径の微結晶粒が混在している領域を有する
ことを特徴とする半導体素子。1. A semiconductor element including a microcrystalline semiconductor, which has a region in which microcrystalline grains having different particle diameters are mixed.
する請求項1又は2に記載の半導体素子。2. The semiconductor device according to claim 1, wherein the microcrystalline semiconductor contains silicon atoms.
含有する請求項1記載の半導体素子。3. The semiconductor device according to claim 1, wherein the microcrystalline semiconductor contains a germanium atom.
請求項1〜3のいずれかに記載の半導体素子。4. The semiconductor device according to claim 1, wherein said microcrystalline semiconductor contains a hydrogen atom.
する請求項1〜4のいずれかに記載の半導体素子。5. The semiconductor device according to claim 1, wherein said microcrystalline semiconductor contains a halogen atom.
1〜5のいずれかに記載の半導体素子。6. The semiconductor device according to claim 1, wherein said fine crystal grains have a columnar shape.
求項1〜6のいずれかに記載の半導体素子。7. The semiconductor device according to claim 1, wherein a semiconductor junction is provided in the microcrystal grains.
の電気特性を有する半導体層と第3の電気特性を有する
半導体層とが順に積層されている半導体素子において、
該半導体層の少なくとも1層は異なる粒径の微結晶粒が
混在している半導体層であることを特徴とする半導体素
子。8. A semiconductor layer having a first electrical characteristic and a second
A semiconductor element in which a semiconductor layer having electric characteristics of and a semiconductor layer having third electric characteristics are sequentially stacked,
At least one of the semiconductor layers is a semiconductor layer in which microcrystal grains having different particle diameters are mixed.
少なくとも一部と前記第2の電気特性を有する半導体層
の少なくとも一部とにまたがって微結晶粒が存在するこ
とを特徴とする請求項8記載の半導体素子。9. The semiconductor device according to claim 1, wherein microcrystal grains are present over at least a part of the semiconductor layer having the first electric characteristic and at least a part of the semiconductor layer having the second electric characteristic. Item 9. A semiconductor element according to item 8.
と前記第3の電気特性を有する半導体層の一方がp型半
導体層、他方がn型半導体層であり、前記第2の電気特
性を有する半導体層がi型半導体層である請求項8又は
9に記載の半導体素子。10. One of the semiconductor layer having the first electric characteristic and the semiconductor layer having the third electric characteristic is a p-type semiconductor layer, and the other is an n-type semiconductor layer. The semiconductor device according to claim 8, wherein the semiconductor layer has an i-type semiconductor layer.
スを分解することにより基体上に微結晶からなる半導体
層を形成する工程を有する半導体素子の製造方法であっ
て、前記プラズマに投入する電力を周期的に変化させる
ことにより、大きさの異なる微結晶粒が混在している半
導体層を形成することを特徴とする半導体素子の製造方
法。11. A method for manufacturing a semiconductor device, comprising a step of generating a plasma in a gas phase to decompose a raw material gas to form a semiconductor layer made of microcrystals on a substrate, wherein the method is applied to the plasma. A method for manufacturing a semiconductor element, wherein a semiconductor layer in which microcrystal grains having different sizes are mixed is formed by periodically changing electric power.
スを分解することにより基体上に微結晶からなる半導体
層を形成する工程を有する半導体素子の製造方法であっ
て、前記原料ガス中に定期的にハロゲン含有ガスを添加
することによって、大きさの異なる微結晶粒が混在して
いる半導体層を形成することを特徴とする半導体素子の
製造方法。12. A method for manufacturing a semiconductor device, comprising a step of forming a semiconductor layer made of microcrystals on a substrate by generating plasma in a gas phase to decompose a source gas, wherein the source gas contains A method for manufacturing a semiconductor element, wherein a semiconductor layer in which microcrystal grains having different sizes are mixed is formed by periodically adding a halogen-containing gas.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10066854A JPH11266030A (en) | 1998-03-17 | 1998-03-17 | Semiconductor element and its manufacture |
US09/266,829 US6303945B1 (en) | 1998-03-16 | 1999-03-12 | Semiconductor element having microcrystalline semiconductor material |
EP99105253A EP0949685A3 (en) | 1998-03-16 | 1999-03-15 | Semiconductor element and its manufacturing method |
CNB99105945XA CN1163972C (en) | 1998-03-16 | 1999-03-16 | Semiconductor component and making method thereof |
CNB2004100058282A CN100362667C (en) | 1998-03-16 | 1999-03-16 | Semiconductor element and its producing method |
US09/839,891 US6635899B2 (en) | 1998-03-16 | 2001-04-23 | Semiconductor element having microcrystalline grains and manufacturing method thereof |
US10/625,672 US7001460B2 (en) | 1998-03-16 | 2003-07-24 | Semiconductor element and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10066854A JPH11266030A (en) | 1998-03-17 | 1998-03-17 | Semiconductor element and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11266030A true JPH11266030A (en) | 1999-09-28 |
Family
ID=13327863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10066854A Pending JPH11266030A (en) | 1998-03-16 | 1998-03-17 | Semiconductor element and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11266030A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156026A (en) * | 1999-11-29 | 2001-06-08 | Canon Inc | Semiconductor elements and manufacturing method therefor |
JP2001358350A (en) * | 2000-06-12 | 2001-12-26 | Canon Inc | Photovoltaic element |
US7075052B2 (en) | 2002-10-08 | 2006-07-11 | Sanyo Electric Co., Ltd. | Photoelectric conversion device |
WO2008078471A1 (en) * | 2006-12-25 | 2008-07-03 | Sharp Kabushiki Kaisha | Photoelectric converter and method for fabricating the same |
JP2009010347A (en) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | Method of manufacturing display |
WO2009063606A1 (en) * | 2007-11-15 | 2009-05-22 | Sharp Kabushiki Kaisha | Thin film transistor, method for manufacturing thin film transistor, and display device |
-
1998
- 1998-03-17 JP JP10066854A patent/JPH11266030A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156026A (en) * | 1999-11-29 | 2001-06-08 | Canon Inc | Semiconductor elements and manufacturing method therefor |
JP2001358350A (en) * | 2000-06-12 | 2001-12-26 | Canon Inc | Photovoltaic element |
US7075052B2 (en) | 2002-10-08 | 2006-07-11 | Sanyo Electric Co., Ltd. | Photoelectric conversion device |
WO2008078471A1 (en) * | 2006-12-25 | 2008-07-03 | Sharp Kabushiki Kaisha | Photoelectric converter and method for fabricating the same |
US8288647B2 (en) | 2006-12-25 | 2012-10-16 | Sharp Kabushiki Kaisha | Photoelectric conversion device and method of producing the same |
JP2009010347A (en) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | Method of manufacturing display |
US8647933B2 (en) | 2007-06-01 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and display device |
WO2009063606A1 (en) * | 2007-11-15 | 2009-05-22 | Sharp Kabushiki Kaisha | Thin film transistor, method for manufacturing thin film transistor, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7001460B2 (en) | Semiconductor element and its manufacturing method | |
US5571749A (en) | Method and apparatus for forming deposited film | |
US7064263B2 (en) | Stacked photovoltaic device | |
US4698234A (en) | Vapor deposition of semiconductor material | |
US6645573B2 (en) | Process for forming a microcrystalline silicon series thin film and apparatus suitable for practicing said process | |
JP3768672B2 (en) | Multilayer photovoltaic device | |
JP2951146B2 (en) | Photovoltaic devices | |
EP1503427A1 (en) | Method for fabricating tandem thin film photoelectric converter | |
JP2994812B2 (en) | Solar cell | |
US5006180A (en) | Pin heterojunction photovoltaic elements with polycrystal GaP (H,F) semiconductor film | |
US5007971A (en) | Pin heterojunction photovoltaic elements with polycrystal BP(H,F) semiconductor film | |
EP0181113A2 (en) | Improved boron doped semiconductor materials and method for producing | |
US4839312A (en) | Fluorinated precursors from which to fabricate amorphous semiconductor material | |
JPH11266030A (en) | Semiconductor element and its manufacture | |
JP3250573B2 (en) | Photovoltaic element, method for manufacturing the same, and power generation system | |
JPH11261087A (en) | Photovoltaic element | |
JPH11261094A (en) | Semiconductor element and its manufacture | |
JP3250583B2 (en) | Photovoltaic element and power generation system | |
JP3201540B2 (en) | Solar cell and method of manufacturing the same | |
JP2908616B2 (en) | Solar cell | |
JPH0927630A (en) | Photovoltaic element and manufacture thereof | |
JP3554314B2 (en) | Deposition film formation method | |
JP2810531B2 (en) | Method and apparatus for forming deposited film | |
JP4256522B2 (en) | Manufacturing method of silicon-based thin film photoelectric conversion device | |
JPH04192373A (en) | Photovoltaic element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |