JP2002140379A - 高位合成方法および高位合成装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】動作記述から、外部回路とデータ転送を行うた
め、プロトコルが決められたバスに接続するバスインタ
ーフェース回路を自動生成する。 【解決手段】バス接続リソースデータベース読み込み部
１２１は、リソースの識別子、バスの種類、ビット幅、
アドレスを取得し、バスプロトコルライブラリ読み込み
部１２２は、バスで使用される信号種類、入出力方向、
ビット幅、タイミングを取得する。バス側接続回路生成
部１２３は、バスとインターフェース回路間の信号の入
出力回路を生成し、ユーザ回路側接続回路生成部１２４
は高位合成で自動生成されるユーザ側回路とインターフ
ェースを入出力する回路を生成する。アドレスデコーダ
生成部１２５は、バス側から入力されるアドレスと、読
み出し・書き込み時の制御信号を解釈し、アドレス対応
のリソースに読み出し又は書き込みのイネーブル信号を
出力する回路を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、処理の動作のみを
記述した動作記述によって表現された半導体集積回路
（ＬＳＩ）の論理回路を自動生成する高位合成方法およ
び、それに用いる高位合成装置に関し、特に、後述する
Ｃ言語のような抽象度の高い言語で記述された動作記述
から、ハードワイヤ−ド回路を合成する技術において、
汎用ＣＰＵなどの外部回路とデータ転送するために、プ
ロトコルが決められたバスに接続するためのインターフ
ェイス回路を自動生成する高位合成方法および、それに
用いる高位合成装置に関する。

【０００２】

【従来の技術】近年の半導体集積回路（ＬＳＩ）の微細
化により大規模なシステムＬＳＩが実現可能になってお
り、このようなシステムＬＳＩを効率的に設計およびそ
の検証を行うことができる環境が求められている。

【０００３】そこで、１９９０年代に入って実用化され
始めた論理合成ツールに続き、ハードウエアの構造に関
する情報は含まず、動作のみを記述した動作記述から、
レジスタトランスファレベル（以下、ＲＴレベルとい
う）の記述を合成する動作合成ツールが実用段階に入
り、人手設計に比べて遜色のないＬＳＩの設計が短期間
で行なわれることが可能になってきている。

【０００４】このような動作合成ツールを使用する場合
には、ＬＳＩの本質的な動作を決定するアルゴリズム設
計が人手設計の大部分を占めるため、設計者はアルゴリ
ズム設計に集中することができ、回路の品質も向上させ
ることができる。

【０００５】システムＬＳＩのような大規模なデジタル
ＬＳＩの上流設計においては、まず、システム全体のア
ルゴリズムを検討し、それの検証を行う「アルゴリズム
設計」が行われる。ここでは、プログラミング言語であ
る「Ｃ言語」などのソフトウエア記述用言語を用い、ワ
ークステーションやパーソナルコンピュータ上で設計・
検証を行い、アルゴリズムの検討が行われる。その後、
システムで必要な個々の処理内容について、ハードウエ
ア記述用言語で動作記述を行い、検証を行うことにな
る。このため、始めにソフトウエア記述用言語を用いて
記述したアルゴリズムを、再度、ハードウエア記述用言
語で動作記述を用いて書き直す必要がある。そこで、従
来から、「Ｃ言語」をベースにしたシステム全体のアル
ゴリズム、または動作記述から回路を合成する手法（高
位合成）が提案されている。このような従来技術とし
て、例えば特開平１０−１１６３０２号公報「集積回路
の設計方法及びそれによって設計された集積回路」が挙
げられる。

【０００６】このように、現在、「Ｃ言語」のような抽
象度の高い言語を用いて、音声処理や画像処理などのア
プリケーションを実現するハードウエアの動作を記述
し、回路を合成してハードウエア化する高位合成が行な
われている。

【０００７】また、大規模なシステムを開発する場合に
は、処理の一部をプロセッサ上で実行するソフトウエア
として実装し、仕様変更や機能拡張を行い安くすること
がある。この場合、ＡＳＩＣ（Application Specific I
ntegrated Circuit；特定用途向けＩＣ）や、ソフトウ
エアを実行するＣＰＵ（中央演算処理装置）、メモリな
どの複数の機能ブロックを接続してシステムを構築する
ことになる。このようなシステムでは、各機能ブロック
間のデータ転送は、予め転送プロコトルが、決められた
バスを介して行なわれる。したがって、各機能ブロック
には、バスに接続するためのバスインターフェイス回路
を付加する必要がある。

【０００８】バスインターフェイス回路の動作は、プロ
トコルに従って、制御信号やアドレスを解釈してバス上
のデータを各機能ブロック内のリソース（記憶素子）に
読み込んだり、バスに対して各機能ブロック内の所望の
データを出力する。これらの動作は、各機能ブロックで
実現するアプリケーションに比較すると原始的であり、
動作記述で表現して合成しても効率が悪い。また、タイ
ミングが決まっているインターフェイス回路は、動作合
成に向かなかった。これは、回路構造に関する情報を持
たない動作記述から論理回路を得る動作合成では、スケ
ジューリングによってデータ転送のタイミングが決まっ
ているからである。

【０００９】さらに、データ転送のタイミングに関する
制約を追加すれば、インターフェイス回路のタイミング
仕様に合った回路を合成することも可能であるが、動作
記述が複雑になったり、動作合成される他の回路部分の
性能が悪くなったり、回路をＬＳＩ化したときにこの回
路部分の面積が大きくなったりしてしまうなどの悪影響
が生じることがあった。

【００１０】そこで、従来、インターフェイス回路は、
主に、人手設計により別設計され、アプリケーション部
に付加されてきた。この従来技術の設計フローチャート
を図２４に示している。図２４に示すように、従来技術
の設計では、インターフェイス回路以外の回路部分につ
いては、「動作記述」から、所定の各種処理を経て、
「ＲＴレベル回路記述」が生成されるが、インターフェ
イス回路のみ、「人手設計」により別設計され、「ＲＴ
レベル回路記述」とインターフェイス回路の設計とが
「全体回路記述」として合成されてきた。

【００１１】なお、上記所定の各種処理としては、詳細
には後述するが、図２４に示すように、処理の動作のみ
を記述した動作記述を構文解析する「動作記述解析部」
と、この動作記述における演算間の実行順序の依存関係
を表現する「コントロールデータフローグラフ（以下、
ＣＤＦＧという）生成部」と、ＣＤＦＧの各演算および
入出力を、各ステップに対応した時間に順次割り当てる
「スケジューリング部」と、スケジューリングされたＣ
ＤＦＧの実行に必要な演算器、レジスタおよび入出力ピ
ンをそれぞれ、各部に割り当てる「アロケーション部」
と、ＣＤＦＧのデータ依存枝に対応した回路パス（マル
チプレクサなど）を生成する「データパス生成部」と、
アロケーション処理およびデータパス生成処理により生
成された演算器、レジスタおよびマルチプレクサを制御
するコントローラを生成する「コントローラ生成部」と
を有している。

【００１２】

【発明が解決しようとする課題】上述した従来技術で
は、インターフェイス回路を人手設計する必要がある
が、アプリケーションが複雑になり、多くの通信路、メ
モリ、レジスタなどのリソース（記憶素子）に対してバ
スを介したデータ転送が必要になると、人手設計では管
理が大変になり、誤りが発生し易くなる。

【００１３】また、アプリケーションとは別に設計され
るため、アプリケーションが変更され、リソース数やデ
ータタイプが変わる度にインターフェイス回路を人手に
て修正する必要が生じる。

【００１４】さらに、多くの回路の設計開発では、仕様
が変更されることが多く、回路の入出力が変更される
と、それに合わせてインターフェイス回路も修正しなけ
ればならず、これらの変更は時間のかかる作業となり、
設計期間が延びる原因になっていた。

【００１５】また、人手設計では、誤りが生じる可能性
もあった。また、バスを介して、メモリのデータ転送を
行うケースも多く、このようなケースにおいても、従来
技術の人手設計では、データ転送を行うメモリアドレス
を管理しておく必要があり、人手設計では管理が大変に
なり、誤りが発生しやすい。

【００１６】さらに、前述したように、システムが大規
模化すると、処理の一部をＣＰＵ上のソフトウエアとし
て実装される場合があり、この場合、大規模なシステム
には、ソフトウエアを実行するＣＰＵが必要となり、ハ
ードウエアとソフトウエアで構成されるシステムとな
る。そこでは、ハードウエアの開発も別途行う必要があ
る。ハードウエアとソフトウエア間でデータ転送を行う
には、ＣＰＵ内のリソースのアドレスなどを指定する必
要があり、ここでも、アドレスなどの情報管理が必要と
なって、人手管理では誤りが発生しやすい。

【００１７】本発明、上記事情に鑑みて為されたもの
で、動作記述から、外部回路とデータ転送を行うため
に、プロトコルが決められたバスに接続するためのバス
インターフェイス回路を自動生成することができる高位
合成方法および、それに用いる高位合成装置を提供する
ことを目的とする。

【００１８】

【課題を解決するための手段】本発明の高位合成方法
は、処理の動作のみを記述した動作記述から、レジスタ
トランスファレベルの論理回路を合成する高位合成方法
において、動作記述からバス接続リソースの情報を抽出
して、バス接続させる通信路およびメモリ、レジスタに
関する情報が格納されるバス接続リソースデータベース
および、事前にバスプロトコルが格納されたバスプロト
コルライブラリを参照して、対象とするインターフェイ
ス回路を自動生成するものであり、そのことにより上記
目的が達成される。また、これに用いる本発明の高位合
成装置は、処理の動作のみを記述した動作記述から、レ
ジスタトランスファレベルの論理回路を合成する高位合
成装置において、動作記述からバス接続リソースの情報
を抽出するバス接続リソース抽出手段と、バス接続させ
る通信路およびメモリ、レジスタに関するバス接続リソ
ースの情報を格納するバス接続リソースデータベース
と、事前にバスプロトコルが格納されたバスプロトコル
ライブラリと、バス接続リソースデータベースおよひバ
スプロトコルライブラリを参照して、対象とするバスイ
ンターフェイス回路を自動生成するバスインターフェイ
ス生成手段とを有したものであり、そのことにより上記
目的が達成される。

【００１９】この構成により、バス接続リソースデータ
ベースおよびバスプロトコルライブラリを参照すること
で、従来は人手設計に頼らざるを得なかったバスインタ
ーフェイス回路を自動生成して、動作記述から、このバ
スインターフェイス回路を含む全体回路のＲＴレベル回
路に合成することが可能となる。よって、回路内のリソ
ースの管理が簡単なものになると共に、人手設計では避
けられない誤りを防止することが可能となって、設計品
質の向上、設計期間の短縮を図ることが可能になる。

【００２０】また、好ましくは、本発明の高位合成方法
において、バス接続リソースデータベースを参照し、対
象とするバスに関する組み込みソフト用ヘッダファイル
を自動生成する。また、好ましくは、本発明の高位合成
装置は、抽出したバス接続リソースの情報およびバス接
続リソースデータベースを参照し、対象とするバスに関
する組み込みソフト用ヘッダファイルを自動生成する組
み込みソフト用ヘッダファイル生成手段を有する。

【００２１】この構成により、システム内にＣＰＵが存
在した場合には、リソース情報を参照することで、ヘッ
ダファイルを自動的に生成するので、従来、人手で管理
していたリソースの情報管理から、人手を排除できて、
設計品質の向上、設計期間の短縮を図ることが可能にな
る。

【００２２】さらに、好ましくは、本発明の高位合成方
法において、バス接続リソースデータベースを参照し、
対象とするバスに関する組み込みソフト用ライブラリ関
数を自動生成する。また、好ましくは、本発明の高位合
成装置において、抽出したバス接続リソースの情報およ
びバス接続リソースデータベースを参照し、対象とする
バスに関する組み込みソフト用ライブラリ関数を自動生
成する組み込みソフト用ライブラリ関数生成手段を有す
る。

【００２３】この構成により、システム内にＣＰＵが存
在した場合には、リソース情報を参照することで、ライ
ブラリ関数を自動的に生成するので、従来、人手で管理
していたリソースの情報管理から、人手を排除できて、
設計品質の向上、設計期間の短縮を図ることが可能にな
る。

【００２４】

【発明の実施の形態】以下、本発明の実施形態の高位合
成装置および、それを用いた高位合成方法について図面
を参照しながら説明する。

【００２５】図１は、本発明の一実施形態における高位
合成装置の構成を示すブロック図である。図１におい
て、高位合成装置１は、動作記述格納手段２と、動作記
述解析手段３と、バス接続リソース抽出手段４と、バス
接続リソースデータベース５と、ＣＤＦＧ生成手段６
と、スケジューリング手段７と、アロケーション手段８
と、データパス生成手段９と、コントローラ生成手段１
０と、バスプロトコルライブラリ１１と、バスインター
フェイス生成手段１２と、ＲＴレベル回路記述生成手段
１３と、ＲＴレベル回路記述格納手段１４とを有し、動
作記述から生成される演算器、レジスタ、データパスお
よびコントローラ回路などに、バスインターフェイス生
成手段１２により自動生成されたバスインターフェイス
回路を付加して、全体のＲＴレベル回路を合成するもの
である。

【００２６】動作記述格納手段２は、処理の動作のみを
記述した動作記述を格納するものであり、以下の説明
で、動作記述は、「Ｂａｃｈ−Ｃ」による記述を用い
る。「Ｂａｃｈ−Ｃ」とは、Ｃ言語を基に、データのビ
ット幅の指定、明示的な並列実行記述のための構文、並
列実行記述間のデータ通信命令を追加した、システムの
アルゴリズム記述からのＬＳＩ設計を支援する言語系で
あり、その更なる詳細内容については、文献「Ｂａｃ
ｈ；Ｃ言語を用いたＬＳＩ設計環境」第１１回 回路と
システム（軽井沢）ワークショップ、および、文献「ハ
ードウエアコンパイラＢａｃｈ」信学技報Technical Re
port of IEICE CRSY97−87（1997−10）に述べられてい
る。

【００２７】その動作記述の一例を図２に示している。

【００２８】図２は、図１の動作記述格納手段に格納さ
れる動作記述の一例を示す図であり、この動作記述は、
前述した「Ｂａｃｈ−Ｃ」による記述を用いている。図
２において、動作記述はバスへのデータ転送を含み、そ
の第１行目でリソースｘをバスstdbusに接続することを
宣言し、その第２行目で、そのアドレスが0x4000である
ことを定義している。また、第３行目〜第６行目までに
記述されているcircuit()関数は、動作合成の対象とな
る回路の動作を示し、同期通信路inからデータを受け取
り、非同期通信路ｘが示す値との積を演算し、その演算
結果を同期通信路outに出力する回路動作を表してい
る。さらに、第８行目〜第１３行目までに記述されてい
るtbench()関数は、回路の外部環境の動作を示し、非同
期通信路ｘに値「２」、同期通信路inに値「１」を設定
し、同期通信路outから、回路での演算結果を受信する
動作を表している。さらに、第１５行目〜第２４行目ま
でに記述されているmain()関数は、回路と外部環境の全
体の動作を表している。

【００２９】ここで、バスに接続するリソースは上記動
作記述上で以下のように記述する。

【００３０】 ♯Pragma stdbus res name ♯Pragma busaddr res name addr res nameは、リソースの識別子を表し、stdbusは、バス
の種類（プロトコルの種類）の情報を含む。また、busa
ddrは、リソースの識別子res nameと、バスのアドレス
空間でのアドレスaddrを指定することを意味する。

【００３１】以上のバスに関するリソースの情報を追加
した動作記述を、後述するバス接続リソース抽出手段４
で抽出することにより、バスに接続されるリソースの情
報が得られる。

【００３２】ユーザがリソースを指定する手段として
は、上述したように、動作記述中で、バスに接続するリ
ソースを記述する方法以外に、コマンド発行時にオプシ
ョンとして指定する方法もあるが、上記のように、バス
に接続されるリソースの識別子、リソースを接続するバ
スプロトコルの種類、リソースに割り当てるアドレスが
指定できれば、他の方法でも構わない。リソースの識別
子が分かれば、動作記述を解析し、そのリソースに対し
て宣言されているデータのビット幅を取得することがで
きる。

【００３３】動作記述解析手段３は、処理の動作のみを
記述した上記動作記述の構文を解析するものである。

【００３４】バス接続リソース抽出手段４は、処理の動
作のみを記述した動作記述から、動作記述で指定された
外部とのデータ通信用の通信路・メモリを抽出する。具
体的には、図２に示す動作記述に対して、バスの種類が
stdbusで、そのバスに接続されるリソースとして非同期
通信路ｘを使用、そのアドレスが0x4000であることなど
が抽出される。

【００３５】バス接続リソースデータベース５は、バス
接続リソース抽出手段４で抽出した通信路・メモリ、そ
の通信路・メモリを特定するアドレスおよびデータ幅な
どのリソースの情報を保存するものである。このリソー
スの情報は、更に説明すると、バスに接続されるリソー
ス（通信路・メモリ）の識別子、リソースを接続するバ
スプロトコルの種類、リソースに割り当てるアドレス、
リソースのデータ幅である。

【００３６】ＣＤＦＧ生成手段６は、演算の実行順序の
依存関係を表現するＣＤＦＧを生成するものである。こ
のＣＤＦＧとは、入出力、演算、定数、通信（送信およ
び受信）、分岐、ループを節点とし、データの依存関係
を有向枝（データの依存枝）とするグラフであり、ＣＤ
ＦＧは、例えば図２に示す動作記述から、図３に示すよ
うに、同期通信路inからのデータ入力rcv(in)６０、非
同期通信路ｘのデータ入力６１、演算器６２、同期通信
路outへの演算結果の出力send(out)６３が節点となり、
これらの間をデータ依存枝６４〜６６のそれぞれが接続
されて構成される。

【００３７】スケジューリング手段７は、ＣＤＦＧの各
演算および入出力を、ステップと呼ばれるクロックに対
応した時間に順次割り当てるものである。例えば図４
に、図３のＣＤＦＧを３つのステップにスケジューリン
グした処理結果を示している。

【００３８】アロケーション手段８は、スケジューリン
グされたＣＤＦＧの実行に必要な演算器、レジスタおよ
び入出力ピンをそれぞれ生成し、ＣＤＦＧ中の演算を演
算器に、クロック境界を横切るデータ依存枝をレジスタ
に、入出力を入出力ピンにそれぞれ割り当てるものであ
る。例えば図５に示すように演算６２がその演算内容に
より乗算器８０に割り当てられ、また、例えば図６に示
すようにクロック境界を横切るデータ依存枝６４〜６６
がレジスタ８１，８２に割り当てられる。この場合、デ
ータ依存枝６４，６６は、異なるクロック境界を横切っ
ているために、動作する時間が異なることから、同一の
レジスタ８１に割り当てられている。また、例えば図７
に示すように入出力６０，６１，５３は、入力ピン８
３，８４および出力ピン８５に割り当てられる他、それ
らのデータピン以外に、制御信号入力ピン８６，８７お
よび制御信号出力ピン８８，８９に割り当てられる。

【００３９】データパス生成手段９は、ＣＤＦＧのデー
タ依存枝６４〜６６に対応したデータパス（マルチプレ
クサ）を生成するものである。例えば図８にデータパス
生成結果の一例を示している。図８では、データ依存枝
６４に対応するデータパス９０〜９２が生成され、デー
タ依存枝６５に対応するデータパス９３，９４が生成さ
れ、データ依存枝６６に対応するデータパス９５，９
１，９２，９６が生成される。この場合、アロケーショ
ン処理の図６でレジスタ８１を共用としたため、図８で
はマルチプレクサ９７をデータパス９０，９１間に追加
している。

【００４０】コントローラ生成手段１０は、上記アロケ
ーション処理およびデータパス生成処理により生成され
た演算器８０、レジスタ８１，８２、マルチプレクサ９
７を制御するコントローラを生成するものである。例え
ば図９にコントローラ生成の結果を示している。図９で
は、コントローラ１００からのレジスタ８１，８２への
制御信号線１０１，１０２、マルチプレクサ９７への制
御信号線１０３、入力ピン８６，８７への制御信号線１
０４，１０５、出力ピン８９，８８への制御信号線１０
６，１０７が生成される。

【００４１】バスプロトコルライブラリ１１は、バスの
タイミング、制御用の信号線の種類がライブラリとして
記録されている。

【００４２】バスインターフェイス生成手段１２は、こ
れらバス接続リソースデータベース５およびバスプロト
コルライブラリ１１を参照してバスインターフェイス回
路を生成するものであり、その詳細な説明を図１０に示
している。

【００４３】図１０は、図１のバスインターフェイス生
成手段の詳細な構成を示すブロック図である。図１０に
おいて、バスインターフェイス生成手段１２は、バス接
続リソースデータベース読み込み部１２１と、バスプロ
トコルライブラリ読み込み部１２２と、バス側接続回路
生成部１２３と、ユーザ回路側接続回路生成部１２４
と、アドレスデコーダ生成部１２５とを有している。

【００４４】バス接続リソースデータベース読み込み部
１２１は、バス接続リソースデータベース５を読み込
み、バスに接続するリソースの識別子、接続するバスの
種類、データのビット幅、アドレスを取得するようにな
っている。

【００４５】バスプロトコルライブラリ読み込み部１２
２は、バスプロトコルライブラリ１１を読み込み、各バ
スプロトコルの種類について、バスで使用される信号の
種類、各信号の入出力の方向、各信号のビット幅、各信
号の入出力のタイミングを取得するようになっている。

【００４６】バス側接続回路生成部１２３は、バスで使
用される信号の種類を参照し、バスとインターフェイス
回路間の信号の入出力のための回路を生成するものであ
る。

【００４７】ユーザ回路側接続回路生成部１２４は、高
位合成で自動生成されるユーザ側回路とインターフェイ
ス回路を入出力するための回路を生成するものである。
ここでは、バスに接続される全てのリソースについて、
バスからリソースへの書き込み時にバスのデータをリソ
ースに伝播するための回路を生成し、リソースからバス
への読み出し時にリソースのデータをバスへ出力するた
めの回路を生成する。

【００４８】アドレスデコーダ生成部１２５は、バス側
から入力されるアドレスと、読み出し・書き込み時の制
御信号を解釈し、アドレスに対応するリソースに読み出
しイネーブル信号、または、書き込みイネーブル信号を
出力する回路を生成するものである。この結果、生成さ
れるインターフェイス回路は、以下に示す回路構成がＲ
Ｔレベルで合成される。

【００４９】非同期通信路を用いたデータ転送では、送
信側と受信側は任意のタイミングでデータの読み書きを
行う。この場合、回路構成は図１１のように合成され
る。送信側回路は、送信を行うステップでデータをwdat
aに出力し、書き込みイネーブル信号をwenに出力する。
受信側回路は、受信を行うステップでrdataからデータ
を読み込む。

【００５０】また、メモリを用いたデータ転送では、送
信側回路と受信側回路は任意のタイミングでデータの読
み書きを行う。この場合、回路構成は、図１２のように
合成される。送信側回路は、送信を行うステップでデー
タをwdataに出力し、アドレスをwaddrに出力し、書き込
みイネーブル信号をwenに出力する。受信側回路は、受
信を行うステップで読み出すメモリアドレスをraddrに
出力し、読み出しイネーブル信号をrenに出力し、rdata
からデータを読み込む。

【００５１】さらに、同期型通信路を用いたデータ転送
では、送信側回路と受信側回路はハンドシェークを確立
してデータ転送を行う。この場合、回路構成は図１３の
ように合成される。送信側回路は、wtx（初期状態はロ
ウレベル）をハイレベルにし、データをwdataに出力
し、wrxがハイレベルになるまで待つ。wrxがハイレベル
になると、次のステップでwtxをロウレベルにする。ま
た、受信側回路は、受信するステップでrtx（初期状態
はロウレベル）をハイレベルにし、rtxがハイレベルに
なるまで待つ。rtxがハイレベルになると、rdataからデ
ータを読み出し、次のステップでrtxをロウレベルにす
る。また、双方向のデータ転送がある場合には、送信側
回路と受信側回路の両方の信号をそれぞれの回路が持
つ。

【００５２】以上により、図１のバスインターフェイス
生成手段１２は、バス接続リソースデータベース５に保
存された通信路、メモリを参照し、また、バスプロトコ
ルライブラリ１１を参照し、また、バスで使われる送信
プロトコルに従い、送信モードを示す制御信号、転送を
行うレジスタやメモリの指定を行うアドレス、転送する
データ、転送終了を示すレスポンスをバスプロトコルラ
イブラリ１１を参照することにより、予め決められたタ
イミングで信号を入出力する回路を生成する。

【００５３】なお、図１のバスインターフェイス生成手
段１２で生成されるインターフェイス回路は、色々な回
路が考えられる。例えば図１２のようなメモリ回路とし
て、具体的には、通常のメモリ以外にも、ＦＩＦＯを使
った回路や、スタックを使った回路などが考えられる。
したがって、図１のバスインターフェイス生成手段１２
は、通信路の送信部、受信部の入出力動作仕様が分かれ
ば、その仕様に合わせて、上記各部１２１〜１２５によ
り為される各処理に従い、インターフェイス回路の生成
を行う。したがって、図１のバスインターフェイス生成
手段１２は、図１１〜図１３に示す、インターフェイス
回路以外の回路実装方法についても対応することができ
る。

【００５４】図１のＲＴレベル回路記述生成手段１３
は、生成されたバスインターフェイス回路を含む全体回
路のＲＴレベルの回路を合成し、ＲＴレベル回路記述を
出力するものである。

【００５５】ＲＴレベル回路記述格納手段１４は、ＲＴ
レベル回路記述生成手段１３からのＲＴレベル回路記述
を格納するものである。

【００５６】次に、高位合成装置１は、組み込みソフト
用ヘッダファイル生成手段１５と、組み込みソフト用ヘ
ッダファイル１６と、組み込みソフト用ライブラリ関数
生成手段１７と、組み込みソフト用ライブラリ関数ファ
イル１８とを有し、システム内に汎用ＣＰＵが必要であ
る場合に、組み込みソフト用ヘッダファイル生成手段１
５により組み込みソフト用ヘッダファイルを自動生成
し、また、組み込みソフト用ライブラリ関数生成手段１
７により組み込みソフト用ライブラリ関数を自動生成す
るものである。

【００５７】組み込みソフト用ヘッダファイル生成手段
１５は、バス接続リソースデータベース５を参照し、汎
用ＣＰＵのプログラム用に組み込みソフト用ヘッダファ
イルを自動生成するものである。なお、汎用ＣＰＵで動
作するプログラムでは、汎用ＣＰＵのメモリ空間での、
バスに接続する各通信路のアドレスをユーザが指定する
ことにより、リソースの情報が、前述したように、バス
接続リソース抽出手段４によって抽出された後、バス接
続リソースデータベース５に保存されている。この組み
込みソフト用ヘッダファイル生成手段１５の詳細な構成
を図１４に示している。

【００５８】図１４は、図１の組み込みソフト用ヘッダ
ファイル生成手段の詳細な構成を示すブロック図であ
る。図１４において、組み込みソフト用ヘッダファイル
生成手段１５は、バス接続リソースデータベース読み込
み部１５１と、組み込みソフト用ヘッダファイル出力部
１５２とを有している。

【００５９】バス接続リソースデータベース読み込み部
１５１は、図１のバス接続リソースデータベース５を読
み込み、組み込みソフト用ヘッダファイル出力部１５２
で、全てのリソースに対して割り当てられたアドレス
を、図１の組み込みソフト用ヘッダファイル１６に出力
する。その出力フォーマットは、以下のようになる。

【００６０】♯define ADDR indentifier address ここで、indentifierは、リソースの名前、addressはア
ドレスを示す数値である。

【００６１】組み込みソフト用ヘッダファイル１６は、
組み込みソフト用ヘッダファイル生成手段１５からのヘ
ッダファイル出力をファイリングするものである。

【００６２】組み込みソフト用ライブラリ関数生成手段
１７は、バス接続リソースデータベース５を参照し、汎
用ＣＰＵのプログラム用に組み込みソフト用ライブラリ
関数を生成するものである。なお、前述したように、バ
ス用リソース抽出手段４において、バスに接続されるリ
ソースの名前、リソースの種類が抽出された後、これら
は、バス通信路データベースであるバス接続リソースデ
ータベース５にて保存されている。

【００６３】この組み込みソフト用ライブラリ関数とし
ては、バスを介しての通信に必要な以下の関数である。

【００６４】Send()関数；ＣＰＵから、バスを介してデ
ータを送信（書き込み）するための関数である。

【００６５】Receive() 関数；ＣＰＵから、バスを介し
てデータを受信（読み出し）するための関数である。

【００６６】Sync send() 関数；通信相手に送信可能状
態であることを知らせる、ハンドシェーク信号を送信す
るための関数である。

【００６７】Sync Receive()関数；通信相手に受信可能
状態であることを知らせる、ハンドシェーク信号を受信
するための関数である。

【００６８】組み込みソフト用ライブラリ関数ファイル
１８は、組み込みソフト用ライブラリ関数生成手段１７
からのライブラリ関数出力をファイリングするものであ
る。

【００６９】現在、ＬＳＩの設計は、パーソナルコンピ
ュータやワークステーション上で各種設計・検証用ソフ
トウエアを駆使して行なわれており、本発明の高位合成
方法も、これらハードウエア内にインストールされ、ま
たは、ネットワーク環境の下、設計環境の一部分として
使用される。そこで、本発明の高位合成方法が、このよ
な環境の下で使用できるようにされた設計装置が、本発
明の高位合成装置である。

【００７０】上記構成により、その動作を説明する。

【００７１】図１５は、図１の高位合成装置の動作を示
す処理フローチャートである。なお、図１５では、図２
に示す動作記述格納処理からＲＴレベルの回路記述を合
成する処理までの各処理フロー中で、本発明の特徴部分
であるバス接続リソース抽出・格納処理、組み込みソフ
ト用ヘッダファイル生成・ファイリング処理、組み込み
ソフト用ライブラリ関数生成・ファイリング処理を除く
高位合成の処理フローは、図２４と略同様であるが、こ
こでは、図２に示す動作記述に基づいて説明することに
し、その更なる詳細な説明については、特願平１２−０
２０９７３号「高位合成方法並びに高位合成方法の実施
に使用される記憶媒体」に記載されている。

【００７２】図１５に示すように、まず、ステップＳ１
で、図２に示す動作記述が動作記述格納手段２に与えら
れると、ステップＳ２で、動作記述解析手段３が、この
動作記述の構文解析を行う。

【００７３】次に、ステップＳ３でバス接続リソース抽
出・格納処理を行う。即ち、図２に示す動作記述で指定
された外部とのデータ通信用の通信路・メモリ、例え
ば、バスの種類stdbus、バスに接続されるリソースとし
て使用する非同期通信路ｘ、そのアドレスが0x4000など
が抽出される。その通信路、アドレスおよびデータ幅な
どのリソース情報を、バス接続リソースデータベース５
に保存する。次のステップＳ４からは、図２に示す動作
記述において、circuit()関数で記述された回路の合成
に入る。

【００７４】ステップＳ４において、ＣＤＦＧ生成処理
を行う。例えば図２に示す動作記述から、図３に示すよ
うに、同期通信路inからのデータ入力rcv(in)６０、非
同期通信路ｘのデータ入力６１、演算６２、同期通信路
outへの演算結果の出力send(out)６３が節点となるＣＤ
ＦＧが生成される。

【００７５】さらに、ステップＳ５で、スケジューリン
グ処理を行う。例えば図４に示すように、図３のＣＤＦ
Ｇの各演算および入出力が３つのステップにスケジュー
リングされる。

【００７６】さらに、ステップＳ６でアロケーション処
理を行う。このアロケーション処理として、例えば、図
５のように演算６２が乗算器８０に、図６のようにデー
タ依存枝６４〜６６がレジスタ８１，８２に、図７のよ
うに入出力６０，６１，６３が、入力ピン８３，８４お
よび出力ピン８５に、これ以外の入力および出力に、制
御信号入力ピン８６，８７および制御信号出力ピン８
８，８９が割り当てられる。

【００７７】さらに、ステップＳ７でデータパス生成処
理を行う。例えば図８に示すように、データ依存枝６４
に対応するデータパス９０〜９２が生成され、データ依
存枝６５に対応するデータパス９３，９４が生成され、
データ依存枝６６に対応するデータパス９５，９１，９
２，９６が生成される。さらに、レジスタ８１を共用と
したため、マルチプレクサ９７が追加されている。

【００７８】さらに、ステップＳ８でコントローラ生成
処理を行う。例えば図９に示すように、コントローラ１
００が生成され、このコントローラ１００のレジスタ８
１，８２への制御信号線１０１，１０２、マルチプレク
サ９７への制御信号線１０３、入力ピン８６，８７への
制御信号線１０４，１０５、出力ピン８９，８８への制
御信号線１０６，１０７が生成される。

【００７９】以上によって、本発明の特徴部分であるイ
ンターフェイス回路部分を除く、処理に必要なデータバ
スやコントローラ１００を持つＲＴレベルの回路モデル
が出来上がる。

【００８０】次に、ステップＳ９で本発明の特徴部分で
あるバスインターフェイス生成処理を行う。バスインタ
ーフェイス生成処理とは、バスを介した外部とのデータ
転送を行うためのインターフェイス回路を生成する処理
である。このバスインターフェイス生成処理について、
以下に詳細に説明する。

【００８１】まず、図２で非同期通信路ｘの使用が宣言
されており、非同期通信路ｘの実装としては、図１６に
示すようにレジスタregX１６０を用いて実装する。

【００８２】ここで、使用するバスstdbusは、バス接続
を要求するマスタとスレーブから構成されるマスタ・ス
レーブ型のバスとし、合成する回路をスレーブとするイ
ンターフェイス回路の生成を行い、スレーブから見たと
きの信号変化のタイミングは、図１７に示すように予め
決まっているものとする。また、使用するバスstdbusの
仕様は以下の仕様（１）〜（６）とする。

【００８３】（１）入力信号SEL，RW，ADDR，WDATA，RD
ATAは、全てクロック信号CLKの立ち上がり時の値が参照
される。

【００８４】（２）スレーブ回路は、スレーブ選択信号
SELがハイレベルならばそれ自体が選択され、読み書き
を行う。

【００８５】（３）入力信号RWは、ハイレベルならばス
レーブ回路への書き込みを表し、ローレベルならばスレ
ーブ回路からの読み出しを表すものとする。

【００８６】（４）アドレス信号ADDRは、書き込み時ま
たは読み出し時のアドレスとする。

【００８７】（５）書き込みデータ信号WDATAは、スレ
ーブ回路への書き込みデータとする。

【００８８】（６）読み出しデータ信号RDATAは、スレ
ーブ回路から読み出されたデータとする。

【００８９】このように、このバスstdbusの書き込みま
たは読み出しのタイミングは、それ自体が選択された次
のクロックで行なわれる仕様であり、このようにタイミ
ングが事前に規定されている回路は、前述したように、
従来技術の動作合成では、記述が困難であった。

【００９０】バスstdbusに関する図１７のタイミング、
および上記仕様（１）〜（６）が、事前に図１のバスプ
ロトコルライブラリ１１に登録されている。すると、バ
ス接続リソース抽出手段４による抽出内容で使用を宣言
された結果、バスの種類やバスに接続されるリソースの
情報が、バス接続リソースデータベース５に保存され、
バスプロトコルライブラリ１１から、このバスstdbusが
選ばれ、バスインターフェイス生成手段１２でバスイン
ターフェイス回路が生成される。

【００９１】次に、ステップＳ１０でＲＴレベル回路記
述生成・格納処理を行う。ＲＴレベル回路記述生成手段
１３は、生成されたバスインターフェイス回路を含む全
体回路のＲＴレベルの回路を生成し、ＲＴレベル回路記
述が出力する。ＲＴレベル回路記述格納手段１４は、こ
のＲＴレベル回路記述を格納する。

【００９２】このバスインターフェイス回路を含む全体
の回路記述が生成された結果を、図１８に示している。
図１８において、バスインターフェイス回路１８０は、
太い点線で囲った回路部分であり、バスインターフェイ
ス回路１８０を除く回路部分１８６とバスstdbus１８５
とを接続している。また、アドレスデコーダ１８１は、
スレーブ選択信号SEL、入力信号RW、アドレス信号ADDR
から、レジスタregX１６０への書き込みイネーブル信号
XWE１８２を生成すると共に出力イネーブル信号１８３
を生成する。また、読み出しデータ信号RDATAを出力す
るために、レジスタregXからの読み出しパス１８４が追
加されている。

【００９３】この結果、生成されたバスインターフェイ
ス回路１８０の動作としては、クロックCLKの立ち上が
りエッジで、スレーブ選択信号SELと入力信号RWがハイ
レベルで、かつ、アドレス信号ADDRがバスのアドレスを
示すとき、書き込みイネーブル信号XWE１８２をハイレ
ベルにし、それ以外のときは、書き込みイネーブル信号
XWE１８２をローレベルにする。一方、図２の第２行目
で、バスのアドレスを0x4000と宣言しており、図１９の
タイミングチャートに示すように、サイクルcycle0の後
半から、アドレス信号ADDRがバスのアドレスを0x4000を
示し、これが、次のクロックCLKの立ち上がりエッジで
アドレスデコーダ１８１に取り込まれ、サイクルcycle1
で書き込みイネーブル信号XWE１８２がハイレベルにな
り、書き込みデータ信号WDATAの値0x0120がレジスタreg
X１６０に取り込まれている。また、サイクルcycle2の
後半から、アドレス信号ADDRがバスのアドレスを0x4000
を示し、これが、次のクロックCLKの立ち上がりエッジ
でアドレスデコーダ１８１に取り込まれ、入力信号RWが
ローレベルのため、レジスタregX１６０の値0x0120が、
読み出しデータ信号RDATAに出力される。

【００９４】以上、説明したように本発明によって、バ
スの使用を含む動作記述からバスのインターフェイス回
路１８０を含むＲＴレベルの回路が合成される。そこ
で、この後、ＲＴレベルの回路を市販の論理合成ツール
で回路合成を行うことにより、ハードウエア回路に変換
することができる。

【００９５】次に、ステップＳ１１において、システム
内に汎用ＣＰＵが存在するかどうかを判定し、システム
内に汎用ＣＰＵが存在しない場合は処理を終了し、ま
た、システム内に汎用ＣＰＵが存在する場合には、ハー
ドウエアの設計と並行して行なわれるソフトウエア開発
における組み込みソフト用のヘッダファイルの自動生成
およびライブラリ関数の自動生成を行う。以下に、ステ
ップＳ１２の組み込みソフト用ヘッダファイル生成・格
納処理と、ステップＳ１３の組み込みソフト用ライブラ
リ関数の自動生成・格納処理について、以下に、その一
例を説明する。

【００９６】図２０は、汎用ＣＰＵとして、ＡＲＭを用
いたときの回路の動作記述例を示す図であり、使用する
バスはAMBAバスとする。図２０の動作記述の動作は、図
２で前述したように、３つの関数main()、circuit()、t
estbench()から構成されている。関数circuit()は、合
成対象の関数、関数testbench()は、テストベンチとす
る。関数main()では、汎用ＣＰＵとの通信に用いる２つ
の同期型通信路と、一つの非同期通信路の計３つの通信
路が、その第２５行目および第２５行目に宣言されてい
る。関数circuit()では、プラグマamba asbを用いて外
部とのデータ転送に用いる通信路・メモリを指定する。
同期型通信路は、circuit()回路と汎用ＣＰＵのハンド
シェークに、非同期型通信路やメモリはデータ転送に用
いるものとする。さらに、汎用ＣＰＵから通信路を特定
できるように、各通信路、メモリ、割り込み信号にアド
レスを割り当てる。アドレスを、例えば図２１のように
割り当てると、図２０の動作記述では第３３行目〜第３
５行目のように指定することになる。

【００９７】この動作記述において、合成対象となるci
rcuit()回路の動作は以下のようになる。

【００９８】合成対象となるcircuit()回路は、まず、A
RM ＣＰＵから送信許可が出るまで待つ。これには、図
２０の第９行目に示すようにreceive()関数を使う。ARM
ＣＰＵから送信許可が出れば、非同期通信路dataに対
してデータを書き込む。データの書き込みが終われば、
ARM ＣＰＵに送信完了を知らせるため、図２０の第１２
行目に示すようにsend(bach done,1)を実行する。ここ
で、send()は、ARM ＣＰＵが受信完了を持たない。ま
た、send()で送信する値は意味かなく、どんな数値であ
っても値「１」が送信されたものと見なす。

【００９９】このように、各通信路、メモリにアドレス
が割り当てられた動作記述が、本発明の図１の動作記述
格納手段２に与えられると、前述したように、バスイン
ターフェイス回路を含むＲＴレベル回路記述がＲＴレベ
ル回路記述生成手段１３により生成されると共に、バス
接続リソース抽出手段４で、各リソースの情報が抽出さ
れ、組み込みソフト用ヘッダファイル生成手段１５で組
み込みソフト用ヘッダファイルが生成される。そこで、
図２２に示すように、汎用ＣＰＵであるARM ＣＰＵを使
った組み込みソフト用ソフトウエアを作成すると、その
第１行目〜第３行目に示すように、ソフトウエアのプロ
グラム内では、各アドレスを定義するヘッダファイルが
自動的に付加される。図２２に示す組み込みソフト用ソ
フトウエアの動作は以下のようになる。

【０１００】circuit()回路からARM ＣＰＵへのデータ
転送では、ARM ＣＰＵが受信可能であることをcircui
t()回路に知らせるため、図２２の第５行目に示すよう
に、sync send(ARM READY)を実行し、circuit()回路に
対して送信許可を出す。sync send()はライブラリ関数
で、指定されたアドレスのデータが「１」になるまで待
つ。circuit()回路側でデータの書き込みが終われば、
図２２の第８行目に示すように、そのデータを読み出
す。データの読み出しが終われば、circuit()回路に対
して次のデータの送信を許可するため、図２２の第１０
行目に示すようにsync send(ARM READY)を実行する。通
常、ARM ＣＰＵのソフトウエアを実行するよりcircui
t()回路側の処理の方が早いため、ARM ＣＰＵ側は、可
能な限り早い時期に送信を許可しておく。

【０１０１】ここで、図２２の組み込みソフト用ソフト
ウエアでは、sync send()などのライブラリ関数が使わ
れている。そこで、ヘッダファイルと同様に、使用する
通信路が宣言された動作記述が、図１の動作記述格納手
段２に与えられると、前述したように、バスインターフ
ェイス回路１８０を含むＲＴレベル回路がＲＴレベル記
述生成手段１３により生成されると共に、バス接続リソ
ース抽出手段４で、各通信路の情報が抽出され、バス接
続リソースデータベース５を参照し、組み込みソフト用
ライブラリ関数生成手段１７で組み込みソフト用ライブ
ラリ関数ファイルが生成される。この生成された組み込
みソフト用ライブラリ関数を図２３に示している。この
組み込みソフト用ライブラリ関数を組み込みソフト用ラ
イブラリ関数ファイル１８にファイリングする。

【０１０２】以上により、本実施形態によれば、従来は
人手設計に頼らざるを得なかったバスインターフェイス
回路が、動作記述からＲＴレベル回路に合成することが
でき、回路内のリソースの管理が簡単になると共に、人
手設計では避けられない誤りがなくなり、設計品質の向
上、設計期間の短縮に多大な効果がある。

【０１０３】また、システム内にＣＰＵが存在した場合
には、ハードウエア開発とソフトウエア開発とが並行し
て行なわれ、従来、人手で管理していたリソースの情報
管理が、ヘッダファイル、ライブラリ関数が自動的に生
成されることにより、人手を排除でき、上記と同様に、
設計品質の向上、設計期間の短縮に多大な効果がある。

【０１０４】

【発明の効果】以上のように、請求項１，４によれば、
バス接続リソースデータベースおよびバスプロトコルラ
イブラリを参照することで、従来は人手設計に頼らざる
を得なかったバスインターフェイス回路を自動生成でき
て、動作記述から、このバスインターフェイス回路を含
む全体回路のＲＴレベル回路に合成することができる。
よって、回路内のリソースの管理を簡単に行うことがで
きると共に、人手設計では避けられない誤りを防止する
ことができて、設計品質の向上、設計期間の短縮を図る
ことができる。

【０１０５】また、請求項２，５によれば、システム内
にＣＰＵが存在した場合には、リソース情報を参照する
ことで、ヘッダファイルを自動的に生成するため、従
来、人手で管理していたリソースの情報管理から人手を
排除できて、設計品質の向上、設計期間の短縮を図るこ
とができる。

【０１０６】さらに、請求項３，６によれば、システム
内にＣＰＵが存在した場合には、リソース情報を参照す
ることで、ライブラリ関数を自動的に生成するので、従
来、人手で管理していたリソースの情報管理から人手を
排除できて、設計品質の向上、設計期間の短縮を図るこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施形態における高位合成装置の構
成を示すブロック図である。

【図２】図１の動作記述格納手段に格納される動作記述
の一例を示す図である。

【図３】図１のＣＤＦＧ生成手段で生成されたコントロ
ールデータフローグラフを示す図である。

【図４】図１のスケジューリング手段で処理されたスケ
ジューリング結果を示す図である。

【図５】図１のアロケーション手段で演算内容が乗算器
として割り当てられた結果を示す図である。

【図６】図１のアロケーション手段でデータ依存枝がレ
ジスタに割り当てられた結果を示す図である。

【図７】図１のアロケーション手段で入出力が各入出力
ピンに割り当てられた結果を示す図である。

【図８】図１のデータパス生成手段でデータ依存枝がデ
ータパスに割り当てられた結果を示す図である。

【図９】図１のコントローラ生成手段でコントロール回
路が生成されたＲＴレベル回路を示す回路図である。

【図１０】図１のバスインターフェイス生成手段の詳細
な構成を示すブロック図である。

【図１１】レジスタを用いた非同期通信路用インターフ
ェイス回路の回路図である。

【図１２】メモリを用いたインターフェイス回路の回路
図である。

【図１３】同期型通信路におけるインターフェイス回路
の回路図である。

【図１４】図１の組み込みソフト用ヘッダファイル生成
手段の詳細な構成を示すブロック図である。

【図１５】図１の高位合成装置の動作を示す処理フロー
チャートである。

【図１６】図９の回路に対して非同期チャネルにレジス
タが追加されたＲＴレベル回路を示す回路図である。

【図１７】バスstdbusのタイミング仕様を示す図であ
る。

【図１８】図１のＲＴレベル回路記述生成手段による、
インターフェイス回路を含む全体のＲＴレベル回路記述
の生成結果を示す回路図である。

【図１９】図１８のバスstdbusへのデータ転送のタイミ
ングを示す図である。

【図２０】汎用ＣＰＵとしてARMを用いた場合の回路動
作記述例を示す図である。

【図２１】バス転送用通信路のアドレス対応関係を示す
図である。

【図２２】汎用ＣＰＵとしてARMを用いた場合のプログ
ラミング例を示す図である。

【図２３】バスAMBAを用いた場合のライブラリ関数を示
す図である。

【図２４】従来の高位合成装置の動作を示す処理フロー
チャートである。

【符号の説明】

１ 高位合成装置 ２ 動作記述格納手段 ３ 動作記述解析手段 ４ バス接続リソース抽出手段 ５ バス接続リソースデータベース ６ コントロールデータフローグラフ（ＣＤＦＧ）生
成手段 ７ スケジューリング手段 ８ アロケーション手段 ９ データパス生成手段 １０ コントローラ生成手段 １１ バスプロトコルライブラリ １２ バスインターフェイス生成手段 １２１ バス接続リソースデータベース読み込み部 １２２ バスプロトコルライブラリ読み込み部 １２３ バス側接続回路生成部 １２４ ユーザ回路側接続回路生成部 １２５ アドレスデコーダ生成部 １３ レジスタトランスファ（ＲＴ）レベル記述生成
手段 １４ ＲＴレベル記述格納手段 １５ 組み込みソフト用ヘッダファイル生成手段 １５１ バス接続リソースデータベース読み込み部 １５２ 組み込みソフト用ヘッダファイル出力部 １６ 組み込みソフト用ヘッダファイル １７ 組み込みソフト用ライブラリ関数生成手段 １８ 組み込みソフト用ライブラリ関数ファイル １８０ バスインターフェイス回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 処理の動作のみを記述した動作記述か
   ら、レジスタトランスファレベルの論理回路を合成する
   高位合成方法において、 該動作記述からバス接続リソースの情報を抽出して、バ
   ス接続させる通信路およびメモリ、レジスタに関する情
   報が格納されるバス接続リソースデータベースおよび、
   事前にバスプロトコルが格納されたバスプロトコルライ
   ブラリを参照して、対象とするインターフェイス回路を
   自動生成する高位合成方法。
2. 【請求項２】 前記バス接続リソースデータベースを参
   照し、対象とするバスに関する組み込みソフト用ヘッダ
   ファイルを自動生成する請求項１記載の高位合成方法。
3. 【請求項３】 前記バス接続リソースデータベースを参
   照し、対象とするバスに関する組み込みソフト用ライブ
   ラリ関数を自動生成する請求項１または２記載の高位合
   成方法。
4. 【請求項４】 処理の動作のみを記述した動作記述か
   ら、レジスタトランスファレベルの論理回路を合成する
   高位合成装置において、 該動作記述からバス接続リソースの情報を抽出するバス
   接続リソース抽出手段と、バス接続させる通信路および
   メモリ、レジスタに関する該バス接続リソースの情報を
   格納するバス接続リソースデータベースと、事前にバス
   プロトコルが格納されたバスプロトコルライブラリと、
   バス接続リソースデータベースおよひバスプロトコルラ
   イブラリを参照して、対象とするバスインターフェイス
   回路を自動生成するバスインターフェイス生成手段とを
   有した高位合成装置。
5. 【請求項５】 抽出した前記バス接続リソースの情報お
   よびバス接続リソースデータベースを参照し、対象とす
   るバスに関する組み込みソフト用ヘッダファイルを自動
   生成する組み込みソフト用ヘッダファイル生成手段を有
   した請求項４記載の高位合成装置。
6. 【請求項６】 抽出した前記バス接続リソースの情報お
   よびバス接続リソースデータベースを参照し、対象とす
   るバスに関する組み込みソフト用ライブラリ関数を自動
   生成する組み込みソフト用ライブラリ関数生成手段を有
   した請求項４または５記載の高位合成装置。