JP2002140043A - Display device and its driving method - Google Patents

Display device and its driving method

Info

Publication number
JP2002140043A
JP2002140043A JP2000332369A JP2000332369A JP2002140043A JP 2002140043 A JP2002140043 A JP 2002140043A JP 2000332369 A JP2000332369 A JP 2000332369A JP 2000332369 A JP2000332369 A JP 2000332369A JP 2002140043 A JP2002140043 A JP 2002140043A
Authority
JP
Japan
Prior art keywords
signal
video signal
electrodes
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000332369A
Other languages
Japanese (ja)
Inventor
Masayuki Iida
正幸 飯田
Masahiko Oda
雅彦 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000332369A priority Critical patent/JP2002140043A/en
Publication of JP2002140043A publication Critical patent/JP2002140043A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve such problem that the degradation in image quality caused by a cross talk that is generated by the leak between sources and drains of transistor switches when the supply of video signals to signal electrodes is controlled with the switches in a time division manner. SOLUTION: In the active matrix driving type display device, supply of video signals Vsig being inputted from the external through a video signal input terminal 17 to signal electrodes..., 12m-1, 12m, 12m+1,... is controlled in a time division manner by transistor switches..., 16m-1, 16m, 16m+1,.... Transistor switches..., 20m-1, 20m, 20m+1,..., which are normally in an OFF state, are connected between the other ends of the electrodes..., 12m-1, 12m, 12m+1,... and an inverted video signal supply line 19. Inverted video signals VsigX having an opposite polarity with respect to the signals Vsig are provided to the line 19 in synchronism with the signals Vsig.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置およびそ
の駆動方法に関し、特に信号電極への映像信号の供給を
トランジスタスイッチにて制御するアクティブマトリク
ス駆動方式の表示装置およびその駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a method of driving the same, and more particularly, to a display device of an active matrix driving system in which supply of a video signal to a signal electrode is controlled by a transistor switch and a method of driving the same.

【0002】[0002]

【従来の技術】アクティブマトリクス駆動方式の表示装
置は、複数の走査電極と複数の信号電極とがマトリクス
状に配線されるとともに、その交点部分にスイッチング
素子を含む画素が配置され、垂直走査によって走査電極
を順次選択する一方、その選択された走査電極に接続さ
れている1行分(1ライン分)の画素に対して信号電極
を通して映像信号を書き込む構成となっている。
2. Description of the Related Art In a display device of the active matrix drive system, a plurality of scanning electrodes and a plurality of signal electrodes are arranged in a matrix, pixels including switching elements are arranged at intersections thereof, and scanning is performed by vertical scanning. While the electrodes are sequentially selected, a video signal is written to the pixels of one row (one line) connected to the selected scanning electrode through the signal electrodes.

【0003】また、このアクティブマトリクス駆動方式
の表示装置には、信号電極への映像信号の供給をトラン
ジスタスイッチにて時分割的に制御する構成のものがあ
る。この表示装置の構成の一例を図6に示す。ここで
は、図面の簡略化のために、2行(n行,n+1行)3
列(m−1列,m列,m+1列)の画素配列の場合を例
に採って示している。
Further, there is a display device of the active matrix drive system in which supply of a video signal to a signal electrode is controlled in a time-division manner by a transistor switch. FIG. 6 shows an example of the configuration of this display device. Here, for simplification of the drawing, two rows (n rows, n + 1 rows) 3
The case of a pixel array of columns (m-1 column, m column, m + 1 column) is shown as an example.

【0004】図6において、走査電極…,101n,1
01n+1,…と信号電極…,102m−1,102
m,102m+1,…がマトリクス状に配線され、その
交点部分に画素103が配置されている。走査電極…,
101n,101n+1,…の各一端は、走査電極駆動
回路104の対応する行の各出力端にそれぞれ接続され
ている。
In FIG. 6, scanning electrodes..., 101n, 1
01n + 1, ... and signal electrodes ..., 102m-1, 102
, m, 102m + 1,... are arranged in a matrix, and pixels 103 are arranged at intersections. Scan electrode ...,
One end of each of 101n, 101n + 1,... Is connected to each output end of the corresponding row of the scan electrode driving circuit 104.

【0005】信号電極…,102m−1,102m,1
02m+1,…の各一端と映像信号供給ライン105と
の間には、NchMOSトランジスタからなるトランジ
スタスイッチ…,106m−1,106m,106m+
1,…がそれぞれ接続されている。映像信号供給ライン
105には、映像信号入力端子107を通して外部から
映像信号Vsigが入力される。トランジスタスイッチ
…,106m−1,106m,106m+1,…の各々
は、信号電極駆動回路108によって順次ON/OFF
制御される。
Signal electrodes ..., 102m-1, 102m, 1
, 106m-1, 106m, 106m + are connected between one end of each of O.2m + 1,... And the video signal supply line 105.
Are connected to each other. A video signal Vsig is externally input to the video signal supply line 105 through a video signal input terminal 107. , 106m-1, 106m, 106m + 1,... Are sequentially turned ON / OFF by the signal electrode driving circuit 108.
Controlled.

【0006】ところで、上記構成の表示装置、即ち信号
電極…,102m−1,102m,102m+1,…へ
の映像信号Vsigの供給をトランジスタスイッチ…,
106m−1,106m,106m+1,…にて制御す
るアクティブマトリクス駆動方式の表示装置の場合、映
像信号入力端子107と複数の信号電極…,102m−
1,102m,102m+1,…との間が同時に導通状
態になってしまうと、非導通状態であるべき信号電極へ
も意図しない映像信号Vsigが漏れ込む現象であるク
ロストークが発生して、画質の低下をもたらすことにな
る。
By the way, the supply of the video signal Vsig to the display device having the above structure, ie, the signal electrodes..., 102m-1, 102m, 102m + 1,.
In the case of an active matrix drive type display device controlled by 106m-1, 106m, 106m + 1,..., A video signal input terminal 107 and a plurality of signal electrodes.
, 102m + 1, 102m + 1,... At the same time, a crosstalk occurs, which is a phenomenon in which an unintended video signal Vsig leaks to a signal electrode that should be in a non-conductive state. Will result in a decline.

【0007】当然このような点も考慮して、上記構成の
アクティブマトリクス駆動方式の表示装置では、信号電
極駆動回路108による駆動制御のもとに、映像信号入
力端子107とつながる信号電極を時分割的に1つずつ
選択していく構成を採っているのである。したがって、
ある瞬間に選択されている信号電極以外のトランジスタ
スイッチはOFF状態となり、それら選択された信号電
極と映像信号入力端子107との間は非導通状態とな
る。その結果、複数の信号電極が完全に導通状態となる
ことはない。
In view of the above, naturally, in the display device of the active matrix driving system having the above configuration, the signal electrodes connected to the video signal input terminal 107 are time-divided under the driving control by the signal electrode driving circuit 108. This is a configuration in which the selection is performed one by one. Therefore,
At a certain moment, the transistor switches other than the selected signal electrode are turned off, and the connection between the selected signal electrode and the video signal input terminal 107 is turned off. As a result, the plurality of signal electrodes do not become completely conductive.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、MOS
トランジスタからなるトランジスタスイッチ…,106
m−1,106m,106m+1,…には、ソース−ド
レイン間のリークが存在する。したがって、実際には、
トランジスタスイッチ…,106m−1,106m,1
06m+1,…のうちの1つのみがON状態となり、そ
の他が全てOFF状態となっているときでも、外部から
映像信号入力端子107を通して入力された映像信号V
sigが、OFF状態にあるトランジスタスイッチを通
して、選択された信号電極以外の信号電極へも混入して
しまうことになる。
SUMMARY OF THE INVENTION However, MOS
Transistor switch composed of transistors ..., 106
There are leaks between the source and the drain at m-1, 106m, 106m + 1,... So, in practice,
Transistor switch ..., 106m-1, 106m, 1
., 06m + 1,..., Only one of them is in the ON state, and the others are all in the OFF state.
The sig is mixed into signal electrodes other than the selected signal electrode through the transistor switch in the OFF state.

【0009】このように、信号電極…,102m−1,
102m,102m+1,…への映像信号の供給をトラ
ンジスタスイッチ…,106m−1,106m,106
m+1,…にて時分割的に制御する従来の表示装置で
は、トランジスタスイッチ…,106m−1,106
m,106m+1,…のソース−ドレイン間リークに起
因して、非導通状態であるべき信号電極へも意図しない
映像信号Vsigが漏れ込んでクロストークが発生し、
画質を低下させているのが現状である。
As described above, the signal electrodes...
The supply of the video signal to 102m, 102m + 1,...
In a conventional display device controlled in a time-division manner by m + 1,.
, 106m + 1,..., the unintended video signal Vsig leaks into the signal electrode which should be in a non-conductive state, and crosstalk occurs.
At present, the image quality is degraded.

【0010】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、トランジスタスイッ
チのソース−ドレイン間リークに起因するクロストーク
を軽減して、画質の向上を可能とした表示装置およびそ
の駆動方法を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to reduce crosstalk caused by source-drain leakage of a transistor switch, thereby improving image quality. A display device and a driving method thereof are provided.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、マトリクス状に配線された複数の走査
電極および複数の信号電極の交点部分に画素が配置され
てなる表示装置において、複数の信号電極への映像信号
の供給を、この映像信号が供給される第1の信号ライン
と複数の信号電極との間に接続された第1のトランジス
タスイッチ群にて時分割的に制御する一方、第2の信号
ラインと複数の信号電極との間に接続された第2のトラ
ンジスタスイッチ群を常時OFF状態にするとともに、
第2の信号ラインに対して入力される映像信号と逆極性
の反転映像信号を供給するようにする。
In order to achieve the above object, the present invention provides a display device comprising a plurality of scanning electrodes and a plurality of signal electrodes arranged in a matrix. The supply of the video signal to the plurality of signal electrodes is controlled in a time-sharing manner by a first transistor switch group connected between the first signal line to which the video signal is supplied and the plurality of signal electrodes. On the other hand, while the second transistor switch group connected between the second signal line and the plurality of signal electrodes is always turned off,
An inverted video signal having a polarity opposite to that of the video signal input to the second signal line is supplied.

【0012】信号電極への映像信号の供給を第1のトラ
ンジスタスイッチ群にて時分割的に制御する表示装置に
おいて、ある信号電極に映像信号を供給するときに、ト
ランジスタスイッチのリークに起因して他の信号電極に
も意図しない映像信号が漏れ込み、その信号電極の電位
が変動する。このとき、第2の信号ラインに対して反転
映像信号を供給することで、常時OFF状態にある第2
のトランジスタスイッチ群でも反転映像信号が信号電極
に漏れ込む。そして、この漏れ込んだ信号成分が先の漏
れ込み成分と逆極性であることから、トランジスタスイ
ッチのリークに起因する信号電極の電位変動が打ち消さ
れる。
In a display device in which the supply of a video signal to a signal electrode is controlled in a time-division manner by a first transistor switch group, when a video signal is supplied to a certain signal electrode, the supply of the video signal is caused by leakage of the transistor switch. Unintended video signals leak into other signal electrodes, and the potential of the signal electrode fluctuates. At this time, by supplying an inverted video signal to the second signal line, the second signal line which is always in the OFF state is supplied.
The inverted video signal leaks into the signal electrode also in the transistor switch group. Since the leaked signal component has a polarity opposite to that of the previous leaked component, the potential fluctuation of the signal electrode due to the leak of the transistor switch is canceled.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図1は、本発明の一実
施形態に係るアクティブマトリクス駆動方式表示装置の
構成例を示すブロック図である。ここでは、図面の簡略
化のために、2行(n行,n+1行)3列(m−1列,
m列,m+1列)の画素配列の場合を例に採って示して
いる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of an active matrix drive type display device according to one embodiment of the present invention. Here, for simplification of the drawing, two rows (n rows, n + 1 rows) and three columns (m-1 columns,
The case of a pixel array of (m columns, m + 1 columns) is shown as an example.

【0014】図1において、走査電極…,11n,11
n+1,…と信号電極…,12m−1,12m,12m
+1,…がマトリクス状に配線され、その交点部分に画
素13が配置されている。走査電極…,11n,11n
+1,…の各一端は、走査電極駆動回路14の対応する
行の各出力端にそれぞれ接続されている。走査電極駆動
回路14は例えばシフトレジスタによって構成され、走
査電極…,11n,11n+1,…に対して順に垂直走
査パルス…,φVn,φVn−1,…を与えることによ
って画素13の各々を行(ライン)単位で選択する。
In FIG. 1, scanning electrodes 11n, 11
n + 1, ... and signal electrodes ..., 12m-1, 12m, 12m
+1 are wired in a matrix, and pixels 13 are arranged at the intersections. Scan electrode ..., 11n, 11n
One end of each of +1,... Is connected to each output end of the corresponding row of the scan electrode drive circuit 14. The scan electrode drive circuit 14 is formed of, for example, a shift register, and applies vertical scan pulses..., ΦVn, φVn−1,... Sequentially to the scan electrodes. ) Select by unit.

【0015】信号電極…,12m−1,12m,12m
+1,…の各一端と映像信号供給ライン15との間に
は、例えばNchMOSトランジスタからなるトランジ
スタスイッチ…,16m−1,16m,16m+1,…
(第1のトランジスタスイッチ群)がそれぞれ接続され
ている。映像信号供給ライン15には、映像信号入力端
子17を通して外部から映像信号Vsigが入力され
る。
Signal electrodes ..., 12m-1, 12m, 12m
+1... And the video signal supply line 15, a transistor switch composed of, for example, an Nch MOS transistor,..., 16m-1, 16m, 16m + 1,.
(First transistor switch group) are connected to each other. The video signal supply line 15 receives a video signal Vsig from the outside through a video signal input terminal 17.

【0016】トランジスタスイッチ…,16m−1,1
6m,16m+1,…のゲート電極の各々は、信号電極
駆動回路18の対応する列の各出力端にそれぞれ接続さ
れている。信号電極駆動回路18は例えばシフトレジス
タによって構成され、トランジスタスイッチ…,16m
−1,16m,16m+1,…の各ゲート電極に対して
順に水平走査パルス…,φHm−1,φHm,φHm+
1,…を与えることによってトランジスタスイッチ…,
16m−1,16m,16m+1,…を時分割的にON
/OFF駆動する。
Transistor switch ..., 16m-1, 1
Each of the gate electrodes 6m, 16m + 1,... Is connected to each output terminal of the corresponding column of the signal electrode drive circuit 18. The signal electrode drive circuit 18 is constituted by a shift register, for example, and includes transistor switches.
Horizontal scanning pulses..., ΦHm−1, φHm, φHm + are sequentially applied to gate electrodes −1, 16m, 16m + 1,.
By giving 1, ... the transistor switch ...,
16m-1, 16m, 16m + 1, ... ON in time division
/ OFF drive.

【0017】信号電極…,12m−1,12m,12m
+1,…の各他端と反転映像信号供給ライン19との間
には、例えばNchMOSトランジスタからなるトラン
ジスタスイッチ…,20m−1,20m,20m+1,
…(第2のトランジスタスイッチ群)がそれぞれ接続さ
れている。反転映像信号供給ライン19には、映像信号
入力端子17を通して外部から入力される映像信号Vs
igと逆極性の反転映像信号VsigXが当該映像信号
Vsigに同期して与えられる。
Signal electrodes ..., 12m-1, 12m, 12m
+1... And the inverted video signal supply line 19, for example, transistor switches..., 20m−1, 20m, 20m + 1,.
(The second transistor switch group) are connected to each other. The inverted video signal supply line 19 has a video signal Vs input from outside through the video signal input terminal 17.
An inverted video signal VsigX having a polarity opposite to that of the video signal ig is given in synchronization with the video signal Vsig.

【0018】トランジスタスイッチ…,20m−1,2
0m,20m+1,…の各MOSトランジスタとして
は、好ましくは、トランジスタスイッチ…,16m−
1,16m,16m+1,…の各MOSトランジスタと
ほぼ同一の特性のものが用いられる。トランジスタスイ
ッチ…,20m−1,20m,20m+1,…のゲート
電極の各々は接地されている。
Transistor switches, 20m-1, 2
The MOS transistors of 0m, 20m + 1,... Are preferably transistor switches.
The MOS transistors having substantially the same characteristics as those of the MOS transistors 1, 16m, 16m + 1,... Are used. The gate electrodes of the transistor switches..., 20m-1, 20m, 20m + 1,.

【0019】次に、上記構成のアクティブマトリクス駆
動方式表示装置の動作について説明する。
Next, the operation of the active matrix drive type display device having the above configuration will be described.

【0020】先ず、走査電極駆動回路14は、垂直走査
パルス…,φVn,φVn−1,…を順次発生し、走査
電極…,11n,11n+1,…に対して順に与えるこ
とによっていずれか1つの走査電極を選択する。これに
より、垂直走査パルス…,φVn,φVn−1,…が与
えられる走査電極…,11n,11n+1,…に接続さ
れている画素13内のスイッチング素子(画素トランジ
スタ)がON状態となる。その結果、画素13の各々が
行(ライン)単位で選択される。
First, the scan electrode driving circuit 14 sequentially generates vertical scan pulses..., ΦVn, φVn−1,. Select an electrode. As a result, the switching elements (pixel transistors) in the pixels 13 connected to the scanning electrodes..., 11n, 11n + 1,. As a result, each of the pixels 13 is selected on a row (line) basis.

【0021】あるラインが選択された状態において、信
号電極駆動回路18は、水平走査パルスφHm−1,φ
Hm,φHm+1を順次発生し、トランジスタスイッチ
…,16m−1,16m,16m+1,…の各ゲート電
極に対して順に与えることにより、これらトランジスタ
スイッチの各ゲート電位を制御する。これにより、トラ
ンジスタスイッチ…,16m−1,16m,16m+
1,…が順に1つずつON状態となる。
In a state where a certain line is selected, the signal electrode driving circuit 18 outputs the horizontal scanning pulses φHm−1,
Hm and φHm + 1 are sequentially generated and applied to the gate electrodes of the transistor switches..., 16m-1, 16m, 16m + 1,. Thereby, the transistor switches..., 16m-1, 16m, 16m +
Are turned on one by one in order.

【0022】すなわち、信号電極駆動回路18は、トラ
ンジスタスイッチ…,16m−1,16m,16m+
1,…を一定の周期で順次ON/OFF制御することに
より、複数の信号電極…,12m−1,12m,12m
+1,…の中から順番に1つずつ選択し、映像信号供給
ライン15を通して映像信号入力端子17との間を時分
割的に導通させていく。
That is, the signal electrode driving circuit 18 includes transistor switches..., 16m-1, 16m, 16m +
, 12m-1, 12m, 12m by sequentially controlling ON / OFF of 1, 2,.
+1... Are sequentially selected one by one, and conduction with the video signal input terminal 17 through the video signal supply line 15 is performed in a time-division manner.

【0023】これにより、映像信号入力端子17を通し
て外部から入力される映像信号Vsigが、順次ON状
態となるトランジスタスイッチ…,16m−1,16
m,16m+1,…を介して信号電極…,12m−1,
12m,12m+1,…に伝達される。そして、走査電
極駆動回路14の垂直走査によって選択された状態にあ
る1ライン分の画素13の各々に対して映像信号Vsi
gが順に書き込まれることになる。
As a result, the video signals Vsig input from the outside through the video signal input terminal 17 are sequentially turned on.
, 12m-1,..., m, 16m + 1,.
12m, 12m + 1,... Then, the video signal Vsi is applied to each of the pixels 13 for one line selected by the vertical scanning of the scan electrode driving circuit 14.
g will be written in order.

【0024】今、m列のトランジスタスイッチ16mの
みがON状態になっている瞬間を考える。このとき、ト
ランジスタスイッチ16m−1,16m+1は共にOF
F状態になっているが、MOSトランジスタのソース−
ドレイン間リークのために、トランジスタスイッチ16
mに接続されている信号電極12mへのみ伝達されるべ
き映像信号Vsigが、トランジスタスイッチ16m−
1,16m+1のソース−ドレインを通してこれらトラ
ンジスタスイッチ16m−1,16m+1に接続されて
いる信号電極12m−1,12m+1にも漏れ込んでし
まう。
Now, consider the moment when only the m-th row of transistor switches 16m are in the ON state. At this time, the transistor switches 16m-1 and 16m + 1 are both OF
Although it is in the F state, the source of the MOS transistor
The transistor switch 16
The video signal Vsig to be transmitted only to the signal electrode 12m connected to the signal switch 12m is connected to the transistor switch 16m-
The signal also leaks to the signal electrodes 12m-1 and 12m + 1 connected to these transistor switches 16m-1 and 16m + 1 through the source-drain of 1,16m + 1.

【0025】このように、例えばトランジスタスイッチ
16mのみがON状態になっている瞬間において、MO
Sトランジスタのソース−ドレイン間リークに起因し
て、信号電極12mへのみ伝達されるべき映像信号Vs
igが、トランジスタスイッチ16m−1,16m+1
を通して信号電極12m−1,12m+1に漏れ込むこ
とで、これら信号電極12m−1,12m+1の電位が
変動する。これが先述したクロストークとなり、画質低
下の一因となる。
Thus, for example, at the moment when only the transistor switch 16m is in the ON state, the MO
The video signal Vs to be transmitted only to the signal electrode 12m due to the leak between the source and the drain of the S transistor
ig is the transistor switch 16m-1, 16m + 1
Leaking into the signal electrodes 12m-1 and 12m + 1 through the gate electrode, the potentials of the signal electrodes 12m-1 and 12m + 1 fluctuate. This results in the above-mentioned crosstalk, which causes a reduction in image quality.

【0026】一方、信号電極…,12m−1,12m,
12m+1,…の他端に接続されているトランジスタス
イッチ…,20m−1,20m,20m+1,…は、そ
れらのゲート電極が接地されていることから全てOFF
状態にある。そして、反転映像信号供給ライン19に
は、映像信号入力端子17を通して外部から入力される
映像信号Vsigに同期して当該映像信号Vsigと逆
極性の反転映像信号VsigXが供給される。
On the other hand, signal electrodes ..., 12m-1, 12m,
, 20m-1, 20m, 20m + 1,... Connected to the other ends of 12m + 1,... Are all OFF since their gate electrodes are grounded.
In state. The inverted video signal supply line 19 is supplied with an inverted video signal VsigX having a polarity opposite to that of the video signal Vsig in synchronization with the video signal Vsig input from the outside via the video signal input terminal 17.

【0027】ここで、トランジスタスイッチ…,20m
−1,20m,20m+1,…もMOSトランジスタに
よって構成されていることから、トランジスタスイッチ
…,16m−1,16m,16m+1,…と同様に、ト
ランジスタスイッチ…,20m−1,20m,20m+
1,…にもソース−ドレイン間リークが存在する。した
がって、トランジスタスイッチ20m−1,20m+1
のソース−ドレインを通して反転映像信号VsigXが
信号電極12m−1,12m+1に漏れ込む。
Here, transistor switches..., 20 m
-1, 20m, 20m + 1,... Are also constituted by MOS transistors, and therefore, like the transistor switches..., 16m-1, 16m, 16m + 1,.
Source-drain leaks also exist in 1,. Therefore, the transistor switches 20m-1, 20m + 1
Video signal VsigX leaks into the signal electrodes 12m-1 and 12m + 1 through the source-drain of.

【0028】このとき、トランジスタスイッチ…,16
m−1,16m,16m+1,…の各MOSトランジス
タとトランジスタスイッチ…,20m−1,20m,2
0m+1,…の各MOSトランジスタとがほぼ同一の特
性であるとすると、トランジスタスイッチ20m−1,
20m+1を通して信号電極12m−1,12m+1に
漏れ込む信号成分の量(リークの量)は、トランジスタ
スイッチ16m−1,16m+1を通して信号電極12
m−1,12m+1に漏れ込む信号成分の量とほぼ同じ
と考えることができる。
At this time, the transistor switches..., 16
.., 20 m−1, 20 m, 2
Assuming that the MOS transistors 0m + 1,... Have almost the same characteristics, the transistor switches 20m-1,.
The amount of signal components leaking into the signal electrodes 12m-1 and 12m + 1 through 20m + 1 (the amount of leakage) is determined by the signal electrodes 12m through the transistor switches 16m-1 and 16m + 1.
It can be considered that the amount of the signal component leaking into m−1, 12m + 1 is almost the same.

【0029】しかも、それらの信号成分は逆極性であ
る。したがって、信号電極12mへのみ伝達されるべき
映像信号Vsigが、トランジスタスイッチ16m−
1,16m+1を通して信号電極12m−1,12m+
1に漏れ込み、これら信号電極12m−1,12m+1
の電位が変動するときに、映像信号Vsigと逆極性の
映像信号VsigXが、トランジスタスイッチ16m−
1,16m+1を通して信号電極12m−1,12m+
1に漏れ込むことで、信号電極12m−1,12m+1
の電位変動が打ち消される。その結果、トランジスタス
イッチ16m−1,16m+1のソース−ドレイン間リ
ークに起因するクロストークを軽減できる。
Moreover, these signal components have opposite polarities. Therefore, the video signal Vsig to be transmitted only to the signal electrode 12m is applied to the transistor switch 16m-
Signal electrodes 12m-1, 12m + through 1,16m + 1
1 and these signal electrodes 12m-1, 12m + 1
Is changed, the video signal VsigX having the opposite polarity to the video signal Vsig is supplied to the transistor switch 16m-
Signal electrodes 12m-1, 12m + through 1,16m + 1
1, the signal electrodes 12m-1, 12m + 1
Is canceled out. As a result, crosstalk due to source-drain leakage of the transistor switches 16m-1 and 16m + 1 can be reduced.

【0030】ここでは、トランジスタスイッチ16mの
みがON状態になっている瞬間の場合を例に採って説明
したが、トランジスタスイッチ16m−1のみ、または
16m+1のみがON状態になっている瞬間において
も、上記の場合と全く同様のことが言える。
Here, the case where only the transistor switch 16m is in the ON state has been described as an example. However, even when only the transistor switch 16m-1 or 16m + 1 is in the ON state, The same is true for the above case.

【0031】また、上述した例において、トランジスタ
スイッチ20m−1,20m+1を通しての反転映像信
号VsigXのリークは、信号電極12mに対しても生
じることになる。ただし、そのリークの量はトランジス
タスイッチ16を通して信号電極12mに伝達される映
像信号Vsigの信号成分に対して極めて微小であるこ
とから、本来の映像表示に何ら支障を来すものではな
い。
In the above-described example, the leakage of the inverted video signal VsigX through the transistor switches 20m-1, 20m + 1 also occurs to the signal electrode 12m. However, since the amount of the leak is extremely small with respect to the signal component of the video signal Vsig transmitted to the signal electrode 12m through the transistor switch 16, it does not affect the original video display at all.

【0032】なお、上記実施形態では、信号電極への映
像信号の供給を時分割的に制御するスイッチ素子とし
て、NchMOSトランジスタを用いたが、これに限ら
れるものではない。例えば、図2に示すように、トラン
スミッションゲート…,21m−1,21m,21m+
1,…をスイッチ素子として用いた場合にも同様に適用
可能である。
In the above embodiment, the NchMOS transistor is used as the switch element for controlling the supply of the video signal to the signal electrode in a time-division manner. However, the present invention is not limited to this. For example, as shown in FIG. 2, transmission gates..., 21m−1, 21m, 21m +
The same applies to the case where 1,... Are used as switch elements.

【0033】すなわち、トランスミッションゲート…,
21m−1,21m,21m+1,…は、図3(A)に
示すように、互いに並列に接続されたNchMOSトラ
ンジスタQn1とPchMOSトランジスタQp1とか
ら構成される。したがって、これらトランスミッション
ゲート…,21m−1,21m,21m+1,…におい
てもソース−ドレイン間のリークが存在する。
That is, transmission gates,
.. Are composed of an NchMOS transistor Qn1 and a PchMOS transistor Qp1 connected in parallel with each other, as shown in FIG. Therefore, there is a leak between the source and the drain also in these transmission gates..., 21m-1, 21m, 21m + 1,.

【0034】そこで、信号電極…,12m−1,12
m,12m+1,…の各他端と反転映像信号供給ライン
19との間にも、図3(b)に示すように、互いに並列
に接続されたNchMOSトランジスタQn2とPch
MOSトランジスタQp2とから構成されるトランスミ
ッションゲート…,22m−1,22m,22m+1,
…を接続するとともに、NchMOSトランジスタQn
2のゲート電極を接地しかつPchMOSトランジスタ
Qp2のゲート電極を電源Vddに接続することによ
り、トランスミッションゲート…,22m−1,22
m,22m+1,…が常時OFF状態となるようにす
る。
Therefore, the signal electrodes...
, and the inverted video signal supply line 19, as shown in FIG. 3B, the NchMOS transistors Qn2 and Pch connected in parallel with each other.
, 22m-1, 22m, 22m + 1,.
, And NchMOS transistor Qn
, 22m-1, 22 by connecting the gate electrode of the Pch 2 to the ground and connecting the gate electrode of the PchMOS transistor Qp2 to the power supply Vdd.
, 22m + 1,... are always in the OFF state.

【0035】これにより、例えば、信号電極12mへの
み伝達されるべき映像信号Vsigが、トランスミッシ
ョンゲート21m−1,21m+1を通して信号電極1
2m−1,12m+1に漏れ込んで信号電極12m−
1,12m+1の電位が変動する場合であっても、映像
信号Vsigに同期してそれと逆極性の反転映像信号V
sigvが、トランスミッションゲート22m−1,2
2m+1を通して信号電極12m−1,12m+1に漏
れ込むため、信号電極12m−1,12m+1の電位変
動が打ち消され、結果として、クロストークを軽減でき
る。
Thus, for example, the video signal Vsig to be transmitted only to the signal electrode 12m is applied to the signal electrode 1 through the transmission gates 21m-1 and 21m + 1.
2m-1, 12m + 1 leaks into the signal electrode 12m-
Even when the potential of 1,12m + 1 fluctuates, the inverted video signal V of the opposite polarity is synchronized with the video signal Vsig.
sigv is the transmission gate 22m-1,
Leakage into the signal electrodes 12m-1 and 12m + 1 through 2m + 1 cancels potential fluctuations of the signal electrodes 12m-1 and 12m + 1, and as a result, crosstalk can be reduced.

【0036】図4は、本発明を例えばアクティブマトリ
クス駆動方式の液晶表示装置に適用した場合の画素部の
構成例を示す回路図であり、図中、図1と同等部分には
同一符号を付して示している。ここでは、図面の簡略化
のために、3行(n−1行〜n+1行)4列(m−1列
〜m+2列)の画素配列の場合を例に採って示してい
る。
FIG. 4 is a circuit diagram showing a configuration example of a pixel portion when the present invention is applied to, for example, a liquid crystal display device of an active matrix drive system. In the drawing, the same parts as those in FIG. Is shown. Here, for simplification of the drawing, a case of a pixel array of three rows (n-1 to n + 1 rows) and four columns (m-1 to m + 2 columns) is shown as an example.

【0037】図4において、画素13は、画素トランジ
スタである例えば薄膜トランジスタTFT、表示素子で
ある液晶セルLCおよび保持容量Csを有する構成とな
っている。ここで、液晶セルLCは、薄膜トランジスタ
TFTで形成される画素電極とこれに対向して形成され
る対向電極との間で発生する容量を意味する。
In FIG. 4, the pixel 13 has a configuration including, for example, a thin film transistor TFT as a pixel transistor, a liquid crystal cell LC as a display element, and a storage capacitor Cs. Here, the liquid crystal cell LC means a capacitance generated between a pixel electrode formed by the thin film transistor TFT and a counter electrode formed to face the pixel electrode.

【0038】薄膜トランジスタTFTは、ゲート電極が
走査電極…,11n−1,11n,11n+1,…に接
続され、ソース電極が信号電極…,12m−1,12
m,12m+1,12m+2,…に接続されている。液
晶セルLCは、画素電極が薄膜トランジスタTFTのド
レイン電極に接続され、対向電極がコモン線23に接続
されている。保持容量Csは、薄膜トランジスタTFT
のドレイン電極とコモン線23との間に接続されてい
る。コモン線23には、基準電圧であるコモン電圧Vc
omが印加されている。
The thin-film transistor TFT has a gate electrode connected to the scanning electrodes..., 11n-1, 11n, 11n + 1,.
m, 12m + 1, 12m + 2,... In the liquid crystal cell LC, the pixel electrode is connected to the drain electrode of the thin film transistor TFT, and the counter electrode is connected to the common line 23. The storage capacitor Cs is a thin film transistor TFT
Is connected between the common electrode 23 and the common drain line 23. The common line 23 has a common voltage Vc as a reference voltage.
om is applied.

【0039】アクティブマトリクス駆動方式の液晶表示
装置では、一般的に、映像信号と水平、垂直同期信号
(または、水平、垂直同期信号を含む複合映像信号)を
タイミングジェネレータおよびアナログ信号ドライバが
受け、タイミングジェネレータからは各種のタイミング
信号を、アナログ信号ドライバからは交流駆動化された
アナログ映像信号をそれぞれ上記表示部(液晶パネル)
に供給することによって表示駆動が行われる。
In a liquid crystal display device of the active matrix drive system, generally, a timing generator and an analog signal driver receive a video signal and a horizontal and vertical synchronizing signal (or a composite video signal including a horizontal and vertical synchronizing signal). Various timing signals are output from the generator, and an analog video signal that is AC-driven is output from the analog signal driver.
To drive the display.

【0040】ここで、交流駆動化されたアナログ映像信
号とは、基準電圧(シグナルセンター)Vcomを中心に
ある周期にて極性が反転するアナログ映像信号のことを
言う。この交流駆動化されたアナログ映像信号によって
液晶の表示駆動を行うことで、液晶に同極性の直流電圧
が印加され続けることによって液晶の比抵抗(物質固有
の抵抗値)等が劣化するのを未然に防止することができ
る。
Here, the analog video signal driven by AC means an analog video signal whose polarity is inverted at a certain period around a reference voltage (signal center) Vcom. By driving the display of the liquid crystal using the analog video signal converted into an alternating current, it is possible to prevent the specific resistance (specific resistance value of the substance) of the liquid crystal from being degraded due to the continuous application of the same polarity DC voltage to the liquid crystal. Can be prevented.

【0041】この交流駆動化されたアナログ映像信号V
sigおよびそれと逆極性の反転アナログ映像信号Vs
igXの各波形を図5に示す。同図において、交流駆動
時の映像信号電圧センター値Vsig center が、コモン
電圧Vcomに相当する。アナログ映像信号Vsigに
対して、映像信号電圧センター値Vsig centerを基準と
して逆極性の波形が反転アナログ映像信号VsigXで
ある。
This AC driven analog video signal V
sig and an inverted analog video signal Vs of the opposite polarity
Each waveform of igX is shown in FIG. In the figure, the video signal voltage center value Vsig center at the time of AC driving corresponds to the common voltage Vcom. With respect to the analog video signal Vsig, a waveform having a reverse polarity with respect to the video signal voltage center value Vsig center is the inverted analog video signal VsigX.

【0042】なお、ここでは、液晶表示装置に適用した
場合を例に採って説明したが、本発明はこの適用例に限
定されるものではなく、信号電極への映像信号の供給を
トランジスタスイッチにて時分割的に制御する表示装置
全般に適用可能である。
Here, the case where the present invention is applied to a liquid crystal display device has been described as an example. However, the present invention is not limited to this application example, and supply of a video signal to a signal electrode is performed by a transistor switch. The present invention can be applied to general display devices that perform time-division control.

【0043】[0043]

【発明の効果】以上説明したように、本発明によれば、
入力映像信号の信号電極への供給をトランジスタスイッ
チにて時分割的に制御する表示装置において、入力映像
信号と逆極性の反転映像信号を常時OFF状態にあるト
ランジスタスイッチを介して信号電極に与えるようにし
たことにより、トランジスタスイッチのリークに起因す
るクロストークを軽減できるため、画質の向上が可能と
なる。
As described above, according to the present invention,
In a display device in which supply of an input video signal to a signal electrode is time-divisionally controlled by a transistor switch, an inverted video signal having a polarity opposite to that of the input video signal is supplied to the signal electrode via a transistor switch which is always OFF. With this configuration, crosstalk due to transistor switch leakage can be reduced, so that image quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るアクティブマトリク
ス駆動方式表示装置の構成例を示すブロック図である。
FIG. 1 is a block diagram showing a configuration example of an active matrix drive type display device according to an embodiment of the present invention.

【図2】本発明の変形例に係るアクティブマトリクス駆
動方式表示装置の構成例を示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration example of an active matrix drive type display device according to a modification of the present invention.

【図3】トランスミッションゲートの構成を示す回路図
である。
FIG. 3 is a circuit diagram showing a configuration of a transmission gate.

【図4】本発明をアクティブマトリクス駆動方式の液晶
表示装置に適用した場合の画素部の構成例を示す回路図
である。
FIG. 4 is a circuit diagram showing a configuration example of a pixel portion when the present invention is applied to an active matrix driving type liquid crystal display device.

【図5】液晶表示装置に適用した場合のアナログ映像信
号Vsigおよび反転アナログ映像信号VsigXの各
波形を示す波形図である。
FIG. 5 is a waveform diagram showing waveforms of an analog video signal Vsig and an inverted analog video signal VsigX when applied to a liquid crystal display device.

【図6】従来例に係るアクティブマトリクス駆動方式表
示装置の構成例を示すブロック図である。
FIG. 6 is a block diagram showing a configuration example of an active matrix drive type display device according to a conventional example.

【符号の説明】 11n−1〜11n+1,…走査電極、12m−1〜1
2m+2…信号電極、13…画素、14…走査電極駆動
回路、16m−1〜16m+1,20m−1〜20m+
1,…トランジスタスイッチ、17…映像信号入力端
子、18…信号電極駆動回路、21m−1〜21m+
1,22m−1〜22m+1,…トランスミッションゲ
ート,LC…液晶セル、TFT…薄膜トランジスタ
[Description of Signs] 11n-1 to 11n + 1,..., Scanning electrode, 12m-1 to 1
2m + 2: signal electrode, 13: pixel, 14: scanning electrode drive circuit, 16m-1 to 16m + 1, 20m-1 to 20m +
1, transistor switch, 17 video signal input terminal, 18 signal electrode drive circuit, 21m-1 to 21m +
Transmission gate, LC: liquid crystal cell, TFT: thin film transistor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA16 NA42 NA53 NC12 NC21 NC22 NC34 NC35 ND05 ND09 ND15 ND60 5C006 AA16 AC21 AF43 BB16 BC13 BF34 FA36 5C058 AA06 AB02 BA01 BA10 5C080 AA10 BB05 DD10 EE29 FF11 JJ02 JJ03 JJ04  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NA16 NA42 NA53 NC12 NC21 NC22 NC34 NC35 ND05 ND09 ND15 ND60 5C006 AA16 AC21 AF43 BB16 BC13 BF34 FA36 5C058 AA06 AB02 BA01 BA10 5C080 AA10 BB05 DD10 EE29 JJ03 JJ02

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配線された複数の走査電
極および複数の信号電極の交点部分に画素が配置されて
なる表示装置であって、 映像信号が供給される第1の信号ラインと前記複数の信
号電極との間に接続されて順次ON/OFF動作を行う
第1のトランジスタスイッチ群と、 前記映像信号と逆極性の反転映像信号が供給される第2
の信号ラインと前記複数の信号電極との間に接続されて
常時OFF状態にある第2のトランジスタスイッチ群と
を備えたことを特徴とする表示装置。
1. A display device comprising pixels arranged at intersections of a plurality of scanning electrodes and a plurality of signal electrodes wired in a matrix, comprising: a first signal line to which a video signal is supplied; A first transistor switch group that is connected between the first and second signal electrodes and sequentially performs on / off operations;
A second transistor switch group which is connected between the signal line and the plurality of signal electrodes and is always in an OFF state.
【請求項2】 前記画素の表示素子が液晶セルからなる
ことを特徴とする請求項1記載の表示装置。
2. The display device according to claim 1, wherein a display element of said pixel comprises a liquid crystal cell.
【請求項3】 マトリクス状に配線された複数の走査電
極および複数の信号電極の交点部分に画素が配置されて
なる表示装置の駆動方法であって、 前記複数の信号電極への映像信号の供給を、この映像信
号が供給される第1の信号ラインと前記複数の信号電極
との間に接続された第1のトランジスタスイッチ群にて
時分割的に制御する一方、 第2の信号ラインと前記複数の信号電極との間に接続さ
れた第2のトランジスタスイッチ群を常時OFF状態に
するとともに、前記第2の信号ラインに対して前記映像
信号と逆極性の反転映像信号を供給することを特徴とす
る表示装置の駆動方法。
3. A method for driving a display device, wherein pixels are arranged at intersections of a plurality of scanning electrodes and a plurality of signal electrodes arranged in a matrix, wherein a video signal is supplied to the plurality of signal electrodes. Is controlled in a time-sharing manner by a first transistor switch group connected between the first signal line to which the video signal is supplied and the plurality of signal electrodes, and the second signal line and the A second transistor switch group connected between the plurality of signal electrodes is always turned off, and an inverted video signal having a polarity opposite to that of the video signal is supplied to the second signal line. Driving method for a display device.
【請求項4】 前記画素の表示素子が液晶セルからなる
ことを特徴とする請求項3記載の表示装置の駆動方法。
4. The method according to claim 3, wherein the display element of the pixel is formed of a liquid crystal cell.
JP2000332369A 2000-10-31 2000-10-31 Display device and its driving method Pending JP2002140043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000332369A JP2002140043A (en) 2000-10-31 2000-10-31 Display device and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000332369A JP2002140043A (en) 2000-10-31 2000-10-31 Display device and its driving method

Publications (1)

Publication Number Publication Date
JP2002140043A true JP2002140043A (en) 2002-05-17

Family

ID=18808586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332369A Pending JP2002140043A (en) 2000-10-31 2000-10-31 Display device and its driving method

Country Status (1)

Country Link
JP (1) JP2002140043A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133004B2 (en) 2002-10-29 2006-11-07 Toshiba Matsushita Display Technology Co., Ltd. Flat display device
CN100395810C (en) * 2004-03-09 2008-06-18 株式会社日立显示器 Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133004B2 (en) 2002-10-29 2006-11-07 Toshiba Matsushita Display Technology Co., Ltd. Flat display device
CN100395810C (en) * 2004-03-09 2008-06-18 株式会社日立显示器 Display device

Similar Documents

Publication Publication Date Title
US6756953B1 (en) Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
KR0147917B1 (en) Lcd with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for the same
KR100319221B1 (en) An active matrix type display device
US7911434B2 (en) Level converter circuit, display device and portable terminal device
EP0181598A2 (en) Display apparatus and driving method therefor
JP2008089649A (en) Driving method of display device, and display device
EP0656615B1 (en) Active matrix liquid crystal display with improvements to the connection of the last line
KR970016672A (en) Active matrix liquid crystal display and its driving method
KR101022566B1 (en) Liquid crystal display apparatus
KR19980702307A (en) Matrix display device
JP3891008B2 (en) Display device and information device
JP3261519B2 (en) Liquid crystal display
JP3914639B2 (en) Liquid crystal display
JP2000075841A (en) Liquid crystal display device
JP4242151B2 (en) Display driver, method for driving reflective liquid crystal display, display unit, and video display apparatus
JP3947249B2 (en) Image display element, image display device and driving method thereof
JP2001356738A (en) Active matrix type liquid crystal display device and drive method therefor
JP2001305511A (en) Liquid crystal display device and portable telephone set
US5455598A (en) Liquid crystal display with active matrix
US20060181495A1 (en) Active matrix array device
JP2002140043A (en) Display device and its driving method
TWI438761B (en) Active matrix type display device
JPH0854601A (en) Active matrix type liquid crystal display device
JPH11119742A (en) Matrix display device