JP2002135290A - 物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント - Google Patents

物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント

Info

Publication number
JP2002135290A
JP2002135290A JP2001278019A JP2001278019A JP2002135290A JP 2002135290 A JP2002135290 A JP 2002135290A JP 2001278019 A JP2001278019 A JP 2001278019A JP 2001278019 A JP2001278019 A JP 2001278019A JP 2002135290 A JP2002135290 A JP 2002135290A
Authority
JP
Japan
Prior art keywords
bus
repeater
segment
link
physical link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001278019A
Other languages
English (en)
Inventor
Neil G Morrow
ジー、モアロウ ネイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2002135290A publication Critical patent/JP2002135290A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バス・リピータは、一つまたはそれ以上のセ
グメントへ単一のバス・インターフェイスを分離するこ
とにより、電気的な絶縁を提供し、バス・ブリッジに優
るコスト利点を供給し得る。バス・リピータにより提供
される利点を利用できる電気的設備のクラスがあり、こ
れらの利点に加えて、典型的なシングル・チップ・リピ
ータにより提供され得るよりも大きな距離によりバス・
セグメントを分離する必要がある。 【解決手段】 物理リンク１１０により分離された二つ
またはそれ以上の装置からなるリピーター１０６、１０
８を使用することにより、バス・インターフェイス・セ
グメント１０２、１０４を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、コンピュー
タ・システムに使用されるようなバス・インターフェイ
スに関する。特に本発明は、物理リンクにより分離され
て少なくとも２つのセグメントに分割されたバスに関す
る。
【０００２】
【従来の技術】コンピュータは典型的にバスを使用し
て、バスに接続された種々のデバイスとプロセッサの間
でデータを転送する。時には多重のバスが使用されて、
各バス上の１つまたはそれ以上のデバイスとともに互い
に接続される。これらのバスは、プロセッサにより最も
緊急に必要とされるデータの交換のために取り置かれる
高水準バスに接続されたホストコンピュータによって階
層的に配置され、また、ブリッジに接続されたバスによ
って、低水準バスがより低い優先度を有するデバイスへ
接続する。他の場合には、ただ一つのバスの部分がバス
・リピータに接続される。
【０００３】バス・ブリッジは典型的に、一つまたはそ
れ以上の階層的に列挙されたバスの間にバス・デバイス
負荷を分配することにより、電気的絶縁を供給するため
に使用される。いくつかの階層的に列挙されたバスを通
じて通信するためのアドレッシングが、バス・プロトコ
ルの中へ典型的に構築されて、ブリッジを収容する。複
数のバス・ブリッジは、典型的にソフトウエア構成要素
であるひとつのバス・マネージャーにより、階層的なバ
ス・トポロジーと、従属する複数のバス上に存在する諸
デバイスのアドレス範囲要件を理解するために構成され
る。それから、これらのバス・ブリッジは１次バス・イ
ンターフェイス上にこれらの範囲内のトランザクション
を肯定的にデコードし、受信し、２次インターフェイス
上のトランザクションのために同一アドレス範囲を否定
的にデコードする。バス・ブリッジは典型的に、階層的
トポロジーをサポートするバス・インターフェイス規格
により定義される素子である。
【０００４】バス・リピータは、いくつかのバス・セグ
メントの間にバス・デバイス負荷を分配することによ
り、電気的な絶縁を供給するためにも使用される装置で
あるが、ソフトウエア構成要素による構成の必要が少な
いか、または全くない。バス・リピータは、他のバス・
セグメント・デバイスにより要求されないトランザクシ
ョンを受信したり転送したりして、または非標準的な機
構によりどのアドレス領域を要求すべきかについて知ら
される。一つのバス・リピータは、一つのバス・セグメ
ント・インターフェイス上の全てのトランザクションを
受信し、他のセグメントへ転送する。バス・リピータは
一つのバス階層的構成内に新しいバスを生成せず、バス
・インターフェイス規格により典型的に定義されず、階
層的トポロジーをサポートしないバス・インターフェイ
スのために使用されない。
【０００５】ほとんどのバスは、タイミング遅延による
バス仕様により定義される限定された長さのものであ
る。しばしば、拡張シャシまたはドッキング・ステーシ
ョンのような一層長い距離にわたって通信するバスを有
するのが望ましい。
【０００６】図１を参照すると、一次バス１２と二次バ
ス１４の間に、先行技術のブリッジ・アーキテクチャ１
０が示されている。ブリッジ１０は、２つのハーフ・ブ
リッジ１６、１８を含み、ハーフ・ブリッジ１６、１８
は、一つまたはそれ以上の物理リンク２０へ接続されて
いる。これらの物理リンクは典型的に、一次バスから離
れている二次バスの配置を使用可能にするための直列バ
スのようなもうひとつのバスである。一次ブリッジと二
次ブリッジの一方または両方は、バス・プロトコルによ
ってこれらのバスと通信するための状態レジスタ２２を
有する。図１に図示する先行技術の一例はフランク・ア
ハーンに与えられた米国特許第６，０７０，２１４号に
見出される。
【０００７】
【発明が解決しようとする課題】本発明は、高速シリア
ル・バスのような物理リンクまたは、電気信号のあらゆ
る接続上で一次バスのひとつのセグメントを、このバス
のもう１つのセグメントから離れて配置することを提供
する。
【０００８】
【課題を解決するための手段】本発明は、階層的ブリッ
ジ・トポロジーではなく、リピータ・トポロジーを使用
する。バス・ブリッジとバス・リピータは、電気システ
ムに類似の利点を提供するが、それらのわずかな機能的
な相違がバス・トポロジーとバス・トポロジー全体にわ
たる帯域幅分布に大きく影響する。バス・ブリッジとバ
ス・リピータは、異なった構成要件を有する。例えば、
バス・リピータは、必要とされる構成が典型的に非常に
少ないかまたは全く無く、システム構成要素とソフトウ
エアに対してトランスペアレントである。
【０００９】本発明のひとつの利点は、一次バスのセグ
メント上のデバイスをリモートに配置する能力である。
【００１０】本発明の追加的な利点は、先行技術のバス
・ブリッジ・トポロジーに比較して、バス・リピータの
ためのプロトコルが低減されていることである。
【００１１】本発明のもうひとつの利点は、先行技術の
バス・ブリッジ・トポロジーに比較して、デコード回路
が低減されていることである。
【００１２】本発明の追加的な利点は、先行技術のバス
・ブリッジ・トポロジーに比較して、バスの階層的構成
への考慮なしに、一つのセグメントから他のセグメント
へ全ての情報を転送できるので、記録時間を低減するこ
とである。これは、バス帯域幅の改良とシステム効率の
改良を結果し得る。
【００１３】
【発明の実施の形態】本発明の好ましい実施例は、図面
の図１ないし図４を参照することにより、最もよく理解
されるが、これら種々の図面の同一で対応する部分に、
同一番号が使用される。
【００１４】本発明は一つのバスの二つのセグメントを
直列バスのような物理リンクにより接続するために、バ
ス・リピータを使用する。全体的な構造は一つのブリッ
ジにいくらか似て見えるかもしれないが、システム内の
トポロジーと機能的動作は異なる。バス・リピータはい
くつかのバス・セグメントの間にバス・デバイス負荷を
分配することにより電気的絶縁を供給するため、または
他の位置へバスを拡張するためにも使用され得る。しか
し、ブリッジに比べて、それはソフトウエア構成要素に
よる構成をほとんどまたはまったく必要としない。バス
・リピータは、他のバス・セグメント・デバイスにより
要求されなかったり、またはどのアドレスを要求すべき
かについて、非標準的な機構により知らされたトランザ
クションを受信したり転送したりする。バス・リピータ
は、ひとつのバス・セグメント・インターフェイス上の
すべてのトランザクションを、他のセグメントへ受信し
転送し得る。バス・リピータは、バス階層内に新しいバ
スを生成せず、バス・インターフェイス規格により典型
的に定義されず、階層的トポロジーをサポートしないバ
ス・インターフェイスのために使用され得る。
【００１５】図２を参照すると、本発明の実施例が示さ
れている。リピータ１００は一次バスの二つの部分を、
セグメントＡ１０２、セグメントＢ１０４へ分離する。
リピータ１００は、一つまたはそれ以上の物理リンク１
１０に接続された二つのハーフ・リピータ回路１０６、
１０８へ分離される。こうしてリピータの一部分は別々
のプリント回路板上で、おそらくは別々の筐体内で、物
理リンクの各々の側に配置される。物理リンクは典型的
に、一対の高速電気信号、物理リンクを供給するための
専用電気信号のセット、一次バスから離れている二次バ
スの設置を可能にするための直列バスのような他のバス
である。これに対して、先行技術のバス・ブリッジは図
１に示すように新しいバスを生成する。
【００１６】図３は本発明のもうひとつの実施例を図示
する。リピーター２００は、バス「Ｘ」を二つのバス・
セグメント２０２、２０４へ分離する。リピーター２０
０は、一つの物理リンクにより分離された二つのハーフ
・リピータ・デバイス（２０６および２０８）からな
る。これらのデバイスは各々バス・セグメント・インタ
ーフェイス・ブロック（２１０および２２０）からな
り、いくつかの実施例では、そのセグメントのためのデ
コード・ロジック（２１１および２２１）からなる。デ
コード・ロジックは、どのサイクルが、他のバス・イン
ターフェイス・セグメントへ受信および転送するかを決
定する。バスは、減算デコードによりサイクルを受信す
ることがあり、これはそのセグメントの他のどのバスも
このサイクルを受信しないことを意味する。減算デコー
ドを通じてデコード・ロジックは、他のセグメントへど
のアドレス範囲を転送すべきかを知ることができる。セ
グメント「Ａ」バス・リピータ・デバイス（１１）のた
めのデコード・ロジックは、セグメント「Ｂ」バス・リ
ピータ・デバイス（２１）のためのデコード・ロジック
と異なり得る。
【００１７】バス・リピータによりトランザクションが
受信されると、このトランザクションに対応するデータ
をも含むトランザクション待ち行列（２１２および２２
２）に配置される。これらトランザクション待ち行列
は、バス・リピータを横切るように定められた任意の数
のペンディングのトランザクションをサポートする。セ
グメント「Ａ」バス・リピータ・デバイス（２１２）の
ためのトランザクション待ち行列は、セグメント「Ｂ」
バス・リピータ・デバイス（２２２）のための待ち行列
と異なり得る。各バス・リピーターは、物理リンクと横
切って情報を転送するための特定のプロトコルへこのト
ランザクションをマップするリンク変換ブロック（２１
３および２２３）をインプリメントし得る。物理リンク
がバス・インターフェイスの追加の専用インスタンスで
ある場合は、これらの変換ブロックは不要である。
【００１８】好ましい実施例において、バス・セグメン
トＡおよび同Ｂは、単一の非階層的ＰＣＩバスである。
リピータ２００は、上述のようなトランザクション・デ
コードを使用し得るし、または他の実施例においては、
リピータは、他のどのデバイスにも要求されないバス上
の全てのトランザクションを中継するだけである。
【００１９】更なる実施例において、物理相互接続リン
クは、ＬＶＤＳ（低電圧差動信号）に使用されるような
一対の高速電気信号からなるか、または、物理リンクを
供給するために専用の電気信号のセットからなる。
【００２０】他の実施例において、物理リンクは、ＬＶ
ＤＳ、ギガビット・イーサネット（登録商標）、Ｉｎｆ
ｉｎｉＢａｎｄ、ＩＥＥＥ１３９４シリアル・バス、ま
たは赤外線またはＲＦ（無線周波数）のような無線リン
ク、またはこれらの組合せのような他のバスであり得
る。
【００２１】本発明を例示的な実施例を参照して説明し
てきたが、この説明は限定的な意味で解されることを意
図していない。これらの例示的な実施例の様々な修正と
組合せが本発明の他の実施例と共に、この説明を参照す
ることにより当業者に明白である。従って、前記の特許
請求の範囲は、そうした修正または実施例のいずれをも
含むことを意図している。
【００２２】以上の説明に関して、さらに以下の項を開
示する。
【００２３】（１） ホスト・バスの信号パスを拡張す
るシステムであって、前記ホスト・バスの第１セグメン
トへ接続された第１リピータ部分と、前記ホスト・バス
の前記第１部分から離れた前記ホスト・バスの第２セグ
メントへ接続された第２リピータ部分を含み、前記第１
リピータ部分と前記第２リピータ部分が直列リンクで接
続されている前記システム。
【００２４】（２） 前記直列リンクが、ＬＶＤＳ、ギ
ガビット・イーサネット（登録商標）、ＩｎｆｉｎｉＢ
ａｎｄ、ＩＥＥＥ１３９４、またはＲＦ無線、赤外線無
線、またはこれらのいずれかの組合せの一つから選択さ
れる第１項記載のシステム。
【００２５】（３） 前記ホスト・バスがＰＣＩバスで
ある第２項記載のシステム。
【００２６】（４） 前記ホストバスは、Ｉｎｔｅｌ１
９９７により定義されたようなＬＰＣ（ロー・ピン・カ
ウント）バスである第２項記載のシステム。
【００２７】（５） 前記リピータ部分の少なくとも一
つが、前記ホスト・バス・セグメントへのインターフェ
イスと、前記インターフェイスに接続されたデーター・
バッファ付きのトランザクション待ち行列と、前記ホス
ト・バスから直列リンク上へ送信されるべき直列ストリ
ームへ着信するトランザクションを変換又は翻訳するた
めに、前記トランザクション待ち行列に接続されたリン
ク変換層（ｌｉｎｋ ｔｒａｎｓｌａｔｉｏｎ ｌａｙ
ｅｒ）を、更に含んでいる第１項記載のシステム。
【００２８】（６） 前記リピータ部分はさらに、前記
ホスト・バス・セグメントへのインターフェイスと、前
記インターフェイスへ接続されたデータ・バッハ付きの
トランザクション待ち行列と、前記ホスト・バスから直
列リンク上へ送信されるべき直列ストリームへ着信する
トランザクションを変換するために、前記トランザクシ
ョン待ち行列に接続されたリンク変換層を、更に含んで
いる第３項記載のシステム。
【００２９】（７） ホスト・バス上のいずれかのトラ
ンザクションを決定して前記直列リンク上で受信し通過
させるために、前記ホスト・バス・セグメントへの前記
インターフェイスに接続されたトランザクション・デコ
ード回路を更に含んでいる第５項記載のシステム。
【００３０】（８） ホスト・バス上のいずれかのトラ
ンザクションを決定して前記直列リンク上で受信し通過
させるために、前記ホスト・バスセグメントへの前記イ
ンターフェイスに接続されたトランザクション・デコー
ド回路を更に含んでいる第７項記載のシステム。
【００３１】（９） ＰＣＩホスト・バスセグメントへ
のインターフェイスと、前記インターフェイスに接続さ
れたデータ・バッファ付きのトランザクション待ち行列
と、前記ホスト・バスから外部直列リンク上へ送信され
るべき直列ストリームへ着信するトランザクションを変
換するために、前記トランザクション待ち行列に接続さ
れたリンク変換層を含んでいるバス・リピータ回路。
【００３２】（１０） ホスト・バス上のいずれかのト
ランザクションを決定して前記直列リンク上で受信し通
過させるために、前記ホスト・バス・セグメントへの前
記インターフェイスに接続されたトランザクション・デ
コード回路をさらに含んでいる第９項記載のシステム。
【００３３】（１１） 前記直列リンクは、ＬＶＤＳ
（Ｆｌａｔｌｉｎｋ）、ＡＣ Ｌｉｎｋ、ＬＰＣリンク
のうちの１つから選択される請求項９記載のリピータ。
【００３４】（１２） バス・リピータは、一つまたは
それ以上のセグメントへ単一のバス・インターフェイス
を分離することにより、電気的な絶縁を提供し、バス・
ブリッジに優るコスト利点を供給し得る。バス・リピー
タにより提供される利点を利用できる電気的設備のクラ
スがあり、これらの利点に加えて、典型的なシングル・
チップ・リピータにより提供され得るよりも大きな距離
によりバス・セグメントを分離する必要がある。本書に
開示されることは、物理リンク１１０により分離された
二つまたはそれ以上の装置からなるリピーター１０６、
１０８を使用することにより、バス・インターフェイス
・セグメント１０２、１０４を生成する方法である。
【図面の簡単な説明】
本発明に特徴的であると思われる新規な諸機能が前記の
特許請求の範囲に提示されている。しかしながら、本発
明自体は、それの他の特徴と利点と共に、添付図面と共
に読まれる前記の詳細な説明を参照することにより最も
よく理解される。
【図１】先行技術の階層的バス分割ブリッジの設計であ
る。
【図２】本発明の実施例による高速リンクにより、一つ
のバスの二つのセグメントを分離するバス・リピーター
である。
【図３】高速リンクにより、一つのバスの二つのセグメ
ントを分離するバス・リピータを有するもうひとつの実
施例である。
【符号の説明】
１００ リピータ １０２ セグメントＡ １０４ セグメントＢ １０６、１０８ ハーフ・リピータ回路 １１０ 物理リンク

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ホスト・バスの信号パスを拡張するシス
    テムであって、 前記ホスト・バスの第１セグメントへ接続された第１リ
    ピータ部分と、 前記ホスト・バスの前記第１部分から離れた前記ホスト
    ・バスの第２セグメントへ接続された第２リピータ部分
    を含み、 前記第１リピータ部分と前記第２リピータ部分が直列リ
    ンクで接続されている前記システム。
JP2001278019A 2000-09-13 2001-09-13 物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント Withdrawn JP2002135290A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23220600P 2000-09-13 2000-09-13
US232206 2000-09-13

Publications (1)

Publication Number Publication Date
JP2002135290A true JP2002135290A (ja) 2002-05-10

Family

ID=22872258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278019A Withdrawn JP2002135290A (ja) 2000-09-13 2001-09-13 物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント

Country Status (3)

Country Link
US (1) US20020078289A1 (ja)
EP (1) EP1189141A3 (ja)
JP (1) JP2002135290A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734852B1 (en) * 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US6594719B1 (en) * 2000-04-19 2003-07-15 Mobility Electronics Inc. Extended cardbus/pc card controller with split-bridge ™technology
US6859853B2 (en) * 2001-05-01 2005-02-22 Sun Microsystems, Inc. Method and apparatus for driving signals on a bus
US20030070027A1 (en) * 2001-10-09 2003-04-10 Yiu-Keung Ng System for interconnecting peripheral host computer and data storage equipment having signal repeater means
US20050232257A1 (en) * 2004-04-15 2005-10-20 Daley Ronald J Integrated interface for a communication system
US7475176B2 (en) * 2006-01-31 2009-01-06 Broadcom Corporation High bandwidth split bus
TWI354213B (en) * 2008-04-01 2011-12-11 Inventec Corp Server
US10002263B2 (en) * 2016-03-16 2018-06-19 Honeywell International Inc. Communications bus line isolator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283781A (en) * 1991-12-23 1994-02-01 Square D Company Apparatus for receiving and modifying a serial data packet from a communications network to indicate its status
US5568619A (en) * 1995-01-05 1996-10-22 International Business Machines Corporation Method and apparatus for configuring a bus-to-bus bridge
US5734850A (en) * 1995-07-05 1998-03-31 National Semiconductor Corporation Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
US5781747A (en) * 1995-11-14 1998-07-14 Mesa Ridge Technologies, Inc. Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
US5999389A (en) * 1996-10-24 1999-12-07 Eaton Corporation Repeater for bus with bus fault isolation
EP0844567A1 (en) * 1996-11-21 1998-05-27 Hewlett-Packard Company Long haul PCI-to-PCI bridge
US5802324A (en) * 1996-12-23 1998-09-01 Compaq Computer Corporation Computer system with PCI repeater between primary bus and second bus
US6363085B1 (en) * 1998-03-23 2002-03-26 Multivideo Labs, Inc. Universal serial bus repeater
US6070214A (en) * 1998-08-06 2000-05-30 Mobility Electronics, Inc. Serially linked bus bridge for expanding access over a first bus to a second bus
US6088752A (en) * 1998-08-06 2000-07-11 Mobility Electronics, Inc. Method and apparatus for exchanging information between buses in a portable computer and docking station through a bridge employing a serial link
JP2002152215A (ja) * 2000-11-07 2002-05-24 Nec Corp 無線通信ネットワークおよび無線通信装置
US20030065869A1 (en) * 2001-10-01 2003-04-03 Francois Balay PCI/LVDS half bridge

Also Published As

Publication number Publication date
EP1189141A2 (en) 2002-03-20
EP1189141A3 (en) 2005-12-28
US20020078289A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
US7953074B2 (en) Apparatus and method for port polarity initialization in a shared I/O device
US7174413B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US7219183B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US7917658B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
US7188209B2 (en) Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US8102843B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US7698483B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
JP3232283B2 (ja) Ｐｃｉバスをサポートするコンピュータ・システム
EP1730646B1 (en) Shared input/output load-store architecture
US6295568B1 (en) Method and system for supporting multiple local buses operating at different frequencies
US6108738A (en) Multi-master PCI bus system within a single integrated circuit
EP1775897B1 (en) Interleaving in a NoC (Network on Chip) employing the AXI protocol
US6754209B1 (en) Method and apparatus for transmitting and receiving network protocol compliant signal packets over a platform bus
US20070025354A1 (en) Method and apparatus for shared i/o in a load/store fabric
US5802333A (en) Network inter-product stacking mechanism in which stacked products appear to the network as a single device
CN107622032B (zh) 一种i2c总线的三线扩展方法及电路
JP2002135290A (ja) 物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント
US20060282605A1 (en) High-speed internal bus architecture for an integrated circuit
US7120722B2 (en) Using information provided through tag space
EP1238494B1 (en) Bridge interface circuit
US5848252A (en) Peripheral component interconnect gateway controller
US20030065869A1 (en) PCI/LVDS half bridge
US20110096786A1 (en) Paired node controllers
JPH0561812A (ja) 情報処理システム
JP2004110224A (ja) データ転送回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202