JP2002124839A - 電圧電流変換回路及び位相同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力電圧−出力電流特性の線形性の範囲が広
い電圧電流変換回路を提供する。内蔵する電圧電流変換
回路からの周波数制御電流が制限電流付近であっても位
相同期動作を良好に行うことができる位相同期回路を提
供する。 【解決手段】 本発明の電圧電流変換回路は、制御端に
入力電圧が与えられる第１のトランジスタと、制御端に
バイアス電圧が与えられる第２のトランジスタとの差動
対を含み、第１及び第２のトランジスタのサイズが異な
ることを特徴とする。本発明の位相同期回路は、電圧電
流変換回路と電流制御発振器とが縦続接続された電圧制
御発振器を含むものであって、電圧電流変換回路とし
て、本発明の電圧電流変換回路を適用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電圧電流変換回路及
び位相同期回路に関し、特には、電流制御発振器を使っ
た位相同期回路、及び、その位相同期回路に好適な電圧
電流変換回路にに関するものである。

【０００２】

【従来の技術】従来の電流制御発振器を用いた位相同期
回路（ＰＬＬ回路）は、図２のブロック図に示すような
ものであった。

【０００３】図２において、入力信号（例えば基準クロ
ック信号）ＲＥＦＣＬＫ及び分周回路（１／Ｎ）５の出
力信号は、位相比較器１に入力され、位相比較器１によ
って位相差が捉えられ、チャージポンプ回路２によって
位相比較結果（位相差情報）に応じた電流をループフィ
ルタ（ＬＰＦ）３に充電あるいは放電させ、制御電圧を
変化させる（平滑化させる）。ループフィルタ３で平滑
化された制御電圧に応じた周波数を有する発振信号を、
電圧制御発振器（ＶＣＯ）４が形成する。この発振信号
が分周回路５によってＮ分周されて位相比較器１にフィ
ードバックされる。

【０００４】なお、電圧制御発振器４からの出力信号
（発振信号）や、分周回路５からの出力信号（分周信
号）が、当該位相同期回路への入力信号に同期した当該
位相同期回路からの出力信号として外部に送出される。

【０００５】電流制御発振器７は、電圧電流変換回路
（Ｖ−Ｉ変換器）６と共に、電圧制御発振器４を構成す
るものとして設けられている。

【０００６】すなわち、ループフィルタ３で平滑化され
た制御電圧を電圧電流変換回路６が制御電流に変換し、
電流制御発振器７がこの制御電流に応じた周波数を有す
る発振信号を形成するようになされている。

【０００７】なお、位相同期回路としては、分周回路を
備えないものもある。また、位相比較器１やループフィ
ルタ３の構成によってはチャージポンプ回路２が不要な
もののあり、チャージポンプ回路２が必要な場合であっ
ても、位相比較器１やループフィルタ３内の構成要素と
してブロック図上、チャージポンプ回路２を記載しない
ことも多くなされている。

【０００８】なお、電圧制御発振器４において、温度条
件、プロセス条件、電源供給電圧等の変化により、同一
の発振周波数の発振信号を出力させる場合であっても、
電圧電流変換回路６からの周波数制御電流は異なってく
る。

【０００９】また、電流制御発振器７において、ロック
時間を速めるためには周波数可変範囲を設定し、期待の
周波数から大きく外れた周波数での発振を避けることが
望まれる。この場合、電圧電流変換回路６において、電
流制限を設けた回路構成が使用される。

【００１０】

【発明が解決しようとする課題】しかしながら、従来に
おいては、満足できる電流制限を設けた電圧電流変換回
路は少なかった。

【００１１】すなわち、従来の電流制限を設けた電圧電
流変換回路の多くは、制限電流付近で入力電圧−出力電
流特性の線形性を保てず、電圧制御発振器（ＶＣＯ）４
として見た場合に、電圧制御発振器の電圧周波数変換係
数が大きく異なって見え同じ定数のループフィルタ３を
用いたときでも、電源電圧変化、温度変化、プロセス変
動により周波数制御電流が制限電流付近に達すると、位
相同期回路がロック状態に入れないという課題を有する
ものであった。

【００１２】そのため、入力電圧−出力電流特性の線形
性の範囲が広い電圧電流変換回路が望まれており、ま
た、内蔵する電圧電流変換回路からの周波数制御電流が
制限電流付近であっても位相同期動作を良好に行うこと
ができる位相同期回路が望まれている。

【００１３】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明の電圧電流変換回路は、制御端に入力
電圧が与えられる第１のトランジスタと、制御端にバイ
アス電圧が与えられる第２のトランジスタとの差動対を
含むものであって、上記第１及び第２のトランジスタの
サイズが異なることを特徴とする。

【００１４】また、第２の本発明の位相同期回路は、電
圧電流変換回路と電流制御発振器とが縦続接続された電
圧制御発振器を含むものであって、電圧電流変換回路と
して、第１の本発明の電圧電流変換回路を適用している
ことを特徴とする。

【００１５】

【発明の実施の形態】（Ａ）実施形態 以下、本発明による電圧電流変換回路及び位相同期回路
の一実施形態を図面を参照しがら詳述する。

【００１６】この実施形態の位相同期回路の全体構成
も、上述した図２で表すことができ、従来の位相同期回
路との相違は、適用されている電圧電流変換回路の詳細
構成である。そこで、以下では、実施形態の電圧電流変
換回路について説明する。

【００１７】（Ａ−１）実施形態の電圧電流変換回路の
構成 図１は、実施形態の電圧電流変換回路の構成を示すブロ
ック図であり、上述した図２との同一、対応部分には同
一符号を付して示している。

【００１８】図１において、２個のＮＭＯＳトランジス
タＭｎ１及びＭｎ２のソースは互いに接続されて差動対
を構成しており、その共通ソースが定電流源Ｉ０を介し
て接地されている。差動対を構成している一方のＮＭＯ
ＳトランジスタＭｎ１のゲートに、ループフィルタ３の
出力制御電圧Ｖｉｎが印加されるようになされており、
他方のＮＭＯＳトランジスタＭｎ２のゲートに、バイア
ス電圧ｂｉａｓＡが印加されるようになされている。

【００１９】ＰＭＯＳトランジスタＭｐ１は、ＮＭＯＳ
トランジスタＭｎ１の負荷機能を担っており、ソースは
電源供給端子Ｖｄｄに接続され、ゲート及びドレインは
ＮＭＯＳトランジスタＭｎ１のドレインに接続されてい
る。ＰＭＯＳトランジスタＭｐ３は、ＮＭＯＳトランジ
スタＭｎ２の負荷機能を担っており、ソースは電源供給
端子Ｖｄｄに接続され、ゲート及びドレインはＮＭＯＳ
トランジスタＭｎ２のドレインに接続されている。

【００２０】ＰＭＯＳトランジスタＭｐ２は出力機能を
担っており、ゲートはＰＭＯＳトランジスタＭｐ１のゲ
ート及びドレインに接続され、ソースは電源供給端子Ｖ
ｄｄに接続され、ドレインは電流制御発振器７の制御電
流入力端子に接続されている。

【００２１】上述した接続から明らかなように、ＰＭＯ
ＳトランジスタＭｐ１及びＭｐ２は、カレントミラー回
路を構成しており、ＰＭＯＳトランジスタＭｐ１を流れ
るドレイン−ソース間電流電流Ｉ１と同じ電流が、ＰＭ
ＯＳトランジスタＭｐ２から、電流制御発振器７に制御
電流Ｉｏｕｔとして流れ込むようになっている。

【００２２】ここで、一般に、差動増幅回路（差動対）
を構成しているトランジスタのサイズは等しく（１：
１）になされているが、この実施形態の電圧電流変換回
路においては、差動増幅回路（差動対）を構成している
ＮＭＯＳトランジスタＭｎ１及びＭｎ２のサイズが異な
るように選定されている。例えば、２：１に選定されて
いる。これは、入力電圧Ｖｉｎ及び出力電流Ｉｏｕｔ間
の制限電流付近での線形性を考慮したためである。

【００２３】（Ａ−２）実施形態の電圧電流変換回路の
動作 以下、実施形態の電圧電流変換回路６の動作を説明す
る。

【００２４】基本的には、入力電圧Ｖｉｎ（及びバイア
ス電圧ＶｂｉａｓＡの電位差）に応じて、定電流Ｉ０
が、ＰＮＭＯＳトランジスタＭｐ１及びＭｐ３を流れる
電流Ｉ１及びＩ２に分配され、ＰＮＭＯＳトランジスタ
Ｍｐ１を流れる電流Ｉ１が、ＰＮＭＯＳトランジスタＭ
ｐ１及びＭｐ２でなるカレントミラー構成により、出力
電流Ｉｏｕｔとなって電流制御発振器７に供給される。

【００２５】ここで、入力電圧Ｖｉｎと出力電流Ｉｏｕ
ｔとが線形であることが重要であり、以下、実施形態の
電圧電流変換回路６を制限電流付近においても、達成し
ていることを説明する。なお、以下では、説明の簡単の
ため、ＮＭＯＳトランジスタＭｎ１及びＭｎ２のサイズ
比を２：１として行う。また、ＮＭＯＳトランジスタＭ
ｎ１及びＭｎ２のソースの電位をＶａとして説明する。

【００２６】なお、実施形態の動作と効果については、
ＮＭＯＳトランジスタＭｎ１及びＭｎ２のサイズ比が
１：１の場合（比較例）と比較すると説明し易いため、
まず、比較例の回路動作を詳しく説明する。なお、比較
例回路は、ＮＭＯＳトランジスタＭｎ１及びＭｎ２のサ
イズ比以外は、実施形態の電圧電流変換回路と同一とす
る。

【００２７】図４は、比較例回路において、図１の点線
内の回路部分における入力電圧Ｖｉｎを一定間隔ずつ増
加させていった場合のＮＭＯＳトランジスタＭｎ１につ
いてのＶＤＳ−Ｉ１特性（Ｉ１はドレイン−ソース間電
流値、ＶＤＳはＮＭＯＳトランジスタＭｎ１のドレイン
−ソース間電圧）を実線で示している。また、図４の破
線は、ＮＭＯＳトランジスタＭｎ１の飽和領域と非飽和
領域との境界線を示しており、境界線でのドレイン−ソ
ース間電圧ＶＤＳ＊はＶＤＳ＊＝Ｖｉｎ−Ｖｔ（Ｖｔは
Ｖａの電圧とＮＭＯＳトランジスタＭｎ１のしきい値電
圧を足した値）で表される。境界線より左側が非飽和領
域、右側が飽和領域となっている。また、図４の点線
は、ＰＭＯＳトランジスタＭｐ１のとるドレイン−ソー
ス間電圧からできる負荷線を示している。ドレイン−ソ
ース間電流値Ｉ１が定電流源Ｉ０での電流値Ｉ０に近づ
くと、ＮＭＯＳトランジスタＭｎ１のドレイン−ソース
間電圧ＶＤＳは急激に落ちる。

【００２８】図４の負荷線（点線）とＮＭＯＳトランジ
スタＭｎ１のＶＤＳ−Ｉ１特性（実線）のグラフの交点
が電圧電流変換回路６の入力電圧−出力電流特性とな
る。図４において、交点を取ってグラフを書き直すと図
３に示すようなＶｉｎ−Ｉ１（Ｉｏｕｔ）特性となる。
図４及び図３より、ＮＭＯＳトランジスタＭｎ１が飽和
領域にいる間はほぼ電圧電流変換は線形に行われている
ことが分かる。すなわち、電流Ｉ１が十分小さい間は、
入力電圧Ｖｉｎに対し、線形的に増加し、制限電流Ｉ０
付近に達すると増加率が低減し、緩やかな曲線に従って
増加することが分かる。

【００２９】出力電流Ｉｏｕｔは、ＰＭＯＳトランジス
タＭｐ１及びＭｐ２で構成されるカレントミラーによ
り、電流Ｉ１と同等の電流が出力される。

【００３０】ＮＭＯＳトランジスタＭｎ１及びＭｎ２が
飽和領域で動作しているときには、（１）式の関係式が
成り立つ。（１）式におけるβは、β＝μ ＣｏｘＷ／
Ｌ（μは電子移動度、Ｃｏｘはゲート容量、Ｗはトラン
ジスタのチャネル幅、Ｌはトランジスタのチャネル長を
示す）を意味する。

【００３１】 Ｖｉｎ−ＶｂｉａｓＡ＝√（２Ｉ１／β）−√（２Ｉ２／β） …（１） （１）式をＩ１で微分してＩ１＝Ｉ０／２となる電流値
における傾きｄＩ１／ｄＶｉｎを計算すると、（２）式
が得られる。

【００３２】 ｄＩ１／ｄＶｉｎ＝√（βＩｏ／２） …（２） しかし、非飽和領域に入ると入力電圧に対する出力電流
の増加率が下がり非線形になる。

【００３３】ここで、電圧電流変換の線形性を伸ばすた
めには、飽和領域及び非飽和領域の境界線（破線）と回
路全体で見た場合の負荷線（点線）の交点における電流
値を高くすることが必要である。

【００３４】この場合、通常、比較例回路における左右
のトランジスタの比率１：１を維持したままトランジス
タサイズを２倍にすることが考えられる。このようにし
た場合の特性は、図５に示すような特性になる。ＮＭＯ
ＳトランジスタＭｎ１及びＭｎ２が飽和領域で動作して
いるときには、（３）式の関係式が成り立つ。

【００３５】 Ｖｉｎ−ＶｂｉａｓＡ＝√（２Ｉ１／２β）−√（２Ｉ２／２β） …（３） （３）式をＩ１で微分してＩ１＝Ｉ０／２となる電流値
における傾きｄＩ１／ｄＶｉｎを計算すると、（４）式
が得られる。

【００３６】 ｄＩ１／ｄＶｉｎ＝√βＩ０／√２ …（４） （２）式及び（４）の比較により、差動増幅回路の電圧
電流変換係数は、元のサイズの場合の√２倍になること
が分かり、ＶＤＳ−Ｉ１特性は、入力電圧の所定ずつの
変化に対し図５の実線に示されるような間隔になる。ま
た、飽和領域と非飽和領域との境界線の傾きは元のトラ
ンジスタサイズのときに比べて急峻になる。しかし、Ｎ
ＭＯＳトランジスタＭｎ１がオフ時の電圧Ｖａは、トラ
ンジスタサイズが元の場合の値より上がるので、負荷線
（点線）は左方向にずれ、負荷線（点線）と、ＮＭＯＳ
トランジスタＭｎ１の飽和傾域と非飽和領域の境界線と
の交点における電流値はほとんど変わらない。図５に関
し、交点を取ってグラフを書き直すと、図３の点線に示
すＶｉｎ−Ｉ１特性になる。図３の点線から、全体的に
電圧電流変換係数は大きくなるが、Ｉ１の大きいとこ
ろ、例えばＩ１が電流値Ａの付近のときにはサイズを変
更する前の回路と同様に線形性がとれていないことが分
かる。すなわち、ＮＭＯＳトランジスタＭｎ１及びＭｎ
２のサイズを等倍ずつ大きくしても、電圧電流変換回路
６としての線形性の延長には繋がっていない。

【００３７】これに対し、実施形態のように、増幅対の
左右のトランジスタ比率を２：１にした場合には、その
特性は図６に示すようになる。図６においても、各曲線
は、図４や図５と同様に示している。

【００３８】ＮＭＯＳトランジスタＭｎ１及びＭｎ２が
飽和領域で動作しているときには、（５）式が成り立
ち、これをＩ１で微分し、Ｉ１＝Ｉ０／２となる電流値
における傾きｄＩ１／ｄＶｉｎを求めると、（６）式が
得られる。

【００３９】 Ｖｉｎ−ＶｂｉａｓＡ＝√（２Ｉ１／２β）−√（２Ｉ２／β） …（５） ｄＩ１／ｄＶｉｎ＝√２βＩｏ／（１＋√２） …（６） （２）式及び（６）式より、差動増幅回路の電圧電流変
換係数は最初に説明した比較例回路の約（４−２√２）
倍になり、ＶＤＳ−Ｉ１特性は、入力電圧の所定ずつの
変化に対し図６の実線に示されるような間隔になる。ま
た、比較例回路に比べ、ＮＭＯＳトランジスタＭｎ１の
飽和領域及び非飽和領域の境界線の傾きが急峻であり、
かつ、ＮＭＯＳトランジスタＭｎ１がオフ時のＶａの電
圧は最初に説明した比較例の電圧電流変換回路と同じ電
圧なので、負荷線が左方向にずれることなく、交点を見
ると高い電流値で非飽和領域に入ることが分かる。

【００４０】すなわち、実施形態の電圧電流変換回路
は、入力電圧−出力電流の線形性を延長できたことにな
る。

【００４１】以上を整理すると、図３から明らかなよう
に、ＮＭＯＳトランジスタＭｎ１及びＭｎ２のサイズを
同じであれば、そのサイズを大きくしても、３つの電流
値Ａ、Ｂ、Ｃ付近で同程度の電圧電流変換係数を得るこ
とはできず、これに対し、実施形態の電圧電流変換回路
では、３つの電流値Ａ、Ｂ、Ｃ付近で同程度の電圧電流
変換係数を得ることができることが分かる。

【００４２】上述したように、出力電流ＩｏｕｔはＰＭ
ＯＳトランジスタＭｐ１及びＭｐ２で構成されるカレン
トミラーにより、電流Ｉ１と同等の電流となる。すなわ
ち、入力電圧Ｖｉｎと出力電流Ｉｏｕｔとの線形性が出
力電流Ｉｏｕｔが大きいときにも達成される。

【００４３】この出力電流Ｉｏｕｔを電流制御発振回路
の７周波数制御電流としているので、実施形態の位相同
期回路では、上述した３つの電流値Ａ、Ｂ、Ｃ付近で使
用しても、ロック状態に入ることができる。

【００４４】（Ａ−３）実施形態の効果 上記実施形態の電圧電流変換回路によれば、電流制限機
能を付加しても、左右のトランジスタサイズを異ならせ
た差動増幅回路を用いることにより、制限される電流値
を大きくすることなく、電圧電流変換機能の線形性を延
長することができる。

【００４５】また、実施形態の位相同期回路によれば、
実施形態の電圧電流変換回路を適用しているので、温度
条件やプロセス変動に強く、同じ定数のループフィルタ
で位相同期ループがロック状態に入れるという効果を奏
する。

【００４６】（Ｂ）他の実施形態 上記実施形態の電圧電流変換回路では、差動増幅器の左
右のトランジスタのサイズ比を２：１としたが、他の比
率にしても良い。例えば、電流制御発振器の特性に応じ
てトランジスタのサイズ比を決定すれば良い。他の比率
は、サイズが同じと見えない例えば、１．１：１以上で
あれば良い。

【００４７】また、カレントミラー回路については、図
１に示した構成のものに限定されず、例えば、カスコー
ド型のカレントミラー回路でも適用可能である。

【００４８】さらに、上記実施形態では、ＰＭＯＳトラ
ンジスタＭｐ１を流れる電流Ｉ１をカレントミラー回路
により出力電流Ｉｏｕｔとするものを示したが、ＰＭＯ
ＳトランジスタＭｐ３を流れる電流Ｉ２をカレントミラ
ー回路により出力電流Ｉｏｕｔとするようにしても良
い。例えば、電流制御発振器が、入力電流と発振周波数
とが逆比例するものであれば、電流Ｉ２を出力電流Ｉｏ
ｕｔとすることが好ましい。

【００４９】さらにまた、上記実施形態では、ＮＭＯＳ
トランジスタＭｎ１のサイズがＮＭＯＳトランジスタＭ
ｎ２のサイズより大きいものを示したが、逆に、ＮＭＯ
ＳトランジスタＭｎ２のサイズがＮＭＯＳトランジスタ
Ｍｎ１のサイズより大き櫛ても良い。このようにして
も、線形性の延長を達成することができる。

【００５０】また、上記実施形態では、ＮＭＯＳトラン
ジスタで差動対を構成しているものを示したが、ＰＭＯ
Ｓトランジスタで差動対を構成しているものにも本発明
を適用できる。さらに、トランジスタの種類も、ＭＯＳ
トランジスタに限定されず、他のユニポーラトランジス
タ（ＭＩＳやＭＥＳ等）であっても良く、バイポーラト
ランジスタでも良い。

【００５１】また、差動対を構成する各トランジスタな
どは、ダーリントン接続されたものであっても良い。要
は、１個のトランジスタと見えるものであれば良く、１
個のトランジスタと見た場合のサイズが異なっていれば
良い。

【００５２】上記実施形態では、電圧電流変換回路が位
相同期回路に適用されている場合を示したが、他の回路
に、本発明の電圧電流変換回路を適用することができ
る。

【００５３】上記位相同期回路の構成は、図２に示した
ものに限定されるものではない。例えば、分周回路を含
まないものであっても良い。要は、電圧電流変換回路を
含むものであれば良い。

【００５４】

【発明の効果】本発明の電圧電流変換回路によれば、差
動対を構成する、制御端に入力電圧が与えられる第１の
トランジスタと、制御端にバイアス電圧が与えられる第
２のトランジスタとのサイズが異なるので、入力電圧−
出力電流特性の線形性の範囲を広くできる。

【００５５】本発明の位相同期回路によれば、電流制御
発振器と共に電圧制御発振器を構成している電圧電流変
換回路として、本発明の電圧電流変換回路を適用したの
で、電圧電流変換回路からの周波数制御電流が制限電流
付近であっても位相同期動作を良好に行うことができる
ようになる。

【図面の簡単な説明】

【図１】実施形態の電圧電流変換回路の構成を示す回路
図である。

【図２】電流制御発振器を用いた位相同期回路を示すブ
ロック図である。

【図３】実施形態の電圧電流変換回路と比較例回路との
入力電圧−出力電流特性の相違を示す説明図である。

【図４】比較例回路（トランジスタサイズ比１：１）で
の差動対の一方のトランジスタの特性を示す説明図であ
る。

【図５】比較例回路（トランジスタサイズ比２：２）で
の差動対の一方のトランジスタの特性を示す説明図であ
る。

【図６】実施形態の電圧電流変換回路（トランジスタサ
イズ比２：１）での差動対の一方のトランジスタの特性
を示す説明図である。

【符号の説明】

１…位相比較器、 ２…チャージポンプ回路、 ３…ループフィルタ（ＬＰＦ）、 ４…電圧制御発振器（ＶＣＯ）、 ５…分周回路（１／Ｎ）、 ６…電圧電流変換回路（Ｖ−Ｉ変換器）、 ７…電流制御発振器、 Ｍｎ１、Ｍｎ２…ＮＭＯＳトランジスタ、 Ｍｐ１、Ｍｐ２、Ｍｐ３…ＰＭＯＳトランジスタ、 Ｉ０…定電流源。

フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA21 FA09 FA16 HA10 HA16 HA17 HA25 HA29 KA00 KA05 KA32 KA41 MA11 MA21 ND01 ND12 ND22 ND23 PD01 TA01 TA02 5J090 AA01 CA21 FA09 FA16 GN01 HA10 HA16 HA17 HA25 HA29 KA00 KA02 KA05 KA09 KA32 KA41 MA11 MA21 TA01 TA02 5J091 AA01 CA21 FA09 FA16 HA10 HA16 HA17 HA25 HA29 KA00 KA02 KA05 KA09 KA32 KA41 MA11 MA21 TA01 TA02 5J106 AA04 CC00 CC01 CC24 CC41 CC52 DD32 JJ01 KK12 LL01

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御端に入力電圧が与えられる第１のト
   ランジスタと、制御端にバイアス電圧が与えられる第２
   のトランジスタとの差動対を含む電圧電流変換回路にお
   いて、 上記第１及び第２のトランジスタのサイズが異なること
   を特徴とする電圧電流変換回路。
2. 【請求項２】 上記第１のトランジスタのサイズが上記
   のトランジスタのサイズより大きいことを特徴とする電
   圧電流変換回路。
3. 【請求項３】 電圧電流変換回路と電流制御発振器とが
   縦続接続された電圧制御発振器を含む位相同期回路にお
   いて、 上記電圧電流変換回路として、請求項１又は２に記載の
   電圧電流変換回路を適用していることを特徴とする位相
   同期回路。