JP2002116913A - Data processor and communication terminal equipment - Google Patents

Data processor and communication terminal equipment

Info

Publication number
JP2002116913A
JP2002116913A JP2000310279A JP2000310279A JP2002116913A JP 2002116913 A JP2002116913 A JP 2002116913A JP 2000310279 A JP2000310279 A JP 2000310279A JP 2000310279 A JP2000310279 A JP 2000310279A JP 2002116913 A JP2002116913 A JP 2002116913A
Authority
JP
Japan
Prior art keywords
dsp
cpu
program data
processing program
modem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000310279A
Other languages
Japanese (ja)
Other versions
JP2002116913A5 (en
Inventor
Kenji Sujita
健二 筋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000310279A priority Critical patent/JP2002116913A/en
Publication of JP2002116913A publication Critical patent/JP2002116913A/en
Publication of JP2002116913A5 publication Critical patent/JP2002116913A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Facsimiles In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a data processor and communication terminal equipment capable of realizing more functions by using one DSP. SOLUTION: This data processor is provided with a CPU 1 for controlling a data processor main body, the DSP 11 with a built-in RAM for storing execution program data for realizing device functions and a ROM 2 for storing at least processing program data for the DSP 11 to be executed by the DSP 11. Prior to the processing start of the DSP 11, the CPU 1 reads the processing program data for the DSP 11 from the ROM 2 and transfers them to the DSP 11. The DSP 11 preserves the processing program data in the RAM and starts the execution of the processing program for the DSP 11 preserved in the RAM. Thus, the number of an exterior ROM required for the processor is limited to one, the processor is miniaturized and processor costs are reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、装置機能を実現す
るDSPを備えたデータ処理装置、および、モデム機能
を実現するDSPを備えた通信端末装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device provided with a DSP for realizing device functions and a communication terminal device provided with a DSP for realizing modem functions.

【0002】[0002]

【従来の技術】従来より、データ処理装置や通信端末装
置などでは、特定の装置機能(例えば、モデム機能な
ど)を実現する手段として、DSP(Digital
Signal Processor;デジタル信号処理
装置)が利用されている。
2. Description of the Related Art Conventionally, in a data processing device, a communication terminal device, or the like, a DSP (Digital) is used as a means for realizing a specific device function (for example, a modem function).
Signal Processor (Digital Signal Processor) is used.

【0003】このDSPは、自身で実行する処理プログ
ラムデータなどの諸データを記憶するとともにワークエ
リアを構成するRAM(Random Access
Memory;ランダム・アクセス・メモリ)を内蔵し
ていることが多く、また、このRAMに保存する処理プ
ログラムデータを書き換えることで、複数の機能を実現
することができる。
The DSP stores various data such as processing program data to be executed by itself, and a RAM (Random Access) constituting a work area.
Memory; a random access memory), and a plurality of functions can be realized by rewriting the processing program data stored in the RAM.

【0004】[0004]

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0005】また、このようにDSPを備えたデータ処
理装置や通信端末装置では、例えば、特開平6−164
655号公報に記載されているもののように、DSPに
実行させる処理プログラムデータを記憶したROM(R
ead Only Memory;リード・オンリ・メ
モリ)をDSPバスに接続し、このROMからDSP用
の処理プログラムデータを読み出して、DSPへ転送す
るようにしている。
In a data processing device and a communication terminal device equipped with a DSP, for example, Japanese Patent Laid-Open No.
No. 655, a ROM (R) storing processing program data to be executed by a DSP.
A read only memory (read only memory) is connected to the DSP bus, and processing program data for the DSP is read from the ROM and transferred to the DSP.

【0006】しかしながら、このような従来装置では、
DSPにROMから処理プログラムデータを転送する機
能を備える必要があり、汎用的なDSPには適用できな
いという不具合があった。また、DSPバスに接続した
ROMにDSP用の処理プログラムデータを記憶してい
るので、使用可能なROMの容量がDSPのバス幅に制
限され、そのために、例えば、複数のモデム機能を実現
する際に必要な容量を確保することが困難となるという
不具合も生じていた。
However, in such a conventional device,
It is necessary to provide the DSP with a function of transferring processing program data from the ROM, and there is a problem that the DSP cannot be applied to a general-purpose DSP. Further, since the processing program data for the DSP is stored in the ROM connected to the DSP bus, the capacity of the usable ROM is limited to the bus width of the DSP, and therefore, for example, when a plurality of modem functions are realized. However, there has been a problem that it is difficult to secure a capacity necessary for the above.

【0007】本発明は、かかる実情に鑑みてなされたも
のであり、1つのDSPを用いて、より多くの機能を実
現することができるようにしたデータ処理装置および通
信端末装置を提供することを目的としている。
The present invention has been made in view of the above circumstances, and provides a data processing device and a communication terminal device capable of realizing more functions using one DSP. The purpose is.

【0008】[0008]

【課題を解決するための手段】本発明は、データ処理装
置本体を制御するためのCPUと、実行プログラムデー
タを記憶するためのRAMを内蔵し、装置機能を実現す
るためのDSPと、上記CPUのバスに接続され、上記
CPUが実行するCPU用処理プログラムデータと上記
DSPが実行するDSP用処理プログラムデータを少な
くとも記憶したROMと、上記CPUと上記DSPとを
接続するためのDSPインターフェース手段を備え、上
記CPUは、上記DSPの処理開始に先立って、上記R
OMより上記DSP用処理プログラムデータを読み出し
て、上記DSPインターフェース手段を介し、上記DS
Pへ転送し、上記DSPは、上記DSPインターフェー
ス手段を介して上記CPUより入力した上記DSP用処
理プログラムデータを上記RAMへ保存し、その保存を
終了すると、上記RAMへ保存した上記DSP用処理プ
ログラムの実行を開始するようにしたものである。ま
た、前記ROMには、前記DSP用処理プログラムデー
タが複数記憶され、前記CPUは、前記DSPに実行さ
せる装置機能に対応した上記DSP用処理プログラムデ
ータを読み出して、前記DSPインターフェース手段を
介し、上記DSPへ転送するようにしたものである。ま
た、前記CPUおよび前記DSPおよび前記DSPイン
ターフェース手段は、同一の半導体装置に組み込まれて
いるものである。
According to the present invention, there is provided a CPU for controlling a data processing apparatus main body, a DSP for incorporating a RAM for storing execution program data, and for realizing the function of the apparatus, and the CPU. ROM, which stores at least a CPU processing program data executed by the CPU and a DSP processing program data executed by the DSP, and a DSP interface means for connecting the CPU and the DSP. Prior to the start of the DSP processing, the CPU
The DSP processing program data is read from the OM, and the DS processing program data is read through the DSP interface means.
P, the DSP stores the DSP processing program data input from the CPU via the DSP interface means in the RAM, and when the storage is completed, the DSP processing program stored in the RAM. Is started. The ROM stores a plurality of the DSP processing program data, and the CPU reads the DSP processing program data corresponding to the device function to be executed by the DSP, and reads the DSP processing program data through the DSP interface means. This is to be transferred to a DSP. Further, the CPU, the DSP, and the DSP interface means are incorporated in the same semiconductor device.

【0009】また、データ処理装置本体を制御するため
のCPUと、上記CPUのバスに接続するとともに、実
行プログラムデータを記憶するためのRAMを内蔵し、
装置機能を実現するためのDSPと、上記CPUのバス
に接続され、上記CPUが実行するCPU用処理プログ
ラムデータと上記DSPが実行するDSP用処理プログ
ラムデータを少なくとも記憶したROMを備え、上記C
PUは、上記DSPの処理開始に先立って、上記ROM
より上記DSP用処理プログラムデータを読み出して、
上記DSPへ転送し、上記DSPは、上記CPUより入
力した上記DSP用処理プログラムデータを上記RAM
へ保存し、その保存を終了すると、上記RAMへ保存し
た上記DSP用処理プログラムの実行を開始するように
したものである。また、前記ROMには、前記DSP用
処理プログラムデータが複数記憶され、前記CPUは、
前記DSPに実行させる装置機能に対応した上記DSP
用処理プログラムデータを読み出して、上記DSPへ転
送するようにしたものである。また、前記CPUおよび
前記DSPは、同一の半導体装置に組み込まれているも
のである。
A CPU for controlling the main body of the data processing apparatus, and a RAM connected to a bus of the CPU and for storing execution program data;
A DSP for realizing device functions, a ROM connected to a bus of the CPU and storing at least CPU processing program data to be executed by the CPU and DSP processing program data to be executed by the DSP;
Prior to the start of the DSP processing, the PU reads the ROM
From the DSP processing program data,
The DSP transfers the DSP processing program data input from the CPU to the RAM.
When the storage is completed, execution of the DSP processing program stored in the RAM is started. The ROM stores a plurality of the DSP processing program data, and the CPU
The DSP corresponding to the device function to be executed by the DSP
The processing program data is read out and transferred to the DSP. The CPU and the DSP are incorporated in the same semiconductor device.

【0010】また、通信端末装置本体を制御するための
CPUと、実行プログラムデータを記憶するためのRA
Mを内蔵し、モデム機能を実現するためのDSPと、上
記CPUのバスに接続され、上記CPUが実行するCP
U用処理プログラムデータと上記DSPが実行するモデ
ム処理プログラムデータを少なくとも記憶したROM
と、上記CPUと上記DSPとを接続するためのDSP
インターフェース手段を備え、上記CPUは、上記DS
Pの処理開始に先立って、上記ROMより上記モデム処
理プログラムデータを読み出して、上記DSPインター
フェース手段を介し、上記DSPへ転送し、上記DSP
は、上記DSPインターフェース手段を介して上記CP
Uより入力した上記モデム処理プログラムデータを上記
RAMへ保存し、その保存を終了すると、上記RAMへ
保存した上記モデム処理プログラムを実行するようにし
たものである。また、前記ROMには、前記モデム処理
プログラムデータが複数記憶され、前記CPUは、前記
DSPに実行させるモデム機能に対応した上記モデム処
理プログラムデータを読み出して、前記DSPインター
フェース手段を介し、上記DSPへ転送するようにした
ものである。また、前記CPUおよび前記DSPおよび
前記DSPインターフェース手段は、同一の半導体装置
に組み込まれている。
Also, a CPU for controlling the communication terminal device main body and an RA for storing execution program data are provided.
M, a DSP for realizing a modem function, and a CP connected to the CPU bus and executed by the CPU.
ROM storing at least U processing program data and modem processing program data to be executed by the DSP
And a DSP for connecting the CPU and the DSP
Interface means, wherein the CPU comprises the DS
Prior to the start of the processing of P, the modem processing program data is read from the ROM and transferred to the DSP via the DSP interface means.
Communicates with the CP via the DSP interface means.
The modem processing program data input from U is stored in the RAM, and when the storage is completed, the modem processing program stored in the RAM is executed. The ROM stores a plurality of the modem processing program data. The CPU reads out the modem processing program data corresponding to the modem function to be executed by the DSP and sends the read data to the DSP via the DSP interface means. It is intended to be transferred. Further, the CPU, the DSP, and the DSP interface means are incorporated in the same semiconductor device.

【0011】また、通信端末装置本体を制御するための
CPUと、上記CPUのバスに接続するとともに、実行
プログラムデータを記憶するためのRAMを内蔵し、モ
デム機能を実現するためのDSPと、上記CPUのバス
に接続され、上記CPUが実行するCPU用処理プログ
ラムデータと上記DSPが実行するモデム処理プログラ
ムデータを少なくとも記憶したROMを備え、上記CP
Uは、上記DSPの処理開始に先立って、上記ROMよ
り上記モデム処理プログラムデータを読み出して、上記
DSPへ転送し、上記DSPは、上記CPUより入力し
た上記モデム処理プログラムデータを上記RAMへ保存
し、その保存を終了すると、上記RAMへ保存した上記
モデム処理プログラムの実行を開始するようにしたもの
である。また、前記ROMには、前記モデム処理プログ
ラムデータが複数記憶され、前記CPUは、前記DSP
に実行させるモデム機能に対応した上記モデム処理プロ
グラムデータを読み出して、上記DSPへ転送するよう
にしたものである。また、前記CPUおよび前記DSP
は、同一の半導体装置に組み込まれているものである。
A DSP for controlling a communication terminal device main body, a DSP connected to a bus of the CPU, and having a built-in RAM for storing execution program data and realizing a modem function. A ROM connected to a bus of the CPU and storing at least CPU processing program data executed by the CPU and modem processing program data executed by the DSP;
U reads the modem processing program data from the ROM and transfers it to the DSP prior to the start of the DSP processing, and the DSP stores the modem processing program data input from the CPU in the RAM. Upon completion of the storage, the execution of the modem processing program stored in the RAM is started. Further, the ROM stores a plurality of the modem processing program data, and the CPU
The modem processing program data corresponding to the modem function to be executed is read out and transferred to the DSP. The CPU and the DSP
Are incorporated in the same semiconductor device.

【0012】[0012]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を詳細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described in detail.

【0013】図1は、本発明の一実施例にかかるグルー
プ3ファクシミリ装置の構成例を示している。
FIG. 1 shows a configuration example of a group 3 facsimile apparatus according to an embodiment of the present invention.

【0014】同図において、CPU(中央処理装置)1
は、このグループ3ファクシミリ装置の各部の制御処
理、および、所定のグループ3ファクシミリ伝送制御手
順処理を行うものであり、ROM2は、CPU1が実行
する制御処理プログラム、および、処理プログラムを実
行するときに必要な各種データなどを記憶するものであ
り、RAM3は、CPU1のワークエリアを構成すると
ともに、このグループ3ファクシミリ装置に固有な各種
の情報を記憶するためのものであり、時計回路4は、現
在時刻情報を出力するためのものである。
In FIG. 1, a CPU (central processing unit) 1
Performs a control process of each unit of the group 3 facsimile apparatus and a predetermined group 3 facsimile transmission control procedure process. The ROM 2 executes a control process program executed by the CPU 1 and a control process program executed by the CPU 1. The RAM 3 stores necessary various data and the like. The RAM 3 constitutes a work area of the CPU 1 and stores various information unique to the group 3 facsimile apparatus. This is for outputting time information.

【0015】スキャナ5は、所定の解像度で原稿画像を
読み取るためのものであり、プロッタ6は、所定の解像
度で画像を記録出力するためのものであり、操作表示部
7は、このファクシミリ装置を操作するためのもので、
各種の操作キー、および、各種の表示器からなる。
The scanner 5 is for reading an original image at a predetermined resolution, the plotter 6 is for recording and outputting an image at a predetermined resolution, and the operation display unit 7 is a facsimile apparatus. To operate,
It consists of various operation keys and various indicators.

【0016】符号化復号化部8は、画信号を符号化圧縮
するとともに、符号化圧縮されている画情報を元の画信
号に復号化するためのものであり、画像蓄積装置9は、
符号化圧縮された状態の画情報を多数記憶するためのも
のである。
The encoding / decoding unit 8 encodes and compresses the image signal and decodes the encoded and compressed image information into the original image signal.
This is for storing a large number of image information in a coded and compressed state.

【0017】網制御装置10は、このグループ3ファク
シミリ装置をアナログ公衆網PSTNに接続するための
ものであり、自動発着信機能を備えている。
The network control device 10 is for connecting this group 3 facsimile apparatus to the analog public network PSTN, and has an automatic transmission / reception function.

【0018】また、DSP11は、グループ3ファクシ
ミリのモデム機能(以下、「グループ3ファクシミリモ
デム機能」という)およびデータモデム機能を実現する
ためのものであり、実行するプログラムデータを記憶す
るためのRAMを内蔵しているとともに、自身の種々の
管理制御を行うための制御プログラムを記憶するための
ROMも内蔵している。また、DSP11は、DSPイ
ンターフェース回路12を介して、CPU1との間でデ
ータのやりとりを行うとともに、回線側の送受信信号
は、網制御装置10との間でやりとりしている。ここ
で、グループ3ファクシミリモデム機能とは、伝送手順
信号をやりとりするための低速モデム機能(V.21モ
デム)、および、おもに画情報をやりとりするための高
速モデム機能(V.17モデム、V.34モデム、V.
29モデム、V.27terモデムなど)を示す。ま
た、DSP11が実行する処理プログラムは、ROM2
に記憶されている(後述)。
The DSP 11 is for realizing a group 3 facsimile modem function (hereinafter referred to as "group 3 facsimile modem function") and a data modem function, and has a RAM for storing program data to be executed. It has a built-in ROM and a ROM for storing a control program for performing various management controls of itself. The DSP 11 exchanges data with the CPU 1 via the DSP interface circuit 12, and exchanges transmission / reception signals on the line side with the network controller 10. Here, the group 3 facsimile modem function includes a low-speed modem function (V.21 modem) for exchanging transmission procedure signals and a high-speed modem function (V.17 modem, V.21 modem) mainly for exchanging image information. 34 modem, V.34.
29 modem, V.29. 27ter modem, etc.). The processing program executed by the DSP 11 is stored in the ROM 2
(Described later).

【0019】これらの、CPU1、ROM2、RAM
3、時計回路4、スキャナ5、プロッタ6、操作表示部
7、符号化復号化部8、画像蓄積装置9、および、網制
御装置10は、内部バス13に接続されており、これら
の各要素間でのデータのやりとりは、主としてこの内部
バス13を介して行われている。
These CPU1, ROM2, RAM
3, a clock circuit 4, a scanner 5, a plotter 6, an operation display unit 7, an encoding / decoding unit 8, an image storage device 9, and a network control device 10 are connected to an internal bus 13 and each of these components The exchange of data between them is mainly performed via the internal bus 13.

【0020】また、CPU1、DSP11、および、D
SPインターフェース回路12を、同一の半導体装置A
SICaに組み込むようにすることで、このグループ3
ファクシミリ装置を構成する部品点数を削減することが
できる。
The CPU 1, the DSP 11, and the D
The SP interface circuit 12 is connected to the same semiconductor device A
By incorporating it into SICa, this group 3
The number of components constituting the facsimile apparatus can be reduced.

【0021】また、ROM2に格納されるプログラムデ
ータの格納領域は、図2(a)に示すように、CPU1
が実行する制御処理プログラムなどが格納されるCPU
用プログラム領域、および、DSP11が実行する処理
プログラムなどが格納されるDSP用プログラム領域に
分割されている。
The storage area of the program data stored in the ROM 2 is, as shown in FIG.
CPU that stores control processing programs to be executed
And a DSP program area in which a processing program executed by the DSP 11 is stored.

【0022】また、DSP用プログラム領域には、同図
(b)に示すように、高速モデム機能としてV.34モ
デム機能を実現するとともに低速モデム機能としてV.
21モデム機能を実現するDSPプログラムデータ#
1、高速モデム機能としてV.17モデム機能を実現す
るとともに低速モデム機能としてV.21モデム機能を
実現するDSPプログラムデータ#2、高速モデム機能
としてV.29モデム機能を実現するとともに低速モデ
ム機能としてV.21モデム機能を実現するDSPプロ
グラムデータ#3、高速モデム機能としてV.27te
rモデム機能を実現するとともに低速モデム機能として
V.21モデム機能を実現するDSPプログラムデータ
#4、および、データモデム機能を実現するためのDS
Pプログラムデータ#5が記憶されている。
In the DSP program area, as shown in FIG. V.34 modem function and V.34 modem function as low-speed modem function.
21 DSP program data # for realizing modem function
V.1 as high-speed modem function V.17 modem function and a low-speed modem function. DSP program data # 2 for realizing the modem function; 29 modem function as well as V.29 modem function as a low-speed modem function. DSP program data # 3 for realizing a modem function; 27te
r modem function as well as V.R. DSP program data # 4 for realizing the modem function 21 and DS for realizing the data modem function
P program data # 5 is stored.

【0023】以上の構成で、例えば、ファクシミリ装置
との間の画情報通信を行う場合、DSP11は、デフォ
ルトでは、高速モデム機能として最も高速なV.34モ
デム機能を実現するとともに低速モデム機能としてV.
21モデム機能を実現する態様に設定されている。
In the above-described configuration, for example, when performing image information communication with a facsimile apparatus, the DSP 11 defaults to the highest speed V.11 as a high-speed modem function. V.34 modem function and V.34 modem function as low-speed modem function.
21 mode is set to realize the modem function.

【0024】すなわち、このデフォルトの状態では、R
OM2からDSPプログラムデータ#1がCPU1から
DSP11へ転送され、DSP11の制御プログラムに
よりDSP11の内蔵RAM(図示略)に記憶され、D
SP11は、内蔵RAMに記憶されるプログラムデータ
を実行する状態に設定され、それにより、高速モデム機
能としてV.34モデム機能を実現するとともに低速モ
デム機能としてV.21モデム機能を実現する。
That is, in this default state, R
The DSP program data # 1 is transferred from the CPU 1 to the DSP 11 from the OM 2 and stored in the built-in RAM (not shown) of the DSP 11 by the control program of the DSP 11,
The SP 11 is set to execute the program data stored in the built-in RAM. V.34 modem function and V.34 modem function as low-speed modem function. 21 modem function is realized.

【0025】CPU1は、画情報通信を行う際、相手端
末との間で機能の交渉等を行うために、はじめに、V.
34モデム機能におけるV.8モデム機能による端末機
能等の交渉動作を行おうとする。このとき、相手端末が
V.34モデム機能を備えている場合、相手端末は、着
信応答としてV.8モデム機能の信号ANSamを送出
する。
At the time of performing image information communication, the CPU 1 first executes V.30 to negotiate a function with a partner terminal.
V.34 modem function. 8 Attempt to negotiate a terminal function or the like using the modem function. At this time, the other party's terminal In the case where the terminal has the modem function, the other party's terminal receives V.34 as an incoming call response. 8 The signal ANSam of the modem function is transmitted.

【0026】したがって、この信号ANSamを受信す
ると、DSP11は、それ以降、V.8モデム機能の端
末機能の交渉処理を行い、それ以降、CPU1は、DS
P11の機能としてV.34モデム機能を維持し、V.
34モデム機能を用いた画情報通信動作を行う。
Therefore, upon receiving this signal ANSam, the DSP 11 thereafter sets the V.A. After the negotiation process of the terminal function of the 8 modem function, the CPU 1
V11 as a function of P11. 34 modem function.
An image information communication operation using a modem function is performed.

【0027】一方、相手端末がV.34モデム機能を備
えていない場合には、着信応答として信号ANSamを
検出できないので、DSP11は、その旨をCPU1へ
通知し、それにより、CPU1は、DSP11のモデム
機能としてV.17モデム機能を選択し、DSP11
へ、その旨を通知する。
On the other hand, if the partner terminal is V. If the DSP 11 does not have the modem function, the signal ANSam cannot be detected as a response to the incoming call, so the DSP 11 notifies the CPU 1 to that effect. 17 Select the modem function
To that effect.

【0028】DSP11は、CPU1より使用するモデ
ム機能が通知されると、その通知されたモデム機能を実
現するために転送すべきDSPプログラムデータの番号
をCPU1へ通知する。この場合、通知されたモデム機
能がV.17モデム機能であるので、対応するDSPプ
ログラムデータの番号として「2」をCPU1へ通知す
る。
When notified of the modem function to be used by the CPU 1, the DSP 11 notifies the CPU 1 of the number of the DSP program data to be transferred to realize the notified modem function. In this case, the notified modem function is V. Since this is a 17-modem function, "2" is notified to the CPU 1 as the number of the corresponding DSP program data.

【0029】それにより、CPU1は、ROM2のDS
Pプログラム領域より、指定された番号のDSPプログ
ラムデータを読み出して、DSP11へ転送する。この
場合には、番号「2」が指定されたので、DSPプログ
ラムデータ#2を読み出して、DSP11へ転送する。
データ転送が終了すると、CPU1は、その旨をDSP
11へ通知する。
As a result, the CPU 1 reads the DS of the ROM 2
The DSP program data of the designated number is read from the P program area and transferred to the DSP 11. In this case, since the number “2” has been designated, the DSP program data # 2 is read and transferred to the DSP 11.
When the data transfer is completed, the CPU 1 notifies the DSP
11 is notified.

【0030】また、DSP11は、CPU1より転送さ
れるDSPプログラムデータを内蔵RAMへ格納し、C
PU1よりデータ転送終了が通知されると、データの格
納動作を終了し、内蔵RAMに格納したDSPプログラ
ムデータを開始する。
The DSP 11 stores the DSP program data transferred from the CPU 1 in the built-in RAM,
When the data transfer end is notified from the PU1, the data storing operation is ended and the DSP program data stored in the built-in RAM is started.

【0031】それにより、それ以降、DSP11は、
V.17モデム機能とV.21モデム機能を備えたグル
ープ3ファクシミリモデムとして機能する。
Accordingly, thereafter, the DSP 11
V. V.17 modem function and V.17. 21 functions as a group 3 facsimile modem having a modem function.

【0032】また、このようにしてV.17モデム機能
を設定した後のグループ3ファクシミリ伝送前手順は、
V.21モデム機能が適用されて、所定の伝送手順信号
がやりとりされ、その伝送前手順において、相手端末で
使用可能なモデム機能が判明し、それがV.17モデム
機能を含む場合には、この状態で、モデムトレーニング
を行う。
In this manner, the V.V. The pre-group 3 facsimile transmission procedure after setting the 17 modem function is:
V. The modem function is applied, a predetermined transmission procedure signal is exchanged, and in the pre-transmission procedure, a modem function usable at the partner terminal is determined. In the case where 17 modem functions are included, modem training is performed in this state.

【0033】このモデムトレーニングにより、V.17
モデム機能を使用可能な旨が判明した場合には、それ以
降の画情報通信動作は、V.17モデム機能を使用して
行う。
By this modem training, V.V. 17
If it is determined that the modem function can be used, the subsequent image information communication operation is performed according to V.30. 17 This is performed using the modem function.

【0034】また、モデムトレーニングにより、V.1
7モデム機能を使用できない旨が判明した場合には、モ
デム速度が1段階下のV.29モデム機能へ、DSP1
1のモデム機能を切り換えて、モデムトレーニングを再
度実行する。また、使用可能なモデム機能が決定される
まで、このモデムトレーニング動作が繰り返し実行され
る。
Also, V.V. 1
If it is determined that the modem function cannot be used, the modem speed is reduced by one step to V.7. DSP1 to 29 modem function
Then, the modem training is switched again and the modem training is executed again. This modem training operation is repeatedly performed until a usable modem function is determined.

【0035】このDSP11のモデム機能の切換えは、
上述と同様に、まず、CPU1から、切り換え先のモデ
ム機能をDSP11へ通知し、DSP11は、その通知
されたモデム機能に対応したプログラム番号を認識し
て、そのプログラム番号をCPU1へ通知する。また、
現在使用中と同じモデム機能が指定された場合には、そ
の旨をCPU1へ通知する。
The switching of the modem function of the DSP 11 is as follows.
As described above, first, the CPU 1 notifies the DSP 11 of the modem function to be switched to, the DSP 11 recognizes the program number corresponding to the notified modem function, and notifies the CPU 1 of the program number. Also,
If the same modem function as that currently in use is specified, the CPU 1 is notified to that effect.

【0036】CPU1は、DSP11よりプログラム番
号が通知された場合、そのプログラム番号に対応したD
SPプログラムデータをROM2より読み出して、DS
P11へ転送し、データ転送を終了すると、その旨をD
SP11へ通知する。また、DSP11より同一モデム
機能が通知された場合には、DSPプログラムデータの
転送は行わない。
When the program number is notified from the DSP 11, the CPU 1 sets the D number corresponding to the program number.
Read the SP program data from ROM2 and read DS
When the data transfer is completed, the
Notify SP11. When the same modem function is notified from the DSP 11, the DSP program data is not transferred.

【0037】また、DSP11は、CPU1よりDSP
プログラムデータが転送されると、内蔵RAMへ格納
し、CPU1よりデータ転送が終了した旨が通知される
と、データの格納動作を終了し、内蔵RAMに格納した
DSPプログラムデータを開始する。
Also, the DSP 11 sends the DSP
When the program data is transferred, the program data is stored in the built-in RAM. When the CPU 1 is notified that the data transfer has been completed, the data storing operation is completed and the DSP program data stored in the built-in RAM is started.

【0038】それにより、それ以降、DSP11は、C
PU1より新たに通知されたモデム機能を備えたグルー
プ3ファクシミリモデムとして機能する。
Accordingly, thereafter, the DSP 11
It functions as a group 3 facsimile modem having a modem function newly notified from PU1.

【0039】このようなモデム機能の切り換え動作は、
画情報伝送前の段階、または、伝送後手順信号として信
号EOMが通知された後のフェーズBを実行するたび
に、送受信端末間でそれぞれ実行され、したがって、C
PU1は、その都度、対応するモデム機能をDSP11
へ(再)設定する。
The switching operation of such a modem function is as follows.
Each time the stage before the image information transmission or the phase B after the signal EOM is notified as the post-transmission procedure signal is executed, it is executed between the transmitting and receiving terminals.
Each time the PU1 transmits the corresponding modem function to the DSP 11
To (re) set.

【0040】図3は、CPU1がDSP11に対してモ
デム機能を設定する際に実行する処理の一例を示してい
る。
FIG. 3 shows an example of processing executed when the CPU 1 sets the modem function for the DSP 11.

【0041】まず、CPU1は、使用するモデム機能を
DSP11へ通知し(処理101)、DSP11より、
使用するモデム機能に対応したDSPプログラムデータ
のプログラム番号を取得する(処理102)。
First, the CPU 1 notifies the DSP 11 of the modem function to be used (process 101).
The program number of the DSP program data corresponding to the modem function to be used is obtained (process 102).

【0042】次いで、CPU1は、DSP11よりモデ
ム機能の変更なしが通知されたかどうかを調べ(判断1
03)、判断103の結果がYESになるときには、こ
の処理を終了する。
Next, the CPU 1 checks whether or not the DSP 11 has notified that the modem function has not been changed (decision 1).
03), when the result of the determination 103 is YES, this processing ends.

【0043】また、DSP11よりいずれかのプログラ
ム番号が通知された場合で、判断103の結果がNOに
なるときには、その通知されたプログラム番号に対応し
たDSPプログラムデータをROM2より読み出して、
DSP11へ転送し(処理104)、このDSPプログ
ラムデータのデータ転送が終了するまで、処理104を
実行する(判断105のNOループ)。
When one of the program numbers is notified from the DSP 11 and the result of the judgment 103 is NO, the DSP program data corresponding to the notified program number is read out from the ROM 2, and
The program is transferred to the DSP 11 (process 104), and the process 104 is executed until the data transfer of the DSP program data is completed (NO loop of the judgment 105).

【0044】DSPプログラムデータのデータ転送を終
了して、判断105の結果がYESになると、CPU1
は、DSP11に対して、データ転送が終了した旨を通
知し(処理106)、この処理を終了する。
When the data transfer of the DSP program data is completed and the result of determination 105 is YES, the CPU 1
Notifies the DSP 11 that the data transfer has been completed (step 106), and ends this processing.

【0045】図4は、DSP11の制御プログラムが実
行するモデム機能の切り換えに関する処理の一例を示し
ている。
FIG. 4 shows an example of processing relating to switching of the modem function executed by the control program of the DSP 11.

【0046】まず、CPU1より、モデム機能が通知さ
れることを待っており(判断201のNOループ)、C
PU1より、モデム機能が通知されると(判断201の
結果がYES)、現在設定されているモデム機能を取得
する(処理202)。
First, the CPU 1 waits for the notification of the modem function (NO loop of decision 201).
When the modem function is notified from PU1 (the result of determination 201 is YES), the currently set modem function is acquired (process 202).

【0047】次いで、通知されたモデム機能が現在設定
されているモデム機能から変更されたかどうかを調べ
(判断203)、同一のモデム機能が通知された場合
で、判断203の結果がNOになるときには、モデム機
能の変更なしをCPU1へ通知して(処理204)、こ
の処理を終了する。
Next, it is checked whether or not the notified modem function has been changed from the currently set modem function (decision 203). If the same modem function is notified and the result of the decision 203 is NO, Then, the CPU 1 is notified that there is no change in the modem function (step 204), and the process is terminated.

【0048】また、モデム機能が変更される場合で、判
断203の結果がYESになるときには、CPU1より
通知されたモデム機能に対応してあらかじめ記憶されて
いるプログラム番号を取得し、そのプログラム番号をC
PU1へ通知する(処理205)。
When the modem function is changed and the result of determination 203 is YES, a program number stored in advance corresponding to the modem function notified from the CPU 1 is obtained, and the program number is changed. C
Notification is sent to PU1 (process 205).

【0049】その後、CPU1より、対応するDSPプ
ログラムデータが転送されてくるので、その転送されて
くるDSPプログラムデータを受信して内蔵RAMへ格
納し(処理206)、このDSPプログラムデータの格
納を、CPU1からデータ転送の終了が通知されるまで
繰り返し行う(判断207のNOループ)。
Thereafter, since the corresponding DSP program data is transferred from the CPU 1, the transferred DSP program data is received and stored in the built-in RAM (step 206). The process is repeated until the CPU 1 notifies the end of the data transfer (NO loop of the judgment 207).

【0050】CPU1よりデータ転送の終了が通知され
て、判断207の結果がYESになるときには、内蔵R
AMに格納したDSPプログラムデータの実行を開始し
(処理208)、この処理を終了する。
When the end of the data transfer is notified from the CPU 1 and the result of the judgment 207 becomes YES, the built-in R
Execution of the DSP program data stored in the AM is started (process 208), and this process ends.

【0051】また、上述した動作説明では、グループ3
ファクシミリモデムのモデム機能を切り換える場合につ
いて説明したが、DSP11にデータモデム機能を実現
させようとする場合にも、上述した動作と同様の動作が
実行される。
In the above description of the operation, group 3
Although the case where the modem function of the facsimile modem is switched has been described, the same operation as the above-described operation is executed when the DSP 11 is to realize the data modem function.

【0052】このようにして、本実施例では、DSP1
1の内蔵RAMに記憶させるDSPプログラムデータ
を、CPU1がアクセス可能なROM2に格納し、必要
なDSPプログラムデータの転送を、CPU1の機能に
より実現しているので、グループ3ファクシミリモデム
に必要な外付けROMの数を1つに制限することがで
き、装置を小型化することができるとともに、装置コス
トを低減することができる。
As described above, in this embodiment, the DSP 1
DSP program data to be stored in the internal RAM 1 is stored in a ROM 2 accessible by the CPU 1, and necessary DSP program data transfer is realized by the function of the CPU 1. The number of ROMs can be limited to one, and the size of the device can be reduced, and the cost of the device can be reduced.

【0053】また、ROM2は、CPU1がアクセス可
能なメモリ空間に配置することができるので、より多く
のDSPプログラムデータを格納させることができ、そ
れによって、DSP11により多様な機能を実現させる
ことができるので、より安価にグループ3ファクシミリ
装置の機能を拡張することができる。
Further, since the ROM 2 can be arranged in a memory space accessible by the CPU 1, it is possible to store more DSP program data, whereby various functions can be realized by the DSP 11. Therefore, the function of the group 3 facsimile apparatus can be expanded at lower cost.

【0054】ところで、上述した実施例では、CPU1
とDSP11とをDSPインターフェース回路12を介
して接続し、CPU1とDSP11とのデータのやりと
りを、このDSPインターフェース回路12を介して行
うようにしているが、DSP11にCPU1のバス(内
部バス13)に接続し、内部バス13を介してデータを
やりとりする機能を備えることで、DSPインターフェ
ース回路12を省略することができる。
In the above embodiment, the CPU 1
And the DSP 11 are connected via the DSP interface circuit 12, and data exchange between the CPU 1 and the DSP 11 is performed via the DSP interface circuit 12. The DSP 11 is connected to the bus (internal bus 13) of the CPU 1. By providing a function of connecting and exchanging data via the internal bus 13, the DSP interface circuit 12 can be omitted.

【0055】図5は、本発明の他の実施例にかかるグル
ープ3ファクシミリ装置の構成例を示している。なお、
同図において、図1と同一部分および相当する部分に
は、同一符号を付している。
FIG. 5 shows a configuration example of a group 3 facsimile apparatus according to another embodiment of the present invention. In addition,
In this figure, the same parts as those in FIG. 1 and corresponding parts are denoted by the same reference numerals.

【0056】同図において、CPU(中央処理装置)1
は、このグループ3ファクシミリ装置の各部の制御処
理、および、所定のグループ3ファクシミリ伝送制御手
順処理を行うものであり、ROM2は、CPU1が実行
する制御処理プログラム、および、処理プログラムを実
行するときに必要な各種データなど、さらに、DSP1
5(後述)が実行するDSPプログラムデータなどを記
憶するものであり、RAM3は、CPU1のワークエリ
アを構成するとともに、このグループ3ファクシミリ装
置に固有な各種の情報を記憶するためのものであり、時
計回路4は、現在時刻情報を出力するためのものであ
る。
In the figure, a CPU (central processing unit) 1
Performs a control process of each unit of the group 3 facsimile apparatus and a predetermined group 3 facsimile transmission control procedure process. The ROM 2 executes a control process program executed by the CPU 1 and a control process program executed by the CPU 1. Various necessary data such as DSP1
5 (to be described later) stores the DSP program data and the like, and the RAM 3 constitutes a work area of the CPU 1 and stores various information unique to the group 3 facsimile apparatus. The clock circuit 4 is for outputting current time information.

【0057】スキャナ5は、所定の解像度で原稿画像を
読み取るためのものであり、プロッタ6は、所定の解像
度で画像を記録出力するためのものであり、操作表示部
7は、このファクシミリ装置を操作するためのもので、
各種の操作キー、および、各種の表示器からなる。
The scanner 5 is for reading an original image at a predetermined resolution, the plotter 6 is for recording and outputting an image at a predetermined resolution, and the operation display unit 7 is a facsimile apparatus. To operate,
It consists of various operation keys and various indicators.

【0058】符号化復号化部8は、画信号を符号化圧縮
するとともに、符号化圧縮されている画情報を元の画信
号に復号化するためのものであり、画像蓄積装置9は、
符号化圧縮された状態の画情報を多数記憶するためのも
のである。
The encoding / decoding section 8 encodes and compresses the image signal and decodes the encoded and compressed image information into the original image signal.
This is for storing a large number of image information in a coded and compressed state.

【0059】網制御装置10は、このグループ3ファク
シミリ装置をアナログ公衆網PSTNに接続するための
ものであり、自動発着信機能を備えている。
The network controller 10 is for connecting the group 3 facsimile apparatus to the analog public network PSTN, and has an automatic transmission / reception function.

【0060】また、DSP11は、グループ3ファクシ
ミリモデム機能およびデータモデム機能を実現するため
のものであり、実行するプログラムデータを記憶するた
めのRAMと、自身の種々の管理制御を行うための制御
プログラムを記憶するためのROMも内蔵しているとと
もに、CPU1のバス(内部バス13(後述))に接続
して、内部バス13を介してデータアクセスする機能を
備えている。また、DSP11は、回線側の送受信信号
は、網制御装置10との間でやりとりしている。ここ
で、グループ3ファクシミリモデム機能とは、伝送手順
信号をやりとりするための低速モデム機能(V.21モ
デム)、および、おもに画情報をやりとりするための高
速モデム機能(V.17モデム、V.34モデム、V.
29モデム、V.27terモデムなど)を示す。
The DSP 11 is for realizing a group 3 facsimile modem function and a data modem function. The DSP 11 stores a RAM for storing program data to be executed, and a control program for performing various management control of itself. And has a function of connecting to a bus (internal bus 13 (described later)) of the CPU 1 and accessing data via the internal bus 13. Further, the DSP 11 exchanges transmission / reception signals on the line side with the network control device 10. Here, the group 3 facsimile modem function includes a low-speed modem function (V.21 modem) for exchanging transmission procedure signals and a high-speed modem function (V.17 modem, V.21 modem) mainly for exchanging image information. 34 modem, V.34.
29 modem, V.29. 27ter modem, etc.).

【0061】これらの、CPU1、ROM2、RAM
3、時計回路4、スキャナ5、プロッタ6、操作表示部
7、符号化復号化部8、画像蓄積装置9、網制御装置1
0、および、DSP15は、内部バス13に接続されて
おり、これらの各要素間でのデータのやりとりは、主と
してこの内部バス13を介して行われている。
These CPU1, ROM2, RAM
3, clock circuit 4, scanner 5, plotter 6, operation display unit 7, encoding / decoding unit 8, image storage device 9, network control device 1.
0 and the DSP 15 are connected to the internal bus 13, and data exchange between these elements is mainly performed through the internal bus 13.

【0062】また、CPU1、および、DSP15を、
同一の半導体装置ASICbに組み込むようにすること
で、このグループ3ファクシミリ装置を構成する部品点
数を削減することができる。
Further, the CPU 1 and the DSP 15
By incorporating the semiconductor device in the same semiconductor device ASICb, the number of components constituting the group 3 facsimile device can be reduced.

【0063】なお、上述した各実施例では、本発明をグ
ループ3ファクシミリ装置に適用した場合について説明
したが、本発明は、他の電子装置、データ処理装置また
は通信端末装置など、DSPを使用する電子装置につい
て、同様にして適用することができる。
In each of the embodiments described above, the case where the present invention is applied to a group 3 facsimile apparatus has been described. However, the present invention uses a DSP such as another electronic apparatus, data processing apparatus or communication terminal apparatus. The same applies to electronic devices.

【0064】[0064]

【発明の効果】以上説明したように、本発明によれば、
データ処理装置本体を制御するためのCPUと、実行プ
ログラムデータを記憶するためのRAMを内蔵し、装置
機能を実現するためのDSPと、上記CPUのバスに接
続され、上記CPUが実行するCPU用処理プログラム
データと上記DSPが実行するDSP用処理プログラム
データを少なくとも記憶したROMと、上記CPUと上
記DSPとを接続するためのDSPインターフェース手
段を備え、上記CPUは、上記DSPの処理開始に先立
って、上記ROMより上記DSP用処理プログラムデー
タを読み出して、上記DSPインターフェース手段を介
し、上記DSPへ転送し、上記DSPは、上記DSPイ
ンターフェース手段を介して上記CPUより入力した上
記DSP用処理プログラムデータを上記RAMへ保存
し、その保存を終了すると、上記RAMへ保存した上記
DSP用処理プログラムの実行を開始するようにしたの
で、装置に必要な外付けROMの数を1つに制限するこ
とができ、装置を小型化することができるとともに、装
置コストを低減することができるという効果を得る。
As described above, according to the present invention,
A CPU for controlling the data processing device main body, a DSP for incorporating a RAM for storing execution program data and realizing device functions, and a CPU connected to a bus of the CPU and executed by the CPU. A ROM that stores at least processing program data and DSP processing program data to be executed by the DSP; and a DSP interface unit for connecting the CPU and the DSP. The CPU performs processing prior to the start of the DSP processing. Reading the DSP processing program data from the ROM, transferring the DSP processing program data to the DSP via the DSP interface means, and the DSP processing the DSP processing program data input from the CPU via the DSP interface means. Save to the above RAM and finish saving Then, since the execution of the DSP processing program stored in the RAM is started, the number of external ROMs required for the apparatus can be limited to one, and the apparatus can be downsized. At the same time, the effect that the apparatus cost can be reduced is obtained.

【0065】また、データ処理装置本体を制御するため
のCPUと、上記CPUのバスに接続するとともに、実
行プログラムデータを記憶するためのRAMを内蔵し、
装置機能を実現するためのDSPと、上記CPUのバス
に接続され、上記CPUが実行するCPU用処理プログ
ラムデータと上記DSPが実行するDSP用処理プログ
ラムデータを少なくとも記憶したROMを備え、上記C
PUは、上記DSPの処理開始に先立って、上記ROM
より上記DSP用処理プログラムデータを読み出して、
上記DSPへ転送し、上記DSPは、上記CPUより入
力した上記DSP用処理プログラムデータを上記RAM
へ保存し、その保存を終了すると、上記RAMへ保存し
た上記DSP用処理プログラムの実行を開始するように
したので、装置に必要な外付けROMの数を1つに制限
することができ、装置を小型化することができるととも
に、装置コストを低減することができるという効果を得
る。
Also, a CPU for controlling the main body of the data processing apparatus, and a RAM connected to the bus of the CPU and for storing execution program data are incorporated therein.
A DSP for realizing device functions, a ROM connected to a bus of the CPU and storing at least CPU processing program data to be executed by the CPU and DSP processing program data to be executed by the DSP;
Prior to the start of the DSP processing, the PU reads the ROM
From the DSP processing program data,
The DSP transfers the DSP processing program data input from the CPU to the RAM.
When the saving is completed, the execution of the DSP processing program saved in the RAM is started, so that the number of external ROMs required for the device can be limited to one. Can be reduced, and the cost of the apparatus can be reduced.

【0066】また、通信端末装置本体を制御するための
CPUと、実行プログラムデータを記憶するためのRA
Mを内蔵し、モデム機能を実現するためのDSPと、上
記CPUのバスに接続され、上記CPUが実行するCP
U用処理プログラムデータと上記DSPが実行するモデ
ム処理プログラムデータを少なくとも記憶したROM
と、上記CPUと上記DSPとを接続するためのDSP
インターフェース手段を備え、上記CPUは、上記DS
Pの処理開始に先立って、上記ROMより上記モデム処
理プログラムデータを読み出して、上記DSPインター
フェース手段を介し、上記DSPへ転送し、上記DSP
は、上記DSPインターフェース手段を介して上記CP
Uより入力した上記モデム処理プログラムデータを上記
RAMへ保存し、その保存を終了すると、上記RAMへ
保存した上記モデム処理プログラムを実行するようにし
たので、装置に必要な外付けROMの数を1つに制限す
ることができ、装置を小型化することができるととも
に、装置コストを低減することができるという効果を得
る。
Further, a CPU for controlling the communication terminal device main body and an RA for storing execution program data are provided.
M, a DSP for realizing a modem function, and a CP connected to the CPU bus and executed by the CPU.
ROM storing at least U processing program data and modem processing program data to be executed by the DSP
And a DSP for connecting the CPU and the DSP
Interface means, wherein the CPU comprises the DS
Prior to the start of the processing of P, the modem processing program data is read from the ROM and transferred to the DSP via the DSP interface means.
Communicates with the CP via the DSP interface means.
The modem processing program data input from U is stored in the RAM, and when the storage is completed, the modem processing program stored in the RAM is executed. Therefore, the number of external ROMs required for the device is reduced by one. In this case, the size of the device can be reduced, and the cost of the device can be reduced.

【0067】また、通信端末装置本体を制御するための
CPUと、上記CPUのバスに接続するとともに、実行
プログラムデータを記憶するためのRAMを内蔵し、モ
デム機能を実現するためのDSPと、上記CPUのバス
に接続され、上記CPUが実行するCPU用処理プログ
ラムデータと上記DSPが実行するモデム処理プログラ
ムデータを少なくとも記憶したROMを備え、上記CP
Uは、上記DSPの処理開始に先立って、上記ROMよ
り上記モデム処理プログラムデータを読み出して、上記
DSPへ転送し、上記DSPは、上記CPUより入力し
た上記モデム処理プログラムデータを上記RAMへ保存
し、その保存を終了すると、上記RAMへ保存した上記
モデム処理プログラムの実行を開始するようにしたの
で、装置に必要な外付けROMの数を1つに制限するこ
とができ、装置を小型化することができるとともに、装
置コストを低減することができるという効果を得る。
A DSP for controlling a communication terminal device main body, a DSP for connecting to a bus of the CPU and having a built-in RAM for storing execution program data, and for realizing a modem function, A ROM connected to a bus of the CPU and storing at least CPU processing program data executed by the CPU and modem processing program data executed by the DSP;
U reads the modem processing program data from the ROM and transfers it to the DSP prior to the start of the DSP processing, and the DSP stores the modem processing program data input from the CPU in the RAM. When the storage is completed, the execution of the modem processing program stored in the RAM is started, so that the number of external ROMs required for the apparatus can be limited to one, and the apparatus can be downsized. And at the same time, it is possible to reduce the cost of the apparatus.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例にかかるグループ3ファクシ
ミリ装置の構成例を示したブロック図。
FIG. 1 is a block diagram showing a configuration example of a group 3 facsimile apparatus according to one embodiment of the present invention.

【図2】ROM2に格納されるプログラムデータの格納
領域の分割態様、および、DSPプログラムデータの格
納態様の一例を示した概略図。
FIG. 2 is a schematic diagram showing an example of a manner of dividing a storage area of program data stored in a ROM 2 and an example of a manner of storing DSP program data.

【図3】CPU1がDSP11に対してモデム機能を設
定する際に実行する処理の一例を示したフローチャー
ト。
FIG. 3 is a flowchart showing an example of processing executed when the CPU 1 sets a modem function for the DSP 11.

【図4】DSP11の制御プログラムが実行するモデム
機能の切り換えに関する処理の一例を示したフローチャ
ート。
FIG. 4 is a flowchart illustrating an example of a process related to switching of a modem function executed by a control program of the DSP 11;

【図5】本発明の他の実施例にかかるグループ3ファク
シミリ装置の構成例を示したブロック図。
FIG. 5 is a block diagram showing a configuration example of a group 3 facsimile apparatus according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 CPU(中央処理装置) 2 ROM(リード・オンリ・メモリ) 11,15 DSP(デジタル信号処理装置) 1 CPU (Central Processing Unit) 2 ROM (Read Only Memory) 11, 15 DSP (Digital Signal Processing Unit)

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 データ処理装置本体を制御するためのC
PUと、 実行プログラムデータを記憶するためのRAMを内蔵
し、装置機能を実現するためのDSPと、 上記CPUのバスに接続され、上記CPUが実行するC
PU用処理プログラムデータと上記DSPが実行するD
SP用処理プログラムデータを少なくとも記憶したRO
Mと、 上記CPUと上記DSPとを接続するためのDSPイン
ターフェース手段を備え、 上記CPUは、上記DSPの処理開始に先立って、上記
ROMより上記DSP用処理プログラムデータを読み出
して、上記DSPインターフェース手段を介し、上記D
SPへ転送し、 上記DSPは、上記DSPインターフェース手段を介し
て上記CPUより入力した上記DSP用処理プログラム
データを上記RAMへ保存し、その保存を終了すると、
上記RAMへ保存した上記DSP用処理プログラムの実
行を開始することを特徴とするデータ処理装置。
1. A C for controlling a data processing apparatus main body.
A built-in PU, a RAM for storing execution program data, and a DSP for realizing device functions; and a C connected to the CPU bus and executed by the CPU.
PU processing program data and D executed by the DSP
RO storing at least SP processing program data
M; and DSP interface means for connecting the CPU and the DSP. The CPU reads the DSP processing program data from the ROM prior to the start of the DSP processing, and executes the DSP interface means. Through the above D
Transfer to the SP, the DSP saves the DSP processing program data input from the CPU via the DSP interface means in the RAM, and when the saving is completed,
A data processing apparatus for starting execution of the DSP processing program stored in the RAM.
【請求項2】 前記ROMには、前記DSP用処理プロ
グラムデータが複数記憶され、前記CPUは、前記DS
Pに実行させる装置機能に対応した上記DSP用処理プ
ログラムデータを読み出して、前記DSPインターフェ
ース手段を介し、上記DSPへ転送することを特徴とす
る請求項1記載のデータ処理装置。
2. The ROM stores a plurality of the DSP processing program data.
2. The data processing apparatus according to claim 1, wherein the processing program data for the DSP corresponding to the function of the apparatus to be executed by the P is read and transferred to the DSP via the DSP interface means.
【請求項3】 前記CPUおよび前記DSPおよび前記
DSPインターフェース手段は、同一の半導体装置に組
み込まれていることを特徴とする請求項1または請求項
2記載のデータ処理装置。
3. The data processing apparatus according to claim 1, wherein said CPU, said DSP, and said DSP interface means are incorporated in the same semiconductor device.
【請求項4】 データ処理装置本体を制御するためのC
PUと、 上記CPUのバスに接続するとともに、実行プログラム
データを記憶するためのRAMを内蔵し、装置機能を実
現するためのDSPと、 上記CPUのバスに接続され、上記CPUが実行するC
PU用処理プログラムデータと上記DSPが実行するD
SP用処理プログラムデータを少なくとも記憶したRO
Mを備え、 上記CPUは、上記DSPの処理開始に先立って、上記
ROMより上記DSP用処理プログラムデータを読み出
して、上記DSPへ転送し、 上記DSPは、上記CPUより入力した上記DSP用処
理プログラムデータを上記RAMへ保存し、その保存を
終了すると、上記RAMへ保存した上記DSP用処理プ
ログラムの実行を開始することを特徴とするデータ処理
装置。
4. A C for controlling a data processing device main body.
A PU for connecting to a bus of the CPU and having a built-in RAM for storing execution program data and realizing device functions; and a C / C connected to the bus of the CPU and executed by the CPU.
PU processing program data and D executed by the DSP
RO storing at least SP processing program data
M, the CPU reads the DSP processing program data from the ROM and transfers the DSP processing program data to the DSP prior to the start of the DSP processing, and the DSP executes the DSP processing program input from the CPU. A data processing device, wherein data is stored in the RAM, and when the storage is completed, execution of the DSP processing program stored in the RAM is started.
【請求項5】 前記ROMには、前記DSP用処理プロ
グラムデータが複数記憶され、前記CPUは、前記DS
Pに実行させる装置機能に対応した上記DSP用処理プ
ログラムデータを読み出して、上記DSPへ転送するこ
とを特徴とする請求項4記載のデータ処理装置。
5. The ROM stores a plurality of the DSP processing program data, and the CPU stores the DSP processing program data.
5. The data processing device according to claim 4, wherein said DSP process program data corresponding to the device function to be executed by P is read and transferred to said DSP.
【請求項6】 前記CPUおよび前記DSPは、同一の
半導体装置に組み込まれていることを特徴とする請求項
4または請求項5記載のデータ処理装置。
6. The data processing device according to claim 4, wherein the CPU and the DSP are incorporated in the same semiconductor device.
【請求項7】 通信端末装置本体を制御するためのCP
Uと、 実行プログラムデータを記憶するためのRAMを内蔵
し、モデム機能を実現するためのDSPと、 上記CPUのバスに接続され、上記CPUが実行するC
PU用処理プログラムデータと上記DSPが実行するモ
デム処理プログラムデータを少なくとも記憶したROM
と、 上記CPUと上記DSPとを接続するためのDSPイン
ターフェース手段を備え、 上記CPUは、上記DSPの処理開始に先立って、上記
ROMより上記モデム処理プログラムデータを読み出し
て、上記DSPインターフェース手段を介し、上記DS
Pへ転送し、 上記DSPは、上記DSPインターフェース手段を介し
て上記CPUより入力した上記モデム処理プログラムデ
ータを上記RAMへ保存し、その保存を終了すると、上
記RAMへ保存した上記モデム処理プログラムを実行す
ることを特徴とする通信端末装置。
7. A CP for controlling a communication terminal device main body.
U, a built-in RAM for storing execution program data, a DSP for implementing a modem function, and a C connected to the CPU bus and executed by the CPU.
ROM storing at least PU processing program data and modem processing program data to be executed by the DSP
And DSP interface means for connecting the CPU and the DSP. The CPU reads the modem processing program data from the ROM before starting the processing of the DSP, and via the DSP interface means. , DS above
P, the DSP stores the modem processing program data input from the CPU via the DSP interface means in the RAM, and upon completion of the storage, executes the modem processing program stored in the RAM. A communication terminal device.
【請求項8】 前記ROMには、前記モデム処理プログ
ラムデータが複数記憶され、前記CPUは、前記DSP
に実行させるモデム機能に対応した上記モデム処理プロ
グラムデータを読み出して、前記DSPインターフェー
ス手段を介し、上記DSPへ転送することを特徴とする
請求項7記載の通信端末装置。
8. The ROM stores a plurality of the modem processing program data, and the CPU
8. The communication terminal device according to claim 7, wherein said modem processing program data corresponding to a modem function to be executed is read out and transferred to said DSP via said DSP interface means.
【請求項9】 前記CPUおよび前記DSPおよび前記
DSPインターフェース手段は、同一の半導体装置に組
み込まれていることを特徴とする請求項7または請求項
8記載の通信端末装置。
9. The communication terminal device according to claim 7, wherein said CPU, said DSP and said DSP interface means are incorporated in the same semiconductor device.
【請求項10】 通信端末装置本体を制御するためのC
PUと、 上記CPUのバスに接続するとともに、実行プログラム
データを記憶するためのRAMを内蔵し、モデム機能を
実現するためのDSPと、 上記CPUのバスに接続され、上記CPUが実行するC
PU用処理プログラムデータと上記DSPが実行するモ
デム処理プログラムデータを少なくとも記憶したROM
を備え、 上記CPUは、上記DSPの処理開始に先立って、上記
ROMより上記モデム処理プログラムデータを読み出し
て、上記DSPへ転送し、 上記DSPは、上記CPUより入力した上記モデム処理
プログラムデータを上記RAMへ保存し、その保存を終
了すると、上記RAMへ保存した上記モデム処理プログ
ラムの実行を開始することを特徴とする通信端末装置。
10. A C for controlling a communication terminal device main body.
A PU for connecting to a bus of the CPU and having a built-in RAM for storing execution program data and realizing a modem function; and a C / C connected to the bus of the CPU and executed by the CPU.
ROM storing at least PU processing program data and modem processing program data to be executed by the DSP
The CPU reads the modem processing program data from the ROM and transfers the data to the DSP prior to the start of the DSP processing, and the DSP reads the modem processing program data input from the CPU. A communication terminal device, wherein the communication terminal device is stored in a RAM, and when the storage is completed, execution of the modem processing program stored in the RAM is started.
【請求項11】 前記ROMには、前記モデム処理プロ
グラムデータが複数記憶され、前記CPUは、前記DS
Pに実行させるモデム機能に対応した上記モデム処理プ
ログラムデータを読み出して、上記DSPへ転送するこ
とを特徴とする請求項10記載の通信端末装置。
11. The ROM stores a plurality of the modem processing program data, and the CPU
11. The communication terminal device according to claim 10, wherein the modem processing program data corresponding to a modem function to be executed by P is read and transferred to the DSP.
【請求項12】 前記CPUおよび前記DSPは、同一
の半導体装置に組み込まれていることを特徴とする請求
項10または請求項11記載の通信端末装置。
12. The communication terminal device according to claim 10, wherein said CPU and said DSP are incorporated in the same semiconductor device.
JP2000310279A 2000-10-11 2000-10-11 Data processor and communication terminal equipment Pending JP2002116913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000310279A JP2002116913A (en) 2000-10-11 2000-10-11 Data processor and communication terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000310279A JP2002116913A (en) 2000-10-11 2000-10-11 Data processor and communication terminal equipment

Publications (2)

Publication Number Publication Date
JP2002116913A true JP2002116913A (en) 2002-04-19
JP2002116913A5 JP2002116913A5 (en) 2006-03-02

Family

ID=18790269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000310279A Pending JP2002116913A (en) 2000-10-11 2000-10-11 Data processor and communication terminal equipment

Country Status (1)

Country Link
JP (1) JP2002116913A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076481A1 (en) * 2004-02-10 2005-08-18 Matsushita Electric Industrial Co., Ltd. Encoding/decoding device
JP2010218274A (en) * 2009-03-17 2010-09-30 Mitsubishi Electric Corp Radio base station and radio communication method switching method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076481A1 (en) * 2004-02-10 2005-08-18 Matsushita Electric Industrial Co., Ltd. Encoding/decoding device
KR100824174B1 (en) * 2004-02-10 2008-04-21 마츠시타 덴끼 산교 가부시키가이샤 Encoding/decoding device
US7400275B2 (en) 2004-02-10 2008-07-15 Matsushita Electric Industrial Co., Ltd. Encoding/decoding device for compressing or expanding digital data
JP2010218274A (en) * 2009-03-17 2010-09-30 Mitsubishi Electric Corp Radio base station and radio communication method switching method

Similar Documents

Publication Publication Date Title
JPH1065866A (en) Facsimile equipment
JP2609098B2 (en) Digital facsimile machine
JP3059520B2 (en) Data processing device and facsimile device
JP2002116913A (en) Data processor and communication terminal equipment
US5956155A (en) Facsimile apparatus having a modem function
US5835234A (en) Facsimile modem and data processing method
JP3005412B2 (en) Facsimile machine
JP3497315B2 (en) Communication method using serial interface
JPH09130528A (en) Facsimile equipment
JP2576429B2 (en) Facsimile machine
JP3295044B2 (en) Image data transfer device
JP3917381B2 (en) Communication terminal device
JPS59127462A (en) Facsimile equipment
JP3003602B2 (en) Communication terminal device
JPH10224577A (en) Picture processor
JP2001103268A (en) Image communication apparatus, its control method and recording medium
JPH10304123A (en) Facsimile equipment and image read system
JPH09261365A (en) Communication equipment
JPH10336342A (en) Facsimile equipment
JPH09298625A (en) Facsimile communication system and transmission method therefor
JPH09261401A (en) Facsimile equipment with bi-directional interface
JPH07250232A (en) Facsimile communication equipment and its control method
JPH05284266A (en) Facsimile equipment
JP2004048159A (en) Line extender and facsimile
JPH02151459A (en) Recording apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227