JP2002111540A - フェージングチャネルにおいて複数シーケンスを検出し識別するためのセグメント化アーキテクチャ - Google Patents
フェージングチャネルにおいて複数シーケンスを検出し識別するためのセグメント化アーキテクチャInfo
- Publication number
- JP2002111540A JP2002111540A JP2001284240A JP2001284240A JP2002111540A JP 2002111540 A JP2002111540 A JP 2002111540A JP 2001284240 A JP2001284240 A JP 2001284240A JP 2001284240 A JP2001284240 A JP 2001284240A JP 2002111540 A JP2002111540 A JP 2002111540A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- fht
- correlator
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
- H04B1/70752—Partial correlation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 移動局が高速で移動中の場合、シフトレジス
タに供給される信号は高速フェージングを受け、シフト
レジスタが受信するシーケンスは部分的に破損し、低い
ＦＨＴ出力を生成する。結果、閾値と比較するＦＨＴ出
力は閾値を超えず、受信したシグネチャシーケンスを検
出または識別することができない。 【解決手段】 セグメント化した相関器およびＦＨＴ
（高速アダマール変換）アーキテクチャを用いて、高速
フェージング環境において既知のシーケンスを検出し識
別する。サンプルまたはデータの入力シーケンスがブロ
ックにセグメント化される。各ブロックは、相関器／Ｆ
ＨＴセグメントを用いて個々に検出される。各相関器／
ＦＨＴセグメントの出力を識別する各シーケンスは、他
の相関器／ＦＨＴセグメントの対応する出力と加算され
る。各和は閾値と比較され、特定のシーケンスが検出さ
れ識別されたか否かを判断する。
タに供給される信号は高速フェージングを受け、シフト
レジスタが受信するシーケンスは部分的に破損し、低い
ＦＨＴ出力を生成する。結果、閾値と比較するＦＨＴ出
力は閾値を超えず、受信したシグネチャシーケンスを検
出または識別することができない。 【解決手段】 セグメント化した相関器およびＦＨＴ
（高速アダマール変換）アーキテクチャを用いて、高速
フェージング環境において既知のシーケンスを検出し識
別する。サンプルまたはデータの入力シーケンスがブロ
ックにセグメント化される。各ブロックは、相関器／Ｆ
ＨＴセグメントを用いて個々に検出される。各相関器／
ＦＨＴセグメントの出力を識別する各シーケンスは、他
の相関器／ＦＨＴセグメントの対応する出力と加算され
る。各和は閾値と比較され、特定のシーケンスが検出さ
れ識別されたか否かを判断する。
Description
【０００１】
【発明の属する技術分野】関連する主題は、本明細書と
同時出願された以下の出願に開示されている：「フェー
ジングチャネルにおいて信号を検出するためのセグメン
ト化された相関器アーキテクチャ（Segmented Correlat
or Architecture For Signal Detection In Fading Cha
nnels）」と題する米国特許出願第０９／６６５，５１
１号。本発明は通信に関し、特に無線通信に関する。
同時出願された以下の出願に開示されている：「フェー
ジングチャネルにおいて信号を検出するためのセグメン
ト化された相関器アーキテクチャ（Segmented Correlat
or Architecture For Signal Detection In Fading Cha
nnels）」と題する米国特許出願第０９／６６５，５１
１号。本発明は通信に関し、特に無線通信に関する。
【０００２】
【従来の技術】無線通信は、移動通信局と基地局との間
に音声またはデータの通信チャネルを作成することを含
む。通信チャネルのセットアップには、通常、移動局が
基地局によって監視されるアクセスチャネル上で既知の
シーケンスを送信することを含む。基地局は既知のシー
ケンスを検出し、移動局と基地局との間のタイミング差
推定等の機能にこれを用いる。
に音声またはデータの通信チャネルを作成することを含
む。通信チャネルのセットアップには、通常、移動局が
基地局によって監視されるアクセスチャネル上で既知の
シーケンスを送信することを含む。基地局は既知のシー
ケンスを検出し、移動局と基地局との間のタイミング差
推定等の機能にこれを用いる。
【０００３】移動局によりアクセスチャネルを介して基
地局に送信される信号は、通常、Ｓ個のシンボルを含む
Ｍ個の可能なシグネチャシーケンスのうちの１つに基づ
く既知のシーケンスを含む。このようなシステムの１つ
においては、Ｍ＝１６個の異なるシグネチャシーケンス
を利用でき、各シグネチャシーケンスは、Ｓ＝１６個の
シンボルを含む。ＵＭＴＳ Ｗ―ＣＤＭＡは、１６長ウ
ォルシュ−アダマールシーケンスをシグネチャシーケン
スとして用いる。これらシーケンスは当分野で周知であ
り、3GPP TSG RAN「拡散と変調（Spreading and Modula
tion）（FDD）」(TS25.213V3.2.b.)の第１５、１６頁に
記載されている。１６シンボルシグネチャシーケンスの
うちの１つが選択されると、これを用いて、基地局に送
信するシーケンスを生成する。図１は、どのように送信
シーケンスが１６シンボルシグネチャシーケンスから生
成されるかを示したものである。シーケンス１０は、シ
ンボル期間１２を有する１６シンボルシグネチャシーケ
ンスを表し、ここで各シンボルは＋１または−１であ
る。１６シンボル期間はそれぞれＣのチップすなわちサ
ンプル期間１４に分割され、この例ではＣ＝２５６であ
る。その結果、シグネチャシーケンスは総計Ｋのチップ
すなわちサンプル期間を含むことになり、ここではＫ＝
４，０９６である（Ｓ＝１６シンボル期間×シンボル期
間当たりＣ＝２５６のチップ期間）。シグネチャシーケ
ンスを用いて、インタリーブドシーケンス１８を生成す
る。インタリーブドシーケンスは２５６（Ｋ／Ｃ）の反
復期間２０を含み、該反復期間２０はそれぞれ１６
（Ｓ）チップ期間２２、総計で４，０９６（Ｋ）のチッ
プ期間を有する。インタリーブドシーケンスは、シグネ
チャシーケンス１０のシンボル期間０〜１５の最初のチ
ップ期間のシンボル値を用いて、インタリーブドシーケ
ンス１８の反復期間０の最初の１６チップ期間を埋める
ことで作成される。インタリーブドシーケンス１８の反
復期間１のチップ期間は、シグネチャシーケンス１０の
１６シンボル期間それぞれの二番目のチップ期間におけ
るシンボル値を用いて埋められる。同様に、インタリー
ブドシーケンス１８の反復期間２のチップ期間は、シグ
ネチャシーケンス１０のシンボル期間０〜１５の三番目
のチップ期間におけるシンボル値を用いて埋められる。
このプロセスは、最後の反復期間（反復期間２５５）の
１６チップ期間が、シグネチャシーケンス１０の１６シ
ンボル期間それぞれの最後のチップ期間におけるシンボ
ル値を用いて埋められるまで続けられる。その結果、イ
ンタリーブドシーケンス１８は、１６チップ期間をそれ
ぞれ含む２５６反復期間からなる。各反復期間は、シグ
ネチャシーケンス１０の各シンボル期間からの１つのチ
ップ期間の値に等しい値を有する１６チップ期間を含
む。したがって、シグネチャシーケンス１０のシンボル
期間０〜１５のサンプルは、インタリーブドシーケンス
１８の各反復期間のチップ０〜１５それぞれに含まれ
る。
地局に送信される信号は、通常、Ｓ個のシンボルを含む
Ｍ個の可能なシグネチャシーケンスのうちの１つに基づ
く既知のシーケンスを含む。このようなシステムの１つ
においては、Ｍ＝１６個の異なるシグネチャシーケンス
を利用でき、各シグネチャシーケンスは、Ｓ＝１６個の
シンボルを含む。ＵＭＴＳ Ｗ―ＣＤＭＡは、１６長ウ
ォルシュ−アダマールシーケンスをシグネチャシーケン
スとして用いる。これらシーケンスは当分野で周知であ
り、3GPP TSG RAN「拡散と変調（Spreading and Modula
tion）（FDD）」(TS25.213V3.2.b.)の第１５、１６頁に
記載されている。１６シンボルシグネチャシーケンスの
うちの１つが選択されると、これを用いて、基地局に送
信するシーケンスを生成する。図１は、どのように送信
シーケンスが１６シンボルシグネチャシーケンスから生
成されるかを示したものである。シーケンス１０は、シ
ンボル期間１２を有する１６シンボルシグネチャシーケ
ンスを表し、ここで各シンボルは＋１または−１であ
る。１６シンボル期間はそれぞれＣのチップすなわちサ
ンプル期間１４に分割され、この例ではＣ＝２５６であ
る。その結果、シグネチャシーケンスは総計Ｋのチップ
すなわちサンプル期間を含むことになり、ここではＫ＝
４，０９６である（Ｓ＝１６シンボル期間×シンボル期
間当たりＣ＝２５６のチップ期間）。シグネチャシーケ
ンスを用いて、インタリーブドシーケンス１８を生成す
る。インタリーブドシーケンスは２５６（Ｋ／Ｃ）の反
復期間２０を含み、該反復期間２０はそれぞれ１６
（Ｓ）チップ期間２２、総計で４，０９６（Ｋ）のチッ
プ期間を有する。インタリーブドシーケンスは、シグネ
チャシーケンス１０のシンボル期間０〜１５の最初のチ
ップ期間のシンボル値を用いて、インタリーブドシーケ
ンス１８の反復期間０の最初の１６チップ期間を埋める
ことで作成される。インタリーブドシーケンス１８の反
復期間１のチップ期間は、シグネチャシーケンス１０の
１６シンボル期間それぞれの二番目のチップ期間におけ
るシンボル値を用いて埋められる。同様に、インタリー
ブドシーケンス１８の反復期間２のチップ期間は、シグ
ネチャシーケンス１０のシンボル期間０〜１５の三番目
のチップ期間におけるシンボル値を用いて埋められる。
このプロセスは、最後の反復期間（反復期間２５５）の
１６チップ期間が、シグネチャシーケンス１０の１６シ
ンボル期間それぞれの最後のチップ期間におけるシンボ
ル値を用いて埋められるまで続けられる。その結果、イ
ンタリーブドシーケンス１８は、１６チップ期間をそれ
ぞれ含む２５６反復期間からなる。各反復期間は、シグ
ネチャシーケンス１０の各シンボル期間からの１つのチ
ップ期間の値に等しい値を有する１６チップ期間を含
む。したがって、シグネチャシーケンス１０のシンボル
期間０〜１５のサンプルは、インタリーブドシーケンス
１８の各反復期間のチップ０〜１５それぞれに含まれ
る。
【０００４】移動局から基地局に送信される既知のシー
ケンスを生成する際の最後のステップは、インタリーブ
ドシーケンス１８と４，０９６（Ｋ）チップ期間二値シ
ーケンス２４とのチップ期間ごとの乗算を行うことを含
む。二値シーケンス２４は既知であり、移動体が通信す
る特定の基地局に割り当てられる。チップ期間ごとの乗
算の結果は送信シーケンス２６であり、これが次に移動
体によって基地局に送信される。
ケンスを生成する際の最後のステップは、インタリーブ
ドシーケンス１８と４，０９６（Ｋ）チップ期間二値シ
ーケンス２４とのチップ期間ごとの乗算を行うことを含
む。二値シーケンス２４は既知であり、移動体が通信す
る特定の基地局に割り当てられる。チップ期間ごとの乗
算の結果は送信シーケンス２６であり、これが次に移動
体によって基地局に送信される。
【０００５】可能な送信シーケンス２６のセットは、移
動体送信を受信することになる基地局に知れている。利
用できるシグネチャシーケンス、二値シーケンス、およ
びインタリーブパターンは知られているため、可能な送
信シーケンス２６のセットもまた利用できる各シグネチ
ャシーケンスごとに知れている。
動体送信を受信することになる基地局に知れている。利
用できるシグネチャシーケンス、二値シーケンス、およ
びインタリーブパターンは知られているため、可能な送
信シーケンス２６のセットもまた利用できる各シグネチ
ャシーケンスごとに知れている。
【０００６】図２は、移動局によって送信され、基地局
で受信される既知のシーケンスを識別し検出するために
基地局によって用いられる多重信号検出器を示してい
る。シフトレジスタ３０は、受信したシーケンスのサン
プルを受信する。シフトレジスタ３０は、受信したシー
ケンスを構成する４，０９６のチップ期間に対応する４
０９６のサンプルに備えるために、４，０９６（Ｋ）の
ロケーションを有する。受信したシーケンスを作成する
ために用いたインタリーブを考慮するため、シフトレジ
スタ３０から相関器３２、３４、および３６にサンプル
を提供しながら、デインタリーブプロセスを実行する。
各１６チップ長反復期間の最初のチップ期間は、相関器
３２に提供されることに留意されたい。同様に、各１６
チップ長反復期間の二番目のチップ期間は、相関器３４
に提供される。このプロセスは、総計１６の相関器につ
いて続けられ、１６番目の相関器すなわち相関器３６が
各１６チップ長反復期間の最後のチップを受信する。こ
のデインタリーブプロセスは、各相関器にシンボル期間
の２５６チップ期間サンプルを提供する。各相関器に
は、１つのシンボルを表す２５６チップ期間値に関連す
る一連の値を表す係数が提供されている。相関器に提供
される一連の係数は、インタリーブドシーケンス１８と
二値シーケンス２４との間のチップ期間ごとの乗算を考
慮に入れたものであることに留意する。各相関器によっ
て提供される出力は、シンボル期間からの２５６チップ
期間値が＋１または−１シンボルに予期される一連のチ
ップ期間値にどの程度良好にマッチするかを示す。その
結果、高速アダマール変換器（ＦＨＴ）４０が１６個の
相関器それぞれからの入力を受信する。ここで、各入力
は、相関器によって検査される２５６チップ期間値がシ
ンボルにどの程度良好に対応するか、およびその対応が
＋１シンボルであるか、または−１シンボルであるかを
表す。
で受信される既知のシーケンスを識別し検出するために
基地局によって用いられる多重信号検出器を示してい
る。シフトレジスタ３０は、受信したシーケンスのサン
プルを受信する。シフトレジスタ３０は、受信したシー
ケンスを構成する４，０９６のチップ期間に対応する４
０９６のサンプルに備えるために、４，０９６（Ｋ）の
ロケーションを有する。受信したシーケンスを作成する
ために用いたインタリーブを考慮するため、シフトレジ
スタ３０から相関器３２、３４、および３６にサンプル
を提供しながら、デインタリーブプロセスを実行する。
各１６チップ長反復期間の最初のチップ期間は、相関器
３２に提供されることに留意されたい。同様に、各１６
チップ長反復期間の二番目のチップ期間は、相関器３４
に提供される。このプロセスは、総計１６の相関器につ
いて続けられ、１６番目の相関器すなわち相関器３６が
各１６チップ長反復期間の最後のチップを受信する。こ
のデインタリーブプロセスは、各相関器にシンボル期間
の２５６チップ期間サンプルを提供する。各相関器に
は、１つのシンボルを表す２５６チップ期間値に関連す
る一連の値を表す係数が提供されている。相関器に提供
される一連の係数は、インタリーブドシーケンス１８と
二値シーケンス２４との間のチップ期間ごとの乗算を考
慮に入れたものであることに留意する。各相関器によっ
て提供される出力は、シンボル期間からの２５６チップ
期間値が＋１または−１シンボルに予期される一連のチ
ップ期間値にどの程度良好にマッチするかを示す。その
結果、高速アダマール変換器（ＦＨＴ）４０が１６個の
相関器それぞれからの入力を受信する。ここで、各入力
は、相関器によって検査される２５６チップ期間値がシ
ンボルにどの程度良好に対応するか、およびその対応が
＋１シンボルであるか、または−１シンボルであるかを
表す。
【０００７】ＦＨＴは当分野で周知であり、D. Elliot
およびK. Raoによる「高速変換：アルゴリズム、解析、
応用（Fast transforms: algorithms, analysis, appli
cations）」（Academic Press, Orlando, Florida, 198
2）等の参照に記載されている。ＦＨＴ４０には、相関
器から提供される出力に基づいて、可能な１６のシグネ
チャシーケンスのいずれを受信しているかを識別するた
めに用いられる係数が提供されている。ＦＨＴは、可能
なシグネチャシーケンスのうちの１つにそれぞれ対応す
る１６の出力を提供する。ここで、出力の大きさは、シ
フトレジスタ３０におけるサンプルが各シーケンスにど
の程度良好にマッチするかを示す。ＦＨＴ４０の出力は
それぞれ絶対値発生器４２に提供される。該絶対値発生
器４２は、各ＦＨＴの出力の絶対値または絶対値の二乗
をとる。絶対値発生器４２の各出力は閾値器４４に提供
され、該閾値器４４が絶対値発生器４２からの値を所定
の閾値と比較する。値が閾値を上回る場合、検出が宣言
され、閾値超過信号を生成したＦＨＴ出力によって、受
信したシーケンスが特定のシグネチャシーケンスに対応
するものとして識別される。
およびK. Raoによる「高速変換：アルゴリズム、解析、
応用（Fast transforms: algorithms, analysis, appli
cations）」（Academic Press, Orlando, Florida, 198
2）等の参照に記載されている。ＦＨＴ４０には、相関
器から提供される出力に基づいて、可能な１６のシグネ
チャシーケンスのいずれを受信しているかを識別するた
めに用いられる係数が提供されている。ＦＨＴは、可能
なシグネチャシーケンスのうちの１つにそれぞれ対応す
る１６の出力を提供する。ここで、出力の大きさは、シ
フトレジスタ３０におけるサンプルが各シーケンスにど
の程度良好にマッチするかを示す。ＦＨＴ４０の出力は
それぞれ絶対値発生器４２に提供される。該絶対値発生
器４２は、各ＦＨＴの出力の絶対値または絶対値の二乗
をとる。絶対値発生器４２の各出力は閾値器４４に提供
され、該閾値器４４が絶対値発生器４２からの値を所定
の閾値と比較する。値が閾値を上回る場合、検出が宣言
され、閾値超過信号を生成したＦＨＴ出力によって、受
信したシーケンスが特定のシグネチャシーケンスに対応
するものとして識別される。
【０００８】基地局が検索窓と呼ばれる時間期間でシー
ケンスを検出しようとすることに留意されたい。検索窓
は、通常、受信したシーケンスのサンプル期間のＮ倍で
ある。シフトレジスタ３０は、初期サンプルセットで埋
められると、Ｎ−１回新しいサンプルをシフトインする
と共に、古いサンプルをシフトアウトする。この結果、
シフトレジスタ３０に提供されるサンプル間の時間期間
をＮ倍したものに等しい検索窓にわたり、予期されるシ
ーケンスの検出をＮ回試みることになる。検出されたシ
ーケンスの検索窓における位置は、検出すべきシグネチ
ャパターンに対応するＦＨＴの出力の１つが閾値を越え
る場合に、シフトレジスタ３０により行われるシフトの
数によって決定される。検索窓における検出されたシー
ケンスの位置は、移動局と基地局との間の往復遅延の測
度である。
ケンスを検出しようとすることに留意されたい。検索窓
は、通常、受信したシーケンスのサンプル期間のＮ倍で
ある。シフトレジスタ３０は、初期サンプルセットで埋
められると、Ｎ−１回新しいサンプルをシフトインする
と共に、古いサンプルをシフトアウトする。この結果、
シフトレジスタ３０に提供されるサンプル間の時間期間
をＮ倍したものに等しい検索窓にわたり、予期されるシ
ーケンスの検出をＮ回試みることになる。検出されたシ
ーケンスの検索窓における位置は、検出すべきシグネチ
ャパターンに対応するＦＨＴの出力の１つが閾値を越え
る場合に、シフトレジスタ３０により行われるシフトの
数によって決定される。検索窓における検出されたシー
ケンスの位置は、移動局と基地局との間の往復遅延の測
度である。
【０００９】
【発明が解決しようとする課題】移動局が高速で移動中
の自動車または列車内にある場合、シフトレジスタに供
給される信号は高速フェージングを受ける。その結果、
シフトレジスタが受信するシーケンスは部分的に破損
し、低いＦＨＴ出力を生成する。その結果、閾値と比較
するＦＨＴ出力は閾値を超えず、そのため受信したシグ
ネチャシーケンスを検出または識別することができな
い。
の自動車または列車内にある場合、シフトレジスタに供
給される信号は高速フェージングを受ける。その結果、
シフトレジスタが受信するシーケンスは部分的に破損
し、低いＦＨＴ出力を生成する。その結果、閾値と比較
するＦＨＴ出力は閾値を超えず、そのため受信したシグ
ネチャシーケンスを検出または識別することができな
い。
【００１０】
【課題を解決するための手段】本発明は、セグメント化
相関器およびＦＨＴ（高速アダマール変換）アーキテク
チャを用いて、高速フェージング環境においてウォルシ
ュ−ハダマードシーケンスおよびスクランブルシーケン
スからなるシーケンス等、既知のシーケンスの検出およ
び識別を提供する。サンプルまたはデータの入力シーケ
ンスがブロックにセグメント化される。各ブロックは、
相関器／ＦＨＴセグメントを用いて個々に検出される。
各相関器／ＦＨＴセグメントの出力を識別する各シーケ
ンスは、他の相関器／ＦＨＴセグメントの対応する出力
と加算される。各和は閾値と比較され、特定のシーケン
スが検出され識別されたかを判断する。
相関器およびＦＨＴ（高速アダマール変換）アーキテク
チャを用いて、高速フェージング環境においてウォルシ
ュ−ハダマードシーケンスおよびスクランブルシーケン
スからなるシーケンス等、既知のシーケンスの検出およ
び識別を提供する。サンプルまたはデータの入力シーケ
ンスがブロックにセグメント化される。各ブロックは、
相関器／ＦＨＴセグメントを用いて個々に検出される。
各相関器／ＦＨＴセグメントの出力を識別する各シーケ
ンスは、他の相関器／ＦＨＴセグメントの対応する出力
と加算される。各和は閾値と比較され、特定のシーケン
スが検出され識別されたかを判断する。
【００１１】
【発明の実施の形態】図３は、セグメント化されたシー
ケンス検出器／識別器の相関器／ＦＨＴセグメント５０
の機能ブロック図を示す。この例において、信号検出器
／識別器は、図３に示すＬ＝４のセグメントを含む。図
４は、検出器／識別器を構成するＬセグメント間の関係
を示す。各Ｌセグメントは入力信号のＫ／Ｌサンプルを
受信するが、但しＫはそのシーケンスを含むチップ期間
またはサンプルの数である。新しいサンプルが最初のセ
グメントにシフトインされると、最も古いサンプルが最
初のセグメントからシフトアウトされ、二番目のセグメ
ントにシフトインされる。同様に、残っているセグメン
トはそれぞれ先行セグメントから入力を受け取り、最も
古いサンプルを次のセグメントにシフトアウトする。
ケンス検出器／識別器の相関器／ＦＨＴセグメント５０
の機能ブロック図を示す。この例において、信号検出器
／識別器は、図３に示すＬ＝４のセグメントを含む。図
４は、検出器／識別器を構成するＬセグメント間の関係
を示す。各Ｌセグメントは入力信号のＫ／Ｌサンプルを
受信するが、但しＫはそのシーケンスを含むチップ期間
またはサンプルの数である。新しいサンプルが最初のセ
グメントにシフトインされると、最も古いサンプルが最
初のセグメントからシフトアウトされ、二番目のセグメ
ントにシフトインされる。同様に、残っているセグメン
トはそれぞれ先行セグメントから入力を受け取り、最も
古いサンプルを次のセグメントにシフトアウトする。
【００１２】検出および識別プロセスは、入力信号のＫ
サンプルの初期セットを受信した（すなわち、各セグメ
ントがＫ／Ｌサンプルの初期セットを有する）後に開始
する。図３に戻り、シフトレジスタ６０は、受信したシ
ーケンスの初期すなわちＫ／Ｌ（１０２４）サンプルを
受信するが、但しＬは検出器／識別器を構成するセグメ
ントの数であり、基地局で移動局から受信したシーケン
スを構成するチップ期間またはサンプルの数である（こ
の例では、Ｋ＝４０９６）。他の値のＬを用いてもよ
く、Ｌの値が大きいほど、ハードウェアおよび／または
処理を犠牲にして、高速フェージング環境においてパフ
ォーマンスが改良される。受信シーケンスはシフトレジ
スタ６０においてデインタリーブされ、相関器６２、６
４〜６６に提供される。デインタリーブは、シーケンス
が移動局によって生成されたときに行われたあらゆるイ
ンタリーブ化を解除するために用いられる。送信された
シーケンスがインタリーブなしで生成された場合には、
デインタリーブを省いてもよい。３つの相関器しか示さ
ないが、この実施形態において、長さ６４の１６個の相
関器を用いることに留意されたい。シグネチャシーケン
スがＳ＝１６シンボルを含むものと前提するため、この
例では１６個の相関器を用いる。一般的に、相関器の数
は、識別すべきシーケンスにおけるシンボルの数と一致
すべきであり、相関器はＣ／Ｌの長さであるべきであ
る。但し、Ｃはシグネチャシーケンスにおけるシンボル
期間当たりのチップ期間の数である。この例では、Ｃ＝
２５６である。１６シンボルの例に戻り、１６チップ長
の反復期間７０それぞれの最初の期間のチップ値は、相
関器６２に提供され、１６チップ長の反復期間７０それ
ぞれの二番目の期間のチップ値は相関器６４に提供さ
れ、相関器６６が１６チップ長の反復期間７０それぞれ
の最後のチップ値を受信するまで、同様にして残りの相
関器が入力値で埋められる。相関器６２、６４、および
６６に提供される係数すなわち代表的なシンボルは、イ
ンタリーブドシーケンスと基地局関連の二値シーケンス
との間でのチップ期間ごとの乗算を考慮に入れた場合に
予期されるＣ／Ｌ（６４）チップ値シーケンスである。
各相関器の出力は、相関器に提供されるＣ／Ｌチップ値
が、＋１または−１シンボルについて予期される一連の
チップ期間値にどの程度良好にマッチするかを示す。相
関器６２、６４、および６６のシンボル相関器の出力
は、１６×１６（Ｓ×Ｍ）ＦＨＴ７２に提供される。こ
こで、Ｓはシグネチャシーケンスにおけるシンボルの数
であり、Ｍは受信可能な異なるシグネチャシーケンスの
数である。相関器からの出力に基づいて、ＦＨＴ７２
は、相関器からの信号相関入力によって表される信号
が、１６（Ｍ）個の可能なシグネチャシーケンスにどの
程度良好に対応するかを示す１６（Ｍ）個の信号識別出
力それぞれについての出力値を提供する。たとえば、出
力７４は、レジスタ６０におけるシーケンスが最初のシ
グネチャシーケンスにどの程度良好に対応するかを示
す。同様に、出力７６は、レジスタ６０におけるシーケ
ンスが二番目のシグネチャシーケンスにどの程度良好に
対応するかを示す。最後に、出力７８は、レジスタ６０
におけるシーケンスが１６番目（Ｍ番目）のシグネチャ
シーケンスにどの程度良好に対応するかを示す。Ｍ個の
可能なシグネチャシーケンスが識別される場合、Ｍ個の
出力ＦＨＴを用いるべきであることに留意されたい。さ
らに、シンボル数ＳがＭに等しいことが望ましい。図３
に戻り、各ＦＨＴまたは信号識別出力は、絶対値発生器
８０およびマルチプレクサ８２に提供される。絶対値発
生器８０は、ＦＨＴ７２からの出力の絶対値か、絶対値
の二乗のいずれかを発生し、その値をマルチプレクサ８
２に提供する。マルチプレクサ８２は、ＦＨＴ７２の出
力か、または絶対値発生器８０の出力を選択する。高速
フェージング環境において信号の検出が試みられている
場合には、絶対値発生器８０の出力が選択される。深刻
さのより低いフェージング環境において信号の検出が試
みられている場合には、ＦＨＴ７２の出力が選択され
る。マルチプレクサ８２の出力は、図４に示すように組
み合わせられる。
サンプルの初期セットを受信した（すなわち、各セグメ
ントがＫ／Ｌサンプルの初期セットを有する）後に開始
する。図３に戻り、シフトレジスタ６０は、受信したシ
ーケンスの初期すなわちＫ／Ｌ（１０２４）サンプルを
受信するが、但しＬは検出器／識別器を構成するセグメ
ントの数であり、基地局で移動局から受信したシーケン
スを構成するチップ期間またはサンプルの数である（こ
の例では、Ｋ＝４０９６）。他の値のＬを用いてもよ
く、Ｌの値が大きいほど、ハードウェアおよび／または
処理を犠牲にして、高速フェージング環境においてパフ
ォーマンスが改良される。受信シーケンスはシフトレジ
スタ６０においてデインタリーブされ、相関器６２、６
４〜６６に提供される。デインタリーブは、シーケンス
が移動局によって生成されたときに行われたあらゆるイ
ンタリーブ化を解除するために用いられる。送信された
シーケンスがインタリーブなしで生成された場合には、
デインタリーブを省いてもよい。３つの相関器しか示さ
ないが、この実施形態において、長さ６４の１６個の相
関器を用いることに留意されたい。シグネチャシーケン
スがＳ＝１６シンボルを含むものと前提するため、この
例では１６個の相関器を用いる。一般的に、相関器の数
は、識別すべきシーケンスにおけるシンボルの数と一致
すべきであり、相関器はＣ／Ｌの長さであるべきであ
る。但し、Ｃはシグネチャシーケンスにおけるシンボル
期間当たりのチップ期間の数である。この例では、Ｃ＝
２５６である。１６シンボルの例に戻り、１６チップ長
の反復期間７０それぞれの最初の期間のチップ値は、相
関器６２に提供され、１６チップ長の反復期間７０それ
ぞれの二番目の期間のチップ値は相関器６４に提供さ
れ、相関器６６が１６チップ長の反復期間７０それぞれ
の最後のチップ値を受信するまで、同様にして残りの相
関器が入力値で埋められる。相関器６２、６４、および
６６に提供される係数すなわち代表的なシンボルは、イ
ンタリーブドシーケンスと基地局関連の二値シーケンス
との間でのチップ期間ごとの乗算を考慮に入れた場合に
予期されるＣ／Ｌ（６４）チップ値シーケンスである。
各相関器の出力は、相関器に提供されるＣ／Ｌチップ値
が、＋１または−１シンボルについて予期される一連の
チップ期間値にどの程度良好にマッチするかを示す。相
関器６２、６４、および６６のシンボル相関器の出力
は、１６×１６（Ｓ×Ｍ）ＦＨＴ７２に提供される。こ
こで、Ｓはシグネチャシーケンスにおけるシンボルの数
であり、Ｍは受信可能な異なるシグネチャシーケンスの
数である。相関器からの出力に基づいて、ＦＨＴ７２
は、相関器からの信号相関入力によって表される信号
が、１６（Ｍ）個の可能なシグネチャシーケンスにどの
程度良好に対応するかを示す１６（Ｍ）個の信号識別出
力それぞれについての出力値を提供する。たとえば、出
力７４は、レジスタ６０におけるシーケンスが最初のシ
グネチャシーケンスにどの程度良好に対応するかを示
す。同様に、出力７６は、レジスタ６０におけるシーケ
ンスが二番目のシグネチャシーケンスにどの程度良好に
対応するかを示す。最後に、出力７８は、レジスタ６０
におけるシーケンスが１６番目（Ｍ番目）のシグネチャ
シーケンスにどの程度良好に対応するかを示す。Ｍ個の
可能なシグネチャシーケンスが識別される場合、Ｍ個の
出力ＦＨＴを用いるべきであることに留意されたい。さ
らに、シンボル数ＳがＭに等しいことが望ましい。図３
に戻り、各ＦＨＴまたは信号識別出力は、絶対値発生器
８０およびマルチプレクサ８２に提供される。絶対値発
生器８０は、ＦＨＴ７２からの出力の絶対値か、絶対値
の二乗のいずれかを発生し、その値をマルチプレクサ８
２に提供する。マルチプレクサ８２は、ＦＨＴ７２の出
力か、または絶対値発生器８０の出力を選択する。高速
フェージング環境において信号の検出が試みられている
場合には、絶対値発生器８０の出力が選択される。深刻
さのより低いフェージング環境において信号の検出が試
みられている場合には、ＦＨＴ７２の出力が選択され
る。マルチプレクサ８２の出力は、図４に示すように組
み合わせられる。
【００１３】図４は、Ｌ＝４の相関器／ＦＨＴセグメン
ト５０を組み合わせて、セグメント化されたシーケンス
検出器／識別器を提供する様式を示す。各セグメント５
０は、図３に示す相関器／ＦＨＴセグメントに対応す
る。各セグメント５０は、特定のシグネチャシーケンス
にそれぞれ関連する１６（Ｍ）個の信号識別出力を提供
する。セグメント５０からの出力は加算器１１０で加算
され、各加算器は、特定のシグネチャシーケンスに関連
する一群の出力を加算する。この例では、１６（Ｍ）個
の可能なシグネチャシーケンスがあるため、１６個の加
算器１１０がある。しかし、図を簡潔にするため、２個
の加算器しか示さない。各加算器１１０の出力は、絶対
値発生器１１２およびマルチプレクサ１１４に提供され
る。絶対値発生器は、加算器１１０によって生成される
出力の絶対値、または絶対値の二乗を発生する。次に、
絶対値発生器１１２の出力がマルチプレクサ１１４に提
供される。マルチプレクサ１１４を用いて加算器１１０
の出力と、絶対値発生器１１２の出力を選択する。高速
フェージング環境では、マルチプレクサ１１４を用いて
加算器１１０の出力を選択する。深刻さのより低いフェ
ージング環境では、マルチプレクサ１１４を用いて絶対
値発生器の出力を選択する。マルチプレクサ１１４の出
力は閾値器１１６に提供され、閾値器１１６が、マルチ
プレクサの出力を所定の閾値と比較する。各シグネチャ
シーケンスに１つが関連する１６（Ｍ）個の閾値１１６
がある。閾値の１つが、入力が所定の閾値を超過するこ
とを示す場合、その閾値器に関連するシグネチャシーケ
ンスが検出され、識別される。
ト５０を組み合わせて、セグメント化されたシーケンス
検出器／識別器を提供する様式を示す。各セグメント５
０は、図３に示す相関器／ＦＨＴセグメントに対応す
る。各セグメント５０は、特定のシグネチャシーケンス
にそれぞれ関連する１６（Ｍ）個の信号識別出力を提供
する。セグメント５０からの出力は加算器１１０で加算
され、各加算器は、特定のシグネチャシーケンスに関連
する一群の出力を加算する。この例では、１６（Ｍ）個
の可能なシグネチャシーケンスがあるため、１６個の加
算器１１０がある。しかし、図を簡潔にするため、２個
の加算器しか示さない。各加算器１１０の出力は、絶対
値発生器１１２およびマルチプレクサ１１４に提供され
る。絶対値発生器は、加算器１１０によって生成される
出力の絶対値、または絶対値の二乗を発生する。次に、
絶対値発生器１１２の出力がマルチプレクサ１１４に提
供される。マルチプレクサ１１４を用いて加算器１１０
の出力と、絶対値発生器１１２の出力を選択する。高速
フェージング環境では、マルチプレクサ１１４を用いて
加算器１１０の出力を選択する。深刻さのより低いフェ
ージング環境では、マルチプレクサ１１４を用いて絶対
値発生器の出力を選択する。マルチプレクサ１１４の出
力は閾値器１１６に提供され、閾値器１１６が、マルチ
プレクサの出力を所定の閾値と比較する。各シグネチャ
シーケンスに１つが関連する１６（Ｍ）個の閾値１１６
がある。閾値の１つが、入力が所定の閾値を超過するこ
とを示す場合、その閾値器に関連するシグネチャシーケ
ンスが検出され、識別される。
【００１４】入力信号は、入力シフトレジスタ６０を介
し、セグメント５０を通してシフトされて検査され、入
力信号サンプル期間のＮ倍の検索窓が検査されるまで、
既知のまたは予期されるシーケンスを検出／識別するよ
う試みる。これは、入力信号の初期Ｋサンプルを検査し
てから、Ｋサンプルの次の新しいＮ−１セットそれぞれ
を検査することで達成される。新しいＫサンプルセット
は、シフトレジスタ６０が新しい入力信号サンプルをシ
フトインし、最も古いサンプルをシフトアウトする度に
生成される。検出／識別されたシーケンスの検索窓にお
ける位置は、閾値器１１６による閾値を超過を検出した
ときに、シフトレジスタ６０によって行われるシフトの
数によって決定される。
し、セグメント５０を通してシフトされて検査され、入
力信号サンプル期間のＮ倍の検索窓が検査されるまで、
既知のまたは予期されるシーケンスを検出／識別するよ
う試みる。これは、入力信号の初期Ｋサンプルを検査し
てから、Ｋサンプルの次の新しいＮ−１セットそれぞれ
を検査することで達成される。新しいＫサンプルセット
は、シフトレジスタ６０が新しい入力信号サンプルをシ
フトインし、最も古いサンプルをシフトアウトする度に
生成される。検出／識別されたシーケンスの検索窓にお
ける位置は、閾値器１１６による閾値を超過を検出した
ときに、シフトレジスタ６０によって行われるシフトの
数によって決定される。
【００１５】図５は、セグメント化された時分割多重ア
ーキテクチャを用いる検出器／識別器アーキテクチャを
示す。この例において、検索窓はサンプル期間のＮ個分
の長さであり、ＮはＫ／Ｌ以下である。ここで、Ｋサン
プルの入力シーケンスは長さＫ／ＬのＬ個のセグメント
にセグメント化される。入力シフトレジスタ１３０は、
各セグメントについてデータを左から右にＮ−１回シフ
トし、そうすることでＮセットのＫ／Ｌサンプルを相関
器１３２に提供する。この例において、シーケンスはＳ
個のシンボルからなり、各シンボルはＣのチップ期間を
含む。したがって、それぞれ長さＣ／Ｌを有するＳ個の
相関器を用いることが望ましい。この結果、相関器１３
２は、各セグメントごとにＮセットのＳシンボル相関出
力を生成することになる。この例では、Ｌ個の異なるセ
グメントがあるため、Ｌ個の異なる係数セットが相関器
１３２に提供される。ここで、各係数セットは、代表的
なシンボルの予期されるシーケンスセグメントまたはシ
ーケンスを表す。最初のセグメントが相関器１３２に提
供されると、最初のセットのＫ／Ｌ係数もまた該相関器
に提供される。同様に、二番目のセグメントのＫ／Ｌサ
ンプルが相関器１３２に提供され、第２のセットのＫ／
Ｌ係数が相関器に提供される。このプロセスは、サンプ
ルの最後のすなわちＬ番目のセグメントが相関器１３２
に提供されるまで続けられる。各セグメントについて、
相関器１３２からのＮセットのＳ個の出力はそれぞれ、
ＦＨＴ１３４に提供される。ＦＨＴ１３４はＳ×ＭのＦ
ＨＴである。但し、Ｍは識別すべき可能なシグネチャシ
ーケンスの数である。ＦＨＴ１３４のＭ出力はそれぞ
れ、相関器１３２のＳ個の出力で表されるシーケンスま
たは信号が、Ｍ個の可能なシグネチャシーケンスの１つ
すなわち予期されるシーケンスとどの程度良好にマッチ
するかを示す。その結果、各セグメントについて、ＦＨ
Ｔ１３４からのＮセットのＭ個の信号識別出力が、絶対
値発生器１４０およびマルチプレクサ１４２の双方に提
供される。上述したように、絶対値発生器１４０は、Ｆ
ＨＴ１３４の出力の絶対値または絶対値の二乗をとるこ
とができる。高速フェージング環境で信号検出を行う場
合、マルチプレクサ１４２は絶対値発生器１４０の出力
を選択して、これを累算器１４４に提供する。深刻さが
より低いフェージング環境では、マルチプレクサ１４２
はＦＨＴ１３４の出力を選択し、これを累算器１４４に
提供する。マルチプレクサ１４２から受信したＭ個の出
力それぞれに、別個の累算器１４４が設けられる。この
結果、Ｍ個の可能なシグネチャシーケンスそれぞれに別
個の累算器が用いられることになる。Ｌ個のセグメント
それぞれに、ＮセットのＭ個の出力が生成されることを
想起すると、Ｎ個の別個の累算が生成されて、各累算器
１４４に格納される。ここで、Ｎ個の累算はそれぞれ、
検索窓における異なる位置に関連付けられる。その結
果、入力データストリームがＬ個のセグメントに分割さ
れる場合、各累積器１４４は別個のＮ個の累算それぞれ
にＬ個の値を累積する。Ｌ個の値がＮ個の累積それぞれ
に累積された後、累積器１４４の出力が閾値器１４８に
提供される。Ｍ個の閾値器１４８がある。各閾値器は、
Ｍ個の可能なシグネチャシーケンスのうちの異なる１つ
に対応する。シグネチャシーケンスは、Ｍ個の閾値のい
ずれが、閾値を越えたことを示すかによって識別され
る。さらに、検索窓における識別されたシーケンスの位
置は、Ｎ個の累積器のいずれが閾値を超えるかによって
示される。累積器がＬ個のセグメントについて完了した
後、かつＮ個の累積すべてを閾値と比較した後、累積器
１４４およびシフトレジスタ１３０がクリアされ、プロ
セスが次の信号受信期間の開始において繰り返される。
ーキテクチャを用いる検出器／識別器アーキテクチャを
示す。この例において、検索窓はサンプル期間のＮ個分
の長さであり、ＮはＫ／Ｌ以下である。ここで、Ｋサン
プルの入力シーケンスは長さＫ／ＬのＬ個のセグメント
にセグメント化される。入力シフトレジスタ１３０は、
各セグメントについてデータを左から右にＮ−１回シフ
トし、そうすることでＮセットのＫ／Ｌサンプルを相関
器１３２に提供する。この例において、シーケンスはＳ
個のシンボルからなり、各シンボルはＣのチップ期間を
含む。したがって、それぞれ長さＣ／Ｌを有するＳ個の
相関器を用いることが望ましい。この結果、相関器１３
２は、各セグメントごとにＮセットのＳシンボル相関出
力を生成することになる。この例では、Ｌ個の異なるセ
グメントがあるため、Ｌ個の異なる係数セットが相関器
１３２に提供される。ここで、各係数セットは、代表的
なシンボルの予期されるシーケンスセグメントまたはシ
ーケンスを表す。最初のセグメントが相関器１３２に提
供されると、最初のセットのＫ／Ｌ係数もまた該相関器
に提供される。同様に、二番目のセグメントのＫ／Ｌサ
ンプルが相関器１３２に提供され、第２のセットのＫ／
Ｌ係数が相関器に提供される。このプロセスは、サンプ
ルの最後のすなわちＬ番目のセグメントが相関器１３２
に提供されるまで続けられる。各セグメントについて、
相関器１３２からのＮセットのＳ個の出力はそれぞれ、
ＦＨＴ１３４に提供される。ＦＨＴ１３４はＳ×ＭのＦ
ＨＴである。但し、Ｍは識別すべき可能なシグネチャシ
ーケンスの数である。ＦＨＴ１３４のＭ出力はそれぞ
れ、相関器１３２のＳ個の出力で表されるシーケンスま
たは信号が、Ｍ個の可能なシグネチャシーケンスの１つ
すなわち予期されるシーケンスとどの程度良好にマッチ
するかを示す。その結果、各セグメントについて、ＦＨ
Ｔ１３４からのＮセットのＭ個の信号識別出力が、絶対
値発生器１４０およびマルチプレクサ１４２の双方に提
供される。上述したように、絶対値発生器１４０は、Ｆ
ＨＴ１３４の出力の絶対値または絶対値の二乗をとるこ
とができる。高速フェージング環境で信号検出を行う場
合、マルチプレクサ１４２は絶対値発生器１４０の出力
を選択して、これを累算器１４４に提供する。深刻さが
より低いフェージング環境では、マルチプレクサ１４２
はＦＨＴ１３４の出力を選択し、これを累算器１４４に
提供する。マルチプレクサ１４２から受信したＭ個の出
力それぞれに、別個の累算器１４４が設けられる。この
結果、Ｍ個の可能なシグネチャシーケンスそれぞれに別
個の累算器が用いられることになる。Ｌ個のセグメント
それぞれに、ＮセットのＭ個の出力が生成されることを
想起すると、Ｎ個の別個の累算が生成されて、各累算器
１４４に格納される。ここで、Ｎ個の累算はそれぞれ、
検索窓における異なる位置に関連付けられる。その結
果、入力データストリームがＬ個のセグメントに分割さ
れる場合、各累積器１４４は別個のＮ個の累算それぞれ
にＬ個の値を累積する。Ｌ個の値がＮ個の累積それぞれ
に累積された後、累積器１４４の出力が閾値器１４８に
提供される。Ｍ個の閾値器１４８がある。各閾値器は、
Ｍ個の可能なシグネチャシーケンスのうちの異なる１つ
に対応する。シグネチャシーケンスは、Ｍ個の閾値のい
ずれが、閾値を越えたことを示すかによって識別され
る。さらに、検索窓における識別されたシーケンスの位
置は、Ｎ個の累積器のいずれが閾値を超えるかによって
示される。累積器がＬ個のセグメントについて完了した
後、かつＮ個の累積すべてを閾値と比較した後、累積器
１４４およびシフトレジスタ１３０がクリアされ、プロ
セスが次の信号受信期間の開始において繰り返される。
【００１６】図６は、図５の時分割多重化アーキテクチ
ャを用いて、信号の検出および識別がどのように達成さ
れるかを示すフローチャートである。最初に、累積器１
４４およびシフトレジスタ１３０がクリアされる。ステ
ップ１６０において、プロセスは、基地局の次の信号受
信期間の開始を待つ。信号受信期間が開始すると、ステ
ップ１６２が実行され、ここでシフトレジスタ１３０に
入力信号の最初のＫ／Ｌサンプルがロードされる。ステ
ップ１６４においてインデックスλが１に等しくセット
され、ステップ１６６においてインデックスｎが０に等
しくセットされる。ステップ１６８において、係数セッ
トλが相関器１３２に提供される。ステップ１７０にお
いて、シフトレジスタ１３０からの最新のＫ／Ｌサンプ
ルセットが相関器１３２に提供される。相関器１３２か
らの結果得られるシンボル相関出力がＦＨＴ１３４に提
供され、ＦＨＴ１３４のＭ個の出力が絶対値発生器１４
０およびマルチプレクサ１４２に提供される。マルチプ
レクサ１４２のＭ個のシンボル識別出力はＭ個の累積器
１４４に提供され、ステップ１７２において、各累積器
がＭ個の出力のうちの１つを受信し、これを累積ｎに追
加する。ステップ１７４において、インデックスｎはｎ
＋１に等しくセットされる。ステップ１７６において、
インデックスｎが検索窓におけるサンプル期間の数であ
るＮに等しいか否かを決定する。インデックスｎがＮ未
満である場合、ステップ１７８が実行され、ここで入力
信号の新しいサンプルがシフトレジスタ１３０にシフト
インされ、最も古いサンプルがシフトレジスタからシフ
トアウトされる。ステップ１７８において、ステップ１
７０が実行され、ここでシフトレジスタ１３０からの最
新のＫ／Ｌサンプルセットが相関器１３２に提供され
る。このプロセスは、ＮセットのＫ／Ｌサンプルが検査
されるまで、かつ各セットのＭ個の結果が累積器１４４
内の対応するｎ累積に格納されるまで続けられる。Ｎセ
ットの入力サンプルが評価されると、ステップ１７６が
ｎ＝Ｎであると判断し、ステップ１８０が実行される。
ステップ１８０において、インデックスλがλ＋１に等
しくセットされる。ステップ１８２において、インデッ
クスλがＬよりも大きいか否かが判断される。インデッ
クスλがＬ以下である場合、ステップ１８４が実行さ
れ、検査のために、シフトレジスタ１３０に次のセグメ
ントが提供される。ステップ１８４において、入力信号
のＫ／Ｌ−Ｎ＋１の新しいサンプルがシフトレジスタ１
３０にシフトインされ、Ｋ／Ｌ−Ｎ＋１の古いサンプル
がシフトレジスタからシフトアウトされる。ステップ１
８４の後、ステップ１６６が実行され、ここでインデッ
クスｎが０に等しくセットされ、ステップ１６８が実行
され、ここで相関器１３２に使用すべき次の係数セット
が提供される。先行セグメントのように、ＮセットのＫ
／Ｌサンプルが検査され、Ｍ個の累積器１４４における
Ｎ個の別個の累積に累積されるＮセットのＭ個の出力を
生成する。ステップ１８２に戻り、λがＬよりも大きい
と判断された場合、ステップ１８６が実行される。イン
デックスλはＬよりも大きいため、入力信号に関係する
すべてのセグメントが検査されている。ステップ１８６
において、Ｍ個の累積器１４４それぞれにおけるＬ値の
Ｎ個の各累積が、閾値器１４８において所定の閾値と比
較され、既知の信号またはシーケンスが検出されたか否
かを判断する。信号またはシーケンスは、Ｍ個の閾値の
うちのいずれが閾値を越えることを示すことで識別され
る。閾値を超える特定の累積ｎ（但し、ｎは０〜Ｎ−１
に等しい）が、検索窓における検出された信号の位置を
決定する。ステップ１８６後、ステップ１８８が実行さ
れ、ここで累積器１４４およびシフトレジスタ１３０が
クリアされる。次に、ステップ１６０が実行され、プロ
セスは再び、基地局の次の信号受信期間の開始を待つ。
ャを用いて、信号の検出および識別がどのように達成さ
れるかを示すフローチャートである。最初に、累積器１
４４およびシフトレジスタ１３０がクリアされる。ステ
ップ１６０において、プロセスは、基地局の次の信号受
信期間の開始を待つ。信号受信期間が開始すると、ステ
ップ１６２が実行され、ここでシフトレジスタ１３０に
入力信号の最初のＫ／Ｌサンプルがロードされる。ステ
ップ１６４においてインデックスλが１に等しくセット
され、ステップ１６６においてインデックスｎが０に等
しくセットされる。ステップ１６８において、係数セッ
トλが相関器１３２に提供される。ステップ１７０にお
いて、シフトレジスタ１３０からの最新のＫ／Ｌサンプ
ルセットが相関器１３２に提供される。相関器１３２か
らの結果得られるシンボル相関出力がＦＨＴ１３４に提
供され、ＦＨＴ１３４のＭ個の出力が絶対値発生器１４
０およびマルチプレクサ１４２に提供される。マルチプ
レクサ１４２のＭ個のシンボル識別出力はＭ個の累積器
１４４に提供され、ステップ１７２において、各累積器
がＭ個の出力のうちの１つを受信し、これを累積ｎに追
加する。ステップ１７４において、インデックスｎはｎ
＋１に等しくセットされる。ステップ１７６において、
インデックスｎが検索窓におけるサンプル期間の数であ
るＮに等しいか否かを決定する。インデックスｎがＮ未
満である場合、ステップ１７８が実行され、ここで入力
信号の新しいサンプルがシフトレジスタ１３０にシフト
インされ、最も古いサンプルがシフトレジスタからシフ
トアウトされる。ステップ１７８において、ステップ１
７０が実行され、ここでシフトレジスタ１３０からの最
新のＫ／Ｌサンプルセットが相関器１３２に提供され
る。このプロセスは、ＮセットのＫ／Ｌサンプルが検査
されるまで、かつ各セットのＭ個の結果が累積器１４４
内の対応するｎ累積に格納されるまで続けられる。Ｎセ
ットの入力サンプルが評価されると、ステップ１７６が
ｎ＝Ｎであると判断し、ステップ１８０が実行される。
ステップ１８０において、インデックスλがλ＋１に等
しくセットされる。ステップ１８２において、インデッ
クスλがＬよりも大きいか否かが判断される。インデッ
クスλがＬ以下である場合、ステップ１８４が実行さ
れ、検査のために、シフトレジスタ１３０に次のセグメ
ントが提供される。ステップ１８４において、入力信号
のＫ／Ｌ−Ｎ＋１の新しいサンプルがシフトレジスタ１
３０にシフトインされ、Ｋ／Ｌ−Ｎ＋１の古いサンプル
がシフトレジスタからシフトアウトされる。ステップ１
８４の後、ステップ１６６が実行され、ここでインデッ
クスｎが０に等しくセットされ、ステップ１６８が実行
され、ここで相関器１３２に使用すべき次の係数セット
が提供される。先行セグメントのように、ＮセットのＫ
／Ｌサンプルが検査され、Ｍ個の累積器１４４における
Ｎ個の別個の累積に累積されるＮセットのＭ個の出力を
生成する。ステップ１８２に戻り、λがＬよりも大きい
と判断された場合、ステップ１８６が実行される。イン
デックスλはＬよりも大きいため、入力信号に関係する
すべてのセグメントが検査されている。ステップ１８６
において、Ｍ個の累積器１４４それぞれにおけるＬ値の
Ｎ個の各累積が、閾値器１４８において所定の閾値と比
較され、既知の信号またはシーケンスが検出されたか否
かを判断する。信号またはシーケンスは、Ｍ個の閾値の
うちのいずれが閾値を越えることを示すことで識別され
る。閾値を超える特定の累積ｎ（但し、ｎは０〜Ｎ−１
に等しい）が、検索窓における検出された信号の位置を
決定する。ステップ１８６後、ステップ１８８が実行さ
れ、ここで累積器１４４およびシフトレジスタ１３０が
クリアされる。次に、ステップ１６０が実行され、プロ
セスは再び、基地局の次の信号受信期間の開始を待つ。
【００１７】図３〜図５に示すアーキテクチャは、機能
ブロック図に示される機能を行う、各ブロックに関連す
る個々の回路、特定用途向け集積回路（ＡＳＩＣ）、ま
たはデジタル信号プロセッサ（ＤＳＰ）等の汎用プロセ
ッサを用いて実行しうることに留意されたい。
ブロック図に示される機能を行う、各ブロックに関連す
る個々の回路、特定用途向け集積回路（ＡＳＩＣ）、ま
たはデジタル信号プロセッサ（ＤＳＰ）等の汎用プロセ
ッサを用いて実行しうることに留意されたい。
【図１】シグネチャシーケンスを使用して、どのように
移動局から基地局に送信される送信シーケンスを生成す
るかを示す。
移動局から基地局に送信される送信シーケンスを生成す
るかを示す。
【図２】従来技術による信号検出器および識別器を示
す。
す。
【図３】セグメント化された相関器およびＦＨＴアーキ
テクチャを用いる信号検出器および識別器を示す。
テクチャを用いる信号検出器および識別器を示す。
【図４】複数にセグメント化された相関器およびＦＨＴ
出力の結果を組み合わせての最終的な出力の生成を示
す。
出力の結果を組み合わせての最終的な出力の生成を示
す。
【図５】セグメント化された時分割多重相関器およびＦ
ＨＴアーキテクチャを示す。
ＨＴアーキテクチャを示す。
【図６】セグメント化された時分割多重相関器およびＦ
ＨＴアーキテクチャを用いる信号の検出および識別のフ
ローチャートである。
ＨＴアーキテクチャを用いる信号の検出および識別のフ
ローチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン アンドリュー ウッド イギリス国 ビーエス８ ４エヌキュー ブリストル，ホットウェルズ，ホットウェ ル ロード 307 フラット ４ (72)発明者 グレゴリー ジェー． ロクロウスキ アメリカ合衆国 07405 ニュージャーシ ィ，キネロン，チェリー ツリー レーン 14 (72)発明者 ウッドソン デール ウィン アメリカ合衆国 07920 ニュージャーシ ィ，バスキング リッジ，ジュニパー ウ ェイ 56 Ｆターム(参考） 5K022 EE01 EE21 EE31
Claims (4)
- 【請求項１】 受信した信号を検出し識別する方法であ
って、 前記受信した信号をそれぞれ少なくとも２つのシンボル
を有する少なくとも第１および第２のセグメントにセグ
メント化するステップと、 前記少なくとも第１および第２のセグメントにおける各
シンボルを代表的なシンボルに相関させて、少なくとも
第１および第２のシンボル相関出力セットを生成するス
テップと、 少なくとも第１および第２の信号識別出力セットを生成
するステップであって、前記第１の信号識別出力セット
は、前記第１のシンボル相関出力セットによって表され
る第１の信号と、複数の予期される信号識別それぞれと
の間でのマッチングの程度を示し、前記第２の信号識別
出力セットは、前記第２のシンボル相関出力セットによ
って表される第２の信号と複数の予期される信号識別そ
れぞれとの間でのマッチングの程度を示す、ステップ
と、 前記少なくとも第１および第２の信号識別出力セットか
ら対応する信号識別出力を加算して、複数の加算した信
号識別出力を形成するステップと、 前記加算した信号識別出力それぞれを閾値と比較して、
前記受信した信号を検出し識別するステップと、を含む
ことを特徴とする方法。 - 【請求項２】 少なくとも１つの前記セグメントをデイ
ンタリーブして、前記少なくとも２つのシンボルを形成
するステップを含むことを特徴とする、請求項１記載の
方法。 - 【請求項３】 前記代表的なシンボルは、少なくとも２
つのシンボルについて同じであることを特徴とする、請
求項１記載の方法。 - 【請求項４】 前記閾値は、前記加算した信号識別出力
それぞれについて同じであることを特徴とする、請求項
１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/664646 | 2000-09-19 | ||
| US09/664,646 US6771688B1 (en) | 2000-09-19 | 2000-09-19 | Segmented architecture for multiple sequence detection and identification in fading channels |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002111540A true JP2002111540A (ja) | 2002-04-12 |
| JP2002111540A5 JP2002111540A5 (ja) | 2008-11-06 |
| JP5084079B2 JP5084079B2 (ja) | 2012-11-28 |
Family
ID=24666849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284240A Expired - Fee Related JP5084079B2 (ja) | 2000-09-19 | 2001-09-19 | フェージングチャネルにおいて複数シーケンスを検出し識別するためのセグメント化アーキテクチャ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6771688B1 (ja) |
| EP (1) | EP1189358A1 (ja) |
| JP (1) | JP5084079B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514355A (ja) * | 2005-10-28 | 2009-04-02 | ルーセント テクノロジーズ インコーポレーテッド | 拡張専用チャネルに対するマルチフレーム制御チャネル検出 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065238A1 (de) * | 2000-12-27 | 2002-07-04 | Alcatel Sa | Funkbetriebenes Telekommunikatonssystem |
| US20040133745A1 (en) | 2002-10-28 | 2004-07-08 | Quicksilver Technology, Inc. | Adaptable datapath for a digital processing system |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US7308019B2 (en) * | 2002-05-20 | 2007-12-11 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method for Fast Walsh Transform processing in a multi-coded signal environment |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| GB0320993D0 (en) * | 2003-09-09 | 2003-10-08 | Koninkl Philips Electronics Nv | A method of acquiring a received spread spectrum signal |
| ES2540916T3 (es) * | 2008-05-09 | 2015-07-14 | Vodafone Holding Gmbh | Procedimiento y sistema de comunicación de datos |
| US8228971B2 (en) * | 2008-07-29 | 2012-07-24 | Agere Systems Inc. | Technique for searching for a preamble signal in a spread spectrum signal using a fast Hadamard transform |
| CN103051356B (zh) * | 2013-01-21 | 2015-08-12 | 中兴通讯股份有限公司 | Cdma通讯系统降低误码率的方法和装置 |
| ES2773904T3 (es) * | 2015-07-15 | 2020-07-15 | Tata Consultancy Services Ltd | Detección de preámbulos de canal físico de acceso aleatorio en un sistema de comunicación de la evolución a largo plazo |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999041846A1 (en) * | 1998-02-17 | 1999-08-19 | Ericsson Inc. | Flexible sliding correlator for direct sequence spread spectrum systems |
| US6028887A (en) * | 1996-07-12 | 2000-02-22 | General Electric Company | Power efficient receiver |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579338A (en) * | 1992-06-29 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Spread spectrum receiver using partial correlations |
| DE4318368C1 (de) * | 1993-05-28 | 1994-07-14 | Siemens Ag | Verfahren zum Gewinnen eines einen Ausfall der Synchronisation zwischen einer Pseudozufallssignalfolge eines Senders und einer Referenz-Pseudozufallssignalfolge eines Empfängers anzeigenden Signals |
| US5627855A (en) | 1995-05-25 | 1997-05-06 | Golden Bridge Technology, Inc. | Programmable two-part matched filter for spread spectrum |
| US5864578A (en) | 1996-04-29 | 1999-01-26 | Golden Bridge Technology, Inc. | Matched filter-based handoff method and apparatus |
| US5715276A (en) | 1996-08-22 | 1998-02-03 | Golden Bridge Technology, Inc. | Symbol-matched filter having a low silicon and power requirement |
| US5956369A (en) | 1997-02-24 | 1999-09-21 | Golden Bridge Technology, Inc. | Spread spectrum multipath combining subsystem and method |
| US6005889A (en) * | 1997-07-17 | 1999-12-21 | Nokia | Pseudo-random noise detector for signals having a carrier frequency offset |
| US6005899A (en) * | 1997-09-29 | 1999-12-21 | Ericsson, Inc. | Method for efficiently computing sequence correlations |
| US5894494A (en) | 1997-10-29 | 1999-04-13 | Golden Bridge Technology, Inc. | Parallel correlator architecture for synchronizing direct sequence spread-spectrum signals |
-
2000
- 2000-09-19 US US09/664,646 patent/US6771688B1/en not_active Expired - Lifetime
-
2001
- 2001-04-02 EP EP01303139A patent/EP1189358A1/en not_active Withdrawn
- 2001-09-19 JP JP2001284240A patent/JP5084079B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028887A (en) * | 1996-07-12 | 2000-02-22 | General Electric Company | Power efficient receiver |
| WO1999041846A1 (en) * | 1998-02-17 | 1999-08-19 | Ericsson Inc. | Flexible sliding correlator for direct sequence spread spectrum systems |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514355A (ja) * | 2005-10-28 | 2009-04-02 | ルーセント テクノロジーズ インコーポレーテッド | 拡張専用チャネルに対するマルチフレーム制御チャネル検出 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1189358A1 (en) | 2002-03-20 |
| JP5084079B2 (ja) | 2012-11-28 |
| US6771688B1 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5084079B2 (ja) | フェージングチャネルにおいて複数シーケンスを検出し識別するためのセグメント化アーキテクチャ | |
| US6226315B1 (en) | Spread-spectrum telephony with accelerated code acquisition | |
| KR960705415A (ko) | 부호화 통신 신호를 식별하기 위한 방법 및 장치(A Method and Apparatus for Indentifying a Coded Communication Signal) | |
| KR100436296B1 (ko) | 신호 획득을 위한 프리앰블 서치장치 및 그 방법 | |
| SE516144C2 (sv) | Tidssynkronisering av en mottagare i ett digitalt radiotelefonsystem | |
| WO2009019540A1 (en) | Method and decoder for decoding a wireless transmission from a predefined user | |
| FR2841407A1 (fr) | Procede d'optimisation de la recherche de cellules dans un reseau de telecommunication mobile | |
| US6130906A (en) | Parallel code matched filter | |
| GB2359966A (en) | Post processing of spreading codes in a mobile telecommunications system | |
| EP1044512A1 (en) | A system and method for synchronizing acquisition for a code modulated communication system | |
| PL183699B1 (pl) | Sposób i układ do wykrywania ciągu symboli w odbiorze asynchronicznym | |
| US6907091B2 (en) | Segmented architecture for multiple sequence detection and identification with frequency offset compensation | |
| RU2199184C2 (ru) | Способ последовательного поиска в мобильной системе связи, имеющей переменную скорость передачи данных | |
| KR100655660B1 (ko) | 무선랜 프리앰블 신호 검출 장치 및 그의 신호 검출 및타이밍 검출 방법 | |
| JP2002190773A (ja) | フェージングチャネルにおいて信号を検出するためのセグメント化された相関器アーキテクチャ | |
| KR100843340B1 (ko) | 무선통신 시스템의 ｇｃｌ 시퀀스 검출 장치 및 그 방법 | |
| US6967939B2 (en) | Radio communication system using wideband code division multiple access (WCDMA) | |
| EP1154585B1 (en) | Receiver for a communication device for a multi-path radio channel | |
| EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
| JP3887616B2 (ja) | 信号処理装置 | |
| KR100994848B1 (ko) | 광 부호 분할 다중 접속 시스템에서의 고속 부호 획득 방법및 그 장치 | |
| KR100427185B1 (ko) | 직교 주파수 분할 다중 방식 무선 근거리 통신망에서의프리엠블 신호를 이용한 정보 전송 방법 및 그 정보의수신 장치 | |
| KR101203862B1 (ko) | 셀 검색 신호 전송 방법 및 이를 이용한 셀 검색 방법 | |
| KR100358007B1 (ko) | 광대역 코드 분할 다중 접속 시스템의 초기 동기 획득 장치 | |
| EP1252721A1 (en) | System for continuous wave rejection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110620 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |