JP2002107393A - Instrument for measuring time interval - Google Patents

Instrument for measuring time interval

Info

Publication number
JP2002107393A
JP2002107393A JP2000296005A JP2000296005A JP2002107393A JP 2002107393 A JP2002107393 A JP 2002107393A JP 2000296005 A JP2000296005 A JP 2000296005A JP 2000296005 A JP2000296005 A JP 2000296005A JP 2002107393 A JP2002107393 A JP 2002107393A
Authority
JP
Japan
Prior art keywords
time
signals
signal
rising edge
time difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000296005A
Other languages
Japanese (ja)
Other versions
JP3740971B2 (en
Inventor
Kazuya Katano
和也 片野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2000296005A priority Critical patent/JP3740971B2/en
Publication of JP2002107393A publication Critical patent/JP2002107393A/en
Application granted granted Critical
Publication of JP3740971B2 publication Critical patent/JP3740971B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Measuring Phase Differences (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a measuring instrument for measuring time differences (time intervals) between two signals in a DVD and the like, in which a time measuring circuit is simplified. SOLUTION: A time interval measuring instrument is constituted at least of a means for converting two input signals to digital signals respectively, a means for producing time the difference between the rising edge of one digital signal and the rising edge of the other digital signal which follows a specific clock signal among the converted digital signal. For the clock signal, one of the two signals is substituted on the condition that maximum time difference of the two signals be limited to be a prescribed value. The instrument has a means of converting the time difference produced into voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、タイムインターバ
ル測定器に関し、特にDVD等における2信号間の時間
差(タイムインターバル)を測定する測定器、又は計測
した時間データを元に標準偏差(ジッタ)などの統計値
を出力する測定器において、時間計測回路の簡略化を図
った測定器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time interval measuring device, and more particularly to a measuring device for measuring a time difference (time interval) between two signals in a DVD or the like, or a standard deviation (jitter) based on measured time data. The present invention relates to a measuring instrument which outputs a statistical value of, and has a simplified time measuring circuit.

【0002】[0002]

【従来の技術】図5は従来のタイムインターバル測定器
の一例を示すブロック図であり、2つの信号を入力して
その時間差を計測する2系列の回路構成になっている。
2. Description of the Related Art FIG. 5 is a block diagram showing an example of a conventional time interval measuring device, which has a two-series circuit configuration for inputting two signals and measuring a time difference therebetween.

【0003】2個の信号を入力する信号入力端子Ch
A、ChBは、バッフアアンプ110、160に接続さ
れている。バッフアアンプ110、160の出力信号は
コンパレータ130、180の一方の入力端子に入力さ
れ、エッジ情報のみを残す2値信号に変換される。コン
パレータ130、180の他方の入力端子には、D/A
コンバータ120、170から2値化トリガレベルが入
力されている。
A signal input terminal Ch for inputting two signals
A and ChB are connected to the buffer amplifiers 110 and 160, respectively. Output signals of the buffer amplifiers 110 and 160 are input to one input terminal of the comparators 130 and 180, and are converted into binary signals that leave only edge information. The other input terminal of the comparators 130 and 180 has a D / A
Binarized trigger levels are input from converters 120 and 170.

【0004】端数切り出しロジック回路190には、コ
ンパレータ130、180の出力信号およびクロック発
生回路150の基準クロックが入力されている。この端
数切り出しロジック回路190は、信号入力端子Ch
A、ChBに入力される入力信号から測定すべきエッジ
を選択して基準クロック以下の端数を切り出し、端数パ
ルス信号TX、TYを生成するとともにカウントクロッ
クXCを発生させる。
The output signals of the comparators 130 and 180 and the reference clock of the clock generation circuit 150 are input to the fraction extraction logic circuit 190. The fraction cut-out logic circuit 190 has a signal input terminal Ch.
An edge to be measured is selected from the input signals input to A and ChB, a fraction below the reference clock is cut out, and fraction pulse signals TX and TY are generated, and a count clock XC is generated.

【0005】時間/電圧(T/V)変換回路200、3
30は、端数パルス信号TX、TYの端数時間をそのパ
ルス幅Tstart、Tstopに比例した電圧VX、VY(Vs
tart、Vstop)に変換する。A/Dコンバータ210、
340は、時間/電圧変換回路200、330で変換さ
れた電圧VX、VYをデジタルデータに変換する。カウ
ント回路310はカウントクロックXCをカウントす
る。
[0005] Time / voltage (T / V) conversion circuits 200, 3
Numeral 30 denotes a fractional time of the fractional pulse signals TX and TY, and voltages VX and VY (Vs) proportional to the pulse widths Tstart and Tstop.
tart, Vstop). A / D converter 210,
340 converts the voltages VX and VY converted by the time / voltage conversion circuits 200 and 330 into digital data. The count circuit 310 counts the count clock XC.

【0006】データ生成回路320は、A/Dコンバー
タ210、340で変換されたデジタルデータVX、V
Yとカウント回路310のカウント信号に基づいて所望
の測定時間TIを演算生成する。このデータ生成回路3
20で演算生成された測定値データはアクイジションメ
モリ220に蓄積される。
[0006] The data generation circuit 320 includes the digital data VX and VX converted by the A / D converters 210 and 340.
A desired measurement time TI is calculated and generated based on Y and the count signal of the count circuit 310. This data generation circuit 3
The measurement value data calculated and generated in 20 is stored in the acquisition memory 220.

【0007】CPU230はバスラインを介してアクイ
ジションメモリ220に接続されていて、メモリ220
に蓄積されている測定値データから統計値を演算した
り、同一のバスラインを介して接続されている表示器2
40に測定値や統計演算結果を出力することを司る。
[0007] The CPU 230 is connected to the acquisition memory 220 via a bus line.
Calculates statistical values from the measured value data stored in the display unit 2 or displays 2 connected via the same bus line.
It is responsible for outputting measured values and statistical calculation results to 40.

【0008】D/Aコンバータ250もバスラインを介
してアクイジションメモリ220に接続されていて、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ260に出力する。
[0008] The D / A converter 250 is also connected to the acquisition memory 220 via a bus line, and converts a statistical operation result such as a standard deviation into an analog value and outputs the analog value to the meter 260.

【0009】このような構成の動作を図6のフローチャ
ートを参照して説明する。ここでは、例として、信号入
力端子ChAから入力された信号であって端数切り出し
ロジック回路190に入力する信号の立ち上がりエッジ
から、同じく信号入力端子ChBの立ち上がりエッジ
までの時間差TI(Time Interval)を
測定することを考える。
The operation of such a configuration will be described with reference to the flowchart of FIG. Here, as an example, a time difference TI (Time Interval) from a rising edge of a signal input from the signal input terminal ChA and input to the fraction cutout logic circuit 190 to a rising edge of the signal input terminal ChB is measured. Think about doing.

【0010】端数切り出しロジック回路190は、入力
信号ChAの立ち上がりエッジが入ってから直後の基
準クロックの立ち上がりエッジまでのパルスを端数パ
ルス信号TXとして出力する。一方、入力信号ChBの
入力に対しても同様に、立ち上がりエッジを入力した
直後からの基準クロックの立ち上がりエッジまでのパ
ルス幅を持つ端数パルス信号TYを出力する。
The fraction cutout logic circuit 190 outputs a pulse from a rising edge of the input signal ChA to a rising edge of the reference clock immediately thereafter as a fraction pulse signal TX. On the other hand, for the input of the input signal ChB, similarly, a fraction pulse signal TY having a pulse width from immediately after the input of the rising edge to the rising edge of the reference clock is output.

【0011】同時に基準クロックの立ち上がりエッジ
〜までの基準クロックをパルス列信号XCとして出力
する。基準クロックの周期をToとして、パルス列信号
XCのカウントパルス数をN(図6においてN=1)と
し、端数パルス信号TXのパルス幅をTstart、端数パ
ルス信号TYのパルス幅をTstopとすると、被測定時間
の時間差TIは、次の式で求めることができる。
At the same time, a reference clock up to the rising edge of the reference clock is output as a pulse train signal XC. Assuming that the cycle of the reference clock is To, the number of count pulses of the pulse train signal XC is N (N = 1 in FIG. 6), the pulse width of the fraction pulse signal TX is Tstart, and the pulse width of the fraction pulse signal TY is Tstop, The time difference TI between the measurement times can be obtained by the following equation.

【0012】TI=N*To+(Tstart−Tstop)TI = N * To + (Tstart−Tstop)

【0013】このようにして、本方式によれば、端数パ
ルス信号TX、TYの時間パルス幅Tstart、Tstopを
電圧に変換した変換電圧Vstart、Vstopを利用するこ
とにより、端数パルス信号TX、TYのパルス幅Tstar
t、Tstopを高時間分解能で測定することができる。
As described above, according to the present method, the fractional pulse signals TX and TY are converted into the voltages by converting the time pulse widths Tstart and Tstop of the fractional pulse signals TX and TY into voltages Vstart and Vstop. Pulse width Tstar
t and Tstop can be measured with high time resolution.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上述し
た従来技術におけるタイムインターバル測定器は、入力
信号として全て任意の信号を想定しているために、信号
入力端子ChA、ChB間の時間差は基準クロックを用
いることにより非常に長い時間差を測定できる機能、即
ち、カウントクロックXCをカウントするカウンタと端
数パルス信号TX、TYを出力してそれぞれを時間/電
圧変換する回路を持ち合わせている反面、2信号間の時
間差を一定値以下に限定すると、デジタルカウンタや時
間電圧変換回路の一部は冗長な回路になってしまい本来
の機能が発揮できないという問題がある。
However, since the time interval measuring device in the above-mentioned prior art assumes all signals as input signals, the time difference between the signal input terminals ChA and ChB is based on the reference clock. A function that can measure a very long time difference by using it, that is, a counter that counts a count clock XC and a circuit that outputs fractional pulse signals TX and TY and performs time / voltage conversion on each, but has a function If the time difference is limited to a certain value or less, there is a problem that a part of the digital counter and the time-to-voltage conversion circuit becomes a redundant circuit and cannot perform its original function.

【0015】従って、入力信号として特にDVDなどの
光ディスク読み出し信号のアプリケーションを想定する
と、上記のように2信号間の時間差として最大40ns
程度(ChB入力周波数が25Mhz程度)の場合に
は、冗長な回路を省略することができる回路構成に解決
しなければならない課題を有する。
Therefore, assuming an application of a read signal of an optical disk such as a DVD as an input signal, a time difference between the two signals is 40 ns at maximum as described above.
In the case of about (Mhz input frequency is about 25 Mhz), there is a problem to be solved to a circuit configuration that can omit redundant circuits.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るタイムインターバル測定器は、次に示
すように構成する。
In order to solve the above-mentioned problems, a time interval measuring device according to the present invention is configured as follows.

【0017】(1)2個の信号をそれぞれデジタル信号
に変換する手段と、該変換されたデジタル信号の一方の
デジタル信号の立ち上がりエッジから所定のクロック信
号に従った他方のデジタル信号の立ち上がりエッジとの
時間差を生成する手段と、該生成された時間差を電圧に
変換する手段とを含むタイムインターバル測定器であっ
て、前記クロック信号として、前記2個の信号の最大時
間差が所定値に限定されたものであることを条件とし
て、前記2個の信号の何れか一方の信号を代用すること
を特徴とするタイムインターバル測定器。 (2)前記時間差を生成する手段は、一方のデジタル信
号の立ち上がりエッジから、該立ち上がりエッジからの
他方のデジタル信号の立ち上がりエッジとの時間差を生
成することを特徴とする請求項1に記載のタイムインタ
ーバル測定器。 (3)前記最大時間差の所定値は、入力した信号の周波
数が25Mhz前後であって、時間差が40ns前後で
あることを特徴とする請求項1に記載のタイムインター
バル測定器。 (4)2個の信号を入力してそれぞれをデジタル信号に
変換する手段と、該変換されたデジタル信号のうち一方
のデジタル信号の立ち上がりエッジ直後のクロック信号
に従った時間幅を算出する第1の時間幅算出手段と、他
方のデジタル信号の立ち上がりエッジ直後のクロック信
号に従った時間幅を算出する第2の時間幅算出手段と、
前記第1の時間幅算出手段及び第2の時間幅算出手段に
より生成された時間幅を電圧に変換する時間/電圧変換
手段とを含むタイムインターバル測定器であって、前記
2個の信号の最小時間差が所定値に限定されたものであ
ることを条件として、前記第1の時間幅算出手段と第2
の時間幅算出手段は、同一の回路により時間差を算出す
ることを特徴とするタイムインターバル測定器。 (5)前記最小時間差の所定値は、第1および第2の時
間幅測定が同一回路の時間幅算出手段で可能な最小時間
間隔で決定されることを特徴とする請求項4に記載のタ
イムインターバル測定器。
(1) Means for converting each of the two signals into a digital signal, and from a rising edge of one of the converted digital signals to a rising edge of the other digital signal in accordance with a predetermined clock signal. A time interval measuring device including a means for generating a time difference between the two signals, and a means for converting the generated time difference into a voltage, wherein a maximum time difference between the two signals is limited to a predetermined value as the clock signal. A time interval measuring device characterized in that one of the two signals is substituted, provided that the signal is a signal. (2) The time according to claim 1, wherein the means for generating the time difference generates a time difference between a rising edge of one digital signal and a rising edge of the other digital signal from the rising edge. Interval measuring instrument. (3) The time interval measuring device according to claim 1, wherein the predetermined value of the maximum time difference is that the frequency of the input signal is around 25 Mhz and the time difference is around 40 ns. (4) A means for inputting two signals and converting each of them into a digital signal, and calculating a time width according to a clock signal immediately after a rising edge of one of the converted digital signals. A second time width calculating means for calculating a time width according to the clock signal immediately after the rising edge of the other digital signal;
A time / voltage converter for converting the time width generated by the first time width calculator and the second time width calculator into a voltage, wherein a minimum of the two signals is On the condition that the time difference is limited to a predetermined value, the first time width calculating means and the second time width calculating means
Wherein the time width calculating means calculates the time difference using the same circuit. (5) The time according to claim 4, wherein the predetermined value of the minimum time difference is determined at a minimum time interval at which the first and second time width measurements can be performed by the time width calculation means of the same circuit. Interval measuring instrument.

【0018】このように、一定の条件のもとに時間差を
算出する回路部分が重複するようにしたことにより、2
個の信号のそれぞれのタイミングを取るための基準クロ
ックや、基準クロックを計数する回路等を省略すること
ができる。
As described above, the circuit portions for calculating the time difference under a certain condition are made to overlap with each other.
It is possible to omit a reference clock for taking the timing of each signal, a circuit for counting the reference clock, and the like.

【0019】[0019]

【発明の実施の形態】次に、本発明に係るタイムインタ
ーバル測定器の実施の形態について、図面を参照して説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a time interval measuring device according to the present invention will be described with reference to the drawings.

【0020】本発明の第1の実施形態のタイムインター
バル測定器は、図1に示すように、2つの信号を入力し
てその時間差を計測する回路構成となっており、2個の
信号を入力する信号入力端子ChA、ChBと、この信
号入力端子ChA、ChBからの信号を増幅するバッフ
アアンプ110、160と、増幅された入力信号のうち
エッジ情報のみを残した2値信号に変換するコンパレー
タ130、180と、コンパレータ130、180に対
して2値化トリガレベルを与えるD/Aコンバータ12
0、170と、信号入力端子ChAから入力した入力信
号から測定すべきエッジを選択する際に、信号入力端子
ChBから入力した信号を基準クロックとして代用し、
この代用した信号以下の端数を切り出して端数パルス信
号TXを生成する端数切り出しロジック回路190と、
この端数パルス信号TXの端数時間をそのパルス幅に比
例した電圧VXに変換する時間/電圧(T/V)変換回
路200と、時間/電圧変換回路200で変換された電
圧VXをデジタルデータに変換するA/Dコンバータ2
10と、このA/Dコンバータ210で作成された測定
値データをストアするアクイジションメモリ220と、
このアクイジションメモリ220にバスラインを介して
接続され、メモリ220に蓄積されている測定値データ
から統計値を演算したり、表示器240に測定値や統計
演算結果を出力することを司るCPU230と、標準偏
差などの統計演算結果をアナログ値に変換してメータ2
60に送るD/Aコンバータ250とから構成されてい
る。このうち、信号入力端子ChBに接続されているコ
ンパレータ160からの信号は、クロック発生回路15
0と切り替えるスイッチ140により切り替えて端数切
り出しロジック回路190に入力される構成となってい
る。
As shown in FIG. 1, the time interval measuring device according to the first embodiment of the present invention has a circuit configuration for inputting two signals and measuring the time difference between the two signals. Signal input terminals ChA and ChB, buffer amplifiers 110 and 160 for amplifying the signals from the signal input terminals ChA and ChB, and a comparator 130 for converting the amplified input signal into a binary signal leaving only edge information. 180 and a D / A converter 12 for providing a binary trigger level to the comparators 130 and 180
When selecting an edge to be measured from 0, 170 and an input signal input from the signal input terminal ChA, a signal input from the signal input terminal ChB is used as a reference clock,
A fraction cutout logic circuit 190 that cuts out a fraction below the substitute signal to generate a fraction pulse signal TX;
A time / voltage (T / V) conversion circuit 200 for converting a fractional time of the fractional pulse signal TX into a voltage VX proportional to the pulse width, and a voltage VX converted by the time / voltage conversion circuit 200 into digital data. A / D converter 2
10, an acquisition memory 220 for storing measured value data created by the A / D converter 210,
A CPU 230 connected to the acquisition memory 220 via a bus line, for calculating a statistical value from the measured value data stored in the memory 220, and for outputting a measured value or a statistical calculation result to the display 240; Statistical calculation results such as standard deviation are converted into analog values and meter 2
And a D / A converter 250 for sending the signal to the D / A converter 60. Among them, the signal from the comparator 160 connected to the signal input terminal ChB is supplied to the clock generation circuit 15.
It is configured to be switched by a switch 140 that switches to 0 and input to the fraction cutout logic circuit 190.

【0021】このような構成において、信号入力端子C
hBの入力信号を端数切り出しロジック回路190の基
準クロックとして代用するものであり、信号入力端子C
hAに入力する信号に対して、信号入力端子ChBの入
力信号の周波数を例えば25Mhz、信号間の時間差が
最大40nsに限定することで、時間/電圧(T/V)
変換回路200の動作範囲内において時間差が測定でき
るのである。ここで、クロック発生回路150と入力信
号ChBとを切り替えるスイッチ140を設けたのは、
時間/電圧(T/V)変換回路200の値付けをするた
めであり、予め既知のクロックで時間/電圧(T/V)
変換回路200の変数係数を知ることで未知の時間差を
測定することができるようになる。
In such a configuration, the signal input terminal C
The hB input signal is used as a reference clock for the fractional cut-out logic circuit 190, and the signal input terminal C
By limiting the frequency of the input signal to the signal input terminal ChB to, for example, 25 Mhz and the time difference between the signals to a maximum of 40 ns with respect to the signal input to the hA, the time / voltage (T / V)
The time difference can be measured within the operation range of the conversion circuit 200. Here, the switch 140 for switching between the clock generation circuit 150 and the input signal ChB is provided.
This is for valuing the time / voltage (T / V) conversion circuit 200, and the time / voltage (T / V) is calculated using a known clock in advance.
By knowing the variable coefficient of the conversion circuit 200, an unknown time difference can be measured.

【0022】このような構成からなるタイムインターバ
ル測定器における動作について、図1を参照して図2に
示すフローチャートを参照して説明する。
The operation of the time interval measuring device having such a configuration will be described with reference to FIG. 1 and the flowchart shown in FIG.

【0023】信号入力端子ChAから入力された信号で
あって、端数切り出しロジック回路190に入力する信
号の立ち上がりエッジから、同じく信号入力端子Ch
Bの立ち上がりエッジまでの時間差TI(Time
Interval)を測定することを考える。
From the rising edge of the signal input from the signal input terminal ChA and input to the fractional cut-out logic circuit 190, the signal input terminal Ch
Time difference TI (Time) until the rising edge of B
Interval).

【0024】端数切り出しロジック回路190は、信号
入力端子ChAからの入力信号の立ち上がりエッジが
入った直後の信号入力端子ChBの信号の立ち上がりエ
ッジまでのパルスを端数パルス信号TXとして出力す
る。
The fraction extraction logic circuit 190 outputs a pulse until the rising edge of the signal at the signal input terminal ChB immediately after the rising edge of the input signal from the signal input terminal ChA enters, as a fraction pulse signal TX.

【0025】この端数パルス信号TXのパルス幅をT
startとすると、このパルス幅Tstartを電圧に変換した
電圧変換出力VXであるVstartを得ることができる。
従って、信号入力端子ChA及びChBからの2信号の
被測定時間の時間差TIは、次の式で求めることができ
る。
The pulse width of the fractional pulse signal TX is represented by T
Assuming start, Vstart, which is a voltage conversion output VX obtained by converting the pulse width Tstart into a voltage, can be obtained.
Therefore, the time difference TI between the measured times of the two signals from the signal input terminals ChA and ChB can be obtained by the following equation.

【0026】TI=TstartTI = Tstart

【0027】このようにして、2個の信号のタイムイン
ターバルを測定する際に、一方の入力信号、実施例の場
合、信号入力端子ChB側の信号がある周波数範囲の信
号(最小周波数25Mhz、最大時間差40ns)であ
ると限定すれば、その信号をクロックとして代用するこ
とにより、2個の信号(ChA、ChB)の時間差を測
定することが従来からの測定回路を簡略化しても得るこ
とが可能になるのである。具体的には、時間/電圧変換
回路200等はディスクリート部品で作成されているも
のを省略できるため、その回路規模を縮小すること、例
えば従来技術で必要とした回路面積を略3分の2にする
ことが可能になる。
As described above, when measuring the time interval between two signals, one of the input signals, in the case of the embodiment, the signal on the signal input terminal ChB side is within a certain frequency range (minimum frequency 25 Mhz, maximum frequency 25 MHz). If the time difference is limited to 40 ns, it is possible to measure the time difference between the two signals (ChA and ChB) by using the signal as a clock even if the conventional measurement circuit is simplified. It becomes. Specifically, since the time / voltage conversion circuit 200 and the like that are made of discrete components can be omitted, the circuit scale can be reduced, for example, the circuit area required in the related art can be reduced to about two-thirds. It becomes possible to do.

【0028】次に、本発明に係る第2の実施形態のタイ
ムインターバル測定器について、図3及び図4を参照し
て説明する。
Next, a time interval measuring device according to a second embodiment of the present invention will be described with reference to FIGS.

【0029】本発明に係る第2の実施形態のタイムイン
ターバル測定器は、図3に示すように、2つの信号を入
力してその時間差を計測する2系列の回路構成となって
おり、2個の信号を入力する信号入力端子ChA、Ch
Bと、この信号入力端子ChA、ChBからの信号を増
幅するバッフアアンプ110、160と、増幅された入
力信号のうちエッジ情報のみを残す2値信号に変換する
コンパレータ130、180と、コンパレータ130、
180に対して2値化トリガレベルを与えるD/Aコン
バータ120、170と、信号入力端子ChA、ChB
から入力した入力信号から測定すべきエッジを選択し
て、基準クロック以下の端数を切り出して端数パルス信
号TXを生成する第1の時間幅算出手段及び第2の時間
幅算出手段、並びにカウントクロックXCを発生させる
クロック発生回路150の基準クロックを入力する端数
切り出しロジック回路190と、この端数パルス信号T
Xの端数時間をそのパルス幅に比例した電圧VXに変換
する時間/電圧変換手段である時間/電圧(T/V)変
換回路200と、時間/電圧変換回路200で変換され
た電圧VXをデジタルデータに変換するA/Dコンバー
タ210と、デジタルデータに変換された電圧VXのデ
ータとカウンタ回路310からのカウント信号により計
数して所望の測定時間T1を演算して求めるデータ生成
回路320と、このデータ生成回路320で作成された
測定値データをストアするアクイジションメモリ220
と、このアクイジションメモリ220にバスラインを介
して接続され、メモリ220に蓄積されている測定値デ
ータから統計値を演算したり、表示器240に測定値や
統計演算結果を出力することを司るCPU230と、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ260に送るD/Aコンバータ250とから構成され
ている。このように、第1の時間幅算出手段及び第2の
時間幅算出手段とを一つの時間算出手段により行うこ
と、即ち、信号入力端子ChA、ChBから入力された
信号を共に同じ端数パルス信号TXにより作成する構成
にして、端数パルス信号TY(従来技術の図5参照)に
関連する回路を省略した構成となっている。
As shown in FIG. 3, the time interval measuring device according to the second embodiment of the present invention has a two-series circuit configuration for inputting two signals and measuring the time difference therebetween. Signal input terminals ChA, Ch for inputting the signals of
B; buffer amplifiers 110 and 160 for amplifying the signals from the signal input terminals ChA and ChB; comparators 130 and 180 for converting the amplified input signal into a binary signal that leaves only edge information;
D / A converters 120 and 170 for providing a binarization trigger level to the signal 180 and signal input terminals ChA and ChB
Time width calculating means and second time width calculating means for selecting an edge to be measured from the input signal inputted from the first section, cutting out a fraction below the reference clock to generate a fraction pulse signal TX, and a count clock XC A fractional cut-out logic circuit 190 for inputting a reference clock of the clock generation circuit 150 for generating the
A time / voltage (T / V) conversion circuit 200 which is a time / voltage conversion means for converting a fractional time of X into a voltage VX proportional to the pulse width, and a voltage VX converted by the time / voltage conversion circuit 200 An A / D converter 210 that converts the data into data; a data generation circuit 320 that calculates the desired measurement time T1 by counting the data of the voltage VX converted into digital data and the count signal from the counter circuit 310; Acquisition memory 220 for storing measured value data created by data generation circuit 320
And a CPU 230 connected to the acquisition memory 220 via a bus line and calculating a statistical value from the measured value data stored in the memory 220 and outputting the measured value and the statistical calculation result to the display 240. And a D / A converter 250 that converts a statistical calculation result such as a standard deviation into an analog value and sends the analog value to the meter 260. As described above, the first time width calculating means and the second time width calculating means are performed by one time calculating means, that is, the signals input from the signal input terminals ChA and ChB are both the same fraction pulse signal TX. And the circuit related to the fractional pulse signal TY (see FIG. 5 of the prior art) is omitted.

【0030】このような構成からなる測定器における動
作を図3を参照して図4に示すフローチャートを参照し
て以下説明する。
The operation of the measuring instrument having such a configuration will be described below with reference to FIG. 3 and a flowchart shown in FIG.

【0031】ここでは、上記実施例と同じく信号入力端
子ChAから入力された信号であって端数切り出しロジ
ック回路190に入力する信号の立ち上がりエッジか
ら、同じく信号入力端子ChBの立ち上がりエッジま
での時間差TI(TimeInterval)を測定す
ることを考える。
Here, similarly to the above-described embodiment, the time difference TI () from the rising edge of the signal input from the signal input terminal ChA and input to the fractional cut-out logic circuit 190 to the rising edge of the signal input terminal ChB is also used. Consider measuring (TimeInterval).

【0032】端数切り出しロジック回路190は、入力
信号ChAの立ち上がりエッジが入ってから直後の基
準クロック立ち上がりエッジ3までのパルスを端数パル
ス信号TXとして出力する。一方、入力信号ChBの入
力に対しても同様に、立ち上がりエッジを入力した直
後からの基準クロックまでのパルス幅を持つ端数パル
ス信号TXとして出力する。
The fraction cutout logic circuit 190 outputs a pulse from a rising edge of the input signal ChA to a rising edge 3 of the reference clock immediately after the rising edge as the fraction pulse signal TX. On the other hand, the input signal ChB is similarly output as a fractional pulse signal TX having a pulse width from the time immediately after the rising edge is input to the time of the reference clock.

【0033】同時に基準クロック〜までの基準クロ
ックをパルス列信号XCとして出力する。基準クロック
の周期をToとして、パルス列信号XCのカウントパル
スパルス数をN(図4においてN=1)とし、信号入力
端子ChAからの端数パルスTXのパルス幅をTstar
t、信号入力端子ChBからの端数パルスTXのパルス
幅をTstopとすると、被測定時間の時間差TIは、次
の式で求めることができる。
At the same time, the reference clocks up to are output as a pulse train signal XC. Assuming that the cycle of the reference clock is To, the count pulse number of the pulse train signal XC is N (N = 1 in FIG. 4), and the pulse width of the fractional pulse TX from the signal input terminal ChA is Tstar.
t, assuming that the pulse width of the fractional pulse TX from the signal input terminal ChB is Tstop, the time difference TI of the measured time can be obtained by the following equation.

【0034】TI=N*To+(Tstart−Tstop)TI = N * To + (Tstart−Tstop)

【0035】このようにして、信号入力端子ChA、C
hBからの両者の入力信号を一つの端数パルス信号TX
として生成して、その時間幅Tstart、Tstopを生成
し、この時間幅に相当する電圧Vstart、Vstopに変換
してその電圧幅をA/D変換することで時間差TIを求
めることができる。
Thus, the signal input terminals ChA, C
hB from the two input signals into one fractional pulse signal TX
, The time widths Tstart and Tstop are generated, the voltages are converted into the voltages Vstart and Vstop corresponding to the time widths, and the voltage widths are A / D-converted to obtain the time difference TI.

【0036】[0036]

【発明の効果】以上説明したように、タイムインターナ
ルアナライザ等の汎用の時間計測器と違い、最大時間差
を限定したアプリケーションに限った用途において、2
個の信号の時間差を生成するための重複した回路、例え
ば時間/電圧変換回路やカウンタ等を一つにまとめるよ
うにしたことにより、装置全体を簡略化できるという効
果がある。
As described above, unlike a general-purpose time measuring instrument such as a time internal analyzer, in an application limited to an application with a limited maximum time difference,
By integrating redundant circuits for generating a time difference between the individual signals, for example, a time / voltage conversion circuit and a counter, there is an effect that the entire device can be simplified.

【0037】又、この回路素子である時間/電圧変換回
路等のディスクリート部品の回路で構成されている回路
規模(面積)が大きいものを省略することができること
によって、回路規模を縮小することができるという効果
もある。
In addition, a circuit having a large circuit scale (area) composed of discrete component circuits such as a time / voltage conversion circuit, which is a circuit element, can be omitted, so that the circuit scale can be reduced. There is also an effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る第1の実施形態のタイムインター
バル測定器の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a time interval measuring device according to a first embodiment of the present invention.

【図2】同図1における構成のタイムインターバル測定
器の動作を示したフローチャートである。
FIG. 2 is a flowchart showing the operation of the time interval measuring device having the configuration shown in FIG.

【図3】本発明に係る第2の実施形態のタイムインター
バル測定器の構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a time interval measuring device according to a second embodiment of the present invention.

【図4】同図3における構成のタイムインターバル測定
器の動作を示したフローチャートである。
FIG. 4 is a flowchart showing the operation of the time interval measuring device having the configuration shown in FIG. 3;

【図5】従来技術におけるタイムインターバル測定器の
略示的なブロック図である。
FIG. 5 is a schematic block diagram of a time interval measuring device according to the prior art.

【図6】図5における構成のタイムインターバル測定器
の動作を示したフローチャートである。
FIG. 6 is a flowchart showing the operation of the time interval measuring device having the configuration shown in FIG.

【符号の説明】[Explanation of symbols]

110;バッフアアンプ、120;D/Aコンバータ、
130;コンパレータ、140;スイッチ、150;ク
ロック発生回路、160;バッフアアンプ、190;端
数切り出しロジック回路、200;時間/電圧(TV)
変換回路、210;A/Dコンバータ、220;アクイ
ジションメモリ、230;CPU、240;表示器、2
50;DAコンバータ、260;メータ、310;カウ
ンタ回路
110; buffer amplifier, 120; D / A converter,
130; comparator, 140; switch, 150; clock generation circuit, 160; buffer amplifier, 190; fractional cut-out logic circuit, 200; time / voltage (TV)
Conversion circuit, 210; A / D converter, 220; acquisition memory, 230; CPU, 240;
50; DA converter; 260; meter; 310; counter circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】2個の信号をそれぞれデジタル信号に変換
する手段と、該変換されたデジタル信号の一方のデジタ
ル信号の立ち上がりエッジから所定のクロック信号に従
った他方のデジタル信号の立ち上がりエッジとの時間差
を生成する手段と、該生成された時間差を電圧に変換す
る手段とを含むタイムインターバル測定器であって、 前記クロック信号として、前記2個の信号の最大時間差
が所定値に限定されたものであることを条件として、前
記2個の信号の何れか一方の信号を代用することを特徴
とするタイムインターバル測定器。
And means for converting each of the two signals into a digital signal and a rising edge of one of the converted digital signals and a rising edge of the other digital signal according to a predetermined clock signal. A time interval measuring device including means for generating a time difference and means for converting the generated time difference into a voltage, wherein the clock signal has a maximum time difference between the two signals limited to a predetermined value. A time interval measuring device, wherein one of the two signals is substituted on the condition that:
【請求項2】前記時間差を生成する手段は、一方のデジ
タル信号の立ち上がりエッジから、該立ち上がりエッジ
からの他方のデジタル信号の立ち上がりエッジとの時間
差を生成することを特徴とする請求項1に記載のタイム
インターバル測定器。
2. The apparatus according to claim 1, wherein said means for generating a time difference generates a time difference between a rising edge of one digital signal and a rising edge of the other digital signal from the rising edge. Time interval measuring instrument.
【請求項3】前記最大時間差の所定値は、入力した信号
の周波数が25Mhz前後であって、時間差が40ns
前後であることを特徴とする請求項1に記載のタイムイ
ンターバル測定器。
3. The predetermined value of the maximum time difference is such that the frequency of the input signal is about 25 MHz and the time difference is 40 ns.
2. The time interval measuring device according to claim 1, wherein the time interval measuring device is before and after.
【請求項4】2個の信号を入力してそれぞれをデジタル
信号に変換する手段と、該変換されたデジタル信号のう
ち一方のデジタル信号の立ち上がりエッジ直後のクロッ
ク信号に従った時間幅を算出する第1の時間幅算出手段
と、他方のデジタル信号の立ち上がりエッジ直後のクロ
ック信号に従った時間幅を算出する第2の時間幅算出手
段と、前記第1の時間幅算出手段及び第2の時間幅算出
手段により生成された時間幅を電圧に変換する時間/電
圧変換手段とを含むタイムインターバル測定器であっ
て、 前記2個の信号の最小時間差が所定値に限定されたもの
であることを条件として、前記第1の時間幅算出手段と
第2の時間幅算出手段は、同一の回路により時間差を算
出することを特徴とするタイムインターバル測定器。
4. A means for inputting two signals and converting each to a digital signal, and calculating a time width according to a clock signal immediately after a rising edge of one of the converted digital signals. First time width calculating means, second time width calculating means for calculating a time width according to the clock signal immediately after the rising edge of the other digital signal, the first time width calculating means and the second time A time interval measuring device including a time / voltage converting means for converting a time width generated by the width calculating means into a voltage, wherein a minimum time difference between the two signals is limited to a predetermined value. As a condition, the first time width calculating means and the second time width calculating means calculate a time difference using the same circuit.
【請求項5】前記最小時間差の所定値は、第1および第
2の時間幅測定が同一回路の時間幅算出手段で可能な最
小時間間隔で決定されることを特徴とする請求項4に記
載のタイムインターバル測定器。
5. The system according to claim 4, wherein the predetermined value of the minimum time difference is determined at a minimum time interval at which the first and second time width measurements can be performed by the time width calculation means of the same circuit. Time interval measuring instrument.
JP2000296005A 2000-09-28 2000-09-28 Time interval measuring instrument Expired - Fee Related JP3740971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000296005A JP3740971B2 (en) 2000-09-28 2000-09-28 Time interval measuring instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000296005A JP3740971B2 (en) 2000-09-28 2000-09-28 Time interval measuring instrument

Publications (2)

Publication Number Publication Date
JP2002107393A true JP2002107393A (en) 2002-04-10
JP3740971B2 JP3740971B2 (en) 2006-02-01

Family

ID=18778344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000296005A Expired - Fee Related JP3740971B2 (en) 2000-09-28 2000-09-28 Time interval measuring instrument

Country Status (1)

Country Link
JP (1) JP3740971B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007040742A (en) * 2005-08-01 2007-02-15 Yokogawa Electric Corp Jitter measuring device
CN102590613A (en) * 2012-03-14 2012-07-18 上海聚星仪器有限公司 Method and device for measuring arrival time difference of radio-frequency signal
JP2016517216A (en) * 2013-03-15 2016-06-09 クゥアルコム・インコーポレイテッドQualcomm Incorporated Mixed signal TDC with built-in T2VADC

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007040742A (en) * 2005-08-01 2007-02-15 Yokogawa Electric Corp Jitter measuring device
CN102590613A (en) * 2012-03-14 2012-07-18 上海聚星仪器有限公司 Method and device for measuring arrival time difference of radio-frequency signal
JP2016517216A (en) * 2013-03-15 2016-06-09 クゥアルコム・インコーポレイテッドQualcomm Incorporated Mixed signal TDC with built-in T2VADC

Also Published As

Publication number Publication date
JP3740971B2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100982103B1 (en) Time-to-digital conversion with delay contribution determination of delay elements
KR101243627B1 (en) Time measurement using phase shifted periodic waveforms
EP0543139B1 (en) Jitter analyzer
EP1963870B1 (en) Current measurement circuit and method
US7825839B2 (en) Measuring device and measuring method for measuring the power of a high-frequency signal
Chaberski Time-to-digital-converter based on multiple-tapped-delay-line
US6829295B2 (en) Jitter measuring method and device
US9904253B1 (en) Time-to-digital converter using time residue feedback and related method
JP2002107393A (en) Instrument for measuring time interval
US8527574B2 (en) Device and method for high resolution time measurements
CN102138078A (en) Arrangement for measuring at least one value of a voltage applied to an electronic component
JP3271323B2 (en) Time measurement circuit
JP3552123B2 (en) Time measuring device and distance measuring device
Räisänen-Ruotsalainen et al. Integrated time-to-digital converters based on interpolation
EP1322969B1 (en) Rf power measurement
KR102392037B1 (en) Method and evaluation unit for determining the time of a flank in a signal
JP2004286511A (en) Light sampling device and light waveform observation system
JP3892956B2 (en) Jitter measuring device
JPH1028110A (en) Phase difference measuring circuit
JP3945389B2 (en) Time-voltage converter and method
JPS62148882A (en) Time measuring instrument
JP3552122B2 (en) Time measuring method and time measuring device / distance measuring device using this method
JPH09325174A (en) Semiconductor inspecting instrument
JP2000292565A (en) Device and method for measuring transmission line propagation delay time
JP2001251189A (en) A/d converter and semiconductor pressure sensor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051031

R150 Certificate of patent or registration of utility model

Ref document number: 3740971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees