JP2002100970A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JP2002100970A
JP2002100970A JP2000291521A JP2000291521A JP2002100970A JP 2002100970 A JP2002100970 A JP 2002100970A JP 2000291521 A JP2000291521 A JP 2000291521A JP 2000291521 A JP2000291521 A JP 2000291521A JP 2002100970 A JP2002100970 A JP 2002100970A
Authority
JP
Japan
Prior art keywords
transistor
field effect
control
effect transistors
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000291521A
Other languages
Japanese (ja)
Other versions
JP3707002B2 (en
Inventor
Shigeo Saito
重男 斉藤
Osamu Kinoshita
治 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2000291521A priority Critical patent/JP3707002B2/en
Publication of JP2002100970A publication Critical patent/JP2002100970A/en
Application granted granted Critical
Publication of JP3707002B2 publication Critical patent/JP3707002B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Keying Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve the high-speed operation of a switch, which supplies operating power to a load from an AC power supply regarding a switching circuit, using a field-effect transistor. SOLUTION: The switching circuit is provided with two field-effect transistors Q1, Q2, in which built-in diodes D1, D2 are connected in series so as to be reverse in polarity across a power supply PW and loads LD1 to LDn and control circuits CON1 to CONn, which apply control voltages to gates of the two transistors Q1, Q2 so as to on/off-control the transistors Q1, Q2. Gate voltages are applied to the transistors Q1, Q2 as the power supplies for photoelectric converters PC1 to PCn, for capacitors C1 to Cn and for the control circuits CON1 to CONn.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リニアモータ,通
常のモータ,電磁クラッチ,電磁バルブ,電磁リレー等
の各種の負荷に電源から動作電力の供給,停止を高速で
制御できる電界効果トランジスタを用いたスイッチ回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor which can control the supply and stop of operating power from a power source to various loads such as a linear motor, a normal motor, an electromagnetic clutch, an electromagnetic valve and an electromagnetic relay at a high speed. Switch circuit.

【0002】[0002]

【従来の技術】各種の機械的に動作する部分を含む装置
は、モータや電磁クラッチ等を複数含み、個別に且つ断
続的に動作する構成の場合、個別にスイッチを設けて、
スイッチのオン,オフを制御することになる。この場合
のスイッチは、手動による電源スイッチ等とは相違し、
比較的頻繁にオン,オフ動作を行うものである。従っ
て、リレーを用いる場合が一般的である。
2. Description of the Related Art An apparatus including various mechanically operating parts includes a plurality of motors, electromagnetic clutches, and the like.
The on / off of the switch is controlled. The switch in this case is different from a manual power switch, etc.
The on / off operation is performed relatively frequently. Therefore, it is common to use a relay.

【0003】例えば、図7に示すように、モータ,電磁
クラッチ等の負荷LD1〜LDnと電源PWとの間に、
個別にリレーの接点S1〜Snを接続し、図示を省略し
たリレーを選択的に駆動することにより、接点S1〜S
nを選択的にオンとして、電源PWからオンとなった接
点を介して動作電力を負荷に供給することになる。又負
荷としてのモータの回転,停止が頻繁に行われるような
場合、その負荷を駆動する為のリレーの接点が頻繁にオ
ン,オフ制御される。
For example, as shown in FIG. 7, a power supply PW is connected between loads LD1 to LDn such as a motor and an electromagnetic clutch and a power supply PW.
By individually connecting the contacts S1 to Sn of the relays and selectively driving the relays (not shown), the contacts S1 to S
n is selectively turned on, and the operating power is supplied to the load from the power supply PW via the turned on contact. If the motor as a load is frequently rotated and stopped, the relay contacts for driving the load are frequently turned on and off.

【0004】[0004]

【発明が解決しようとする課題】負荷LD1〜LDnに
電源PWから動作電力を供給する為のリレーの接点S1
〜Snは、通常数10ms程度以上の動作遅れがある。
従って、所定のタイミングで高速に負荷LD1〜LDn
の動作のオン,オフを制御することが困難であり、又リ
レーを駆動する電力についても、リレーの個数が多い
と、無視できない状態となる。又接点S1〜Snのオ
ン,オフ時に生じるノイズが、接点S1〜Snと負荷L
D1〜LDnとの間の接続線を伝搬し、他の電子回路に
悪影響を及ぼす問題がある。
The relay contact S1 for supplying operating power from the power supply PW to the loads LD1 to LDn.
To Sn have an operation delay of about several tens ms or more.
Therefore, the loads LD1 to LDn can be quickly driven at a predetermined timing.
It is difficult to control on / off of the operation of the relay, and the power for driving the relay cannot be ignored if the number of relays is large. Noise generated when the contacts S1 to Sn are turned on and off is generated by the contacts S1 to Sn and the load L.
There is a problem that it propagates through a connection line between D1 and LDn and adversely affects other electronic circuits.

【0005】そこで、機械的な接点を含まず、高速動作
が可能の半導体スイッチが考えられる。このような半導
体スイッチとしては、バイポーラトランジスタや電界効
果トランジスタ等を用いることになるが、バイポーラト
ランジスタは、直流電源には適用できるが交流電源には
適用できないことになる。又電界効果トランジスタは、
数mΩ程度の低オン抵抗の構成も知られており、交流電
源にも適用可能であるが、電流容量の比較的大きい電界
効果トランジスタは、内蔵ダイオード(ボディダイオー
ドとも称される)を含む構成であり、この内蔵ダイオー
ドを介して整流された電流が流れる問題がある。本発明
は、電源が交流の場合でも、高速動作が可能の電界効果
トランジスタを用いたスイッチ回路を提供することを目
的とする。
Therefore, a semiconductor switch that does not include a mechanical contact and can operate at high speed is considered. As such a semiconductor switch, a bipolar transistor, a field effect transistor, or the like is used. However, the bipolar transistor can be applied to a DC power supply but cannot be applied to an AC power supply. Field effect transistors
A configuration with a low on-resistance of about several mΩ is also known and can be applied to an AC power supply, but a field-effect transistor having a relatively large current capacity has a configuration including a built-in diode (also referred to as a body diode). There is a problem that a rectified current flows through this built-in diode. An object of the present invention is to provide a switch circuit using a field-effect transistor capable of high-speed operation even when the power supply is AC.

【0006】[0006]

【課題を解決するための手段】本発明のスイッチ回路
は、図1を参照して説明すると、電源PWと負荷LD1
〜LDnとの間に、それぞれ内蔵ダイオードD1,D2
が逆極性となるように直列に接続した2個の電界効果ト
ランジスタQ1,Q2と、この2個の電界効果トランジ
スタQ1,Q2のゲートに制御電圧を印加して、電界効
果トランジスタQ1,Q2をオン,オフ制御する制御回
路CON1〜CONnとを備えている。
A switch circuit according to the present invention will be described with reference to FIG.
To LDn, built-in diodes D1 and D2, respectively.
Are applied in series with each other so that the polarities of the field effect transistors Q1 and Q2 are opposite to each other, and a control voltage is applied to the gates of the two field effect transistors Q1 and Q2 to turn on the field effect transistors Q1 and Q2. , And control circuits CON1 to CONn for performing off control.

【0007】又制御回路CON1〜CONnは、光電変
換器により変換された動作電圧を、制御信号に従って電
界効果トランジスタQ1,Q2のゲートに印加するトラ
ンジスタを備えることができる。又光電変換器により変
換された動作電圧を、オン制御信号に従って、電界効果
トランジスタQ1,Q2のゲートに印加する第1のトラ
ンジスタと、オフ制御信号に従って、電界効果トランジ
スタQ1,Q2のゲートの入力容量の充電電荷を放電さ
せる第2のトランジスタとを備えることができる。又制
御回路は、制御信号をベースに加える制御トランジスタ
と、この制御トランジスタによって制御する相補型トラ
ンジスタとを含み、光電変換器により変換された動作電
圧を、相補型トランジスタの一方の導電型のトランジス
タを介して電界効果トランジスタのゲートに印加し、他
方の導電型のトランジスタを介して電界効果トランジス
タの入力容量の充電電荷を放電させるように接続した構
成とすることができる。
Each of the control circuits CON1 to CONn can include a transistor for applying the operating voltage converted by the photoelectric converter to the gates of the field effect transistors Q1 and Q2 according to a control signal. The first transistor applies the operating voltage converted by the photoelectric converter to the gates of the field effect transistors Q1 and Q2 in accordance with the ON control signal, and the input capacitance of the gates of the field effect transistors Q1 and Q2 in accordance with the OFF control signal. And a second transistor for discharging the charge of the second transistor. The control circuit includes a control transistor that applies a control signal to a base, and a complementary transistor that is controlled by the control transistor.The operating voltage converted by the photoelectric converter is used to control one of the conductive transistors of the complementary transistor. And a gate connected to the gate of the field-effect transistor via the other conductive type transistor to discharge the charge of the input capacitance of the field-effect transistor.

【0008】[0008]

【発明の実施の形態】図1は本発明の第1の実施の形態
の説明図であり、PWは電源、LD1〜LDnはモー
タ,電磁クラッチ等の負荷、Q1,Q2は電界効果トラ
ンジスタ、D1,D2は電界効果トランジスタの内蔵ダ
イオード、CON1〜CONnは制御回路、C1〜Cn
はコンデンサ、PC1〜PCnは太陽電池等の起電力型
半導体素子からなる光電変換器、Pは発光ダイオードや
ランプ等の光源、cont1〜contnは図示を省略
した上位の制御部からの制御信号を示す。
FIG. 1 is an explanatory view of a first embodiment of the present invention, wherein PW is a power supply, LD1 to LDn are loads such as a motor and an electromagnetic clutch, Q1 and Q2 are field effect transistors, D1 , D2 are built-in diodes of field effect transistors, CON1 to CONn are control circuits, C1 to Cn
Denotes a capacitor, PC1 to PCn denote photoelectric converters composed of electromotive force semiconductor elements such as solar cells, P denotes a light source such as a light emitting diode or a lamp, and cont1 to connt denote control signals from a higher-level control unit (not shown). .

【0009】2個の電界効果トランジスタQ1,Q2の
ソースを共通に接続し、一方の電界効果トランジスタQ
1のドレインを電源PWに接続し、他方の電界効果トラ
ンジスタQ2のドレインを負荷に接続する。即ち、内蔵
ダイオードD1,D2が逆極性となるように直列に接続
する。それにより、電界効果トランジスタQ1,Q2を
オフとすると、電源PWが直流電源の場合は確実にオフ
となり、交流電源の場合でも、内蔵ダイオードD1,D
2は逆極性であるから、確実にオフとすることができ
る。又電界効果トランジスタQ1,Q2をオンすれば、
電源PWが直流でも交流でも負荷に動作電力を供給する
ことができる。
The sources of the two field effect transistors Q1 and Q2 are connected in common, and one of the field effect transistors
1 is connected to the power supply PW, and the drain of the other field effect transistor Q2 is connected to the load. That is, the built-in diodes D1 and D2 are connected in series such that they have opposite polarities. Thus, when the field effect transistors Q1 and Q2 are turned off, the power supply PW is reliably turned off when the power supply PW is a DC power supply.
Since 2 has the opposite polarity, it can be surely turned off. When the field effect transistors Q1 and Q2 are turned on,
Whether the power supply PW is direct current or alternating current, the operating power can be supplied to the load.

【0010】又制御回路CON1〜CONnは、電界効
果トランジスタQ1,Q2のオン,オフ制御の為のゲー
ト電圧を制御信号cont1〜contnに従って印加
するもので、この制御回路CON1〜CONnは、電源
PWとは電気的に絶縁された状態とする必要がある。そ
の為に、トランスの一次巻線を例えば電源PWに接続
し、そのトランスに制御回路CON1〜CONn対応の
二次巻線を設け、それぞれ整流平滑回路を接続して、制
御回路CON1〜CONnの電源とすることもできる。
その場合、トランスや整流平滑回路による専有面積が大
きくなる。
The control circuits CON1 to CONn apply a gate voltage for ON / OFF control of the field effect transistors Q1 and Q2 in accordance with control signals cont1 to conn. Must be electrically insulated. For this purpose, the primary winding of the transformer is connected to, for example, a power supply PW, and the transformer is provided with secondary windings corresponding to the control circuits CON1 to CONn. It can also be.
In that case, the area occupied by the transformer and the rectifying / smoothing circuit increases.

【0011】そこで、図示のように、光源Pと、制御回
路CON1〜CONn対応の光電変換器PC1〜PCn
を設け、発光ダイオードやランプ等の光源Pを電源PW
等により点灯し、その発光光線を光電変換器PC1〜P
Cnに入射し、光電変換器PC1〜PCnの変換出力電
圧をコンデンサC1〜Cnに蓄積し、コンデンサC1〜
Cnの端子電圧を制御回路CON1〜CONnから電界
効果トランジスタQ1,Q2のゲートに印加するゲート
電圧とする。この場合、光電変換器PC1〜PCn対応
の光源を設け、フォトカプラ構成とすることも可能であ
る。
Therefore, as shown in the figure, the light source P and the photoelectric converters PC1 to PCn corresponding to the control circuits CON1 to CONn are used.
And a light source P such as a light emitting diode or a lamp
And emits the emitted light beams to the photoelectric converters PC1 to PC1
Cn, and the converted output voltages of the photoelectric converters PC1 to PCn are stored in the capacitors C1 to Cn.
The terminal voltage of Cn is a gate voltage applied from the control circuits CON1 to CONn to the gates of the field effect transistors Q1 and Q2. In this case, a light source corresponding to the photoelectric converters PC1 to PCn may be provided to form a photocoupler.

【0012】前述のように、2個の電界効果トランジス
タQ1,Q2を直列に接続したスイッチ回路であるか
ら、無接点構成で、且つ高速動作が可能であり、又低オ
ン抵抗であるから、ノイズの発生もなく、負荷LD1〜
LDnの動作のオン,オフを高速に制御し、且つ低電力
損失の構成とすることができる。
As described above, since the switch circuit is a switch circuit in which two field-effect transistors Q1 and Q2 are connected in series, a non-contact configuration, high-speed operation is possible, and low on-resistance results in noise. Without any occurrence of load LD1
On / off of the operation of the LDn can be controlled at high speed, and a configuration with low power loss can be realized.

【0013】図2は本発明の第2の実施の形態の説明図
であり、Q1,Q2は電界効果トランジスタ、PWは電
源、LDは負荷、PCは光電変換器、Cはコンデンサ、
Q3はトランジスタ、R1は抵抗、Cinは電界効果ト
ランジスタQ1,Q2の入力容量、contは制御信号
を示す。なお、光電変換器PCに対する光源と、電界効
果トランジスタQ1,Q2の内蔵ダイオードD1,D2
との図示を省略している。
FIG. 2 is an explanatory view of a second embodiment of the present invention, wherein Q1 and Q2 are field effect transistors, PW is a power supply, LD is a load, PC is a photoelectric converter, C is a capacitor,
Q3 is a transistor, R1 is a resistor, Cin is an input capacitance of the field effect transistors Q1 and Q2, and cont is a control signal. The light source for the photoelectric converter PC and the built-in diodes D1, D2 of the field-effect transistors Q1, Q2.
Are not shown.

【0014】光電変換器PCに光源から入射する光をオ
ン,オフして、電界効果トランジスタQ1,Q2のゲー
ト電圧のオン,オフを制御することも考えられるが、太
陽電池等の光起電力型の半導体素子による光電変換器P
Cは、動作速度が遅いので、制御信号に対応してゲート
電圧を急速に立上げることが困難である。そこで、前述
のように、光電変換器PCにより変換された電圧によっ
てコンデンサCを充電して、制御回路の電源とし、トラ
ンジスタQ3によりゲート電圧のオン,オフを高速に制
御するものである。
It is conceivable to control the on / off of the gate voltage of the field effect transistors Q1 and Q2 by turning on / off the light incident on the photoelectric converter PC from the light source. Converter P with semiconductor element
Since the operating speed of C is slow, it is difficult to rapidly raise the gate voltage in response to the control signal. Therefore, as described above, the capacitor C is charged with the voltage converted by the photoelectric converter PC to be used as a power supply for the control circuit, and the on / off of the gate voltage is controlled at high speed by the transistor Q3.

【0015】例えば、制御信号contをハイレベル
(“1”)とすると、トランジスタQ3がオンとなり、
コンデンサCの端子電圧をゲート電圧として電界効果ト
ランジスタQ1,Q2のゲートに印加し、入力容量Ci
nを急速充電し、その端子電圧が閾値を超えることによ
り、電界効果トランジスタQ1,Q2はオンとなる。そ
れにより、電源PWから負荷LDに動作電力が供給さ
れ、負荷LDは動作を開始する。
For example, when the control signal cont is set to a high level ("1"), the transistor Q3 is turned on,
The terminal voltage of the capacitor C is applied as a gate voltage to the gates of the field effect transistors Q1 and Q2, and the input capacitance Ci
When n is rapidly charged and its terminal voltage exceeds the threshold value, the field effect transistors Q1 and Q2 are turned on. As a result, the operating power is supplied from the power supply PW to the load LD, and the load LD starts operating.

【0016】又制御信号contをローベル(“0”)
とすると、トランジスタQ3はオフとなり、抵抗R1を
介して電界効果トランジスタQ1,Q2の入力容量Ci
nに蓄積された電荷が放電され、ゲート電位が閾値以下
に低下すると、電界効果トランジスタQ1,Q2はオフ
となり、電源PWから負荷LDに供給されていた動作電
力が遮断され、負荷LDは動作を停止する。
The control signal cont is set to low level ("0").
Then, the transistor Q3 is turned off, and the input capacitance Ci of the field effect transistors Q1 and Q2 via the resistor R1.
When the electric charge accumulated in n is discharged and the gate potential falls below the threshold, the field effect transistors Q1 and Q2 are turned off, the operating power supplied from the power supply PW to the load LD is cut off, and the load LD stops operating. Stop.

【0017】図3は動作説明図であり、(a)は制御信
号contを示し、(b)は電界効果トランジスタQ
1,Q2のドレイン・ソース間電圧を示す。なお、Vp
は電源電圧である。例えば、(a)に示すように、制御
信号contを“1”とすると、トランジスタQ3が高
速にオンとなり、電界効果トランジスタQ1,Q2のゲ
ートにコンデンサCの端子電圧を印加して、電界効果ト
ランジスタQ1,Q2を高速にオンとすることができ
る。従って、電界効果トランジスタQ1,Q2のドレイ
ン・ソース間電圧は電源電圧Vpから急速に零となる。
FIGS. 3A and 3B are explanatory diagrams of the operation. FIG. 3A shows the control signal cont, and FIG. 3B shows the field effect transistor Q.
1 shows the drain-source voltage of Q2. Note that Vp
Is the power supply voltage. For example, as shown in (a), when the control signal cont is set to "1", the transistor Q3 is turned on at a high speed, and the terminal voltage of the capacitor C is applied to the gates of the field effect transistors Q1 and Q2. Q1 and Q2 can be turned on at high speed. Therefore, the drain-source voltages of the field effect transistors Q1 and Q2 rapidly become zero from the power supply voltage Vp.

【0018】又制御信号contを“0”とすると、ト
ランジスタQ3はオフとなり、前述のように、抵抗R1
を介して電界効果トランジスタQ1,Q2の入力容量C
inの蓄積電荷が放電する。その時、抵抗R1を含む時
定数に従って電界効果トランジスタQ1,Q2のゲート
電圧が低下し、(b)に示すように、ドレイン・ソース
間電圧は傾斜した特性で電源電圧Vpに上昇する。図2
に示す制御回路の構成は、電界効果トランジスタQ1,
Q2の高速オンにより、負荷LDにタイミングの遅れが
生じないように動作電圧を印加することができる。
When the control signal cont is set to "0", the transistor Q3 is turned off, and the resistance R1
Via the input capacitance C of the field effect transistors Q1 and Q2
The accumulated charge of in is discharged. At that time, the gate voltages of the field effect transistors Q1 and Q2 decrease according to the time constant including the resistance R1, and the drain-source voltage rises to the power supply voltage Vp with a sloped characteristic as shown in FIG. FIG.
The configuration of the control circuit shown in FIG.
By the high-speed turning on of Q2, an operating voltage can be applied so that the timing of the load LD is not delayed.

【0019】図4は本発明の第3の実施の形態の説明図
であり、図2と同一符号は同一部分を示し、Q3を第1
のトランジスタとし、Q4を第2のトランジスタとした
場合を示し、第1のトランジスタQ3のベースに制御信
号onを印加し、又第2のトランジスタQ4のベースに
制御信号offを印加する構成とする。即ち、“1”の
制御信号onを第1のトランジスタQ3のベースに印加
して、このトランジスタQ3をオンとすることにより、
コンデンサCの端子電圧を電界効果トランジスタQ1,
Q2のゲートに印加してターンオンさせる。この時、制
御信号offを“0”として第2のトランジスタQ4を
オフとしておくものである。
FIG. 4 is an explanatory diagram of the third embodiment of the present invention. The same reference numerals as those in FIG. 2 denote the same parts, and Q3 is the first.
In this case, the control signal on is applied to the base of the first transistor Q3, and the control signal off is applied to the base of the second transistor Q4. That is, the control signal on of “1” is applied to the base of the first transistor Q3 to turn on the transistor Q3,
The terminal voltage of the capacitor C is changed to the field-effect transistor Q1,
Turn on by applying to the gate of Q2. At this time, the control signal off is set to "0" to turn off the second transistor Q4.

【0020】次に制御信号onを“0”、制御信号of
fを“1”とすると、第1のトランジスタQ3はオフ、
第2のトランジスタQ4はオンとなり、電界効果トラン
ジスタQ1,Q2の入力容量Cinの蓄積電荷を、第2
のトランジスタQ4により高速放電させて、電界効果ト
ランジスタQ1,Q2のターンオフを高速化することが
できる。従って、電源PWから負荷LDに印加する動作
電圧の高速オン並びに高速オフを実現することができ
る。
Next, the control signal on is set to "0" and the control signal of
If f is “1”, the first transistor Q3 is off,
The second transistor Q4 is turned on, and the charge stored in the input capacitance Cin of the field effect transistors Q1 and Q2 is transferred to the second transistor Q4.
, And the turn-off of the field effect transistors Q1 and Q2 can be accelerated. Accordingly, high-speed turning on and off of the operating voltage applied to the load LD from the power supply PW can be realized.

【0021】この場合、第1のトランジスタQ3と第2
のトランジスタQ4とが同時にオンとならないように制
御信号on,offのタイミングを設定する必要があ
る。例えば、図3の(c),(d)に示す制御信号o
n,offのそれぞれの立上りと立下りとの間にガード
タイムt1,t2を設定するもので、t1=t2とする
こともできる。それにより、トランジスタQ3,Q4の
同時オンを防止することができる。又電界効果トランジ
スタQ1,Q2のドレイン・ソース間電圧は(e)に示
すものとなる。
In this case, the first transistor Q3 and the second transistor Q3
It is necessary to set the timing of the control signals on and off so that the transistor Q4 does not turn on at the same time. For example, the control signal o shown in (c) and (d) of FIG.
Guard times t1 and t2 are set between the rise and fall of n and off, respectively, and t1 = t2 can also be set. Thus, simultaneous turning on of the transistors Q3 and Q4 can be prevented. The drain-source voltages of the field effect transistors Q1 and Q2 are as shown in FIG.

【0022】図5は本発明の第4の実施の形態の説明図
であり、図2と同一符号は同一部分を示し、Q5,Q6
はnpn型のpnp型との相補型トランジスタ、Q7は
pnp型の制御トランジスタ、R2は抵抗を示す。相補
型トランジスタQ5,Q6の共通接続のエミッタに電界
効果トランジスタQ1,Q2のゲートを接続し、制御ト
ランジスタQ7のコレクタを、相補型トランジスタQ
5,Q6のベースに接続する。
FIG. 5 is an explanatory view of a fourth embodiment of the present invention. The same reference numerals as in FIG.
Denotes an npn-type pnp-complementary transistor, Q7 denotes a pnp-type control transistor, and R2 denotes a resistor. The gates of the field effect transistors Q1 and Q2 are connected to the commonly connected emitters of the complementary transistors Q5 and Q6, and the collector of the control transistor Q7 is connected to the complementary transistor Q5.
5, Connect to the base of Q6.

【0023】従って、制御信号contを“1”とする
と、制御トランジスタQ7はオフとなり、相補型トラン
ジスタQ5,Q6の一方のトランジスタQ5がオン、他
方のトランジスタQ6がオフとなる。それにより、コン
デンサCの端子電圧がトランジスタQ5を介して電界効
果トランジスタQ1,Q2のゲートに印加され、電界効
果トランジスタQ1,Q2はオンとなり、電源PWから
負荷LDに動作電力が供給される。
Therefore, when the control signal cont is set to "1", the control transistor Q7 is turned off, one of the complementary transistors Q5 and Q6 is turned on, and the other transistor Q6 is turned off. Thereby, the terminal voltage of the capacitor C is applied to the gates of the field effect transistors Q1 and Q2 via the transistor Q5, the field effect transistors Q1 and Q2 are turned on, and the operating power is supplied from the power supply PW to the load LD.

【0024】又制御信号contを“0”とすると、制
御トランジスタQ7はオンとなり、相補型トランジスタ
の一方のトランジスタQ5はオフ、他方のトランジスタ
Q6はオンとなり、電界効果トランジスタQ1,Q2の
入力容量Cinの充電電荷を急速放電し、電界効果トラ
ンジスタQ1,Q2はオフなり、電源PWから負荷LD
に供給する動作電力は遮断される。
When the control signal cont is set to "0", the control transistor Q7 is turned on, one of the complementary transistors Q5 is turned off and the other transistor Q6 is turned on, and the input capacitance Cin of the field effect transistors Q1 and Q2 is turned on. Is rapidly discharged, the field-effect transistors Q1 and Q2 are turned off, and the load LD
Is shut off.

【0025】この場合の制御信号contを図2の
(f)に示すものとすると、電界効果トランジスタのド
レイン・ソース間電圧は、図2の(g)に示すものとな
る。即ち、“1”の制御信号contにより電界効果ト
ランジスタQ1,Q2が高速にオンとなって、ドレイン
・ソース間電圧は零となり、“0”の制御信号cont
により電界効果トランジスタQ1,Q2が高速にオフと
なって、ドレイン・ソース間電圧は電源PWの電圧Vp
となる。
Assuming that the control signal cont in this case is as shown in FIG. 2 (f), the drain-source voltage of the field effect transistor is as shown in FIG. 2 (g). That is, the field effect transistors Q1 and Q2 are turned on at high speed by the control signal cont of "1", the voltage between the drain and the source becomes zero, and the control signal cont of "0"
As a result, the field effect transistors Q1 and Q2 are turned off at high speed, and the voltage between the drain and the source becomes the voltage Vp of the power supply PW.
Becomes

【0026】図6は本発明の第5の実施の形態の説明図
であり、図5と同一符号は同一部分を示し、D3,D4
はダイオードである。相補型トランジスタQ5,Q6の
エミッタに接続したダイオードD3,D4は、順方向電
圧降下をバイアス用として利用するもので、トランジス
タQ5がターンオフする前にトランジスタQ6がターン
オンしないように、トランジスタQ6のエミッタ電位を
低下させ、又トランジスタQ6がターンオフする前にト
ランジスタQ5がターンオンしないように、トランジス
タQ5のエミッタ電位を低下させる構成としたものであ
る。又電界効果トランジスタQ1,Q2のオン,オフ制
御については、図5に示す場合と同様であるから重複し
た説明は省略する。
FIG. 6 is an explanatory view of the fifth embodiment of the present invention. The same reference numerals as those in FIG.
Is a diode. The diodes D3 and D4 connected to the emitters of the complementary transistors Q5 and Q6 use the forward voltage drop as a bias voltage. And the emitter potential of the transistor Q5 is reduced so that the transistor Q5 is not turned on before the transistor Q6 is turned off. The on / off control of the field effect transistors Q1 and Q2 is the same as that shown in FIG.

【0027】[0027]

【発明の効果】以上説明したように、本発明は、電源P
Wと負荷LD1〜LDnとの間に、それぞれ内蔵ダイオ
ードD1,D2が逆極性となるように直列に接続した2
個の電界効果トランジスタQ1,Q2と、この2個の電
界効果トランジスタQ1,Q2のゲートに制御電圧を印
加して、電界効果トランジスタQ1,Q2をオン,オフ
制御する制御回路CON1〜CONnとを備えているも
ので、電源PWが交流電源の場合でも直流電源の場合で
も適用可能あり、各種の負荷を断続駆動する場合に、動
作電圧のオン,オフを高速で且つ低損失で制御できる利
点がある。又光電変換器PCを制御回路CON1〜CO
Nnの電源とすることにより、小型且つ軽量化すること
ができる。又この光電変換器PCを電源としてトランジ
スタによって電界効果トランジスタQ1,Q2のゲート
電圧のオン,オフを高速制御することより、電界効果ト
ランジスタQ1,Q2のオン,オフを高速化することが
できる利点がある。
As described above, according to the present invention, the power supply P
2 connected in series between W and loads LD1 to LDn such that built-in diodes D1 and D2 have opposite polarities, respectively.
A plurality of field-effect transistors Q1 and Q2, and control circuits CON1 to CONn for applying a control voltage to the gates of the two field-effect transistors Q1 and Q2 to turn on and off the field-effect transistors Q1 and Q2. The present invention can be applied to the case where the power supply PW is an AC power supply or a DC power supply. When driving various loads intermittently, there is an advantage that ON / OFF of the operating voltage can be controlled at high speed and with low loss. . Also, the photoelectric converter PC is connected to the control circuits CON1 to CO
By using a power source of Nn, it is possible to reduce the size and weight. Further, by using the photoelectric converter PC as a power source and controlling the on / off of the gate voltages of the field effect transistors Q1 and Q2 at high speed by transistors, there is an advantage that the on / off of the field effect transistors Q1 and Q2 can be accelerated. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の説明図である。FIG. 1 is an explanatory diagram of a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の説明図である。FIG. 2 is an explanatory diagram of a second embodiment of the present invention.

【図3】動作説明図である。FIG. 3 is an operation explanatory diagram.

【図4】本発明の第3の実施の形態の説明図である。FIG. 4 is an explanatory diagram of a third embodiment of the present invention.

【図5】本発明の第4の実施の形態の説明図である。FIG. 5 is an explanatory diagram of a fourth embodiment of the present invention.

【図6】本発明の第5の実施の形態の説明図である。FIG. 6 is an explanatory diagram of a fifth embodiment of the present invention.

【図7】従来例の説明図である。FIG. 7 is an explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

Q1,Q2 電界効果トランジスタ D1,D2 内蔵ダイオード PW 電源 LD1〜LDn 負荷 CON1〜CONn 制御回路 cont1〜contn 制御信号 C1〜Cn コンデンサ PC1〜PCn 光電変換器 P 光源 Q1, Q2 Field effect transistor D1, D2 Built-in diode PW power supply LD1 to LDn Load CON1 to CONn Control circuit cont1 to conn Control signal C1 to Cn Capacitor PC1 to PCn Photoelectric converter P Light source

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5G034 AB00 AE02 5J050 AA02 BB04 CC09 DD03 DD04 DD06 EE02 EE17 EE25 FF04 FF08 5J055 AX04 AX54 AX66 BX12 CX28 DX03 DX12 DX56 DX72 DX83 EX06 EX07 EY10 EY12 EY14 EY17 EY21 EZ07 FX12 FX17 FX35 GX01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電源と負荷との間に、それぞれ内蔵ダイ
オードが逆極性となるように直列に接続した2個の電界
効果トランジスタと、 該2個の電界効果トランジスタのゲートに制御電圧を印
加して該電界効果トランジスタをオン,オフ制御する制
御回路とを備えたことを特徴とするスイッチ回路。
1. Two field effect transistors connected in series between a power supply and a load such that built-in diodes have opposite polarities, and a control voltage is applied to gates of the two field effect transistors. And a control circuit for turning on and off the field effect transistor.
【請求項2】 前記制御回路は、光電変換器により変換
された動作電圧を、制御信号に従って前記電界効果トラ
ンジスタのゲートに印加するトランジスタを備えたこと
を特徴とする請求項1記載のスイッチ回路。
2. The switch circuit according to claim 1, wherein the control circuit includes a transistor for applying an operating voltage converted by a photoelectric converter to a gate of the field-effect transistor according to a control signal.
【請求項3】 前記制御回路は、光電変換器により変換
された動作電圧を、オン制御信号に従って前記電界効果
トランジスタのゲートに印加する第1のトランジスタ
と、オフ制御信号に従って前記電界効果トランジスタの
ゲートの入力容量の充電電荷を放電させる第2のトラン
ジスタとを備えたことを特徴とする請求項1記載のスイ
ッチ回路。
3. The control circuit includes: a first transistor for applying an operating voltage converted by a photoelectric converter to a gate of the field-effect transistor according to an ON control signal; and a gate of the field-effect transistor according to an OFF control signal. 2. The switch circuit according to claim 1, further comprising: a second transistor for discharging the charge stored in the input capacitor.
【請求項4】 前記制御回路は、制御信号をベースに加
える制御トランジスタと、該制御トランジスタによって
制御する相補型トランジスタとを含み、光電変換器によ
り変換された動作電圧を、前記相補型トランジスタの一
方の導電型のトランジスタを介して前記電界効果トラン
ジスタのゲートに印加し、他方の導電型のトランジスタ
を介して前記電界効果トランジスタの入力容量の充電電
荷を放電させるように接続した構成を有することを特徴
とする請求項1記載のスイッチ回路。
4. The control circuit includes a control transistor for applying a control signal to a base, and a complementary transistor controlled by the control transistor, and supplies an operating voltage converted by a photoelectric converter to one of the complementary transistors. The field effect transistor is applied to the gate of the field effect transistor via the transistor of the conductivity type, and the charge connected to the input capacitance of the field effect transistor is discharged via the transistor of the other conductivity type. The switch circuit according to claim 1, wherein
JP2000291521A 2000-09-26 2000-09-26 Switch circuit Expired - Lifetime JP3707002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000291521A JP3707002B2 (en) 2000-09-26 2000-09-26 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000291521A JP3707002B2 (en) 2000-09-26 2000-09-26 Switch circuit

Publications (2)

Publication Number Publication Date
JP2002100970A true JP2002100970A (en) 2002-04-05
JP3707002B2 JP3707002B2 (en) 2005-10-19

Family

ID=18774580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000291521A Expired - Lifetime JP3707002B2 (en) 2000-09-26 2000-09-26 Switch circuit

Country Status (1)

Country Link
JP (1) JP3707002B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541678A (en) * 2005-05-06 2008-11-20 エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング Circuit breaker system
WO2012133186A1 (en) * 2011-03-31 2012-10-04 三洋電機株式会社 Switch circuit control unit, and charging and discharging system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541678A (en) * 2005-05-06 2008-11-20 エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング Circuit breaker system
WO2012133186A1 (en) * 2011-03-31 2012-10-04 三洋電機株式会社 Switch circuit control unit, and charging and discharging system

Also Published As

Publication number Publication date
JP3707002B2 (en) 2005-10-19

Similar Documents

Publication Publication Date Title
US6559689B1 (en) Circuit providing a control voltage to a switch and including a capacitor
US4736121A (en) Charge pump circuit for driving N-channel MOS transistors
US4706177A (en) DC-AC inverter with overload driving capability
EP0442688A2 (en) Switching circuit
US7439636B2 (en) Driver system for MOSFET based, high voltage electronic relays for AC power switching and inductive loads
US7030680B2 (en) On chip power supply
US9673811B2 (en) Low power consumption AC load switches
US20140177308A1 (en) Electrical power conversion device
US7230354B2 (en) Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads
JP2000510676A (en) Battery charger
US20020163366A1 (en) Inductive load driving circuit
US6917227B1 (en) Efficient gate driver for power device
US8138705B2 (en) Circuit arrangement and method for controlling an electric load
JP2014150654A (en) Gate Drive circuit
JPH08251913A (en) Switching regulator
JP3707002B2 (en) Switch circuit
GB2257583A (en) Built-in drive power-source semi-conductor device
JP2018007345A (en) Drive device for insulated gate type semiconductor element
US7671665B2 (en) Constant-ON state high side switch circuit
US20100045361A1 (en) Power circuit
CN216056801U (en) Power converter
CN220457386U (en) Hybrid solid state switching device
JP2001024492A (en) Drive circuit for mos transistor
JPH01148076A (en) Inverter
JP4012646B2 (en) Switching circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050720

R150 Certificate of patent or registration of utility model

Ref document number: 3707002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250