JP2001024492A - Drive circuit for mos transistor - Google Patents
Drive circuit for mos transistorInfo
- Publication number
- JP2001024492A JP2001024492A JP11194065A JP19406599A JP2001024492A JP 2001024492 A JP2001024492 A JP 2001024492A JP 11194065 A JP11194065 A JP 11194065A JP 19406599 A JP19406599 A JP 19406599A JP 2001024492 A JP2001024492 A JP 2001024492A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power mos
- circuit
- drive circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＭＯＳトランジスタ
（絶縁型電界効果トランジスタ）のドライブ回路に関
し、特に電力用のＭＯＳトランジスタのドライブ回路に
関する。The present invention relates to a drive circuit for a MOS transistor (insulated field effect transistor), and more particularly to a drive circuit for a power MOS transistor.
【０００２】[0002]
【従来の技術】今日、産業用車両として、例えばバッテ
リーを電源とするバッテリーフォークリフト等が実用化
されている。このような産業用車両では、走行や荷役作
業においてバッテリー電源を使用し、ドライブ回路を制
御してモータを駆動する。また、モータには、例えば走
行用モータと荷役用モータがあり、それぞれに駆動回路
が設けられている。このモータ駆動回路として、バッテ
リーの直流電源から例えば交流モータを駆動するための
インバータ駆動回路が使用され、このインバータ駆動回
路に電力用のパワーＭＯＳトランジスタが使用されてい
る。2. Description of the Related Art Today, for example, a battery forklift using a battery as a power supply has been put into practical use as an industrial vehicle. In such an industrial vehicle, a battery power source is used in running and cargo handling, and a drive circuit is controlled to drive a motor. Further, the motor includes, for example, a traveling motor and a cargo handling motor, each of which is provided with a drive circuit. As the motor drive circuit, an inverter drive circuit for driving, for example, an AC motor from a DC power supply of a battery is used, and a power MOS transistor for electric power is used for the inverter drive circuit.
【０００３】図６は、上述のパワーＭＯＳトランジスタ
を含むドライブ回路の回路図である。同図においてオン
用スイッチング回路１とオフ用スイッチング回路２は、
不図示の制御回路から供給される制御信号に従って交互
にオン、オフを繰り返し、パワーＭＯＳトランジスタ３
を駆動する。また、同様にオン用スイッチング回路４と
オフ用スイッチング回路５も不図示の制御回路から供給
される制御信号に従って交互にオン、オフを繰り返し、
パワーＭＯＳトランジスタ６を駆動する。また、パワー
ＭＯＳトランジスタ３には並列に、例えばモータ等の負
荷７が接続され、パワーＭＯＳトランジスタ３と６の駆
動に従って負荷に電力供給を行う。FIG. 6 is a circuit diagram of a drive circuit including the above power MOS transistor. In the figure, an ON switching circuit 1 and an OFF switching circuit 2
The power MOS transistor 3 is turned on and off alternately according to a control signal supplied from a control circuit (not shown).
Drive. Similarly, the on-switching circuit 4 and the off-switching circuit 5 alternately turn on and off alternately according to a control signal supplied from a control circuit (not shown).
The power MOS transistor 6 is driven. In addition, a load 7 such as a motor is connected in parallel to the power MOS transistor 3, and supplies power to the load according to the driving of the power MOS transistors 3 and 6.
【０００４】ここで、図７は上述のパワーＭＯＳトラン
ジスタ３と６の駆動タイミングを示すタイムチャートで
ある。上述のように、ドライブ信号によってパワーＭＯ
Ｓトランジスタ３と６は交互にオン、オフ駆動を行い、
負荷７に電力供給を行う。この時、図７に示すように、
一方のパワーＭＯＳトランジスタがオンからオフに変わ
った後、直ちに他方のパワーＭＯＳトランジスタをオン
することなく、一定のタイムラグを設けている。FIG. 7 is a time chart showing the drive timing of the power MOS transistors 3 and 6 described above. As described above, the power MO is controlled by the drive signal.
The S transistors 3 and 6 are turned on and off alternately,
Power is supplied to the load 7. At this time, as shown in FIG.
A fixed time lag is provided without turning on the other power MOS transistor immediately after one of the power MOS transistors is turned off from on.
【０００５】例えば、同図の例ではオフ用スイッチング
回路２を駆動し、パワーＭＯＳトランジスタ３の電圧Ｖ
GSを低下させ、パワーＭＯＳトランジスタ３をオフした
後、タイムラグとして時間ｔを設け、パワーＭＯＳトラ
ンジスタ６の駆動を開始している。また、パワーＭＯＳ
トランジスタ６をオフする場合にも、オフ用スイッチン
グ回路５を駆動し、パワーＭＯＳトランジスタ６の電圧
ＶGSを低下させ、タイムラグとして同じ時間ｔを設け、
パワーＭＯＳトランジスタ３の駆動を開始している。[0005] For example, in the example shown in FIG.
After lowering the GS and turning off the power MOS transistor 3, a time t is provided as a time lag, and the driving of the power MOS transistor 6 is started. Power MOS
Also when the transistor 6 is turned off, the switching circuit 5 for turning off is driven, the voltage VGS of the power MOS transistor 6 is reduced, and the same time t is provided as a time lag.
The driving of the power MOS transistor 3 has started.
【０００６】[0006]
【発明が解決しようとする課題】上記従来のＭＯＳトラ
ンジスタのドライブ回路では以下の問題が発生する。す
なわち、パワーＭＯＳトランジスタ３の内部ダイオード
はリカバリー特性が悪く、リカバリーサージ電圧が大き
い。すなわち、ＭＯＳトランジスタ３をオフすることに
よって、パワーＭＯＳトランジスタ３を流れる電流は減
少し、電流の流れがなくなると、パワーＭＯＳトランジ
スタ３の容量分を充電するため両端にサージ電圧が現れ
る。このリカバリーサージ電圧は大きなレベルであり、
パワーＭＯＳトランジスタ３を使用する場合、単独でダ
イオードを使用する場合に比べて制御が困難である。The following problems occur in the conventional MOS transistor drive circuit described above. That is, the internal diode of the power MOS transistor 3 has poor recovery characteristics and a large recovery surge voltage. That is, when the MOS transistor 3 is turned off, the current flowing through the power MOS transistor 3 decreases. When the current stops flowing, a surge voltage appears at both ends to charge the capacity of the power MOS transistor 3. This recovery surge voltage is a large level,
When the power MOS transistor 3 is used, control is more difficult than when a diode is used alone.
【０００７】本発明は、上記課題を解決するため、ＭＯ
Ｓトランジスタをダイオードとして機能させる場合で
も、サージ電圧を低減し、ＭＯＳトランジスタを損傷す
ることなくＭＯＳトランジスタのドライブ回路を提供す
るものである。[0007] The present invention provides an MO
Even when the S transistor functions as a diode, a surge voltage is reduced, and a drive circuit of the MOS transistor is provided without damaging the MOS transistor.
【０００８】[0008]
【課題を解決するための手段】上記課題は本発明の態様
によれば、オン用スイッチング手段とオフ用スイッチン
グ手段を交互にオン、オフし、ＭＯＳトランジスタのゲ
ートへの電圧供給を交互に行うＭＯＳトランジスタのド
ライブ回路において、前記オフ用スイッチング手段に対
し直列にダイオードを接続し、前記オフ用スイッチング
手段に対し並列に抵抗を接続するＭＯＳトランジスタの
ドライブ回路を提供することによって達成できる。According to an aspect of the present invention, there is provided a MOS transistor which alternately turns on and off switching means for on and off, and alternately supplies a voltage to the gate of a MOS transistor. In a transistor drive circuit, this can be achieved by providing a MOS transistor drive circuit in which a diode is connected in series with the switching means for turning off and a resistor is connected in parallel with the switching means for turning off.
【０００９】ここで、ＭＯＳトランジスタ（絶縁ゲート
型ＦＥＴ）は特に電力用のパワーＭＯＳトランジスタで
あり、バッテリー等から供給される直流電力によって駆
動される。Here, the MOS transistor (insulated gate type FET) is a power MOS transistor particularly for electric power, and is driven by DC power supplied from a battery or the like.
【００１０】また、オン用スイッチング手段、及びオフ
用スイッチング手段は、例えばＭＯＳトランジスタや接
合型ＦＥＴ等のいわゆる無接点スイッチであり、ＣＰＵ
等の制御回路から供給される制御信号に従って駆動す
る。The on-switching means and the off-switching means are so-called non-contact switches such as MOS transistors and junction type FETs.
Drive according to a control signal supplied from a control circuit.
【００１１】また、ダイオードはオフ用スイッチング手
段に対して直列に接続され、特にダイオードのアノード
側が上記オフ用スイッチング回路側に接続され、カソー
ド側が接地側に接続されている。The diode is connected in series with the switching means for turning off. In particular, the anode of the diode is connected to the switching circuit for turning off, and the cathode is connected to the ground.
【００１２】このように構成することにより、上記オフ
用スイッチング手段を介してＭＯＳトランジスタのゲー
ト（Ｇ）電荷を引き抜く際、ダイオードの順方向電圧Ｖ
F によってゲート（Ｇ）に電荷が残り、ゲート（Ｇ）電
圧ＶGSを一定レベルの電圧に保ち、リカバリーサージ電
圧のレベルを低減することができる。With this configuration, when the gate (G) charge of the MOS transistor is extracted through the switching means for turning off, the forward voltage V of the diode is applied.
The charge remains on the gate (G) by F, and the gate (G) voltage VGS is maintained at a constant level, so that the level of the recovery surge voltage can be reduced.
【００１３】上記課題は本発明の他の態様によれば、オ
ン用スイッチング手段とオフ用スイッチング手段を交互
にオン、オフし、ＭＯＳトランジスタのゲートへの電荷
供給を交互に行うＭＯＳトランジスタのドライブ回路に
おいて、前記オフ用スイッチング手段に対し直列にツェ
ナーダイオードを接続し、前記オフ用スイッチング手段
に対し並列に抵抗を接続するＭＯＳトランジスタのドラ
イブ回路を提供することによって達成できる。According to another aspect of the present invention, there is provided a drive circuit for a MOS transistor which alternately turns on and off a switching means for turning on and a switching means for turning off, and alternately supplies a charge to a gate of the MOS transistor. In the above, the present invention can be attained by providing a MOS transistor drive circuit in which a Zener diode is connected in series to the switching means for turning off, and a resistor is connected in parallel to the switching means for turning off.
【００１４】ここで、ＭＯＳトランジスタ（絶縁ゲート
型ＦＥＴ）は、上記と同様、特に電力用のパワーＭＯＳ
トランジスタであり、オン用スイッチング手段、及びオ
フ用スイッチング手段は無接点スイッチであり、ツェナ
ーダイオードはオフ用スイッチング手段に対して直列に
接続され、特にツェナーダイオードのアノード側が上記
オフ用スイッチング回路側に接続され、カソード側が接
地側に接続される。Here, the MOS transistor (insulated gate type FET) is, similarly to the above, particularly a power MOS for power.
A transistor, the on-switching means and the off-switching means are non-contact switches, and the Zener diode is connected in series with the off-switching means. In particular, the anode side of the Zener diode is connected to the off-switching circuit side. And the cathode side is connected to the ground side.
【００１５】このように構成することによっても、上記
オフ用スイッチング手段を介してＭＯＳトランジスタの
ゲート（Ｇ）電荷を引き抜く際、ゲート（Ｇ）電圧ＶGS
をツェナー電圧Ｖt に保ち、リカバリーサージ電圧のレ
ベルを低減することができる。According to this structure, when the gate (G) charge of the MOS transistor is extracted through the switching means for turning off, the gate (G) voltage VGS
Is maintained at the Zener voltage Vt, and the level of the recovery surge voltage can be reduced.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。 ＜第１の実施形態＞図１は、本実施形態のＭＯＳトラン
ジスタのドライブ回路を説明する図である。同図におい
て、本実施形態の回路構成はドライブ回路１０、１１、
パワーＭＯＳトランジスタ１２、１３、及び負荷１４で
構成されている。ドライブ回路１０はパワーＭＯＳトラ
ンジスタ１２を駆動するためのドライブ回路であり、抵
抗１５、オン用スイッチング回路１６、オフ用スイッチ
ング回路１７、抵抗１８、ダイオード１９等で構成さ
れ、オン用スイッチング回路１６及びオフ用スイッチン
グ回路１７には不図示の制御回路から制御信号が供給さ
れる。Embodiments of the present invention will be described below with reference to the drawings. <First Embodiment> FIG. 1 is a diagram for explaining a MOS transistor drive circuit according to the present embodiment. In FIG. 1, the circuit configuration of the present embodiment includes drive circuits 10, 11,
It comprises power MOS transistors 12 and 13 and a load 14. The drive circuit 10 is a drive circuit for driving the power MOS transistor 12, and includes a resistor 15, an ON switching circuit 16, an OFF switching circuit 17, a resistor 18, a diode 19, and the like. A control signal is supplied to the switching circuit 17 from a control circuit (not shown).
【００１７】また、ダイオード１９はＭＯＳトランジス
タ１２をオフする際、ＭＯＳトランジスタ１２のゲート
（Ｇ）に一定のゲート（Ｇ）電圧を保持されるための構
成であり、ＭＯＳトランジスタ１２のゲート（Ｇ）−ソ
ース（Ｓ）間の電圧ＶGSをダイオード１９の順方向電圧
（ＶF ）に保持するために使用する。The diode 19 is configured to maintain a constant gate (G) voltage at the gate (G) of the MOS transistor 12 when the MOS transistor 12 is turned off. It is used to maintain the voltage VGS between the source (S) at the forward voltage (VF) of the diode 19.
【００１８】また、ドライブ回路１０とパワーＭＯＳト
ランジスタ１２間に配設され、オフ用スイッチング回路
１７、抵抗１８、ダイオード１９の直列回路に対して並
行に接続された抵抗２０は、リカバリーサージが発生し
ていない間、パワーＭＯＳトランジスタ１２のゲート
（Ｇ）を接地レベルに設定するために接続されている。The resistor 20 disposed between the drive circuit 10 and the power MOS transistor 12 and connected in parallel to the series circuit of the off switching circuit 17, the resistor 18, and the diode 19 generates a recovery surge. While not in operation, the power MOS transistor 12 is connected to set the gate (G) to the ground level.
【００１９】また、パワーＭＯＳトランジスタ１２はＮ
チャネルＭＯＳトランジスタであり、負荷１４に対して
並列に接続されている。また、負荷１４は例えばモータ
であり、パワーＭＯＳトランジスタ１２及び１３のオ
ン、オフ駆動によって必要な電力を供給する。The power MOS transistor 12 has N
It is a channel MOS transistor, and is connected in parallel to the load 14. The load 14 is, for example, a motor, and supplies necessary power by turning on and off the power MOS transistors 12 and 13.
【００２０】一方、ドライブ回路１１はパワーＭＯＳト
ランジスタ１３を駆動するためのドライブ回路であり、
抵抗２１、オン用スイッチング回路２２、オフ用スイッ
チング回路２３、抵抗２４等で構成され、ドライブ回路
１１と同様、オン用スイッチング回路２２及びオフ用ス
イッチング回路２３には不図示の制御回路から制御信号
が供給される。On the other hand, the drive circuit 11 is a drive circuit for driving the power MOS transistor 13.
A control signal is provided from a control circuit (not shown) to the on-switching circuit 22 and the off-switching circuit 23, similarly to the drive circuit 11, including a resistor 21, an on-switching circuit 22, an off-switching circuit 23, and a resistor 24. Supplied.
【００２１】また、パワーＭＯＳトランジスタ１３はＮ
チャネルＭＯＳトランジスタであり、実質的にこのパワ
ーＭＯＳトランジスタ１３をオン、オフ駆動することに
よって負荷１４の駆動制御を行う。The power MOS transistor 13 has N
It is a channel MOS transistor, and drives and controls the load 14 by substantially turning on and off the power MOS transistor 13.
【００２２】以上の構成のＭＯＳトランジスタのドライ
ブ回路において、以下にその回路動作を説明する。先
ず、不図示の制御回路から出力される制御信号に従って
ドライブ回路１０内のオン用スイッチング回路１６をオ
フし、オフ用スイッチング回路１７をオンし、パワーＭ
ＯＳトランジスタ１２をオフ駆動する。一方、パワーＭ
ＯＳトランジスタ１３側は、制御信号に従ってドライブ
回路１１内のオン用スイッチング回路２２をオンし、オ
フ用スイッチング回路２３をオフし、パワーＭＯＳトラ
ンジスタ１３をオン駆動する。この状態において、不図
示のバッテリーから負荷１４、パワーＭＯＳトランジス
タ１３を介して電流が流れ、負荷１４を駆動する。The operation of the MOS transistor drive circuit having the above configuration will be described below. First, the on-switching circuit 16 in the drive circuit 10 is turned off, the off-switching circuit 17 is turned on in accordance with a control signal output from a control circuit (not shown), and the power M
The OS transistor 12 is turned off. On the other hand, power M
The OS transistor 13 turns on the on-switching circuit 22 in the drive circuit 11, turns off the off-switching circuit 23, and turns on the power MOS transistor 13 in accordance with the control signal. In this state, a current flows from a battery (not shown) via the load 14 and the power MOS transistor 13 to drive the load 14.
【００２３】一方、制御回路から出力される制御信号が
切り替わり、ドライブ回路１０内のオン用スイッチング
回路１６がオンし、オフ用スイッチング回路１７がオフ
し、ドライブ回路１１内のオン用スイッチング回路２２
がオフし、オフ用スイッチング回路２３がオンすると、
逆にパワーＭＯＳトランジスタ１２はオン駆動し、パワ
ーＭＯＳトランジスタ１３はオフ駆動する。したがっ
て、この時パワーＭＯＳトランジスタ１２はダイオード
として機能し、更にパワーＭＯＳトランジスタ１２をオ
ンさせることによって抵抗損失を減らす。すなわち、パ
ワーＭＯＳトランジスタ１２がオン駆動の時、パワーＭ
ＯＳトランジスタ１２にかかる電圧はＶRON となる。On the other hand, the control signal output from the control circuit is switched, the on switching circuit 16 in the drive circuit 10 is turned on, the off switching circuit 17 is turned off, and the on switching circuit 22 in the drive circuit 11 is turned on.
Is turned off and the switching circuit for turning off 23 is turned on.
Conversely, the power MOS transistor 12 is turned on, and the power MOS transistor 13 is turned off. Therefore, at this time, the power MOS transistor 12 functions as a diode, and the power MOS transistor 12 is turned on to reduce the resistance loss. That is, when the power MOS transistor 12 is turned on, the power M
The voltage applied to the OS transistor 12 becomes VRON.
【００２４】この状態において、パワーＭＯＳトランジ
スタ１２はフリーホイールダイオードとして機能し、負
荷１４から出力される電流はパワーＭＯＳトランジスタ
１２を介して負荷１４に還流される。In this state, the power MOS transistor 12 functions as a freewheel diode, and the current output from the load 14 is returned to the load 14 via the power MOS transistor 12.
【００２５】次に、制御信号が切り替わり、ドライブ回
路１１及び１２内のオン用スイッチング回路及びオフ用
スイッチング回路が切り替わり、パワーＭＯＳトランジ
スタ１２はオフし、パワーＭＯＳトランジスタ１３がオ
ン駆動する。以下、上述の回路動作を繰り返すことによ
って負荷（モータ）１４を駆動する。Next, the control signal is switched, the ON switching circuit and the OFF switching circuit in the drive circuits 11 and 12 are switched, the power MOS transistor 12 is turned off, and the power MOS transistor 13 is turned on. Hereinafter, the load (motor) 14 is driven by repeating the above-described circuit operation.
【００２６】一方、この間、パワーＭＯＳトランジスタ
１２、１３の駆動は、前述の図６のタイムチャートに示
したように駆動し、一方のパワーＭＯＳトランジスタが
オフした後、他方のパワーＭＯＳトランジスタが駆動を
開始まで、一定のタイムラグ（時間ｔ）を有する。本例
の場合、パワーＭＯＳトランジスタ１２がオフし、その
際リカバリーサージ電圧が発生するが、当該サージ電圧
のレベルを低減するものである。On the other hand, during this time, the power MOS transistors 12 and 13 are driven as shown in the time chart of FIG. 6, and after one power MOS transistor is turned off, the other power MOS transistor is driven. Until the start, there is a certain time lag (time t). In the case of this example, the power MOS transistor 12 is turned off, and at that time, a recovery surge voltage is generated, but the level of the surge voltage is reduced.
【００２７】図２は本例の回路動作を詳しく説明する図
であり、同図（ａ）はパワーＭＯＳトランジスタ１２を
オフする際のパワーＭＯＳトランジスタ１２のゲート
（Ｇ）電圧ＶGSの変化を示し、同図（ｂ）はパワーＭＯ
Ｓトランジスタ１２をオフする際の電圧ＶDSの変化を示
す図である。FIG. 2 is a diagram for explaining the circuit operation of this embodiment in detail. FIG. 2A shows a change in the gate (G) voltage VGS of the power MOS transistor 12 when the power MOS transistor 12 is turned off. FIG. 2B shows a power MO.
FIG. 5 is a diagram showing a change in a voltage VDS when an S transistor 12 is turned off.
【００２８】先ず、パワーＭＯＳトランジスタ１２をオ
フするため、オフ用スイッチング回路１７をオンし、オ
ン用スイッチング回路１６をオフすると、パワーＭＯＳ
トランジスタ１２のゲート（Ｇ）の電荷がオフ用スイッ
チング回路１７、抵抗１８、ダイオード１９を介して接
地に流れ、ゲート（Ｇ）電圧ＶGSが低下する。しかし、
本例の場合ダイオード１９が接続されているため、ゲー
ト（Ｇ）電圧ＶGSの低下は接地レベルまでは落ちず、ダ
イオード１９の順方向電圧ＶF レベルまで低下する。First, in order to turn off the power MOS transistor 12, the switching circuit 17 for turning off is turned on and the switching circuit 16 for turning on is turned off.
The charge of the gate (G) of the transistor 12 flows to the ground via the switching circuit for turning off 17, the resistor 18, and the diode 19, and the gate (G) voltage VGS decreases. But,
In this example, since the diode 19 is connected, the gate (G) voltage VGS does not drop to the ground level, but drops to the forward voltage VF level of the diode 19.
【００２９】この電圧変化の状態を示す図が図２（ａ）
であり、同図（ａ）に示すようにゲート（Ｇ）電圧ＶGS
は、ダイオード１９の順方向電圧ＶF のレベルまで低下
するが、接地レベル（０Ｖ）まで低下しない。FIG. 2A shows the state of this voltage change.
And the gate (G) voltage VGS as shown in FIG.
Drops to the level of the forward voltage VF of the diode 19, but does not drop to the ground level (0 V).
【００３０】次に、パワーＭＯＳトランジスタ１２のド
レイン（Ｄ）−ソース（Ｓ）間にはリカバリーサージ電
圧が発生する。このため、パワーＭＯＳトランジスタ１
２には、ドレイン（Ｄ）−ソース（Ｓ）間に形成される
容量分の電荷が蓄積され、またゲート（Ｇ）−ソース
（Ｓ）間に形成される容量分の電荷も蓄積される。しか
し、本例の場合、上述のようにパワーＭＯＳトランジス
タ１２のゲート（Ｇ）電圧ＶGSは、ダイオード１９の順
方向電圧ＶF のレベルに設定される。したがって、接地
レベル（０Ｖ）から電荷を充電するものではなく、従来
に比べて高いレベルのゲート（Ｇ）電圧ＶGSの電位から
充電を開始する。したがって、リカバリーサージ電圧を
低く抑えることができる。Next, a recovery surge voltage is generated between the drain (D) and the source (S) of the power MOS transistor 12. Therefore, the power MOS transistor 1
In 2, the charge corresponding to the capacity formed between the drain (D) and the source (S) is stored, and the charge corresponding to the capacity formed between the gate (G) and the source (S) is also stored. However, in the case of this example, the gate (G) voltage VGS of the power MOS transistor 12 is set to the level of the forward voltage VF of the diode 19 as described above. Therefore, the charge is not started from the ground level (0 V), but is started from the potential of the gate (G) voltage VGS which is higher than the conventional level. Therefore, the recovery surge voltage can be kept low.
【００３１】すなわち、図３は従来例の場合を説明する
図であり、同図（ａ）は前述の図６のパワーＭＯＳトラ
ンジスタ３をオフする際のゲート（Ｇ）電圧ＶGSの変化
を示し、同図（ｂ）は電圧ＶDSの変化を示す。従来の場
合、ダイオード１９を接続していないため、ゲート
（Ｇ）電圧ＶGSは接地レベル（０Ｖ）まで低下し、ゲー
ト（Ｇ）−ソース（Ｓ）間の容量分の電荷の蓄積に時間
を要し、サージ電圧のレベルも高くなっている。That is, FIG. 3 is a diagram for explaining the case of the conventional example. FIG. 3A shows a change in the gate (G) voltage VGS when the power MOS transistor 3 of FIG. FIG. 3B shows a change in the voltage VDS. In the conventional case, since the diode 19 is not connected, the gate (G) voltage VGS drops to the ground level (0 V), and it takes time to accumulate the charge corresponding to the capacitance between the gate (G) and the source (S). And the level of the surge voltage is also high.
【００３２】したがって、本例に示すようにダイオード
１９を使用することによって、ゲート（Ｇ）電圧ＶGSを
電圧ＶF に設定し、リカバリーサージ電圧を低く抑える
ことができる。Therefore, by using the diode 19 as shown in this example, the gate (G) voltage VGS can be set to the voltage VF, and the recovery surge voltage can be suppressed low.
【００３３】尚、本例の場合でもリカバリーサージ電圧
がスレッショルド電圧（Ｖｔｈ）を越えることによっ
て、パワーＭＯＳトランジスタ１２はオン駆動するよう
に働き、電圧ＶGSが低下し、サージ電圧の上昇を抑え、
パワーＭＯＳトランジスタ１２の電圧ＶGSは一定とな
る。In the case of this embodiment as well, when the recovery surge voltage exceeds the threshold voltage (Vth), the power MOS transistor 12 operates so as to be turned on, the voltage VGS decreases, and the surge voltage is suppressed from increasing.
The voltage VGS of the power MOS transistor 12 becomes constant.
【００３４】また、リカバリー時以外の間、パワーＭＯ
Ｓトランジスタ１２のゲート（Ｇ）電圧ＶGSは抵抗２０
によって接地レベルに設定される。さらに、パワーＭＯ
Ｓトランジスタ１２のスレッショルド電圧（Ｖｔｈ）
は、図４（ａ）に示す負の温度特性を有する。すなわ
ち、温度の上昇と共にスレッショルド電圧（Ｖｔｈ）は
低下する。しかし、同図（ｂ）に示すように、ダイオー
ド１９の温度特性も負であり、温度の上昇と共にダイオ
ード１９の順方向電圧ＶF も低下する。したがって、パ
ワーＭＯＳトランジスタ１２がオフする際のリカバリー
時を除き、パワーＭＯＳトランジスタ１２がオンするこ
とはない。 ＜第２の実施形態＞次に、本発明の第２の実施形態につ
いて説明する。During the period other than the recovery, the power MO
The gate (G) voltage VGS of the S transistor 12 is equal to the resistance 20
Is set to the ground level. Furthermore, power MO
Threshold voltage (Vth) of S transistor 12
Has a negative temperature characteristic shown in FIG. That is, the threshold voltage (Vth) decreases as the temperature increases. However, as shown in FIG. 3B, the temperature characteristic of the diode 19 is also negative, and the forward voltage VF of the diode 19 decreases as the temperature increases. Therefore, the power MOS transistor 12 does not turn on except during recovery when the power MOS transistor 12 turns off. <Second Embodiment> Next, a second embodiment of the present invention will be described.
【００３５】本例は前述の実施形態と異なり、ダイオー
ドに代えてツェナーダイオードを使用する構成である。
尚、その他の構成は、前述の第１の実施形態と同じであ
り、前述の図１の回路構成と基本に同じである。したが
って、全体の回路構成としては、図１の回路を使用す
る。This embodiment is different from the above embodiment in that a Zener diode is used instead of a diode.
The other configuration is the same as that of the above-described first embodiment, and is basically the same as the above-described circuit configuration of FIG. Therefore, the circuit of FIG. 1 is used as the entire circuit configuration.
【００３６】図５は本例の特徴ある部分のみを示す回路
であり、パワーＭＯＳトランジスタ１２に関する回路の
みを示す。同図において、ドライブ回路１０’はパワー
ＭＯＳトランジスタ１２を駆動するためのドライブ回路
であり、前述と同様抵抗１５、オン用スイッチング回路
１６、オフ用スイッチング回路１７、抵抗１８で構成さ
れ、更にツェナーダイオード２５が接続されている。そ
して、オン用スイッチング回路１６及びオフ用スイッチ
ング回路１７には不図示の制御回路から制御信号が供給
される。FIG. 5 is a circuit showing only a characteristic portion of this embodiment, and shows only a circuit relating to the power MOS transistor 12. In the figure, a drive circuit 10 'is a drive circuit for driving a power MOS transistor 12, and comprises a resistor 15, an on-switching circuit 16, an off-switching circuit 17, and a resistor 18 as described above, and further comprises a Zener diode. 25 are connected. A control signal is supplied from a control circuit (not shown) to the ON switching circuit 16 and the OFF switching circuit 17.
【００３７】尚、ドライブ回路１０’とパワーＭＯＳト
ランジスタ１２間に抵抗２０が設けられ、パワーＭＯＳ
トランジスタ１２には並列に負荷１４が接続されている
構成は前述と同様である。A resistor 20 is provided between the drive circuit 10 'and the power MOS transistor 12, so that the power MOS
The configuration in which the load 14 is connected to the transistor 12 in parallel is the same as described above.
【００３８】ここで、ツェナーダイオード２５は、定電
圧ダイオードであり、ツェナー電圧Ｖt を有する。そし
て、このツェナー電圧Ｖt は一定の電圧であり、リカバ
リー時パワーＭＯＳトランジスタ１２のゲート（Ｇ）電
圧ＶGSをこの電圧Ｖt に設定する。すなわち、パワーＭ
ＯＳトランジスタ１２のドレイン（Ｄ）−ソース（Ｓ）
間にリカバリーサージ電圧が発生する際、ゲート（Ｇ）
電圧ＶGSはツェナー電圧Ｖt に設定されており、接地レ
ベル（０Ｖ）から電荷を充電する場合に比べて短時間で
充電でき、従来に比べてサージ電圧を低く抑えることが
できる。Here, the Zener diode 25 is a constant voltage diode and has a Zener voltage Vt. The Zener voltage Vt is a constant voltage, and the gate (G) voltage VGS of the power MOS transistor 12 at the time of recovery is set to this voltage Vt. That is, the power M
OS transistor 12 drain (D) -source (S)
When a recovery surge voltage occurs between the gate (G)
The voltage VGS is set to the Zener voltage Vt, and can be charged in a shorter time as compared with the case where charges are charged from the ground level (0 V), and the surge voltage can be suppressed lower than in the conventional case.
【００３９】したがって、本例に示すようにツェナーダ
イオード２５を使用することによっも、ゲート（Ｇ）電
圧ＶGSを電圧Ｖｔに設定し、リカバリーサージ電圧を低
く抑えることができる。Therefore, by using the Zener diode 25 as shown in this embodiment, the gate (G) voltage VGS can be set to the voltage Vt, and the recovery surge voltage can be suppressed low.
【００４０】尚、上述の第１、第２の実施形態の説明に
おいて、使用した回路は図１や図５であるが、本発明は
当該回路構成に限定されることはなく、従ってダイオー
ドやツェナーダイオードの配設位置は、回路構成上上述
の図と異なる位置に配設されていもよい。In the above description of the first and second embodiments, the circuits used are shown in FIGS. 1 and 5. However, the present invention is not limited to such a circuit configuration, and accordingly, a diode or a Zener is not used. The arrangement position of the diode may be arranged at a position different from the above-described figure in terms of the circuit configuration.
【００４１】また、上述の実施形態の説明では、負荷１
４としてモータの例を示したが、他の負荷であっても同
様に適用することができる。さらに、本発明のＭＯＳト
ランジスタのドライブ回路は、フォークリフト等の産業
用車両の電源回路に限らず、他の分野でＭＯＳトランジ
スタを使用した電源回路等、各種回路に適用できる。In the description of the above embodiment, the load 1
Although the example of the motor is shown as 4, the same can be applied to other loads. Furthermore, the drive circuit of the MOS transistor of the present invention is not limited to a power supply circuit of an industrial vehicle such as a forklift, and can be applied to various circuits such as a power supply circuit using a MOS transistor in other fields.
【００４２】[0042]
【発明の効果】以上、説明したように本発明によれば、
リカバリーサージ電圧を低減することができ、ＭＯＳト
ランジスタの破損等を回避できる。As described above, according to the present invention,
The recovery surge voltage can be reduced, and damage to the MOS transistor and the like can be avoided.
【００４３】また、ダイオードやツェナーダイオードと
いう汎用的に使用される回路素子を接続するだけでよ
く、容易に実施可能であり、リカバリーサージ電圧のレ
ベル低減という大きな効果を得ることができる。Further, it is only necessary to connect a general-purpose circuit element such as a diode or a zener diode, which can be easily implemented, and a great effect of reducing the level of the recovery surge voltage can be obtained.
【図１】本実施形態のＭＯＳトランジスタのドライブ回
路の回路図である。FIG. 1 is a circuit diagram of a drive circuit of a MOS transistor according to an embodiment.
【図２】本実施形態のＭＯＳトランジスタの回路動作を
説明する波形図である。FIG. 2 is a waveform diagram illustrating a circuit operation of the MOS transistor according to the embodiment.
【図３】従来例のＭＯＳトランジスタの回路動作を説明
する波形図である。FIG. 3 is a waveform diagram illustrating a circuit operation of a conventional MOS transistor.
【図４】（ａ）は、パワーＭＯＳトランジスタのスレッ
ショルド電圧（Ｖｔｈ）の温度特性を示し、（ｂ）は、
ダイオードの順方向電圧（ＶF ）の温度特性を示す。FIG. 4A shows a temperature characteristic of a threshold voltage (Vth) of a power MOS transistor, and FIG.
5 shows temperature characteristics of a forward voltage (VF) of a diode.
【図５】本実施形態のＭＯＳトランジスタのドライブ回
路の変形例を示す回路図である。FIG. 5 is a circuit diagram showing a modification of the MOS transistor drive circuit of the embodiment.
【図６】従来例のＭＯＳトランジスタのドライブ回路の
回路図である。FIG. 6 is a circuit diagram of a conventional MOS transistor drive circuit.
【図７】ＭＯＳトランジスタの回路動作を説明するタイ
ムチャートである。FIG. 7 is a time chart illustrating a circuit operation of a MOS transistor.
１０、１１ ドライブ回路 １２、１３ パワーＭＯＳトランジスタ １４ 負荷 １５ 抵抗 １６ オン用スイッチング回路 １７ オフ用スイッチング回路 １８ 抵抗 １９ ダイオード ２０、２１ 抵抗 ２２ オン用スイッチング回路 ２３ オフ用スイッチング回路 ２４ 抵抗 ２５ ツェナーダイオード DESCRIPTION OF SYMBOLS 10, 11 Drive circuit 12, 13 Power MOS transistor 14 Load 15 Resistance 16 Switching circuit for ON 17 Switching circuit for OFF 18 Resistance 19 Diode 20, 21 Resistance 22 Switching circuit for ON 23 Switching circuit for OFF 24 Resistance 25 Zener diode
Claims (2)
チング手段を交互にオン、オフし、ＭＯＳトランジスタ
のゲートへの電荷供給を交互に行うＭＯＳトランジスタ
のドライブ回路において、 前記オフ用スイッチング手段に対し直列にダイオードを
接続し、前記オフ用スイッチング手段に対し並列に抵抗
を接続することを特徴とするＭＯＳトランジスタのドラ
イブ回路。1. A MOS transistor drive circuit for alternately turning on and off a switching means for on and a switching means for off to alternately supply a charge to a gate of the MOS transistor, wherein said drive means is connected in series to said switching means for off. A drive circuit for a MOS transistor, wherein a diode is connected, and a resistor is connected in parallel to the switching means for turning off.
チング手段を交互にオン、オフし、ＭＯＳトランジスタ
のゲートへの電荷供給を交互に行うＭＯＳトランジスタ
のドライブ回路において、 前記オフ用スイッチング手段に対し直列にツェナーダイ
オードを接続し、前記オフ用スイッチング手段に対し並
列に抵抗を接続することを特徴とするＭＯＳトランジス
タのドライブ回路。2. A MOS transistor drive circuit which alternately turns on and off switching means for on and off and turns on and off, and alternately supplies charges to the gate of the MOS transistor. A drive circuit for a MOS transistor, wherein a zener diode is connected, and a resistor is connected in parallel with the switching means for turning off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19406599A JP4151163B2 (en) | 1999-07-08 | 1999-07-08 | MOS transistor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19406599A JP4151163B2 (en) | 1999-07-08 | 1999-07-08 | MOS transistor drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024492A true JP2001024492A (en) | 2001-01-26 |
| JP4151163B2 JP4151163B2 (en) | 2008-09-17 |
Family
ID=16318380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19406599A Expired - Fee Related JP4151163B2 (en) | 1999-07-08 | 1999-07-08 | MOS transistor drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151163B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6819149B2 (en) | 2003-01-24 | 2004-11-16 | Mitsubishi Denki Kabushiki Kaisha | Gate drive device for reducing a surge voltage and switching loss |
| JP2006324794A (en) * | 2005-05-17 | 2006-11-30 | Toyota Motor Corp | Driver for voltage-driven semiconductor element |
| JP2013165381A (en) * | 2012-02-10 | 2013-08-22 | Denso Corp | Gate drive circuit |
| JP2017050914A (en) * | 2015-08-31 | 2017-03-09 | 株式会社デンソー | Switching element drive device |
| WO2018070308A1 (en) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | Power element drive circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63285023A (en) * | 1987-05-18 | 1988-11-22 | Mitsubishi Electric Corp | Transistor driving circuit |
| JPS6462015A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Drive circuit for mos-fet |
| JPH01227521A (en) * | 1988-03-07 | 1989-09-11 | Origin Electric Co Ltd | Circuit for driving voltage drive element |
| JPH10285949A (en) * | 1997-03-31 | 1998-10-23 | Mitsubishi Electric Corp | Semiconductor device |
-
1999
- 1999-07-08 JP JP19406599A patent/JP4151163B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63285023A (en) * | 1987-05-18 | 1988-11-22 | Mitsubishi Electric Corp | Transistor driving circuit |
| JPS6462015A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Drive circuit for mos-fet |
| JPH01227521A (en) * | 1988-03-07 | 1989-09-11 | Origin Electric Co Ltd | Circuit for driving voltage drive element |
| JPH10285949A (en) * | 1997-03-31 | 1998-10-23 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6819149B2 (en) | 2003-01-24 | 2004-11-16 | Mitsubishi Denki Kabushiki Kaisha | Gate drive device for reducing a surge voltage and switching loss |
| DE10344572B4 (en) * | 2003-01-24 | 2010-02-25 | Mitsubishi Denki K.K. | Gate drive means for reducing a surge voltage and a switching loss |
| JP2006324794A (en) * | 2005-05-17 | 2006-11-30 | Toyota Motor Corp | Driver for voltage-driven semiconductor element |
| JP2013165381A (en) * | 2012-02-10 | 2013-08-22 | Denso Corp | Gate drive circuit |
| JP2017050914A (en) * | 2015-08-31 | 2017-03-09 | 株式会社デンソー | Switching element drive device |
| WO2018070308A1 (en) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | Power element drive circuit |
| US10243549B2 (en) | 2016-10-14 | 2019-03-26 | Fuji Electric Co., Ltd. | Drive circuit for power element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4151163B2 (en) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559689B1 (en) | Circuit providing a control voltage to a switch and including a capacitor | |
| JP4113436B2 (en) | Gate drive device | |
| US9209793B2 (en) | Bootstrap circuitry for an IGBT | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| US6735098B2 (en) | Inrush current limiting circuit, power source device and power conversion device | |
| EP0763882B1 (en) | Load driving device | |
| JPH10285949A (en) | Semiconductor device | |
| CN110299835B (en) | System and method for powering a switching converter | |
| JP2002209376A (en) | Control device and control method for voltage regulator | |
| WO2015001374A1 (en) | A gate drive circuit and a method for controlling a power transistor | |
| US10860042B2 (en) | Method of forming a semiconductor device | |
| JP4925719B2 (en) | Gate drive circuit | |
| JP2001024492A (en) | Drive circuit for mos transistor | |
| EP0531941B1 (en) | Method and driver for power field-effect switches with refreshed power supply providing stable on/off switching | |
| JP2001308688A (en) | Output device | |
| US20040145918A1 (en) | Inverter device capable of reducing through-type current | |
| JP2020039204A (en) | Drive circuit for switch to be driven | |
| US6577171B1 (en) | Methods and apparatus for preventing inadvertent activation of power devices | |
| JP2003133926A (en) | Inrush current inhibiting circuit | |
| JP2000184695A (en) | Power supply device | |
| JP2797338B2 (en) | Gate drive circuit | |
| JP2002044940A (en) | Mos-switching circuit | |
| US20230268820A1 (en) | Power converter | |
| CN218514276U (en) | Bootstrap capacitor voltage-stabilizing auxiliary circuit and power converter with same | |
| JP3508965B2 (en) | Switch element drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |