JP2002100704A - Package and mounting structure thereof - Google Patents

Package and mounting structure thereof

Info

Publication number
JP2002100704A
JP2002100704A JP2001249504A JP2001249504A JP2002100704A JP 2002100704 A JP2002100704 A JP 2002100704A JP 2001249504 A JP2001249504 A JP 2001249504A JP 2001249504 A JP2001249504 A JP 2001249504A JP 2002100704 A JP2002100704 A JP 2002100704A
Authority
JP
Japan
Prior art keywords
package
insulating substrate
connection
circuit board
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001249504A
Other languages
Japanese (ja)
Inventor
Koichi Yamaguchi
浩一 山口
Kunihide Yomo
邦英 四方
Hideto Yonekura
秀人 米倉
Takeshi Kubota
武志 窪田
Yasuyoshi Kunimatsu
廉可 國松
Noriaki Hamada
紀彰 浜田
Tsukasa Yanagida
司 柳田
Masaya Kokubu
正也 國分
Hitoshi Kumadawara
均 隈田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001249504A priority Critical patent/JP2002100704A/en
Publication of JP2002100704A publication Critical patent/JP2002100704A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the instability of electrical connection of a package to an external electrical circuit board due to a strong thermal stress caused by a difference in thermal expansion coefficients between the package and the external electrical circuit substrate, when the package is mounted on the external electric circuit substrate, such as a printed substrate. SOLUTION: A package A is provided with a ceramic insulating substrate 1, a connection pad 3a formed on the bottom plane or the side plane of the insulating substrate 1, and a metallized wiring layer 3 which is arranged inside or on the front surface of the insulating substrate 1, in order to connect the connection pad 3a with an element 5 mounted on the upper surface of the insulating substrate 1. It is mounted on an external electrical circuit substrate B, by connecting a connection pad 3a with a wax material. The insulating substrate 1 consists of a ceramic sintered body, which has a thermal expansion coefficient of 80-180×10-7/ deg.C in the temperature range 40-400 deg.C. The metallized wiring layer 3 and the connection pad 3a consist of Cu, and the metallized wiring layer 3 and the insulating substrate 1 are formed by the simultaneous sintering.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パッケージと、パ
ッケージの外部電気回路基板への実装構造に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package and a structure for mounting the package on an external electric circuit board.

【0002】[0002]

【従来技術】従来、半導体素子、特にLSI(大規模集
積回路素子)等の半導体集積回路素子を収容するための
半導体素子収納用パッケージは、一般にアルミナセラミ
ックス等の電気絶縁材料からなり、その上面中央部に半
導体素子を収容するための凹所を有する絶縁基板と、前
記絶縁基板の凹所周辺から導出されるタングステン、モ
リブデン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記絶縁基板の下面あるいは側面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、所望により前記接続パッドにロウ付け取着
された接続端子と、蓋体とから構成されており、絶縁基
板の凹所底面に半導体素子をガラス、樹脂等から成る接
着材を介して接着固定させ、半導体素子の各電極とメタ
ライズ配線層とをボンディングワイヤを介して電気的に
接続させるとともに絶縁基板上面に蓋体をガラス、樹脂
等の封止材を介して接合させ、絶縁基板と蓋体とから成
る容器内部に半導体素子を気密に封止することによって
製品としての半導体素子収納用パッケージとなる。
2. Description of the Related Art Conventionally, a semiconductor element housing package for housing a semiconductor element, particularly a semiconductor integrated circuit element such as an LSI (Large Scale Integrated Circuit), is generally made of an electrically insulating material such as alumina ceramics, and has a top center. An insulating substrate having a recess for accommodating a semiconductor element in a portion thereof, a plurality of metallized wiring layers made of a refractory metal powder such as tungsten or molybdenum derived from the periphery of the recess of the insulating substrate; A plurality of connection pads formed on the lower surface or side surfaces of the metallized wiring layer and electrically connected to the metallized wiring layer, connection terminals brazed and attached to the connection pads as desired, and a lid, The semiconductor element is bonded and fixed to the bottom of the recess of the insulating substrate via an adhesive made of glass, resin, or the like, and each electrode of the semiconductor element and the metallized wiring layer are connected. The semiconductor element is air-tightly sealed inside the container consisting of the insulating substrate and the lid by electrically connecting via a bonding wire and bonding the lid to the upper surface of the insulating substrate via a sealing material such as glass or resin. By doing so, a semiconductor element storage package as a product is obtained.

【0003】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板に設けられた接
続端子と外部電気回路基板の配線導体とを半田等のロウ
材により電気的に接続することができる。
In order to connect the semiconductor element housing package to a wiring conductor of an external electric circuit board, a connection terminal provided on the insulating substrate of the semiconductor element housing package and a wiring conductor of the external electric circuit board are connected. Can be electrically connected by a brazing material such as solder.

【0004】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける端子の密度を高くすることが必要となる。
In general, as the degree of integration of a semiconductor device increases, the number of electrodes formed on the semiconductor device also increases. As a result, the number of terminals in a semiconductor housing package for housing the same increases. However, as the number of electrodes increases, there is a limit in increasing the size of the package itself. Therefore, as more miniaturization is required, it is necessary to increase the density of terminals in the package.

【0005】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面に接続
端子としてコバールなどの金属ピンを接続したピングリ
ッドアレイ(PGA)が最も一般的であるが、最近で
は、パッケージの4つの側面に導出されたメタライズ配
線層にガルウイング状(L字状)の金属ピンが接続され
たタイプのクワッドフラットパッケージ(QFP)、パ
ッケージの4つの側面に電極パッドを備えリードピンが
ないリードレスチップキャリア(LCC)、さらに接続
端子を半田からなる球状端子により構成したボールグリ
ッドアレイ(BGA)等があり、これらの中でもBGA
が最も高密度化が可能であると言われている。
[0005] As a structure for increasing the terminal density in a conventional package, a pin grid array (PGA) in which metal pins such as Kovar are connected as connection terminals to the lower surface of the package is the most common, but recently, it has been recently used. A quad flat package (QFP) in which gull-wing (L-shaped) metal pins are connected to metallized wiring layers led out on four sides of the package, and electrode pads are provided on four side faces of the package without lead pins There is a leadless chip carrier (LCC), and a ball grid array (BGA) in which connection terminals are formed by spherical terminals made of solder. Among these, BGA
It is said that the highest density is possible.

【0006】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状あるい
は柱状の端子をロウ付けした接続端子により構成し、こ
の接続端子を外部電気回路基板の配線導体上に載置当接
させ、しかる後、前記端子を約250〜400℃の温度
で加熱溶融し、球状端子を配線導体に接合させることに
よって外部電気回路基板上に実装することが行われてい
る。このような実装構造により、半導体素子収納用パッ
ケージの内部に収容されている半導体素子はその各電極
がメタライズ配線層及び接続端子を介して外部電気回路
基板に電気的に接続される。
In this ball grid array (BGA), connection terminals are formed by connecting spherical or columnar terminals made of a brazing material such as solder to connection pads, and the connection terminals are formed on wiring conductors of an external electric circuit board. The terminals are placed in contact with each other, and then the terminals are heated and melted at a temperature of about 250 to 400 ° C., and the spherical terminals are bonded to a wiring conductor to be mounted on an external electric circuit board. With such a mounting structure, each electrode of the semiconductor element housed in the semiconductor element housing package is electrically connected to the external electric circuit board via the metallized wiring layer and the connection terminal.

【0007】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、その用途に応じてアルミナ、ムラ
イト、ガラス−セラミックスなどの焼結体からなる絶縁
材料が主として用いられている。
Further, as an insulating substrate in a package for housing a semiconductor element, an insulating material made of a sintered body such as alumina, mullite, glass-ceramic or the like is mainly used depending on its use.

【0008】一方、外部電気回路基板としては、主とし
てガラス−エポキシ複合材料からなる絶縁体の表面にC
u、Ag、Auなどからなる配線導体が被着形成された
ものが用いられている。
On the other hand, as an external electric circuit board, the surface of an insulator mainly composed of a glass-epoxy composite material has C
A wiring conductor formed of u, Ag, Au, or the like is used.

【0009】[0009]

【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約40〜70×10-7/℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシなどからなるプリント基板
の熱膨張係数は120〜180×10-7/℃と非常に大
きい。
The ceramics such as alumina and mullite used as an insulating substrate in these packages have a high strength of 200 MPa or more, and have a high reliability as a multi-layered technology with metallized wiring layers. Although its usefulness is high, its thermal expansion coefficient is about 40 to 70 × 10 −7 / ° C., whereas glass-epoxy, which is most frequently used as an external electric circuit board on which a package is mounted, is used. The thermal expansion coefficient of a printed circuit board made of such a material is as large as 120 to 180 × 10 −7 / ° C.

【0010】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が300以下の比較的少ない場合に
は、大きな影響はないが、端子数が300を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。
Therefore, when the semiconductor integrated circuit element is accommodated in the package for accommodating the semiconductor element and then mounted on an external electric circuit board such as a printed circuit board, heat generated during operation of the semiconductor integrated circuit element is transferred to the insulating substrate. When repeatedly applied to both of the external electric circuit boards, a large thermal stress is generated between the insulating substrate and the external electric circuit board due to a difference in thermal expansion coefficient between the two. This thermal stress has no significant effect when the number of terminals in the package is relatively small, that is, 300 or less, but the influence tends to increase as the number of terminals exceeds 300 and the package itself becomes larger.

【0011】即ち、パッケージの作動および停止の繰り
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、その結
果、接続パッドが絶縁基板より剥離したり、端子が配線
導体より剥離したりし、半導体素子収納用パッケージの
接続端子を外部電気回路基板の配線導体に長期にわたり
安定に電気的接続させることができないという欠点を有
していた。
That is, when a thermal stress is repeatedly applied by repeating the operation and the stop of the package, the thermal stress is applied to the outer peripheral portion of the connection pad on the lower surface of the insulating substrate and the bonding interface between the wiring conductor and the terminal of the external electric circuit board. As a result, the connection pads are peeled off from the insulating substrate, the terminals are peeled off from the wiring conductors, and the connection terminals of the semiconductor element storage package are stably electrically connected to the wiring conductors of the external electric circuit board for a long time. It had the disadvantage that it could not be connected.

【0012】従って、本発明は、上記欠点を解消すべ
く、上記のようなパッケージをガラス−エポキシ樹脂等
を絶縁体とする高熱膨張の外部電気回路基板に対して、
強固に且つ長期にわたり安定した接続状態を維持できる
高信頼性のパッケージとその実装構造を提供することを
目的とするものである。
Accordingly, the present invention is directed to an external electric circuit board having a high thermal expansion in which the above package is made of glass-epoxy resin or the like as an insulator in order to solve the above-mentioned drawbacks.
An object of the present invention is to provide a highly reliable package capable of maintaining a stable and stable connection state for a long period of time and a mounting structure thereof.

【0013】[0013]

【課題を解決するための手段】本発明のパッケージは、
セラミック絶縁基板と、該絶縁基板下面または側面に形
成された接続パッドと、絶縁基板上面に搭載された素子
と前記接続パッドとを接続するために前記絶縁基板の表
面あるいは内部に配設されたメタライズ配線層とを具備
し、前記接続パッドをロウ材によって接合することによ
って外部電気回路基板に実装されるパッケージにおい
て、前記絶縁基板が40〜400℃の温度範囲における
熱膨張係数が80〜180×10-7/℃のセラミック焼
結体からなり、前記メタライズ配線層および接続パッド
がCuからなり、前記メタライズ配線層が前記絶縁基板
と同時焼成によって形成されてなることを特徴とするも
のである。
The package of the present invention comprises:
A ceramic insulating substrate, a connection pad formed on the lower surface or side surface of the insulating substrate, and a metallization disposed on or in the insulating substrate for connecting an element mounted on the upper surface of the insulating substrate and the connection pad. A wiring layer, wherein the insulating substrate has a thermal expansion coefficient of 80 to 180 × 10 in a temperature range of 40 to 400 ° C. consists -7 / ° C. of the ceramic sintered body, the metallized wiring layer and the connection pad is made of Cu, in which the metallized wiring layer is characterized by comprising formed by co-firing with said dielectric substrate.

【0014】また、本発明のパッケージの実装構造は、
上記のパッケージを、40〜400℃における熱膨張係
数が12〜16ppm/℃の絶縁体の表面に配線導体が
被着形成された外部電気回路基板上に、前記パッケージ
の前記接続パッドを前記配線導体にロウ材を介して接合
することによって実装してなることを特徴とするもので
ある。
Further, the package mounting structure of the present invention is as follows.
The connection pad of the package is mounted on an external electric circuit board having a wiring conductor attached to an insulator having a thermal expansion coefficient of 12 to 16 ppm / ° C. at 40 to 400 ° C. , Which are mounted by joining them through a brazing material.

【0015】なお、上記パッケージおよびその実装構造
においては、前記パッケージにおける接続パッドに、ロ
ウ材からなる接続端子が取着されていたり、前記接続パ
ッドに高融点材料の球状もしくは柱状端子からなる接続
端子が低融点のロウ材によってロウ付けされていること
が望ましい。
In the above package and its mounting structure, a connection terminal made of a brazing material is attached to a connection pad of the package, or a connection terminal made of a spherical or columnar terminal made of a high melting point material is attached to the connection pad. Is desirably brazed with a low melting point brazing material.

【0016】また、前記セラミック焼結体には、40〜
400℃の温度範囲における熱膨張係数が60×10-7
/℃以上の金属酸化物からなる結晶相が含まれているこ
とが望ましく、850〜1300℃で焼成されたもので
あることが、Cuとの同時焼結性を高める上で望まし
い。
Further, the ceramic sintered body preferably has
The coefficient of thermal expansion in the temperature range of 400 ° C. is 60 × 10 −7
It is desirable to include a crystal phase composed of a metal oxide of at least / ° C, and it is desirable that the material be fired at 850 to 1300 ° C in order to enhance co-sintering with Cu.

【作用】本発明では、40〜400℃における熱膨張係
数が12〜16ppm/℃であるガラス−エポキシ基板
などのプリント基板からなる外部電気回路基板に対して
実装されるパッケージにおける絶縁基板として40〜4
00℃の温度範囲における熱膨張係数が80〜180×
10-7/℃のセラミック焼結体を用いることにより、絶
縁基板と外部電気回路基板との間に両者の熱膨張係数の
差が小さくなり、その結果、絶縁基板と外部電気回路基
板の熱膨張係数の相違に起因する熱応力によって接続端
子と外部電気回路の配線導体とが接続不良を起こすこと
がなく、これによっても容器内部に収容する半導体素子
と外部電気回路基板とを長期間にわたり正確に且つ強固
に電気的接続させることが可能となる。
According to the present invention, as an insulating substrate in a package mounted on an external electric circuit board such as a glass-epoxy substrate having a thermal expansion coefficient of 12 to 16 ppm / ° C. at 40 to 400 ° C. 4
The coefficient of thermal expansion in the temperature range of 00 ° C. is 80 to 180 ×
By using a ceramic sintered body of 10 -7 / ° C, the difference between the thermal expansion coefficients of the insulating substrate and the external electric circuit board is reduced, and as a result, the thermal expansion of the insulating substrate and the external electric circuit board is reduced. The connection terminals and the wiring conductors of the external electric circuit do not cause a connection failure due to the thermal stress caused by the difference in the coefficient, so that the semiconductor element housed in the container and the external electric circuit board can be accurately connected for a long time. In addition, it is possible to make a strong electrical connection.

【0017】また、絶縁基板として、40〜400℃の
温度範囲における熱膨張係数が60×10-7/℃以上の
金属酸化物からなる結晶相を含むセラミック焼結体を用
いることにより、熱膨張係数を80〜180×10-7
℃の範囲で容易に制御することができる。
Further, by using a ceramic sintered body containing a crystal phase composed of a metal oxide having a thermal expansion coefficient of 60 × 10 −7 / ° C. or more in a temperature range of 40 to 400 ° C. as an insulating substrate, The coefficient is 80 to 180 × 10 -7 /
It can be easily controlled in the range of ° C.

【0018】しかも、メタライズ配線層をCuによって
形成し絶縁基板と同時焼成して形成することによって、
絶縁基板のCuによる多層構造のパッケージを形成する
ことができる。
Furthermore, by forming the metallized wiring layer of Cu and co-firing it with the insulating substrate,
A package having a multilayer structure made of Cu of the insulating substrate can be formed.

【0019】[0019]

【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1及び図3は本発明
におけるBGA型半導体素子を収納したパッケージの実
装構造の一実施例を示し、Aは半導体素子収納用パッケ
ージ、Bは外部電気回路基板である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the accompanying drawings showing an embodiment. 1 and 3 show an embodiment of a package mounting structure for accommodating a BGA type semiconductor element according to the present invention, wherein A is a semiconductor element accommodation package, and B is an external electric circuit board.

【0020】半導体素子収納用パッケージAは、絶縁基
板1と、蓋体2と、メタライズ配線層3と、接続端子4
およびパッケージの内部に収納される半導体素子5によ
り構成され、絶縁基板1及び蓋体2は半導体素子5を内
部に気密に収容するための容器6を構成する。つまり、
絶縁基板1は上面中央部に半導体素子5が載置収容され
る凹部1aが設けてあり、凹部1a底面には半導体素子
5はガラス、樹脂等の接着剤を介して接着固定される。
The package A for housing a semiconductor element comprises an insulating substrate 1, a lid 2, a metallized wiring layer 3, and connection terminals 4.
And the semiconductor element 5 housed inside the package. The insulating substrate 1 and the lid 2 constitute a container 6 for airtightly housing the semiconductor element 5 inside. That is,
The insulating substrate 1 has a concave portion 1a in the center of the upper surface in which the semiconductor element 5 is placed and accommodated. The semiconductor element 5 is bonded and fixed to the bottom surface of the concave portion 1a via an adhesive such as glass or resin.

【0021】また、絶縁基板1には半導体素子5が載置
収容される凹部1aの周辺から下面にかけて複数個のメ
タライズ配線層3が被着形成されており、更に絶縁基板
1の下面には図2に示すように多数の凹部1bが設けら
れており、凹部1bの底面にはメタライズ配線層3と電
気的に接続された接続パッド3aが被着形成されてい
る。この接続パッド3aの表面には半田(錫−鉛合金)
などのロウ材から成る突起状端子4が外部電気回路基板
Bへの接続端子4として取着されている。この突起状端
子4の取付方法としては、球状もしくは柱状のロウ材を
接続パッド3aに並べる方法と、スクリーン印刷法によ
りロウ材を接続パッド3a上に印刷する方法がある。
A plurality of metallized wiring layers 3 are formed on the insulating substrate 1 from the periphery to the lower surface of the concave portion 1a in which the semiconductor element 5 is mounted and accommodated. As shown in FIG. 2, a large number of concave portions 1b are provided, and connection pads 3a electrically connected to the metallized wiring layer 3 are formed on the bottom surfaces of the concave portions 1b. Solder (tin-lead alloy) is provided on the surface of the connection pad 3a.
A protruding terminal 4 made of a brazing material is attached as a connection terminal 4 to the external electric circuit board B. As a method of attaching the protruding terminal 4, there are a method of arranging a spherical or columnar brazing material on the connection pad 3a, and a method of printing the brazing material on the connection pad 3a by a screen printing method.

【0022】この接続パッド3aに取着されている接続
端子4は絶縁基板1の下面に突出部4aを有しており、
半導体素子5の各電極が接続されている接続パッド3a
を外部電気回路基板Bの配線導体8に接続させるととも
に半導体素子収納用パッケージAを外部電気回路基板B
上に実装させる作用を為す。
The connection terminal 4 attached to the connection pad 3a has a protrusion 4a on the lower surface of the insulating substrate 1,
Connection pad 3a to which each electrode of semiconductor element 5 is connected
Is connected to the wiring conductor 8 of the external electric circuit board B, and the semiconductor element housing package A is connected to the external electric circuit board B.
It works on top.

【0023】なお、接続パッド3aと電気的に接続され
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤ7を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド3aと電気的に接
続されることになる。なお、外部電気回路基板Bは、絶
縁体9の表面に配線導体8が形成されている。
The metallized wiring layer 3 electrically connected to the connection pad 3a is electrically connected to each electrode of the semiconductor element 5 via a bonding wire 7, so that the electrodes of the semiconductor element are connected. It is electrically connected to the pad 3a. In the external electric circuit board B, the wiring conductor 8 is formed on the surface of the insulator 9.

【0024】一方、外部電気回路基板Bは、絶縁体9と
配線導体8により構成されており、絶縁体9が少なくと
も有機樹脂を含む材料からなるプリント基板からなる。
具体的には、ガラス−エポキシ系複合材料などのような
40〜400℃における熱膨張係数が120〜160×
10-7/℃の絶縁材料からなる。また、この回路基板B
の表面に形成される配線導体8は、絶縁体との線熱膨張
係数の整合性と、良電気伝導性の点で通常Cu、Au、
Al、Ni、Pd−Snなどの金属導体からなる。な
お、本発明における熱膨張係数は、すべて線熱膨張係数
の意味である。
On the other hand, the external electric circuit board B comprises an insulator 9 and a wiring conductor 8, and the insulator 9 is formed of a printed board made of a material containing at least an organic resin.
Specifically, the coefficient of thermal expansion at 40 to 400 ° C. such as a glass-epoxy composite material is 120 to 160 ×
It is made of an insulating material of 10 -7 / ° C. Also, this circuit board B
The wiring conductor 8 formed on the surface of the substrate is usually made of Cu, Au, or the like in view of the consistency of the linear thermal expansion coefficient with the insulator and the good electrical conductivity.
It is made of a metal conductor such as Al, Ni, and Pd-Sn. In addition, the thermal expansion coefficient in the present invention means the linear thermal expansion coefficient.

【0025】半導体素子収納用パッケージAを外部電気
回路基板Bに実装するには、パッケージAの絶縁基板1
下面の接続パッド3aに取着されている半田から成る突
起状端子4を外部電気回路基板Bの配線導体8上に載置
当接させ、しかる後、約250〜400℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
4自体が溶融し、端子4を配線導体8に接合させること
によって外部電気回路基板B上に実装される。この時、
配線導体8の表面には端子4とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
In order to mount the semiconductor element housing package A on the external electric circuit board B, the insulating substrate 1 of the package A
The protruding terminal 4 made of solder attached to the connection pad 3a on the lower surface is placed and abutted on the wiring conductor 8 of the external electric circuit board B, and then heated at a temperature of about 250 to 400 ° C. As a result, the protruding terminal 4 itself made of a brazing material such as solder is melted, and the terminal 4 is bonded to the wiring conductor 8 to be mounted on the external electric circuit board B. At this time,
It is desirable that a brazing material is formed on the surface of the wiring conductor 8 in order to easily connect the terminal 4 with the brazing material.

【0026】また、他の例として、図3に示すように前
記接続端子として、接続パッド3aに対して高融点材料
からなる球状端子10を低融点ロウ材11によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばPb40重量%−Sn
60重量%の低融点の半田からなる場合、球状端子10
は例えばPb90重量%−Sn10重量%の高融点半田
や、Cu、Ag、Ni、Al、Au、Pt、Feなどの
金属により構成される。
As another example, as shown in FIG. 3, as the connection terminal, one obtained by brazing a spherical terminal 10 made of a high melting point material to a connection pad 3a with a low melting point brazing material 11 can be applied. This high melting point material needs to have a higher melting point than the low melting point brazing material used for brazing, and the brazing material is, for example, 40% by weight of Pb-Sn.
When made of low melting point solder of 60% by weight, the spherical terminal 10
Is composed of, for example, a high melting point solder of 90% by weight of Pb-10% by weight of Sn, or a metal such as Cu, Ag, Ni, Al, Au, Pt, and Fe.

【0027】かかる構成においてはパッケージAの絶縁
基板1下面の接続パッド3aに取着されている球状端子
10を外部電気回路基板Bの配線導体8上に載置当接さ
せ、しかる後、球状端子10を半田などのロウ材12に
より配線導体8に接着させて外部電気回路基板B上に実
装することができる。また、低融点のロウ材としてAu
−Sn合金を用いて接続端子4を外部電気回路基板Bに
接続してもよく、さらに上記球状端子10に代わりに柱
状の端子を用いてもよい。
In such a configuration, the spherical terminal 10 attached to the connection pad 3a on the lower surface of the insulating substrate 1 of the package A is placed and abutted on the wiring conductor 8 of the external electric circuit board B. 10 can be mounted on the external electric circuit board B by bonding it to the wiring conductor 8 with a brazing material 12 such as solder. Au is used as a low melting point brazing material.
The connection terminal 4 may be connected to the external electric circuit board B using a -Sn alloy, and a columnar terminal may be used instead of the spherical terminal 10.

【0028】次に、図4にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図4において、図1と
同一部材については同一の符号を付与した。図4におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4の側面に導出
され、側面に導出されたメタライズ配線層3が接続パッ
ドを兼ねた接続端子4を構成している。また、このパッ
ケージCによれば、電磁波障害を防止するために、半導
体素子5を収納する凹部1aにエポキシ樹脂等が充填さ
れ、また凹部は導電性樹脂からなる蓋体13により密閉
されている。また、パッケージCの底面にはアースのた
めの導電層14が形成されている。
Next, the mounting structure of the leadless chip carrier (LCC) type package C on the external electric circuit board B will be described with reference to FIG. In FIG. 4, the same members as those in FIG. 1 are denoted by the same reference numerals. In the package C shown in FIG. 4, the metallized wiring layers 3 individually connected to the electrodes of the semiconductor element are led out to the side surfaces of the insulating substrate 1, and the metallized wiring layers 3 led out to the side surfaces are connection terminals that also serve as connection pads. 4. Further, according to the package C, in order to prevent electromagnetic interference, the concave portion 1a for accommodating the semiconductor element 5 is filled with an epoxy resin or the like, and the concave portion is sealed by the lid 13 made of a conductive resin. Further, a conductive layer 14 for grounding is formed on the bottom surface of the package C.

【0029】このパッケージCを外部電気回路基板Bに
実装するには、パッケージCの絶縁基板1側面の接続端
子4を外部電気回路基板Bの配線導体8上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子4は配線導体8の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
In order to mount the package C on the external electric circuit board B, the connection terminals 4 on the side of the insulating substrate 1 of the package C are placed on the wiring conductors 8 of the external electric circuit board B so as to be in contact with the brazing material. For electrical connection. At this time, the connection terminals 4 are desirably coated with a brazing material on the surface of the wiring conductor 8 in order to facilitate connection with the brazing material.

【0030】本発明によれば、このような外部電気回路
基板Bの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板1が、セラミック焼結体からな
り、且つ40〜400℃の温度範囲における熱膨張係数
が80〜180×10-7/℃、特に90〜140×10
-7/℃であることが重要である。これは、前述した外部
電気回路基板Bとの熱膨張係数差により熱応力の発生を
緩和し、外部電気回路基板BとパッケージA,Cとの電
気的接続状態を長期にわたり良好な状態に維持するため
に重要であり、この熱膨張係数が80×10-7/℃より
小さいか、あるいは180×10-7/℃より大きいと、
いずれも熱膨張差に起因する熱応力が大きくなり、外部
電気回路基板BとパッケージA,Cとの電気的接続状態
が悪化することを防止することができない。
According to the present invention, as a package for housing a semiconductor element mounted on the surface of such an external electric circuit board B, the insulating substrate 1 is made of a ceramic sintered body and has a temperature of 40 to 400 ° C. Coefficient of thermal expansion in the range of 80 to 180 × 10 −7 / ° C., especially 90 to 140 × 10
It is important that it is -7 / ° C. This alleviates the occurrence of thermal stress due to the difference in thermal expansion coefficient between the external electric circuit board B and the external electric circuit board B, and maintains a good electrical connection between the external electric circuit board B and the packages A and C for a long period of time. When the coefficient of thermal expansion is smaller than 80 × 10 −7 / ° C. or larger than 180 × 10 −7 / ° C.,
In any case, the thermal stress caused by the difference in thermal expansion becomes large, and it cannot be prevented that the electrical connection between the external electric circuit board B and the packages A and C deteriorates.

【0031】なお、絶縁基板の熱膨張係数が80〜18
0×10-7/℃と大きくなるに伴い、Siを基板とする
半導体素子5との熱膨張差が逆に大きくなってしまう場
合がある。そのため、接着材としては、半導体素子が熱
膨張差により剥離しないように半導体素子の絶縁基板へ
の接着材を適宜選択することが必要である。望ましく
は、その熱膨張差を緩衝可能な可撓性の材料により接着
することが望ましく、例えば、エポキシ系、ポリイミド
系などの有機系接着材や、場合によってはこれにAgな
どの金属を配合したものが好適に使用される。
The thermal expansion coefficient of the insulating substrate is 80 to 18
As the temperature increases to 0 × 10 −7 / ° C., the difference in thermal expansion from the semiconductor element 5 using Si as a substrate may increase on the contrary. Therefore, it is necessary to appropriately select an adhesive for the semiconductor element to the insulating substrate so that the semiconductor element does not peel off due to a difference in thermal expansion. Desirably, it is desirable to bond with a flexible material capable of buffering the difference in thermal expansion. For example, an epoxy-based or polyimide-based organic adhesive or a metal such as Ag may be blended in some cases. Are preferably used.

【0032】このような高熱膨張係数を有するセラミッ
ク焼結体としては、いわゆるガラス質焼結体あるいはガ
ラス−セラミック焼結体が挙げられ、ガラス形成成分と
して、それ自体高熱膨張を有する化合物を添加して焼結
体中の結晶相として高熱膨張係数を有する結晶相を析出
させて熱膨張係数を制御することができる。これら焼結
体の組成としては、SiO2を必須成分として、その他
の成分がLi、Na、Kなどのアルカリ金属、Ca、B
a、Sr、Mgなどのアルカリ土類金属、Al、Zn、
Pb、Ti、Zr、PおよびBの群から選ばれる少なく
とも1種以上の組み合わせからなり、かかる焼結体中に
高熱膨張を有する結晶相、具体的には40〜400℃に
おける熱膨張係数が60×10-7/℃以上の結晶相とし
て、クリストバライト(SiO2)、クォーツ(Si
2)、トリジマイト(SiO2)、フォルステライト
(2MgO・SiO2)、スピネル(MgO・Al
23)、ウォラストナイト(CaO・SiO2)、モン
ティセラナイト(CaO・MgO・SiO2)、ネフェ
リン(Na2O・Al23・SiO2)、リチウムシリケ
ート(Li2O・SiO2)、ジオプサイド(CaO・M
gO・2SiO2)、メルビナイト(3CaO・MgO
・2SiO2)、アケルマナイト(2CaO・MgO・
2SiO2)、マグネシア(MgO)、アルミナ(Al2
3)、カーネギナイト(Na2O・Al23・2SiO
2)、エンスタタイト(MgO・SiO2)、ホウ酸マグ
ネシウム(2MgO・B23)、セルシアン(BaO・
Al23・2SiO2)、B23・2MgO・2SiO2
の群から選ばれる少なくとも1種以上が析出した焼結体
が挙げられる。特に80×10-7/℃以上の結晶相が良
い。
Examples of such a ceramic sintered body having a high thermal expansion coefficient include a so-called vitreous sintered body or a glass-ceramic sintered body. A compound having a high thermal expansion itself is added as a glass forming component. As a result, a crystal phase having a high coefficient of thermal expansion is precipitated as a crystal phase in the sintered body to control the coefficient of thermal expansion. As the composition of these sintered bodies, SiO 2 is an essential component, and other components are alkali metals such as Li, Na, K, Ca, B
a, Sr, alkaline earth metals such as Mg, Al, Zn,
It consists of at least one combination selected from the group consisting of Pb, Ti, Zr, P and B, and has a crystal phase having a high thermal expansion in such a sintered body, specifically having a thermal expansion coefficient at 40 to 400 ° C. of 60. as × 10 -7 / ° C. or more crystalline phases, cristobalite (SiO 2), quartz (Si
O 2 ), tridymite (SiO 2 ), forsterite (2MgO.SiO 2 ), spinel (MgO.Al)
2 O 3), wollastonite (CaO · SiO 2), Monty Sera Knight (CaO · MgO · SiO 2) , nepheline (Na 2 O · Al 2 O 3 · SiO 2), lithium silicate (Li 2 O · SiO 2 ), diopside (CaOM)
gO.2SiO 2 ), melvinite (3CaO.MgO)
.2SiO 2 ), Akermanite (2CaO.MgO.)
2SiO 2 ), magnesia (MgO), alumina (Al 2
O 3 ), carneginite (Na 2 O.Al 2 O 3 .2SiO)
2 ), enstatite (MgO.SiO 2 ), magnesium borate (2MgO.B 2 O 3 ), celsian (BaO.
Al 2 O 3 .2SiO 2 ), B 2 O 3 .2MgO.2SiO 2
And a sintered body in which at least one or more selected from the group described above is precipitated. Particularly, a crystal phase of 80 × 10 −7 / ° C. or more is preferable.

【0033】また、パッケージA、Cの絶縁基板1内に
配設されたメタライズ配線層としては、Cuによって形
成することができ、しかも上記セラミック焼結体と同時
焼成によって形成することができる。
Further, the metallized wiring layer provided in the insulating substrate 1 of the packages A and C can be formed of Cu, and can be formed by co-firing with the ceramic sintered body.

【0034】このようなパッケージA、Cを製造する方
法としては、絶縁基板を構成するための原料粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して泥漿物
を作るとともに該泥漿物をドクターブレード法やカレン
ダーロール法を採用することによってグリーンシート
(生シート)と作製する。そして、メタライズ配線層3
及び接続パッド3aとして、適当な金属粉末に有機バイ
ンダー、可塑剤、溶剤を添加混合して得た金属ペースト
を前記グリーンシートに周知のスクリーン印刷法により
所定パターンに印刷塗布する。また、場合によっては、
前記グリーンシートに適当な打ち抜き加工してスルーホ
ールを形成し、このホール内にもメタライズペーストを
充填する。そしてこれらのグリーンシートを複数枚積層
し、グリーンシートとメタライズ配線層3、接続パッド
3aとを同時に焼成することにより多層構造のパッケー
ジを得ることができる。
As a method of manufacturing such packages A and C, a suitable organic binder, a plasticizer, and a solvent are added to and mixed with a raw material powder for forming an insulating substrate, and a slurry is formed. A green sheet (raw sheet) is produced by employing a doctor blade method or a calendar roll method. And the metallized wiring layer 3
And, as the connection pad 3a, a metal paste obtained by adding an organic binder, a plasticizer, and a solvent to a suitable metal powder and mixing is printed and applied on the green sheet in a predetermined pattern by a known screen printing method. Also, in some cases,
An appropriate punching process is performed on the green sheet to form a through hole, and this hole is filled with a metallizing paste. By stacking a plurality of these green sheets and simultaneously firing the green sheets, the metallized wiring layers 3 and the connection pads 3a, a package having a multilayer structure can be obtained.

【0035】このように同時焼成する場合、用いるメタ
ライズ配線層の種類により絶縁基板の材質を同時に焼成
できるように制御することが必要である。メタライズ配
線層をCuにより構成する場合には、850〜1300
℃の低温で焼成できるような、例えばSiO2−Mg
O、SiO2−Al23−Na2O、SiO2−MgO−
CaO、SiO2−Al23−Li2O、SiO2−Mg
O−Li2O、SiO2−ZnO−Li2O、SiO2−M
gO−BaO、SiO2−BaO−Al23−B2 3
SiO2−Na2O−P25−CaO、SiO2−Na2
−Al23−P25−ZnO、SiO2−BaO−Al2
3−MgO−TiO2−ZrO2、SiO2−Al23
BaO−Na2O等の組成物が望ましい。
When co-firing is performed in this way, the meta used
Simultaneous firing of insulating substrate material depending on the type of rise wiring layer
It is necessary to control it. Metallized distribution
When the wire layer is made of Cu, 850 to 1300
Such as SiO, which can be fired at a low temperature ofTwo-Mg
O, SiOTwo-AlTwoOThree-NaTwoO, SiOTwo-MgO-
CaO, SiOTwo-AlTwoOThree−LiTwoO, SiOTwo-Mg
O-LiTwoO, SiOTwo-ZnO-LiTwoO, SiOTwo-M
gO-BaO, SiOTwo-BaO-AlTwoOThree-BTwoO Three,
SiOTwo-NaTwoOPTwoOFive-CaO, SiOTwo-NaTwoO
-AlTwoOThree-PTwoOFive-ZnO, SiOTwo-BaO-AlTwo
OThree-MgO-TiOTwo-ZrOTwo, SiOTwo-AlTwoOThree
BaO-NaTwoA composition such as O is desirable.

【0036】[0036]

【実施例】以下、本発明をさらに具体的な例で説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to more specific examples.

【0037】原料として、BaCO3、SiO2、B
23、MgO、ZrO2、Li2O、CaCO3等を用い
て、表1の組成になるように秤量混合した。この混合物
を850〜950℃で仮焼し、粉砕後、有機バインダー
を添加して十分に混合した後、1軸プレス法により3.
5×3.5×15mmの形状の成形体を作製し、この成
形体を大気の雰囲気中で900〜1100℃で焼成して
焼結体を作製した。
As raw materials, BaCO 3 , SiO 2 , B
The components were weighed and mixed using 2 O 3 , MgO, ZrO 2 , Li 2 O, CaCO 3 and the like so as to have the composition shown in Table 1. This mixture was calcined at 850 to 950 ° C., pulverized, added with an organic binder and mixed well, and then subjected to a uniaxial pressing method.
A molded body having a shape of 5 × 3.5 × 15 mm was produced, and the molded body was fired at 900 to 1100 ° C. in an air atmosphere to produce a sintered body.

【0038】次に、上記のようにして得られた焼結体に
対して結晶相をX線回折測定により同定した。さらに4
0〜400℃の熱膨張係数を測定し表2に示した。ま
た、焼結体を直径60mm、厚さ2mmに加工し、JI
SC2141の手法で比誘電率を求めた。測定はQメー
タ(Y.H.P4284A)を用いて行い、1MHz,
1.0Vrsmの条件で25℃における静電容量を測定
し、この静電容量から25℃における比誘電率を測定し
た。この結果を表2に示した。
Next, the crystal phase of the sintered body obtained as described above was identified by X-ray diffraction measurement. 4 more
The coefficient of thermal expansion at 0 to 400 ° C. was measured and is shown in Table 2. The sintered body was processed to a diameter of 60 mm and a thickness of 2 mm,
The relative permittivity was determined by the method of SC2141. The measurement was performed using a Q meter (YHP4284A), and 1 MHz,
The capacitance at 25 ° C. was measured under the condition of 1.0 Vrsm, and the relative dielectric constant at 25 ° C. was measured from the capacitance. The results are shown in Table 2.

【0039】(実装時の熱サイクル試験)次に、表1に
おける各原料組成物を用いて、溶媒としてトルエン+I
PA、バインダーとしてアクリル樹脂、可塑剤としてD
BPを用いてドクターブレード法により厚み500μm
のグリーンシートを作製した。
(Heat cycle test at mounting) Next, using each of the raw material compositions shown in Table 1, toluene + I
PA, acrylic resin as binder, D as plasticizer
500μm thickness by doctor blade method using BP
Green sheet was produced.

【0040】このグリーンシートの表面にCuメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもCu
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら6枚積層し圧着した。
A metallized wiring layer was coated on the surface of the green sheet with a Cu metallized paste by screen printing. Further, a through hole is formed at a predetermined position of the green sheet so that the inside of the through hole is finally exposed on the lower surface of the substrate.
Filled with metallized paste. Then, six green sheets to which the metallizing paste was applied were laminated and pressure-bonded while positioning the through holes.

【0041】この積層体を表1の各焼成温度(℃)で脱
バインダ工程:N2+H2O、本焼成:N2の雰囲気中で
メタライズ配線層と絶縁基板とを同時に焼成しパッケー
ジ用の配線基板を作製した。
The metallized wiring layer and the insulating substrate were simultaneously fired in an atmosphere of a binder removal process: N 2 + H 2 O and a main firing: N 2 at each firing temperature (° C.) shown in Table 1 to obtain a package. A wiring board was manufactured.

【0042】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫30〜10%−鉛70〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。
Next, a concave portion was formed on the lower surface of the wiring substrate at a position connected to the through hole, and a connection pad made of Cu metallization was manufactured. Then, connection terminals made of solder (30 to 10% of tin-70 to 90% of lead) were attached to the connection pads as shown in FIG. The connection terminal is 1 cm 2
It was formed on the entire lower surface of the wiring board at a density of 30 terminals per contact.

【0043】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が130×10-7/℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
On the other hand, a glass-epoxy substrate 40
A printed board was prepared in which a wiring conductor made of copper foil was formed on the surface of an insulator having a thermal expansion coefficient of 130 × 10 −7 / ° C. at −800 ° C.

【0044】そして、上記のパッケージ用絶縁基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをN2
雰囲気中で260℃で3分間熱処理しパッケージ用絶縁
基板をプリント基板表面に実装した。この熱処理により
パッケージ用絶縁基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
Then, the above-mentioned package insulating substrate is aligned so that the wiring conductor on the printed circuit board and the connection terminal of the package insulating substrate are connected, and this is placed in an N 2 atmosphere at 260 ° C. for 3 minutes. After heat treatment, the package insulating substrate was mounted on the surface of the printed circuit board. By this heat treatment, it was confirmed that the solder-made connection terminals of the package insulating substrate were melted and electrically connected to the wiring conductors of the printed circuit board.

【0045】次に、上記のようにしてパッケージ用絶縁
基板をプリント基板表面に実装したものを大気の雰囲気
にて−40℃と125℃の各温度に制御した恒温槽に試
験サンプルを15分/15分の保持を1サイクルとして
最高1000サイクル繰り返した。そして、各サイクル
毎にプリント基板の配線導体とパッケージ用絶縁基板と
の電気抵抗を測定し電気抵抗に変化が現れるまでのサイ
クル数を表2に示した。
Next, the test sample was placed in a thermostat controlled at −40 ° C. and 125 ° C. in an air atmosphere in a state where the package insulating substrate was mounted on the printed circuit board surface as described above, and the test sample was placed for 15 minutes / minute. Up to 1,000 cycles were repeated with one cycle of holding for 15 minutes. Then, the electrical resistance between the wiring conductor of the printed circuit board and the package insulating substrate was measured for each cycle, and the number of cycles until the electrical resistance changed was shown in Table 2.

【0046】[0046]

【表1】 [Table 1]

【0047】[0047]

【表2】 [Table 2]

【0048】表1、2の結果から明らかなように、熱膨
張係数が80〜180×10-7/℃のセラミック焼結体
を絶縁基板として作製したパッケージ用絶縁基板では、
昇降温1000サイクル後もプリント基板の配線導体と
パッケージ用絶縁基板との間に電気抵抗変化は全く見ら
れず、極めて安定で良好な電気的接続状態を維持でき
た。
As is clear from the results shown in Tables 1 and 2, in the package insulating substrate manufactured by using a ceramic sintered body having a thermal expansion coefficient of 80 to 180 × 10 −7 / ° C. as the insulating substrate,
Even after 1000 cycles of temperature rise and fall, no change in electric resistance was observed between the wiring conductor of the printed circuit board and the insulating substrate for the package, and an extremely stable and favorable electric connection state could be maintained.

【0049】[0049]

【発明の効果】本発明によれば、熱膨張係数が大きいプ
リント基板などの外部電気回路基板に実装した場合に、
両者の熱膨張係数の差に起因する応力発生を抑制し、パ
ッケージと外部電気回路基板とを長期間にわたり正確、
かつ強固に電気的接続させることが可能となる。しか
も、半導体回路素子の大型化による多ピン化に十分対応
できる信頼性の高いパッケージを実現できる。
According to the present invention, when mounted on an external electric circuit board such as a printed board having a large coefficient of thermal expansion,
The generation of stress due to the difference between the two coefficients of thermal expansion is suppressed, and the package and external electric circuit board are accurately
In addition, it is possible to make a strong electrical connection. In addition, a highly reliable package that can sufficiently cope with an increase in the number of pins due to an increase in the size of the semiconductor circuit element can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明におけるBGA型半導体素子収納用パッ
ケージとその実装構造を説明するための断面図である。
FIG. 1 is a cross-sectional view illustrating a package for housing a BGA type semiconductor element and a mounting structure thereof according to the present invention.

【図2】図1の要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of FIG.

【図3】接続端子の他の実施例における要部拡大断面図
である。
FIG. 3 is an enlarged sectional view of a main part of another embodiment of the connection terminal.

【図4】本発明におけるリードレスチップキャリア型の
半導体素子収納用パッケージの実装構造を説明するため
の断面図である。
FIG. 4 is a cross-sectional view for explaining a mounting structure of a leadless chip carrier type semiconductor element storage package according to the present invention.

【符号の説明】[Explanation of symbols]

1・・・絶縁基板 1a・・凹部 2・・・蓋体 3・・・メタライズ配線層 3a・・接続パッド 4・・・接続端子 4a・・突出部 5・・・半導体素子 6・・・容器 8・・・配線導体 9・・・絶縁体 A・・・BGA型半導体素子収納用パッケージ B・・・外部電気回路基板 C・・・LCC型半導体素子収納用パッケージ DESCRIPTION OF SYMBOLS 1 ... Insulating board 1a ... Depression 2 ... Lid 3 ... Metallized wiring layer 3a ... Connection pad 4 ... Connection terminal 4a ... Protrusion 5 ... Semiconductor element 6 ... Container 8 ... Wiring conductor 9 ... Insulator A ... BGA type semiconductor element storage package B ... External electric circuit board C ... LCC type semiconductor element storage package

───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪田 武志 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 (72)発明者 國松 廉可 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 (72)発明者 浜田 紀彰 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 柳田 司 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 國分 正也 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 隈田原 均 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Takeshi Kubota 1-1, Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Corporation Kagoshima Kokubu Plant (72) Inventor Ryuni Kunimatsu 1-1, Yamashita-cho, Kokubu-shi, Kagoshima No. Within the Kyocera Corporation Kagoshima Kokubu Plant (72) Inventor Noriaki Hamada 1-4 Yamashita-cho, Kokubu City, Kagoshima Prefecture Inside the Kyocera Corporation Research Institute (72) Inventor Tsukasa Yanagita 1-4 Yamashita-cho, Kokubu City, Kagoshima Prefecture Inside the Kyocera Research Institute (72) Inventor Masaya Kokubu 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Research Institute (72) Inventor Hitoshi Kumadahara 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima No.In Kyocera Research Institute

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】セラミック絶縁基板と、該絶縁基板下面ま
たは側面に形成された接続パッドと、絶縁基板上面に搭
載された素子と前記接続パッドとを接続するために前記
絶縁基板の表面あるいは内部に配設されたメタライズ配
線層とを具備し、前記接続パッドをロウ材によって接合
することによって外部電気回路基板に実装されるパッケ
ージにおいて、前記絶縁基板が40〜400℃の温度範
囲における熱膨張係数が80〜180×10-7/℃のセ
ラミック焼結体からなり、前記メタライズ配線層および
接続パッドがCuからなり、前記メタライズ配線層が前
記絶縁基板と同時焼成によって形成されてなることを特
徴とするパッケージ。
1. A ceramic insulating substrate, connection pads formed on the lower surface or side surfaces of the insulating substrate, and a surface or inside of the insulating substrate for connecting an element mounted on the upper surface of the insulating substrate and the connection pads. And a metallized wiring layer disposed thereon, wherein the package is mounted on an external electric circuit board by bonding the connection pads with a brazing material. The metallized wiring layer and the connection pads are made of a ceramic sintered body at 80 to 180 × 10 −7 / ° C., and the metallized wiring layer is formed by co-firing with the insulating substrate. package.
【請求項2】前記接続パッドにロウ材からなる接続端子
が取着されている請求項1記載のパッケージ。
2. The package according to claim 1, wherein a connection terminal made of a brazing material is attached to said connection pad.
【請求項3】前記接続パッドに高融点材料の球状もしく
は柱状端子からなる接続端子が低融点のロウ材によって
ロウ付けされてなる請求項1または請求項2記載のパッ
ケージ。
3. The package according to claim 1, wherein connection terminals comprising spherical or columnar terminals of a high melting point material are brazed to said connection pads with a low melting point brazing material.
【請求項4】前記セラミック焼結体が、40〜400℃
の温度範囲における熱膨張係数が60×10-7/℃以上
の金属酸化物からなる結晶相を含む請求項1乃至請求項
3のいずれか記載のパッケージ。
4. The method according to claim 1, wherein the ceramic sintered body has a temperature of 40 to 400 ° C.
The package according to any one of claims 1 to 3, comprising a crystal phase composed of a metal oxide having a coefficient of thermal expansion of 60 × 10 -7 / ° C or higher in the above temperature range.
【請求項5】前記セラミック焼結体が、850〜130
0℃で焼成されたものである請求項1乃至請求項4のい
ずれか記載のパッケージ。
5. The ceramic sintered body is 850 to 130.
The package according to any one of claims 1 to 4, wherein the package is fired at 0 ° C.
【請求項6】 40〜400℃における熱膨張係数が1
2〜16ppm/℃の絶縁体の表面に配線導体が被着形
成された外部電気回路基板上に、請求項1乃至請求項5
のいずれか記載のパッケージの接続パッドを前記配線導
体にロウ材を介して接合することによって実装してなる
ことを特徴とするパッケージの実装構造。
6. The thermal expansion coefficient at 40 to 400 ° C. is 1
6. An external electric circuit board on which a wiring conductor is formed on the surface of an insulator at 2 to 16 ppm / .degree.
A package mounting structure, wherein the package connection structure is mounted by bonding the connection pad of the package according to any one of the above to the wiring conductor via a brazing material.
JP2001249504A 1995-02-09 2001-08-20 Package and mounting structure thereof Pending JP2002100704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001249504A JP2002100704A (en) 1995-02-09 2001-08-20 Package and mounting structure thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2165395 1995-02-09
JP7-21653 1995-02-09
JP2001249504A JP2002100704A (en) 1995-02-09 2001-08-20 Package and mounting structure thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19520795A Division JP3297567B2 (en) 1995-02-09 1995-07-31 Package for housing semiconductor element and its mounting structure

Publications (1)

Publication Number Publication Date
JP2002100704A true JP2002100704A (en) 2002-04-05

Family

ID=26358750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249504A Pending JP2002100704A (en) 1995-02-09 2001-08-20 Package and mounting structure thereof

Country Status (1)

Country Link
JP (1) JP2002100704A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11019292B2 (en) 2018-02-22 2021-05-25 Fujifilm Corporation Imager and imaging device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107596A (en) * 1982-12-13 1984-06-21 株式会社日立製作所 Ceramic multilayer wiring circuit board
JPH06191887A (en) * 1992-10-29 1994-07-12 Nec Kansai Ltd Glass-ceramic composite and flat package-type piezoelectric parts using the composite
JPH06275739A (en) * 1993-03-23 1994-09-30 Sony Corp Adaptor made of ceramics, and ceramic package
JPH0722538A (en) * 1993-07-06 1995-01-24 Citizen Watch Co Ltd Structure of ball grid array type semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107596A (en) * 1982-12-13 1984-06-21 株式会社日立製作所 Ceramic multilayer wiring circuit board
JPH06191887A (en) * 1992-10-29 1994-07-12 Nec Kansai Ltd Glass-ceramic composite and flat package-type piezoelectric parts using the composite
JPH06275739A (en) * 1993-03-23 1994-09-30 Sony Corp Adaptor made of ceramics, and ceramic package
JPH0722538A (en) * 1993-07-06 1995-01-24 Citizen Watch Co Ltd Structure of ball grid array type semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11019292B2 (en) 2018-02-22 2021-05-25 Fujifilm Corporation Imager and imaging device

Similar Documents

Publication Publication Date Title
JP3426926B2 (en) Wiring board and its mounting structure
JP3346693B2 (en) Glass-ceramic sintered body and wiring board using the same
JP3297567B2 (en) Package for housing semiconductor element and its mounting structure
JP2002324876A (en) Wiring board and its mounting method
JP3323043B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP2002100704A (en) Package and mounting structure thereof
JP3677468B2 (en) Package and its mounting structure
JP3347583B2 (en) Wiring board mounting structure
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3193275B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3210837B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3699571B2 (en) Wiring board and its mounting structure
JP3732923B2 (en) Wiring board
JP3323074B2 (en) Wiring board, package for housing semiconductor element and its mounting structure
JP3740225B2 (en) Wiring board mounting structure
JP3420447B2 (en) Wiring board mounting structure
JP3719834B2 (en) Low temperature fired ceramics
JP3748315B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3210844B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3305579B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3314131B2 (en) Wiring board
JPH1117065A (en) Wiring board, package for accommodation of semiconductor element using the wiring board, and mounting structure thereof
JP3426920B2 (en) Wiring board
JP3450998B2 (en) Wiring board and its mounting structure
JPH10135370A (en) Wiring board, package for semiconductor element and mounting structure thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628