JP3323074B2 - Wiring board, package for housing semiconductor element and its mounting structure - Google Patents

Wiring board, package for housing semiconductor element and its mounting structure

Info

Publication number
JP3323074B2
JP3323074B2 JP22701496A JP22701496A JP3323074B2 JP 3323074 B2 JP3323074 B2 JP 3323074B2 JP 22701496 A JP22701496 A JP 22701496A JP 22701496 A JP22701496 A JP 22701496A JP 3323074 B2 JP3323074 B2 JP 3323074B2
Authority
JP
Japan
Prior art keywords
package
thermal expansion
wiring
circuit board
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22701496A
Other languages
Japanese (ja)
Other versions
JPH1070214A (en
Inventor
浩一 山口
洋二 古久保
昌彦 東
秀人 米倉
紀彰 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16854172&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3323074(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP22701496A priority Critical patent/JP3323074B2/en
Publication of JPH1070214A publication Critical patent/JPH1070214A/en
Application granted granted Critical
Publication of JP3323074B2 publication Critical patent/JP3323074B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a metallized wiring layer, a semiconductor device package having the wiring board, and a mounting structure thereof.

【0002】[0002]

【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI等の半導体素子を収容するための半導
体素子収納用パッケージは、その表面および内部にWや
Mo等のメタライズ配線層が、またその底面に接続端子
が配設された、アルミナセラミックス等からなる絶縁基
板と、絶縁基板の上面中央部に半導体素子を収容するた
めのキャビティが形成され、キャビティは蓋体によって
気密に封止される。
2. Description of the Related Art Conventionally, a wiring board has a structure in which a metallized wiring layer is disposed on the surface or inside of an insulating substrate.
As a typical example using this wiring board, a semiconductor element housing package for housing a semiconductor element, particularly a semiconductor element such as an LSI, has a metallized wiring layer such as W or Mo on its surface and inside. Further, an insulating substrate made of alumina ceramic or the like having connection terminals disposed on the bottom surface thereof, and a cavity for accommodating a semiconductor element formed at the center of the upper surface of the insulating substrate are formed, and the cavity is hermetically sealed by a lid. You.

【0003】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける接続端子の形成密度を高くすることが必要となる。
Generally, as the degree of integration of a semiconductor device increases, the number of electrodes formed on the semiconductor device also increases. As a result, the number of terminals in a semiconductor housing package for housing the same increases. However, as the number of electrodes increases, there is a limit in increasing the size of the package itself, and further reduction in size is required, and it is necessary to increase the formation density of connection terminals in the package.

【0004】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)が最も一般的であるが、最近では、パッケージの
4つの側面に導出されたメタライズ配線層にガルウイン
グ状(L字状)の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ(QFP)、パッケージの4つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア(LCC)、Siチップをフリップチッ
プ実装したチップサイズパッケージ(CSP)、さらに
絶縁基板の下面に半田からなる球状端子を多数配置した
ボールグリッドアレイ(BGA)等があり、これらの中
でもBGAが最も高密度化が可能であると言われてい
る。
As a structure for increasing the terminal density in a conventional package, a pin grid array (P) in which metal pins such as Kovar are connected to the lower surface of the package is known.
GA) is the most common, but recently, a quad flat package (QFP) of a type in which gull-wing (L-shaped) metal pins are connected to metallized wiring layers led to four sides of the package, A leadless chip carrier (LCC) with electrode pads on the four sides without lead pins, a chip size package (CSP) with flip-chip mounting of a Si chip, and a number of spherical terminals made of solder are arranged on the lower surface of the insulating substrate. There is a ball grid array (BGA) and the like, and among these, BGA is said to be the most capable of high density.

【0005】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状端子を
ロウ付けした端子により構成し、この球状端子を外部電
気回路基板の配線導体上に載置当接させ、しかる後、前
記端子を約250〜400℃の温度で加熱溶融し、球状
端子を配線導体に接合させることによって外部電気回路
基板上に実装することが行われている。このような実装
構造により、半導体素子収納用パッケージの内部に収容
されている半導体素子はその各電極がメタライズ配線層
及び接続端子を介して外部電気回路に電気的に接続され
る。
In this ball grid array (BGA), a spherical pad made of a brazing material such as solder is soldered to a connection pad, and the spherical terminal is placed on and abutted on a wiring conductor of an external electric circuit board. Thereafter, the terminal is heated and melted at a temperature of about 250 to 400 ° C., and the spherical terminal is bonded to a wiring conductor to be mounted on an external electric circuit board. With such a mounting structure, each electrode of the semiconductor element housed in the semiconductor element housing package is electrically connected to an external electric circuit via the metallized wiring layer and the connection terminal.

【0006】[0006]

【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約4〜7ppm/℃程度であるのに対して、パッケー
ジが実装される外部電気回路基板として最も多用されて
いるガラス−エポキシ絶縁層にCu配線層が形成された
プリント基板の熱膨張係数は11〜18ppm/℃と非
常に大きい。
The ceramics such as alumina and mullite used as an insulating substrate in these packages have a high strength of 200 MPa or more, and have a high reliability as a multi-layered technology with metallized wiring layers. Although the thermal expansion coefficient is about 4-7 ppm / ° C., the glass-epoxy insulating layer, which is most frequently used as an external electric circuit board on which the package is mounted, has a high thermal expansion coefficient. The thermal expansion coefficient of the printed circuit board on which the wiring layer is formed is as very large as 11 to 18 ppm / ° C.

【0007】そのため、配線基板や半導体素子収納用パ
ッケージに半導体素子を収容し、しかる後、プリント基
板などに実装した場合、半導体素子の作動時に発する熱
が絶縁基板とプリント基板の両方に繰り返し印加される
と前記絶縁基板とプリント基板との熱膨張差に起因する
大きな熱応力が発生する。この熱応力は、パッケージに
おける端子数が300以下の場合には影響はないが、端
子数が300を超えたり、パッケージのサイズが大型化
するに従い、その熱応力が大きくなる。
Therefore, when a semiconductor element is accommodated in a wiring board or a package for accommodating a semiconductor element and then mounted on a printed circuit board or the like, heat generated during operation of the semiconductor element is repeatedly applied to both the insulating substrate and the printed circuit board. Then, a large thermal stress is generated due to a difference in thermal expansion between the insulating substrate and the printed board. This thermal stress has no effect when the number of terminals in the package is 300 or less, but the thermal stress increases as the number of terminals exceeds 300 or as the size of the package increases.

【0008】そのために、半導体素子の作動および停止
の繰り返しにより熱応力が絶縁基板下面の接続パッドの
外周部、及び外部電気回路基板の配線導体と端子との接
合界面に作用し、接続パッドが絶縁基板より剥離した
り、端子が配線導体より剥離したりし、配線基板やパッ
ケージをプリント基板に長期にわたり安定に電気的接続
させることができないという欠点を有していた。
[0008] Therefore, thermal stress acts on the outer peripheral portion of the connection pad on the lower surface of the insulating substrate and the bonding interface between the wiring conductor and the terminal of the external electric circuit board due to repetition of the operation and stop of the semiconductor element, and the connection pad is insulated. There has been a defect that the wiring board or package cannot be stably and electrically connected to the printed board for a long period of time because the wiring board or the package is peeled off from the substrate or the terminal is peeled off from the wiring conductor.

【0009】そこで、絶縁基板の熱膨張係数をプリント
基板の熱膨張係数に整合させることが考えられるが、従
来のアルミナやムライトでは、そもそも熱膨張係数が大
きく異なるために、組成等を変えてもプリント基板の熱
膨張係数に整合させるのは非常に難しい。
Therefore, it is conceivable to match the coefficient of thermal expansion of the insulating substrate with the coefficient of thermal expansion of the printed circuit board. However, in the case of conventional alumina and mullite, since the coefficient of thermal expansion is largely different from the beginning, even if the composition or the like is changed. It is very difficult to match the coefficient of thermal expansion of the printed circuit board.

【0010】これに対して、ガラスセラミックスからな
る絶縁基板は、誘電率が低く、CuやAg等の低抵抗体
からなるメタライズ配線層が形成できることからアルミ
ナ等に代わる優れた基板材料として注目されている。こ
のガラスセラミックスについて、特開昭63−1179
29号公報にはZnO−Al2 3 −SiO2 系ガラス
を用いて、熱処理条件の制御によって、珪酸亜鉛とコー
ジェライトまたは亜鉛尖小石の結晶を生成させて熱膨張
係数を制御することが提案されている。しかし、かかる
ガラスセラミックスでは、同一の組成でもわずかな熱処
理条件の相違により析出結晶相が変化しやすく熱膨張係
数を安定して制御することが難しく、量産性に欠けるも
のであった。
On the other hand, an insulating substrate made of glass ceramic has been attracting attention as an excellent substrate material replacing alumina because it has a low dielectric constant and can form a metallized wiring layer made of a low resistance material such as Cu or Ag. I have. This glass ceramic is disclosed in JP-A-63-1179.
The 29 discloses using ZnO-Al 2 O 3 -SiO 2 -based glass, by controlling the heat treatment conditions, that by generating a crystal pebbles leaflet zinc silicate and cordierite or zinc to control the thermal expansion coefficient proposed Have been. However, in such a glass ceramic, even if the composition is the same, the precipitated crystal phase is likely to change due to a slight difference in heat treatment conditions, and it is difficult to stably control the thermal expansion coefficient, and thus lacks mass productivity.

【0011】また、特開昭62ー226855号におい
ては、BaO−Al2 3 −SiO2 系ガラスを用いた
多層基板用低温焼成磁器組成物が提案されている。とこ
ろがこの公報において用いられる組成物はガラスのみか
ら構成されるために抗折強度が低く、熱膨張係数は7×
10-6/℃以下と低いために、プリント基板への実装時
に発生する応力に耐えられず、実装不良を生じてしまう
ものである。
Japanese Patent Application Laid-Open No. 62-226855 proposes a low-temperature fired porcelain composition for a multilayer substrate using BaO-Al 2 O 3 -SiO 2 glass. However, since the composition used in this publication is composed only of glass, the transverse rupture strength is low, and the thermal expansion coefficient is 7 ×.
Since it is as low as 10 −6 / ° C. or less, it cannot withstand the stress generated at the time of mounting on a printed circuit board, resulting in defective mounting.

【0012】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の半導体素子収納用パッケージ、ならびにその実装
構造を提供することを目的とするものである。
Accordingly, the present invention provides a wiring board having a metallized wiring layer on the surface or inside of an insulating substrate having high thermal expansion characteristics, and a semiconductor element housing package having high thermal expansion characteristics and housing semiconductor elements. It is an object of the present invention to provide a highly reliable semiconductor element housing package capable of maintaining a stable and stable connection state for a long time with respect to an external electric circuit using glass-epoxy resin as an insulator, and a mounting structure thereof. Is what you do.

【0013】[0013]

【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、BaO
を10重量%以上含有するガラスが焼結過程において結
晶化すると、高熱膨張係数を有することから、かかるガ
ラスに対して、さらにフィラー成分として高熱膨張係数
の金属酸化物を添加して焼成温度を銅メタライズ配線層
との焼成温度に整合させることにより、銅メタライズ配
線層を具備する高熱膨張の絶縁基板からなる配線基板を
製造できることを見出し本発明に至った。
Means for Solving the Problems The present inventors have repeatedly studied the above problems, and as a result, have found that BaO is used as an insulating substrate.
When the glass containing 10% by weight or more crystallizes during the sintering process, the glass has a high coefficient of thermal expansion. Therefore, a metal oxide having a high coefficient of thermal expansion is further added to the glass as a filler component to reduce the sintering temperature to copper. The present inventors have found that a wiring board made of a high thermal expansion insulating substrate having a copper metallized wiring layer can be manufactured by matching the firing temperature with the metallized wiring layer.

【0014】即ち、本発明は、絶縁基板と、メタライズ
配線層と、外部電気回路基板にロウ材によって接続する
ための接続パッドを具備した配線基板、あるいはメタラ
イズ配線層と、外部電気回路基板にロウ材によって接続
するための接続パッドが配設された絶縁基板と、蓋体
と、半導体素子を収納するためのキャビティを具備する
半導体素子収納用パッケージにおいて、前記絶縁基板
を、BaOを10重量%以上と、B 2 3 、SiO 2 のう
ちの少なくとも1種を含有するガラス粉末を20〜80
体積%と、40〜400℃における熱膨張係数が6pp
m/℃以上の金属酸化物を含むフィラーを80〜20体
積%の割合で含む成形体を焼成して得られた40〜40
0℃における熱膨張係数が8〜18ppm/℃の焼結体
によって構成したものである。
That is, the present invention provides an insulating substrate,
Connect to the wiring layer and the external electric circuit board with brazing material
Wiring board with connection pads for
Connected to the external wiring board with the brazing material
An insulating substrate on which connection pads for
And a cavity for accommodating a semiconductor element.
In the semiconductor device package for housing, the insulating substrate, and 10 wt% or more of BaO, B 2 O 3, SiO 2
Glass powder containing at least one of
% By volume and a coefficient of thermal expansion at 40 to 400 ° C. of 6 pp
40 to 40 obtained by firing a molded body containing a filler containing a metal oxide having a m / C of not less than 80% by volume at a rate of 80 to 20% by volume.
It is composed of a sintered body having a thermal expansion coefficient at 0 ° C. of 8 to 18 ppm / ° C.

【0015】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、上記配線基板や半導体素子収納用パ
ッケージの前記接続パッドを前記配線導体にロウ材を介
して実装されるものである。
Further, according to the present invention, the wiring board and the semiconductor element housing package are provided on an external electric circuit board having a wiring conductor attached to at least the surface of an insulator containing an organic resin.
The connection pad of the package is connected to the wiring conductor with a brazing material.
It is implemented as

【0016】[0016]

【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1及び図2は、本発
明におけるBGA型の半導体素子収納用パッケージとそ
の実装構造の一実施例を示す図であり、このパッケージ
は、絶縁基板の表面あるいは内部にメタライズ配線層が
配設された、いわゆる配線基板を基礎的構造とするもの
であり、Aは半導体素子収納用パッケージ、Bは外部電
気回路基板をそれぞれ示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the accompanying drawings showing an embodiment. FIG. 1 and FIG. 2 are views showing an embodiment of a package for housing a BGA type semiconductor device and a mounting structure thereof according to the present invention. This package has a metallized wiring layer provided on the surface or inside an insulating substrate. In addition, a so-called wiring board has a basic structure, A indicates a package for housing a semiconductor element, and B indicates an external electric circuit board.

【0017】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と接続端子4により
構成され、絶縁基板1及び蓋体2は半導体素子5を内部
に気密に収容するためのキャビティ6を形成する。そし
て、キャビティ6内にて半導体素子5はガラス、樹脂等
の接着剤を介して絶縁基板1に接着固定される。
The package A for housing a semiconductor element is composed of an insulating substrate 1, a lid 2, a metallized wiring layer 3, and a connection terminal 4. The insulating substrate 1 and the lid 2 are for hermetically housing the semiconductor element 5 therein. Is formed. Then, the semiconductor element 5 is bonded and fixed to the insulating substrate 1 via an adhesive such as glass or resin in the cavity 6.

【0018】また、絶縁基板1の表面および内部にはメ
タライズ配線層3が配設されており、半導体素子5と絶
縁基板1の下面に形成された接続端子4と電気的に接続
するように配設されている。図1のパッケージによれ
ば、接続端子4は、接続パッド4aを介して半田(錫−
鉛合金)などのロウ材から成る突起状端子4bが取着さ
れている。この突起状端子4bは、球状もしくは柱状の
ロウ材を接続パッド4aに並べるか、またはスクリーン
印刷法によりロウ材を接続パッド4a上に印刷すること
により形成される。
A metallized wiring layer 3 is provided on the surface and inside of the insulating substrate 1 so that the semiconductor element 5 is electrically connected to connection terminals 4 formed on the lower surface of the insulating substrate 1. Has been established. According to the package of FIG. 1, the connection terminal 4 is connected to the solder (tin-tin) through the connection pad 4a.
A protruding terminal 4b made of a brazing material such as a lead alloy is attached. The protruding terminals 4b are formed by arranging spherical or columnar brazing materials on the connection pads 4a, or by printing a brazing material on the connection pads 4a by a screen printing method.

【0019】一方、外部電気回路基板Bは、絶縁体7と
配線導体8により構成されており、絶縁体7は、少なく
とも有機樹脂を含む材料からなり、具体的には、ガラス
−エポキシ系複合材料などのように40〜400℃にお
ける熱膨張係数が12〜16ppm/℃の絶縁材料から
なり、一般にはプリント基板等が用いられる。また、こ
の基板Bの表面に形成される配線導体8は、絶縁体7と
の熱膨張係数の整合性と、良電気伝導性の点で、通常、
Cu、Au、Al、Ni、Pb−Snなどの金属導体か
らなる。
On the other hand, the external electric circuit board B is composed of an insulator 7 and a wiring conductor 8, and the insulator 7 is made of a material containing at least an organic resin. Specifically, a glass-epoxy composite material It is made of an insulating material having a thermal expansion coefficient of 12 to 16 ppm / ° C. at 40 to 400 ° C., and a printed board or the like is generally used. In addition, the wiring conductor 8 formed on the surface of the substrate B usually has a thermal expansion coefficient matching with the insulator 7 and a good electric conductivity in terms of good electrical conductivity.
It is made of a metal conductor such as Cu, Au, Al, Ni, and Pb-Sn.

【0020】半導体素子収納用パッケージAを外部電気
回路基板Bに実装するには、パッケージAの絶縁基板1
下面の突起状端子4bを外部電気回路基板Bの配線導体
8上に載置当接させ、しかる後、約250〜400℃の
温度で加熱することにより、半田などのロウ材からなる
突起状端子4b自体が溶融して配線導体8と接合するこ
とにより外部電気回路基板B上に実装される。この時、
配線導体8の表面には突起状端子4bとのロウ材による
接続を容易に行うためにロウ材が被着形成されているこ
とが望ましい。
To mount the semiconductor element storage package A on the external electric circuit board B, the insulating substrate 1 of the package A
The protruding terminal 4b on the lower surface is placed and abutted on the wiring conductor 8 of the external electric circuit board B, and then heated at a temperature of about 250 to 400 ° C., thereby forming a protruding terminal made of a brazing material such as solder. 4b itself is melted and joined to the wiring conductor 8 to be mounted on the external electric circuit board B. At this time,
It is desirable that a brazing material is formed on the surface of the wiring conductor 8 so as to easily connect to the protruding terminals 4b using the brazing material.

【0021】また、他の例として、図3に示すように前
記接続端子として、接続パッド4aに対して高融点材料
からなる球状端子9を低融点ロウ材10によりロウ付け
したものが適用できる。この高融点材料は、ロウ付けに
使用される低融点ロウ材よりも高融点であることが必要
で、ロウ付け用ロウ材が例えばPb40重量%−Sn6
0重量%の低融点の半田からなる場合、球状端子は例え
ばPb90重量%−Sn10重量%の高融点半田や、A
g、Cu、Ni、Al、Au、Pt、Feなどの金属に
より構成される。
As another example, as shown in FIG. 3, as the connection terminal, a connection pad 4a in which a spherical terminal 9 made of a high melting point material is brazed with a low melting point brazing material 10 can be applied. This high melting point material needs to have a higher melting point than the low melting point brazing material used for brazing, and the brazing material is, for example, Pb 40% by weight-Sn6.
When a low melting point solder of 0% by weight is used, the spherical terminal is made of a high melting point solder of, for example, 90% by weight of Pb-10% by weight of Sn, or A
g, Cu, Ni, Al, Au, Pt, Fe and other metals.

【0022】かかる構成においてはパッケージAの絶縁
基板1下面の球状端子9を外部電気回路基板Bの配線導
体8上に載置当接させ、しかる後、球状端子9を半田な
どのロウ材11により配線導体8に接着させて外部電気
回路基板B上に実装することができる。また、低融点の
ロウ材としてAu−Sn合金を用いて接続端子を外部電
気回路基板に接続してもよく、さらに上記球状端子に代
わりに柱状の端子を用いてもよい。
In such a configuration, the spherical terminal 9 on the lower surface of the insulating substrate 1 of the package A is placed and abutted on the wiring conductor 8 of the external electric circuit board B, and then the spherical terminal 9 is soldered by a brazing material 11 such as solder. It can be mounted on the external electric circuit board B by bonding to the wiring conductor 8. The connection terminal may be connected to an external electric circuit board using an Au-Sn alloy as a low melting point brazing material, and a columnar terminal may be used instead of the spherical terminal.

【0023】次に、図4にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図4において、図1と
同一部材については同一の符号を付与した。図4におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4つの側面に導
出され、側面に導出されたメタライズ配線層が接続端子
4を構成している。また、このパッケージCによれば、
電磁波障害を防止するために、半導体素子5を収納する
キャビティ6内にエポキシ樹脂等が充填され、またキャ
ビティは導電性樹脂からなる蓋体12により密閉されて
いる。また、パッケージCの底面にはアースのための導
電層13が形成されている。
Next, the mounting structure of the leadless chip carrier (LCC) type package C on the external electric circuit board B will be described with reference to FIG. In FIG. 4, the same members as those in FIG. 1 are denoted by the same reference numerals. In the package C in FIG. 4, the metallized wiring layers 3 individually connected to the electrodes of the semiconductor element are led out to four side surfaces of the insulating substrate 1, and the metallized wiring layers led out to the side surfaces constitute connection terminals 4. . According to this package C,
In order to prevent electromagnetic wave interference, an epoxy resin or the like is filled in a cavity 6 for housing the semiconductor element 5, and the cavity is sealed by a lid 12 made of a conductive resin. A conductive layer 13 for grounding is formed on the bottom surface of the package C.

【0024】このパッケージCをプリント基板などの外
部電気回路基板Bに実装するには、パッケージCの絶縁
基板1側面の接続端子4を外部電気回路基板Bの配線導
体8上に載置当接させてロウ材等により電気的に接続す
る。この時、接続端子4は配線導体8の表面にはロウ材
による接続を容易に行うためでそれぞれロウ材が被着さ
れていることが望ましい。
In order to mount the package C on an external electric circuit board B such as a printed circuit board, the connection terminals 4 on the side of the insulating substrate 1 of the package C are placed and abutted on the wiring conductors 8 of the external electric circuit board B. And electrically connected by brazing material or the like. At this time, the connection terminals 4 are desirably coated with a brazing material on the surface of the wiring conductor 8 in order to facilitate connection with the brazing material.

【0025】(絶縁基板の材質)本発明によれば、この
ような外部電気回路基板Bの表面に実装される半導体素
子収納用パッケージとして、その絶縁基板1が40〜4
00℃の温度範囲における熱膨張係数が8〜18ppm
/℃、特に9〜14ppm/℃の焼結体からなることが
重要である。これは、前述した外部電気回路基板Bとの
熱膨張差により熱応力の発生を緩和し、外部電気回路基
板BとパッケージAとの電気的接続状態を長期にわたり
良好な状態に維持するために重要であり、この熱膨張係
数が8ppm/℃より小さいか、あるいは18ppm/
℃より大きいと、いずれも熱膨張差に起因する熱応力が
大きくなり、外部電気回路基板BとパッケージAとの電
気的接続状態が悪化することを防止することができな
い。
(Material of Insulating Substrate) According to the present invention, as the package for housing a semiconductor element mounted on the surface of such an external electric circuit board B, the insulating substrate 1 has a thickness of 40 to 4 mm.
Thermal expansion coefficient in the temperature range of 00 ° C is 8 to 18 ppm
/ ° C, particularly 9 to 14 ppm / ° C. This is important to alleviate the generation of thermal stress due to the difference in thermal expansion between the external electric circuit board B and the external electric circuit board B, and to maintain a good electrical connection between the external electric circuit board B and the package A for a long time. Whose coefficient of thermal expansion is less than 8 ppm / ° C. or 18 ppm / ° C.
If the temperature is higher than ° C., the thermal stress caused by the difference in thermal expansion becomes large, and it is impossible to prevent the electrical connection between the external electric circuit board B and the package A from deteriorating.

【0026】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにAgなどの金属を配合し
たものが好適に使用される。
The thermal expansion coefficient of the insulating substrate is 8 to 18 p.
With the increase in pm / ° C., the difference in thermal expansion between the semiconductor element and the semiconductor element using Si as the substrate increases. Therefore, it is necessary to appropriately select an adhesive for the semiconductor element to the insulating substrate so that the semiconductor element does not peel off due to a difference in thermal expansion. Desirably, it is desirable to bond with a flexible material capable of buffering the difference in thermal expansion. For example, an epoxy-based or polyimide-based organic adhesive or a metal such as Ag may be blended in some cases. Are preferably used.

【0027】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、BaOを1
0重量%以上と、B23、SiO2のうちの少なくとも
1種を含有するガラス(以下、BaO系ガラスという場
合もある。)を20〜80体積%と、フィラー成分を8
0〜20体積%含む成形体を焼成してなる焼結体により
構成するものである。なお、BaO系ガラスとしては、
結晶性ガラスであることが好ましい。結晶性ガラスと
は、焼結過程において、ガラス単独でも結晶相を析出す
る性質、あるいはガラスとフィラーと反応して結晶相を
生成することのできる性質を具備するものである。
According to the present invention, BaO is used as a sintered body constituting an insulating substrate having such a high coefficient of thermal expansion.
0 wt% or more and, B 2 O 3, glass containing at least one of SiO 2 (hereinafter, sometimes referred BaO-based glass.) And 20 to 80% by volume, a filler component 8
It is constituted by a sintered body obtained by firing a molded body containing 0 to 20% by volume. In addition, as BaO-based glass,
It is preferably a crystalline glass. The crystalline glass has a property of precipitating a crystal phase by itself in the sintering process, or a property of reacting with glass and a filler to generate a crystal phase.

【0028】このBaO系ガラスとフィラー成分の量を
上記の範囲に限定したのは、上記ガラス成分量が20体
積%より少ない、言い換えればフィラー成分が80体積
%より多いと液相焼結することができずに高温で焼成す
る必要があり、その場合、メタライズ同時焼成において
メタライズが溶融してしまう。また、結晶性ガラスが8
0体積%より多い、言い換えるとフィラー成分が20体
積%より少ないと焼結体の特性が結晶性ガラスの特性に
大きく依存してしまい、材料特性の制御が困難となると
ともに、焼結開始温度が低くなるために配線導体と同時
焼成できないといった問題が生じる。また、原料のコス
トも高くなる。
The reason why the amounts of the BaO-based glass and the filler component are limited to the above range is that the glass component is less than 20% by volume, in other words, if the filler component is more than 80% by volume, liquid phase sintering is performed. It is necessary to bake at a high temperature before the metallization is performed, and in that case, the metallization is melted in the simultaneous baking of the metallization. In addition, when the crystalline glass is 8
If the content is more than 0% by volume, in other words, if the filler component is less than 20% by volume, the properties of the sintered body greatly depend on the properties of the crystalline glass, and it becomes difficult to control the material properties, and the sintering start temperature is reduced. Since it becomes low, there is a problem that it cannot be fired simultaneously with the wiring conductor. Also, the cost of the raw material increases.

【0029】また、絶縁基板のBaO系ガラスにおい
て、BaOは、ガラス中に10重量%以上含有されるも
ので、このBaO量が上記の範囲より少ないと、熱膨張
係数が8ppm/℃より低くなり、SiO2が置換して
焼成温度も高くなるためである。また、BaO系ガラス
中には、B23およびSiO2のうちの少なくとも1種
を含む。これらはガラスとしての低温焼結性を促進し、
BaOと反応して結晶化を促進させる成分である。その
他ガラスの構成成分としては、ZnO、Al23等が1
0重量%以下の割合で含有される。また、このBaO系
ガラスは焼結過程で、結晶化してBaAl2Si28
るいはBaSi25、BaB2Si28等の少なくとも
Ba、Siを含む結晶相が析出するものであることが望
ましい。
Further, in the BaO-based glass of the insulating substrate, BaO is contained in the glass in an amount of 10% by weight or more.
Since, when the BaO content is less than the above range, the thermal expansion coefficient is lower than 8 ppm / ° C., because the SiO 2 is also high substitution to sintering temperature. The BaO-based glass contains at least one of B 2 O 3 and SiO 2 . These promote low temperature sinterability as glass,
It is a component that reacts with BaO to promote crystallization. Other glass constituents include ZnO, Al 2 O 3, etc.
It is contained at a ratio of 0% by weight or less. The BaO-based glass is to be crystallized during the sintering process to precipitate a crystal phase containing at least Ba and Si such as BaAl 2 Si 2 O 8 or BaSi 2 O 5 or BaB 2 Si 2 O 8. Is desirable.

【0030】さらに、上記BaO系ガラスの屈伏点は4
00℃〜800℃、特に400〜650℃であることが
望ましい。これは、ガラスおよびフィラーからなる混合
物を成形する場合、有機樹脂等の成形用バインダーを添
加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が40
0℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばAg、Cu等の焼結開始温度が60
0〜800℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が800
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
Further, the deformation point of the BaO-based glass is 4
The temperature is desirably from 00 to 800 ° C, particularly preferably from 400 to 650 ° C. This is because when molding a mixture of glass and filler, a molding binder such as an organic resin is added, but this binder is efficiently removed and matching of firing conditions with metallization that is fired simultaneously with the insulating substrate. Required to achieve a yield point of 40
If the temperature is lower than 0 ° C., the sintering of the crystalline glass starts at a low temperature.
This is because simultaneous firing with metallization at 0 to 800 ° C. cannot be performed, and densification of the molded body starts at a low temperature, so that the binder cannot be decomposed and volatilized, and a binder component remains to affect the properties. On the other hand, the yield point is 800
If the temperature is higher than ℃, sintering becomes difficult unless the amount of crystalline glass is increased, and the cost of the sintered body is increased because a large amount of expensive crystalline glass is required.

【0031】このフィラー成分は、結晶性ガラスの屈伏
点に応じ、その量を適宜調整することが望ましい。即
ち、結晶性ガラスの屈伏点が400℃〜650℃と低い
場合、低温での焼結性が高まるためフィラーの含有量は
50〜80体積%の比較的多く配合できる。これに対し
て、結晶性ガラスの屈伏点が650℃〜800℃と高い
場合、焼結性が低下するためフィラーの含有量は20〜
50体積%の比較的少なく配合することが望ましい。
It is desirable that the amount of the filler component is appropriately adjusted according to the yield point of the crystalline glass. That is, when the yield point of the crystalline glass is as low as 400 ° C. to 650 ° C., the sinterability at low temperatures is increased, so that the content of the filler can be relatively large as 50 to 80% by volume. On the other hand, when the yield point of the crystalline glass is as high as 650 ° C. to 800 ° C., the sinterability is reduced, so that the content of the filler is 20 to
It is desirable to add a relatively small amount of 50% by volume.

【0032】本発明において用いられる上記BaO系ガ
ラスは、フィラー無添加では収縮開始温度は700℃以
下で、850℃以上では溶融してしまい、銅等のメタラ
イズ配線層等とともに同時焼成することができない。し
かし、フィラーを20〜80体積%の割合で混合するこ
とにより焼成温度において、結晶の析出とフィラー成分
を液相焼結させるための液相を形成させることができ
る。また、成形体全体の収縮開始温度を上昇させること
ができるため、このフィラーの含有量の調整により用い
る銅等のメタライズ配線層との同時焼成条件のマッチン
グを図ることができる。また、原料コストを下げるため
には高価な結晶性ガラスの含有量を減少させることが好
ましい。
The BaO-based glass used in the present invention has a shrinkage onset temperature of 700 ° C. or less when no filler is added and melts at 850 ° C. or more and cannot be co-fired with a metallized wiring layer of copper or the like. . However, by mixing the filler at a ratio of 20 to 80% by volume, it is possible to form a liquid phase at the firing temperature for crystal precipitation and liquid phase sintering of the filler component. In addition, since the shrinkage start temperature of the entire molded body can be increased, it is possible to match the simultaneous firing conditions with the metallized wiring layer such as copper used by adjusting the content of the filler. In order to reduce raw material costs, it is preferable to reduce the content of expensive crystalline glass.

【0033】例えば、メタライズ配線層をAg、Cu、
Auのうちの1種を主として構成する場合、これらのメ
タライズの焼成は600〜1000℃で生じるため、同
時焼成を行うには、結晶性ガラスの屈伏点は400℃〜
650℃であり、フィラーの含有量は50〜80体積%
であるのが好ましい。また、このように高価な結晶性ガ
ラスの配合量を低減することにより焼結体のコストも低
減できる。
For example, if the metallized wiring layer is made of Ag, Cu,
When one of Au is mainly constituted, since firing of these metallizations occurs at 600 to 1000 ° C., in order to perform simultaneous firing, the yield point of the crystalline glass is 400 ° C. or higher.
650 ° C., and the content of the filler is 50 to 80% by volume.
It is preferred that Further, by reducing the amount of the expensive crystalline glass, the cost of the sintered body can be reduced.

【0034】また、BaO系ガラスの焼成後の40℃〜
400℃における熱膨張係数が6〜18ppm/℃、特
に、7〜13ppm/℃であることも必要である。これ
は、熱膨張係数が上記範囲を逸脱するとフィラーとの熱
膨張差が生じ、焼結体の強度の低下の原因になる。ま
た、フィラーの熱膨張係数が6ppm/℃未満では、焼
結体の熱膨張係数を8〜18ppm/℃にすることも困
難となる。
Further, after firing the BaO-based glass at 40 ° C.
It is necessary that the thermal expansion coefficient at 400 ° C. is 6 to 18 ppm / ° C., particularly 7 to 13 ppm / ° C. This is because if the coefficient of thermal expansion deviates from the above range, a difference in thermal expansion with the filler occurs, causing a reduction in the strength of the sintered body. If the coefficient of thermal expansion of the filler is less than 6 ppm / ° C., it is also difficult to make the coefficient of thermal expansion of the sintered body 8 to 18 ppm / ° C.

【0035】上記の特性を満足するBaO系ガラスとし
ては、BaO−Al2 3 −SiO2 系、BaO−Sr
O−Al2 3 −SiO2 系、BaO−Al2 3 −B
2 3 −SiO2 系、BaO−CaO−Al2 3 −S
iO2 系、BaO−CaO−Al2 3 −B2 3 −S
iO2 系、BaO−MgO−ZnO−B2 3 −SiO
2 系、BaO−CaO−ZnO−MgO−Al23
SiO2 系、BaO−Na2 O−K2 O−SiO2 系の
ガラス等が挙げられる。
BaO-based glasses satisfying the above characteristics include BaO-Al 2 O 3 -SiO 2 -based and BaO-Sr
O-Al 2 O 3 -SiO 2 system, BaO-Al 2 O 3 -B
2 O 3 —SiO 2 system, BaO—CaO—Al 2 O 3 —S
iO 2 system, BaO-CaO-Al 2 O 3 -B 2 O 3 -S
iO 2 system, BaO-MgO-ZnO-B 2 O 3 -SiO
2 system, BaO-CaO-ZnO-MgO -Al 2 O 3 -
Examples include SiO 2 -based and BaO-Na 2 O-K 2 O-SiO 2 -based glasses.

【0036】この結晶性ガラスとフィラーとの混合物
は、適当な有機樹脂バインダーを添加した後、所望の成
形手段、例えば、ドクターブレード、圧延法、金型プレ
ス等によりシート状に任意の形状に成形後、焼成する。
The mixture of the crystalline glass and the filler is formed into a sheet by a desired forming means, for example, a doctor blade, a rolling method, a die press or the like, after adding an appropriate organic resin binder. Then, it is fired.

【0037】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてCuを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶性ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
In firing, first, a binder component blended for molding is removed. The removal of the binder is performed in an air atmosphere at about 700 ° C. When Cu is used as the wiring conductor, water containing 10% water is used.
This is performed in a nitrogen atmosphere at 0 to 700 ° C. At this time, it is desirable that the shrinkage start temperature of the molded body is about 700 to 850 ° C. If the shrinkage start temperature is lower than this, it becomes difficult to remove the binder. It is necessary to control the yield point as described above.

【0038】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてCuを用いる場合には、85
0〜1050℃の窒素などの非酸化性雰囲気中で行われ
る。
The calcination is performed in an oxidizing atmosphere at 850 ° C. to 1300 ° C., whereby the relative density is increased to 90% or more. If the firing temperature at this time is lower than 850 ° C., densification cannot be achieved, and if it exceeds 1300 ° C., the metallized layer is melted by simultaneous firing with the metallized wiring layer. However, when Cu is used as the wiring conductor, 85
This is performed in a non-oxidizing atmosphere such as nitrogen at 0 to 1050 ° C.

【0039】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、結
晶性ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
析出する結晶相としては、焼結体全体の熱膨張係数を高
める上で、少なくとも40〜400℃における熱膨張係
数が6ppm/℃以上の結晶相が析出することが望まし
い。
In the glass ceramic sintered body thus produced, a crystal phase generated from the crystalline glass, a crystal phase generated by the reaction between the crystalline glass and the filler,
Alternatively, there is a crystal phase or the like generated by decomposition of the filler component, and a glass phase exists at the grain boundaries of these crystal phases.
In order to increase the thermal expansion coefficient of the entire sintered body, it is desirable that the crystal phase having a thermal expansion coefficient of at least 6 ppm / ° C. at 40 to 400 ° C. be precipitated.

【0040】このような熱膨張係数が6ppm/℃以上
の結晶相としては、クリストバライト(SiO2 )、ク
ォーツ(SiO2 )、トリジマイト(SiO2 )、フォ
ルステライト(2MgO・SiO2 )、スピネル(Mg
O・Al2 3 )、ウォラストナイト(CaO・SiO
2 )、モンティセラナイト(CaO・MgO・Si
2 )、ネフェリン(Na2 O・Al2 3 ・Si
2 )、リチウムシリケート(Li2 O・SiO2 )、
ジオプサイド(CaO・MgO・2SiO2 )、メルビ
ナイト(3CaO・MgO・2SiO2 )、アケルマイ
ト(2CaO・MgO・2SiO2 )、マグネシア(M
gO)、アルミナ(Al2 3 )、ネフェリン(Na2
O・Al2 3 ・2SiO2 )、ひすい(Na2 O・A
2 3 ・4SiO2 )、カーネギアイト(Na2 O・
Al2 3 ・2SiO2 )、エンスタタイト(MgO・
SiO2 )、ホウ酸マグネシウム(2MgO・B
2 3 )、セルシアン(BaO・Al2 3 ・2SiO
2 )、B2 3 ・2MgO・2SiO2 、ガーナイト
(ZnO・Al2 3 )、ペタライト(LiAlSi4
10)の群から選ばれる少なくとも1種以上が挙げられ
る。これらの中でも特に8ppm/℃以上の結晶相が良
い。また、上記フィラー中には、その添加により最終焼
結体の熱膨張係数が18ppm/℃を越える場合があ
る。その場合には、熱膨張係数が小さいフィラーと混合
して熱膨張係数を適宜制御することが必要である。
Such crystal phases having a thermal expansion coefficient of 6 ppm / ° C. or more include cristobalite (SiO 2 ), quartz (SiO 2 ), tridymite (SiO 2 ), forsterite (2MgO.SiO 2 ), spinel (Mg
O.Al 2 O 3 ), wollastonite (CaO.SiO)
2 ), Monticellanite (CaO.MgO.Si)
O 2 ), nepheline (Na 2 O.Al 2 O 3 .Si)
O 2 ), lithium silicate (Li 2 O.SiO 2 ),
Jiopusaido (CaO · MgO · 2SiO 2) , Merubinaito (3CaO · MgO · 2SiO 2) , Akerumaito (2CaO · MgO · 2SiO 2) , magnesia (M
gO), alumina (Al 2 O 3 ), nepheline (Na 2
O.Al 2 O 3 .2SiO 2 ), jade (Na 2 O.A)
l 2 O 3 · 4SiO 2 ), Carnegieite (Na 2 O.
Al 2 O 3 .2SiO 2 ), enstatite (MgO.
SiO 2 ), magnesium borate (2MgO.B)
2 O 3 ), Celsian (BaO.Al 2 O 3 .2SiO)
2 ), B 2 O 3 .2MgO.2SiO 2 , garnite (ZnO.Al 2 O 3 ), petalite (LiAlSi 4 )
At least one selected from the group of O 10 ). Among these, a crystal phase of 8 ppm / ° C. or more is particularly preferable. Further, in the above filler, the thermal expansion coefficient of the final sintered body may exceed 18 ppm / ° C. due to its addition. In that case, it is necessary to appropriately control the coefficient of thermal expansion by mixing with a filler having a small coefficient of thermal expansion.

【0041】また、上記焼結体を絶縁基板として、A
g、Cu、Ni、Pd、Auのうちの1種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶性ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート(生シー
ト)と作製する。そして、メタライズ配線層3及び接続
パッドとして、適当な金属粉末に有機バインダー、可塑
剤、溶剤を添加混合して得た金属ペーストを前記グリー
ンシートに周知のスクリーン印刷法により所定パターン
に印刷塗布する。また、場合によっては、前記グリーン
シートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時焼成することにより多層
構造のパッケージを得ることができる。
The above sintered body was used as an insulating substrate,
In order to manufacture a wiring board or a package provided with a metallized wiring layer made of at least one of g, Cu, Ni, Pd, and Au, the above-described crystalline glass and filler for forming an insulating substrate are used. An appropriate organic binder, a plasticizer, and a solvent are added to and mixed with the raw material powder made of to produce a slurry, and the slurry is formed into a green sheet (raw sheet) by employing a doctor blade method or a calendar roll method. Then, as the metallized wiring layer 3 and the connection pads, a metal paste obtained by adding and mixing an appropriate metal powder with an organic binder, a plasticizer and a solvent is applied to the green sheet in a predetermined pattern by a known screen printing method. In some cases, the green sheet is appropriately punched to form a through hole, and the hole is filled with a metallizing paste.
By stacking a plurality of these green sheets and simultaneously firing the green sheets and metallization, a package having a multilayer structure can be obtained.

【0042】[0042]

【実施例】以下、本発明をさらに具体的な例で説明す
る。 実施例1 結晶性ガラスとして、 重量比率で15%BaO−25%ZnO−45%P2
5−10%Al2 3 −5%SiO2(熱膨張係数10
ppm/℃、屈伏点500℃) 重量比率で20%BaO−5%Al2 3 −10%N
2 O−10%K2 O−55%SiO2(熱膨張係数1
0ppm/℃、屈伏点650℃) 重量比率で25%BaO−10%Al2 3 −5%B
2 3−60%SiO2(熱膨張係数8ppm/℃、屈伏
点800℃) 重量比率で25%BaO−2%Al2 3 −1%B2
3 −72%SiO2(熱膨張係数8ppm/℃、屈伏
点850℃) の3種のガラスを準備し、このガラスに対して表1に示
すようにフィラー成分として、 フォルステライト(2MgO・SiO2 、熱膨張係数10
ppm/℃) クォーツ(SiO2 、熱膨張係数15ppm/℃) クリストバライト(SiO2 、熱膨張係数20ppm/
℃) ペタライト(LiAlSi4 10、熱膨張係数8ppm
/℃) MgO(熱膨張係数9ppm/℃) ネフェリン(Na2 O・Al2 3 ・2SiO2 、熱膨
張係数10ppm/℃) ムライト(3Al2 3 ・2SiO2 、熱膨張係数4p
pm/℃) アルミナ(Al2 3 、熱膨張係数7ppm/℃) を用いて表1に示す調合組成になるように秤量混合し
た。この混合物を粉砕後、有機バインダーを添加して十
分に混合した後、1軸プレス法により3.5×3.5×
15mmの形状の成形体を作製し、この成形体を700
℃の大気中で脱バインダ処理した後、大気中で650〜
1200℃で焼成して焼結体を作製した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to more specific examples. Example 1 Crystalline as glass, 15% by weight ratio BaO-25% ZnO-45% P 2
O 5 -10% Al 2 O 3 -5% SiO 2 (Coefficient of thermal expansion 10
ppm / ℃, 20% BaO- 5% by sag point 500 ° C.) weight ratio Al 2 O 3 -10% N
a 2 O-10% K 2 O-55% SiO 2 ( coefficient of thermal expansion 1
0 ppm / ° C., yield point 650 ° C.) weight ratio in 25% BaO-10% Al 2 O 3 -5% B
2 O 3 -60% SiO 2 (coefficient of thermal expansion 8 ppm / ° C., yield point 800 ° C.) 25% by weight BaO-2% Al 2 O 3 -1% B 2
Three kinds of glasses having O 3 -72% SiO 2 (coefficient of thermal expansion: 8 ppm / ° C., yield point: 850 ° C.) were prepared, and as shown in Table 1, forsterite (2MgO.SiO) was used as a filler component. 2 , Coefficient of thermal expansion 10
ppm / ° C) Quartz (SiO 2 , coefficient of thermal expansion 15 ppm / ° C) Cristobalite (SiO 2 , coefficient of thermal expansion 20 ppm /
° C) Petalite (LiAlSi 4 O 10 , coefficient of thermal expansion 8 ppm
/ ° C.) MgO (thermal expansion coefficient of 9 ppm / ° C.) nepheline (Na 2 O · Al 2 O 3 · 2SiO 2, a thermal expansion coefficient of 10 ppm / ° C.) mullite (3Al 2 O 3 · 2SiO 2 , a thermal expansion coefficient 4p
pm / ° C.) Alumina (Al 2 O 3 , coefficient of thermal expansion: 7 ppm / ° C.) was weighed and mixed so as to have the composition shown in Table 1. After pulverizing this mixture, an organic binder was added and mixed well, and then 3.5 × 3.5 × by a uniaxial pressing method.
A molded body having a shape of 15 mm was prepared, and this molded body was 700
After debinding in the air at ℃ 650,
It was fired at 1200 ° C. to produce a sintered body.

【0043】次に、上記のようにして得られた焼結体に
対して40〜400℃の熱膨張係数を測定し表1に示し
た。また、焼結体を直径60mm、厚さ2mmに加工
し、JISC2141の手法で比誘電率と誘電損失を求
めた。測定はLCRメータ(Y.H.P4284A)を
用いて行い、1MHz、1.0Vrsmの条件で25℃
における静電容量を測定し、この静電容量から25℃に
おける比誘電率を測定した。
Next, the thermal expansion coefficient of the sintered body obtained as described above was measured at 40 to 400 ° C., and the results are shown in Table 1. Further, the sintered body was processed into a diameter of 60 mm and a thickness of 2 mm, and the relative dielectric constant and the dielectric loss were determined by the method of JISC2141. The measurement was performed using an LCR meter (YHP4284A) at 25 ° C. under the conditions of 1 MHz and 1.0 Vrsm.
Was measured, and the relative dielectric constant at 25 ° C. was measured from the capacitance.

【0044】次に、表1における各原料組成物を用い
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてDBP(ジ
ブチルフタレート)を用いてドクターブレード法により
厚み500μmのグリーンシートを作製した。
Next, using each raw material composition shown in Table 1, a green sheet having a thickness of 500 μm was formed by a doctor blade method using toluene and isopropyl alcohol as a solvent, an acrylic resin as a binder, and DBP (dibutyl phthalate) as a plasticizer. Produced.

【0045】このグリーンシートの表面にAg−Ptメ
タライズペーストをスクリーン印刷法に基づきメタライ
ズ配線層を塗布した。また、グリーンシートの所定箇所
にスルーホールを形成しスルーホール内が最終的に基板
の下面に露出するように形成し、そのスルーホール内に
もAg−Ptメタライズペーストを充填した。そして、
メタライズペーストが塗布されたグリーンシートをスル
ーホールの位置合わせを行いながら6枚積層し圧着し
た。
An Ag-Pt metallized paste was applied on the surface of the green sheet by a screen printing method to form a metallized wiring layer. Further, a through hole was formed at a predetermined portion of the green sheet so that the inside of the through hole was finally exposed to the lower surface of the substrate, and the inside of the through hole was filled with an Ag-Pt metallizing paste. And
Six green sheets to which the metallized paste was applied were laminated and pressed while aligning the through holes.

【0046】この積層体を700℃で大気中で脱バイン
ダ後、各焼成温度で大気中でメタライズ配線層と絶縁基
板とを同時に焼成しパッケージ用の配線基板を作製し
た。この時、同時焼成によるAgメタライズ層に対し
て、メタライズ層の溶融、焼結不良についての評価を行
った。
After removing the binder in the air at 700 ° C., the metallized wiring layer and the insulating substrate were simultaneously fired at the respective firing temperatures in the air to produce a wiring substrate for a package. At this time, with respect to the Ag metallized layer formed by the simultaneous baking, the metallized layer was evaluated for melting and sintering defects.

【0047】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しAg−Ptメタライズからな
る接続パッドを作製した。そして、その接続パッドに図
1に示すように半田(錫60〜10%−鉛40〜90
%)からなる接続端子を取着した。なお、接続端子は、
1cm2 当たり30端子の密度で配線基板の下面全体に
形成した。
Next, a concave portion was formed on the lower surface of the wiring substrate at a position connected to the through hole, and a connection pad made of Ag-Pt metallized was manufactured. Then, as shown in FIG. 1, solder (60 to 10% tin-40 to 90% lead) is applied to the connection pad.
%). The connection terminals are
It was formed on the entire lower surface of the wiring board at a density of 30 terminals per 1 cm 2 .

【0048】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備し、上記のパッケージ用配線基板をプリント
基板の上の配線導体とパッケージ用絶縁基板の接続端子
が接続されるように位置合わせし、これをN2 の雰囲気
中で260℃で3分間熱処理しパッケージ用配線基板を
プリント基板表面に実装した。この熱処理によりパッケ
ージ用配線基板の半田からなる接続端子が溶けてプリン
ト基板の配線導体と電気的に接続されたことを確認し
た。
On the other hand, a glass-epoxy substrate 40
A printed circuit board having a wiring conductor made of copper foil formed on the surface of an insulator having a thermal expansion coefficient of 13 ppm / ° C. at a temperature of up to 800 ° C. is prepared. Positioning was performed so that the connection terminals of the insulating substrate were connected, and this was heat-treated at 260 ° C. for 3 minutes in an atmosphere of N 2 to mount the package wiring substrate on the surface of the printed circuit board. By this heat treatment, it was confirmed that the solder connection terminals of the package wiring board were melted and electrically connected to the wiring conductors of the printed circuit board.

【0049】(実装時の熱サイクル試験)上記のように
してパッケージ用配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−40℃と125℃の各温度
に制御した恒温槽に試験サンプルを15分/15分の保
持を1サイクルとして最高1000サイクル繰り返し
た。そして、各サイクル毎にプリント基板の配線導体と
パッケージ用配線基板との電気抵抗を測定し電気抵抗に
変化が現れるまでのサイクル数を表1に示した。
(Thermal Cycle Test During Mounting) The package wiring board mounted on the printed circuit board surface as described above was tested in a constant temperature bath controlled at -40 ° C. and 125 ° C. in the atmosphere of air. The sample was held for 15 minutes / 15 minutes as one cycle and repeated up to 1000 cycles. The electrical resistance between the wiring conductor of the printed circuit board and the wiring substrate for the package was measured for each cycle, and the number of cycles until the electrical resistance changed was shown in Table 1.

【0050】[0050]

【表1】 [Table 1]

【0051】表1より明らかなように、ガラスの含有量
が20体積%より少ない試料No.9では、緻密な焼結体
を得ることができず、80体積%を越える試料No.2,
7,15,18、26では低温で磁器が緻密化してしま
いメタライズが焼結されず同時焼成できなかった。ま
た、ガラス量が適当であっても、フィラーとの組み合わ
せによって焼結体の熱膨張係数が8〜18ppm/℃を
逸脱する試料No.6、16および19では、熱サイクル
試験において200〜300サイクルで抵抗変化が生じ
た。
As is clear from Table 1, in the case of sample No. 9 having a glass content of less than 20% by volume, a dense sintered body could not be obtained, and in case of sample No. 2 having a glass content exceeding 80% by volume.
In 7, 15, 18 and 26, the porcelain was densified at a low temperature, and the metallization was not sintered and could not be co-fired. In addition, even if the glass amount is appropriate, the samples Nos. 6, 16 and 19 in which the thermal expansion coefficient of the sintered body deviates from 8 to 18 ppm / ° C. due to the combination with the filler, have 200 to 300 cycles in the thermal cycle test. A change in resistance occurred.

【0052】これに対してガラス量が適量でその焼結体
の熱膨張係数が8〜18ppm/℃の本発明品はAg−
Ptメタライズの同時焼成も良好であり、これを用いて
作製したパッケージ用配線基板では昇降温1000サイ
クル後もプリント基板の配線導体とパッケージ用配線基
板との間に電気抵抗変化は全く見られず、極めて安定で
良好な電気的接続状態を維持できた。
On the other hand, the product of the present invention having an appropriate amount of glass and a coefficient of thermal expansion of the sintered body of 8 to 18 ppm / ° C.
Simultaneous firing of Pt metallization is also good, and no change in electrical resistance is observed between the wiring conductors of the printed circuit board and the package wiring board even after 1000 cycles of temperature rise and fall in the package wiring board manufactured using the same. An extremely stable and good electrical connection state could be maintained.

【0053】[0053]

【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、熱膨張係
数が大きいプリント基板などの外部電気回路基板に実装
した場合に、両者の熱膨張係数の差に起因する応力発生
を抑制し、パッケージと外部電気回路とを長期間にわた
り正確、かつ強固に電気的接続させることが可能とな
る。しかも、半導体回路素子の大型化による多ピン化に
十分対応できる信頼性の高いパッケージの実装構造を実
現できる。
As described above in detail, according to the wiring board and the package for accommodating the semiconductor element of the present invention, when mounted on an external electric circuit board such as a printed circuit board having a large thermal expansion coefficient, the thermal expansion of the both is caused. It is possible to suppress the occurrence of stress due to the difference in coefficient, and to accurately and firmly electrically connect the package and the external electric circuit for a long period of time. In addition, a highly reliable package mounting structure that can sufficiently cope with an increase in the number of pins due to an increase in the size of the semiconductor circuit element can be realized.

【0054】さらに、銅などのメタライズとの同時焼成
が可能であるために、高品質で且つ安価な配線基板およ
び半導体素子収納用パッケージを提供できる。
Further, since it is possible to co-fire with metallization of copper or the like, it is possible to provide a high-quality and inexpensive wiring board and a semiconductor element housing package.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のBGA型の半導体素子収納用パッケー
ジの実装構造を説明するための断面図である。
FIG. 1 is a cross-sectional view for explaining a mounting structure of a BGA type semiconductor element housing package of the present invention.

【図2】図1の要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of FIG.

【図3】接続端子の他の実施例における要部拡大断面図
である。
FIG. 3 is an enlarged sectional view of a main part of another embodiment of the connection terminal.

【図4】本発明のリードレスチップキャリア型のパッケ
ージの実装構造を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining a mounting structure of a leadless chip carrier type package of the present invention.

【符号の説明】[Explanation of symbols]

A 半導体素子収納用パッケージ B 外部電気回路基板 C LCC型パッケージ 1 絶縁基板 2,12 蓋体 3 メタライズ配線層 4 接続端子 4a接続パッド 4b突起状端子 5 半導体素子 6 キャビティ 7 絶縁体 8 配線導体 9 球状端子 10,11 低融点ロウ材 13 導電層 Reference Signs List A semiconductor device storage package B external electric circuit board C LCC type package 1 insulating substrate 2, 12 lid 3 metallized wiring layer 4 connection terminal 4a connection pad 4b protruding terminal 5 semiconductor element 6 cavity 7 insulator 8 wiring conductor 9 spherical Terminal 10, 11 Low melting point brazing material 13 Conductive layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜田 紀彰 鹿児島県国分市山下町1番4号 京セラ 株式会社総合研究所内 審査官 坂本 薫昭 (56)参考文献 特開 平4−238837(JP,A) 特開 昭63−215559(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/15 H01L 23/12 501 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Noriaki Hamada 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Examiner at Kyocera Research Institute Kaoru Sakamoto (56) References JP-A-4-238837 (JP, A JP-A-63-215559 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/15 H01L 23/12 501

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁基板と、メタライズ配線層と、外部電
気回路基板にロウ材によって接続するための接続パッド
を具備した配線基板において、前記絶縁基板が、BaO
を10重量%以上と、B 2 3 、SiO 2 のうちの少なく
とも1種を含有するガラス粉末を20〜80体積%と、
40〜400℃における熱膨張係数が6ppm/℃以上
の金属酸化物を含むフィラーを80〜20体積%の割合
で含む成形体を焼成して得られた40〜400℃におけ
る熱膨張係数が8〜18ppm/℃の焼結体からなるこ
とを特徴とする配線基板。
An insulating substrate, a metallized wiring layer, and an external power supply;
Connection pad for connecting to the circuit board with brazing material
In the wiring substrate provided with the said insulating substrate, BaO
And 10 wt% or more, B 2 O 3, less of SiO 2
And 20 to 80% by volume of a glass powder containing one kind ,
The thermal expansion coefficient at 40 to 400 ° C. obtained by firing a molded body containing a filler containing a metal oxide having a thermal expansion coefficient of 6 ppm / ° C. or more at 40 to 400 ° C. at a ratio of 80 to 20% by volume is 8 to A wiring board comprising a sintered body of 18 ppm / ° C.
【請求項2】メタライズ配線層と、外部電気回路基板に
ロウ材によって接続するための接続パッドが配設された
絶縁基板と、蓋体と、半導体素子を収納するためのキャ
ビティを具備する半導体素子収納用パッケージにおい
て、前記絶縁基板が、BaOを10重量%以上と、B 2
3 、SiO 2 のうちの少なくとも1種を含有するガラス
粉末を20〜80体積%と、40〜400℃における熱
膨張係数が6ppm/℃以上の金属酸化物を含むフィラ
ーを80〜20体積%の割合で含む成形体を焼成して得
られた40〜400℃における熱膨張係数が8〜18p
pm/℃の焼結体からなることを特徴とする半導体素子
収納用パッケージ。
2. The method according to claim 1, wherein the metallized wiring layer is connected to an external electric circuit board.
Connection pads for connection with brazing material are provided
Insulating substrate, lid, and cap for housing semiconductor elements
Smell package for semiconductor device with high visibility
The insulating substrate may contain BaO of 10% by weight or more and B 2
20 to 80% by volume of a glass powder containing at least one of O 3 and SiO 2 , and 80 to 20% by volume of a filler containing a metal oxide having a thermal expansion coefficient of 6 ppm / ° C. or more at 40 to 400 ° C. The coefficient of thermal expansion at 40 to 400 ° C. obtained by firing a molded body containing at a ratio of 8 to 18 p
A package for housing a semiconductor element, comprising a sintered body of pm / ° C.
【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
配線導体が被着形成された外部電気回路基板上に、請求
項1記載の配線基板の前記接続パッドを前記配線導体に
ロウ材を介して実装してなることを特徴とする実装構
造。
3. An insulating material containing at least an organic resin.
On the external electric circuit board on which the wiring conductor is formed
Item 2. The connection pad of the wiring board according to Item 1 is used as the wiring conductor.
A mounting structure characterized by being mounted via a brazing material .
【請求項4】少なくとも有機樹脂を含む絶縁体の表面に
配線導体が被着形成された外部電気回路基板上に、請求
項2記載の半導体素子収納用パッケージの前記接続パッ
ドを前記配線導体にロウ材を介して実装してなること
特徴とする実装構造。
4. An insulating material containing at least an organic resin,
On the external electric circuit board on which the wiring conductor is formed
Item 3. The connection package of the semiconductor device storage package according to Item 2.
A mounting structure comprising a wiring mounted on the wiring conductor via a brazing material .
JP22701496A 1996-08-28 1996-08-28 Wiring board, package for housing semiconductor element and its mounting structure Expired - Fee Related JP3323074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22701496A JP3323074B2 (en) 1996-08-28 1996-08-28 Wiring board, package for housing semiconductor element and its mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22701496A JP3323074B2 (en) 1996-08-28 1996-08-28 Wiring board, package for housing semiconductor element and its mounting structure

Publications (2)

Publication Number Publication Date
JPH1070214A JPH1070214A (en) 1998-03-10
JP3323074B2 true JP3323074B2 (en) 2002-09-09

Family

ID=16854172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22701496A Expired - Fee Related JP3323074B2 (en) 1996-08-28 1996-08-28 Wiring board, package for housing semiconductor element and its mounting structure

Country Status (1)

Country Link
JP (1) JP3323074B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740158B2 (en) * 2002-07-16 2006-02-01 Tdk株式会社 Flat panel display substrate and thin film EL device
US6778398B2 (en) * 2002-10-24 2004-08-17 Koninklijke Philips Electronics N.V. Thermal-conductive substrate package

Also Published As

Publication number Publication date
JPH1070214A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
JP3426926B2 (en) Wiring board and its mounting structure
JP3346693B2 (en) Glass-ceramic sintered body and wiring board using the same
JP3323074B2 (en) Wiring board, package for housing semiconductor element and its mounting structure
JP4671836B2 (en) Method for producing glass ceramic sintered body
JP3297567B2 (en) Package for housing semiconductor element and its mounting structure
JP3323043B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3699571B2 (en) Wiring board and its mounting structure
JP3559407B2 (en) Glass ceramic sintered body and multilayer wiring board using the same
JP3305579B2 (en) Wiring board, semiconductor element storage package and mounting structure
JP3193275B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3347583B2 (en) Wiring board mounting structure
JP3719834B2 (en) Low temperature fired ceramics
JP3210837B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3210844B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3450998B2 (en) Wiring board and its mounting structure
JP3314131B2 (en) Wiring board
JP3740225B2 (en) Wiring board mounting structure
JP3748315B2 (en) Wiring board, semiconductor element storage package and mounting structure
JPH10135370A (en) Wiring board, package for semiconductor element and mounting structure thereof
JP2002020162A (en) Glass ceramic sintered body and wiring board using the same
JPH1117065A (en) Wiring board, package for accommodation of semiconductor element using the wiring board, and mounting structure thereof
JP3420447B2 (en) Wiring board mounting structure
JPH10242604A (en) Circuit board and its mounting structure
JPH11335156A (en) Low-temperature fired porcelain composition and production of porcelain

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees