JP2002100671A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002100671A
JP2002100671A JP2000285827A JP2000285827A JP2002100671A JP 2002100671 A JP2002100671 A JP 2002100671A JP 2000285827 A JP2000285827 A JP 2000285827A JP 2000285827 A JP2000285827 A JP 2000285827A JP 2002100671 A JP2002100671 A JP 2002100671A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
oxide film
film
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000285827A
Other languages
Japanese (ja)
Inventor
Norio Ishizuka
典男 石塚
Hideo Miura
英生 三浦
Norio Suzuki
範夫 鈴木
Shuji Ikeda
修二 池田
Hiroyuki Ota
裕之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000285827A priority Critical patent/JP2002100671A/en
Publication of JP2002100671A publication Critical patent/JP2002100671A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a high reliable semiconductor device by suppressing generation of foreign materials and electric field concentrations by preventing the excess removal of an oxide film. SOLUTION: A fixed portion of a pad oxide film 2 and a first silicon nitride film 3 or the like formed on the surface of a silicon substrate 1 are removed. A CVD oxide film 9 is only formed on side walls of the silicon nitride film 3 and the pad oxide film 2, and the inclined portion of the exposed portion of the silicon substrate 1 adjoining to the pad oxide 2 before a trench is formed. A thermal oxide film 4 and a secondary silicon nitride film 5 are formed under a condition that the angle θ2 of the side wall portion is smaller than that of θ1 of the trench upper end portion after the CVD oxide film 9 is removed. The silicon nitride film 5 in the trench upper end portion is removed by anisotropic dry etching method. By this, the silicon nitride film 5 on the side wall in the trench may not be removed when the silicon nitride film 3 is removed so that no silicon nitride film is present in the trench upper end portion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、信頼性の高い溝分
離構造を有する半導体装置及びその製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device having a highly reliable groove separation structure and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体基板上で隣接したトランジスタ等
の素子間を電気的に絶縁分離する構造としてSGI(S
hallow Groove Isolation)構
造がある。
2. Description of the Related Art As a structure for electrically insulating and separating elements such as transistors adjacent to each other on a semiconductor substrate, SGI (S
hallow Groove Isolation) structure.

【0003】このSGI構造は、シリコン基板に浅溝を
形成し、その溝に酸化膜を埋め込んだものであり、加工
寸法精度が従来まで用いられてきたLOCOS構造に比
べて高いことから、0.25μmプロセス以降のデバイ
スに好適な構造となっている。
In this SGI structure, a shallow groove is formed in a silicon substrate, and an oxide film is buried in the groove. Since the processing dimensional accuracy is higher than that of the LOCOS structure which has been conventionally used, the SGI structure has a thickness of 0.1 mm. The structure is suitable for a device after the 25 μm process.

【0004】しかしながら、このSGI構造では、SG
I形成後の酸化工程で溝内部が酸化され、酸化時には約
2倍の体積膨張を伴うので、溝内部には高い機械的な応
力が生じる。そして、この応力が高くなるとトランジス
タのリーク電流の増大を招く場合がある。
However, in this SGI structure, SG
In the oxidation step after the formation of I, the inside of the groove is oxidized, and at the time of oxidation, about twice the volume expansion is caused. When the stress increases, the leakage current of the transistor may increase.

【0005】これらの応力を生じさせない方法として
は、特開平11−260904号公報に開示されている
ように、溝側壁に酸化防止マスクとなるシリコンナイト
ライド膜を形成し、溝内部が酸化されないようにする方
法がある。
As a method for preventing these stresses from occurring, as disclosed in Japanese Patent Application Laid-Open No. H11-260904, a silicon nitride film serving as an oxidation prevention mask is formed on the side wall of a groove so that the inside of the groove is not oxidized. There is a way to

【0006】ここで、従来技術における半導体装置の製
造方法について、図7を用いて説明する。図7におい
て、半導体基板1上にパッド酸化膜2と、第一のシリコ
ンナイトライド膜3と、ホトレジスト8とを堆積する
(図7の(a))。次に、所望の位置のパッド酸化膜2
と、第一のシリコンナイトライド膜3とを除去し、半導
体基板1に溝を形成する(図7の(b))。
Here, a method of manufacturing a semiconductor device according to the prior art will be described with reference to FIG. 7, a pad oxide film 2, a first silicon nitride film 3, and a photoresist 8 are deposited on a semiconductor substrate 1 (FIG. 7A). Next, the pad oxide film 2 at a desired position
Then, the first silicon nitride film 3 is removed, and a groove is formed in the semiconductor substrate 1 (FIG. 7B).

【0007】その後、溝表面を熱酸化して、溝表面に熱
酸化膜4を形成し、次に酸化防止マスクとなる第二のシ
リコンナイトライド膜5を溝内部に堆積する(図7の
(c))。そして、溝部分を埋め込み酸化膜6で埋め込
み、CMP法で平坦化する(図7の(d)及び
(e))。次に、第一のシリコンナイトライド膜3、パ
ッド酸化膜2を除去する(図7の(f))。
Thereafter, the groove surface is thermally oxidized to form a thermal oxide film 4 on the groove surface, and then a second silicon nitride film 5 serving as an oxidation prevention mask is deposited inside the groove (FIG. c)). Then, the trench is buried with the buried oxide film 6 and flattened by the CMP method (FIGS. 7D and 7E). Next, the first silicon nitride film 3 and the pad oxide film 2 are removed (FIG. 7F).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法にあっては、溝側壁に酸化防
止のマスクとなるシリコンナイトライド膜を堆積するこ
とは可能であるが、次に示すように改善を要する点があ
る。
However, in the above-described conventional method for manufacturing a semiconductor device, it is possible to deposit a silicon nitride film as a mask for preventing oxidation on the trench side wall. There are points that need improvement.

【0009】CMP法で平坦化した後に、不要になった
第一のシリコンナイトライド膜3を除去する。この第一
のシリコンナイトライド膜3の除去には、数十度に暖め
たリン酸を使用する。
After planarization by the CMP method, the unnecessary first silicon nitride film 3 is removed. For removing the first silicon nitride film 3, phosphoric acid warmed to several tens degrees is used.

【0010】第一のシリコンナイトライド膜3と第二の
シリコンナイトライド膜5とは、図7の(c)に示した
ように連続的につながっているので、第一のシリコンナ
イトライド膜3を除去する際に、第二のシリコンナイト
ライド膜5も除去される。
Since the first silicon nitride film 3 and the second silicon nitride film 5 are continuously connected as shown in FIG. 7C, the first silicon nitride film 3 Is removed, the second silicon nitride film 5 is also removed.

【0011】また、上記エッチング液は、シリコンナイ
トライド膜に対して制御性が劣っており、そのために、
第一のシリコンナイトライド膜3をウエハ面内で均一に
除去しようとすると、第二のシリコンナイトライド膜5
が大きく除去されることとなる。
Further, the above-mentioned etching solution has poor controllability with respect to the silicon nitride film.
If the first silicon nitride film 3 is to be uniformly removed within the wafer surface, the second silicon nitride film 5
Is largely removed.

【0012】さらに、第二のシリコンナイトライド膜5
が除去されることによって空間7が形成されてしまう
(図8の(a)に示す)。このような空間7が形成され
ると、パッド酸化膜2を除去した際に、エッチング液が
この空間7に浸入して、第二のシリコンナイトライド膜
5の両側の酸化膜4を除去してしまい、「つの10」の
ようなものが形成される場合がある(図8の(b)参
照)。
Further, the second silicon nitride film 5
Is removed to form a space 7 (shown in FIG. 8A). When such a space 7 is formed, when the pad oxide film 2 is removed, an etchant penetrates into the space 7 to remove the oxide films 4 on both sides of the second silicon nitride film 5. As a result, there is a case where something like "one ten" is formed (see FIG. 8B).

【0013】半導体の製造工程でこのような「つの1
0」が形成されると、この「つの10」が折れて異物の
発生原因となるので好ましくない。また、空間7がある
と、埋込み酸化膜6が溝上端部で多く除去される。
[0013] In the semiconductor manufacturing process, such "one one"
The formation of "0" is not preferable because this "one 10" breaks and causes the generation of foreign matter. Further, when there is the space 7, the buried oxide film 6 is largely removed at the upper end of the groove.

【0014】埋込み酸化膜6が多く除去されると、その
後にゲート電極膜が溝上端部を囲うように堆積されるの
で、トランジスタの動作時に溝上端部で電界集中が発生
し、電気的特性の低下をもたらす。
When a large amount of the buried oxide film 6 is removed, a gate electrode film is subsequently deposited so as to surround the upper end of the trench, so that electric field concentration occurs at the upper end of the trench during operation of the transistor, and the electrical characteristics are reduced. Causes a decline.

【0015】本発明の目的は、酸化膜の過剰な除去を防
止して、異物の発生及び電界集中を抑制し、信頼性が高
い半導体装置及びその製造方法を実現することである。
An object of the present invention is to realize a highly reliable semiconductor device and a method of manufacturing the same by preventing excessive removal of an oxide film, suppressing generation of foreign matter and concentration of an electric field.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成される。 (1)酸化膜を有する素子分離構造を備える半導体装置
において、上記素子分離構造は溝を有し、この溝の内部
は、熱酸化膜と、シリコンナイトライド膜と、埋め込み
酸化膜とが形成され、上記シリコンナイトライド膜の上
端部は、上記熱酸化膜及び埋め込み酸化膜の上端部よ
り、上記溝の底面側に位置する。
To achieve the above object, the present invention is configured as follows. (1) In a semiconductor device having an element isolation structure having an oxide film, the element isolation structure has a groove, in which a thermal oxide film, a silicon nitride film, and a buried oxide film are formed. The upper end of the silicon nitride film is located closer to the bottom surface of the groove than the upper ends of the thermal oxide film and the buried oxide film.

【0017】(2)好ましくは、上記(1)において、
上記溝側壁に形成されたシリコンナイトライド膜の厚さ
をd1とし、溝の底面に形成されたシリコンナイトライ
ド膜の厚さをd2とすると、d1はd2より大である。
(2) Preferably, in the above (1),
Assuming that the thickness of the silicon nitride film formed on the side wall of the groove is d1 and the thickness of the silicon nitride film formed on the bottom of the groove is d2, d1 is greater than d2.

【0018】(3)半導体装置の製造方法において、
(a)半導体基板の回路形成面にパッド酸化膜を形成す
る工程と、(b)上記パッド酸化膜の上に第一のシリコ
ンナイトライド膜を形成する工程と、(c)所望の位置
の上記第一のシリコンナイトライド膜及びパッド酸化膜
を除去し、半導体基板表面を露出させる工程と、(d)
上記第一のシリコンナイトライド膜、パッド酸化膜、露
出された半導体基板表面にマスクとなる薄膜を堆積し、
その後、異方性のエッチング法にて、第一のシリコンナ
イトライド膜の側壁のみに上記薄膜を残す工程と、
(e)上記第一のシリコンナイトライド膜及び上記薄膜
をマスクとして、上記半導体基板に所定の溝を形成する
工程と、(f)上記薄膜を除去する工程と、(g)上記
半導体基板に形成した溝の表面を酸化し、溝の表面に熱
酸化膜を形成する工程と、(h)上記第一のシリコンナ
イトライド膜及び熱酸化膜の表面に第二のシリコンナイ
トライド膜を形成する工程と、(i)溝上端部近傍に形
成された上記第二のシリコンナイトライド膜を異方性の
エッチングにより除去する工程と、(j)上記溝を埋め
込み酸化膜で埋め込む工程と、(k)上記第一のシリコ
ンナイトライド膜の上に形成された上記埋め込み絶縁膜
を除去する工程と、(l)上記半導体基板の回路形成面
の上に形成された上記第一のシリコンナイトライド膜を
除去する工程と、(m)上記半導体基板の回路形成面の
上に形成された上記パット酸化膜を除去する工程と、を
備える。
(3) In the method of manufacturing a semiconductor device,
(A) forming a pad oxide film on a circuit formation surface of a semiconductor substrate; (b) forming a first silicon nitride film on the pad oxide film; and (c) forming a first silicon nitride film on a desired position. Removing the first silicon nitride film and the pad oxide film to expose the surface of the semiconductor substrate; and (d)
The first silicon nitride film, a pad oxide film, a thin film serving as a mask is deposited on the exposed semiconductor substrate surface,
Thereafter, a step of leaving the thin film only on the side wall of the first silicon nitride film by an anisotropic etching method,
(E) forming a predetermined groove in the semiconductor substrate using the first silicon nitride film and the thin film as a mask; (f) removing the thin film; and (g) forming the semiconductor substrate. Oxidizing the surface of the groove thus formed to form a thermal oxide film on the surface of the groove; and (h) forming a second silicon nitride film on the surface of the first silicon nitride film and the surface of the thermal oxide film. (I) removing the second silicon nitride film formed near the upper end of the groove by anisotropic etching, (j) filling the groove with a buried oxide film, and (k). Removing the buried insulating film formed on the first silicon nitride film; and (l) removing the first silicon nitride film formed on a circuit forming surface of the semiconductor substrate. The process of m) and a step of removing the pad oxide film formed on the circuit formation surface of the semiconductor substrate.

【0019】半導体基板の表面に形成されたパット酸化
膜、第一のシリコンナイトライド膜等の所定部分を除去
した後、溝を形成する前に、マスクとなる薄膜を、第一
のシリコンナイトライド膜及びパット酸化膜の端面と、
半導体基板の露出部分の傾斜部分とにのみ形成する。
After removing predetermined portions such as a pad oxide film and a first silicon nitride film formed on the surface of the semiconductor substrate, before forming a groove, a thin film serving as a mask is removed from the first silicon nitride film. End faces of the film and the pad oxide film;
It is formed only on the inclined portion of the exposed portion of the semiconductor substrate.

【0020】そして、薄膜を除去して、溝上端部の角度
より溝側壁部の角度が小の状態で、熱酸化膜及び第二の
シリコンナイトライド膜を形成し、その後、異方性のド
ライエッチング法により、溝上端部の第二のシリコンナ
イトライド膜5を除去する。
Then, the thin film is removed, and a thermal oxide film and a second silicon nitride film are formed in a state where the angle of the groove side wall is smaller than the angle of the groove upper end. The second silicon nitride film 5 at the upper end of the groove is removed by an etching method.

【0021】これによって、第二のシリコンナイトライ
ド膜は、溝上端部には存在しないので、第一のシリコン
ナイトライド膜を除去する際には溝の側壁部の第二のシ
リコンナイトライド膜は除去されない。
As a result, the second silicon nitride film does not exist at the upper end of the groove. Therefore, when the first silicon nitride film is removed, the second silicon nitride film on the side wall of the groove is removed. Not removed.

【0022】したがって、酸化膜の過剰な除去を防止し
て、異物の発生及び電界集中を抑制し、信頼性が高い半
導体装置及びその製造方法を実現することができる。
Therefore, it is possible to prevent the excessive removal of the oxide film, suppress the generation of foreign matter and the concentration of the electric field, and realize a highly reliable semiconductor device and a method of manufacturing the same.

【0023】[0023]

【発明の実施の形態】以下、本発明の一実施形態につい
て添付図面を参照して説明する。図1は、本発明の一実
施形態である半導体装置の溝分離構造の製造方法におけ
る工程の説明図である。図1において、溝分離構造の製
造工程は、以下の(1)〜(10)の工程を備える。
An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is an explanatory diagram of steps in a method for manufacturing a trench isolation structure of a semiconductor device according to one embodiment of the present invention. In FIG. 1, the manufacturing process of the groove separation structure includes the following processes (1) to (10).

【0024】(1)シリコン基板1の表面を熱酸化し
て、厚さ約10nmのパット酸化膜2と厚さ約200n
mの第一のシリコンナイトライド膜3とを形成し、この
第一のシリコンナイトライド膜3の上にホトレジスト8
を形成する(図1の(a))。
(1) The surface of a silicon substrate 1 is thermally oxidized to form a pad oxide film 2 having a thickness of about 10 nm and a thickness of about 200 n.
m of the first silicon nitride film 3 and a photoresist 8 is formed on the first silicon nitride film 3.
Is formed (FIG. 1A).

【0025】(2)次に、通常の露光法を使用して、上
記(1)で形成したホトレジスト8のうち、所望の位置
のホトレジスト8を除去した後、所望の位置の第一のシ
リコンナイトライド膜3及びパット酸化膜2を除去す
る。この際、シリコン基板1が少しオーバーエッチング
される(図1の(b))。
(2) Next, after removing the photoresist 8 at a desired position from the photoresist 8 formed in (1) by using a normal exposure method, the first silicon nitride at a desired position is removed. The ride film 3 and the pad oxide film 2 are removed. At this time, the silicon substrate 1 is slightly over-etched (FIG. 1B).

【0026】(3)続いて、残っているホトレジスト8
を除去した後に、化学気相蒸着(CVD)法で作製した
CVD酸化膜9を堆積させ、その後、異方性のドライエ
ッチング法で、CVD酸化膜9を、第一のシリコンナイ
トライド膜3及びパット酸化膜2の側壁とオーバエッチ
ングされた部分のパット酸化膜2に隣接するシリコン基
板1の露出部分の傾斜部分とにのみ残す(図1の
(c))。
(3) Subsequently, the remaining photoresist 8
Is removed, a CVD oxide film 9 formed by a chemical vapor deposition (CVD) method is deposited, and thereafter, the CVD oxide film 9 is formed by an anisotropic dry etching method. Only the side wall of the pad oxide film 2 and the inclined portion of the exposed portion of the silicon substrate 1 adjacent to the over-etched portion of the pad oxide film 2 are left (FIG. 1C).

【0027】(4)次に、第一のシリコンナイトライド
膜3及びCVD酸化膜9をマスクとして、シリコン基板
1の表面の側壁がシリコン基板1に対して所定の角度
(例えば、図1中のA部の角度が90度〜110度)を
有する浅溝を形成する(図1の(d))。
(4) Next, using the first silicon nitride film 3 and the CVD oxide film 9 as a mask, the side wall of the surface of the silicon substrate 1 is at a predetermined angle with respect to the silicon substrate 1 (for example, in FIG. 1). A shallow groove having an angle A of 90 to 110 degrees is formed (FIG. 1D).

【0028】(5)その後、CVD酸化膜9をHF等に
より除去し、シリコン基板1の表面を約10nm熱酸化
し、溝部分に熱酸化膜4を形成する(図1の(e))。
この場合、酸化膜9をHF等で除去する際にパッド酸化
膜2は、第一のシリコンナイトライド膜3の端面から1
0nm〜20nm程度後退される。つまり、第一のシリ
コンナイトライド膜3の端面は、パッド酸化膜2の端面
から10nm〜20nm程度突出し、突出した部分の下
面部分とシリコン基板1とパット酸化膜2の端面とで形
成される空間は、熱酸化膜4が埋め込まれることとな
る。
(5) Thereafter, the CVD oxide film 9 is removed by HF or the like, and the surface of the silicon substrate 1 is thermally oxidized by about 10 nm to form a thermal oxide film 4 in the groove (FIG. 1 (e)).
In this case, when the oxide film 9 is removed by HF or the like, the pad oxide film 2 is removed from the end face of the first silicon nitride film 3 by one.
It is retracted by about 0 nm to 20 nm. That is, the end face of the first silicon nitride film 3 protrudes from the end face of the pad oxide film 2 by about 10 nm to 20 nm, and a space formed by the lower surface of the protruding portion, the silicon substrate 1 and the end face of the pad oxide film 2. Means that the thermal oxide film 4 is buried.

【0029】(6)次に、第二のシリコンナイトライド
膜5をCVD法等により約10nm程度、第一のシリコ
ンナイトライド膜3及び熱酸化膜4の表面に堆積する
(図1の(f))。
(6) Next, a second silicon nitride film 5 is deposited to a thickness of about 10 nm on the surfaces of the first silicon nitride film 3 and the thermal oxide film 4 by a CVD method or the like (FIG. 1 (f)). )).

【0030】(7)続いて、異方性のドライエッチング
法により、溝上端部近傍の第二のシリコンナイトライド
膜5を除去する(図1の(g))。つまり、熱酸化膜4
表面に堆積された第二のシリコンナイトライド膜5のう
ち、溝側壁部の上端部近傍に堆積された第二のシリコン
ナイトライド膜5を除去する。
(7) Subsequently, the second silicon nitride film 5 near the upper end of the groove is removed by anisotropic dry etching (FIG. 1 (g)). That is, the thermal oxide film 4
Of the second silicon nitride film 5 deposited on the surface, the second silicon nitride film 5 deposited near the upper end of the groove side wall is removed.

【0031】(8)次に、CVD法、スパッタ法等でシ
リコン酸化膜等の絶縁膜を堆積し、溝を埋め込む(以
下、埋込み絶縁膜6とする)。また、これら化学気相蒸
着法、スパッタ法等で製作したシリコン酸化膜等は一般
に粗な膜であることから、埋め込み絶縁膜6の堆積後、
緻密化を目的として、1100℃前後のアニール処理を
行う(図1の(h))。
(8) Next, an insulating film such as a silicon oxide film is deposited by a CVD method, a sputtering method, or the like, and the trench is buried (hereinafter referred to as a buried insulating film 6). In addition, since silicon oxide films and the like manufactured by the chemical vapor deposition method, the sputtering method, and the like are generally rough films, after the buried insulating film 6 is deposited,
An annealing process at about 1100 ° C. is performed for the purpose of densification ((h) in FIG. 1).

【0032】(9)続いて、埋め込み絶縁膜6を化学機
械研磨法(CMP)法あるいはドライエッチング法を使
用してエッチバックする。この場合、第一のシリコンナ
イトライド膜3は、エッチングストッパーとなり、シリ
コン基板1がエッチングされることを防止する機能を有
する(図1の(i))。
(9) Subsequently, the embedded insulating film 6 is etched back by using a chemical mechanical polishing (CMP) method or a dry etching method. In this case, the first silicon nitride film 3 serves as an etching stopper and has a function of preventing the silicon substrate 1 from being etched (FIG. 1 (i)).

【0033】(10)そして、第一のシリコンナイトラ
イド膜3及びパット酸化膜2を除去することで溝埋め込
み工程は完了する(図1の(j))。
(10) Then, the trench filling step is completed by removing the first silicon nitride film 3 and the pad oxide film 2 (FIG. 1 (j)).

【0034】その後、トランジスタ構造に必要な、例え
ばゲート酸化膜、ゲート電極の形成、不純物の導入、配
線、層間絶縁膜等、多層配線構造の形成、表面保護膜の
形成等を経て、半導体装置が完成する。
After that, a semiconductor device is formed through, for example, formation of a gate oxide film and a gate electrode, introduction of impurities, formation of a wiring and an interlayer insulating film, etc. necessary for the transistor structure, formation of a multilayer wiring structure, formation of a surface protection film and the like. Complete.

【0035】本発明の一実施形態における、図1の
(e)に示す工程後の形状を図2に示すが、第一のシリ
コンナイトライド膜3の端面より、シリコン基板1が突
き出した形状となる(図2のLで示す領域)。
FIG. 2 shows the shape after the step shown in FIG. 1E in one embodiment of the present invention. The shape is such that the silicon substrate 1 protrudes from the end face of the first silicon nitride film 3. (The area indicated by L in FIG. 2).

【0036】また、シリコン基板1の溝上端面とシリコ
ン基板1の上下面と直交する線とのなす角度(θ1)
と、溝側壁とシリコン基板1の上下面と直交する線との
なす角度(θ2)は互いに異なるものとなる(θ1>θ
2)。
The angle (θ1) between the upper end surface of the groove of the silicon substrate 1 and a line perpendicular to the upper and lower surfaces of the silicon substrate 1
(Θ2) between the groove sidewall and a line orthogonal to the upper and lower surfaces of the silicon substrate 1 are different from each other (θ1> θ).
2).

【0037】これは、図1の(d)に示す工程でCVD
酸化膜9をマスクとして溝を形成しているためである。
この状態で、つまり、角度θ1より角度θ2が小の状態
で、第二のシリコンナイトライド膜5を堆積し、異方性
のドライエッチング法(深さ方向にエッチングが進む)
で、この膜5を除去すると、角度が小さい程、深さ方向
のシリコンナイトライド膜5の膜厚が実質的に厚くなる
ので、角度が大きいθ1の部分の方が、早くエッチング
される。
This is because the step shown in FIG.
This is because the trench is formed using the oxide film 9 as a mask.
In this state, that is, in a state where the angle θ2 is smaller than the angle θ1, the second silicon nitride film 5 is deposited, and an anisotropic dry etching method (etching proceeds in the depth direction).
When the film 5 is removed, the smaller the angle, the larger the thickness of the silicon nitride film 5 in the depth direction becomes. Therefore, the portion of θ1 having the larger angle is etched earlier.

【0038】したがって、この角度θ1の部分である溝
上端部近傍の第二のシリコンナイトライド膜5が除去さ
れる。
Therefore, the second silicon nitride film 5 near the upper end of the groove, which is the portion at the angle θ1, is removed.

【0039】これによって、第一のシリコンナイトライ
ド膜3と第二のシリコンナイトライド膜5は、角度θ1
の部分で分断され、連続的には存在しないので、CMP
の後で第一のシリコンナイトライド膜3を除去する際
に、溝の側壁部の第二のシリコンナイトライド膜5は除
去されない。
As a result, the first silicon nitride film 3 and the second silicon nitride film 5 have an angle θ1
Is divided at the part and does not exist continuously.
After removing the first silicon nitride film 3, the second silicon nitride film 5 on the side wall of the groove is not removed.

【0040】このことから、図8に示した空間7が形成
されないので従来方法で発生していた「つの10」も生
じず、この「つの10」が折れて異物になることはな
い。さらに、エッチング液が浸入しないので埋め込み酸
化膜6が、図8の(b)に示すように、溝上端部で多く
除去されることはない。
As a result, since the space 7 shown in FIG. 8 is not formed, the "one 10" generated by the conventional method does not occur, and the "one 10" does not break and become a foreign matter. Further, since the etchant does not enter, the buried oxide film 6 is not removed much at the upper end of the groove as shown in FIG.

【0041】以上のように、本発明の一実施形態によれ
ば、シリコン基板1の表面に形成されたパット酸化膜
2、第一のシリコンナイトライド膜3等の所定部分を除
去した後、溝を形成する前に、CVD酸化膜9を、第一
のシリコンナイトライド膜3及びパット酸化膜2の端面
とパット酸化膜2に隣接するオーバエッチングされた部
分のシリコン基板1の露出部分の傾斜部分とにのみ形成
する。そして、CVD酸化膜9を除去して、溝上端部の
角度θ1より溝側壁部の角度θ2が小の状態で、熱酸化
膜4及び第二のシリコンナイトライド膜5を形成し、そ
の後、異方性のドライエッチング法により、溝上端部の
シリコンナイトライド膜5を除去する。
As described above, according to one embodiment of the present invention, after the predetermined portions such as the pad oxide film 2 and the first silicon nitride film 3 formed on the surface of the silicon substrate 1 are removed, the groove is formed. Before the formation of the oxide film, the CVD oxide film 9 is formed by forming an end portion of the first silicon nitride film 3 and the pad oxide film 2 and an inclined portion of an exposed portion of the silicon substrate 1 in an over-etched portion adjacent to the pad oxide film 2. And formed only. Then, the CVD oxide film 9 is removed, and the thermal oxide film 4 and the second silicon nitride film 5 are formed with the angle θ2 of the groove side wall smaller than the angle θ1 of the groove upper end. The silicon nitride film 5 at the upper end of the groove is removed by an isotropic dry etching method.

【0042】これによって、第二のシリコンナイトライ
ド膜5は、溝上端部には存在しないので、第一のシリコ
ンナイトライド膜3を除去する際には溝の側壁部の第二
のシリコンナイトライド膜5は除去されない。
Since the second silicon nitride film 5 does not exist at the upper end of the groove, the second silicon nitride film 5 on the side wall of the groove is removed when the first silicon nitride film 3 is removed. The film 5 is not removed.

【0043】したがって、酸化膜の過剰な除去を防止し
て、異物の発生及び電界集中を抑制し、信頼性が高い半
導体装置及びその製造方法を実現することができる。
Therefore, it is possible to prevent the excessive removal of the oxide film, suppress the generation of foreign matter and the concentration of the electric field, and realize a highly reliable semiconductor device and a method of manufacturing the same.

【0044】なお、第二のシリコンナイトライド膜5
は、シリコン基板1の表面より、突出していると段差の
原因となるので、図3に示すように、シリコン基板1の
表面12より下方に存在することが好ましい。
The second silicon nitride film 5
Since the protrusion from the surface of the silicon substrate 1 causes a step, it is preferable that the metal exists below the surface 12 of the silicon substrate 1 as shown in FIG.

【0045】また、図4の(a)に示すように、トラン
ジスタの形成過程で、熱酸化膜4と埋込み絶縁膜6との
第二のシリコンナイトライド膜5に対する落ち込みBが
大きい場合には、堆積させた第二のシリコンナイトライ
ド膜5の一部が突出して、「つの」が形成される場合が
ある。
Further, as shown in FIG. 4A, in the process of forming the transistor, when the drop B of the thermal oxide film 4 and the buried insulating film 6 with respect to the second silicon nitride film 5 is large, A part of the deposited second silicon nitride film 5 may protrude to form “one”.

【0046】このような場合には、第二のシリコンナイ
トライド膜5の堆積後に。ドライエッチング量を変える
ことで、図6の(b)に示すように、第二のシリコンナ
イトライド膜5の除去量を調節することができるので、
「つの」の発生を防止することができる。
In such a case, after the deposition of the second silicon nitride film 5. By changing the amount of dry etching, the amount of removal of the second silicon nitride film 5 can be adjusted as shown in FIG.
The occurrence of "one" can be prevented.

【0047】なお、図5に示すように、熱酸化膜4と埋
込み酸化膜6の間に酸化膜11が存在する構成の例があ
るが、この場合においても埋め込み酸化膜6と酸化膜1
1との間に、上述した本発明の一実施形態と同様にし
て、第二のシリコンナイトライド膜5を堆積すること
で、「つの」の発生等が防止され、シリコン基板1の溝
内部の酸化防止を行うことができる。
As shown in FIG. 5, there is an example in which an oxide film 11 exists between the thermal oxide film 4 and the buried oxide film 6. In this case, too, the buried oxide film 6 and the oxide film 1 are formed.
1, the second silicon nitride film 5 is deposited in the same manner as in the above-described embodiment of the present invention, thereby preventing the occurrence of “one” and the like. Antioxidation can be performed.

【0048】また、溝底の第二のシリコンナイトライド
膜5は、図1に示した工程(g)のドライエッチングに
よってエッチングされる。この溝底の膜5の膜厚変化量
は、溝の側壁の第二のシリコンナイトライド膜5に比
べ、異方性のエッチングを行っているので大きくなる。
The second silicon nitride film 5 at the bottom of the groove is etched by the dry etching in the step (g) shown in FIG. The change in the thickness of the film 5 at the bottom of the groove is larger than that of the second silicon nitride film 5 on the side wall of the groove because the anisotropic etching is performed.

【0049】そのため、図6の(a)に示すように、溝
の側壁の膜5の厚さd1よりも溝底の膜5の厚さd2の
ほうが一般に薄くなり、ドライエッチング量が多い場合
には、図6の(b)に示したように溝底の第二のシリコ
ンナイトライド膜5はすべて除去されている。
Therefore, as shown in FIG. 6A, the thickness d2 of the film 5 at the bottom of the groove is generally thinner than the thickness d1 of the film 5 at the side wall of the groove, and when the dry etching amount is large. As shown in FIG. 6B, the second silicon nitride film 5 at the bottom of the groove is completely removed.

【0050】なお、厚さd1の位置は、溝形状(熱酸化
膜4の形状)が溝中央部近傍位置での側壁の接線と交わ
らなくなる位置である。
The position of the thickness d1 is a position where the groove shape (the shape of the thermal oxide film 4) does not cross the tangent of the side wall near the center of the groove.

【0051】また、上述した例においては、CVD酸化
膜9をマスクとして溝を形成しているが、このマスクと
しては、CVD酸化膜ではなく、他の方法により形成さ
れる薄膜であっても本発明は適用可能である。
In the above-described example, the grooves are formed using the CVD oxide film 9 as a mask. However, the mask may be a thin film formed by another method instead of the CVD oxide film. The invention is applicable.

【0052】[0052]

【発明の効果】本発明によれば、溝分離構造を有する半
導体装置において、第二のシリコンナイトライド膜を溝
側壁部に形成するが溝上端部には形成されないように構
成したので、酸化膜の過剰な除去を防止して、異物の発
生及び電界集中を抑制し、信頼性が高い半導体装置及び
その製造方法を実現することができる。
According to the present invention, in the semiconductor device having the trench isolation structure, the second silicon nitride film is formed on the side wall of the groove but not on the upper end of the groove. Can be prevented from being excessively removed, generation of foreign matter and concentration of an electric field can be suppressed, and a highly reliable semiconductor device and a method for manufacturing the same can be realized.

【0053】また、酸化雰囲気環境でも溝側壁では酸化
反応が起こらないことから応力も発生せず、トランジス
タの接合リーク電流の増加を防ぐことができ、性能の高
い半導体装置を実現することができる。
Further, since no oxidation reaction occurs on the groove side wall even in an oxidizing atmosphere environment, no stress is generated, an increase in junction leakage current of the transistor can be prevented, and a high performance semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る一実施形態における溝分離構造の
製造工程の模式図である。
FIG. 1 is a schematic view of a manufacturing process of a groove separation structure according to an embodiment of the present invention.

【図2】本発明に係る一実施形態の説明図である。FIG. 2 is an explanatory diagram of one embodiment according to the present invention.

【図3】本発明に係る一実施形態の補足説明図である。FIG. 3 is a supplementary explanatory diagram of one embodiment according to the present invention.

【図4】本発明に係る一実施形態の補足説明図である。FIG. 4 is a supplementary explanatory diagram of one embodiment according to the present invention.

【図5】本発明に係る一実施形態の補足説明図である。FIG. 5 is a supplementary explanatory diagram of one embodiment according to the present invention.

【図6】本発明に係る一実施形態の補足説明図である。FIG. 6 is a supplementary explanatory diagram of one embodiment according to the present invention.

【図7】従来の溝分離構造の製造工程を示す説明図であ
る。
FIG. 7 is an explanatory view showing a manufacturing process of a conventional groove separation structure.

【図8】従来の溝分離構造の説明図である。FIG. 8 is an explanatory view of a conventional groove separation structure.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 パット酸化膜 3 第一のシリコンナイトライド膜 4 熱酸化膜 5 第一のシリコンナイトライド膜 6 埋め込み絶縁膜 7 空間 8 ホトレジスト 9 CVD酸化膜 10 つの 11 酸化膜 12 シリコン基板表面 Reference Signs List 1 silicon substrate 2 pad oxide film 3 first silicon nitride film 4 thermal oxide film 5 first silicon nitride film 6 buried insulating film 7 space 8 photoresist 9 CVD oxide film 10 11 oxide films 12 silicon substrate surface

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 池田 修二 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 太田 裕之 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Fターム(参考) 5F032 AA16 AA35 AA36 AA44 AA46 AA77 BA01 BB01 CA24 DA23 DA25 DA28 DA74 DA78  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Norio Suzuki 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Within the Semiconductor Group, Hitachi, Ltd. No. 20-1, Hitachi Semiconductor Company, Ltd. (72) Inventor Hiroyuki Ota 502 Kandate-cho, Tsuchiura-shi, Ibaraki Pref. Machinery Research Laboratory, Hitachi, Ltd. CA24 DA23 DA25 DA28 DA74 DA78

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】酸化膜を有する素子分離構造を備える半導
体装置において、 上記素子分離構造は溝を有し、この溝の内部は、熱酸化
膜と、シリコンナイトライド膜と、埋め込み酸化膜とが
形成され、上記シリコンナイトライド膜の上端部は、上
記熱酸化膜及び埋め込み酸化膜の上端部より、上記溝の
底面側に位置することを特徴とする半導体装置。
1. A semiconductor device having an element isolation structure having an oxide film, wherein the element isolation structure has a groove, and a thermal oxide film, a silicon nitride film, and a buried oxide film are formed inside the groove. The semiconductor device according to claim 1, wherein an upper end of the formed silicon nitride film is located closer to a bottom surface of the groove than upper ends of the thermal oxide film and the buried oxide film.
【請求項2】請求項1記載の半導体装置において、上記
溝側壁に形成されたシリコンナイトライド膜の厚さをd
1とし、溝の底面に形成されたシリコンナイトライド膜
の厚さをd2とすると、d1はd2より大であることを
特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein the thickness of the silicon nitride film formed on the side wall of the groove is d.
1, where d1 is greater than d2, where d2 is the thickness of the silicon nitride film formed on the bottom surface of the groove.
【請求項3】半導体装置の製造方法において、 (1)半導体基板の回路形成面にパッド酸化膜を形成す
る工程と、 (2)上記パッド酸化膜の上に第一のシリコンナイトラ
イド膜を形成する工程と、 (3)所望の位置の上記第一のシリコンナイトライド膜
及びパッド酸化膜を除去し、半導体基板表面を露出させ
る工程と、 (4)上記第一のシリコンナイトライド膜、パッド酸化
膜、露出された半導体基板表面にマスクとなる薄膜を堆
積し、その後、異方性のエッチング法にて、第一のシリ
コンナイトライド膜の側壁のみに上記薄膜を残す工程
と、 (5)上記第一のシリコンナイトライド膜及び上記薄膜
をマスクとして、上記半導体基板に所定の溝を形成する
工程と、 (6)上記薄膜を除去する工程と、 (7)上記半導体基板に形成した溝の表面を酸化し、溝
の表面に熱酸化膜を形成する工程と、 (8)上記第一のシリコンナイトライド膜及び熱酸化膜
の表面に第二のシリコンナイトライド膜を形成する工程
と、 (9)溝上端部近傍に形成された上記第二のシリコンナ
イトライド膜を異方性のエッチングにより除去する工程
と、 (10)上記溝を埋め込み酸化膜で埋め込む工程と、 (11)上記第一のシリコンナイトライド膜の上に形成
された上記埋め込み絶縁膜を除去する工程と、 (12)上記半導体基板の回路形成面の上に形成された
上記第一のシリコンナイトライド膜を除去する工程と、 (13)上記半導体基板の回路形成面の上に形成された
上記パット酸化膜を除去する工程と、 を備えることを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device, comprising: (1) forming a pad oxide film on a circuit formation surface of a semiconductor substrate; and (2) forming a first silicon nitride film on the pad oxide film. (3) removing the first silicon nitride film and pad oxide film at desired positions to expose the surface of the semiconductor substrate; and (4) performing the first silicon nitride film and pad oxidation. Depositing a film and a thin film serving as a mask on the exposed surface of the semiconductor substrate, and thereafter leaving the thin film only on the side wall of the first silicon nitride film by an anisotropic etching method; Forming a predetermined groove in the semiconductor substrate using the first silicon nitride film and the thin film as a mask; (6) removing the thin film; and (7) forming a groove in the semiconductor substrate. (8) forming a thermal oxide film on the surface of the groove by oxidizing the surface; (8) forming a second silicon nitride film on the surface of the first silicon nitride film and the thermal oxide film; 9) removing the second silicon nitride film formed near the upper end of the groove by anisotropic etching; (10) filling the groove with a buried oxide film; Removing the buried insulating film formed on the silicon nitride film of (i), and (12) removing the first silicon nitride film formed on the circuit forming surface of the semiconductor substrate. (13) A method of manufacturing a semiconductor device, comprising: a step of removing the pad oxide film formed on a circuit formation surface of the semiconductor substrate.
JP2000285827A 2000-09-20 2000-09-20 Semiconductor device and its manufacturing method Pending JP2002100671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000285827A JP2002100671A (en) 2000-09-20 2000-09-20 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000285827A JP2002100671A (en) 2000-09-20 2000-09-20 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002100671A true JP2002100671A (en) 2002-04-05

Family

ID=18769835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000285827A Pending JP2002100671A (en) 2000-09-20 2000-09-20 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002100671A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069377A1 (en) * 2004-01-19 2005-07-28 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and its manufacturing method
JP2006344644A (en) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd Solid-state imaging device, method of manufacturing the same and camera
CN102092673A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Method for forming slowly changed side wall of micro-electro-mechanical system (MEMS)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069377A1 (en) * 2004-01-19 2005-07-28 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and its manufacturing method
JP2006344644A (en) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd Solid-state imaging device, method of manufacturing the same and camera
CN102092673A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Method for forming slowly changed side wall of micro-electro-mechanical system (MEMS)

Similar Documents

Publication Publication Date Title
US6524931B1 (en) Method for forming a trench isolation structure in an integrated circuit
US5786263A (en) Method for forming a trench isolation structure in an integrated circuit
JP3874816B2 (en) Trench isolation structure in integrated circuit and method of making
JPH09134956A (en) Manufacture of semiconductor device
KR100270464B1 (en) Method of forming recessed oxide isolation
KR100438772B1 (en) Method for manufacturing semiconductor device capable to prevent bubble defects
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
EP1184902A1 (en) Method for forming an isolation trench in a SOI substrate
JP2000036536A (en) Structure and method for isolating semiconductor device
JP2002100671A (en) Semiconductor device and its manufacturing method
JP3571236B2 (en) Method for manufacturing semiconductor device
JPH10289946A (en) Manufacture of semiconductor device
JPH11284060A (en) Semiconductor device and manufacturing method thereof
KR20000020382A (en) Semiconductor device having trench isolation region and method for fabricating thereof
JP2007035728A (en) Semiconductor device and manufacturing method thereof
JPH11233617A (en) Semiconductor device and manufacture thereof
JPH07122518A (en) Formation of contact electrode
JP2006344784A (en) Method of manufacturing semiconductor apparatus and semiconductor apparatus
JP2002100670A (en) Semiconductor device and its manufacturing method
JP3844239B2 (en) Manufacturing method of semiconductor device
JP2006351998A (en) Method of manufacturing semiconductor device, and semiconductor device
JPH03181135A (en) Manufacture of semiconductor device
JP2001338975A (en) Semiconductor device and its manufacturing method
JPH10242275A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050105