JP2002098931A - 光デバイスおよび光コンピュータ - Google Patents
光デバイスおよび光コンピュータInfo
- Publication number
- JP2002098931A JP2002098931A JP2001209036A JP2001209036A JP2002098931A JP 2002098931 A JP2002098931 A JP 2002098931A JP 2001209036 A JP2001209036 A JP 2001209036A JP 2001209036 A JP2001209036 A JP 2001209036A JP 2002098931 A JP2002098931 A JP 2002098931A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- waveguides
- signal
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/35—Non-linear optics
- G02F1/3515—All-optical modulation, gating, switching, e.g. control of a light beam by another light beam
- G02F1/3517—All-optical modulation, gating, switching, e.g. control of a light beam by another light beam using an interferometer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
- H04K1/00—Secret communication
- H04K1/02—Secret communication by adding a second signal to make the desired signal unintelligible
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/70—Semiconductor optical amplifier [SOA] used in a device covered by G02F
Abstract
(57)【要約】
【課題】 結合的ブール論理動作のような演算機能を実
行するための光デバイスを提供する。また、データを暗
号化しかつ解読するための光デバイスを提供する。 【解決手段】 少なくとも１つのブール論理動作を実行
するための光デバイス（５０）である。光デバイスは、
少なくとも第１および第２の入力信号（５４，５８）お
よび少なくとも１つの出力信号（ＯＵＴ）を有する。光
デバイスは、少なくとも第１および第２の入力信号を受
信するための少なくとも１つの干渉計を含む。デバイス
は、第１と第２の入力間に位相差を生じさせて、少なく
とも１つのブール論理動作を実行するための出力信号を
生成する少なくとも１つの光増幅器（６４．６６）も有
する。
行するための光デバイスを提供する。また、データを暗
号化しかつ解読するための光デバイスを提供する。 【解決手段】 少なくとも１つのブール論理動作を実行
するための光デバイス（５０）である。光デバイスは、
少なくとも第１および第２の入力信号（５４，５８）お
よび少なくとも１つの出力信号（ＯＵＴ）を有する。光
デバイスは、少なくとも第１および第２の入力信号を受
信するための少なくとも１つの干渉計を含む。デバイス
は、第１と第２の入力間に位相差を生じさせて、少なく
とも１つのブール論理動作を実行するための出力信号を
生成する少なくとも１つの光増幅器（６４．６６）も有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、オプティクスに係
り、特に、光エレメントを使用するコンピューティング
システムに関する。
り、特に、光エレメントを使用するコンピューティング
システムに関する。
【０００２】
【従来の技術】データ伝送のレートを増大させたより大
きな帯域幅を提供するネットワークシステムの開発にか
なりの研究がなされてきた。現在、８０波長チャネルよ
り大きな波長チャネルでかつ１０ギガビット／秒を超え
る伝送速度で動作する光ネットワークシステムが、商業
的に利用可能である。しかし、研究室での実験では、最
近、１００ギガビット／秒の伝送速度が実現された。更
なる情報として、Mikkleson 等による"Unrepeatered Tr
ansmission over 150 km of Nonzero-DispersionFiber
at 100 Gbit/s with Semiconductor Based Pulse Sourc
e, Demultiplexer and Clock Recovery," Electronic L
etters, Vol. 35, No. 21 (October 1999)を参照のこ
と。
きな帯域幅を提供するネットワークシステムの開発にか
なりの研究がなされてきた。現在、８０波長チャネルよ
り大きな波長チャネルでかつ１０ギガビット／秒を超え
る伝送速度で動作する光ネットワークシステムが、商業
的に利用可能である。しかし、研究室での実験では、最
近、１００ギガビット／秒の伝送速度が実現された。更
なる情報として、Mikkleson 等による"Unrepeatered Tr
ansmission over 150 km of Nonzero-DispersionFiber
at 100 Gbit/s with Semiconductor Based Pulse Sourc
e, Demultiplexer and Clock Recovery," Electronic L
etters, Vol. 35, No. 21 (October 1999)を参照のこ
と。
【０００３】この伝送速度および帯域幅容量の増大と共
に、ネットワーク上の負荷も増大してきた。ネットワー
ク上の負荷は、ネットワークアクセスを求めるユーザの
数の増大による。負荷は、そのようなユーザアクセスの
ためのアプリケーションの数の増大にも関係する。これ
らのアプリケーションは、例えば、ｅビジネスアクティ
ビティ、コーポレートウェブサイト、並びにイントラネ
ットおよびインターネットアクセスを含む。
に、ネットワーク上の負荷も増大してきた。ネットワー
ク上の負荷は、ネットワークアクセスを求めるユーザの
数の増大による。負荷は、そのようなユーザアクセスの
ためのアプリケーションの数の増大にも関係する。これ
らのアプリケーションは、例えば、ｅビジネスアクティ
ビティ、コーポレートウェブサイト、並びにイントラネ
ットおよびインターネットアクセスを含む。
【０００４】ネットワーク上での需要の増大は、データ
セキュリティに関する懸念も生じさせた。データセキュ
リティは、暗号書記法（cryptography)の使用を必要と
する。暗号書記法は、傍受された情報の意味を盗聴者
（eavesdroppers ）が理解することを防止する技術とし
て定義され得る。更なる情報として、Schneier によるA
pplied Cryptography, Second Edition, Wiley & Sons
1996（以下"Schneier"という）およびKoopman, Jr.によ
る米国特許第５，６９６，８２８号（以下 "Koopman"と
いう）を参照のこと。メッセージの暗号的に安全な一方
向伝送は、２つの主要なプロセスステップを含む。即
ち、１）盗聴者からメッセージの意味を隠すためにセキ
ュリティキーを使用してメッセージを暗号化するステッ
プ、および２）意図されたユーザがそのメッセージを理
解できるように、セキュリティキーを使用して暗号化さ
れたメッセージを解読するステップである。
セキュリティに関する懸念も生じさせた。データセキュ
リティは、暗号書記法（cryptography)の使用を必要と
する。暗号書記法は、傍受された情報の意味を盗聴者
（eavesdroppers ）が理解することを防止する技術とし
て定義され得る。更なる情報として、Schneier によるA
pplied Cryptography, Second Edition, Wiley & Sons
1996（以下"Schneier"という）およびKoopman, Jr.によ
る米国特許第５，６９６，８２８号（以下 "Koopman"と
いう）を参照のこと。メッセージの暗号的に安全な一方
向伝送は、２つの主要なプロセスステップを含む。即
ち、１）盗聴者からメッセージの意味を隠すためにセキ
ュリティキーを使用してメッセージを暗号化するステッ
プ、および２）意図されたユーザがそのメッセージを理
解できるように、セキュリティキーを使用して暗号化さ
れたメッセージを解読するステップである。
【０００５】現在、暗号化および解読のステップは、メ
ッセージおよび暗号化されたメッセージが電気的な形で
実行される。これは、元のメッセージが、光信号のセッ
トであり、電気的表現への変換が必要とされる場合に特
に時間が係る。更なる情報については、Rutledgeによる
米国特許第５，８６４，６２５号を参照のこと。本願に
おいて、光的または電気的データの形式でのメッセージ
は、この技術分野において知られているように、バイナ
リースキームを使用するデジタル信号である。Hillおよ
びRichardsonによるIntroduction to Switching Theory
and Logical Design, Third Edition, Wiley & Sons 1
981（以下、"Hill"という）pp. 1-21 を参照のこと。
ッセージおよび暗号化されたメッセージが電気的な形で
実行される。これは、元のメッセージが、光信号のセッ
トであり、電気的表現への変換が必要とされる場合に特
に時間が係る。更なる情報については、Rutledgeによる
米国特許第５，８６４，６２５号を参照のこと。本願に
おいて、光的または電気的データの形式でのメッセージ
は、この技術分野において知られているように、バイナ
リースキームを使用するデジタル信号である。Hillおよ
びRichardsonによるIntroduction to Switching Theory
and Logical Design, Third Edition, Wiley & Sons 1
981（以下、"Hill"という）pp. 1-21 を参照のこと。
【０００６】そのような状況において、光信号は、最初
に電気的表現に変換され、そして、この技術分野におい
て知られている様々な技法の何れかを使用して暗号化さ
れる。例えば、Koopman および Schneier を参照のこ
と。その後、暗号化された電気的表現は、暗号化された
電気的表現を使用して光ビームを延長することにより光
学フォーマットに変換して戻され、意図されたユーザに
送信される。意図されたユーザは、受信した光学的にフ
ォーマットされた信号を、電気的フォーマットに再変換
して戻す。電気的形式において、受信された信号は、解
読され、ユーザのネットワークによる更なる処理のため
に光信号に再び変換され得る。
に電気的表現に変換され、そして、この技術分野におい
て知られている様々な技法の何れかを使用して暗号化さ
れる。例えば、Koopman および Schneier を参照のこ
と。その後、暗号化された電気的表現は、暗号化された
電気的表現を使用して光ビームを延長することにより光
学フォーマットに変換して戻され、意図されたユーザに
送信される。意図されたユーザは、受信した光学的にフ
ォーマットされた信号を、電気的フォーマットに再変換
して戻す。電気的形式において、受信された信号は、解
読され、ユーザのネットワークによる更なる処理のため
に光信号に再び変換され得る。
【０００７】データを暗号化しかつ解読する演算集約的
なプロセスステップは、伝統的に、半導体によるブール
（Boolean ）論理回路により実行される。ネットワーク
上の需要が転送速度および帯域幅容量に伴って増大する
と、半導体デバイスのスイッチングおよび処理限界が、
最終的に、データセキュリティを提供する上でボトルネ
ックとなる。遠くない将来において、現在のデバイスよ
りも比較的高速な半導体が、セキュリティの問題を含む
多くの理由のために将来の光ネットワークを沈下させ得
るということが考えられている。これは、半導体の処理
パワーおよびスイッチング速度の歴史的な増大および光
ネットワークにおける帯域幅容量の増大に基づく。
なプロセスステップは、伝統的に、半導体によるブール
（Boolean ）論理回路により実行される。ネットワーク
上の需要が転送速度および帯域幅容量に伴って増大する
と、半導体デバイスのスイッチングおよび処理限界が、
最終的に、データセキュリティを提供する上でボトルネ
ックとなる。遠くない将来において、現在のデバイスよ
りも比較的高速な半導体が、セキュリティの問題を含む
多くの理由のために将来の光ネットワークを沈下させ得
るということが考えられている。これは、半導体の処理
パワーおよびスイッチング速度の歴史的な増大および光
ネットワークにおける帯域幅容量の増大に基づく。
【０００８】従って、ネットワーク伝送速度により適合
可能なスイッチングおよび処理時間を提供する半導体に
対する機能的な代替物に焦点を当てた調査の努力が始め
られた。緊急は、様々な演算機能を実行するためのエレ
クトロオプティクスおよび光デバイスを使用することに
ついてなされた。更なる情報は、Avramopolous等による
米国特許第５，２０８，７０５号を参照のこと。求めら
れている演算的機能は、データを暗号化しかつ解読する
ために必要な結合的ブール論理動作を含む。ブール論理
動作は、これに限定されないが、ＡＮＤ，ＯＲ，ＮＯ
Ｔ，ＮＡＮＤ，ＮＯＲ，排他的論理和（ＸＯＲ）、並び
に排他的否定論理和（Ｘ−ＮＯＲ）機能を含む。Hillの
ｐｐ．２２−１３７を参照のこと。
可能なスイッチングおよび処理時間を提供する半導体に
対する機能的な代替物に焦点を当てた調査の努力が始め
られた。緊急は、様々な演算機能を実行するためのエレ
クトロオプティクスおよび光デバイスを使用することに
ついてなされた。更なる情報は、Avramopolous等による
米国特許第５，２０８，７０５号を参照のこと。求めら
れている演算的機能は、データを暗号化しかつ解読する
ために必要な結合的ブール論理動作を含む。ブール論理
動作は、これに限定されないが、ＡＮＤ，ＯＲ，ＮＯ
Ｔ，ＮＡＮＤ，ＮＯＲ，排他的論理和（ＸＯＲ）、並び
に排他的否定論理和（Ｘ−ＮＯＲ）機能を含む。Hillの
ｐｐ．２２−１３７を参照のこと。
【０００９】論理動作を実行するための光デバイスは知
られている。更なる情報について、Islam 米国特許第
４，９３２，７３９号、およびHansenによる米国特許第
５，３５３，１１４号、並びにRiseberg等による米国特
許第３，９８４，７８５号、およびJensenによる米国特
許第４，６３２，５１８号を参照のこと。しかし、論理
動作を実行するための光デバイスの改良が依然として必
要とされている。
られている。更なる情報について、Islam 米国特許第
４，９３２，７３９号、およびHansenによる米国特許第
５，３５３，１１４号、並びにRiseberg等による米国特
許第３，９８４，７８５号、およびJensenによる米国特
許第４，６３２，５１８号を参照のこと。しかし、論理
動作を実行するための光デバイスの改良が依然として必
要とされている。
【００１０】
【発明が解決しようとする課題】そして、例えば、結合
的ブール論理動作のような演算機能を実行するための光
デバイスに対する必要性が存在する。また、データを暗
号化しかつ解読するための光デバイスに対する必要性も
存在する。
的ブール論理動作のような演算機能を実行するための光
デバイスに対する必要性が存在する。また、データを暗
号化しかつ解読するための光デバイスに対する必要性も
存在する。
【００１１】
【課題を解決するための手段】少なくとも１つの演算的
機能を実行するための光デバイスが開示される。本発明
の第１の実施形態において、典型的に第１および第２の
光入力信号を受信する光論理デバイスが説明される。光
出力信号は、光入力信号について実行されるブール動作
に応じて、そのデバイスにより生成される。光論理デバ
イスは、ＡＮＤ，ＯＲおよびＸＯＲ並びにＮＯＴ，ＮＡ
ＮＤ，ＮＯＲおよびＸ−ＮＯＲ機能を含む様々なブール
動作を実行することができる。光論理デバイスは、一対
の導波路および干渉を生じさせるための位相遅れ要素を
含めることにより、これらのおよび他の機能を実現す
る。
機能を実行するための光デバイスが開示される。本発明
の第１の実施形態において、典型的に第１および第２の
光入力信号を受信する光論理デバイスが説明される。光
出力信号は、光入力信号について実行されるブール動作
に応じて、そのデバイスにより生成される。光論理デバ
イスは、ＡＮＤ，ＯＲおよびＸＯＲ並びにＮＯＴ，ＮＡ
ＮＤ，ＮＯＲおよびＸ−ＮＯＲ機能を含む様々なブール
動作を実行することができる。光論理デバイスは、一対
の導波路および干渉を生じさせるための位相遅れ要素を
含めることにより、これらのおよび他の機能を実現す
る。
【００１２】一実施形態において、光論理デバイスは、
マッハゼンダー干渉計（ＭＺＩ）またはマイケルソン
（Miclelson ）干渉計（ＭＩ）のような干渉計を含む。
干渉計デバイスは、第１および第２の入力を受信しかつ
１つの出力を生成するための３ポート構成からなる。干
渉計は、それぞれ第１および第２の光入力信号を受信す
るための少なくとも第１および第２の導波路を有する。
第１および第２の導波路は、光出力信号が生成される出
力において結合する。各導波路は、それに一体化された
半導体光増幅器（ＳＯＡ）のような少なくとも１つの増
幅器を有する。好ましくは、増幅器は、単一基板上で各
それぞれの導波路内にモノリシックに一体化され得る。
各導波路内の増幅器は、出力において、導波路間に相対
的位相差を生じるように構成される。選択された相対的
位相差は、光論理デバイスのブール動作に対応する。
マッハゼンダー干渉計（ＭＺＩ）またはマイケルソン
（Miclelson ）干渉計（ＭＩ）のような干渉計を含む。
干渉計デバイスは、第１および第２の入力を受信しかつ
１つの出力を生成するための３ポート構成からなる。干
渉計は、それぞれ第１および第２の光入力信号を受信す
るための少なくとも第１および第２の導波路を有する。
第１および第２の導波路は、光出力信号が生成される出
力において結合する。各導波路は、それに一体化された
半導体光増幅器（ＳＯＡ）のような少なくとも１つの増
幅器を有する。好ましくは、増幅器は、単一基板上で各
それぞれの導波路内にモノリシックに一体化され得る。
各導波路内の増幅器は、出力において、導波路間に相対
的位相差を生じるように構成される。選択された相対的
位相差は、光論理デバイスのブール動作に対応する。
【００１３】一例において、光論理デバイスは、ＸＯＲ
ブール動作をサポートするために、１８０度（１８０
°）の相対的位相差を有する。ＸＯＲブール動作の動作
を表す真理値表が、図３（ｂ）に示されている。第１お
よび第２の入力光信号の両方がバイナリーの１を示す場
合、光論理デバイスは、バイナリー０を表す出力光信号
を生じる。ここで、図１（ａ）に示されているように、
相対位相は破壊的（destructive）干渉をイニシエート
するので、バイナリー０出力が生成される。
ブール動作をサポートするために、１８０度（１８０
°）の相対的位相差を有する。ＸＯＲブール動作の動作
を表す真理値表が、図３（ｂ）に示されている。第１お
よび第２の入力光信号の両方がバイナリーの１を示す場
合、光論理デバイスは、バイナリー０を表す出力光信号
を生じる。ここで、図１（ａ）に示されているように、
相対位相は破壊的（destructive）干渉をイニシエート
するので、バイナリー０出力が生成される。
【００１４】両方の入力光信号がバイナリー１を表す場
合、入力光信号のうちの一方は、他方の入力光信号に対
して１８０°だけ位相シフトされている。そして、位相
シフトされた入力光信号は、出力において他方の入力光
信号と結合され、互いに破壊的に干渉する。そのように
すると、出力光信号は、バイナリー０を表すように生成
される。両方の入力光信号がバイナリー０を表す場合、
いずれの導波路にもそれを通る光がなく、バイナリー０
を表す出力光信号となる。
合、入力光信号のうちの一方は、他方の入力光信号に対
して１８０°だけ位相シフトされている。そして、位相
シフトされた入力光信号は、出力において他方の入力光
信号と結合され、互いに破壊的に干渉する。そのように
すると、出力光信号は、バイナリー０を表すように生成
される。両方の入力光信号がバイナリー０を表す場合、
いずれの導波路にもそれを通る光がなく、バイナリー０
を表す出力光信号となる。
【００１５】しかし、一方のみの入力光信号がバイナリ
ー１を表し、他方の入力光信号がバイナリー０を表す場
合、出力光信号は、バイナリー１を表すように生成され
る。この状況において、バイナリー１を表す光パワーが
一方の導波路を通って進み、他方の導波路は光パワーを
受信しない。干渉計の出力において、バイナリー１を表
す光パワーは、バイナリー０を表す光信号と結合され、
バイナリー１に等しい出力光信号を得る。
ー１を表し、他方の入力光信号がバイナリー０を表す場
合、出力光信号は、バイナリー１を表すように生成され
る。この状況において、バイナリー１を表す光パワーが
一方の導波路を通って進み、他方の導波路は光パワーを
受信しない。干渉計の出力において、バイナリー１を表
す光パワーは、バイナリー０を表す光信号と結合され、
バイナリー１に等しい出力光信号を得る。
【００１６】
【発明の実施の形態】本発明は、様々な演算機能を実現
するための干渉原理を利用する。これらの演算機能は、
ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴ，ＮＡＮＤ，ＮＯＲ，お
よびＸ−ＮＯＲのようなブール動作を含む。本発明は、
位相遅れ要素と組み合わされた一対の導波路、または代
替的に干渉計デバイスにより実現され得る。この構成に
より、建設的（constructive）および破壊的（destruct
ive ）干渉の原理が、図１（ａ）および１（ｂ）に示さ
れているように使用され得る。本発明の目的のために、
干渉計デバイスは、ここにおける開示から当業者にとっ
て様々な代替物が明らかとなるが、例えば、マッハゼン
ダー干渉計（ＭＺＩ）およびマイケルソン干渉計（Ｍ
Ｉ）を含む。
するための干渉原理を利用する。これらの演算機能は、
ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴ，ＮＡＮＤ，ＮＯＲ，お
よびＸ−ＮＯＲのようなブール動作を含む。本発明は、
位相遅れ要素と組み合わされた一対の導波路、または代
替的に干渉計デバイスにより実現され得る。この構成に
より、建設的（constructive）および破壊的（destruct
ive ）干渉の原理が、図１（ａ）および１（ｂ）に示さ
れているように使用され得る。本発明の目的のために、
干渉計デバイスは、ここにおける開示から当業者にとっ
て様々な代替物が明らかとなるが、例えば、マッハゼン
ダー干渉計（ＭＺＩ）およびマイケルソン干渉計（Ｍ
Ｉ）を含む。
【００１７】図１（ａ）において、第１の３ポート干渉
計デバイス１０が示されている。デバイス１０は、第１
の（Ａ）入力光信号１６および第２の（Ｂ）入力光信号
１８をそれぞれ受信するための第１の入力１２および第
２の入力１４を有する。図示された例において、Ａおよ
びＢの両方は、バイナリー１に対応する。デバイス１０
は、１８０度（１８０°）の相対位相差ΔΦだけ、一方
の入力光信号を他方の入力光信号に対して位相シフトす
る。そのようにすることで、位相シフトされた入力光信
号のピークは、他方の入力光信号の谷と一致する。両方
の光入力信号が、デバイス１０により出力２２において
結合されるとき、破壊的干渉が生じる。結果として、出
力（Ｃ）光信号２０は、バイナリー０を示す。
計デバイス１０が示されている。デバイス１０は、第１
の（Ａ）入力光信号１６および第２の（Ｂ）入力光信号
１８をそれぞれ受信するための第１の入力１２および第
２の入力１４を有する。図示された例において、Ａおよ
びＢの両方は、バイナリー１に対応する。デバイス１０
は、１８０度（１８０°）の相対位相差ΔΦだけ、一方
の入力光信号を他方の入力光信号に対して位相シフトす
る。そのようにすることで、位相シフトされた入力光信
号のピークは、他方の入力光信号の谷と一致する。両方
の光入力信号が、デバイス１０により出力２２において
結合されるとき、破壊的干渉が生じる。結果として、出
力（Ｃ）光信号２０は、バイナリー０を示す。
【００１８】図１（ｂ）において、ゼロ度（０°）の相
対位相差ΔΦを有する第２の３ポート干渉計デバイス３
０が示されている。デバイス３０は、第１（Ａ）の入力
光信号３６および第２（Ｂ）の入力光信号３８をそれぞ
れ受信するための第１の入力３２および第２の入力３４
を有する。図示した例において、ＡおよびＢは、両方と
もバイナリー１に対応する。デバイス３０は、ゼロ度
（０°）の相対位相差ΔΦだけ、一方の入力光信号を他
方の入力光信号に対して位相シフトする。そのようにす
ることで、位相シフトされた入力光信号のピークが、他
方の入力光信号のピークと整列される。そして、両方の
光入力信号がデバイス３０により結合されるとき、建設
的干渉が、バイナリー１の出力４２における出力（Ｃ）
光信号４０を生じさせる。
対位相差ΔΦを有する第２の３ポート干渉計デバイス３
０が示されている。デバイス３０は、第１（Ａ）の入力
光信号３６および第２（Ｂ）の入力光信号３８をそれぞ
れ受信するための第１の入力３２および第２の入力３４
を有する。図示した例において、ＡおよびＢは、両方と
もバイナリー１に対応する。デバイス３０は、ゼロ度
（０°）の相対位相差ΔΦだけ、一方の入力光信号を他
方の入力光信号に対して位相シフトする。そのようにす
ることで、位相シフトされた入力光信号のピークが、他
方の入力光信号のピークと整列される。そして、両方の
光入力信号がデバイス３０により結合されるとき、建設
的干渉が、バイナリー１の出力４２における出力（Ｃ）
光信号４０を生じさせる。
【００１９】異なるバイナリー値の入力光信号、Ａおよ
びＢについて、異なる出力光信号Ｃが生成され得る。こ
れは、３ポート干渉計デバイスに対して意図されたブー
ル動作に依存する。入力光信号ＡおよびＢと出力光信号
Ｃとの間の因果関係は、以下の説明から明らかとなるで
あろう。
びＢについて、異なる出力光信号Ｃが生成され得る。こ
れは、３ポート干渉計デバイスに対して意図されたブー
ル動作に依存する。入力光信号ＡおよびＢと出力光信号
Ｃとの間の因果関係は、以下の説明から明らかとなるで
あろう。
【００２０】本発明の目的のために、バイナリー１とし
て示された光信号は、例えば、信号１６の特性を表す。
本発明の一実施形態において、光信号は、約１５５０ｎ
ｍの波長により特徴づけられ、少なくとも１０ｄｂの電
力分離（separation）により区別可能な１および０のバ
イナリー値を含む。バイナリー０およびバイナリー１に
対するしきい値電力値は、本発明に結合される光検出器
のような図示しない様々な追加的なコンポーネントに従
って選択される。本発明の目的のために、バイナリー入
力信号は、互いに同相で受信される。しかし、代替的な
レンジおよびパラメータが、ここでの開示を見ることに
より当業者にとって明らかとなるであろう。
て示された光信号は、例えば、信号１６の特性を表す。
本発明の一実施形態において、光信号は、約１５５０ｎ
ｍの波長により特徴づけられ、少なくとも１０ｄｂの電
力分離（separation）により区別可能な１および０のバ
イナリー値を含む。バイナリー０およびバイナリー１に
対するしきい値電力値は、本発明に結合される光検出器
のような図示しない様々な追加的なコンポーネントに従
って選択される。本発明の目的のために、バイナリー入
力信号は、互いに同相で受信される。しかし、代替的な
レンジおよびパラメータが、ここでの開示を見ることに
より当業者にとって明らかとなるであろう。
【００２１】図２（ａ）および２（ｂ）において、本発
明の一実施形態によるブールＯＲ動作を実行するための
光論理デバイス５０が示されている。光論理デバイス５
０は、少なくとも第１および第２の入力光信号Ａおよび
Ｂを受信するための少なくとも第１および第２の入力５
４および５８を含む。デバイス５０は、少なくとも１つ
の導波路を含む。一実施形態において、デバイス５０
は、入力５４および５８によりそれぞれ光信号Ａおよび
Ｂを受信するための第１および第２の導波路６２および
６８を有するＭＺＩから形成される。
明の一実施形態によるブールＯＲ動作を実行するための
光論理デバイス５０が示されている。光論理デバイス５
０は、少なくとも第１および第２の入力光信号Ａおよび
Ｂを受信するための少なくとも第１および第２の入力５
４および５８を含む。デバイス５０は、少なくとも１つ
の導波路を含む。一実施形態において、デバイス５０
は、入力５４および５８によりそれぞれ光信号Ａおよび
Ｂを受信するための第１および第２の導波路６２および
６８を有するＭＺＩから形成される。
【００２２】デバイス５０は、増幅器も含む。一実施形
態において、増幅器は、第１および第２の半導体光増幅
器（ＳＯＡ）６４および６６により実現される。各ＳＯ
Ａは、飽和領域において動作するようにバイアスされて
いる。本発明の目的のために、各ＳＯＡは、受信された
光信号を増幅するが、位相変化を含む。当業者に知られ
ているように、位相変化は、制御可能であり、ＳＯＡの
長さについての増幅利得に対する導波路の屈折率の比か
ら主に生じる。
態において、増幅器は、第１および第２の半導体光増幅
器（ＳＯＡ）６４および６６により実現される。各ＳＯ
Ａは、飽和領域において動作するようにバイアスされて
いる。本発明の目的のために、各ＳＯＡは、受信された
光信号を増幅するが、位相変化を含む。当業者に知られ
ているように、位相変化は、制御可能であり、ＳＯＡの
長さについての増幅利得に対する導波路の屈折率の比か
ら主に生じる。
【００２３】更なる情報は、Leuthold等による"All-Opt
ical Space Switches with Gain and Principally Idea
l Extinction Ratios," IEEE Journal of Quantum Elec
tronics, Vol. 34, No. 4 (April 1998)（以下、"Leuth
old I"という）、およびLeuthold 等による"All-Optica
l Mach-Zehnder Interferometer Wavelength Converter
s and Switches with Integrated Data and Control Si
gnal Separation Scheme," Journal of Lightwave Tech
nology, Vol. 17, No. 6 (June 1999)（以下、"Leuthol
d II"という）を参照のこと。
ical Space Switches with Gain and Principally Idea
l Extinction Ratios," IEEE Journal of Quantum Elec
tronics, Vol. 34, No. 4 (April 1998)（以下、"Leuth
old I"という）、およびLeuthold 等による"All-Optica
l Mach-Zehnder Interferometer Wavelength Converter
s and Switches with Integrated Data and Control Si
gnal Separation Scheme," Journal of Lightwave Tech
nology, Vol. 17, No. 6 (June 1999)（以下、"Leuthol
d II"という）を参照のこと。
【００２４】図示されているように、ＳＯＡ６４は導波
路６２に対応し、ＳＯＡ６６は導波路６８に対応する。
各ＳＯＡは、その対応する導波路を通って伝播する光電
力に対して、位相遅れΦ1およびΦ2を生じる。そして、
導波路６２を通って伝播する入力光信号Ａは、位相遅れ
Φ1 を有し、導波路６８を通って伝播する入力光信号Ｂ
は、位相遅れΦ2 を有する。光信号ＡおよびＢは、出力
接合部７０において結合され、そこでは、導波路６２お
よび６８が隣り合う。ゼロ度（０°）の相対位相遅れΔ
Φが、出力接合部７０において導波路６２と導波路６８
との間で生じる。そして、両方の導波路からの光電力が
出力接合部７０に表れるとき、同相であり、建設的干渉
が起きる。光信号ＡおよびＢの結合は、出力信号ＯＵＴ
を生じる。
路６２に対応し、ＳＯＡ６６は導波路６８に対応する。
各ＳＯＡは、その対応する導波路を通って伝播する光電
力に対して、位相遅れΦ1およびΦ2を生じる。そして、
導波路６２を通って伝播する入力光信号Ａは、位相遅れ
Φ1 を有し、導波路６８を通って伝播する入力光信号Ｂ
は、位相遅れΦ2 を有する。光信号ＡおよびＢは、出力
接合部７０において結合され、そこでは、導波路６２お
よび６８が隣り合う。ゼロ度（０°）の相対位相遅れΔ
Φが、出力接合部７０において導波路６２と導波路６８
との間で生じる。そして、両方の導波路からの光電力が
出力接合部７０に表れるとき、同相であり、建設的干渉
が起きる。光信号ＡおよびＢの結合は、出力信号ＯＵＴ
を生じる。
【００２５】デバイス５０は、バイナリー入力信号Ａお
よびＢについてブールＯＲ論理動作を実行する。信号
Ａ，ＢとＯＵＴとの間の関係は、図２（ｂ）に示された
真理値表に示されている。機能的には、信号ＡおよびＢ
が両方ともバイナリー０であるとき、バイナリー０に等
しいナル(null)信号が両方の導波路を通って伝播する。
出力接合部７０において、両方のナル信号が結合され、
バイナリー０に対応するナル出力光信号ＯＵＴを生成す
る。
よびＢについてブールＯＲ論理動作を実行する。信号
Ａ，ＢとＯＵＴとの間の関係は、図２（ｂ）に示された
真理値表に示されている。機能的には、信号ＡおよびＢ
が両方ともバイナリー０であるとき、バイナリー０に等
しいナル(null)信号が両方の導波路を通って伝播する。
出力接合部７０において、両方のナル信号が結合され、
バイナリー０に対応するナル出力光信号ＯＵＴを生成す
る。
【００２６】入力信号ＡまたはＢの１つのみが、ナル信
号であり、他の入力信号はバイナリー１である場合、出
力光信号ＯＵＴは、バイナリーは１に等しい。ここで、
バイナリー１入力光信号に関連づけられた光電力は、出
力接合部７０において、他の入力光信号のナル信号と結
合される。この出力信号ＯＵＴの結合結果は、バイナリ
ー１になる。
号であり、他の入力信号はバイナリー１である場合、出
力光信号ＯＵＴは、バイナリーは１に等しい。ここで、
バイナリー１入力光信号に関連づけられた光電力は、出
力接合部７０において、他の入力光信号のナル信号と結
合される。この出力信号ＯＵＴの結合結果は、バイナリ
ー１になる。
【００２７】入力光信号ＡおよびＢの両方がバイナリー
１である場合、各入力信号からの光電力は、対応する位
相遅れを伴って両方の導波路を通って伝播する。各導波
路間の相対位相関係ΔΦがゼロ度（０°）であるので、
入力光信号ＡおよびＢの両方は、出力接合部７０におい
て同相である。したがって、両方の入力光信号に関連づ
けられた光電力が結合されるとき、建設的干渉は、バイ
ナリー１に等しい出力信号ＯＵＴを生じる。このシナリ
オは、図１（ｂ）およびその説明に示されている。
１である場合、各入力信号からの光電力は、対応する位
相遅れを伴って両方の導波路を通って伝播する。各導波
路間の相対位相関係ΔΦがゼロ度（０°）であるので、
入力光信号ＡおよびＢの両方は、出力接合部７０におい
て同相である。したがって、両方の入力光信号に関連づ
けられた光電力が結合されるとき、建設的干渉は、バイ
ナリー１に等しい出力信号ＯＵＴを生じる。このシナリ
オは、図１（ｂ）およびその説明に示されている。
【００２８】図３（ａ）および３（ｂ）において、本発
明の一実施形態によるＸＯＲブール動作を実行するため
の光論理デバイス８０が示されている。光論理デバイス
８０は、少なくとも第１および第２の入力光信号Ａおよ
びＢを受信するための少なくとも第１および第２の入力
８４および８８を含む。デバイス８０は、少なくとの１
つの導波路を含む。一実施形態において、デバイス８０
は、入力８４および８８を通してそれぞれ光信号Ａおよ
びＢを受信するための第１および第２の導波路９２およ
び９８を有する。
明の一実施形態によるＸＯＲブール動作を実行するため
の光論理デバイス８０が示されている。光論理デバイス
８０は、少なくとも第１および第２の入力光信号Ａおよ
びＢを受信するための少なくとも第１および第２の入力
８４および８８を含む。デバイス８０は、少なくとの１
つの導波路を含む。一実施形態において、デバイス８０
は、入力８４および８８を通してそれぞれ光信号Ａおよ
びＢを受信するための第１および第２の導波路９２およ
び９８を有する。
【００２９】デバイス８０は、増幅器も含む。一実施形
態において、増幅器は、第１および第２の半導体光増幅
器（ＳＯＡ）９４および９６により実現される。この構
成により、ＳＯＡ９４は、導波路９２に対応し、ＳＯＡ
９６は、導波路９８に対応する。各ＳＯＡは、その対応
する導波路に対して位相遅れΦ1およびΦ2を生じる。そ
して、入力光信号Ａは、位相遅れΦ1 を有する導波路９
２を通して伝播し、入力光信号Ｂは、位相遅れΦ2を有
する導波路９８を通して伝播する。
態において、増幅器は、第１および第２の半導体光増幅
器（ＳＯＡ）９４および９６により実現される。この構
成により、ＳＯＡ９４は、導波路９２に対応し、ＳＯＡ
９６は、導波路９８に対応する。各ＳＯＡは、その対応
する導波路に対して位相遅れΦ1およびΦ2を生じる。そ
して、入力光信号Ａは、位相遅れΦ1 を有する導波路９
２を通して伝播し、入力光信号Ｂは、位相遅れΦ2を有
する導波路９８を通して伝播する。
【００３０】光信号ＡおよびＢは、導波路６２および６
８が隣り合う出力接合部１００において結合される。こ
の設計により、１８０度（１８０°）の相対位相遅れΔ
Φが、出力接合部１００において導波路９２と９８との
間に生じる。そして、両方の導波路からの光電力が出力
接合部１００に提供されるとき、位相がずれており、破
壊的干渉が起こることになる。光信号ＡおよびＢの結合
は、出力信号ＯＵＴを生じる。
８が隣り合う出力接合部１００において結合される。こ
の設計により、１８０度（１８０°）の相対位相遅れΔ
Φが、出力接合部１００において導波路９２と９８との
間に生じる。そして、両方の導波路からの光電力が出力
接合部１００に提供されるとき、位相がずれており、破
壊的干渉が起こることになる。光信号ＡおよびＢの結合
は、出力信号ＯＵＴを生じる。
【００３１】デバイス８０は、バイナリー入力信号Ａお
よびＢについてブールＸＯＲ論理機能を実行する。信号
Ａ，ＢとＯＵＴとの間の関係は、図３（ｂ）に示された
真理値表に表されている。機能的には、信号ＡおよびＢ
が共にバイナリー０であるとき、バイナリー０に等しい
ナル信号が両方の導波路を通って伝播する。出力接合部
１００において、両方のナル信号が結合され、バイナリ
ー０に対応するナル出力光信号ＯＵＴを生成する。
よびＢについてブールＸＯＲ論理機能を実行する。信号
Ａ，ＢとＯＵＴとの間の関係は、図３（ｂ）に示された
真理値表に表されている。機能的には、信号ＡおよびＢ
が共にバイナリー０であるとき、バイナリー０に等しい
ナル信号が両方の導波路を通って伝播する。出力接合部
１００において、両方のナル信号が結合され、バイナリ
ー０に対応するナル出力光信号ＯＵＴを生成する。
【００３２】入力信号ＡまたはＢの一方のみがナル信号
であり、他方の入力信号がバイナリー１である場合、出
力光信号ＯＵＴは、バイナリー１に等しい。ここで、バ
イナリー１の入力光信号に関連づけられた光電力は、出
力接合部１００において、他方の入力光信号のナル信号
と結合される。この結合は、バイナリー１に等しい出力
信号ＯＵＴを生じる。
であり、他方の入力信号がバイナリー１である場合、出
力光信号ＯＵＴは、バイナリー１に等しい。ここで、バ
イナリー１の入力光信号に関連づけられた光電力は、出
力接合部１００において、他方の入力光信号のナル信号
と結合される。この結合は、バイナリー１に等しい出力
信号ＯＵＴを生じる。
【００３３】両方の入力光信号ＡおよびＢがバイナリー
１である場合、各入力信号からの光電力は、対応する位
相遅れを伴って両方の導波路を通して伝播する。各導波
路間の相対位相関係ΔΦが１８０度（１８０°）である
ので、両方の入力光信号ＡおよびＢは、出力接合部７０
において互いに位相がずれている。したがって、両方の
入力光信号に関連する光電力が結合されるとき、破壊的
干渉が、バイナリー０に等しい出力信号ＯＵＴを生じ
る。このシナリオは、図１（ａ）およびその説明に示さ
れている。
１である場合、各入力信号からの光電力は、対応する位
相遅れを伴って両方の導波路を通して伝播する。各導波
路間の相対位相関係ΔΦが１８０度（１８０°）である
ので、両方の入力光信号ＡおよびＢは、出力接合部７０
において互いに位相がずれている。したがって、両方の
入力光信号に関連する光電力が結合されるとき、破壊的
干渉が、バイナリー０に等しい出力信号ＯＵＴを生じ
る。このシナリオは、図１（ａ）およびその説明に示さ
れている。
【００３４】図４（ａ）および４（ｂ）において、本発
明の一実施形態によるＡＮＤブール動作を実行するため
の光論理デバイス１１０が示されている。光論理デバイ
ス１１０は、それぞれ少なくとも第１および第２の入力
光信号を受信するための少なくとも第１および第２の入
力１１４および１１８を含む。デバイス１１０は、少な
くとも１つの導波路を含む。一実施形態において、デバ
イス１１０は、第１および第２の導波路１３２および１
３８を有する。
明の一実施形態によるＡＮＤブール動作を実行するため
の光論理デバイス１１０が示されている。光論理デバイ
ス１１０は、それぞれ少なくとも第１および第２の入力
光信号を受信するための少なくとも第１および第２の入
力１１４および１１８を含む。デバイス１１０は、少な
くとも１つの導波路を含む。一実施形態において、デバ
イス１１０は、第１および第２の導波路１３２および１
３８を有する。
【００３５】デバイス１１０は、増幅器も含む。一実施
形態において、増幅器は、第１および第２の半導体光増
幅器（ＳＯＡ）１３４および１３６により実現される。
この構成により、ＳＯＡ１３４は導波路１３２に対応
し、ＳＯＡ１３８は導波路１３８に対応する。各ＳＯＡ
は、その対応する導波路に対して位相遅れΦ1およびΦ2
を生じる。そして、導波路１３２を通って伝播する光信
号は位相遅れΦ1を有し、導波路１３８を通って伝播す
る光信号は位相遅れΦ2 を有する。光信号ＡおよびＢ
は、導波路１３２および１３８が隣り合う出力接合部１
４０において結合される。
形態において、増幅器は、第１および第２の半導体光増
幅器（ＳＯＡ）１３４および１３６により実現される。
この構成により、ＳＯＡ１３４は導波路１３２に対応
し、ＳＯＡ１３８は導波路１３８に対応する。各ＳＯＡ
は、その対応する導波路に対して位相遅れΦ1およびΦ2
を生じる。そして、導波路１３２を通って伝播する光信
号は位相遅れΦ1を有し、導波路１３８を通って伝播す
る光信号は位相遅れΦ2 を有する。光信号ＡおよびＢ
は、導波路１３２および１３８が隣り合う出力接合部１
４０において結合される。
【００３６】この設計により、ゼロ度（０°）の相対位
相遅れΔΦが、出力接合部１４０において導波路１３２
と１３８との間に生じる。光信号ＡおよびＢは、導波路
１３２および１３８が隣り合う出力接合部１４０におい
て結合され、出力信号ＯＵＴを形成する。デバイス１１
０は、以下の説明から理解されるように、光信号のバイ
ナリー値に依存して、出力接合部１４０において、破壊
的または建設的な干渉を使用する。
相遅れΔΦが、出力接合部１４０において導波路１３２
と１３８との間に生じる。光信号ＡおよびＢは、導波路
１３２および１３８が隣り合う出力接合部１４０におい
て結合され、出力信号ＯＵＴを形成する。デバイス１１
０は、以下の説明から理解されるように、光信号のバイ
ナリー値に依存して、出力接合部１４０において、破壊
的または建設的な干渉を使用する。
【００３７】第１および第２の入力１１４および１１８
は、電力ディバイダ１３０により導波路１３２および１
３８と結合される。電力ディバイダ１３０は、各入力信
号１１４および１１８の一部を、各導波路１３２および
１３８に割当てる。電力ディバイダ１３０は、Ｙジャン
クションデバイス１４２およびブランチ１２０，１２４
および１２８を含む。Ｙジャンクションデバイスは、同
業者に知られている。
は、電力ディバイダ１３０により導波路１３２および１
３８と結合される。電力ディバイダ１３０は、各入力信
号１１４および１１８の一部を、各導波路１３２および
１３８に割当てる。電力ディバイダ１３０は、Ｙジャン
クションデバイス１４２およびブランチ１２０，１２４
および１２８を含む。Ｙジャンクションデバイスは、同
業者に知られている。
【００３８】更なる情報については、Leuthold等によ
る"Multimode Interference Couplesfor the Conversio
n and Combining of zero and First Order Modes," Jo
urnalof Lightwave Technology, Vol. 16, No. 7 (July
1998)（以下、"Leuthold III"という）を参照のこと。
Ｙジャンクションデバイス１４２は、単一の入力ポート
および少なくとも２つの出力ポートを有するマルチモー
ド干渉（ＭＭＩ）カプラを含む。ＭＭＩカプラは、光電
力の基本モードを一次モードに変換するための導波路カ
プラである。
る"Multimode Interference Couplesfor the Conversio
n and Combining of zero and First Order Modes," Jo
urnalof Lightwave Technology, Vol. 16, No. 7 (July
1998)（以下、"Leuthold III"という）を参照のこと。
Ｙジャンクションデバイス１４２は、単一の入力ポート
および少なくとも２つの出力ポートを有するマルチモー
ド干渉（ＭＭＩ）カプラを含む。ＭＭＩカプラは、光電
力の基本モードを一次モードに変換するための導波路カ
プラである。
【００３９】ＭＭＩカプラは、ＭＭＩカプラのジオメト
リ（geometry）によって、１つまたは２つ以上の出力導
波路と一次モードを結合する。動作的には、ＭＭＩカプ
ラの入力アームは、出力導波路が互いに接触し、一次モ
ードの形式で２つの光ビームを送信するためのより広い
導波路を形成するように配置されている。ここで、Ｙジ
ャンクション１４２のＭＭＩは、光電力の基本モードお
よび一次モードの両方をガイドするように構成されてい
る。これは、光電力の所望の部分を捉えるようにＹジャ
ンクション１４２の出力を広げかつ配置することにより
実現される。Leuthold IIIを参照のこと。
リ（geometry）によって、１つまたは２つ以上の出力導
波路と一次モードを結合する。動作的には、ＭＭＩカプ
ラの入力アームは、出力導波路が互いに接触し、一次モ
ードの形式で２つの光ビームを送信するためのより広い
導波路を形成するように配置されている。ここで、Ｙジ
ャンクション１４２のＭＭＩは、光電力の基本モードお
よび一次モードの両方をガイドするように構成されてい
る。これは、光電力の所望の部分を捉えるようにＹジャ
ンクション１４２の出力を広げかつ配置することにより
実現される。Leuthold IIIを参照のこと。
【００４０】一実施形態において、光ディバイダ１３０
は、光電力を３分の１で割当てる。したがって、入力光
信号Ａのみがバイナリー１に対応する場合、電力ディバ
イダ１３０は、入力光信号Ａに関連する光電力の２／３
を、導波路１３２を通して伝播させ、１／３を導波路１
３８を通して伝播させる。同様に、入力光信号Ｂのみが
バイナリー１に対応する場合、光電力の２／３を、例え
ば導波路１３８を通して伝播させ、１／３を導波路１３
２を通して伝播させる。
は、光電力を３分の１で割当てる。したがって、入力光
信号Ａのみがバイナリー１に対応する場合、電力ディバ
イダ１３０は、入力光信号Ａに関連する光電力の２／３
を、導波路１３２を通して伝播させ、１／３を導波路１
３８を通して伝播させる。同様に、入力光信号Ｂのみが
バイナリー１に対応する場合、光電力の２／３を、例え
ば導波路１３８を通して伝播させ、１／３を導波路１３
２を通して伝播させる。
【００４１】この光電力の分配を実現するために、Ｙジ
ャンクション１４２は、ＭＭＩカプラの入力から出力ま
で測定された長さまで測定された長さを有する。一実施
形態において、Ｙジャンクション１４２は、所望のカッ
プリング割合に対応する約０．５ｍｍから１．０ｍｍの
範囲にある両端間長さを有する。また、両方の入力光信
号ＡおよびＢがバイナリー１に対応する場合、同じ量の
光電力が、電力ディバイダ１３０により導波路１３２お
よび１３８に分配されることが、当業者にとって明らか
であろう。
ャンクション１４２は、ＭＭＩカプラの入力から出力ま
で測定された長さまで測定された長さを有する。一実施
形態において、Ｙジャンクション１４２は、所望のカッ
プリング割合に対応する約０．５ｍｍから１．０ｍｍの
範囲にある両端間長さを有する。また、両方の入力光信
号ＡおよびＢがバイナリー１に対応する場合、同じ量の
光電力が、電力ディバイダ１３０により導波路１３２お
よび１３８に分配されることが、当業者にとって明らか
であろう。
【００４２】デバイス１１０は、バイナリー入力信号Ａ
およびＢについて、ブールＡＮＤ論理機能を実行する。
信号Ａ，ＢおよびＯＵＴ間の関係は、図４（ｂ）に示さ
れた真理値表に表されている。機能的には、信号Ａおよ
びＢが両方ともバイナリー０であるとき、ナル信号が、
導波路１３２および１３８を通して入力１１４および１
１８から伝播する。出力接合部１４０において、導波路
１３２および１３８からのナル信号の両方が結合され、
バイナリー０に設定されたナル出力光信号ＯＵＴを生成
する。
およびＢについて、ブールＡＮＤ論理機能を実行する。
信号Ａ，ＢおよびＯＵＴ間の関係は、図４（ｂ）に示さ
れた真理値表に表されている。機能的には、信号Ａおよ
びＢが両方ともバイナリー０であるとき、ナル信号が、
導波路１３２および１３８を通して入力１１４および１
１８から伝播する。出力接合部１４０において、導波路
１３２および１３８からのナル信号の両方が結合され、
バイナリー０に設定されたナル出力光信号ＯＵＴを生成
する。
【００４３】入力信号ＡまたはＢの一方のみがナル信号
であり、他の入力信号ＢまたはＡがバイナリー１である
場合、出力信号ＯＵＴは、バイナリー０に設定される。
バイナリー１の入力信号からの光電力は、以上に説明し
たように、電力ディバイダ１３０により分割される。導
波路１３２および１３８についての光電力の分配は、１
８０度（１８０°）の更なる相対位相シフトを含む。こ
の更なる相対位相シフトは、バイナリー１の入力信号に
関連する光電力の１／３を受信する導波路のそれぞれの
ＳＯＡにより生じる。
であり、他の入力信号ＢまたはＡがバイナリー１である
場合、出力信号ＯＵＴは、バイナリー０に設定される。
バイナリー１の入力信号からの光電力は、以上に説明し
たように、電力ディバイダ１３０により分割される。導
波路１３２および１３８についての光電力の分配は、１
８０度（１８０°）の更なる相対位相シフトを含む。こ
の更なる相対位相シフトは、バイナリー１の入力信号に
関連する光電力の１／３を受信する導波路のそれぞれの
ＳＯＡにより生じる。
【００４４】Leuthold I および Leuthold II を参照の
こと。一実施形態において、各ＳＯＡは、約１ｍＷの光
電力の受信に応答して、更なる相対位相シフト（１８０
°）をトリガするように構成される。この光電力は、バ
イナリー１の入力信号からの光電力の１／３の分配に対
応する。バイナリー１に設定された一方の入力信号から
の光電力の導波路１３２と１３８との間の分配が、出力
接合部１４０における破壊的干渉を引き起こす。得られ
る破壊的干渉は、電力差が導波路１３２および１３８を
通って伝播すると、バイナリー０に対応する剰余電力を
形成することになる。結果として、出力接合部１４０に
おいて生じる出力信号ＯＵＴは、バイナリー０に等し
い。
こと。一実施形態において、各ＳＯＡは、約１ｍＷの光
電力の受信に応答して、更なる相対位相シフト（１８０
°）をトリガするように構成される。この光電力は、バ
イナリー１の入力信号からの光電力の１／３の分配に対
応する。バイナリー１に設定された一方の入力信号から
の光電力の導波路１３２と１３８との間の分配が、出力
接合部１４０における破壊的干渉を引き起こす。得られ
る破壊的干渉は、電力差が導波路１３２および１３８を
通って伝播すると、バイナリー０に対応する剰余電力を
形成することになる。結果として、出力接合部１４０に
おいて生じる出力信号ＯＵＴは、バイナリー０に等し
い。
【００４５】入力光信号ＡおよびＢの両方が、バイナリ
ー１である場合、各入力信号からの光電力は、導波路１
３２および１３８を通して等しく伝播する。導波路間の
相対位相シフトΔΦが、ゼロ度（０°）であると、入力
光信号ＡおよびＢの両方が、出力接合部１４０におい
て、互いに同相である。また、導波路１３２および１３
８は、両方を通って伝播する光電力が等しくなるように
バランスされる。そして、更なる相対位相シフトが誘導
されない。したがって、両方の入力光信号に関連する光
電力は、干渉の原理を使用して結合され、バイナリー０
に等しい出力信号ＯＵＴを生じる。
ー１である場合、各入力信号からの光電力は、導波路１
３２および１３８を通して等しく伝播する。導波路間の
相対位相シフトΔΦが、ゼロ度（０°）であると、入力
光信号ＡおよびＢの両方が、出力接合部１４０におい
て、互いに同相である。また、導波路１３２および１３
８は、両方を通って伝播する光電力が等しくなるように
バランスされる。そして、更なる相対位相シフトが誘導
されない。したがって、両方の入力光信号に関連する光
電力は、干渉の原理を使用して結合され、バイナリー０
に等しい出力信号ＯＵＴを生じる。
【００４６】図５（ａ）および５（ｂ）において、本発
明の一実施形態によるＮＯＴブール動作を実行するため
の光論理デバイス、即ちインバータ１５０が示されてい
る。光論理デバイス１５０は、少なくとも第１の入力光
信号Ａを受信するための少なくとも第１の入力１５４を
含む。デバイス１５０は、第２の入力１５８において制
御光信号ＣＬＯＣＫを受信する。制御信号ＣＬＯＣＫ
は、バイナリー１に対応する光ビットのストリームであ
る。また、光ビットのストリームは、上述したように、
本発明を使用する光論理デバイスの最大演算ビットレー
トに設定されている。
明の一実施形態によるＮＯＴブール動作を実行するため
の光論理デバイス、即ちインバータ１５０が示されてい
る。光論理デバイス１５０は、少なくとも第１の入力光
信号Ａを受信するための少なくとも第１の入力１５４を
含む。デバイス１５０は、第２の入力１５８において制
御光信号ＣＬＯＣＫを受信する。制御信号ＣＬＯＣＫ
は、バイナリー１に対応する光ビットのストリームであ
る。また、光ビットのストリームは、上述したように、
本発明を使用する光論理デバイスの最大演算ビットレー
トに設定されている。
【００４７】光論理デバイス１５０は、少なくとも１つ
の導波路を含む。一実施形態において、デバイス１５０
は、第１および第２の導波路１６２および１６８を有す
る。第１および第２の導波路１６２および１６８は、そ
れぞれ、光信号ＡおよびＣＬＯＣＫを、入力１５４およ
び１５８を通して受信する。デバイス１５０は、増幅器
も含む。一実施形態において、増幅器は、第１および第
２の半導体光増幅器（ＳＯＡ）１６４および１６６によ
り実現される。この構成により、ＳＯＡ１６４は、導波
路１６２に対応し、ＳＯＡ１６６は、導波路１６８に対
応する。各ＳＯＡは、その対応する導波路に対して、位
相遅れΦ1およびΦ2を生じる。
の導波路を含む。一実施形態において、デバイス１５０
は、第１および第２の導波路１６２および１６８を有す
る。第１および第２の導波路１６２および１６８は、そ
れぞれ、光信号ＡおよびＣＬＯＣＫを、入力１５４およ
び１５８を通して受信する。デバイス１５０は、増幅器
も含む。一実施形態において、増幅器は、第１および第
２の半導体光増幅器（ＳＯＡ）１６４および１６６によ
り実現される。この構成により、ＳＯＡ１６４は、導波
路１６２に対応し、ＳＯＡ１６６は、導波路１６８に対
応する。各ＳＯＡは、その対応する導波路に対して、位
相遅れΦ1およびΦ2を生じる。
【００４８】そして、入力光信号Ａは、位相遅れΦ1 を
有する導波路１６２中を伝播し、制御光信号ＣＬＯＣＫ
は、位相遅れΦ2 を有する導波路１６８中を伝播する。
光信号ＡおよびＣＬＯＣＫは、導波路１６２および１６
８が隣り合う出力接合部１７０において結合される。こ
の設計により、１８０度（１８０°）の相対位相遅れΔ
Φが、出力接合部１７０において、導波路１６２と１６
８との間に生じる。両方の導波路からの光電力が出力接
合部１７０に提供される場合、位相がずれて、破壊的干
渉が起きることになる。制御信号ＣＬＯＣＫの存在にお
ける入力光信号Ａの組合わせは、出力信号ＯＵＴを生じ
る。
有する導波路１６２中を伝播し、制御光信号ＣＬＯＣＫ
は、位相遅れΦ2 を有する導波路１６８中を伝播する。
光信号ＡおよびＣＬＯＣＫは、導波路１６２および１６
８が隣り合う出力接合部１７０において結合される。こ
の設計により、１８０度（１８０°）の相対位相遅れΔ
Φが、出力接合部１７０において、導波路１６２と１６
８との間に生じる。両方の導波路からの光電力が出力接
合部１７０に提供される場合、位相がずれて、破壊的干
渉が起きることになる。制御信号ＣＬＯＣＫの存在にお
ける入力光信号Ａの組合わせは、出力信号ＯＵＴを生じ
る。
【００４９】デバイス１５０は、バイナリー入力信号Ａ
についてブールＮＯＴ論理機能を実行する。入力信号Ａ
と出力信号ＯＵＴとの間の関係は、図５（ｂ）に示され
た真理値表に表されている。入力信号Ａがバイナリー０
である場合、出力光信号ＯＵＴは、バイナリー１に等し
い。ここで、バイナリー０に等しいナル信号が導波路１
６２を通して伝播し、制御信号クロックからのバイナリ
ー１のストリームが、導波路１６８を通して伝播する。
出力接合部１７０において、制御信号クロックのバイナ
リー１とのバイナリー０ナル信号の組合せは、バイナリ
ー１に等しい出力光信号ＯＵＴになる。
についてブールＮＯＴ論理機能を実行する。入力信号Ａ
と出力信号ＯＵＴとの間の関係は、図５（ｂ）に示され
た真理値表に表されている。入力信号Ａがバイナリー０
である場合、出力光信号ＯＵＴは、バイナリー１に等し
い。ここで、バイナリー０に等しいナル信号が導波路１
６２を通して伝播し、制御信号クロックからのバイナリ
ー１のストリームが、導波路１６８を通して伝播する。
出力接合部１７０において、制御信号クロックのバイナ
リー１とのバイナリー０ナル信号の組合せは、バイナリ
ー１に等しい出力光信号ＯＵＴになる。
【００５０】入力光信号Ａがバイナリー１である場合、
信号ＡおよびＣＬＯＣＫからの光電力は、導波路１６２
および１６８を通って伝播する。各導波路間の相対位相
遅れΔΦが１８０度（１８０°）であるので、信号Ａお
よびＣＬＯＣＫは、出力接合部１７０において互いに位
相がずれている。したがって、両方の入力光信号に関連
する光電力が結合されるとき、破壊的干渉は、バイナリ
ー０に等しい出力信号ＯＵＴを生じる。
信号ＡおよびＣＬＯＣＫからの光電力は、導波路１６２
および１６８を通って伝播する。各導波路間の相対位相
遅れΔΦが１８０度（１８０°）であるので、信号Ａお
よびＣＬＯＣＫは、出力接合部１７０において互いに位
相がずれている。したがって、両方の入力光信号に関連
する光電力が結合されるとき、破壊的干渉は、バイナリ
ー０に等しい出力信号ＯＵＴを生じる。
【００５１】光論理デバイス１５０は、上述した他の実
施形態に鑑みて、様々な追加的なブール動作の設計を可
能にする。そして、ブールＮＯＲ動作が、図２のＯＲ論
理ゲート５０をＮＯＴ論理デバイス１５０と組み合わせ
ることにより実現され得ることが当業者にとって明らか
であろう。同様に、ＮＯＴ論理デバイス１５０を図３の
ＸＯＲ論理デバイス８０と共に使用して、Ｘ−ＮＯＲ論
理デバイスを可能にする。図４のＡＮＤ論理デバイス１
１０をデバイス１５０のＮＯＴ論理動作と組み合わせる
ことで、ＮＡＮＤ論理機能を得る。
施形態に鑑みて、様々な追加的なブール動作の設計を可
能にする。そして、ブールＮＯＲ動作が、図２のＯＲ論
理ゲート５０をＮＯＴ論理デバイス１５０と組み合わせ
ることにより実現され得ることが当業者にとって明らか
であろう。同様に、ＮＯＴ論理デバイス１５０を図３の
ＸＯＲ論理デバイス８０と共に使用して、Ｘ−ＮＯＲ論
理デバイスを可能にする。図４のＡＮＤ論理デバイス１
１０をデバイス１５０のＮＯＴ論理動作と組み合わせる
ことで、ＮＡＮＤ論理機能を得る。
【００５２】図６（ａ）および６（ｂ）において、本発
明の別の実施形態によるブールＯＲ動作を実行するため
の光論理デバイス１７５が示されている。デバイス１７
５は、図２（ａ）の光論理デバイスと対照的に、ブール
ＯＲ論理機能を実行するためのマイケルソン干渉計構成
による。動作的には、デバイス１７５は、光論理デバイ
ス５０と同様に機能する。他の構成および代替的な干渉
計スキームは、ここにおける開示から当業者に明らかと
なるであろう。
明の別の実施形態によるブールＯＲ動作を実行するため
の光論理デバイス１７５が示されている。デバイス１７
５は、図２（ａ）の光論理デバイスと対照的に、ブール
ＯＲ論理機能を実行するためのマイケルソン干渉計構成
による。動作的には、デバイス１７５は、光論理デバイ
ス５０と同様に機能する。他の構成および代替的な干渉
計スキームは、ここにおける開示から当業者に明らかと
なるであろう。
【００５３】図７（ａ）および７（ｂ）において、本発
明の別の実施形態による光２ビットバイナリー加算器２
００が示されている。２ビットバイナリー加算器は、一
般に知られている。Hill, pp. 175-182 を参照のこと。
バイナリー加算器２００は、ブールＸＯＲ動作を実行す
るための光デバイス２１０およびブールＡＮＤ動作を実
行するための光デバイス２２０を含む。バイナリー加算
器２００は、ビルディングブロックとしてここに示した
ブール論理デバイスを使用する。
明の別の実施形態による光２ビットバイナリー加算器２
００が示されている。２ビットバイナリー加算器は、一
般に知られている。Hill, pp. 175-182 を参照のこと。
バイナリー加算器２００は、ブールＸＯＲ動作を実行す
るための光デバイス２１０およびブールＡＮＤ動作を実
行するための光デバイス２２０を含む。バイナリー加算
器２００は、ビルディングブロックとしてここに示した
ブール論理デバイスを使用する。
【００５４】本発明の一実施形態において、光デバイス
２１０は、図３のＸＯＲゲート８０により実現され、光
デバイス２２０は、図４のＡＮＤゲート１１０により実
現される。加算器２００は、バイナリー信号ＡおよびＢ
についてバイナリー加算を実行し、出力信号ＳＵＭおよ
びＣＡＲＲＹを生じる。２ビットバイナリー加算器２０
０の機能に対応する真理値表が、図７（ｂ）に示されて
いる。
２１０は、図３のＸＯＲゲート８０により実現され、光
デバイス２２０は、図４のＡＮＤゲート１１０により実
現される。加算器２００は、バイナリー信号ＡおよびＢ
についてバイナリー加算を実行し、出力信号ＳＵＭおよ
びＣＡＲＲＹを生じる。２ビットバイナリー加算器２０
０の機能に対応する真理値表が、図７（ｂ）に示されて
いる。
【００５５】上述した光論理デバイスは、結合されて、
シーケンス回路、フリップフロップ、デコーダ、パルテ
ィチェッカー、シフトレジスタ、リニアフィードバック
シフトレジスタ、リニアコングルエンタル（congruenti
al）ジェネレータ、カウンタ、マルチプレクサ、デマル
チプレクサ、擬似ランダム数ジェネレータ、ステートマ
シーン、および算術論理ユニットなどのような演算デバ
イスを形成する。これらの演算デバイスについての更な
る情報については、Buchsbaum による Encyclopedia of
Integrated Circuits, Prentice-Hall 1981 を参照の
こと。また、Hill および Koopman を参照のこと。
シーケンス回路、フリップフロップ、デコーダ、パルテ
ィチェッカー、シフトレジスタ、リニアフィードバック
シフトレジスタ、リニアコングルエンタル（congruenti
al）ジェネレータ、カウンタ、マルチプレクサ、デマル
チプレクサ、擬似ランダム数ジェネレータ、ステートマ
シーン、および算術論理ユニットなどのような演算デバ
イスを形成する。これらの演算デバイスについての更な
る情報については、Buchsbaum による Encyclopedia of
Integrated Circuits, Prentice-Hall 1981 を参照の
こと。また、Hill および Koopman を参照のこと。
【００５６】図８（ａ）および８（ｂ）において、本発
明の別の実施形態による光算術デバイス２５０が示され
ている。算術デバイス２５０は、ＸＯＲ動作を実行する
ための光デバイス２６０および２８０、ＡＮＤ動作を実
行するための光デバイス２７０および２９０、およびＯ
Ｒ動作を実行するための光デバイス３００を含む。算術
デバイス２５０は、ビルディングブロックとしてここに
示されたブール論理デバイスの組合せにより実現され
る。一実施形態おいて、光デバイス２６０および２８０
は、図３のデバイス８０から実現され、光デバイス２７
０および２９０は、図４の光デバイス１１０から実現さ
れ、光デバイス３００は、図２の光デバイス５０から実
現される。
明の別の実施形態による光算術デバイス２５０が示され
ている。算術デバイス２５０は、ＸＯＲ動作を実行する
ための光デバイス２６０および２８０、ＡＮＤ動作を実
行するための光デバイス２７０および２９０、およびＯ
Ｒ動作を実行するための光デバイス３００を含む。算術
デバイス２５０は、ビルディングブロックとしてここに
示されたブール論理デバイスの組合せにより実現され
る。一実施形態おいて、光デバイス２６０および２８０
は、図３のデバイス８０から実現され、光デバイス２７
０および２９０は、図４の光デバイス１１０から実現さ
れ、光デバイス３００は、図２の光デバイス５０から実
現される。
【００５７】図８（ａ）において、構成されているよう
に、算術デバイス２５０は、フル３ビット加算器として
機能するように設計されている。フル３ビット加算器
は、演算処理における基本的要素であり、一般に知られ
ている。Hill, pp. 175-182 を参照のこと。算術デバイ
ス２５０は、バイナリー信号Ａ，ＢおよびＣについてバ
イナリー加算を実行し、出力信号ＳＵＭおよびＣＡＲＲ
Ｙを生じる。３ビットバイナリー加算器２５０の機能の
対応する真理値表が、図８（ｂ）に示されている。算術
デバイス２５０は、減算、乗算、除算を含む他の数学的
処理、並びに何れかのビット数における三角法オペレー
ションを実行するように構成することができる。
に、算術デバイス２５０は、フル３ビット加算器として
機能するように設計されている。フル３ビット加算器
は、演算処理における基本的要素であり、一般に知られ
ている。Hill, pp. 175-182 を参照のこと。算術デバイ
ス２５０は、バイナリー信号Ａ，ＢおよびＣについてバ
イナリー加算を実行し、出力信号ＳＵＭおよびＣＡＲＲ
Ｙを生じる。３ビットバイナリー加算器２５０の機能の
対応する真理値表が、図８（ｂ）に示されている。算術
デバイス２５０は、減算、乗算、除算を含む他の数学的
処理、並びに何れかのビット数における三角法オペレー
ションを実行するように構成することができる。
【００５８】図９において、本発明の別の実施形態によ
るデータを暗号化するための光デバイス３５０が示され
ている。暗号化デバイス３５０は、光キージェネレータ
３６０および光暗号化器３７０により実現される。キー
ジェネレータ３６０は、上述したデータの一方向送信を
暗号的に保証することにおいて使用される数字ジェネレ
ータである。Schneier および Koopman を参照のこと。
ジェネレータ３６０は、例えば、リニアフィードバック
シフトレジスタ（ＬＦＳＲ）のような当業者に知られた
様々な構成を使用して実現され得る。一実施形態におい
て、光キージェネレータ３６０は、光キーを生成するた
めのビルディングブロックとしての多数の光論理デバイ
スを含む。
るデータを暗号化するための光デバイス３５０が示され
ている。暗号化デバイス３５０は、光キージェネレータ
３６０および光暗号化器３７０により実現される。キー
ジェネレータ３６０は、上述したデータの一方向送信を
暗号的に保証することにおいて使用される数字ジェネレ
ータである。Schneier および Koopman を参照のこと。
ジェネレータ３６０は、例えば、リニアフィードバック
シフトレジスタ（ＬＦＳＲ）のような当業者に知られた
様々な構成を使用して実現され得る。一実施形態におい
て、光キージェネレータ３６０は、光キーを生成するた
めのビルディングブロックとしての多数の光論理デバイ
スを含む。
【００５９】ジェネレータ３６０を形成する光論理デバ
イスは、上述した本発明の実施形態から実現され得る。
ジェネレータ３６０は、当業者に知られているように、
トリガまたはクロック信号ＣＬＯＣＫ、および初期数
（initial number）を受信することに応答して、出力Ｋ
ＥＹを生じる。Schneier および Koopman を参照のこ
と。光暗号化器３７０は、キージェネレータ３６０の光
キー信号およびデータ信号ＤＡＴＡのストリームを受信
する。これに応答して、暗号化器３７０は、ＥＮＣＲＹ
ＰＴＥＤ ＤＡＴＡ出力を生成する。更なる実施形態に
おいて、光暗号化器３７０は、キージェネレータ３６０
から光信号ＫＥＹ’も受信する。光信号ＫＥＹ’は、光
信号ＫＥＹの位相が遅れたバージョンである。光信号Ｋ
ＥＹと光信号ＫＥＹ’との間の相対位相遅れは、データ
信号ＤＡＴＡの光ストリームからのデータのビット幅に
対応する。
イスは、上述した本発明の実施形態から実現され得る。
ジェネレータ３６０は、当業者に知られているように、
トリガまたはクロック信号ＣＬＯＣＫ、および初期数
（initial number）を受信することに応答して、出力Ｋ
ＥＹを生じる。Schneier および Koopman を参照のこ
と。光暗号化器３７０は、キージェネレータ３６０の光
キー信号およびデータ信号ＤＡＴＡのストリームを受信
する。これに応答して、暗号化器３７０は、ＥＮＣＲＹ
ＰＴＥＤ ＤＡＴＡ出力を生成する。更なる実施形態に
おいて、光暗号化器３７０は、キージェネレータ３６０
から光信号ＫＥＹ’も受信する。光信号ＫＥＹ’は、光
信号ＫＥＹの位相が遅れたバージョンである。光信号Ｋ
ＥＹと光信号ＫＥＹ’との間の相対位相遅れは、データ
信号ＤＡＴＡの光ストリームからのデータのビット幅に
対応する。
【００６０】データ信号ＤＡＴＡの光ストリームおよび
光信号ＫＥＹからのビットを受信することで、暗号化器
３７０は、ビットフリッピング（bit flipping）に類似
する暗号化動作を実行する。ここで、光信号ＫＥＹ’
は、暗号化器３７０をリセットするためのリセットメカ
ニズムとして働く。信号ＫＥＹの光電力は、各導波路間
の相対位相関係ΔΦに対する１８０度（１８０°）の更
なる位相シフトをイニシエートするように設定される。
そして、光信号ＫＥＹからのバイナリー１ビットが受信
される場合、追加的な位相遅れが、出力接合部において
ゼロ度（０°）の実効位相遅れを生じる。
光信号ＫＥＹからのビットを受信することで、暗号化器
３７０は、ビットフリッピング（bit flipping）に類似
する暗号化動作を実行する。ここで、光信号ＫＥＹ’
は、暗号化器３７０をリセットするためのリセットメカ
ニズムとして働く。信号ＫＥＹの光電力は、各導波路間
の相対位相関係ΔΦに対する１８０度（１８０°）の更
なる位相シフトをイニシエートするように設定される。
そして、光信号ＫＥＹからのバイナリー１ビットが受信
される場合、追加的な位相遅れが、出力接合部において
ゼロ度（０°）の実効位相遅れを生じる。
【００６１】上記のシナリオにおいて、暗号化器３７０
の両方の導波路間に等しく分割されたデータ信号ＤＡＴ
Ａの光ストリームは、出力接合部において建設的に加算
される。しかし、光信号ＫＥＹ’は、１８０度（１８０
°）の追加的な位相シフトをイニシエートするように設
定される。そして、光信号ＫＥＹ’の受信により、破壊
的干渉が、出力接合部において生じ、データ信号ＤＡＴ
Ａの光ストロームを生じる。
の両方の導波路間に等しく分割されたデータ信号ＤＡＴ
Ａの光ストリームは、出力接合部において建設的に加算
される。しかし、光信号ＫＥＹ’は、１８０度（１８０
°）の追加的な位相シフトをイニシエートするように設
定される。そして、光信号ＫＥＹ’の受信により、破壊
的干渉が、出力接合部において生じ、データ信号ＤＡＴ
Ａの光ストロームを生じる。
【００６２】図１０において、本発明の別の実施形態に
よる３ポート干渉計ブール論理デバイス４００が示され
ている。デバイス４００は、干渉計の入力ポートから出
力ポートまで約５ｍｍの長さである。デバイス４００
は、第１および第２の導波路４１２および４１６を使用
する。導波路４１２および４１６は、それぞれ第１のＳ
ＯＡの出力４２４または４３２から第２のＳＯＡの入力
４２８または４３６まで約０．４ｍｍの長さである。導
波路４１２および４１６の各々は、それぞれ入力４０４
および４０８において入力光信号を受信する。
よる３ポート干渉計ブール論理デバイス４００が示され
ている。デバイス４００は、干渉計の入力ポートから出
力ポートまで約５ｍｍの長さである。デバイス４００
は、第１および第２の導波路４１２および４１６を使用
する。導波路４１２および４１６は、それぞれ第１のＳ
ＯＡの出力４２４または４３２から第２のＳＯＡの入力
４２８または４３６まで約０．４ｍｍの長さである。導
波路４１２および４１６の各々は、それぞれ入力４０４
および４０８において入力光信号を受信する。
【００６３】導波路４１２および４１６は、リン化イン
ジウム（ＩｎＰ）の単一基板４４０上に形成される。Ｓ
ＯＡの各々は、それらの各導波路内にモノリシックに一
体化される。ＳＯＡは、インジウムおよびリン（Ｉｎ
Ｐ）のｎドープクラッド層とｐドープクラッド層との間
にサンドイッチされたＩｎ1-xＧａxＡｓyＰ1-yから形成
され、ここで、ｘ＝０．４、ｙ＝０．８５である。ｐの
ドーピングレベルは、約２×１０17であり、ｎドーピン
グレベルは、約２×１０18であった。ＳＯＡの活性領域
を定義するために、メサが形成された。
ジウム（ＩｎＰ）の単一基板４４０上に形成される。Ｓ
ＯＡの各々は、それらの各導波路内にモノリシックに一
体化される。ＳＯＡは、インジウムおよびリン（Ｉｎ
Ｐ）のｎドープクラッド層とｐドープクラッド層との間
にサンドイッチされたＩｎ1-xＧａxＡｓyＰ1-yから形成
され、ここで、ｘ＝０．４、ｙ＝０．８５である。ｐの
ドーピングレベルは、約２×１０17であり、ｎドーピン
グレベルは、約２×１０18であった。ＳＯＡの活性領域
を定義するために、メサが形成された。
【００６４】一実施形態において、本発明のデバイス
が、光データ信号を分割しかつ結合するための２つのス
プリッタ−ＭＭＩカプラ、制御信号を導入するための２
つのカプラ−ＭＭＩカプラ、およびスイッチングのため
の必要な非線形性を提供するためのＳＯＡにより形成さ
れる。ＳＯＡは、オン−オフ状態の制御を容易にするた
めに、ＭＺＩアーム上に設けられ得る。ＳＯＡは、Ｉｎ
Ｐ基板上に、２ステップ有機金属気相エピタキシー法に
より成長させられる。最初に、１．５５ｕｍ−ＩｎＧａ
ＡｓＰ活性ＳＯＡ層が、約０．２２μｍの厚さ成長させ
られる。続いて、５００−１５００μｍ長さのＳＯＡエ
リアの外側領域がエッチされ、パッシブ導波路層が成長
させられる。最初に、０．６μｍ厚さ１．２８μｍ−Ｉ
ｎＧａＡｓＰ層、そしてその後１．６μｍ厚さＩｎＰク
ラッド層である。
が、光データ信号を分割しかつ結合するための２つのス
プリッタ−ＭＭＩカプラ、制御信号を導入するための２
つのカプラ−ＭＭＩカプラ、およびスイッチングのため
の必要な非線形性を提供するためのＳＯＡにより形成さ
れる。ＳＯＡは、オン−オフ状態の制御を容易にするた
めに、ＭＺＩアーム上に設けられ得る。ＳＯＡは、Ｉｎ
Ｐ基板上に、２ステップ有機金属気相エピタキシー法に
より成長させられる。最初に、１．５５ｕｍ−ＩｎＧａ
ＡｓＰ活性ＳＯＡ層が、約０．２２μｍの厚さ成長させ
られる。続いて、５００−１５００μｍ長さのＳＯＡエ
リアの外側領域がエッチされ、パッシブ導波路層が成長
させられる。最初に、０．６μｍ厚さ１．２８μｍ−Ｉ
ｎＧａＡｓＰ層、そしてその後１．６μｍ厚さＩｎＰク
ラッド層である。
【００６５】そして、導波路が、ＳＯＡおよび導波路ヘ
テロ構造にエッチングすることにより形成される。２×
２−ＭＭＩ構造が、好都合に、導波路の形成の間にエッ
チされ、縦２００μｍ横１１．３μｍとなる。そして、
高濃度にドープされたＩｎＧａＡｓ層が、導波路セクシ
ョンの上面に設けられ、金パッドとの接触を提供する。
デバイスの得られるチップサイズは、約６×１．０ｍｍ
である。導波路ファセットは、反射防止膜がコートさ
れ、熱放散を可能にしかつクリービング（cleaving）を
容易にするために薄くされる。
テロ構造にエッチングすることにより形成される。２×
２−ＭＭＩ構造が、好都合に、導波路の形成の間にエッ
チされ、縦２００μｍ横１１．３μｍとなる。そして、
高濃度にドープされたＩｎＧａＡｓ層が、導波路セクシ
ョンの上面に設けられ、金パッドとの接触を提供する。
デバイスの得られるチップサイズは、約６×１．０ｍｍ
である。導波路ファセットは、反射防止膜がコートさ
れ、熱放散を可能にしかつクリービング（cleaving）を
容易にするために薄くされる。
【００６６】導波路４１２および４１６は、各々一対の
ＳＯＡ４２４／４２８および４３２／４３６を含む。各
ＳＯＡは、約６００μｍないし１２００μｍの範囲の長
さを有した。また、各ＳＯＡは、約３００ｍＷの消費電
力であり、約１５５０ｎｍの波長で動作する光信号に対
して、室温で約２５ｄＢの利得を有した。
ＳＯＡ４２４／４２８および４３２／４３６を含む。各
ＳＯＡは、約６００μｍないし１２００μｍの範囲の長
さを有した。また、各ＳＯＡは、約３００ｍＷの消費電
力であり、約１５５０ｎｍの波長で動作する光信号に対
して、室温で約２５ｄＢの利得を有した。
【００６７】ＭＭＩから形成されたＹジャンクションカ
プラ４３８により、導波路４１２および４１６は、出力
接合部４２０において隣り合う。ＭＭＩは、導波路４１
２および４１６からの所望の割合の光電力を捉えるよう
に、端部から端部まで測定された約０．５ｍｍの長さで
ある。結果として、出力信号４４４は、出力接合部４２
０を通して伝播された。
プラ４３８により、導波路４１２および４１６は、出力
接合部４２０において隣り合う。ＭＭＩは、導波路４１
２および４１６からの所望の割合の光電力を捉えるよう
に、端部から端部まで測定された約０．５ｍｍの長さで
ある。結果として、出力信号４４４は、出力接合部４２
０を通して伝播された。
【００６８】上述したように、デバイス４００は、出力
信号４４４を形成することに、接合部４２０における建
設的または破壊的な干渉を使用する。生じた干渉は、Ｓ
ＯＡにより生じた相対位相差に依存する。相対位相差の
選択は、実行されるべきブール論理動作を部分的に決定
する。
信号４４４を形成することに、接合部４２０における建
設的または破壊的な干渉を使用する。生じた干渉は、Ｓ
ＯＡにより生じた相対位相差に依存する。相対位相差の
選択は、実行されるべきブール論理動作を部分的に決定
する。
【００６９】上記の構成により、スイッチング速度は、
約１０ピコ秒であると観測された。しかし、この結果
は、光電力の到着の後に続く、各ＳＯＡ中のキャリア密
度の変化により制限される。しかし、キャリア密度の変
化は、一般に、光電力の波長に直接的に比例する。この
例において、キャリア密度の変化は、光信号の動作可能
な波長範囲が狭い場合最小である。
約１０ピコ秒であると観測された。しかし、この結果
は、光電力の到着の後に続く、各ＳＯＡ中のキャリア密
度の変化により制限される。しかし、キャリア密度の変
化は、一般に、光電力の波長に直接的に比例する。この
例において、キャリア密度の変化は、光信号の動作可能
な波長範囲が狭い場合最小である。
【００７０】
【発明の効果】以上説明したように、本発明によれば、
結合的ブール論理動作のような演算機能を実行するため
の光デバイスを提供することができる。
結合的ブール論理動作のような演算機能を実行するため
の光デバイスを提供することができる。
【００７１】特許請求の範囲の発明の要件の後に括弧で
記載した番号がある場合は本発明の一実施例の態様関係
を示すものであって、本発明の範囲を限定するものと解
釈してはならない。
記載した番号がある場合は本発明の一実施例の態様関係
を示すものであって、本発明の範囲を限定するものと解
釈してはならない。
【図１】本発明において使用される建設的および破壊的
干渉計を示す。
干渉計を示す。
【図２】本発明の一実施形態を示す上面図。
【図３】本発明の第２の実施形態を示す上面図。
【図４】本発明の別の実施形態を示す上面図。
【図５】本発明の別の実施形態を示す上面図。
【図６】本発明の別の実施形態を示す上面図。
【図７】本発明の別の実施形態を示す上面図。
【図８】本発明の別の実施形態を示す上面図。
【図９】本発明の別の実施形態を示す上面図。
【図１０】本発明において使用される３ポート干渉計の
一例を示す図。
一例を示す図。
１０ 第１の３ポート干渉計デバイス １２，３２ 第１の入力 １４，３４ 第２の入力 １６，１８，３６，３８ 入力信号 ２２，４２ 出力 ３０ 第２の３ポート干渉計デバイス ４０ 光信号 ５０ 光論理デバイス ５４ 第１の入力 ５８ 第２の入力 ６２ 第１の導波路 ６４，６６ 半導体光増幅器 ６８ 第２の導波路 ７０ 出力接合部 ８０ 光論理デバイス ８４ 第１の入力 ８８ 第２の入力 ９２ 第１の導波路 ９４，９６ ＳＯＡ ９８ 第２の導波路 １００ 出力接合部 １１０ 光論理デバイス １１４ 第１の入力 １１８ 第２の入力 １３０ 電力ディバイダ １３２ 第１の導波路 １３４，１３６ ＳＯＡ １３８ 第２の導波路 １４０ 出力接合部 １５０ 光論理デバイス １５４ 第１の入力 １５８ 第２の入力 １６２ 第１の導波路 １６４，１６６ ＳＯＡ １６８ 第２の導波路 １７０ 出力接合部 １７５ 光論理デバイス ２００ バイナリー加算器 ２１０，２２０ 光デバイス ２５０ 算術デバイス ２６０，２７０，２８０，２９０，３００ 光デバイス ３５０ 光デバイス ３６０ キージェネレータ ３７０ 暗号化器 ４００ ブール論理デバイス ４０４，４０８ 入力 ４１２，４１６ 導波路 ４２０ 出力接合部 ４２４，４３２ 第１のＳＯＡ ４２８，４３６ 第２のＳＯＡ ４４０ 単一基板 ４４４ 出力信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ハーマン メルビン プレスビー アメリカ合衆国、08904 ニュージャージ ー州、ハイランド パーク、リンカン ア ベニュー Ｆターム(参考） 2H079 AA05 AA12 BA03 CA01 EA05 EA07 GA03 HA11
Claims (19)
- 【請求項１】 少なくとも第１および第２の入力信号お
よび少なくとも１つの出力信号を有する少なくとも１つ
のブール論理動作を実行するための光デバイスにおい
て、 前記少なくとも第１および第２の入力信号を受信するた
めの少なくとも１つの干渉計と、 前記少なくとも１つの干渉計に一体化されており、前記
少なくとも第１および第２の入力が結合される出力接合
部における位相差をイニシエートするための少なくとも
１つの光増幅器とを有することを特徴とする光デバイ
ス。 - 【請求項２】 前記位相差は、建設的干渉および破壊的
干渉のうちの少なくとも１つに対応することを特徴とす
る請求項１記載の光デバイス。 - 【請求項３】 前記少なくとも１つの干渉計は、少なく
とも第１および第２の導波路を含むことを特徴とする請
求項２記載の光デバイス。 - 【請求項４】 前記光増幅器は、それぞれ第１および第
２の導波路に対応する第１および第２の光増幅器を含
み、前記第１および第２の光増幅器に対して生じる位相
差が、ブール論理動作に対応することを特徴とする請求
項３記載の光デバイス。 - 【請求項５】 前記第１および第２の入力信号が、それ
ぞれ前記第１および第２の導波路と結合されており、前
記第１および第２の増幅器により生じる位相差が、ブー
ル論理ＯＲ動作を形成するようにゼロ度（０°）である
ことを特徴とする請求項４記載の光デバイス。 - 【請求項６】 前記第１および第２の入力信号の両方
が、前記第１および第２の導波路の各々に結合されてお
り、前記第１および第２の増幅器により生じる位相差
が、ブール論理ＡＮＤ動作を形成するようにゼロ度（０
°）であることを特徴とする請求項４記載の光デバイ
ス。 - 【請求項７】 前記第１および第２の入力信号が、それ
ぞれ前記第１および第２の導波路と結合されており、前
記第１および第２の増幅器により生じる位相差が、ブー
ル論理ＸＯＲ動作を形成するように１８０度（１８０
°）であることを特徴とする請求項４記載の光デバイ
ス。 - 【請求項８】 前記第１および第２の入力信号が、それ
ぞれ前記第１および第２の導波路に結合されており、前
記第２の入力信号は、ＣＬＯＣＫ信号であり、前記第１
および第２の増幅器により生じる位相差が、ブール論理
ＮＯＴ動作を形成するように１８０度（１８０°）であ
ることを特徴とする請求項４記載の光デバイス。 - 【請求項９】 第１および第２の入力信号からＳＵＭお
よびＣＡＲＲＹ出力信号を演算するための光コンピュー
タにおいて、 第１の光ブール論理ＸＯＲゲートと第１の光ブール論理
ＡＮＤゲートを含み、 前記第１の光ブール論理ＸＯＲゲートは、それぞれ前記
第１および第２の入力信号を受信し、かつＳＵＭ出力信
号を生成するための第１および第２の導波路を有する第
１の干渉計と、 前記第１と第２の導波路間に１８０°の相対位相遅れを
導入することにより、ＳＵＭ出力信号を形成すること
に、前記第１と第２の入力信号間の干渉をイニシエート
するための第１の位相遅れとを含み、 前記第１の光ブール論理ＡＮＤゲートは、ＣＡＲＲＹ出
力信号を生成するための第３および第４の導波路を有す
る第２の干渉計と、 前記第３および第４の導波路が各々、前記第１および第
２の入力信号の一部を受信するように、前記第１および
第２の入力信号のうちの一方がバイナリー１である場
合、前記第１および第２の入力信号のうちの一方からの
光電力を分割するための第１のディバイダと、 前記第３と第４の導波路間に０°の相対位相遅れを導入
することにより、前記キャリー出力信号を形成すること
に、前記第１と第２の入力信号との間の干渉をイニシエ
ートするための第２の位相遅れとを含むことを特徴とす
る光コンピュータ。 - 【請求項１０】 第２の光ブール論理ＸＯＲゲートと、
第２の光ブール論理ＡＮＤゲートと、光ブール論理ＯＲ
ゲートとをさらに有し、 前記第２の光ブール論理ＸＯＲゲートは、それぞれＳＵ
Ｍ出力信号および第３の入力信号を受信し、かつＦＵＬ
Ｌ ＡＤＤＥＲ ＳＵＭ出力信号を生成するための第５
および第６の導波路を有する第３の干渉計と、 前記第５と第６の導波路間に１８０°の相対位相遅れを
導入することにより、ＦＵＬＬ ＡＤＤＥＲ ＳＵＭ出
力信号を形成することにおいて、ＳＵＭ出力信号と第３
の入力信号との間の干渉をイニシエートするための第３
の位相遅れとを含み、 前記第２の光ブール論理ＡＮＤゲートは、ＡＮＤ出力信
号を生成するための第７および第８の導波路を有する第
４の干渉計と、 前記第７および第８の入力信号がバイナリー１であり、
前記第７および第８の導波路の各々がＳＵＭ出力および
第３の入力信号の一部を受信するように、ＳＵＭ出力信
号および第３の入力信号の一方がバイナリー１である場
合、ＳＵＭ出力信号および第３の入力信号の一方からの
光電力を分割するための第２のディバイダと、 第７および第８の導波路との間に０°の相対位相遅れを
導入することにより、ＡＮＤ出力信号を形成することに
おいて、ＳＵＭ出力信号と第３の入力信号との間の干渉
をイニシエートするための第４の位相遅れとを含み、 前記光ブール論理ＯＲゲートは、それぞれＳＵＭ出力信
号およびＡＮＤ出力信号を受信し、かつＦＵＬＬ ＡＤ
ＤＥＲ ＣＡＲＲＹ出力信号を生成するための第９およ
び第１０の導波路を有する第５の干渉計と、 前記第９と第１０の導波路間に０°の相対位相遅れを導
入することにより、ＦＵＬＬ ＡＤＤＥＲ ＣＡＲＲＹ
出力信号を形成することにおいて、ＳＵＭ出力信号とＡ
ＮＤ出力信号との間の干渉をイニシエートするための第
５の位相遅れとを含むことを特徴とする請求項９記載の
光コンピュータ。 - 【請求項１１】 前記第１の位相遅れは、前記第１およ
び第２の導波路に対応する第１および第２の光増幅器を
含み、 前記第２の位相遅れは、前記第３および第４の導波路に
対応する第３および第４の光増幅器を含み、 前記第３の位相遅れは、前記第５および第６の導波路に
対応する第５および第６の光増幅器を含み、 前記第４の位相遅れは、前記第７および第８の導波路に
対応する第７および第８の光増幅器を含み、 前記第５の位相遅れは、前記第９および第１０の導波路
に対応する第９および第１０の光増幅器を含むことを特
徴とする請求項１０記載の光コンピュータ。 - 【請求項１２】 前記第１および第２の入力信号の一方
がバイナリー１である場合、第３および第４の導波路の
うちの少なくとも一方が、前記第１および第２の入力信
号の一方からの光電力の（１／３）を受信し、前記第３
および第４の導波路の他方が、前記第１および第２の入
力信号の一方からの光電力の（２／３）を受信し、 前記ＳＵＭ出力信号および第３の入力信号のうちの一方
がバイナリー１である場合、前記第７および第８の導波
路のうちの少なくとも一方が、前記ＳＵＭ出力信号およ
び第３の入力信号のうちの一方からの光電力の（１／
３）を受信し、前記第７および第８の導波路のうちの他
方が、前記ＳＵＭ出力信号および第３の入力信号のうち
の前記他方からの光電力の（２／３）を受信することを
特徴とする請求項１１記載の光コンピュータ。 - 【請求項１３】 前記第１および第２のディバイダのう
ちの少なくとも一方が、少なくとも１つのＹジャンクシ
ョンデバイスを含むことを特徴とする請求項１２記載の
光コンピュータ。 - 【請求項１４】 前記少なくとも１つのＹジャンクショ
ンデバイスが、マルチモード干渉カプラを含むことを特
徴とする請求項１３記載の光コンピュータ。 - 【請求項１５】 前記第１および第２の光増幅器が、１
８０度の初期相対位相差を誘導し、 前記第３および第４の光増幅器が、０度の初期相対位相
差を誘導し、 前記第５および第６の光増幅器が、１８０度の初期相対
位相差を誘導し、 前記第７および第８の光増幅器が、０度の初期相対位相
差を誘導し、 前記第９および第１０の光増幅器が、０度の初期相対位
相差を誘導することを特徴とする請求項１１記載の光コ
ンピュータ。 - 【請求項１６】 データおよび光キー信号を受信するこ
とに応答してデータを暗号化するための光デバイスにお
いて、 第１および第２の導波路を有する少なくとも１つの干渉
計を含み、前記第１の導波路は、前記データおよび光キ
ー信号を受信し、前記第２の導波路は、位相を遅れさせ
られた前記データおよび前記光キー信号を受信するもの
であり、前記光デバイスは、前記第１と第２の導波路と
の間に１８０°の初期相対位相遅れを誘導し、前記光キ
ー信号からバイナリー１を受信することに応答して、前
記導波路間に１８０°の第１の追加的な相対位相遅れを
生じさせ、位相遅れさせられた前記光キー信号からのバ
イナリー１の受信に応答して、前記導波路間に１８０°
の第２の追加的な相対位相遅れを生じさせるための少な
くとも１つの光増幅器をさらに含むことを特徴とする光
デバイス。 - 【請求項１７】 前記第１および第２の導波路を隣り合
わせて、それから暗号化されたデータが生成される出力
ノードを作るＹジャンクションデバイスをさらに含むこ
とを特徴とする請求項１６記載の光デバイス。 - 【請求項１８】 前記Ｙジャンクションデバイスが、マ
ルチモード干渉カプラを含むことを特徴とする請求項１
７記載の光デバイス。 - 【請求項１９】 各導波路が、一体化された光増幅器を
含むことを特徴とする請求項１６記載の光デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/616,107 US6810407B1 (en) | 2000-07-14 | 2000-07-14 | Optical boolean logic devices for data encryption |
| US09/616107 | 2000-07-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002098931A true JP2002098931A (ja) | 2002-04-05 |
| JP2002098931A5 JP2002098931A5 (ja) | 2008-08-21 |
| JP4689889B2 JP4689889B2 (ja) | 2011-05-25 |
Family
ID=24468061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209036A Expired - Fee Related JP4689889B2 (ja) | 2000-07-14 | 2001-07-10 | 光デバイスおよび光コンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6810407B1 (ja) |
| EP (1) | EP1174759A1 (ja) |
| JP (1) | JP4689889B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274841B2 (en) | 2002-10-23 | 2007-09-25 | Japan Science And Technology Agency | Optical signal amplifying triode and optical signal transfer method, optical signal relay device, and optical signal storage device using the same |
| CN100368868C (zh) * | 2002-10-23 | 2008-02-13 | 独立行政法人科学技术振兴机构 | 光信号放大3端子装置 |
| JP2018036455A (ja) * | 2016-08-31 | 2018-03-08 | 日本電信電話株式会社 | 光論理回路 |
| WO2023032099A1 (ja) * | 2021-09-01 | 2023-03-09 | 日本電信電話株式会社 | 暗号システム、暗号装置、暗号方法、及びプログラム |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3779580B2 (ja) * | 2001-09-27 | 2006-05-31 | 株式会社東芝 | 信号処理方法及び装置、信号再生方法及び装置、記録媒体 |
| US20030112484A1 (en) | 2001-12-03 | 2003-06-19 | Dmitry Ponomarenko | Optical multi-gate device and method |
| GB2386728B (en) * | 2002-03-22 | 2006-08-23 | Corning Inc | All-optical gate |
| DE60328480D1 (de) * | 2002-05-09 | 2009-09-03 | Fujitsu Ltd | Optischer verstärker |
| US6711342B2 (en) * | 2002-05-29 | 2004-03-23 | Northrop Grumman Corporation | Optical random number generator and method of optically generating random numbers |
| ES2209629B1 (es) * | 2002-07-25 | 2005-04-01 | Universidad Politecnica De Valencia | Metodo y dispositivo para comparar dos secuencias de bits, en un entorno completamente optico. |
| US7346160B2 (en) * | 2003-04-23 | 2008-03-18 | Michaelsen David L | Randomization-based encryption apparatus and method |
| AU2003231345A1 (en) * | 2003-05-25 | 2004-12-13 | Lr Optics Inc. | Optical logical circuit element and method |
| AT502264B1 (de) * | 2004-04-22 | 2007-09-15 | Univ Wien Tech | Verfahren zum verarbeiten von daten in einem logischen system |
| US8428259B2 (en) * | 2005-06-09 | 2013-04-23 | General Dynamics Advanced Information Systems | Apparatus and method for all-optical encryption and decryption of an optical signal |
| US7417788B2 (en) * | 2005-11-21 | 2008-08-26 | Aditya Narendra Joshi | Optical logic device |
| US8355507B1 (en) * | 2008-03-03 | 2013-01-15 | Lockheed Martin Corporation | Optical switching and delay systems and methods for optical encryption and/or optical decryption |
| RU2463640C1 (ru) * | 2011-12-01 | 2012-10-10 | Михаил Александрович Аллес | Оптический вычислитель дополнения нечеткого множества |
| KR101414400B1 (ko) * | 2012-10-17 | 2014-07-02 | 한국과학기술원 | 빛의 반사 제어로 동작하는 광 로직 회로 및 그 광 로직 회로를 이용한 연산 장치 |
| US20220166613A1 (en) * | 2018-09-14 | 2022-05-26 | Cup Sciences, Inc. | Optical encryption terminal, cryptography key distribution system and method of generating cryptography keys in a cryptography key distribution system |
| US11240015B2 (en) * | 2018-09-14 | 2022-02-01 | Cup Sciences, Inc. | Optical encryption terminal, cryptography key distribution system and method of generating cryptography keys in a cryptography key distribution system |
| CN110086619B (zh) * | 2019-04-29 | 2020-10-30 | 北京邮电大学 | 密钥流生成方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202053A (ja) * | 1992-11-24 | 1994-07-22 | American Teleph & Telegr Co <Att> | 電子光学的方法及び装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984785A (en) | 1973-12-26 | 1976-10-05 | Gte Laboratories Incorporated | Optical logic device |
| US4262992A (en) | 1979-04-18 | 1981-04-21 | The United States Of America As Represented By The Director Of The National Security Agency | Variable integrated optical logic element |
| US4632518A (en) | 1984-07-31 | 1986-12-30 | Hughes Aircraft Company | Phase insensitive optical logic gate device |
| CA1298113C (en) | 1986-10-20 | 1992-03-31 | Nicholas John Doran | Optical device |
| US5073981A (en) | 1988-01-22 | 1991-12-17 | At&T Bell Laboratories | Optical communication by injection-locking to a signal which modulates an optical carrier |
| US4932739A (en) | 1989-09-25 | 1990-06-12 | At&T Bell Laboratories | Ultra-fast optical logic devices |
| US5208705A (en) | 1991-11-05 | 1993-05-04 | At&T Bell Laboratories | Optical linear feedback shift register |
| DE69404130T2 (de) | 1993-03-02 | 1997-12-11 | British Telecomm | Verfahren und vorrichtung zur erkennung von optisch kodierten signalen |
| US5644123A (en) | 1994-12-16 | 1997-07-01 | Rocky Mountain Research Center | Photonic signal processing, amplification, and computing using special interference |
| CA2210536C (en) | 1995-01-19 | 2000-09-26 | British Telecommunications Public Limited Company | Optical switch |
| DE19519735A1 (de) | 1995-06-02 | 1996-12-05 | Sel Alcatel Ag | Optisch gesteuertes optisches Koppelmodul, Verfahren zum optischen Steuern eines optischen Koppelnetzes und optisches Koppelnetz |
| FR2735637B1 (fr) * | 1995-06-13 | 1997-08-22 | France Telecom | Dispositif tout optique pour la regeneration d'un signal optique module selon un format rz |
| US5557699A (en) | 1995-06-30 | 1996-09-17 | The United States Of America As Represented By The Secretary Of The Air Force | Nlo waveguide "and" switch and method therefor |
| US5953421A (en) | 1995-08-16 | 1999-09-14 | British Telecommunications Public Limited Company | Quantum cryptography |
| US5696828A (en) | 1995-09-22 | 1997-12-09 | United Technologies Automotive, Inc. | Random number generating system and process based on chaos |
| US6388753B1 (en) * | 1996-03-14 | 2002-05-14 | Massachusetts Institute Of Technology | All-optical bit phase sensing and clock recovery apparatus and methods |
| US5694444A (en) | 1996-08-27 | 1997-12-02 | Lucent Technologies Inc. | Testable high count counter |
| US6005943A (en) | 1996-10-29 | 1999-12-21 | Lucent Technologies Inc. | Electronic identifiers for network terminal devices |
| US5966444A (en) | 1996-12-06 | 1999-10-12 | Yuan; Chuan K. | Method and system for establishing a cryptographic key agreement using linear protocols |
| US5822103A (en) * | 1996-12-19 | 1998-10-13 | Massachusetts Institute Of Technology | Signal generation using optical pulses |
| US5917638A (en) | 1997-02-13 | 1999-06-29 | Lucent Technologies, Inc. | Duo-binary signal encoding |
| US5864625A (en) | 1997-03-17 | 1999-01-26 | At&T Corp | Methods and apparatus for secure optical communications links |
| US5999283A (en) | 1997-05-19 | 1999-12-07 | Roberts; Kim Byron | Optical logic devices and methods |
| US6647163B2 (en) * | 2000-05-22 | 2003-11-11 | Shaowen Song | Optical memory apparatus and method |
-
2000
- 2000-07-14 US US09/616,107 patent/US6810407B1/en not_active Expired - Fee Related
-
2001
- 2001-01-22 EP EP01300517A patent/EP1174759A1/en not_active Ceased
- 2001-07-10 JP JP2001209036A patent/JP4689889B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202053A (ja) * | 1992-11-24 | 1994-07-22 | American Teleph & Telegr Co <Att> | 電子光学的方法及び装置 |
Non-Patent Citations (1)
| Title |
|---|
| J. LEUTHOLD ET AL., JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 17, no. 6, JPN6011003519, June 1999 (1999-06-01), pages 1056 - 1066, ISSN: 0001832785 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274841B2 (en) | 2002-10-23 | 2007-09-25 | Japan Science And Technology Agency | Optical signal amplifying triode and optical signal transfer method, optical signal relay device, and optical signal storage device using the same |
| CN100368868C (zh) * | 2002-10-23 | 2008-02-13 | 独立行政法人科学技术振兴机构 | 光信号放大3端子装置 |
| US7336871B2 (en) | 2002-10-23 | 2008-02-26 | Japan Science And Technology Agency | Optical signal amplifying triode and optical signal transfer method, optical signal relay device, and optical signal storage device using the same |
| US7343065B2 (en) | 2002-10-23 | 2008-03-11 | Japan Science And Technology Agency | Optical signal amplifying triode and optical signal transfer method, optical signal relay device, and optical signal storage device using the same |
| JP2018036455A (ja) * | 2016-08-31 | 2018-03-08 | 日本電信電話株式会社 | 光論理回路 |
| WO2023032099A1 (ja) * | 2021-09-01 | 2023-03-09 | 日本電信電話株式会社 | 暗号システム、暗号装置、暗号方法、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4689889B2 (ja) | 2011-05-25 |
| EP1174759A1 (en) | 2002-01-23 |
| US6810407B1 (en) | 2004-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4689889B2 (ja) | 光デバイスおよび光コンピュータ | |
| Ding et al. | High-dimensional quantum key distribution based on multicore fiber using silicon photonic integrated circuits | |
| Poustie et al. | All-optical binary half-adder | |
| US7236595B1 (en) | Integrated optics encryption device | |
| EP0972373B1 (en) | Method and apparatus for polarisation-insensitive quantum cryptography | |
| EP1995907A1 (en) | Quantum encryption transmission system and optical circuit | |
| Kumar | Implementation of all-optical NAND logic gate and half-adder using the micro-ring resonator structures | |
| Singh et al. | Interferometric architectures based all-optical logic design methods and their implementations | |
| Ramachandran et al. | Design and performance analysis of all-optical cascaded adder using SOA-based MZI | |
| Nair et al. | All-optical integrated parity generator and checker using an SOA-based optical tree architecture | |
| Han et al. | All-optical reconfigurable non-inverted logic gates with a single semiconductor optical amplifier | |
| Dong et al. | All-Optical 2$\times $2-Bit Multiplier at 40 Gb/s Based on Canonical Logic Units-based Programmable Logic Array (CLUs-PLA) | |
| Mukherjee | A method of implementation of frequency encoded all optical encryption decryption using four wave mixing | |
| Katti et al. | All optical new 3× 3 reversible logic gate using Mach–Zehnder interferometer | |
| Chattopadhyay et al. | Optical half and full adders using the nonlinear Mach–Zehnder interferometer | |
| Yang et al. | Demonstration of a directed optical comparator based on two cascaded microring resonators | |
| Saharia et al. | Elementary reflected code converter using a silicon nitride-based microring resonator | |
| Singh et al. | Photonic processing of all‐optical Johnson counter using semiconductor optical amplifiers | |
| Gayen et al. | Simultaneous all-optical basic arithmetic operations using QD-SOA-assisted Mach–Zehnder interferometer | |
| Bakhtiar et al. | All optical residue arithmetic with micro ring resonators and its application | |
| Chattopadhyay et al. | All‐optical 2's complement number conversion scheme without binary addition | |
| Sasikala et al. | Performance analysis and parameter optimization of all-optical encryption using the FWM effect in semiconductor optical amplifier | |
| Kumar et al. | High speed optical 4-bit twisted ring counter using electro-optic effect of Mach-Zehnder interferometer | |
| Teimoori et al. | Optical packet header processing using time-to-wavelength mapping in semiconductor optical amplifiers | |
| Qi et al. | Silicon reconfigurable electro-optical logic circuit enabled by a single-wavelength light input |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100628 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |