JP2002094405A - Satellite broadcast receiving system - Google Patents

Satellite broadcast receiving system

Info

Publication number
JP2002094405A
JP2002094405A JP2000282692A JP2000282692A JP2002094405A JP 2002094405 A JP2002094405 A JP 2002094405A JP 2000282692 A JP2000282692 A JP 2000282692A JP 2000282692 A JP2000282692 A JP 2000282692A JP 2002094405 A JP2002094405 A JP 2002094405A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
receiving
state
phase
demodulating
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000282692A
Other languages
Japanese (ja)
Other versions
JP3833457B2 (en )
Inventor
Hideo Tsumura
英郎 津村
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a satellite broadcast receiving system, which can always, keep optimal receiving performance, corresponding to the state of input signals. SOLUTION: A satellite broadcasting receiving system is equipped with a satellite broadcast receiving device 10, provided with an eight-phase PSK demodulating circuit 23 of an eight-phase PSK demodulating IC 20 and a signal state detecting circuit 12, which detects the state of input signals inputted through a receiving antenna 1 and a CPU 30, which changes an eight-phase PSK demodulating circuit 23 of an eight-phase PSK demodulating IC 20 in characteristics, corresponding to the state of input signals detected by the signal state detecting circuit 12.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、衛星放送受信システムに関するものであり、特に、ディジタル衛星放送受信用のセットトップボックス(Set top Box) もしくはB The present invention relates generally relates to satellite broadcast receiving system, in particular, set-top boxes for digital satellite broadcasting receiver (Set top Box) or B
S(broadcastingsatellite)あるいはCS(communicatio S (broadcastingsatellite) or CS (communicatio
n satellite) 内蔵TVに使用されるフロントエンドユニットを有する衛星放送受信部を備えた衛星放送受信システムに関するものである。 n satellite) relates satellite system comprising a satellite broadcast receiver having a front end unit for use in the internal TV.

【0002】 [0002]

【従来の技術】図14は、一例として8相PSK復調回路と誤り訂正回路とを内蔵した衛星放送受信用フロントエンドを有する衛星放送受信部を備えた衛星放送受信システムの概略構成を示すブロック図である。 BACKGROUND ART FIG. 14 is a block diagram showing a schematic configuration of a satellite system comprising a satellite broadcast receiver having an 8-phase PSK demodulating circuit and an error correction circuit and the satellite broadcast receiving front-end with a built-in as an example it is.

【0003】図14に示されるように、上記衛星放送受信システムは、受信アンテナ1と、周波数ダウンコンバータ2と、衛星放送受信部としての衛星放送受信装置1 [0003] As shown in FIG. 14, the satellite broadcast receiving system includes a receiving antenna 1, a frequency down-converter 2, a satellite broadcast receiving apparatus as the satellite broadcast receiving section 1
00と、マイクロコントローラ等のCPU101とを備えている。 00, and a CPU101 such as a microcontroller.

【0004】また、上記衛星放送受信装置100は、衛星放送受信用のフロントエンドユニットを備え、該衛星放送受信用のフロントエンドユニットは、周波数選局・ [0004] In addition, the satellite broadcasting receiving apparatus 100 includes a front end unit for the satellite broadcast reception, front-end unit for the satellite broadcast reception, frequency tuning,
I/Q復調回路11と、上記周波数選局・I/Q復調回路11からのI信号とQ信号とを受けて8相PSK(pha The I / Q demodulator circuit 11, I signal from the frequency tuning · I / Q demodulator circuit 11 and the Q signal and the receiving by 8-phase PSK (pha
se shift keying :位相シフトキーイング) 復調を行う8相PSK復調IC(integrated circuit:集積回路) se Shift keying: phase shift keying) 8-phase PSK demodulator IC for performing demodulation (integrated Circuit: Integrated Circuit)
20とを備えている。 And a 20.

【0005】上記フロントエンドユニットにおける8相PSK復調IC20は、外部、つまり、上記衛星放送受信装置100の外部に設けられたCPU101(マイクロコントローラ)によって制御される。 [0005] The 8-phase in the front-end unit PSK demodulation IC20 is external, that is, are controlled by the CPU101 provided on the outside of the satellite broadcasting receiver 100 (microcontroller). 図15は、上記従来の衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。 Figure 15 is a flowchart illustrating a method of controlling the front end unit for receiving satellite broadcasting in the conventional satellite broadcast receiving system.

【0006】上記従来の衛星放送受信用システムにおける衛星放送受信装置100において、受信性能を左右するパラメータ(例えば復調回路のPLLループフィルタの時定数)については、外部のCPU101からの制御データに基づいて、初期設定(S101)が行われた後、8相PSK復調IC20の特性、より具体的には、 [0006] In the satellite broadcasting receiver 100 in the conventional satellite broadcast receiving system, the influence of the reception performance parameters (e.g., time constant of the PLL loop filter of the demodulation circuit), based on the control data from the external CPU101 after being initialized (S101) is performed, the characteristics of the 8-phase PSK demodulating IC 20, and more specifically,
信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ)の設定(S10 Setting of the parameters determining the characteristics of a signal demodulating circuit 8-phase PSK demodulating circuit 23 (demodulation IC parameters) (S10
2)が行われて設定が完了する(S103)。 2) is performed by setting is completed (S103).

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、上記従来の衛星放送受信用システムにおいては、受信性能を左右するパラメータ(例えば復調回路のPLLループフィルタの時定数)については、初期設定として設定するのみで、その後特に外部からの制御は行われていない。 [SUMMARY OF THE INVENTION However, the above conventional satellite broadcast receiving system, the influence of the reception performance parameters (e.g., time constant of the PLL loop filter of the demodulation circuit), only set as the initial setting and then in particular control from the outside it is not performed.

【0008】このため、例えば、ある特定のパラメータ(復調ICパラメータ)に対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。 [0008] Thus, for example, there are a plurality of receiving performance as having conflicting tendency with each other with respect to a particular parameter (demodulation IC parameter), the reception performance is changed according to the state of the input signal If you like, when used as a state initialization parameters despite changes in the input signal, it would cause a reduction in reception performance depending on the condition of the input signal. このため、上記従来の衛星放送受信用システムでは、入力信号の状態に応じて常に最適な受信性能を保つことができない。 Therefore, in the conventional satellite broadcast receiving system can not be maintained at all times optimum reception performance in accordance with the state of the input signal.

【0009】本発明は、上記問題点に鑑みなされたものであり、その目的は、入力信号の状態に応じて常に最適な受信性能を保つことができる衛星放送受信用システムを提供することにある。 [0009] The present invention has been made in view of the above problems, its object is to provide a satellite broadcast receiving system which can maintain a constantly optimum reception performance in accordance with the state of the input signal .

【0010】 [0010]

【課題を解決するための手段】本発明に係る衛星放送受信システムは、上記の課題を解決するために、受信アンテナから入力された入力信号を復調する信号復調回路(例えば8相PSK復調回路等のPSK復調回路(I Satellite reception system according to the present invention SUMMARY OF THE INVENTION To solve the above problems, a signal demodulating circuit (e.g. 8-phase PSK demodulating circuit for demodulating an input signal input from the receiving antenna the PSK demodulating circuit (I
C))および上記受信アンテナから入力された入力信号の状態(例えば入力信号のC/N値あるいは復調された入力信号のBER値)を検出する信号状態検出回路を備えた衛星放送受信部(例えばディジタル衛星放送受信装置等の衛星放送受信装置)と、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部(例えばマイクロコントローラのCPU)とを備えていることを特徴としている。 C)) and the satellite broadcast receiving section having a signal state detection circuit for detecting the state of an input signal (BER values, for example of the input signal C / N value or demodulated input signal) from the receiving antenna (e.g. a satellite broadcast receiver) such as a digital satellite broadcasting receiver, the signal state in accordance with the state of the detected input signal detecting circuit control unit for changing the characteristics the signal demodulating circuit and a (e.g. microcontroller CPU) It is characterized in that it comprises.

【0011】上記の構成によれば、受信性能を左右する、信号復調回路の特性を、上記入力信号の状態に応じて変化させることにより、該信号復調回路の特性を、上記入力信号の状態に応じた最適な状態(特性値)に保つことができる。 [0011] According to the above structure, influence the reception performance, the characteristics of the signal demodulation circuit, by changing in accordance with the state of the input signal, the characteristics of the signal demodulation circuit, the state of the input signal it can be kept in accordance with the optimum state (characteristic value). このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Therefore, it is possible to always ensure optimum reception performance, resistant to rain attenuation and vibrations airwaves, it is possible to provide a satellite broadcast receiving system operates more stably.

【0012】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するPLLループフィルタの時定数を変化させることを特徴としている。 [0012] Satellite reception system according to the present invention, in order to solve the above problem, the control unit, the characteristics of the signal demodulation circuit in accordance with the state of the detected input signal with the signal condition detection circuit It is characterized by varying the time constant of the PLL loop filter to determine.

【0013】上記PLLループフィルタの時定数に対する耐ノイズ特性および耐振動特性は、互いに相反する傾向性を有している。 [0013] noise resistance and vibration resistance for the time constant of the PLL loop filter has a contradictory tendency to one another. このように、信号復調回路の特性を決定するある特定のパラメータに対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、 Thus, so that the plurality of receiving performance that have conflicting tendency with each other for a specific parameter for determining the characteristics of the signal demodulation circuit exists, the reception performance is changed according to the state of the input signal If such,
入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。 With the parameters were also initialized regardless of the change in state of the input signal as it is, thereby causing a reduction in reception performance depending on the condition of the input signal.

【0014】しかしながら、上記の構成によれば、上記制御部が上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するPLL [0014] However, according to the above configuration, PLL that the control unit determines the characteristics of the signal demodulation circuit according to the state of the input signal detected by the signal condition detection circuit
ループフィルタの時定数を変化させることで、上記信号復調回路の特性を、上記入力信号の状態に応じて変化させることができるので、常に最適な受信性能を確保することができる。 By changing the time constant of the loop filter, the characteristics of the signal demodulation circuit, it is possible to change according to the state of the input signal, always optimum reception performance can be ensured. このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Therefore, it is possible to always ensure optimum reception performance, resistant to rain attenuation and vibrations airwaves, it is possible to provide a satellite broadcast receiving system operates more stably.

【0015】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、 The satellite broadcasting reception system according to the present invention, in order to solve the above problems, the signal condition detection circuit,
上記受信アンテナから入力された入力信号のC/N値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて上記信号復調回路の特性を変化させることを特徴としている。 Detecting a C / N value of an input signal from the receiving antenna, the control unit may change the characteristics of the signal demodulation circuit in accordance with the C / N value of the detected input signal by the signal condition detection circuit It is characterized in that to.

【0016】つまり、上記衛星放送受信システムにおいて、上記信号状態検出回路が検出する入力信号の状態は、上記受信アンテナから入力された入力信号のC/N [0016] That is, in the satellite broadcasting reception system, the state of the input signal which the signal state detecting circuit detects the input signal input from the reception antenna C / N
値である。 Is the value.

【0017】入力信号に含まれるノイズ量は、入力信号のC/N値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。 The amount of noise included in the input signal can be accurately represented by the C / N value of the input signal, generally have contradictory tendencies each other and noise resistance characteristics and vibration resistance . このように、信号復調回路の特性を決定するある特定のパラメータに対して互いに相反する傾向性を有するような複数の受信性能が存在し、その受信性能が入力信号の状態に応じて変化するような場合、入力信号の状態の変化にも拘らず初期設定されたパラメータをそのまま用いると、入力信号の状態によっては受信性能の低下を引き起こすことになる。 Thus, so that the plurality of receiving performance that have conflicting tendency with each other for a specific parameter for determining the characteristics of the signal demodulation circuit exists, the reception performance is changed according to the state of the input signal case, when used as the initial configuration parameters despite changes in the state of the input signal, would cause a reduction in reception performance depending on the condition of the input signal.

【0018】しかしながら、上記の構成によれば、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のC/N値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて上記信号復調回路の特性を変化させることで、上記信号復調回路の特性を、上記入力信号のC/N値に応じて変化させることができる。 [0018] However, according to the above configuration, the signal state detection circuit detects the C / N value of the input signal input from the receiving antenna, the control unit is detected by the signal condition detection circuit depending on the C / N value of the input signal by changing the characteristics of the signal demodulation circuit, the characteristics of the signal demodulating circuit can be varied depending on the C / N value of the input signal.

【0019】例えば、初期のノイズ量に応じて設定されたパラメータでは耐振動特性が悪い場合であっても、天候の変化等の理由により、入力信号に含まれるノイズ量が変化した場合、上記入力信号のC/N値を検出し、この入力信号の状態の変化に応じて上記パラメータを変更することで、耐振動特性を改良することができる。 [0019] For example, in the parameter set according to the initial amount of noise even when poor vibration resistance, because of changes in the weather, if the amount of noise included in the input signal is changed, the input detecting a C / N value of the signal, by changing the above parameters in response to changes in state of the input signal, it is possible to improve the vibration resistance.

【0020】このため、上記入力信号のC/N値に応じて上記信号復調回路の特性を変化させることで、常に最適な受信性能を確保することができる。 [0020] Therefore, by changing the characteristics of the signal demodulation circuit in accordance with the C / N value of the input signal, always optimum reception performance can be ensured. このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Therefore, resistant to rain attenuation and vibrations airwaves can provide a more stable satellite systems operating.

【0021】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、 The satellite broadcasting reception system according to the present invention, in order to solve the above problems, the signal condition detection circuit,
上記受信アンテナから入力された入力信号のC/N値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて、上記信号復調回路の特性を決定するPLLループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることを特徴としている。 Detecting a C / N value of an input signal from the receiving antenna, the control unit in response to the C / N value of the detected input signal at the signal state detection circuit, the characteristic of the signal demodulation circuit the time constant of the PLL loop filter determining is characterized by changing to be small to the limit in a range not error occurs in the output signal of the pre-survey satellite broadcast receiver.

【0022】上述したように、入力信号に含まれるノイズ量は、入力信号のC/N値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。 [0022] As described above, the amount of noise included in the input signal can be accurately represented by the C / N value of the input signal, generally one another contradictory trends and noise resistance characteristics and vibration resistance have. 耐ノイズ特性は、上記衛星放送受信部の出力データにエラーが発生しない限界のノイズ量(限界ノイズ量)として表すことができる。 Anti-noise properties can be expressed as the amount of noise limit error in the output data of the satellite broadcast receiving section does not occur (critical amount of noise).
一方、耐振動特性は、上記衛星放送受信部の出力データにエラーが発生しない限界の振動量(限界振動量)として表すことができ、限界の振動量は限界の周波数変動量(限界周波数変動量)として表すことができる。 On the other hand, vibration resistance is vibration of limit errors in the output data of the satellite receiver is not generated can be expressed as (limit vibration amount), amount of vibration limit frequency variation limit (limit frequency variation it can be expressed as). そして、PLLループフィルタの時定数が小さくなると、限界周波数変動量は大きくなる傾向にある。 When the time constant of the PLL loop filter is reduced, the limit frequency variation tends to increase. すなわち、耐振動特性が良くなる。 That is, vibration resistance is improved.

【0023】このため、上記信号状態検出回路で検出された入力信号のC/N値(ノイズ量)に応じて、上記信号復調回路の特性を決定するPLLループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることで、常に最適な耐振動特性を得ることができる。 [0023] Therefore, depending on C / N value of the detected input signal by the signal condition detection circuit (amount of noise), the time constant of the PLL loop filter that determines the properties of the signal demodulation circuit, it is investigated in advance It was by changing to be small to the limit in a range where no error occurs in the output signal of the satellite broadcast receiver can obtain always optimal vibration resistance. このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Therefore, resistant to rain attenuation and vibrations airwaves can provide a more stable satellite systems operating.

【0024】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路は、 The satellite broadcasting reception system according to the present invention, in order to solve the above problems, the signal condition detection circuit,
上記受信アンテナから入力された入力信号の復調後のB B after demodulation of the input signal input from the reception antenna
ER値を検出し、上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のBER値に応じて上記信号復調回路の特性を変化させることを特徴としている。 Detecting the ER value, the control unit has been detected by the signal condition detection circuit is characterized by changing the characteristics of the signal demodulation circuit in accordance with the BER value of the demodulated input signal.

【0025】つまり、上記衛星放送受信システムにおいて、上記信号状態検出回路が検出する入力信号の状態は、復調された入力信号のBER値である。 [0025] That is, in the satellite broadcasting reception system, the state of the input signal which the signal state detecting circuit detects is the BER value of the demodulated input signal.

【0026】上記の構成によれば、受信性能を左右する、信号復調回路の特性を、復調された入力信号のBE [0026] According to the arrangement, influences the reception performance, the characteristics of the signal demodulation circuit, the demodulated input signal BE
R値に応じて変化させることにより、該信号復調回路の特性を、復調された入力信号のBER値に応じた最適な状態(特性値)に保つことができる。 By varying depending on the R value, it is possible to maintain the characteristics of the signal demodulation circuit, the optimum state (characteristic value) corresponding to the BER value of the demodulated input signal. このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Therefore, it is possible to always ensure optimum reception performance, resistant to rain attenuation and vibrations airwaves, it is possible to provide a satellite broadcast receiving system operates more stably.

【0027】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記制御部と衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスライン(例えばIICバスライン) The satellite broadcasting reception system according to the present invention, in order to solve the above problem, the control unit and the satellite receiver can transmit and receive data pulses and clock pulses between the bidirectional bus line (e.g. IIC bus line)
を備え、上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって上記信号復調回路の特性を変化させることを特徴としている。 Comprising a, the control unit is characterized by changing the characteristics of the signal demodulating circuit by transmitting and receiving the satellite broadcast receiving section and the data pulses and the clock pulses through the bi-directional bus lines.

【0028】つまり、上記衛星放送受信システムでは、 [0028] In other words, in the above-mentioned satellite broadcasting reception system,
上記制御部は、双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することで、上記衛星放送受信部における上記信号復調回路および信号状態検出回路の制御(外部制御)を行っている。 The control unit, by transmitting and receiving the satellite broadcast receiving section and the data pulse and the clock pulse via a bidirectional bus line, the control of the signal demodulation circuit and a signal state detection circuit in the satellite broadcast receiving section (external control) It is carried out.

【0029】上記の構成によれば、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部とで共通のバスライン(双方向バスライン)を使用するため、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部との間、具体的には、例えば上記制御部と上記信号復調回路との間並びに上記制御部と信号状態検出回路との間で検出結果や制御信号を遣り取りするための制御系統を新たに設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができる。 According to the above arrangement, in order to change the characteristics of the signal demodulation circuit, for using a common bus line (bi-directional bus line) between the controller and the satellite receiver, the signal demodulation in order to change the characteristics of the circuit, while between the control unit and the satellite broadcast receiving section, specifically, for example, and between the said control unit and the signal state detecting circuit of the control unit and the signal demodulation circuit in the detection results and the control signal there is no need to provide a control system for exchanging, it is possible to provide a simpler and less expensive satellite systems.

【0030】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記信号状態検出回路が、 The satellite broadcasting reception system according to the present invention, in order to solve the above problems, the signal condition detection circuit,
上記信号復調回路が有する信号状態検出機構(例えばC Signal state detecting mechanism in which the signal demodulation circuit has (e.g. C
/Nモニタレジスタ等)であることを特徴としてる。 / Is characterized in that N is a monitor register, etc.).

【0031】上記の構成によれば、入力信号の状態の検出に、上記信号復調回路が有する信号状態検出機構を使用するため、新たに入力信号の状態検出用の回路等を設ける必要が無いので、より簡素で安価な衛星放送受信システムを提供することができる。 According to the above configuration, the detection of the state of the input signals, for using the signal state detection mechanism the signal demodulation circuit has, there is no need to provide a circuit or the like for the state detection of the newly input signal , it is possible to provide a simpler and less expensive satellite systems.

【0032】本発明に係る衛星放送受信システムは、上記の課題を解決するために、上記衛星放送受信部が、上記信号状態検出回路と制御部との双方に接続され、上記制御部に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグ(例えばC/Nモニタフラグ)を備え、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させることを特徴としている。 The satellite broadcasting reception system according to the present invention, in order to solve the above problems, said satellite receiver is connected to both the said signal state detecting circuit and the control unit, to the control unit, said and a signal status output flag and outputs an interrupt signal based on the state of the input signal (e.g., C / N monitor flag), the control unit, the signal by the interrupt signal of a signal status output flag connected to the signal state detecting circuit It is characterized by changing the characteristics of the demodulation circuit.

【0033】上記入力信号の状態の検出は、例えば上記信号状態出力フラグのH/L信号によって上記制御部に対して割り込みをかけることで行われる。 [0033] Detection of the state of the input signal is performed by applying an interrupt to the control unit for example by H / L signal of the signal state output flag. この場合、上記制御部への入力信号が例えばH信号であるときにのみ割り込み制御がかかるようにすることで、上記制御部は、割り込み信号の有無によって、上記信号復調回路の特性を変化させることができるので、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができると共に、制御フローが簡略化されることにより、ソフトの設計が容易となり、上記制御部の負担も軽減されるため、より簡素で安価なシステムを提供することができる。 In this case, since the interrupt control so that according only when the input signal to the control unit is, for example, a H signal, and the control unit, the presence or absence of the interrupt signal, varying the characteristics of the signal demodulation circuit since it is always optimum reception performance can be secured, strongly rain attenuation and vibrations airwaves, more stable it is possible to provide a satellite broadcast receiving system that operates, simplified control flow by being, the design of the software is facilitated, since also reduced burden on the control portion, it is possible to provide a simple and inexpensive system.

【0034】 [0034]

【発明の実施の形態】〔実施の形態1〕本発明に係る実施の一形態について、図1〜図9に基づいて説明すれば、以下の通りである。 For PREFERRED EMBODIMENTS [Embodiment 1] an embodiment of the present invention with reference to FIGS. 1-9, are as follows. 図1は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。 Figure 1 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to the present embodiment.
以下、本実施の形態では、衛星放送受信システムとして、BSディジタル衛星放送受信システムを例に挙げて説明するものとする。 Hereinafter, in the present embodiment, as a satellite broadcast receiving system, shall be described by way of BS digital satellite broadcast receiving system as an example.

【0035】本実施の形態に係る衛星放送受信システムは、図1に示すように、衛星放送を受信する受信アンテナ1と、受信アンテナ1で受信された12GHz帯の高周波の受信信号を1GHz帯の第1中間周波数信号に周波数変換する周波数ダウンコンバータ2と、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信用のフロントエンドユニット(チューナ)を有する、衛星放送受信部としての衛星放送受信装置10と、上記衛星放送受信装置10におけるフロントエンドユニットを該衛星放送受信装置10の外部から制御する制御部とを備えている。 The satellite broadcasting reception system according to the present embodiment, as shown in FIG. 1, a receiving antenna 1 for receiving satellite broadcasting, the frequency of the received signal 12GHz band received by the receiving antenna 1 of 1GHz band a frequency down-converter 2 for frequency-converting the first intermediate frequency signal, having a front end unit for receiving satellite broadcasting having a built-in signal demodulation circuit and error correction circuit (tuner), satellite broadcast receiving apparatus as the satellite broadcast receiving unit 10 When, and a control unit for controlling the front end unit in the satellite broadcast receiving apparatus 10 from the outside of the satellite broadcast receiver 10. 該制御部としては、例えば、マイクロコントローラのCPU(central processing unit:中央演算処理装置)30が用いられる。 As the control unit, for example, a microcontroller of the CPU (central processing unit: a central processing unit) 30 is used.

【0036】上記衛星放送受信装置10は、衛星放送受信用のフロントエンドユニットを備え、該衛星放送受信用のフロントエンドユニットは、周波数選局・I/Q復調回路11と、信号状態検出回路12と、制御用インターフェース13とを備えると共に、上記周波数選局・I [0036] The satellite broadcast receiver 10 includes a front end unit for receiving satellite broadcasting, a front end unit for the satellite broadcast reception includes a frequency tuning · I / Q demodulator circuit 11, a signal state detection circuit 12 When, along with a control interface 13, the frequency tuning · I
/Q復調回路11からのI信号とQ信号とを受けてPS PS receives the I and Q signals from / Q demodulation circuit 11
K復調を行うPSK(phase shift keying :位相シフトキーイング) 復調IC(integrated circuit:集積回路)として、8相PSK復調IC20を備えている。 PSK performing K demodulated (phase shift keying: phase shift keying) demodulation IC: as (integrated circuit IC), and a 8-phase PSK demodulation IC 20.

【0037】上記周波数選局・I/Q復調回路11は、 [0037] The frequency tuning · I / Q demodulation circuit 11,
受信アンテナ1から入力された高周波の入力信号を選局、I/Q復調してディジタル復調すべきベースバンド信号(I信号およびQ信号)に変換して、上記8相PS Selecting a frequency of an input signal input from the receiving antenna 1, and converts and demodulates I / Q base band signal to be a digital demodulated (I signal and Q signal), the 8-phase PS
K復調IC20におけるA/D(analog to digital) コンバータ21・22に送出するようになっている。 Adapted to deliver the A / D (analog to digital) converter 21, 22 in the K demodulated IC 20. 受信アンテナ1から上記周波数選局・I/Q復調回路11への入力信号の入力は、周波数ダウンコンバータ2を介して行われる。 Input of the input signal from the receiving antenna 1 to the frequency tuning · I / Q demodulator circuit 11 is performed through the frequency down-converter 2.

【0038】信号状態検出回路12は、受信アンテナ1 The signal state detector circuit 12, the receiving antenna 1
から衛星放送受信部である上記衛星放送受信装置10に入力された入力信号の状態を検出するようになっている。 And detects the state of an input signal to the satellite broadcast receiving apparatus 10 is a satellite broadcast receiving unit from. 本実施の形態では、上記信号状態検出回路12は、 In this embodiment, the signal state detection circuit 12,
8相PSK復調IC20の前段に設けられ、受信アンテナ1で受信された入力信号は、周波数ダウンコンバータ2で1GHz帯の第1中間周波数信号に変換された後、 Provided before the 8-phase PSK demodulating IC 20, the input signal received by the receiving antenna 1 is converted to a first intermediate frequency signal of 1GHz band by the frequency down-converter 2,
2分配され、その一方が上記周波数選局・I/Q復調回路11に入力される一方、他方が該信号状態検出回路1 2 is distributed, while the other hand is input to the frequency tuning · I / Q demodulator circuit 11, the other is the signal state detection circuit 1
2に入力されるようになっている。 It is adapted to be input to the 2. 該信号状態検出回路12で検出された入力信号の状態、つまり、該信号状態検出回路12による検出結果は、制御用インターフェース13を介してCPU30によって検出される。 State of the signal state detection circuit 12 at the detected input signal, i.e., the detection result by said signal state detecting circuit 12 is detected by the CPU30 via the control interface 13.

【0039】上記8相PSK復調IC20は、上記周波数選局・I/Q復調回路11からの出力をアナログ/ディジタル変換して8相PSK復調回路23に送出するA [0039] The 8-phase PSK demodulation IC20 sends the output from the frequency tuning · I / Q demodulator circuit 11 to an analog / digital conversion to 8-phase PSK demodulating circuit 23 A
/Dコンバータ21・22と、A/Dコンバータ21・ A / D converter 21, 22, A / D converter 21,
22を介して上記周波数選局・I/Q復調回路11より出力されるベースバンド信号であるI/Q信号(I信号およびQ信号)をディジタル復調する8相PSK復調回路23と、誤り訂正を行うトレリスデコーダ24並びにリードソロモンデコーダ25と、周波数変調された搬送波の中からベースバンド信号を抽出する、閉ループで結ばれた、PLL回路26(位相比較器)、ループフィルタ27、およびVCO(voltage controlled oscillato 22 and the frequency tuning · I / Q demodulator circuit 11 baseband signal output from the a I / Q signal (I signal and Q signal) 8-phase PSK demodulating circuit 23 for digitally demodulating the via, the error correction a trellis decoder 24 and Reed-Solomon decoder 25 performs, extracts a baseband signal from a frequency modulated carrier wave, was tied in a closed loop, PLL circuit 26 (phase comparator), a loop filter 27, and VCO (Voltage Controlled oscillato
t:電圧制御発振器)回路28と、制御用インターフェース29とを備えたトランスポート回路からなり、周波数選局・I/Q復調回路11から出力されたベースバンド信号をA/D変換し、8相PSK復調回路23、トレリスデコーダ24、およびリードソロモンデコーダ25 t: a voltage controlled oscillator) circuit 28 consists of a transport circuit that includes a control interface 29, a baseband signal outputted from the frequency tuning · I / Q demodulator circuit 11 converts A / D, 8-phase PSK demodulating circuit 23, trellis decoder 24 and Reed-Solomon decoder 25,
によって、ディジタル復調した後、誤り訂正を行い、上記ベースバンド信号をエラー訂正されたディジタル信号に復調することで、トランスポートストリームデータとして出力するようになっている。 By, after the digital demodulation, performs error correction, by demodulating the digital signal corrected errors the baseband signal, and outputs the transport stream data.

【0040】A/Dコンバータ21は周波数選局・I/ [0040] A / D converter 21 is frequency tuning · I /
Q復調回路11のI信号出力端子に接続され、A/Dコンバータ22は周波数選局・I/Q復調回路11のQ信号出力端子に接続されている。 Is connected to the I signal output terminal of the Q demodulator circuit 11, A / D converter 22 is connected to the Q signal output terminal of the frequency tuning · I / Q demodulator 11.

【0041】また、上記8相PSK復調IC20におけるA/Dコンバータ21・22には、CPU30から、 Further, the A / D converter 21, 22 in the 8-phase PSK demodulation IC20 from CPU 30,
上記制御用インターフェース29およびPLL回路26 The control interface 29 and the PLL circuit 26
を介して受信チャネルの選局データに基づくパラメータ(復調ICパラメータ)に応じた局部発振信号が与えられ、これにより、8相PSK復調回路23の特性が決定されている。 Local oscillation signal corresponding to the parameter (demodulation IC parameter) based on the tuning data of the receiving channel through is given, whereby the characteristics of the 8-phase PSK demodulating circuit 23 is determined.

【0042】上記CPU30は、上記衛星放送受信装置10におけるフロントエンドユニットを該衛星放送受信装置10の外部から制御するようになっており、上記8 [0042] The CPU30 is adapted to control the front-end unit in the satellite broadcast receiving apparatus 10 from the outside of the satellite broadcast receiver 10, the 8
相PSK復調IC20に受信チャネルの選局データに基づく制御信号(局部発振信号)を与えると共に、上記信号状態検出回路12で検出された入力信号の状態に応じて上記8相PSK復調IC20に与える制御信号を変更することで、信号状態検出回路12で検出された入力信号の状態に応じて、信号復調回路である上記8相PSK With providing a phase PSK demodulation IC20 to a control signal based on the channel selection data receiving channels (local oscillation signal), the control given to the 8-phase PSK demodulator IC20 according to the state of the detected input signal with the signal condition detection circuit 12 by changing the signals, in accordance with the state of the detected input signal with the signal condition detection circuit 12, the 8-phase is a signal demodulation circuit PSK
復調回路23の特性を変化させるようになっている。 And it is adapted to change the characteristics of the demodulation circuit 23.

【0043】次に、本実施の形態に係る上記衛星放送受信システムの動作(受信方法)について以下に説明する。 Next, it will be described below the operation of the satellite broadcasting reception system according to the present embodiment (reception method). 受信アンテナ1で受信された信号(RF(radio fre Received by the receiving antenna 1 signal (RF (radio fre
quency:無線周波数)信号)、すなわち、衛生放送は、 quency: radio frequency) signal), ie, health broadcasting,
周波数ダウンコンバータ2を介して衛星放送受信装置1 Satellite broadcast receiving apparatus 1 via the frequency down-converter 2
0における周波数選局・I/Q復調回路11に入力される。 0 at the input to the frequency tuning · I / Q demodulator 11.

【0044】上記周波数ダウンコンバータ2は、図示しない低雑音増幅器、混合器(ミキサ)等を備え、受信アンテナ1で受信された12GHz帯の高周波の信号を、 [0044] The frequency down-converter 2, a low noise amplifier (not shown), provided with a mixer (mixer) or the like, a high-frequency signal of 12GHz band received by the receiving antenna 1,
低雑音増幅器で増幅した上で、混合器により1GHz帯にダウンコンバートして1GHz帯の第1中間周波数(IF:intermediate frequency) 信号とし、さらに増幅した上で衛星放送受信装置10に送る。 On amplified by the low noise amplifier, a first intermediate frequency of 1GHz band and down converted to 1GHz band by the mixer: the (IF intermediate frequency) signal, and sends the satellite broadcast receiver 10 in terms of the further amplified. 本実施の形態では、上記周波数ダウンコンバータ2から衛星放送受信装置10に送出された信号は該衛星放送受信装置10において2分配され、その一方が、該衛星放送受信装置1 In this embodiment, a signal sent out on the satellite receiver 10 from the frequency down-converter 2 is 2 distributed in the satellite broadcast receiver 10, one of, the satellite broadcast receiver 1
0の周波数選局・I/Q復調回路11に入力される。 Is input to the frequency tuning · I / Q demodulation circuit 11 0.

【0045】周波数選局・I/Q復調回路11は、周波数選局回路とI/Q復調回路(コンバータ)とからなり、上記周波数ダウンコンバータ2で12GHz帯から1GHz帯に変換された周波数(第1中間周波数信号) [0045] Frequency tuning · I / Q demodulator circuit 11 becomes from a frequency tuning circuit and the I / Q demodulator circuit (converter), the frequency down-converter 2 in converted from 12GHz band 1GHz band frequency (the first intermediate frequency signal)
の中から選局を行い、選局後の中間周波数をI/Q復調してディジタル復調すべきベースバンド信号に変換し、 It performs channel selection from among, converts the intermediate frequency after tuning to a baseband signal to be digitally demodulated by demodulating I / Q,
A/Dコンバータ21・22を介して上記8相PSK復調IC20に送出する。 Via an A / D converter 21, 22 is sent to the 8-phase PSK demodulation IC 20.

【0046】具体的には、上記周波数選局回路は、例えば、混合器(ミキサ)、局部発振器、帯域通過フィルタ、増幅器、I/Q復調器等(何れも図示せず)を備え、衛星放送受信装置10では、周波数選局・I/Q復調回路11にて、上記周波数ダウンコンバータ2で12 [0046] Specifically, the frequency tuning circuit includes, for example, a mixer (mixer), a local oscillator, band-pass filters, amplifiers, I / Q demodulator or the like (all not shown), Satellite in the receiving apparatus 10 at a frequency tuning · I / Q demodulator circuit 11, in the frequency down-converter 2 12
GHz帯から1GHz帯に変換された周波数(第1中間周波数信号)の中から選局を行い、混合器(ミキサ)にて、上記第1中間周波数信号を、希望チャネルに合わせた局部発振周波数と再度混合し、第1中間周波数信号と局部発振器からの局部発振信号との差の周波数を有する第2中間周波数(IF)信号(13.26MHzまたは402.78MHz)を得る。 Performs channel selection from among the GHz band converted frequency to 1GHz band (first intermediate frequency signal), a mixer at (mixer), the first intermediate frequency signal, and the local oscillation frequency to suit the desired channel again mixed to obtain a second intermediate frequency (IF) signal having a frequency difference between the local oscillation signal from the first intermediate frequency signal and a local oscillator (13.26MHz or 402.78MHz). 次いで、この第2中間周波数信号を、帯域通過フィルタ(例えば表面音響波フィルタ)によって帯域制限し、不要なスペクトラムを除去し、増幅器にて増幅した後、I/Q復調回路に送出する。 Then, the second intermediate frequency signal, and band limited by the band-pass filter (e.g., surface acoustic wave filters), to remove unnecessary spectrum, after amplifying by an amplifier, and sends the I / Q demodulator.

【0047】I/Q復調回路は、例えば、ダウンコンバート用の2つの混合器(ミキサ)、局部発振回路、90 The I / Q demodulator circuit, for example, two mixers for down-conversion (mixer), a local oscillation circuit, 90
度位相器等(何れも図示せず)を備えている。 It has degrees phase shifter or the like (all not shown). 周波数選局回路からの第2中間周波数信号は、2分配されて各混合器に入力される。 The second intermediate frequency signal from the frequency tuning circuit is input 2 is distributed to each mixer. また、第2中間周波数信号と略等しい周波数で発振する上記局部発振回路からの出力は2分配され、その一方が90度移相器を経由することによって得られた、互いに90度位相が異なる2つの信号(直交基準搬送信号、基準搬送信号)が上記各混合器に入力され、各混合器にて、2分配された上記第2中間周波数信号と混合されてベースバンド信号に周波数変換される。 Further, the output from the local oscillation circuit that oscillates at a frequency substantially equal to the second intermediate frequency signal is 2 distributed, while was obtained by passing through the 90-degree phase shifter, 90 ° different phases 2 One of the signal (orthogonal reference carrier signal, reference carrier signal) is input to each mixer, in each mixer, mixed with 2 distributed to the second intermediate frequency signal is frequency-converted into a baseband signal. つまり、一方の混合器では、2分配された第2中間周波数信号のうち、一方の第2中間周波数信号と直交基準搬送信号とが乗算され、他方の混合器では、2分配された第2中間周波数信号のうち、他方の第2中間周波数信号と基準搬送信号とがそれぞれ乗算される。 That is, in one mixer, of the second intermediate frequency signal which is 2 distributed, are multiplied one second intermediate frequency signal and a quadrature reference carrier signal, on the other hand mixer, 2 distributed second intermediate of the frequency signal, the second intermediate frequency signal and a reference carrier signal of the other and are respectively multiplied. これにより、I/Q復調回路では、第2中間周波数信号をベースバンド信号に周波数変換し、90度位相のずれた、I信号(1.5MHz)およびQ信号(0.5MHz)の2 Thus, the I / Q demodulator circuit, a second intermediate frequency signal and the frequency converted into a baseband signal, shifted by 90 degree phase, second I signal (1.5 MHz) and a Q signal (0.5 MHz)
つの信号(色差信号)を出力する。 One of the output signals (color difference signals).

【0048】このようにして変換されたベースバンド信号(色差信号)のうち、I信号はA/Dコンバータ21 [0048] Of this way converted baseband signal (color difference signals), I signal A / D converter 21
に入力され、Q信号はA/Dコンバータ22に入力され、それぞれアナログ/ディジタル変換されて8相PS Is input to, Q signals are input to the A / D converter 22, 8 phase PS each being an analog / digital converter
K復調回路23に送出される。 It is sent to K demodulation circuit 23.

【0049】そして、上記周波数選局・I/Q復調回路11より出力されたI/Q信号は、8相PSK復調回路23において8相PSK復調され、8相PSK復調データとしてトレリスデコーダ24に出力され、トレリス符号化8相PSK変調され、リードソロモンデコーダ25 [0049] The output I / Q signals from the frequency tuning · I / Q demodulator circuit 11 is 8-phase PSK demodulation in 8-phase PSK demodulating circuit 23, outputted to the trellis decoder 24 as 8-phase PSK demodulated data is, modulated trellis coded 8-phase PSK, the Reed-Solomon decoder 25
を介してトランスポートストリームデータとして衛星放送受信装置10より後段の回路に出力される。 Is output to the circuit at the rear stage from the satellite broadcast receiving apparatus 10 as a transport stream data through. このように、受信アンテナ1から入力された入力信号は、ディジタル復調された後、トレリスデコーダ24、リードソロモンデコーダ25等により、受信した放送形態に応じたデコードおよびエラー訂正が行われ、後段の回路に出力される。 Thus, the input signal input from the receiving antenna 1, after being digitally demodulated, trellis decoder 24, the Reed-Solomon decoder 25, etc., are performed decoding and error correction in accordance with the broadcasting style received, subsequent circuit It is output to.

【0050】上記8相PSK復調IC20は、該8相P [0050] The 8-phase PSK demodulation IC20 is the 8-phase P
SK復調IC20の動作を制御するための、図示しない制御情報用の制御情報ラインを通じて、衛星放送受信部である衛星放送受信装置10外部のCPU30によって、その動作が制御されている。 For controlling the operation of the SK demodulation IC 20, via the control information lines for control information (not shown), by a satellite broadcast receiving apparatus 10 outside the CPU30 is a satellite broadcast receiving unit, the operation is controlled.

【0051】上記8相PSK復調IC20には、CPU [0051] in the 8-phase PSK demodulation IC20 is, CPU
30から、例えば受信チャネルの選局データに基づく、 30, for example, based on the tuning data of the receiving channel,
上記8相PSK復調IC20(8相PSK復調回路2 The 8-phase PSK demodulation IC 20 (8-phase PSK demodulating circuit 2
3)の特性を決定するパラメータ(復調ICパラメータ)に応じた制御信号が与えられている。 Control signal corresponding to the parameter (demodulation IC parameter) to determine the characteristics of 3) is given. 該データは、 The data,
制御用インターフェース29を介してPLL回路26に入力される。 It is input to the PLL circuit 26 via the control interface 29. 該PLL回路26では、上記データに対応して、上記8相PSK復調IC20における8相PSK In the PLL circuit 26, in response to the data, 8-phase PSK in the 8-phase PSK demodulator IC20
復調回路23の特性を決定するパラメータ(復調ICパラメータ)の設定が行われ、該パラメータに応じた発振周波数の制御等が行われ、所望する選局チャネルの信号成分に発振周波数が一致するように制御されている。 Setting of the parameters determining the characteristics of the demodulation circuit 23 (demodulation IC parameters) is performed, control of oscillation frequency corresponding to the parameter is performed, so that the oscillation frequency matches the signal component of a desired channel selection channel It is controlled. P
LL回路26による制御結果は、A/Dコンバータ21 Control result by LL circuit 26, A / D converter 21
・22にてディジタル変換され、8相PSK復調回路2 - 22 digitally converted by an 8-phase PSK demodulating circuit 2
3に出力される。 Is output to the 3. これにより、上記A/Dコンバータ2 Thus, the A / D converter 2
1・22には、上記PLL回路26と閉ループを形成するVCO回路28からの局部発振信号が制御信号として与えられている。 The 1-22, a local oscillation signal from the VCO circuit 28 forming the PLL circuit 26 and the closed loop is given as the control signal.

【0052】一方、受信アンテナ1で受信され、上記周波数ダウンコンバータ2から衛星放送受信装置10に送出され、該衛星放送受信装置10において2分配された信号のうち、他方の信号は、該衛星放送受信装置10の信号状態検出回路12に入力される。 Meanwhile, received by the receiving antenna 1, are sent to the satellite broadcast receiver 10 from the frequency down-converter 2, of the two divided signals in the satellite broadcast receiver 10, and the other signal, the satellite broadcast is input to the signal state detecting circuit 12 of the receiver 10. 上記信号状態検出回路12もまた、該信号状態検出回路12の動作を制御するための、図示しない制御情報用の制御情報ラインを通じて、衛星放送受信装置10外部のCPU30によって、その動作が制御されている。 Also the signal state detecting circuit 12, for controlling the operation of the signal condition detection circuit 12, through the control information lines for control information (not shown), by CPU30 satellite broadcast receiving apparatus 10 outside the operation is controlled there.

【0053】該信号状態検出回路12に受信アンテナ1 [0053] received the signal state detecting circuit 12 Antenna 1
からの入力信号が入力されると、該信号状態検出回路1 When the input signal from the input, the signal state detection circuit 1
2では、入力された入力信号の状態の検出が行われる。 In 2, the detection of the state of an input signal is performed.
この検出結果は、制御用インターフェース13を介してCPU30に出力され、該CPU30において検出される。 The detection result is output to the CPU 30 via the control interface 13, it is detected in the CPU 30.

【0054】CPU30では、信号状態検出回路12で検出された入力信号の状態から、受信性能を左右するパラメータである、8相PSK復調回路23の特性を決めるパラメータ値として現在設定されているパラメータ値が入力信号の状態に最適な値かどうかを判定し、この判定結果に応じて、8相PSK復調回路23の特性、具体的には、該8相PSK復調回路23の特性を決定するパラメータを最適な値に制御する。 [0054] In CPU 30, from the state of the detected input signal with the signal condition detection circuit 12, an influence parameter reception performance, the parameter values ​​that are currently set as the parameter value for determining the characteristics of the 8-phase PSK demodulating circuit 23 There is judged whether the optimum value of the state of the input signal, in accordance with this determination result, the characteristics of the 8-phase PSK demodulating circuit 23, specifically, the parameter that determines the characteristics of the 8-phase PSK demodulating circuit 23 controlled to the optimum value.

【0055】CPU30は、上記判定結果に応じて、8 [0055] CPU30 is, in accordance with the judgment result, 8
相PSK復調IC20の制御用インターフェース29を介してPLL回路26に入力するデータを変更する。 Changing the data to be input to the PLL circuit 26 via the control interface 29 of the phase PSK demodulation IC 20. これにより、上記A/Dコンバータ21・22には、上記信号状態検出回路12で検出された入力信号の状態に応じた局部発振信号が与えられる。 Thus, the A / D converter 21, 22, a local oscillation signal according to the state of the detected input signal with the signal condition detection circuit 12 is provided.

【0056】本実施の形態では、このように、上記信号状態検出回路12にて受信アンテナ1から入力された入力信号の状態を検出し、該検出結果に基づいて8相PS [0056] In this embodiment, thus, detects the state of the input signal input from the receiving antenna 1 in the signal condition detection circuit 12, 8-phase PS on the basis of the detection result
K復調回路23の特性を最適な値に制御することで、常に最適な受信性能を確保することができるようになっている。 By controlling the optimum value characteristic of K demodulation circuit 23, so that it is possible to ensure a constantly optimum reception performance.

【0057】次に、図2に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、上記衛星放送受信装置10の8相P Next, with reference to the flowchart shown in FIG. 2, as a method of controlling the front end unit for receiving satellite broadcasting satellite receiver with a built-in signal demodulation circuit and an error correction circuit, the satellite broadcast receiver 10 8 phase P
SK復調IC20の特性制御について以下に説明する。 Characteristics control of SK demodulation IC20 described below.

【0058】上記フロントエンドユニットでは、先ず、 [0058] In the front-end unit, first of all,
図2に示すように、外部のCPU30からの制御データに基づいて、初期設定(S1)を行った後、8相PSK As shown in FIG. 2, on the basis of the control data from the external CPU 30, after performing the initial setting (S1), 8-phase PSK
復調IC20の特性、より具体的には、信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ)の設定が行われる(S2)。 Characteristics of the demodulation IC 20, more specifically, setting the parameters for determining the characteristics of a signal demodulating circuit 8-phase PSK demodulating circuit 23 (demodulation IC parameter) is performed (S2).

【0059】次に、信号状態検出回路12で、入力信号の状態を検出し(S3)、現在設定されているパラメータ(復調ICパラメータ)の値が、検出された入力信号の状態に最適な値かどうかを判定(復調ICパラメータ判定)する(S4)。 Next, the signal state detection circuit 12 detects the state of the input signal (S3), the value of the parameter (demodulation IC parameter) that is currently set, the optimum value of the state of the detected input signal whether the determination (demodulation IC parameter determination) (S4).

【0060】S4で判定結果がNGであれば、パラメータ設定を変更し(S7)、再びS2に戻って復調ICパラメータを設定し、入力信号の状態検出(S3)、復調ICパラメータ判定(S4)を、S4で判定結果がOK [0060] the S4 determination result if NG, change the parameter setting (S7), sets the demodulation IC parameters back to S2 again, the input signal state detecting (S3), demodulating IC parameter determining (S4) the determination result in S4 is OK
となるまで繰り返す。 Repeat until.

【0061】一方、S4で、判定結果がOKとなった場合は、設定を完了し(S5)、以降、次にパラメータが変更されるまで、S5で設定されたパラメータを用いて信号の受信が行われる。 [0061] On the other hand, in S4, if the determination result is OK, the complete set (S5), thereafter, until the next parameter is changed, the reception of the signal by using the parameters set in S5 is It takes place.

【0062】S5で設定が完了すると、上記信号状態検出回路12は、待機状態に入る(S6)。 [0062] If in S5 setting is completed, the signal state detection circuit 12 enters a standby state (S6). そして、定期的にS3に戻って入力信号の状態の検出を行い、復調I Then, a detection of the state of the input signal back to regular S3, demodulation I
Cパラメータ判定(S4)を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。 By performing the C parameter determination (S4), always optimal parameter values ​​are set with respect to the time axis.

【0063】次に、上記パラメータとして、8相PSK Next, as the above parameters, 8-phase PSK
復調IC20のループフィルタ27の時定数の設定を行う場合を例に挙げて、上記衛星放送受信装置10の8相PSK復調IC20の特性制御について以下に説明する。 The case of setting the time constant of the loop filter 27 of the demodulation IC20 as an example will be described below characteristic control of 8-phase PSK demodulating IC20 of the satellite broadcast receiver 10. 8相PSK復調IC20のループフィルタ27(P Loop filter 27 of 8-phase PSK demodulation IC 20 (P
LLループフィルタ)は、PLL回路26の出力に含まれる高周波成分や雑音(ノイズ)を取り除くと共に、外部信号捕獲後のロックの持続(保持)を行うようになっており、該ループフィルタ27の時定数は、該ループフィルタ27の時定数に対する耐ノイズ特性および耐振動特性を考慮して決定される。 LL loop filter), as well as removing high-frequency components and noise (noise) included in the output of the PLL circuit 26 are adapted to provide sustained lock after external signal acquisition (holding) time of the loop filter 27 constant is determined in consideration of noise resistance and vibration resistance for the time constant of the loop filter 27. これら両特性は、互いに相反する傾向性を有している。 Both of these characteristics have a contradictory tendency to one another.

【0064】図3は、図1に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートであり、ここでは、 [0064] Figure 3 is another flowchart illustrating a method of controlling the front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG. 1, here,
入力信号に応じて8相PSK復調IC20のループフィルタ27の時定数を変更する場合における8相PSK復調IC20の特性制御について説明する。 Characteristics control of 8-phase PSK demodulation IC20 in the case of changing the time constant of the loop filter 27 of 8-phase PSK demodulator IC20 is described in accordance with an input signal. この場合、上記フロントエンドユニットでは、先ず、図3に示すように、外部のCPU30からの制御データに基づいて、初期設定(S11)が行われた後、8相PSK復調IC2 In this case, in the front-end unit, first, as shown in FIG. 3, on the basis of the control data from the external CPU 30, after the initial setting (S11) has been performed, 8-phase PSK demodulation IC2
0(8相PSK復調回路23)の特性を決めるループフィルタ27(PLLループフィルタ(復調ICループフィルタ))の時定数の設定が行われる(S12)。 0 setting of the time constant of the loop filter 27 that determines the characteristics of the (8-phase PSK demodulating circuit 23) (PLL loop filter (demodulation IC loop filter)) is performed (S12).

【0065】次に、信号状態検出回路12で、入力信号の状態を検出し(S13)、現在設定されている復調I Next, the signal state detection circuit 12 detects the state of the input signal (S13), demodulation is currently set I
Cループフィルタ時定数、すなわち、外部のCPU30 C loop filter time constant, i.e., outside the CPU30
からの制御データに基づいて現在8相PSK復調IC2 Currently 8-phase PSK demodulation IC2 based on the control data from the
0のループフィルタ27で設定されている時定数が、信号状態検出回路12で検出された入力信号の状態に最適な値かどうかを判定する(S14)。 0 time constant of which is set by the loop filter 27 determines whether the optimal value of the state of the detected input signal with the signal condition detection circuit 12 (S14).

【0066】S14で判定結果がNGであれば、時定数を変更し(S17)、再びS12に戻って復調ICループフィルタの時定数を設定し、入力信号の状態検出(S [0066] If the determination result is NG in S14, when to change the constant (S17), sets the time constant of the demodulation IC loop filter back to S12 again, the input signal state detecting (S
13)、復調ICループフィルタの時定数判定(S1 13), constant determination time of the demodulation IC loop filter (S1
4)を、S14で判定結果がOKとなるまで繰り返す。 4) is repeated until the determination result becomes OK at S14.

【0067】一方、S14で、判定結果がOKとなった場合は、設定を完了し(S15)、以降、次にパラメータが変更されるまで、S15で設定されたパラメータを用いて信号の受信が行われる。 [0067] On the other hand, in S14, if the determination result is OK is to complete the configuration (S15), and later, until the next parameter is changed, the reception of the signal by using the parameters set in S15 It takes place.

【0068】S15で設定が完了すると、上記信号状態検出回路12は、待機状態に入る(S16)。 [0068] If S15 the setting is completed, the signal state detection circuit 12 enters a standby state (S16). そして、 And,
定期的にS13に戻って入力信号の状態の検出を行い、 It performs detection of the state of the input signal back to the regular S13,
復調ICループフィルタ時定数の判定(S14)を行うことにより、時間軸に対して常に最適な時定数が設定される。 By performing the determination (S14) demodulation IC loop filter time constant is set always optimum time constant with respect to the time axis.

【0069】このように、入力信号の状態に基づいて、 [0069] Thus, based on the state of the input signal,
受信性能を左右する、8相PSK復調IC20の特性、 Affects the reception performance, characteristics of 8-phase PSK demodulation IC 20,
特に、8相PSK復調回路23の特性を決めるパラメータ(例えばループフィルタ27の時定数)を外部からの制御によって変化させて該パラメータ(例えばループフィルタ27の時定数)が最適な時定数となるように制御することで、入力信号の状態に応じた最適な受信性能を確保することができる。 In particular, 8-phase PSK (time constant for example the loop filter 27) is changed by an external control parameters that determine the characteristics of the demodulation circuit 23 the parameters (time constant of for example the loop filter 27) such that is the optimum time constant by controlling, it is possible to ensure optimum reception performance according to the state of the input signal. また、本実施の形態によれば、 Further, according to this embodiment,
上記パラメータ(例えばループフィルタ27の時定数) The above parameters (e.g. time constant of the loop filter 27)
の変更を定期的に行い、該時定数が時間軸に対して最適な時定数となるように制御することで、時間軸に対して、常に最適な受信性能を確保することができる。 The changes regularly performed, by controlling so that the time constant is the optimal time constant with respect to the time axis, it is possible to secure the time axis, always optimum reception performance.

【0070】なお、上記の説明では、入力信号の状態に基づいてループフィルタ27の時定数を変化させる構成としたが、その他、ループフィルタ27の定数を変更することで、キャプチャレンジ、ロック時の位相誤差、アクイジション時間、ジッタ等、その系における最適な状態を求めることができる。 [0070] In the above description, a configuration for changing the time constant of the loop filter 27 based on the state of the input signal, other, by changing the constant of the loop filter 27, the capture range, the time of locking phase error, acquisition time, jitter, etc., it is possible to obtain an optimum condition in the system.

【0071】また、本実施の形態において、上記信号状態検出回路12が検出する入力信号の状態とは、8相P [0071] Further, in this embodiment, the state of the input signal which the signal state detecting circuit 12 detects, 8 phase P
SK復調IC20の特性を変更するパラメータ、つまり、受信性能を左右するパラメータの変更に用いられることで該パラメータに影響を及ぼす、入力信号の特性値を示す。 Parameters to change the characteristics of the SK demodulation IC 20, i.e., affect the parameters be used to change the affect receiver performance parameters, showing characteristic values ​​of an input signal.

【0072】該入力信号の状態(特性値)としては、例えば、入力信号のC/N(電送路の1Hzあたりの受信電力(dBm/Hz)/雑音電力密度(dBm)比)の状態(C/N値)や、復調された入力信号のBER(bit [0072] As the state of the input signal (characteristic value), for example, the state of the input signal C / N (receiving power per the electrical path 1 Hz (dBm / Hz) / noise power density (dBm) ratio) (C / N value) and, BER of the demodulated input signal (bit
error rate :ビット誤り率)の状態(BER値)等が挙げられる。 error rate: Condition (BER value), and the bit error rate) are mentioned.

【0073】すなわち、本実施の形態に係る上記衛星放送受信システムは、衛星放送受信装置10として、例えば、図4に示すように、上記信号状態検出回路12が、 [0073] That is, the satellite broadcasting reception system according to the present embodiment, as the satellite broadcast receiver 10, for example, as shown in FIG. 4, the signal state detection circuit 12,
入力信号のC/N値を検出するC/N値検出回路12a C / N value detection circuit 12a for detecting a C / N value of the input signal
を有する衛星放送受信装置を備えた構成を有している。 And it has a configuration with a satellite broadcast receiving apparatus having a.

【0074】該衛星放送受信装置10では、上記信号状態検出回路12により、入力信号の状態として、入力信号におけるC/N値が検出される。 [0074] In the satellite broadcast receiving apparatus 10, by the signal condition detection circuit 12, as the state of the input signal, C / N value is detected in the input signal. この結果、CPU3 As a result, CPU3
0による復調ICパラメータの判定は、入力信号におけるC/N値に基づいて行われ、復調ICパラメータは、 Determination of the demodulation IC parameters by 0 is performed based on the C / N value in the input signal, the demodulation IC parameters,
入力信号におけるC/N値に応じて変更されるようになっている。 It is adapted to be changed in accordance with the C / N value in the input signal. なお、図4に示す衛星放送受信システムにおける信号状態検出回路12の内部の構成以外の構成並びに動作は、図1に示す衛星放送受信システムと同じであるため、ここではその説明を省略する。 Incidentally, configuration and operation other than the internal configuration of the signal state detecting circuit 12 in a satellite broadcast receiving system shown in FIG. 4 is the same as the satellite broadcast receiving system shown in FIG. 1, a description thereof will be omitted.

【0075】次に、図5に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図4に示す衛星放送受信装置10の8相PSK復調IC20の特性制御、つまり、復調IC Next, with reference to the flowchart shown in FIG. 5, as a control method for a front end unit for receiving satellite broadcasting satellite receiver with a built-in signal demodulation circuit and an error correction circuit, satellite shown in FIG. 4 characteristic control of 8-phase PSK demodulator IC20 of device 10, i.e., the demodulation IC
パラメータを、入力信号におけるC/N値に応じて変更する場合における8相PSK復調IC20の特性制御について以下に説明する。 Parameters, described characteristic control of 8-phase PSK demodulation IC20 in the case of change in response to the C / N value below the input signal.

【0076】この場合、上記フロントエンドユニットでは、先ず、図5に示すように、外部のCPU30からの制御データに基づいて、初期設定(S21)が行われた後、8相PSK復調IC20の特性、より具体的には、 [0076] In this case, in the front-end unit, as shown in FIG. 5, on the basis of the control data from the external CPU 30, after the initial setting (S21) has been performed, the 8-phase PSK demodulator IC20 characteristics and, more specifically,
信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ)の設定が行われる(S22)。 Setting of the parameters determining the characteristics of a signal demodulating circuit 8-phase PSK demodulating circuit 23 (demodulation IC parameter) is performed (S22).

【0077】次に、信号状態検出回路12におけるC/ [0077] Next, C in the signal condition detection circuit 12 /
N値検出回路12aで、入力信号のC/N値を検出し(S23)、現在設定されているパラメータ(復調IC In N value detecting circuit 12a, detecting the C / N value of the input signal (S23), the parameters currently set (demodulation IC
パラメータ)の値が、検出されたC/N値に対して最適な値かどうかを判定(復調ICパラメータ判定)する(S24)。 The value of the parameter), the optimal value whether the determination (demodulation IC parameter determination) for the detected C / N value (S24).

【0078】S24で判定結果がNGであれば、復調I If [0078] the determination result is NG in S24, demodulated I
Cパラメータの設定を変更し(S27)、再びS22に戻って復調ICパラメータを設定し、入力信号のC/N Change the setting of C parameters (S27), sets the demodulation IC parameter returns to S22 again, the input signal C / N
値検出(S23)、復調ICパラメータ判定(S24) Value detection (S23), a demodulation IC parameter determination (S24)
を、S24で判定結果がOKとなるまで繰り返す。 The repeated until the determination result becomes OK at S24.

【0079】一方、S24で、判定結果がOKとなった場合は、復調ICパラメータの設定を完了し(S2 [0079] On the other hand, in S24, if the determination result is OK is to complete the configuration of the demodulation IC parameters (S2
5)、以降、次にパラメータが変更されるまで、S25 5), and later, until the next parameter is changed, S25
で設定されたパラメータを用いて信号の受信が行われる。 Reception of the signal is performed using the set parameters in.

【0080】S25で設定が完了すると、上記信号状態検出回路12は、待機状態に入る(S26)。 [0080] If S25 the setting is completed, the signal state detection circuit 12 enters a standby state (S26). そして、 And,
定期的にS23に戻って入力信号のC/N値の検出を行い、復調ICパラメータ判定(S24)を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。 Returning to regularly S23 performs detection of C / N value of the input signal, by performing demodulation IC parameter determination (S24), always optimal parameter values ​​are set with respect to the time axis. 従って、常に最適な受信性能を確保することが可能となる。 Therefore, it becomes possible to ensure a constantly optimum reception performance.

【0081】上記復調ICパラメータとしては、例えば、図3に示したように、8相PSK復調IC20(8 [0081] As the demodulation IC parameters, for example, as shown in FIG. 3, 8-phase PSK demodulation IC 20 (8
相PSK復調回路23)の特性を決めるループフィルタ27(PLLループフィルタ(復調ICループフィルタ))の時定数が挙げられる。 The time constant and the like of the loop filter 27 which determines the characteristics of the phase PSK demodulating circuit 23) (PLL loop filter (demodulation IC loop filter)).

【0082】そこで、次に、図6に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図4に示す衛星放送受信装置10の8相PSK復調IC20の特性制御において、 [0082] Accordingly, next, with reference to the flowchart shown in FIG. 6, as a control method for a front end unit for receiving satellite broadcasting satellite receiver with a built-in signal demodulation circuit and an error correction circuit, satellite shown in FIG. 4 in characteristic control of 8-phase PSK demodulating IC20 of the broadcast receiving apparatus 10,
8相PSK復調IC20のループフィルタ27(PLL Loop filter 27 of 8-phase PSK demodulation IC 20 (PLL
ループフィルタ(復調ICループフィルタ))の時定数を、入力信号におけるC/N値に応じて変更する場合における8相PSK復調IC20の特性制御について以下に説明する。 The time constant of the loop filter (demodulation IC loop filter)), described characteristic control of 8-phase PSK demodulation IC20 in the case of change in response to the C / N value below the input signal.

【0083】この場合、上記フロントエンドユニットでは、先ず、図6に示すように、外部のCPU30からの制御データに基づいて、初期設定(S31)の後、8相PSK復調IC20の特性、より具体的には、信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ)の設定が行われる(S3 [0083] In this case, in the front-end unit, first, as shown in FIG. 6, on the basis of the control data from the external CPU 30, after the initial setting (S31), the characteristics of the 8-phase PSK demodulating IC 20, and more specifically the, the setting of the parameters that determine the characteristics of a signal demodulating circuit 8-phase PSK demodulating circuit 23 (demodulation IC parameter) is performed (S3
2)。 2).

【0084】次に、信号状態検出回路12で、入力信号のC/N値を検出し(S33)、現在設定されている復調ICループフィルタの時定数が、検出されたC/N値に対して最適な値かどうかを判定する(S34)。 [0084] Next, with the signal condition detection circuit 12 detects a C / N value of the input signal (S33), the time constant of the demodulation IC loop filter that is currently selected, with respect to the detected C / N value It determines whether or not the optimum value Te (S34).

【0085】S34で判定結果がNGであれば、復調I If the [0085] decision result is NG in S34, demodulation I
Cパラメータの設定を変更し(S37)、再びS32に戻って復調ICループフィルタの時定数を設定し、入力信号のC/N値検出(S33)、復調ICループフィルタの時定数判定(S34)を、S34で判定結果がOK Change the setting of C parameters (S37), again returns to S32 to set the time constant of the demodulation IC loop filter, the input signal C / N value detection (S33), the constant determining the time of the demodulation IC loop filter (S34) the determination result in S34 is OK
となるまで繰り返す。 Repeat until.

【0086】一方、S34で、判定結果がOKとなった場合は、復調ICループフィルタの時定数の設定を完了し(S35)、以降、次に復調ICループフィルタの時定数が変更されるまで、S35で設定されたパラメータを用いて信号の受信が行われる。 [0086] On the other hand, in S34, if the determination result is OK completes the setting of the time constant of the demodulation IC loop filter (S35), and later, until the next time constant of the demodulation IC loop filter is changed , reception of the signal is performed using the parameters set in S35.

【0087】S35で設定が完了すると、上記信号状態検出回路12は、待機状態に入る(S36)。 [0087] If S35 the setting is completed, the signal state detection circuit 12 enters a standby state (S36). そして、 And,
定期的にS33に戻って入力信号のC/N値の検出を行い、復調ICループフィルタの時定数の判定(S34) Periodically returns to S33 perform the detection of C / N value of the input signal, determining the time constant of the demodulation IC loop filter (S34)
を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。 By performing, at all times the optimum parameter values ​​are set with respect to the time axis.

【0088】ここで、信号復調回路(IC)のPLLループフィルタの時定数に対する耐ノイズ特性および耐振動特性の一例として、8相PSK復調IC20のループフィルタ27の時定数に対する耐ノイズ特性および耐振動特性の一例を図7に示す。 [0088] Here, as an example of the anti-noise characteristics and vibration resistance for the time constant of the PLL loop filter signal demodulating circuit (IC), noise immunity and resistance to vibration on a time constant of the loop filter 27 of 8-phase PSK demodulator IC20 an example of the characteristic shown in FIG. 図7に示されるように、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。 As shown in FIG. 7, generally they have contradictory tendencies each other and noise resistance characteristics and vibration resistance. 耐ノイズ特性は時定数が大きくなる程良くなる傾向にあり、逆に、耐振動特性は時定数が小さくなる程良くなる傾向にある。 Anti-noise characteristics tend to be improved enough time constant is increased, conversely, anti-vibration characteristics tends to be improved enough time constant becomes smaller.

【0089】耐ノイズ特性は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部(この場合は衛星放送受信装置10)の出力データにエラーが発生しない限界のノイズ量(限界ノイズ量)として表すことができる。 [0089] anti-noise properties, the satellite broadcast receiver having a built-in signal demodulation circuit and an error correction circuit noise amount limit no error occurs in the output data (the satellite broadcast receiver 10 in this case) as the (limit the amount of noise) it can be expressed. したがって、図7に示すように、小さい時定数に対しては限界ノイズ量は小さくなる。 Accordingly, as shown in FIG. 7, the limit amount of noise relative to the small time constant becomes smaller. すなわち、耐ノイズ特性が悪くなる。 That is, noise resistance is deteriorated. 逆に、大きい時定数に対しては限界ノイズ量は大きくなる。 Conversely, the limit amount of noise relative to the time constant of greater increases. すなわち、耐ノイズ特性が良くなる。 That is, noise resistance is improved. 入力信号に含まれるノイズ量は、入力信号のC/N Amount of noise included in the input signal, the input signal C / N
値によって正確に表すことができる。 It can be accurately represented by the value.

【0090】一方、耐振動特性は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部(この場合は衛星放送受信装置10)の出力データにエラーが発生しない限界の振動量(限界振動量)として表すことができる。 [0090] On the other hand, anti-vibration characteristics, the satellite broadcast receiver having a built-in signal demodulation circuit and an error correction circuit vibration amount limit no error occurs in the output data (the satellite broadcast receiver 10 in this case) (limit vibration amount it can be expressed as). 振動は結果的にフロントエンドユニット内部の1/ Vibrations resulting in the front end inside the unit 1 /
Q信号の周波数変動をもたらすため、限界の振動量は限界の周波数変動量(限界周波数変動量)として表すことができる。 To provide a frequency variation of the Q signal, the vibration amount limit can be expressed as a frequency variation limit (limit frequency variation). したがって、図7に示すように、小さい時定数に対しては限界周波数変動量は大きくなる。 Accordingly, as shown in FIG. 7, the limit frequency variation for a small time constant becomes larger. すなわち、耐振動特性が良くなる。 That is, vibration resistance is improved. 逆に、大きい時定数に対しては限界周波数変動量は大きくなる。 Conversely, limit the frequency variation with respect to time constant larger the. すなわち、耐振動特性が悪くなる。 That is, vibration resistance is deteriorated.

【0091】ここで、一例として、図7において、入力信号に含まれるノイズ量がN2である場合について以下に考察する。 [0091] Here, as an example, in FIG. 7, the amount of noise included in the input signal is discussed below when it is N2. この場合、PLLループフィルタの時定数はTcに設定されている必要がある。 In this case, the time constant of the PLL loop filter should be set to Tc. この時、限界周波数振動量はSaであり、この例においては最も悪い特性となる。 In this case, the limit frequency vibration amount is Sa, it is the worst characteristics in this example. ここで、天候の変化等の理由により、入力信号に含まれるノイズ量がN2からN1に変化した場合、P Here, because of changes in the weather, if the amount of noise included in the input signal is changed to N1 from N2, P
LLループフィルタの時定数はTaに変更することが可能となり、この変更を実行することによって限界周波数振動量はScとなり、耐振動特性を良くすることができる。 The time constant of the LL loop filter it is possible to change the Ta, the limit frequency vibration amount by executing this change can be better Sc becomes, the vibration resistance.

【0092】このように、入力信号のC/N値(ノイズ量)に応じて定期的にPLLループフィルタの時定数を変更、より具体的には、予め調査された衛星放送受信部からの出力信号にエラーが発生しない範囲で小さくなるようにCPU30によって変化させることにより、時間軸に対して常に最適なPLLループフィルタの時定数を設定することができる。 [0092] Thus, changing the time constant of the periodically PLL loop filter in response to the C / N value of the input signal (noise amount), more specifically, pre-survey output from the satellite broadcast receiving section by varying the CPU30 to be smaller to the extent that there are no errors in the signal, it is possible to set the time constant of always optimal PLL loop filter with respect to the time axis. この結果、常に最適な耐ノイズ特性と耐振動特性とを得ることができる。 As a result, it is possible to always obtain the optimum noise resistance characteristics and vibration resistance.

【0093】また、本実施の形態に係る衛星放送受信システムは、上記信号状態検出回路12が、入力信号の状態として、復調後の入力信号のBER値を検出し、これにより、復調後の入力信号のBER値に応じて復調IC [0093] Also, a satellite broadcast receiving system according to the present embodiment, the signal condition detection circuit 12, as the state of the input signal, detecting the BER value of the input signal after demodulation, thereby, the input of the demodulated demodulation IC in accordance with the BER value of the signal
パラメータを変更する構成としてもよい。 It may be configured to change parameters. このような構成を有する衛星放送受信システムを図8に示す。 Showing a satellite broadcasting reception system having such a configuration in FIG.

【0094】本実施の形態に係る上記衛星放送受信システムは、図4において、衛星放送受信装置10に代えて、図8に示すように、上記信号状態検出回路12が、 [0094] The satellite broadcast receiving system according to the present embodiment, in FIG. 4, in place of the satellite broadcast receiver 10, as shown in FIG. 8, the signal state detection circuit 12,
入力信号を復調する復調回路12bと、復調後の入力信号のBER値を検出するBER値検出回路12cを有する衛星放送受信装置10'を備えた構成を有している。 A demodulation circuit 12b for demodulating an input signal, and has a configuration with a satellite broadcast receiving apparatus 10 'having a BER value detection circuit 12c for detecting the BER value of the input signal after demodulation.
なお、図8に示す衛星放送受信システムにおける信号状態検出回路12の内部の構成以外の構成並びに動作は、 The internal configuration and operation other than the configuration of the signal state detecting circuit 12 in a satellite broadcast receiving system shown in FIG. 8,
図1並びに図4に示す衛星放送受信システムと同じであるため、ここではその説明を省略する。 Figure 1 and is the same as the satellite broadcast receiving system shown in FIG. 4, a description thereof is omitted here.

【0095】次に、図9に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、図8に示す衛星放送受信装置10' [0095] Next, with reference to the flowchart shown in FIG. 9, as a control method for a front end unit for receiving satellite broadcasting satellite receiver with a built-in signal demodulation circuit and an error correction circuit, satellite shown in FIG. 8 device 10 '
の8相PSK復調IC20の特性制御、つまり、復調I Characteristic control of 8-phase PSK demodulation IC20 of, that is, demodulated I
Cパラメータを、復調後の入力信号におけるBER値に応じて変更する場合における8相PSK復調IC20の特性制御について以下に説明する。 The C parameter is described below characteristic control of 8-phase PSK demodulation IC20 in the case of change in accordance with the BER value in the input signal after demodulation.

【0096】この場合、上記フロントエンドユニットでは、先ず、図9に示すように、外部のCPU30からの制御データに基づいて、初期設定(S41)の後、8相PSK復調IC20の特性、より具体的には、信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ、例えば図3に示すように復調ICループフィルタの時定数)の設定が行われる(S42)。 [0096] In this case, in the front-end unit, first, as shown in FIG. 9, based on the control data from the external CPU 30, after the initial setting (S41), the characteristics of the 8-phase PSK demodulating IC 20, and more specifically specifically, the characteristics determined parameters of a signal demodulating circuit 8-phase PSK demodulating circuit 23 is set in the (demodulated IC parameters, for example the time constant of the demodulation IC loop filter as shown in FIG. 3) is performed (S42).

【0097】次に、信号状態検出回路12における復調回路12bで、入力信号を復調(S43)した後、BE [0097] Then, the demodulation circuit 12b in the signal condition detection circuit 12 demodulates the input signal (S43), BE
R値検出回路12cで、復調された入力信号のBER値を検出し(S44)、現在設定されているパラメータ(復調ICパラメータ)が、検出されたBER値に対して最適な値かどうかを判定(復調ICパラメータ判定) In R value detection circuit 12c, and detects the BER value of the demodulated input signal (S44), the parameters currently set (demodulation IC parameters), determines whether the optimal value for the detected BER value (demodulation IC parameter determination)
する(S45)。 To (S45).

【0098】S45で判定結果がNGであれば、復調I If the [0098] decision result is NG in S45, demodulation I
Cパラメータの設定を変更し(S48)、再びS42に戻って復調ICパラメータを設定し、入力信号の復調(S43)、復調後の入力信号のBER値検出(S4 Change the setting of C parameters (S48), sets the demodulation IC parameter returns to S42 again, demodulation of the input signal (S43), BER value detection of the input signal after demodulation (S4
4)、復調ICパラメータ判定(S45)を、S45で判定結果がOKとなるまで繰り返す。 4) repeat the demodulation IC parameter determination (S45), until the determination result becomes OK at S45.

【0099】一方、S45で、判定結果がOKとなった場合は、復調ICパラメータの設定を完了し(S4 [0099] On the other hand, in S45, if the determination result is OK is to complete the configuration of the demodulation IC parameters (S4
6)、以降、次にパラメータが変更されるまで、S46 6), and later, until the next parameter is changed, S46
で設定されたパラメータを用いて信号の受信が行われる。 Reception of the signal is performed using the set parameters in.

【0100】S46で設定が完了すると、上記信号状態検出回路12は、待機状態に入る(S47)。 [0100] If S46 the setting is completed, the signal state detection circuit 12 enters a standby state (S47). そして、 And,
定期的にS43に戻って入力信号のBER値の検出を行い、復調ICパラメータの判定(S45)を行うことにより、時間軸に対して常に最適なパラメータ値が設定される。 Performs detection of BER values ​​of the input signal back to the regular S43, by performing determination (S45) demodulation IC parameters, always optimal parameter values ​​are set with respect to the time axis. 従って、常に最適な受信性能を確保することが可能となる。 Therefore, it becomes possible to ensure a constantly optimum reception performance.

【0101】以上のように、本実施の形態に係る衛星放送受信システムは、(1)受信アンテナから入力された入力信号を、復調、例えばディジタル復調する信号復調回路および上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路を備えた衛星放送受信部と、(2)上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えた構成を有している。 [0102] As described above, the satellite broadcast receiving system according to the present embodiment, (1) an input signal input from the receiving antenna, demodulated, is input from the signal demodulation circuit and the receiving antenna for example digital demodulation and satellite receiver having a signal state detection circuit for detecting the state of the input signal, (2) the signal state in accordance with the state of the detected input signal detecting circuit to change the characteristics of the signal demodulation circuit control section and it has a configuration including and.

【0102】本実施の形態に係る衛星放送受信部は、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信装置であって、入力信号の状態に応じて上記信号復調回路の特性を外部制御によって変化させることにより、 [0102] Satellite receiver according to the present embodiment, a satellite broadcast receiving apparatus having a built-in signal demodulation circuit and an error correction circuit by an external control characteristic of the signal demodulation circuit according to the state of the input signal by changing,
常に最適な受信性能を確保するようになっている。 It has always been to ensure optimal reception performance.

【0103】本実施の形態に係る上記衛星放送受信システムは、より具体的には、(1)受信アンテナから入力された入力信号を復調すべきベースバンド信号に変換するチューナフロントエンド回路と、上記チューナフロントエンド回路より出力されるベースバンド信号に対して、復調、例えばディジタル復調を行う信号復調回路と、上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路とを備えた衛星放送受信部と、(2)上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えた構成を有している。 [0103] The satellite broadcast receiving system according to the present embodiment, more specifically, a tuner front-end circuit for converting the baseband signal to be demodulated input signal which is input from (1) receiving antennas, the the baseband signal outputted from the tuner front-end circuit, a satellite with demodulation, for example, a signal demodulating circuit for performing digital demodulation, a signal state detection circuit for detecting the state of an input signal from the receiving antenna a broadcast receiver has a configuration in which a (2) the signal state in accordance with the state of the detected input signal detecting circuit to change the characteristics of the signal demodulation circuit control section.

【0104】本実施の形態に係る衛星放送受信システムによれば、受信性能を左右する、信号復調回路の特性を、入力信号の状態、例えば入力信号のC/N値、復調後のBER値(復調された入力信号のBER値)等に応じて変化させることにより、PLLループフィルタの時定数等、上記信号復調回路の特性を決定するパラメータを、初期設定のまま使用する場合と異なり、入力信号の状態に応じた最適な値に設定することができ、上記信号復調回路の特性を、入力信号の状態に応じた最適な状態(特性値)に保つことができる。 [0104] According to the satellite broadcasting reception system according to the present embodiment, it influences the reception performance, the characteristics of the signal demodulation circuit, the state of the input signal, for example, C / N value of the input signal, BER value after demodulation ( by varying depending on the BER value), and the demodulated input signal, constant such as when the PLL loop filter, the parameters that determine the characteristics of the signal demodulation circuit, unlike the case where use the default setting, the input signal can be set at an optimum value according to the state, the characteristics of the signal demodulation circuit, it is possible to maintain the optimum state according to the state of the input signal (characteristic value). 例えば、信号復調回路(IC)におけるPLLループフィルタの時定数を、入力信号のC/Nの状態に応じて、予め調査された衛星放送受信部(衛星放送受信装置)の出力信号にエラーが発生しない範囲で限界まで小さくなるように、上記制御部による外部制御によって変化させることにより、常に最良な耐振動特性(限界周波数変動量)を確保することができる。 For example, the time constant of the PLL loop filter in the signal demodulation circuit (IC), according to the state of the C / N of the input signal, an error occurs in the output signal of the pre-survey satellite broadcast receiver (satellite broadcast receiver) to be smaller to the limit in a range that does not, by changing the external control by the control unit, always the best resistance to vibration characteristic (limit frequency variation) can be ensured. このため、常に最適な受信性能を保つことができる。 Therefore, always optimal reception performance can be maintained. これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Thus, resistant to rain attenuation and vibrations airwaves can provide a more stable satellite systems operating.

【0105】なお、本実施の形態では、衛星放送受信部がBSディジタル衛星放送を受信するBSディジタル衛星放送受信部からなる場合を例に挙げて説明したが、本発明に係る衛星放送受信システムは、これに限定されるものではない。 [0105] In the present embodiment, although satellite receiver has been described as an example a case consisting of BS digital satellite broadcast receiver for receiving BS digital satellite broadcast, a satellite broadcast receiving system according to the present invention , the present invention is not limited to this. 本実施の形態において説明したフロントエンドユニットは、主にデジタル衛星放送受信用のセットトップボックス(Set top Box) もしくはBS(broadca Front end units described in the present embodiment is mainly set-top boxes for digital satellite receiver (Set top Box) or BS (broadca
sting satellite)あるいはCS(communication satelli sting satellite) or CS (communication satelli
te) 内蔵TVに使用される。 te) is used in the built-in TV. なお、本発明において、衛星放送には、BSもCSも含まれるものとする。 In the present invention, the satellite, it is assumed that the BS also CS also included. 上記衛星放送受信システムをCSディジタル衛星放送の受信に使用する場合、上記信号復調回路(IC)としては、P When using the satellite system to the reception of the CS digital satellite broadcasting, the above-mentioned signal demodulating circuit (IC), P
SK復調ICとして、例えばQPSK(quadriphase ph As SK demodulation IC, for example, QPSK (quadriphase ph
ase shift keying)復調ICが好適に用いられる等、上記信号復調および誤り訂正としては、受信した放送形態に応じた処理が行われる。 ase Shift keying), etc. demodulation IC is suitably used, as the signal demodulation and error correction processing corresponding to the broadcast mode received is performed. また、上記搬送波の変調方式(信号復調)としては、PSK方式に限定されるものではない。 Further, as the carrier modulation scheme (signal demodulation), but is not limited to PSK scheme.

【0106】また、上記衛星放送受信システムとしては、ディジタル衛星放送を受信するものに限定されるものではなく、アナログ衛星放送の受信を行うものであってもよい。 [0106] Further, as the satellite system, but the invention is not limited to those for receiving digital satellite broadcasting, it may perform the reception of the analog satellite broadcast. 例えば、上記衛星放送受信部としてアナログ衛星放送受信部を備え、チューナフロントエンド部にて、受信アンテナで受信したアナログ衛星放送の高周波信号(RF信号)より選局およびIF復調を行い、該チューナフロントエンド部より出力されるIF信号に対してアナログ復調処理(FM復調処理)を行う構成としてもよく、ディジタル放送、アナログ放送の両方に対応した構成を有していてもよい。 For example, an analog satellite broadcast receiving unit as the satellite receiver, at the tuner front-end unit, performs tuning and IF demodulation from RF signal of the analog satellite broadcast (RF signal) received by the receiving antenna, the tuner front analog demodulation processing on the IF signal outputted from the end portion may be configured to perform (FM demodulation processing), digital broadcasting, or may have a configuration corresponding to both analog broadcasting.

【0107】〔実施の形態2〕本実施の形態について、 [0107] For [Embodiment 2 This embodiment,
図10に基づいて説明すれば、以下の通りである。 If it described with reference to FIG. 10, as follows. 本実施の形態では、前記実施の形態1との相違点について説明するものとし、前記実施の形態1で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。 In this embodiment, it is assumed that the difference will be described in the first embodiment, it is indicated by the same numerals members having the same functions as the members used in the first embodiment, description thereof omitted.

【0108】図10は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。 [0108] FIG. 10 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to the present embodiment. なお、本実施の形態でも、衛星放送受信システムの一例として、 Also in the present embodiment, as an example of a satellite system,
BSディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。 The BS digital satellite broadcast receiving system shall be described as an example, but the invention is not limited thereto.

【0109】本実施の形態に係る衛星放送受信システムは、図10に示すように、図1に示す衛星放送受信システムにおいて、制御用インターフェース13、制御用インターフェース29、およびCPU30にそれぞれ接続される共通の双方向バスラインとして、データ線31a [0109] Satellite reception system according to the present embodiment, as shown in FIG. 10 common, in a satellite broadcast receiving system shown in FIG. 1, the control interface 13 are connected to the control interface 29, and CPU30 as the bi-directional bus line, the data line 31a
とクロック線31bとからなるIIC(Inter Integrat And consisting of a clock line 31b IIC (Inter Integrat
ed Circuit)バスライン31を備え、このIICバスライン31上でデータパルスとそれに同期したクロックパルスとを送受信するようになっている。 ed the Circuit) a bus line 31 so as to transmit and receive the data pulses and clock pulses synchronized to it on the IIC bus lines 31.

【0110】つまり、上記衛星放送受信システムにおいて、衛生放送受信部である衛星放送受信装置40における8相PSK復調IC20並びに信号状態検出回路12 [0110] That is, in the above-mentioned satellite broadcasting reception system, satellite broadcasting receiver in which a satellite broadcast receiving apparatus 8 phase at 40 PSK demodulated IC20 and signal state detection circuit 12
は、制御用インターフェース29あるいは制御用インターフェース13により、共通のIICバスライン31を介して外部のCPU30と接続され、制御用インターフェース29あるいは制御用インターフェース13から、 By the control interface 29 or control interface 13 is connected to an external CPU30 through a common IIC bus line 31 from the control interface 29 or control interface 13,
共通のIICバスライン31を介して、データおよびクロックのパルスを送受信することによって外部制御が行われる。 Via a common IIC bus line 31, the external control is performed by sending and receiving pulses of data and clock. これにより、衛星放送受信装置40のフロントエンドユニットに設けられた、PLL回路26と閉ループを構成するVCO回路28は、上記IICバスライン31から制御用インターフェース29に入力されるデータおよびクロックのパルスに基づく復調ICパラメータに応じた局部発振信号を出力する。 Thus, provided in a front end unit of a satellite broadcasting receiver 40, VCO circuit 28 constituting the PLL circuit 26 and the closed loop, the data and clock pulses are input to the control interface 29 from the IIC bus lines 31 and it outputs a local oscillation signal corresponding to based demodulation IC parameters.

【0111】このように、本実施の形態では、上記II [0111] In this way, the present embodiment, the II
Cバスライン31を介して、データおよびクロックのパルスを送受信することによって、8相PSK復調IC2 Via C bus line 31, by sending and receiving pulses of data and clock, 8-phase PSK demodulation IC2
0のパラメータ(復調ICパラメータ)の設定、変更を行うことができる。 Setting 0 parameter (demodulation IC parameter), it is possible to make changes.

【0112】なお、上記衛星放送受信システムにおける衛星放送受信装置40としては、前記実施の形態1にて示した衛星放送受信装置10あるいは衛星放送受信装置10'の何れも使用することができる。 [0112] As the satellite broadcasting receiver 40 in the satellite broadcasting receiving system can be any used in the satellite broadcast receiver 10 or the satellite broadcast receiver 10 'shown in the first embodiment. つまり、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置40は、前記衛星放送受信装置10あるいは衛星放送受信装置10'における制御用インターフェース1 That is, a satellite broadcast receiving apparatus 40 in a satellite broadcast receiving system according to the present embodiment, the control interface 1 in the satellite broadcast receiver 10 or the satellite broadcast receiver 10 '
3並びに制御用インターフェース29の入出力端子がC 3 as well as input and output terminals of the control interface 29 is C
PU30と共通に用いられるIICバスライン31に接続された構成を有し、該衛星放送受信装置40に用いられる信号状態検出回路12としては、C/N値検出回路12aを備え、入力信号のC/N値を検出する構成としてもよく、復調回路12bと、BER値検出回路12c PU30 and has a connection configurations to IIC bus line 31 used in common, the signal state detection circuit 12 used in the satellite broadcast receiving apparatus 40 includes a C / N value detection circuit 12a, the input signal C / N value may be configured to detect a demodulation circuit 12b, BER value detection circuit 12c
とを備え、復調された入力信号のBER値を検出する構成としてもよい。 With the door may be configured to detect the BER value of the demodulated input signal.

【0113】本実施の形態によれば、復調ICパラメータの設定に共通のIICバスライン31を使用するため、制御用インターフェース13、制御用インターフェース29、およびCPU30の各入出力端子を上記II According to [0113] this embodiment, to use the common IIC bus lines 31 on the setting of the demodulation IC parameters, control interface 13, the II each input and output terminal of the control interface 29, and CPU30
Cバスライン31にそれぞれ接続するだけで上記制御を行うことができるので、制御用インターフェース13、 Since only it can perform the above control, respectively connected to the C bus line 31, control interface 13,
制御用インターフェース29、およびCPU30間で検出結果や制御信号を遣り取りするための制御系統(制御情報用の制御情報ライン等)を新たに設ける必要が無く、より簡単で安価なシステムを提供することができる。 Control interface 29, and the detection result and the control signal control system for exchanging (control information lines or the like for control information) there is no need to provide a separate between CPU 30, to provide a simpler and less expensive system it can.

【0114】〔実施の形態3〕本実施の形態について、 [0114] for [Embodiment 3] In the present embodiment,
図11に基づいて説明すれば、以下の通りである。 If it described with reference to FIG. 11, as follows. 本実施の形態では、前記実施の形態1および2との相違点について説明するものとし、前記実施の形態1および2で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。 In this embodiment, it is assumed that the difference will be described with the first and second embodiments, are indicated by the same numerals members having the same functions as the members used in the first and second embodiments , and a description thereof will be omitted.

【0115】図11は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。 [0115] Figure 11 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to the present embodiment. なお、本実施の形態でも、衛星放送受信システムの一例として、 Also in the present embodiment, as an example of a satellite system,
BSディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。 The BS digital satellite broadcast receiving system shall be described as an example, but the invention is not limited thereto.

【0116】図11に示すように、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置50 [0116] As shown in FIG. 11, the satellite broadcasting receiver in a satellite broadcasting reception system according to the embodiment 50
(衛星放送受信部)のフロントエンドユニットは、周波数選局・I/Q復調回路11と8相PSK復調IC51 Front end units (satellite receiver), the frequency tuning · I / Q demodulator circuit 11 and the 8-phase PSK demodulator IC51
とを備え、該8相PSK復調IC51内部に、信号状態検出回路12が設けられた構成を有している。 With the door, inside the 8-phase PSK demodulating IC 51, it has a configuration in which a signal state detecting circuit 12 is provided.

【0117】これにより、前記実施の形態1および2では周波数ダウンコンバータ2を介して受信アンテナ1から衛星放送受信部に入力された入力信号は、該衛星放送受信部において2分配され、その一方が周波数選局・I [0117] Thus, the input signal input from the receiving antenna 1 for satellite broadcasting reception unit via the first and second embodiments the frequency down-converter 2 of the embodiment is 2 distributed in the satellite broadcast receiving section, one of frequency tuning · I
/Q復調回路11に送出され、他方が信号状態検出回路12に入力されることで、該信号状態検出回路12では、周波数ダウンコンバータ2で第1中間周波数信号に周波数変換された入力信号あるいは第1中間周波数信号に周波数変換された後、復調された入力信号の状態を検出するようになっていたが、本実施の形態では、8相P / Q is sent to the demodulation circuit 11, that the other is input to the signal state detecting circuit 12, in the signal condition detection circuit 12, the input signal or the first in the frequency down-converter 2 is frequency-converted into first intermediate frequency signals after being frequency converted to a first intermediate frequency signal, it had adapted to detect the status of the demodulated input signal, in this embodiment, 8-phase P
SK復調回路23によりディジタル復調された入力信号の状態を検出するようになっている。 It is adapted to detect the state of the digital demodulated input signal by SK demodulation circuit 23.

【0118】つまり、本実施の形態に係る8相PSK復調IC51は、A/Dコンバータ21・22、8相PS [0118] That is, 8-phase PSK demodulation IC51 according to the present embodiment, A / D converter 21, 22,8 phase PS
K復調回路23、トレリスデコーダ24、リードソロモンデコーダ25、PLL回路26、ループフィルタ2 K demodulation circuit 23, trellis decoder 24, Reed-Solomon decoder 25, PLL circuit 26, a loop filter 2
7、VCO回路28、制御用インターフェース29に加えて、信号状態検出回路12を備え、該信号状態検出回路12による検出結果は、制御用インターフェース29 7, VCO circuit 28, in addition to the control interface 29, and a signal state detector circuit 12, the detection result by said signal state detecting circuit 12 includes a control interface 29
を介してCPU30によって検出されるようになっている。 It is adapted to be detected by the CPU30 through.

【0119】この場合、上記信号状態検出回路12としては、信号復調回路(IC)としての8相PSK復調I [0119] In this case, as the signal state detecting circuit 12, 8-phase PSK demodulating I as a signal demodulation circuit (IC)
C51が本来有する、例えばC/Nモニタレジスタ等の信号検出機能(信号検出機構)を使用することができる。 C51 is inherent, it is possible to use for example the signal detection function, such as C / N monitor register (signal detection mechanism). 上記信号状態検出回路12として例えばC/Nモニタレジスタを使用した場合、上記信号状態検出回路12 When using as the said signal state detecting circuit 12, for example C / N monitor register, the signal state detection circuit 12
は、入力信号の状態として入力信号のC/N値を検出する。 Detects a C / N value of the input signal as the state of the input signal. なお、上記信号状態検出回路12としては、C/N As the above-mentioned signal state detecting circuit 12, C / N
モニタレジスタに限定されず、8相PSK復調IC51 It is not limited to a monitor register, 8-phase PSK demodulator IC51
が本来有する信号検出機能(信号検出機構)を使用することができ、例えば復調された入力信号のBER値を検出する構成とすることもできる。 There may be used a signal detection function of inherent (signal detection mechanism), for example it may also be configured to detect the BER value of the demodulated input signal. 上記8相PSK復調I The 8-phase PSK demodulating I
C51の特性制御としては、前記実施の形態1において、図2、図3、図5、図6、または図9に示したフローチャートと同じであるため省略する。 The characteristic control of C51, omitted in the first embodiment, FIGS. 2, 3, 5, 6 or show flowcharts as is the same with FIG.

【0120】本実施の形態では、このように、入力信号の状態の検出に、もともと8相PSK復調IC51が有する機能を使用するため、新たに入力信号の状態検出用の回路等を設ける必要が無く、より簡単で安価なシステムを提供することができる。 [0120] In this embodiment, thus, the detection of the state of the input signals, to use the original function of the 8-phase PSK demodulation IC 51, is necessary to provide a circuit or the like for the state detection of the newly input signal no, it is possible to provide a more simple and inexpensive system.

【0121】また、本実施の形態に係る衛星放送受信システムにおいても、上記衛星放送受信装置50におけるCPU30と8相PSK復調IC51とが共に、データ線31aとクロック線31bとからなる共通のIICバスライン31に接続されていることで、このIICバスライン31上でデータパルスとそれに同期したクロックパルスとを送受信することにより、上記信号状態検出回路12により検出した入力信号の状態をIICバスライン31を介してCPU30にて検出することができる。 [0121] Also in the satellite broadcasting reception system according to the present embodiment, the common IIC bus CPU30 in the satellite broadcast receiver 50 and the 8-phase PSK demodulation IC51 is composed of both the data line 31a and a clock line 31b by being connected to the line 31, the IIC by transmitting and receiving the data pulses on bus line 31 and its clock pulses synchronized, the signal condition detection circuit 12 IIC bus line 31 the state of the detected input signal by it can be detected by CPU30 through.
また、上記IICバスライン31を介して、データおよびクロックのパルスを送受信することによって、8相P Further, via the IIC bus lines 31, by sending and receiving pulses of data and clock, 8 phase P
SK復調IC51のパラメータ(復調ICパラメータ) Parameters of SK demodulation IC51 (demodulation IC parameter)
の設定、変更を行うことができる。 Setting, it is possible to make changes.

【0122】このように、本実施の形態においても、制御用インターフェース29とCPU30とは、実施の形態1にて用いたような制御情報用の制御情報ラインにより接続することもできるが、図11に示したように、復調ICパラメータの設定に共通のIICバスライン31 [0122] Thus, also in this embodiment, and the CPU30 control interface 29, but it may be connected by the control information lines for control information as used in Embodiment 1, FIG. 11 as shown in, the common set of demodulation IC parameters IIC bus line 31
を使用し、制御用インターフェース29およびCPU3 Using the control interface 29 and CPU3
0の各入出力端子を上記IICバスライン31にそれぞれ接続することで、制御用インターフェース29とCP Each input and output terminals of 0 by connecting each to the IIC bus lines 31, control interface 29 and CP
U30との間で検出結果や制御信号を遣り取りするための制御系統(制御情報用の制御情報ライン等)を新たに設ける必要が無く、より簡単で安価なシステムを提供することができる。 Detection results and control signals control system for exchanging (control information lines or the like for control information) there is no need to provide a separate between U30, it is possible to provide a simpler and less expensive system.

【0123】本実施の形態に係る衛星放送受信システムでは、受信アンテナ1で受信された信号(RF(radio f [0123] In the satellite broadcast receiving system according to the present embodiment, it is received by the receiving antenna 1 signal (RF (radio f
requency:無線周波数)信号)、すなわち、衛生放送は、周波数ダウンコンバータ2を介して衛星放送受信装置50における周波数選局・I/Q復調回路11に入力され、周波数選局・I/Q復調回路11で選局された後、I/Q復調されてディジタル復調すべきベースバンド信号(I信号およびQ信号)に変換され、8相PSK Requency: radio frequency) signal), i.e., satellite broadcasting is input to a frequency tuning · I / Q demodulation circuit 11 in the satellite broadcast receiver 50 via a frequency down-converter 2, the frequency tuning · I / Q demodulator after being tuned by 11, is converted is I / Q demodulated into a baseband signal to be a digital demodulated (I signal and Q signal), 8-phase PSK
復調IC51に送出される。 It is sent to the demodulation IC 51. なお、上記各部(回路)における動作は、前記実施の形態1にて示した通りである。 The operation in the above sections (circuit) is as shown in the first embodiment.

【0124】このようにして変換されたベースバンド信号のうち、I信号はA/Dコンバータ21に入力され、 [0124] Of this way converted baseband signal, I signal is input to the A / D converter 21,
Q信号はA/Dコンバータ22に入力され、それぞれアナログ/ディジタル変換されて8相PSK復調回路23 Q signals are input to the A / D converter 22, respectively analog / digital converted by 8-phase PSK demodulating circuit 23
に送出される。 It is sent to.

【0125】8相PSK復調回路23に入力された信号は、信号状態検出回路12にて、状態の検出が行われ、 [0125] 8-phase PSK signal inputted to the demodulation circuit 23 by the signal state detecting circuit 12, the state detection is performed,
この検出結果は、制御用インターフェース29を介してIICバスライン31からCPU30に出力され、該C The detection result is output from the IIC bus line 31 via the control interface 29 to the CPU 30, the C
PU30において検出される。 It is detected in PU30.

【0126】また、上記8相PSK復調IC51は、I [0126] In addition, the 8-phase PSK demodulation IC51 is, I
ICバスライン31を介して、CPU30によって、その動作が制御されている。 Via the IC bus line 31, the CPU 30, the operation is controlled.

【0127】上記8相PSK復調IC51には、CPU [0127] in the 8-phase PSK demodulation IC51 is, CPU
30から例えば受信チャネルの選局データがIICバスライン31を介してデータパルスおよびクロックパルスとして与えられている。 Tuning data from 30 For example the receiving channel is given as the data pulses and the clock pulses via the IIC bus lines 31. 該データは、制御用インターフェース29を介してPLL回路26に入力される。 The data is input to the PLL circuit 26 via the control interface 29. 該P The P
LL回路26では、上記データに対応して、上記8相P The LL circuit 26, in response to the data, the 8-phase P
SK復調IC51における8相PSK復調回路23の特性を決定するパラメータ(復調ICパラメータ)の設定が行われ、該パラメータに応じた発振周波数の制御等が行われ、所望する選局チャネルの信号成分に発振周波数が一致するように制御されている。 Setting Parameters (demodulation IC parameter) for determining the 8-phase PSK characteristics of the demodulation circuit 23 in SK demodulation IC51 is performed, control of oscillation frequency corresponding to the parameter is performed, the signal component of a desired channel selection channel It is controlled such that the oscillation frequency is matched. PLL回路26による制御結果は、A/Dコンバータ21・22にてディジタル変換され、8相PSK復調回路23に出力される。 Control result by the PLL circuit 26 is a digital converted by the A / D converter 21 and 22, is output to the 8-phase PSK demodulating circuit 23.
これにより、上記A/Dコンバータ21・22には、上記PLL回路26と閉ループを形成するVCO回路28 Thus, the A / D converter 21, 22, VCO circuit 28 forming the PLL circuit 26 and the closed loop
からの局部発振信号が制御信号として与えられている。 Local oscillation signal from is given as the control signal.

【0128】信号状態検出回路12にて検出された入力信号の状態がCPU30において検出されると、該CP [0128] If signal state status of the detected input signal by the detecting circuit 12 is detected in CPU 30, the CP
U30では、信号状態検出回路12で検出された入力信号の状態から、受信性能を左右するパラメータである、 In U30, the state of the detected input signal with the signal condition detection circuit 12, an influence parameter reception performance,
8相PSK復調IC51、特に、8相PSK復調回路2 8-phase PSK demodulating IC 51, in particular, 8-phase PSK demodulating circuit 2
3の特性を決めるパラメータ値として現在設定されているパラメータ値(復調ICパラメータ)が入力信号の状態に最適な値かどうかを判定する。 Parameter values ​​currently set as the parameter value for determining the third characteristic determining whether an optimal value of the state of the (demodulated IC parameter) input signal.

【0129】そして、該CPU30は、上記判定結果に応じて、8相PSK復調回路23の特性、具体的には、 [0129] Then, the CPU30, in response to the determination result, the characteristics of the 8-phase PSK demodulating circuit 23, specifically,
該8相PSK復調回路23の特性を決定するパラメータを最適な値に制御すべく、IICバスライン31から、 To control the optimum value the parameters to determine the characteristics of the 8-phase PSK demodulating circuit 23, the IIC bus line 31,
8相PSK復調IC51の制御用インターフェース29 Control interface 29 of the 8-phase PSK demodulator IC51
を介して、上記PLL回路26に入力するデータパルスおよびそクロックパルスを変更する。 Through, change the data pulse and its clock pulse input to the PLL circuit 26. これにより、上記A/Dコンバータ21・22には、上記信号状態検出回路12で検出された入力信号の状態に応じた局部発振信号(制御信号)が与えられる。 Thus, the A / D converter 21, 22, a local oscillation signal according to the state of the detected input signal with the signal condition detection circuit 12 (control signal) is applied.

【0130】そして、前記周波数選局・I/Q復調回路11より上記A/Dコンバータ21・22を介して8相PSK復調回路23に出力されたI信号およびQ信号は、該8相PSK復調回路23にて8相PSK復調されてトレリスデコーダ24に出力され、トレリス符号化8 [0130] Then, I and Q signals which are output to the frequency tuning, I / Q demodulation circuit 11 the A / D converter 21, 22 a 8-phase PSK demodulating circuit 23 through more, the 8-phase PSK demodulator is 8-phase PSK demodulated in circuit 23 are output to trellis decoder 24, trellis encoding 8
相PSK変調された後、リードソロモンデコーダ25を介してトランスポートストリームデータとして衛星放送受信装置50より後段の回路に出力される。 After being phase PSK modulation, output from the satellite broadcasting receiver 50 as a transport stream data through the Reed-Solomon decoder 25 to the subsequent circuit.

【0131】本実施の形態においても、このように、上記信号状態検出回路12にて受信アンテナ1から衛生放送受信部に入力された入力信号の状態を検出し、該検出結果に基づいて8相PSK復調回路23の特性を最適な値に制御することで、常に最適な受信性能を確保することができる。 [0131] Also in this embodiment, thus, detects the state of the input signal input from the receiving antenna 1 in satellite broadcasting receiver in the signal condition detection circuit 12, 8-phase based on the detection result by controlling the optimum value characteristics of PSK demodulating circuit 23, always optimum reception performance can be ensured. これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Thus, resistant to rain attenuation and vibrations airwaves can provide a more stable satellite systems operating.

【0132】〔実施の形態4〕本実施の形態について、 [0132] For [Embodiment 4 This embodiment,
図12および図13に基づいて説明すれば、以下の通りである。 If described with reference to FIGS. 12 and 13, it is as follows. 本実施の形態では、実施の形態1〜3との相違点について説明するものとし、前記実施の形態1〜3で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。 In this embodiment, it is assumed that the difference will be described with Embodiments 1 to 3, given the same numerals to members having the same functions as the members used in the first to third embodiments, a description thereof will be omitted.

【0133】図12は本実施の形態に係る衛星放送受信システムの概略構成を示すブロック図である。 [0133] FIG. 12 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to the present embodiment. なお、本実施の形態でも、衛星放送受信システムの一例として、 Also in the present embodiment, as an example of a satellite system,
BSディジタル衛星放送受信システムを例に挙げて説明するものとするが、本発明はこれに限定されるものではない。 The BS digital satellite broadcast receiving system shall be described as an example, but the invention is not limited thereto.

【0134】図12に示すように、本実施の形態に係る衛星放送受信システムにおける衛星放送受信装置60 [0134] As shown in FIG. 12, the satellite broadcasting receiver in a satellite broadcasting reception system according to the embodiment 60
(衛星放送受信部)のフロントエンドユニットは、周波数選局・I/Q復調回路11と8相PSK復調IC61 Front end units (satellite receiver), the frequency tuning · I / Q demodulator circuit 11 and the 8-phase PSK demodulator IC61
とを備え、該8相PSK復調IC61内部に、信号状態検出回路12が設けられた構成を有している。 With the door, inside the 8-phase PSK demodulating IC 61, it has a configuration in which a signal state detecting circuit 12 is provided. 本実施の形態において、8相PSK復調IC61並びに上記信号状態検出回路12は、前記実施の形態3に示す8相PS In this embodiment, 8-phase PSK demodulator IC61 and the signal condition detection circuit 12 is 8 phase PS shown in the third embodiment
K復調IC51並びに信号状態検出回路12と同様の構成を有している。 It has the same configuration as the K demodulated IC51 and signal state detection circuit 12.

【0135】本実施の形態に係る上記8相PSK復調I [0135] The 8 phase according to the present embodiment PSK demodulated I
C61は、前記8相PSK復調IC51の構成に加えて、上記信号状態検出回路12とCPU30との双方に接続され、上記CPU30に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグ62を有している。 C61, in addition to the configuration of the 8-phase PSK demodulating IC 51, is connected both to the said signal state detecting circuit 12 and CPU 30, to the CPU 30, signal state output flag and outputs an interrupt signal based on the state of the input signal It has a 62.

【0136】該信号状態出力フラグ62は、信号状態検出回路12に接続されて該信号状態検出回路12からの入力信号の状態の検出データに基づいて出力信号のレベルをH(high)とL(low) とで切り換えるようになっている。 [0136] The signal status output flag 62, the level of the output signal based on the detection data of the state of the input signal is connected to the signal state detecting circuit 12 from the signal state detecting circuit 12 and the H (high) L ( so that the switched out with a low).

【0137】また、該信号状態出力フラグ62は、CP [0137] In addition, the signal state output flag 62, CP
U30の割り込み制御用入力ポート30aに接続されており、該信号状態出力フラグ62の出力信号(H/L信号)によってCPU30に対して割り込みをかけることで、信号状態検出回路12で検出された入力信号の状態を検出するようになっている。 U30 is connected to the interrupt control input port 30a of, by interrupting against CPU30 by the output signal of the signal status output flag 62 (H / L signals), detected by the signal condition detection circuit 12 inputs and it detects the state of the signal.

【0138】そして、CPU30は、上記信号状態出力フラグ62からの割り込み信号の有無により各々別個の復調ICパラメータを設定することで入力信号の状態に応じて復調ICのパラメータ設定を変更すべく、8相P [0138] Then, CPU 30, in order to change the parameter setting of the demodulation IC according to the state of the input signal by setting each individual demodulation IC parameters depending on the presence or absence of an interrupt signal from the signal state output flag 62, 8 phase P
SK復調IC61の制御用インターフェース29を介してPLL回路26に入力するデータを変更する。 Changing the data to be input to the PLL circuit 26 via the control interface 29 of SK demodulation IC 61.

【0139】上記信号状態出力フラグ62からCPU3 [0139] From the signal state output flag 62 CPU 3
0への割り込みによる入力信号の状態検出は、例えば、 State detection interrupt for the input signal to zero, for example,
上記8相PSK復調IC61の信号状態出力フラグ62 The signal state of the 8-phase PSK demodulator IC61 output flag 62
に、一例としてC/Nモニタフラグを用いた場合、C/ In the case of using the C / N monitor flag as an example, C /
Nモニタフラグは、入力信号のC/N値が予め設定されたC/N値より小さくなった場合にはH(high)レベルの信号(H信号)を出力し、逆に、入力信号のC/N値が予め設定されたC/N値より大きくなった場合にはL N monitor flag outputs H (high) level signal (H signal) when the C / N value of the input signal is smaller than a preset C / N value, conversely, the input signal C If / N value is larger than a preset C / N value L
(low) レベルの信号(L信号) を出力するといった動作を行なうことで行われる。 (Low) is carried out by performing an operation such outputs a level signal (L signal).

【0140】ここで、入力信号のC/N値が、予め設定された所定の値よりも小さくなった場合に復調ICパラメータを切り替えるといった制御を行う場合、上記CP [0140] Here, if the C / N value of the input signal, performs control such switch the demodulation IC parameter if it becomes smaller than a predetermined value set in advance, the CP
U30の割り込み制御用入力ポート30aヘの入力信号がHレベルとなった時に割り込み制御がかかるように設定しておくことにより、入力信号のC/N値に応じて復調ICパラメータを切り替える制御を行うことができる。 By an input signal of the interrupt control input port 30a f of U30 is set so as consuming interrupt control when the H level, and controls to switch the demodulation IC parameters according to C / N value of the input signal be able to.

【0141】このように、本実施の形態でも、上記信号状態検出回路12にて受信アンテナ1から衛星放送受信部に入力された入力信号の状態を検出し、該検出結果に基づいて8相PSK復調回路23の特性を最適な値に制御することで、常に最適な受信性能を確保することができるようになっている。 [0141] Thus, also in this embodiment, to detect the state of the input signal input from the receiving antenna 1 for satellite broadcasting receiver in the signal condition detection circuit 12, 8-phase PSK, on ​​the basis of the detection result by controlling the optimum value characteristics of the demodulation circuit 23, so that it is possible to ensure a constantly optimum reception performance.

【0142】次に、図13に示すフローチャートに基づいて、信号復調回路およびエラー訂正回路を内蔵した衛星放送受信部の衛星放送受信用のフロントエンドユニットの制御方法として、上記衛星放送受信装置60の8相PSK復調IC61の特性制御について以下に説明する。 [0142] Next, with reference to the flowchart shown in FIG. 13, as a control method for a front end unit for receiving satellite broadcasting satellite receiver with a built-in signal demodulation circuit and an error correction circuit, the satellite broadcast receiver 60 characteristics control of 8-phase PSK demodulator IC61 described below.

【0143】上記フロントエンドユニットでは、先ず、 [0143] In the front-end unit, first of all,
図13に示すように、外部のCPU30からの制御データに基づいて、初期設定(S51)を行った後、8相P As shown in FIG. 13, based on the control data from the external CPU 30, after performing the initial setting (S51), 8 phase P
SK復調IC61の特性、より具体的には、信号復調回路である8相PSK復調回路23の特性を決めるパラメータ(復調ICパラメータ)の設定が行われる(S5 Characteristics of SK demodulation IC 61, more specifically, setting the parameters for determining the characteristics of a signal demodulating circuit 8-phase PSK demodulating circuit 23 (demodulation IC parameter) is performed (S5
2)。 2).

【0144】次に、CPU30にて、信号状態出力フラグ62からの割り込み信号が検出されると(S53)、 [0144] Next, in CPU 30, an interrupt signal from the signal state output flag 62 is detected (S53),
復調ICパラメータの設定を変更し(S56)、再びS Change the setting of the demodulation IC parameters (S56), again S
52に戻って復調ICパラメータを設定し、割り込み信号の検出を行う(S53)。 52 back to set the demodulation IC parameters, to detect the interrupt signal (S53).

【0145】S53で割り込み信号がない場合、つまり、割り込み信号が検出されないときは、設定を完了(S54)して待機状態に入る(S55)。 [0145] If there is no interrupt signal S53, i.e., when the interrupt signal is not detected, enters a standby state complete (S54) to the set (S55).

【0146】以上のように、本実施の形態によれば、初期設定の後、割り込み信号の有無を検出し、割り込み信号の有無で各々別個のパラメータを設定することにより、入力信号の状態に応じて復調ICのパラメータ設定を切り替えることができ、時間軸に対して常に最適なパラメータ値を設定することができる。 [0146] As described above, according to this embodiment, after the initial setting, to detect the presence or absence of the interrupt signal, by each setting the different parameters in the presence or absence of the interrupt signal, depending on the state of the input signal Te can switch a parameter setting of the demodulation IC, it is possible to always set the optimum parameter values ​​with respect to the time axis. これにより、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができる。 Thus, resistant to rain attenuation and vibrations airwaves can provide a more stable satellite systems operating. また、 Also,
本実施の形態によれば、制御フローが簡略化されることにより、ソフトの設計が容易となり、CPU30の負担も軽減されるため、より簡単で安価なシステムを提供することができる。 According to the present embodiment, the control flow is simplified, the design of the software is facilitated, since the burden of CPU30 is also reduced, it is possible to provide a simpler and less expensive system.

【0147】なお、本実施の形態では、上記信号状態検出回路12が8相PSK復調IC61内部に設けられている構成としたが、前記実施の形態1に示すように、上記信号状態検出回路12が、8相PSK復調IC61の前段に設けられている構成としてもよい。 [0147] In the present embodiment, a configuration in which the signal state detecting circuit 12 is provided inside 8-phase PSK demodulating IC 61, as shown in the first embodiment, the signal state detection circuit 12 but it may be configured to provided in front of the 8-phase PSK demodulation IC 61.

【0148】 [0148]

【発明の効果】本発明に係る衛星放送受信システムは、 Satellite broadcasting reception system according to the present invention is,
以上のように、受信アンテナから入力された入力信号を復調する信号復調回路および上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路を備えた衛星放送受信部と、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えている構成である。 As described above, the satellite broadcast receiver having a signal state detection circuit for detecting the state of an input signal from the signal demodulation circuit and the receiving antenna to demodulate the input signal input from the receiving antenna, the signal state depending on the state of the detected input signal detecting circuit is configured to have a control unit for changing the characteristics of the signal demodulation circuit.

【0149】それゆえ、受信性能を左右する、信号復調回路の特性を、上記入力信号の状態に応じて変化させることができるので、該信号復調回路の特性を、上記入力信号の状態に応じた最適な状態(特性値)に保つことができる。 [0149] Therefore, affects the reception performance, the characteristics of the signal demodulation circuit, it is possible to change according to the state of the input signal, the characteristics of the signal demodulating circuit, according to the state of the input signal it can be maintained in the optimum state (characteristic value). このため、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。 Therefore, it is possible to always ensure optimum reception performance, resistant to rain attenuation and vibrations airwaves, an effect that it is possible to provide a satellite broadcast receiving system operates more stably.

【0150】本発明に係る衛星放送受信システムは、以上のように、上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するPLLループフィルタの時定数を変化させる構成である。 [0150] Satellite reception system according to the present invention, as described above, the control unit, PLL loop to determine the characteristics of the signal demodulation circuit in accordance with the state of the detected input signal with the signal condition detection circuit it is configured to vary the time constant of the filter.

【0151】上記PLLループフィルタの時定数に対する耐ノイズ特性および耐振動特性は、互いに相反する傾向性を有している。 [0151] noise resistance and vibration resistance for the time constant of the PLL loop filter has a contradictory tendency to one another. しかしながら、上記の構成によれば、入力信号の状態に応じて上記PLLループフィルタの時定数を変化させることで、上記信号復調回路の特性を、上記入力信号の状態に応じて変化させることができる。 However, according to the above configuration, according to the state of the input signal by changing the time constant of the PLL loop filter, the characteristics of the signal demodulating circuit can be varied depending on the state of the input signal . それゆえ、上記の構成によれば、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。 That therefore, according to the above configuration, it is possible to always ensure optimum reception performance, resistant to rain attenuation and vibrations airwaves, it is possible to provide a satellite broadcast receiving system that operates more stable an effect.

【0152】本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のC/N値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて上記信号復調回路の特性を変化させる構成である。 [0152] Satellite reception system according to the present invention, as described above, the signal state detection circuit detects the C / N value of the input signal input from the receiving antenna, the control unit, the signal depending on the C / N value of the detected input signal state detecting circuit is configured to vary the characteristics of the signal demodulation circuit.

【0153】入力信号に含まれるノイズ量は、入力信号のC/N値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。 [0153] the amount of noise included in the input signal can be accurately represented by the C / N value of the input signal, generally have contradictory tendencies each other and noise resistance characteristics and vibration resistance . しかしながら、上記の構成によれば、入力信号のC/N値に応じて上記信号復調回路の特性を変化させることで、常に最適な受信性能を確保することができる。 However, according to the above configuration, depending on the C / N value of the input signal by changing the characteristics of the signal demodulation circuit, always optimum reception performance can be ensured. それゆえ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。 Therefore, resistant to rain attenuation and vibrations airwaves, an effect that it is possible to provide a satellite broadcast receiving system operates more stably.

【0154】本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号のC/N値を検出し、上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて、上記信号復調回路の特性を決定するPLLループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させる構成である。 [0154] Satellite reception system according to the present invention, as described above, the signal state detection circuit detects the C / N value of the input signal input from the receiving antenna, the control unit, the signal depending on the C / N value of the detected input signal state detecting circuit, the time constant of the PLL loop filter that determines the properties of the signal demodulation circuit, an error in the output signal of the pre-survey satellite broadcast receiver generates in a range not a structure to vary so as to decrease to the limit.

【0155】入力信号に含まれるノイズ量は、入力信号のC/N値によって正確に表すことができるが、一般的に、耐ノイズ特性と耐振動特性とは互いに相反する傾向を有している。 [0155] the amount of noise included in the input signal can be accurately represented by the C / N value of the input signal, generally have contradictory tendencies each other and noise resistance characteristics and vibration resistance . 耐ノイズ特性は、上記衛星放送受信部の出力データにエラーが発生しない限界のノイズ量(限界ノイズ量)として表すことができる。 Anti-noise properties can be expressed as the amount of noise limit error in the output data of the satellite broadcast receiving section does not occur (critical amount of noise). 一方、耐振動特性は、上記衛星放送受信部の出力データにエラーが発生しない限界の振動量(限界振動量)として表すことができ、限界の振動量は限界の周波数変動量(限界周波数変動量)として表すことができる。 On the other hand, vibration resistance is vibration of limit errors in the output data of the satellite receiver is not generated can be expressed as (limit vibration amount), amount of vibration limit frequency variation limit (limit frequency variation it can be expressed as). そして、PLLループフィルタの時定数が小さくなると、限界周波数変動量は大きくなる傾向にある。 When the time constant of the PLL loop filter is reduced, the limit frequency variation tends to increase. すなわち、耐振動特性が良くなる。 That is, vibration resistance is improved.

【0156】それゆえ、上記信号状態検出回路で検出された入力信号のC/N値(ノイズ量)に応じて、上記信号復調回路の特性を決定するPLLループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることで、常に最適な耐振動特性を得ることができる。 [0156] Therefore, C / N value of the detected input signal at the signal state detection circuit according to (noise amount), the time constant of the PLL loop filter that determines the properties of the signal demodulation circuit, is investigated in advance It was by changing to be small to the limit in a range where no error occurs in the output signal of the satellite broadcast receiver can obtain always optimal vibration resistance. このため、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。 Therefore, resistant to rain attenuation and vibrations airwaves, an effect that it is possible to provide a satellite broadcast receiving system operates more stably.

【0157】本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路は、上記受信アンテナから入力された入力信号の復調後のBER値を検出し、上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のBER値に応じて上記信号復調回路の特性を変化させる構成である。 [0157] Satellite reception system according to the present invention, as described above, the signal state detection circuit detects the BER value after demodulation of the input signal input from the receiving antenna, the control unit, the detected by the signal state detection circuit, a structure for changing the characteristics of the signal demodulation circuit in accordance with the BER value of the demodulated input signal.

【0158】それゆえ、上記信号復調回路の特性を、復調された入力信号のBER値に応じた最適な状態(特性値)に保つことができるので、常に最適な受信性能を確保することができ、放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができるという効果を奏する。 [0158] Therefore, the characteristics of the signal demodulation circuit, it is possible to maintain the optimum state in accordance with the BER value of the demodulated input signal (characteristic value), it is possible to always ensure optimum reception performance , resistant to rain attenuation and vibrations airwaves, an effect that it is possible to provide a more stable satellite systems operating.

【0159】本発明に係る衛星放送受信システムは、以上のように、上記制御部と衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスラインを備え、上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって上記信号復調回路の特性を変化させる構成である。 [0159] Satellite reception system according to the present invention, as described above, a bidirectional bus line capable of transmitting and receiving data pulses and clock pulses between the control unit and the satellite broadcast receiving unit, the control unit it is configured to vary the characteristics of the signal demodulating circuit by transmitting and receiving the satellite broadcast receiving section and the data pulses and the clock pulses through the bi-directional bus lines.

【0160】それゆえ、上記信号復調回路の特性を変化させるために、上記制御部と衛星放送受信部との間、具体的には、例えば上記制御部と上記信号復調回路との間並びに上記制御部と信号状態検出回路との間で検出結果や制御信号を遣り取りするための制御系統を新たに設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができるという効果を奏する。 [0160] Therefore, in order to change the characteristics of the signal demodulation circuit, between the control unit and the satellite broadcast receiving section, specifically, for example, and between the control of the control unit and the signal demodulation circuit parts and signal state there is no need to provide a control system for exchanging detection result and control signals with the detection circuit, an effect that it is possible to provide a simpler and less expensive satellite systems.

【0161】本発明に係る衛星放送受信システムは、以上のように、上記信号状態検出回路が、上記信号復調回路が有する信号状態検出機構である構成である。 [0161] Satellite reception system according to the present invention, as described above, the signal state detection circuit is the configuration a signal state detection mechanism the signal demodulation circuit has.

【0162】それゆえ、入力信号の状態の検出に、上記信号復調回路が有する信号状態検出機構を使用することができるので、新たに入力信号の状態検出用の回路等を設ける必要が無く、より簡素で安価な衛星放送受信システムを提供することができるという効果を奏する。 [0162] Therefore, the detection of the state of the input signal, it is possible to use a signal state detection mechanism the signal demodulation circuit has, it is not necessary to provide a circuit or the like for the state detection of the newly input signal, and more an effect that it is possible to provide a simple and inexpensive satellite broadcast receiving system.

【0163】本発明に係る衛星放送受信システムは、以上のように、上記衛星放送受信部が、上記信号状態検出回路と制御部との双方に接続され、上記制御部に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグを備え、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させる構成である。 [0163] Satellite reception system according to the present invention, as described above, the satellite broadcast receiver is connected to both the said signal state detecting circuit and the control unit, to the control unit, the state of the input signal and a signal status output flag and outputs an interrupt signal based on said control unit, an interrupt signal of a signal status output flag connected to the signal state detection circuit is configured to vary the characteristics of the signal demodulation circuit.

【0164】それゆえ、上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させることができるので、常に最適な受信性能を確保することができ、 [0164] Therefore, the control unit, since the interrupt signal of a signal status output flag connected to the signal state detection circuit capable of changing the characteristics of the signal demodulation circuit to ensure at all times optimum reception performance It is possible,
放送電波の降雨減衰や振動等に強く、より安定して動作する衛星放送受信システムを提供することができると共に、制御フローが簡略化されることにより、ソフトの設計が容易となり、上記制御部の負担も軽減されるため、 Resistant to rain attenuation and vibrations airwaves, together with a more stable it is possible to provide a satellite broadcast receiving system that operates, when the control flow is simplified, the design of the software is facilitated, the control unit since the burden is also reduced,
より簡素で安価なシステムを提供することができるという効果を奏する。 An effect that it is possible to provide a simpler and less expensive system.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。 1 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to an embodiment of the present invention.

【図2】図1に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。 2 is a flowchart illustrating a method of controlling a front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG.

【図3】図1に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。 3 is another flowchart illustrating a method of controlling the front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG.

【図4】本発明の一実施の形態に係る衛星放送受信用システムの構成の一例を示すブロック図である。 Is a block diagram showing an example of a satellite broadcast receiving system configuration according to an embodiment of the present invention; FIG.

【図5】図4に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。 5 is a flowchart illustrating a method of controlling a front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG.

【図6】図4に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。 6 is another flowchart illustrating a method of controlling the front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG.

【図7】PLLループフィルタの時定数に対する耐ノイズ特性および耐振動特性の一例を示すグラフである。 7 is a graph showing an example of a noise resistance and vibration resistance for the time constant of the PLL loop filter.

【図8】本発明の一実施の形態に係る衛星放送受信用システムの構成の他の例を示すブロック図である。 8 is a block diagram showing another example of a satellite broadcast receiving system configuration according to an embodiment of the present invention.

【図9】図8に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示す他のフローチャートである。 9 is another flowchart illustrating a method of controlling the front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG.

【図10】本発明の他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。 10 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to another embodiment of the present invention.

【図11】本発明のさらに他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。 11 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to another embodiment of the present invention.

【図12】本発明のさらに他の実施の形態に係る衛星放送受信用システムの概略構成を示すブロック図である。 12 is a block diagram showing a schematic configuration of a satellite broadcast receiving system according to another embodiment of the present invention.

【図13】図12に示す衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。 13 is a flowchart illustrating a method of controlling a front end unit for receiving satellite broadcasting in a satellite broadcast receiving system shown in FIG. 12.

【図14】従来の衛星放送受信用システムの概略構成を示すブロック図である。 14 is a block diagram showing a schematic configuration of a conventional satellite broadcast receiving system.

【図15】従来の衛星放送受信用システムにおける衛星放送受信用のフロントエンドユニットの制御方法を示すフローチャートである。 15 is a flowchart illustrating a method of controlling a front end unit for receiving satellite broadcasting in a conventional satellite broadcast receiving system.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 受信アンテナ 2 周波数ダウンコンバータ 10 衛星放送受信装置(衛星放送受信部) 10' 衛星放送受信装置(衛星放送受信部) 11 周波数選局・I/Q復調回路 12 信号状態検出回路 12a C/N値検出回路 12b 復調回路 12c BER値検出回路 13 制御用インターフェース 20 8相PSK復調IC 21 A/Dコンバータ 22 A/Dコンバータ 23 8相PSK復調回路(信号復調回路) 24 トレリスデコーダ 25 リードソロモンデコーダ 26 PLL回路 27 ループフィルタ 28 VCO回路 29 制御用インターフェース 30 CPU(制御部) 30a 割り込み制御用入力ポート 31 IICバスライン(双方向バスライン) 31a データ線 31b クロック線 40 衛星放送受信装置(衛星放送受信部) 50 衛 1 receive antenna 2 frequency down-converter 10 satellite broadcast receiver (satellite receiver) 10 'satellite broadcast receiver (satellite receiver) 11 Frequency tuning · I / Q demodulator circuit 12 signal state detecting circuit 12a C / N value detection circuit 12b demodulation circuit 12c BER value detection circuit 13 control interface 20 8-phase PSK demodulation IC 21 A / D converter 22 A / D converter 23 8-phase PSK demodulating circuit (signal demodulation circuit) 24 trellis decoder 25 Reed-Solomon decoder 26 PLL circuit 27 the loop filter 28 VCO circuit 29 control interface 30 CPU (control unit) 30a interrupt control input port 31 IIC bus line (bi-directional bus line) 31a data line 31b clock line 40 satellite broadcast receiver (satellite receiver) 50 Mamoru 放送受信装置(衛星放送受信部) 51 8相PSK復調IC 60 衛星放送受信装置(衛星放送受信部) 61 8相PSK復調IC 62 信号状態出力フラグ Broadcast receiver (satellite receiver) 51 8-phase PSK demodulation IC 60 satellite broadcast receiver (satellite receiver) 61 8-phase PSK demodulation IC 62 signal state output flag

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】受信アンテナから入力された入力信号を復調する信号復調回路および上記受信アンテナから入力された入力信号の状態を検出する信号状態検出回路を備えた衛星放送受信部と、 上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を変化させる制御部とを備えていることを特徴とする衛星放送受信システム。 1. A satellite broadcast receiver having a signal state detection circuit for detecting the state of an input signal from the signal demodulation circuit and the receiving antenna to demodulate the input signal input from the receiving antenna, the signal state satellite system, characterized in that depending on the state of the detected input signal detecting circuit and a control unit for changing the characteristics of the signal demodulation circuit.
  2. 【請求項2】上記制御部は、上記信号状態検出回路で検出された入力信号の状態に応じて上記信号復調回路の特性を決定するPLLループフィルタの時定数を変化させることを特徴とする請求項1記載の衛星放送受信システム。 Wherein said control unit, wherein, wherein the changing the time constant of the PLL loop filter that determines the properties of the signal demodulation circuit in accordance with the state of the detected input signal with the signal condition detection circuit satellite system of claim 1, wherein.
  3. 【請求項3】上記信号状態検出回路は、上記受信アンテナから入力された入力信号のC/N値を検出し、 上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて上記信号復調回路の特性を変化させることを特徴とする請求項1または2記載の衛星放送受信システム。 Wherein said signal state detecting circuit detects C / N value of the input signal input from the receiving antenna, the control unit of the detected input signal with the signal condition detection circuit C / N satellite receiving system according to claim 1 or 2, wherein the changing the characteristics of the signal demodulation circuit in accordance with the values.
  4. 【請求項4】上記信号状態検出回路は、上記受信アンテナから入力された入力信号のC/N値を検出し、 上記制御部は、上記信号状態検出回路で検出された入力信号のC/N値に応じて、上記信号復調回路の特性を決定するPLLループフィルタの時定数を、予め調査された衛星放送受信部の出力信号にエラーが発生しない範囲で限界まで小さくなるように変化させることを特徴とする請求項1記載の衛星放送受信システム。 Wherein said signal state detecting circuit detects C / N value of the input signal input from the receiving antenna, the control unit of the detected input signal with the signal condition detection circuit C / N depending on the value, the time constant of the PLL loop filter that determines the properties of the signal demodulation circuit, within a range that does not error occurs in the output signal of the pre-survey satellite broadcast receiving section to be varied so as to decrease to the limit satellite receiving system according to claim 1, characterized.
  5. 【請求項5】上記信号状態検出回路は、上記受信アンテナから入力された入力信号の復調後のBER値を検出し、 上記制御部は、上記信号状態検出回路で検出された、復調された入力信号のBER値に応じて上記信号復調回路の特性を変化させることを特徴とする請求項1または2 Wherein said signal state detecting circuit detects a BER value after demodulation of the input signal input from the receiving antenna, the control unit has been detected by the signal condition detection circuit, inputs the demodulated depending on the BER value of the signal and changing the characteristics of the signal demodulation circuit according to claim 1 or 2
    記載の衛星放送受信システム。 Satellite broadcast receiving system described.
  6. 【請求項6】上記制御部と衛星放送受信部との間でデータパルスおよびクロックパルスの送受信が可能な双方向バスラインを備え、 上記制御部は、上記双方向バスラインを介して上記衛星放送受信部とデータパルスおよびクロックパルスを送受信することによって上記信号復調回路の特性を変化させることを特徴とする請求項1〜5の何れか1項に記載の衛星放送受信システム。 Further comprising: a bi-directional bus line capable of transmitting and receiving data pulses and clock pulses between the control unit and the satellite broadcast receiving unit, wherein the control unit, the satellite broadcasting via the bidirectional bus line satellite system according to any one of claims 1 to 5, characterized in that to change the characteristics of the signal demodulating circuit by transmitting and receiving a reception unit and the data pulse and the clock pulse.
  7. 【請求項7】上記信号状態検出回路が、上記信号復調回路が有する信号状態検出機構であることを特徴とする請求項1〜6の何れか1項に記載の衛星放送受信システム。 7. The signal state detector circuit, a satellite broadcasting receiving system according to any one of claims 1 to 6, characterized in that a signal state detection mechanism the signal demodulation circuit has.
  8. 【請求項8】上記衛星放送受信部が、上記信号状態検出回路と制御部との双方に接続され、上記制御部に、上記入力信号の状態に基づく割り込み信号を出力する信号状態出力フラグを備え、 上記制御部は、上記信号状態検出回路に接続された信号状態出力フラグの割り込み信号によって上記信号復調回路の特性を変化させることを特徴とする請求項1〜5の何れか1項に記載の衛星放送受信システム。 8. The satellite broadcast receiving section is connected to both the said signal state detecting circuit and the control unit, to the control unit, and a signal status output flag and outputs an interrupt signal based on the state of the input signal the control unit, an interrupt signal of a signal status output flag connected to the signal condition detection circuit as claimed in any one of claims 1 to 5, characterized in that to change the characteristics of the signal demodulation circuit satellite broadcast receiving system.
JP2000282692A 2000-09-18 2000-09-18 Satellite broadcast receiving system Expired - Fee Related JP3833457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000282692A JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282692A JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Publications (2)

Publication Number Publication Date
JP2002094405A true true JP2002094405A (en) 2002-03-29
JP3833457B2 JP3833457B2 (en) 2006-10-11

Family

ID=18767160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282692A Expired - Fee Related JP3833457B2 (en) 2000-09-18 2000-09-18 Satellite broadcast receiving system

Country Status (1)

Country Link
JP (1) JP3833457B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191378B2 (en) 2002-07-03 2007-03-13 The Directv Group, Inc. Method and system for providing low density parity check (LDPC) encoding
US7296208B2 (en) 2003-07-03 2007-11-13 The Directv Group, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
US7398455B2 (en) 2002-07-03 2008-07-08 The Directv Group, Inc. Method and system for decoding low density parity check (LDPC) codes
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7864869B2 (en) 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US8140931B2 (en) 2003-07-03 2012-03-20 Dtvg Licensing, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
US8270534B2 (en) 2005-02-10 2012-09-18 St-Ericsson Sa Method and apparatus for signal quality estimation

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191378B2 (en) 2002-07-03 2007-03-13 The Directv Group, Inc. Method and system for providing low density parity check (LDPC) encoding
US7962830B2 (en) 2002-07-03 2011-06-14 Dtvg Licensing, Inc. Method and system for routing in low density parity check (LDPC) decoders
US7398455B2 (en) 2002-07-03 2008-07-08 The Directv Group, Inc. Method and system for decoding low density parity check (LDPC) codes
US7424662B2 (en) 2002-07-03 2008-09-09 The Directv Group, Inc. Method and system for providing low density parity check (LDPC) encoding
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7954036B2 (en) 2002-07-03 2011-05-31 Dtvg Licensing, Inc. Method and system for providing low density parity check (LDPC) encoding
US8102947B2 (en) 2002-07-03 2012-01-24 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7864869B2 (en) 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US7296208B2 (en) 2003-07-03 2007-11-13 The Directv Group, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
US8140931B2 (en) 2003-07-03 2012-03-20 Dtvg Licensing, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
US8270534B2 (en) 2005-02-10 2012-09-18 St-Ericsson Sa Method and apparatus for signal quality estimation

Also Published As

Publication number Publication date Type
JP3833457B2 (en) 2006-10-11 grant

Similar Documents

Publication Publication Date Title
US5648985A (en) Universal radio architecture for low-tier personal communication system
US6018553A (en) Multi-level mixer architecture for direct conversion of FSK signals
US4837853A (en) Dual port FM demodulation in phase locked receivers
US6094236A (en) Tuner circuit
US5949832A (en) Digital receiver with tunable analog filter and method therefor
US5584068A (en) Direct conversion receiver
US7016446B1 (en) Channel decoder for a digital broadcast receiver
US20040087279A1 (en) Transmitting and receiving unit
US7233629B2 (en) Adjusting a receiver
US5857004A (en) Digital data receiver
US5905405A (en) Quadrature demodulation circuit with carrier control loop
US5410368A (en) Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval
US20030071925A1 (en) Receiving apparatus
US5053717A (en) FSK demodulator
US5852784A (en) Multiband mobile unit communication apparatus
US5950112A (en) Satelite broadcast tuner capable of processing both QPSK modulation signal and FM signal
US4628270A (en) Frequency-agile synchronous demodulator
US5418815A (en) Receiver adaptively operable for multiple signal transmission systems
US20040229583A1 (en) Digital broadcast receiving tuner and receiving device incorporating it
US5414736A (en) FSK data receiving system
US5402446A (en) FSK receiver having a PLL local oscillator operable in intermittent operation in accordance with its phase locked state
US5260671A (en) Receiving circuit for demodulating an angle modulated signal
US5440587A (en) Demodulator for digitally modulated wave
US5493710A (en) Communication system having oscillation frequency calibrating function
US6075829A (en) Digital broadcast receiver

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees