JP2002078193A

JP2002078193A - 高電圧発生装置

Info

Publication number: JP2002078193A
Application number: JP2000263720A
Authority: JP
Inventors: Takuya Mukohara; 卓也向原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-08-31
Filing date: 2000-08-31
Publication date: 2002-03-15

Abstract

(57)【要約】【課題】異物等の混入による短絡が引き起こしたスパ
ーク電流から半導体ＩＣ等の破損を防止することができ
る高電圧発生装置を提供する。【解決手段】高電圧発生装置１１内の信号ＧＮＤであ
るコンデンサＣ２のマイナス端子と高電圧ＧＮＤ間にス
パーク電流制限部３を設けたので、信号ＧＮＤ電位の上
昇を制限することが可能となり、異物等の混入による短
絡が引き起こしたスパーク電流から装置内の半導体ＩＣ
等の破損を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置に用
いられる高電圧発生装置に関し、容量性素子に蓄積され
た電荷のスパーク放電電流を制限する回路構成手法に関
する。

【０００２】

【従来の技術】電子写真方式を採用する画像形成装置で
は、帯電、現像、転写等の各画像形成プロセスにおい
て、高電圧バイアスを印加して画像形成を行っている。

【０００３】図３は、従来の高電圧バイアス発生用の高
電圧発生装置の概略構成を示す回路図である。

【０００４】図３において、高電圧発生装置１３は、ト
ランジスタＴＲ１０１及び高圧トランスＴ１０１等から
成る高電圧発生部２３と、ダイオードＤ１０１、高圧コ
ンデンサＣ１０１、及び高圧抵抗器Ｒ１０１から成る高
電圧整流器３３と、半導体ＩＣ等から成る制御部５３と
を備え、プリント基板（不図示）を用いて配線されてい
る。また、高電圧発生装置１３は、コンデンサＣ１０２
を設けたインタフェイス部４３を介して外部の低圧電源
２に接続されている。

【０００５】高電圧発生装置１３内では、トランジスタ
ＴＲ１０１を所定周期のクロックで駆動し、高圧トラン
スＴ１０１の１次側をスイッチングすることにより高圧
トランスＴ１０１の２次側に高電圧を発生させる。高圧
トランスＴ１０１の２次側に発生した高電圧は、上述の
高電圧整流器３３により整流・平滑化され、高圧抵抗器
Ｒ１０２を介して出力部から負荷部ＲＬに印加される。

【０００６】一般に、画像形成装置における高電圧発生
装置では、出力部と負荷部ＲＬとを接続する接点が摺動
する構成となることが比較的多いために、高電圧の印加
中にその摺動接点が離れることでエアギャップが形成さ
れると、摺動接点部にスパーク放電が発生する。このよ
うな高電圧のスパーク放電により、短期間に非常に大き
な電流が流れる高周波のスパーク電流が発生する。この
ため、高圧抵抗器Ｒ１０２は、負荷部ＲＬが短絡（ショ
ート）したときに流れる短絡電流を限流するために設け
られているが、このスパーク電流を制限する素子として
も作用している。これにより、放射ノイズを低減させる
ことが可能である。なお、高圧抵抗器Ｒ１０２は、上述
した短絡電流を限流する場合には、例えば、２ＫΩ終端
において、通常は２ｍＡ以下となるように設計されてい
る。

【０００７】図４は、図３の高電圧発生装置１３の変形
例の概略構成を示す回路図である。

【０００８】図４の高電圧発生装置１４は、図３の高電
圧発生装置１３に対してプリント基板上におけるＧＮＤ
パターンの配線を変更したものであり、それ以外の構成
要素は図３の高電圧発生装置１３と同様である。

【０００９】図４において、高電圧発生装置１４におけ
るインタフェイス部４４の低圧電源２から供給される電
源ＶｃｃとＧＮＤ間には、コンデンサＣ１０２が設けら
れている。コンデンサＣ１０２のマイナス端子は、小電
流のシグナル系ＧＮＤ、比較的大電流のパワー系ＧＮ
Ｄ、及び高電圧発生部２４の電流が流れる高電圧ＧＮＤ
という３つのＧＮＤに分岐してパターン配線されてい
る。３つに分岐した各ＧＮＤは、コンデンサＣ１０２の
マイナス端子で一点アースされており、このマイナス端
子から高電圧発生装置１４の各部へとプリント基板（不
図示）上をパターン配線される。

【００１０】３つに分岐した各ＧＮＤを流れる電流は、
互いのＧＮＤに対し、必ずコンデンサＣ１０２のマイナ
ス端子を通過するようになっており、プリント基板上の
パターン配線により分離されている。これにより、それ
ぞれのＧＮＤ間の互いの干渉による不具合等を低減する
ことができる。

【００１１】

【発明が解決しようとしている課題】しかしながら、上
述した従来の高電圧発生装置１３，１４では、出力部に
生じたスパーク電流を高圧抵抗器Ｒ１０２により制限で
きる反面、該高電圧発生装置内に異物等が混入し、高圧
抵抗器Ｒ１０２の前段に接触してスパーク放電又は短絡
した場合には、発生したスパーク電流を制限できないと
いう問題があった。高圧抵抗器Ｒ１０２の前段とは、高
圧ダイオードＤ１０１と高圧コンデンサＣ１０１との接
続点である。つまり、この接続点でスパーク放電した場
合には、高圧コンデンサＣ１０１に蓄積した電荷が放電
して流れる電流経路上に放電電流値を制限する素子がな
いため、高周波のスパーク電流がＧＮＤに流れ込む。そ
の結果、ＧＮＤの電位を上昇させて高電圧発生装置１
３，１４内のプリント基板上に配置された半導体ＩＣ等
を破損に至らしめ、該高電圧発生装置全体の機能を損な
う場合があった。

【００１２】また、図４に示すように、一点アースを設
けた場合においても、高電圧のスパーク放電によるスパ
ーク電流は、短期間に非常に大きな電流が流れる高周波
電流であるために一点アースの効果が及びにくく、高圧
ＧＮＤに流れるスパーク電流をコンデンサＣ１０２に吸
収することができず、他のシグナル系ＧＮＤに流れる場
合がある。その結果、シグナル系ＧＮＤの電位の上昇に
より半導体ＩＣ等が破損し、高電圧発生装置１３，１４
の機能が損なわれるという場合があった。

【００１３】更に、多くの高電圧発生部を構成する複雑
化した高電圧発生装置においては、プリント基板上の高
電圧パターン部が多くなり、高電圧発生部用の高電圧Ｇ
ＮＤを別途設けると、プリント基板における配線パター
ンの引き回し設計がスペース的に困難になり、コスト高
な回路構成に成らざるを得ないという問題があった。

【００１４】本発明は、上記問題点に鑑みてなされたも
ので、低コストの回路構成が可能で、且つ異物等の接触
によるスパーク放電が引き起こしたスパーク電流から半
導体ＩＣ等の破損を防止することができる高電圧発生装
置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の高電圧発生装置は、信号ＧＮＤと高
電圧ＧＮＤとを有するプリント基板を用いた高電圧発生
装置において、前記信号ＧＮＤと前記高電圧ＧＮＤ間に
スパーク電流を制限するスパーク電流制限手段を備える
ことを特徴とする。

【００１６】請求項２記載の高電圧発生装置は、請求項
１記載の高電圧発生装置において、前記スパーク電流制
限手段は、抵抗素子及びインダクタ素子の少なくとも１
つから成ることを特徴とする。

【００１７】請求項３記載の高電圧発生装置は、請求項
１記載の高電圧発生装置において、前記スパーク電流制
限手段は、プリント基板のパターン配線から成ることを
特徴とする。

【００１８】上記目的を達成するために、請求項４記載
の高電圧発生装置は、高電位の電荷量を蓄積保存する容
量性素子を用いる高電圧発生装置において、前記容量性
素子のＧＮＤ電位端とＧＮＤ間とにスパーク電流を制限
するスパーク電流制限手段を備えることを特徴とする。

【００１９】請求項５記載の高電圧発生装置は、請求項
４記載の高電圧発生装置において、前記スパーク電流制
限手段は、抵抗素子及びインダクタ素子の少なくとも１
つから成ることを特徴とする。

【００２０】請求項６記載の高電圧発生装置は、請求項
４記載の高電圧発生装置において、前記スパーク電流制
限手段は、プリント基板のパターン配線から成ることを
特徴とする。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００２２】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る高電圧発生装置の概略構成を示す
回路図である。

【００２３】図１において、高電圧発生装置１１は、ト
ランジスタＴＲ１及び高圧トランスＴ１等から成る高電
圧発生部２１と、ダイオードＤ１、高圧コンデンサＣ
１、及び高圧抵抗器Ｒ１から成る高電圧整流器３１と、
半導体ＩＣ等から成る制御部５１とを備え、プリント基
板（不図示）を用いて配線されている。また、高電圧発
生装置１１は、コンデンサＣ２を設けたインタフェイス
部４１を介して外部の低圧電源２に接続されている。

【００２４】高電圧発生装置１１内では、トランジスタ
ＴＲ１を所定周期のクロックで駆動し、高圧トランスＴ
１の１次側をスイッチングすることにより高圧トランス
Ｔ１の２次側に高電圧を発生させる。高圧トランスＴ１
の２次側に発生した高電圧は、上述の高電圧整流器３１
により整流・平滑化され、高圧抵抗器Ｒ２を介して出力
部から負荷部ＲＬに印加される。

【００２５】高電圧発生装置１１におけるインタフェイ
ス部４１の低圧電源２から供給される電源ＶｃｃとＧＮ
Ｄ間には、コンデンサＣ２が設けられている。コンデン
サＣ２のマイナス端子は、小電流のシグナル系ＧＮＤ、
比較的大電流のパワー系ＧＮＤ、及び高電圧発生部２１
の電流が流れる高電圧ＧＮＤという３つのＧＮＤに分岐
してアースされている。３つに分岐した各ＧＮＤは、コ
ンデンサＣ２のマイナス端子で一点アースされており、
このマイナス端子から高電圧発生装置１１の各部のＧＮ
Ｄ端子へとプリント基板（不図示）上をパターン配線さ
れる。

【００２６】本第１の実施の形態では、信号ＧＮＤであ
るコンデンサＣ２のマイナス端子と高電圧ＧＮＤ間にス
パーク電流制限部３が接続されている。これにより、容
量性素子である高圧コンデンサＣ１端に異物が接触して
スパーク放電した場合においても、その放電経路である
高電圧ＧＮＤ上にスパーク電流の制限手段が介在するの
で、スパーク電流の尖頭値を下げることができる。スパ
ーク電流の尖頭値を下げることによりＧＮＤ電位の上昇
を防止することができ、スパーク電流による高電圧発生
装置１１内のプリント基板上における半導体ＩＣ等の破
損を防止することが可能となる。また、半導体ＩＣの破
損を防ぐことができるので、高圧コンデンサＣ１端に接
触した異物を取り除くことにより高電圧発生装置１１全
体の機能を復帰させることできる。

【００２７】スパーク電流制限部３は、抵抗素子、イン
ダクタ素子等から成る。抵抗素子は、コストが安いとい
うメリットがある一方、直流的にインピーダンスを持つ
ので、回路動作時に他のＧＮＤに対して微小なオフセッ
ト電圧を絶えず保持する。抵抗素子の抵抗値は、１Ω〜
１０Ω程度で十分な効果を発揮でき、この程度の抵抗値
であればオフセット電圧が高電圧発生装置１１に影響を
及ぼすことはほとんどない。高電圧発生装置１１の構成
に従って、このオフセット電圧が問題にならなければ、
さらに高い抵抗値に設定した方がより信頼性の高いスパ
ーク電流の制限機能を発揮することができる。

【００２８】インダクタ素子は、抵抗素子に比べてコス
トが高いというデメリットがある一方、そのインピーダ
ンスは周波数に依存して高くなるので、過大電流の流れ
る過渡状態時、特に、スパーク放電による高周波のスパ
ーク電流に対しては、大きな電流制限の効果を発揮す
る。逆に、定常時では、インピーダンスが低いのでオフ
セット電圧を発生しないというメリットがある。

【００２９】また、プリント基板上の配線パターンによ
りインダクタを形成してスパーク電流制限部３としても
よく、この方法ではコストがかからないというメリット
がある。プリント基板上のパターン配線により形成され
たインダクタは、そのインダクタンス値が小さいけれど
も、スパーク放電は非常に高周波であるために十分な値
を与えることができる。一方、通常の低周波の電流に対
しては、インピーダンスをほとんど持たないので全く影
響を及ぼさないレベルである。

【００３０】高圧抵抗器Ｒ２は、図３における高圧抵抗
器Ｒ１０２と同様に、負荷部ＲＬが短絡したときに流れ
る短絡電流を限流するために設けられている。また、高
電圧発生装置１１と負荷部ＲＬを接続する摺動接点にお
いてスパーク放電が生じた場合にも電流制限素子として
作用し、その結果、放射ノイズを低減させる効果があ
る。

【００３１】高圧抵抗器Ｒ２は、本実施の形態のように
スパーク電流制限部３を設けた場合には、スパーク放電
時におけるスパーク電流の制限手段としての必要性が無
くなるけれども、スパーク電流制限部３がインダクタ素
子及びプリント基板上のインダクタパターン配線により
構成されている場合、又は負荷短絡時の限流手段として
低い抵抗値の抵抗素子により構成されている場合には従
来どおり必要となる。

【００３２】なお、スパーク電流制限部３は、容量性素
子である高圧コンデンサＣ１から放電するスパーク電流
の尖頭値を制限するので、高圧トランスＴ１及び高圧抵
抗器Ｒ１端は、電流値の少ないシグナル系ＧＮＤに直接
接続してもよい。また、比較的大電流のパワーＧＮＤ
は、特に設けなくてもよい。

【００３３】上記第１の実施の形態によれば、高電圧発
生装置１１内の信号ＧＮＤであるコンデンサＣ２のマイ
ナス端子と高電圧ＧＮＤ間にスパーク電流制限部３を設
けたので、異物等の混入による短絡が引き起こしたスパ
ーク電流から装置内の半導体ＩＣ等の破損を防止するこ
とができる。

【００３４】（第２の実施の形態）図２は、本発明の第
２の実施の形態に係る高電圧発生装置の概略構成を示す
回路図である。

【００３５】本第２の実施の形態は、主な構成及び作用
が上記第１の実施の形態と同じであり、その説明は省略
する。以下に、上記第１の実施の形態と異なる点のみを
説明する。

【００３６】図２の高電圧発生装置１２において、イン
タフェイス部４２のコンデンサＣ２のマイナス端子は、
電流値の低いシグナル系ＧＮＤ、及び比較的大電流のパ
ワー系ＧＮＤの２つのＧＮＤに分岐してアースされてお
り、高電圧発生装置１２の各部へとプリント基板上をパ
ターン配線される。

【００３７】本第２の実施の形態では、上記第１の実施
の形態にて説明した高圧ＧＮＤを特に設けずに、容量性
素子である高圧コンデンサＣ１端とＧＮＤ間にスパーク
電流制限部３を設けることを特徴する。これにより、電
流値の少ないシグナル系ＧＮＤと高電圧ＧＮＤとを高電
圧発生部２１の近くまで共用してパターン配線すること
が可能となり、プリント基板のパターン配線効率を向上
することができる。特に、多くの高電圧発生部を構成す
る高電圧発生装置においてその効果を発揮する。スパー
ク電流制限部３は、上記第１の実施の形態で説明した抵
抗素子やインダクタ素子を利用し、その特性は上記第１
の実施の形態と同様であり、その説明を省略する。な
お、本第２の実施の形態では、コスト面からプリント基
板上の配線パターンによりインダクタを形成するスパー
ク電流制限部３を利用することが好ましい。

【００３８】これにより、容量性素子である高圧コンデ
ンサＣ１端に異物が接触してスパーク放電した場合にお
いても、その放電経路にスパーク電流の制限手段が介在
するので、スパーク電流の尖頭値を下げることができ
る。スパーク電流の尖頭値を下げることによりＧＮＤ電
位の上昇を防止することができ、スパーク電流による高
電圧発生装置１２内のプリント基板上における半導体Ｉ
Ｃ等の破損を防止することが可能となる。その結果、異
物等が取り除かれれば、高電圧発生装置１２全体の機能
を復帰させることが可能となる。

【００３９】なお、スパーク電流制限部３は、容量性素
子である高圧コンデンサＣ１から放電するスパーク電流
の尖頭値を制限することが主目的であるので、高圧トラ
ンスＴ１及び高圧抵抗器Ｒ１端は、電流値の少ないシグ
ナル系ＧＮＤに直接接続してもよい。また、比較的大電
流のパワーＧＮＤは、特に設けなくてもよい。また、ス
パーク電流制限部３は、高圧コンデンサＣ１のＧＮＤ電
位端とシグナル系ＧＮＤ間に介在していれば、その配置
は特に図２に限らなくてもよい。

【００４０】上記第２の実施の形態によれば、高電圧発
生装置１２内の高電圧整流器３２における高圧コンデン
サＣ１とＧＮＤ間にスパーク電流制限部３を設けたの
で、コンデンサ異物等の混入による短絡が引き起こした
スパーク電流から装置内の半導体ＩＣ等の破損を防止す
ることができる。

【００４１】

【発明の効果】以上詳細に説明したように、請求項１記
載の高電圧発生装置によれば、スパーク電流制限手段に
より信号ＧＮＤと高電圧ＧＮＤ間に流れるスパーク電流
を制限するので、異物等の接触によるスパーク放電が引
き起こしたスパーク電流から半導体ＩＣ等の破損を防止
することができる。

【００４２】請求項２記載の高電圧発生装置によれば、
スパーク電流制限手段は、抵抗素子及びインダクタ素子
の少なくとも１つから成るので、低コストの回路構成と
することができる。

【００４３】請求項３記載の高電圧発生装置によれば、
スパーク電流制限手段は、プリント基板のパターン配線
から成るので、更に低コストの回路構成とすることがで
きる。

【００４４】請求項４記載の高電圧発生装置によれば、
スパーク電流制限手段により容量性素子ＧＮＤ電位端と
ＧＮＤ間とに流れるスパーク電流を制限するので、異物
等の接触によるスパーク放電が引き起こしたスパーク電
流から半導体ＩＣ等の破損を防止することができ、且つ
プリント基板のパターン配線効率をあげることができ
る。

【００４５】請求項５記載の高電圧発生装置によれば、
スパーク電流制限手段は、抵抗素子及びインダクタ素子
の少なくとも１つから成るので、低コストの回路構成と
することができる。

【００４６】請求項６記載の高電圧発生装置によれば、
スパーク電流制限手段は、プリント基板のパターン配線
から成るので、更に低コストの回路構成とすることがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る高電圧発生装
置の概略構成を示す回路図である。

【図２】本発明の第２の実施の形態に係る高電圧発生装
置の概略構成を示す回路図である。

【図３】従来の高電圧バイアス発生用の高電圧発生装置
の概略構成を示す回路図である。

【図４】図３の高電圧発生装置４の変形例の概略構成を
示す回路図である。

【符号の説明】

２低圧電源３スパーク電流制限部１１，１２，１３，１４高電圧発生装置

Claims

【特許請求の範囲】

【請求項１】信号ＧＮＤと高電圧ＧＮＤとを有するプ
リント基板を用いた高電圧発生装置において、前記信号
ＧＮＤと前記高電圧ＧＮＤ間にスパーク電流を制限する
スパーク電流制限手段を備えることを特徴とする高電圧
発生装置。
【請求項２】前記スパーク電流制限手段は、抵抗素子
及びインダクタ素子の少なくとも１つから成ることを特
徴とする請求項１記載の高電圧発生装置。
【請求項３】前記スパーク電流制限手段は、プリント
基板のパターン配線から成ることを特徴とする請求項１
記載の高電圧発生装置。
【請求項４】高電位の電荷量を蓄積保存する容量性素
子を用いる高電圧発生装置において、前記容量性素子の
ＧＮＤ電位端とＧＮＤ間とにスパーク電流を制限するス
パーク電流制限手段を備えることを特徴とする高電圧発
生装置。
【請求項５】前記スパーク電流制限手段は、抵抗素子
及びインダクタ素子の少なくとも１つから成ることを特
徴とする請求項４記載の高電圧発生装置。
【請求項６】前記スパーク電流制限手段は、プリント
基板のパターン配線から成ることを特徴とする請求項４
記載の高電圧発生装置。