JP2002077101A - Ofdm signal receiver - Google Patents

Ofdm signal receiver

Info

Publication number
JP2002077101A
JP2002077101A JP2000271484A JP2000271484A JP2002077101A JP 2002077101 A JP2002077101 A JP 2002077101A JP 2000271484 A JP2000271484 A JP 2000271484A JP 2000271484 A JP2000271484 A JP 2000271484A JP 2002077101 A JP2002077101 A JP 2002077101A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
ofdm
ofdm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000271484A
Other languages
Japanese (ja)
Inventor
Yutaka Igarashi
豊 五十嵐
Kazuhide Tamizu
一秀 田水
Hiroyuki Mizukami
博之 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000271484A priority Critical patent/JP2002077101A/en
Publication of JP2002077101A publication Critical patent/JP2002077101A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an OFDM signal receiver equipped with an automatic gain controller which converts OFDM signals transmitted by switching the lengths of a plurality of kinds of effective symbol periods into digital signals at appropriate levels corresponding to the lengths of the effective symbol periods. SOLUTION: The OFDM signal receiver discriminates the effective symbol period of OFDM signals by means of a mode discriminating circuit 50 and switches a reference voltage switching circuit 120 to refer to an appropriate reference voltage circuit for receiving OFDM signals having the effective symbol length. Then the receiver measures the mean power of the received OFDM signals by means of a mean power measuring circuit 80 and generates a gain control signal for an AGC circuit 30 by comparing the measured mean power with the output of the reference voltage switching circuit 120 by means of an AGC voltage calculating circuit 130.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デジタル放送受信
装置に関係しており、特に直交周波数分割多重デジタル
変復調方式(OFDM方式)を用いて変調された信号の受信装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital broadcast receiving apparatus, and more particularly to a receiving apparatus for a signal modulated by using an orthogonal frequency division multiplexing digital modulation / demodulation system (OFDM system).

【0002】[0002]

【従来の技術】直交周波数分割多重(Orthogonal Freque
ncy Division Multiplex、以下OFDMと記す)技術を用い
た信号変調方式は、デジタル情報を多数の搬送波に分散
して伝送するので、単一の搬送波にのみにデジタル情報
を持たせるQAM(quadrature amplitude moduration)な
ど、他の信号変調方式と比較して、シンボル長が長く、
マルチパスなどの遅延波の影響を受けにくい。
2. Description of the Related Art Orthogonal frequency division multiplexing
(Ncy Division Multiplex, hereinafter referred to as OFDM) signal modulation method using technology, since digital information is distributed and transmitted to a number of carriers, QAM (quadrature amplitude modulation) to have digital information only on a single carrier Compared with other signal modulation methods, the symbol length is longer,
Less susceptible to delayed waves such as multipath.

【0003】この特徴を活かし、欧州では、DVB-T(Digi
tal Video Broadcasting-Terrestrial) と呼ばれるOFDM
変調方式を用いた地上波デジタルテレビジョン放送が開
始された。国内でも、OFDM変調方式を用いたISDB-T(Int
egrated Services Digital Broadcasting-Terrestrial)
と呼ばれる地上波デジタルテレビジョン放送が開始さ
れつつある。
In Europe, taking advantage of this feature, DVB-T (Digi
tal Video Broadcasting-Terrestrial)
Terrestrial digital television broadcasting using a modulation method has started. In Japan, ISDB-T (Int
egrated Services Digital Broadcasting-Terrestrial)
A terrestrial digital television broadcast called “Digital Terrestrial Digital Broadcasting” is being started.

【0004】[0004]

【発明が解決しようとする課題】ここで、OFDM受信装置
について検討してみる。
Here, an OFDM receiver will be examined.

【0005】図4に一般のOFDM受信装置のブロック図を
示す。図4において、10はOFDM RF信号入力端子、2
0はチューナ、30は自動利得制御回路(以下、AGC回路
と記す)、40はアナログ−デジタル変換回路(以下、AD
Cと記す)、50はモード判定回路、60は高速フーリエ
変換回路(以下、FFT回路と記す)、70は復調回路、8
0は平均電力測定回路、91は基準電圧回路、130は
AGC電圧算出回路、140はデジタル−アナログ変換回
路(以下、DACと記す)、200は出力端子である。
FIG. 4 shows a block diagram of a general OFDM receiver. In FIG. 4, 10 is an OFDM RF signal input terminal, 2
0 is a tuner, 30 is an automatic gain control circuit (hereinafter, referred to as an AGC circuit), 40 is an analog-digital conversion circuit (hereinafter, AD
C), 50 is a mode determination circuit, 60 is a fast Fourier transform circuit (hereinafter referred to as an FFT circuit), 70 is a demodulation circuit, 8
0 is the average power measurement circuit, 91 is the reference voltage circuit, and 130 is
An AGC voltage calculation circuit, 140 is a digital-analog conversion circuit (hereinafter, referred to as DAC), and 200 is an output terminal.

【0006】周波数分割多重されたOFDM信号は、伝送路
を伝搬し、OFDM RF信号入力端子10にて受信され、チ
ューナ20に入力される。
[0006] The frequency division multiplexed OFDM signal propagates through a transmission path, is received at an OFDM RF signal input terminal 10, and is input to a tuner 20.

【0007】チューナ20は、所望の帯域に存在するOF
DM信号のみを抽出し、AGC回路30へ入力する。
[0007] The tuner 20 is provided with an OF which exists in a desired band.
Only the DM signal is extracted and input to the AGC circuit 30.

【0008】AGC回路30は、DAC140の出力信号によ
り利得を可変する増幅器である。このAGC回路30によ
り、所望のレベルに制御されたOFDM信号は、ADC40へ
入力される。
The AGC circuit 30 is an amplifier that varies the gain according to the output signal of the DAC 140. The OFDM signal controlled to a desired level by the AGC circuit 30 is input to the ADC 40.

【0009】ADC40は、アナログ信号であるOFDM信号
をデジタル信号に変換する。ADC40の出力信号はモー
ド判定回路50、FFT回路60、平均電力測定回路80
へ入力される。
The ADC 40 converts an analog OFDM signal into a digital signal. The output signal of the ADC 40 is output to the mode determination circuit 50, the FFT circuit 60, the average power measurement circuit 80
Is input to

【0010】モード判定回路50は、OFDM信号のシンボ
ル周期を検出する。
[0010] The mode determination circuit 50 detects the symbol period of the OFDM signal.

【0011】モード判定回路50の説明の前に、OFDM信
号の構成を説明する。
Before describing the mode determination circuit 50, the configuration of the OFDM signal will be described.

【0012】OFDM信号の構成を図2に示す。図2におい
て、1000はOFDMシンボル、1010はガードインタ
バル、1020は有効シンボル、1030は時間軸であ
る。
FIG. 2 shows the configuration of the OFDM signal. In FIG. 2, 1000 is an OFDM symbol, 1010 is a guard interval, 1020 is an effective symbol, and 1030 is a time axis.

【0013】時間軸1030の矢印の向きは、時刻が進
行する方向を示すものとする。
The direction of the arrow on the time axis 1030 indicates the direction in which time advances.

【0014】図2に示すように、OFDMシンボル1000
は、ガードインタバル1010と有効シンボル1020
より構成される。
As shown in FIG. 2, OFDM symbol 1000
Is the guard interval 1010 and the effective symbol 1020
It is composed of

【0015】ガードインタバル1010は、有効シンボ
ル1020の後ろの信号部分を時間的に平行移動した信
号である。従って、ガードインタバル1010と有効シ
ンボル1020の後ろの部分の信号は相関を持つ。
[0015] The guard interval 1010 is a signal obtained by translating the signal portion behind the effective symbol 1020 in time. Therefore, the signal behind the guard interval 1010 and the portion after the effective symbol 1020 have a correlation.

【0016】つまり、OFDM信号はOFDMシンボルの前の部
分の信号と、後ろの部分の信号のみが相関を持つ。この
ため、OFDM信号をシンボル周期遅延させた信号との自己
相関関数の結果はOFDMシンボルの周期と同じ周期でピー
ク値を持つ。
That is, in the OFDM signal, only the signal in the part before the OFDM symbol and the signal in the part after the OFDM symbol have a correlation. Therefore, the result of the autocorrelation function with the signal obtained by delaying the OFDM signal by the symbol period has a peak value in the same period as the period of the OFDM symbol.

【0017】実際のOFDM信号は、有効シンボルの長さと
ガードインタバルの長さが可変である。従って、「OFDM
信号のシンボル周期の種類」は、「(有効シンボルの長
さの種類)×(ガードインタバルの長さの種類)」だけ
存在する。
In an actual OFDM signal, the length of an effective symbol and the length of a guard interval are variable. Therefore, "OFDM
The “type of signal symbol period” includes only “(type of length of effective symbol) × (type of length of guard interval)”.

【0018】ここで、説明を図4に戻す。Here, the description returns to FIG.

【0019】モード判定回路50は、ADC40の出力信
号とADCの出力信号をOFDM信号のシンボル周期遅延させ
た信号の相関関数を計算し、ピーク値を検出する。この
ピーク値の周期よりOFDM信号のシンボル周期を推定す
る。
The mode determination circuit 50 calculates a correlation function between the output signal of the ADC 40 and a signal obtained by delaying the output signal of the ADC by the symbol period of the OFDM signal, and detects a peak value. The symbol period of the OFDM signal is estimated from the period of the peak value.

【0020】モード判定回路50の一例を図3に示す。
図3において、2000は入力端子、2010は相関関
数計算回路、2020は出力端子、2030は遅延回
路、2040は遅延時間切替信号入力端子である。
FIG. 3 shows an example of the mode determination circuit 50.
3, reference numeral 2000 denotes an input terminal, 2010 denotes a correlation function calculation circuit, 2020 denotes an output terminal, 2030 denotes a delay circuit, and 2040 denotes a delay time switching signal input terminal.

【0021】入力端子2000から入力されたデジタル
化されたOFDM信号は、遅延回路2030と相関関数計算
回路2010へ入力される。
The digitized OFDM signal input from input terminal 2000 is input to delay circuit 2030 and correlation function calculation circuit 2010.

【0022】遅延回路2030の遅延時間は、遅延時間
切替信号入力端子2040からの信号で設定する。
The delay time of delay circuit 2030 is set by a signal from delay time switching signal input terminal 2040.

【0023】入力端子2000の信号と、遅延回路20
30の出力信号は相関関数計算回路2010へ入力さ
れ、相関関数を計算する。
The signal at the input terminal 2000 and the delay circuit 20
The output signal of 30 is input to a correlation function calculation circuit 2010 to calculate a correlation function.

【0024】遅延時間切替信号入力端子2040からの
信号で設定された遅延回路2030の遅延時間と、入力
端子2000から入力されたデジタル化されたOFDM信号
のシンボル周期が一致したとき、相関関数計算回路20
10の計算結果はピーク値を持つ。
When the delay time of the delay circuit 2030 set by the signal from the delay time switching signal input terminal 2040 matches the symbol period of the digitized OFDM signal input from the input terminal 2000, a correlation function calculating circuit 20
The calculation result of 10 has a peak value.

【0025】このピーク値の周期は、入力端子2000
から入力されたデジタル化されたOFDM信号のシンボル周
期と一致する。
The cycle of this peak value is determined by the input terminal 2000
Coincides with the symbol period of the digitized OFDM signal input from.

【0026】モード判定回路50の出力信号と、ADC4
0の出力信号はFFT回路60に入力される。
The output signal of the mode decision circuit 50 and the ADC 4
The output signal of 0 is input to the FFT circuit 60.

【0027】FFT回路60は、ADC40の出力信号であ
る、デジタル化されたOFDM信号のうち、有効シンボル期
間のみを高速フーリエ変換(以下、FFTと記す)する。
The FFT circuit 60 performs fast Fourier transform (hereinafter, referred to as FFT) only on the effective symbol period in the digitized OFDM signal, which is the output signal of the ADC 40.

【0028】FFT回路60のFFTは、例えば、DVB-Tで
は、2048ポイントFFT、8192ポイントFFTの2種類が、ま
た、ISDB-Tでは2048ポイントFFT、4096ポイントFFT、81
92ポイントFFTの3種類が存在する。2048ポイントFFT、4
096ポイントFFT、8192ポイントFFTは、OFDM信号の有効
シンボル期間を、等間隔で、それぞれ、2048ポイント、
4096ポイント、8192ポイントサンプルし、FFTする。
The FFT of the FFT circuit 60 includes, for example, two types of 2048-point FFT and 8192-point FFT in DVB-T, and 2048-point FFT, 4096-point FFT and 81 in ISDB-T.
There are three types of 92 point FFT. 2048 point FFT, 4
The 096-point FFT and the 8192-point FFT have the effective symbol period of the OFDM signal at equal intervals, each at 2048 points,
4096 points and 8192 points are sampled and FFT is performed.

【0029】FFT回路60の出力信号は復調回路70へ
入力され、復調処理された後、出力端子200より出力
される。
The output signal of the FFT circuit 60 is input to the demodulation circuit 70, subjected to demodulation processing, and output from the output terminal 200.

【0030】出力端子200から出力された信号は、例
えば、デジタルテレビジョン放送受信装置であるなら
ば、MPEG(Moving Picture Coding Experts Group)-2デ
コーダ(図示しない)に入力される。
The signal output from the output terminal 200 is input to an MPEG (Moving Picture Coding Experts Group) -2 decoder (not shown) in the case of a digital television broadcast receiver, for example.

【0031】次に、AGC回路30の動作に関して説明を
する。
Next, the operation of the AGC circuit 30 will be described.

【0032】ADC40の出力信号は、平均電力測定回路
80に入力される。
The output signal of the ADC 40 is input to the average power measuring circuit 80.

【0033】平均電力測定回路80は、ADC40の出力
信号である、デジタル化されたOFDM信号の平均電力値を
算出する。この平均電力値と基準電圧回路91からの出
力である基準電圧値を、AGC電圧算出回路130に入力
し、AGC回路30の制御電圧を算出する。
The average power measuring circuit 80 calculates the average power value of the digitized OFDM signal, which is the output signal of the ADC 40. The average power value and the reference voltage value output from the reference voltage circuit 91 are input to the AGC voltage calculation circuit 130, and the control voltage of the AGC circuit 30 is calculated.

【0034】具体的には、AGC電圧算出回路130は、
基準電圧回路91からの出力である基準電圧値よりADC
40の出力信号である、デジタル化されたOFDM信号の平
均電力値が大きければ、AGC回路30の利得が減少する
ための制御信号を発生する。逆に、基準電圧回路91か
らの出力である基準電圧値よりADC40の出力信号であ
る、デジタル化されたOFDM信号の平均電力値が小さけれ
ば、AGC回路30の利得が増加するための制御信号を発
生する。
Specifically, the AGC voltage calculation circuit 130
ADC from the reference voltage value which is the output from the reference voltage circuit 91
If the average power value of the digitized OFDM signal, which is the output signal of 40, is large, a control signal for reducing the gain of the AGC circuit 30 is generated. Conversely, if the average power value of the digitized OFDM signal, which is the output signal of the ADC 40, is smaller than the reference voltage value output from the reference voltage circuit 91, a control signal for increasing the gain of the AGC circuit 30 is output. appear.

【0035】AGC電圧算出回路130の出力信号は、DAC
140によりアナログ信号に変換され、AGC回路30に
入力される。このようにして、AGC回路30の利得は制
御され、チューナ20の出力信号は所望のレベルとな
り、ADC40へ入力される。
The output signal of the AGC voltage calculation circuit 130 is a DAC
The signal is converted into an analog signal by 140 and input to the AGC circuit 30. In this way, the gain of the AGC circuit 30 is controlled, and the output signal of the tuner 20 becomes a desired level and is input to the ADC 40.

【0036】OFDM信号はピーク電力と平均電力の比が大
きい。一方、ADC40の定格入力電圧範囲は、有限であ
るため、必然的に飽和した信号がモード判定回路50,
FFT回路60に入力されることになる。これは、デジタ
ルデータを誤って受信する確率(以下、BERと記す)を劣
化(劣化は、BERの増加を意味する)させる。
An OFDM signal has a large ratio of peak power to average power. On the other hand, since the rated input voltage range of the ADC 40 is finite, a signal that is necessarily saturated
This is input to the FFT circuit 60. This degrades the probability of erroneously receiving digital data (hereinafter referred to as BER) (deterioration means an increase in BER).

【0037】これを防ぐため、AGC回路30により適切
に信号レベルを設定し、ADC40へ入力する必要があ
る。しかし、この適切な信号レベルは有効シンボルの長
さ、即ち、FFTのポイント数により異なる。
In order to prevent this, it is necessary to appropriately set the signal level by the AGC circuit 30 and input the signal level to the ADC 40. However, the appropriate signal level depends on the length of the effective symbol, that is, the number of FFT points.

【0038】[0038]

【課題を解決するための手段】上記問題を解決するため
に、本発明に関わるOFDM受信装置を以下のように構成す
る。
In order to solve the above problems, an OFDM receiver according to the present invention is configured as follows.

【0039】周波数分割多重されたOFDM信号を入力する
入力端子と、該入力端子より入力された周波数分割多重
されたOFDM信号のうち、所望の帯域に存在するOFDM信号
のみを選択的に増幅し出力するチューナと、該チューナ
の出力を所望のレベルに増幅するAGC回路と、該AGC回路
の出力をデジタル信号に変換するADCと、該ADCの出力を
記憶し、任意の時間遅延した信号を出力する遅延回路
と、該遅延回路の遅延時間を切り替えるための遅延時間
切替信号と、該ADCの出力信号と、該遅延回路の出力信
号の相関関数を計算する相関関数計算回路と、該相関関
数計算回路の出力のピーク周期を測定するピーク周期測
定回路と、該ピーク周期測定回路から、OFDM信号の有効
シンボル期間を判定するモード判定回路と、該ADCの出
力OFDM信号から、該モード判定回路の出力を用い、有効
シンボル期間のみを高速フーリエ変換するFFT回路と、
該FFT回路の出力を入力し、シンボルの判定処理や誤り
訂正処理などを行う復調回路と、該ADCの出力から平均
電力を算出する平均電力測定回路と、該平均電力測定回
路の出力と基準電圧を比較し、該AGC回路の制御電圧を
算出するAGC電圧算出回路と、該AGC電圧算出回路の出力
をアナログ信号に変換し、該AGC回路の利得を制御する
ためのアナログ信号に変換するDACを有するOFDM信号受
信装置において、該基準電圧はOFDM信号の有効シンボル
期間の長さに応じて切り替える。
An input terminal for inputting a frequency division multiplexed OFDM signal, and of the frequency division multiplexed OFDM signals input from the input terminal, selectively amplify and output only an OFDM signal present in a desired band. Tuner, an AGC circuit that amplifies the output of the tuner to a desired level, an ADC that converts the output of the AGC circuit into a digital signal, stores the output of the ADC, and outputs a signal delayed for an arbitrary time A delay circuit, a delay time switching signal for switching a delay time of the delay circuit, an output signal of the ADC, a correlation function calculation circuit for calculating a correlation function of the output signal of the delay circuit, and the correlation function calculation circuit A peak cycle measuring circuit for measuring a peak cycle of an output of the ADC; a mode determining circuit for determining an effective symbol period of the OFDM signal from the peak cycle measuring circuit; Using the output, a FFT circuit for fast Fourier transform only effective symbol period,
A demodulation circuit that receives the output of the FFT circuit and performs symbol determination processing, error correction processing, and the like; an average power measurement circuit that calculates average power from the output of the ADC; and an output of the average power measurement circuit and a reference voltage. And an AGC voltage calculation circuit that calculates the control voltage of the AGC circuit, and a DAC that converts the output of the AGC voltage calculation circuit into an analog signal and converts the output into an analog signal for controlling the gain of the AGC circuit. In the OFDM signal receiving apparatus, the reference voltage switches according to the length of the effective symbol period of the OFDM signal.

【0040】[0040]

【発明の実施の形態】本発明の実施の形態について説明
する。
Embodiments of the present invention will be described.

【0041】本発明の第1の実施の形態のテレビジョン
信号受信装置のブロック図を図1に示す。
FIG. 1 shows a block diagram of a television signal receiving apparatus according to the first embodiment of the present invention.

【0042】図1において、10はOFDM RF信号入力端
子、20はチューナ、30はAGC回路、40はADC、50
はモード判定回路、60はFFT回路、70は復調回路、
80は平均電力測定回路、90は第1の基準電圧回路、
100は第2の基準電圧回路、110は第3の基準電圧
回路、120は基準電圧切替回路、130はAGC電圧算
出回路、140はデジタル−アナログ変換回路(以下、D
ACと記す)、200は出力端子である。
In FIG. 1, 10 is an OFDM RF signal input terminal, 20 is a tuner, 30 is an AGC circuit, 40 is an ADC, 50
Is a mode determination circuit, 60 is an FFT circuit, 70 is a demodulation circuit,
80 is an average power measurement circuit, 90 is a first reference voltage circuit,
100 is a second reference voltage circuit, 110 is a third reference voltage circuit, 120 is a reference voltage switching circuit, 130 is an AGC voltage calculation circuit, and 140 is a digital-analog conversion circuit (hereinafter, D
AC), and 200 is an output terminal.

【0043】周波数分割多重されたOFDM信号は、伝送路
を伝搬し、OFDM RF信号入力端子10にて受信され、チ
ューナ20に入力される。
The frequency division multiplexed OFDM signal propagates through a transmission path, is received at an OFDM RF signal input terminal 10, and is input to a tuner 20.

【0044】チューナ20は、所望の帯域に存在するOF
DM信号のみを抽出し、AGC回路30へ入力する。
[0044] The tuner 20 controls the OF which exists in the desired band.
Only the DM signal is extracted and input to the AGC circuit 30.

【0045】AGC回路30は、DAC140の出力信号によ
り利得を可変する増幅器である。このAGC回路30によ
り、所望のレベルに制御されたOFDM信号は、ADC40へ
入力される。
The AGC circuit 30 is an amplifier that varies the gain according to the output signal of the DAC 140. The OFDM signal controlled to a desired level by the AGC circuit 30 is input to the ADC 40.

【0046】ADC40は、アナログ信号であるOFDM信号
をデジタル信号に変換する。ADC40の出力信号はモー
ド判定回路50、FFT回路60、平均電力測定回路80
へ入力される。
The ADC 40 converts an analog OFDM signal into a digital signal. The output signal of the ADC 40 is output to the mode determination circuit 50, the FFT circuit 60, the average power measurement circuit 80
Is input to

【0047】モード判定回路50は、OFDM信号のシンボ
ル周期を検出する。ここで、OFDM信号の構成は、図2を
用いて説明した通りである。従って、モード判定回路5
0は、ADC40の出力信号とADCの出力信号をOFDM信号の
シンボル周期遅延させた信号の相関関数を計算し、ピー
ク値を検出する。このピーク値の周期よりOFDM信号のシ
ンボル周期を推定する。
The mode determination circuit 50 detects the symbol period of the OFDM signal. Here, the configuration of the OFDM signal is as described with reference to FIG. Therefore, the mode determination circuit 5
0 calculates the correlation function between the output signal of the ADC 40 and the signal obtained by delaying the output signal of the ADC by the symbol period of the OFDM signal, and detects the peak value. The symbol period of the OFDM signal is estimated from the period of the peak value.

【0048】モード判定回路50の一例は、図3を用い
て説明したものが考えられる。
An example of the mode determination circuit 50 described with reference to FIG. 3 can be considered.

【0049】モード判定回路50の出力信号と、ADC4
0の出力信号はFFT回路60に入力される。
The output signal of the mode decision circuit 50 and the ADC 4
The output signal of 0 is input to the FFT circuit 60.

【0050】FFT回路60は、ADC40の出力信号であ
る、デジタル化されたOFDM信号のうち、有効シンボル期
間のみをFFTする。
The FFT circuit 60 performs FFT only on the effective symbol period in the digitized OFDM signal, which is the output signal of the ADC 40.

【0051】FFT回路60のFFTは、例えば、DVB-Tで
は、2048ポイントFFT、8192ポイントFFTの2種類が、ま
た、ISDB-Tでは2048ポイントFFT、4096ポイントFFT、81
92ポイントFFTの3種類が存在する。2048ポイントFFT、4
096ポイントFFT、8192ポイントFFTは、OFDM信号の有効
シンボル期間を、等間隔で、それぞれ、2048ポイント、
4096ポイント、8192ポイントサンプルし、FFTする。
The FFT of the FFT circuit 60 includes, for example, two types of 2048-point FFT and 8192-point FFT in DVB-T, and 2048-point FFT, 4096-point FFT and 81 in ISDB-T.
There are three types of 92 point FFT. 2048 point FFT, 4
The 096-point FFT and the 8192-point FFT have the effective symbol period of the OFDM signal at equal intervals, each at 2048 points,
4096 points and 8192 points are sampled and FFT is performed.

【0052】FFT回路60の出力信号は復調回路70へ
入力され、復調処理された後、出力端子200より出力
される。
The output signal of the FFT circuit 60 is input to the demodulation circuit 70, subjected to demodulation processing, and output from the output terminal 200.

【0053】出力端子200から出力された信号は、例
えば、デジタルテレビジョン放送受信装置であるなら
ば、MPEG(Moving Picture Coding Experts Group)-2デ
コーダ(図示しない)に入力される。
The signal output from the output terminal 200 is input to, for example, an MPEG (Moving Picture Coding Experts Group) -2 decoder (not shown) in the case of a digital television broadcast receiver.

【0054】次に、AGC回路30の動作に関して説明を
する。
Next, the operation of the AGC circuit 30 will be described.

【0055】ADC40の出力信号は、平均電力測定回路
80に入力される。
The output signal of the ADC 40 is input to the average power measuring circuit 80.

【0056】平均電力測定回路80は、ADC40の出力
信号である、デジタル化されたOFDM信号の平均電力値を
算出する。この平均電力値と基準電圧切替回路120か
らの出力である基準電圧値を、AGC電圧算出回路130
に入力し、AGC回路30の制御電圧を算出する。
The average power measuring circuit 80 calculates the average power value of the digitized OFDM signal, which is the output signal of the ADC 40. The average power value and the reference voltage value output from the reference voltage switching circuit 120 are calculated by the AGC voltage calculation circuit 130.
To calculate the control voltage of the AGC circuit 30.

【0057】基準電圧切替回路120は、モード判定回
路50の出力よりOFDM信号の有効シンボル期間の長さを
判定し、それにより第1の基準電圧回路90、第2の基
準電圧回路100、第3の基準電圧回路110の3つの
うち、所望の有効シンボル期間の長さに対応する基準電
圧をAGC電圧回路130に入力する。
The reference voltage switching circuit 120 determines the length of the effective symbol period of the OFDM signal from the output of the mode determination circuit 50, and thereby determines the first reference voltage circuit 90, the second reference voltage circuit 100, and the third reference voltage circuit. Among the three reference voltage circuits 110, a reference voltage corresponding to a desired effective symbol period length is input to the AGC voltage circuit 130.

【0058】AGC電圧算出回路130は、基準電圧切替
回路120からの出力である基準電圧値よりADC40の
出力信号である、デジタル化されたOFDM信号の平均電力
値が大きければ、AGC回路30の利得が減少するための
制御信号を発生する。逆に、基準電圧切替回路120か
らの出力である基準電圧値よりADC40の出力信号であ
る、デジタル化されたOFDM信号の平均電力値が小さけれ
ば、AGC回路30の利得が増加するための制御信号を発
生する。
The AGC voltage calculation circuit 130 determines the gain of the AGC circuit 30 if the average power value of the digitized OFDM signal, which is the output signal of the ADC 40, is larger than the reference voltage value output from the reference voltage switching circuit 120. Generates a control signal to reduce the Conversely, if the average power value of the digitized OFDM signal, which is the output signal of the ADC 40, is smaller than the reference voltage value output from the reference voltage switching circuit 120, a control signal for increasing the gain of the AGC circuit 30 Occurs.

【0059】ここで、図1では、ISDB-T方式に基づき、
3つの基準電圧回路を設けたが、有効シンボル期間の長
さがN種類存在するOFDM信号を受信するためのOFDM信号
受信装置では、N種類の基準電圧を設ける。
Here, in FIG. 1, based on the ISDB-T system,
Although three reference voltage circuits are provided, an OFDM signal receiving apparatus for receiving an OFDM signal having N types of effective symbol periods has N types of reference voltages.

【0060】AGC電圧算出回路130の出力信号は、DAC
140によりアナログ信号に変換され、AGC回路30に
入力される。このようにして、AGC回路30の利得は制
御され、チューナ20の出力信号は所望のレベルとな
り、ADC40へ入力される。
The output signal of the AGC voltage calculation circuit 130 is
The signal is converted into an analog signal by 140 and input to the AGC circuit 30. In this way, the gain of the AGC circuit 30 is controlled, and the output signal of the tuner 20 becomes a desired level and is input to the ADC 40.

【0061】[0061]

【発明の効果】本発明により、複数の種類の有効シンボ
ル期間の長さを切り替えて送信されたOFDM信号を、有効
シンボル期間の長さに応じた適切なレベルでADCに入力
することができ、信号誤り率の劣化の少ないデジタル復
調処理が可能となる受信装置を構成できる。
According to the present invention, an OFDM signal transmitted by switching the lengths of a plurality of types of effective symbol periods can be input to the ADC at an appropriate level according to the length of the effective symbol periods, A receiving device capable of performing digital demodulation processing with little deterioration of the signal error rate can be configured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態のOFDM受信装置の構
成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an OFDM receiver according to a first embodiment of the present invention.

【図2】OFDM信号の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of an OFDM signal.

【図3】モード判定回路の一例を示すブロック図であ
る。
FIG. 3 is a block diagram illustrating an example of a mode determination circuit.

【図4】一般のOFDM受信装置を示すブロック図である。FIG. 4 is a block diagram showing a general OFDM receiving apparatus.

【符号の説明】[Explanation of symbols]

10…OFDM RF信号入力端子、20…チューナ、30…A
GC回路、40…ADC、50…モード判定回路、60…FFT
回路、70…復調回路、80…平均電力測定回路、90
…第1の基準電圧回路、91…基準電圧回路、100…
第2の基準電圧回路、110…第3の基準電圧回路、1
20…基準電圧切替回路、130…AGC電圧算出回路、
140…DAC、200…出力端子、1000…OFDMシン
ボル、1010…ガードインタバル、1020…有効シ
ンボル、1030…時間軸、2000…入力端子、20
10…相関関数計算回路、2020…出力端子、203
0…遅延回路、2040…遅延時間切替信号入力端子
10: OFDM RF signal input terminal, 20: tuner, 30: A
GC circuit, 40 ADC, 50 mode judgment circuit, 60 FFT
Circuit, 70 demodulation circuit, 80 average power measurement circuit, 90
... First reference voltage circuit, 91 ... Reference voltage circuit, 100 ...
Second reference voltage circuit, 110... Third reference voltage circuit, 1
20: reference voltage switching circuit, 130: AGC voltage calculation circuit,
140 DAC, 200 output terminal, 1000 OFDM symbol, 1010 guard interval, 1020 effective symbol, 1030 time axis, 2000 input terminal, 20
10: Correlation function calculation circuit, 2020: Output terminal, 203
0: delay circuit, 2040: delay time switching signal input terminal

フロントページの続き (72)発明者 水上 博之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディア開発本 部内 Fターム(参考) 5C025 AA25 AA28 BA11 BA14 BA25 BA27 DA01 5C026 BA01 BA12 5K022 DD01 DD13 DD19 DD33 DD34 5K061 AA11 BB06 BB07 CC52 CD04Continuing from the front page (72) Inventor Hiroyuki Mizukami 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd. Digital Media Development Division F-term (Reference) 5C025 AA25 AA28 BA11 BA14 BA25 BA27 DA01 5C026 BA01 BA12 5K022 DD01 DD13 DD19 DD33 DD34 5K061 AA11 BB06 BB07 CC52 CD04

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】OFDM信号を受信し、所望の帯域に存在する
該OFDM信号のみを選択し出力するチューナと、 前記チューナの出力を所望のレベルに増幅する可変利得
増幅部と、 前記可変利得増幅部の出力信号と該出力信号を遅延した
信号の相関関数を計算し、ピーク周期を測定するピーク
周期測定部と、 前記ピーク周期測定部から前記OFDM信号の有効シンボル
期間を判定するモード判定部と、 前記可変利得増幅部の出力信号から、前記モード判定部
の出力を用い、有効シンボル期間のみを高速フーリエ変
換する高速フーリエ変換部と、 前記高速フーリエ変換部の出力に対して、シンボルの判
定処理や誤り訂正処理を行う復調部と、 前記可変利得増幅部の出力から平均電力を算出する平均
電力測定部と、 前記モード判定部で判定されたOFDM信号の有効シンボル
期間の長さに応じて、前記平均電力測定部の出力と複数
種類の基準電圧のうちの1つを比較し、前記可変利得増
幅部の制御電圧を算出する電圧算出部を備えることを特
徴とするOFDM受信装置。
A tuner for receiving an OFDM signal and selecting and outputting only the OFDM signal present in a desired band; a variable gain amplifying unit for amplifying an output of the tuner to a desired level; Calculating a correlation function of the output signal of the unit and a signal obtained by delaying the output signal, a peak period measuring unit that measures a peak period, and a mode determining unit that determines an effective symbol period of the OFDM signal from the peak period measuring unit. A fast Fourier transform unit for fast Fourier transforming only an effective symbol period from an output signal of the variable gain amplifying unit using an output of the mode decision unit; and a symbol decision process for an output of the fast Fourier transform unit. A demodulator that performs an error correction process, an average power measuring unit that calculates an average power from the output of the variable gain amplifying unit, and the validity of the OFDM signal determined by the mode determining unit. A voltage calculating unit that compares an output of the average power measuring unit with one of a plurality of types of reference voltages and calculates a control voltage of the variable gain amplifying unit according to a length of the symbol period. OFDM receiver.
【請求項2】前記電圧算出部は前記複数種類の基準電圧
を保持する複数の基準電圧部を切り換えて比較すること
を特徴とする請求項1に記載のOFDM受信装置。
2. The OFDM receiving apparatus according to claim 1, wherein the voltage calculation unit switches and compares a plurality of reference voltage units that hold the plurality of types of reference voltages.
【請求項3】周波数分割多重されたOFDM信号を受信する
OFDM受信装置において、 周波数分割多重されたOFDM信号を入力する入力端子と、 該入力端子より入力された周波数分割多重されたOFDM信
号のうち、所望の帯域に存在するOFDM信号のみを選択的
に増幅し出力するチューナと、 該チューナの出力を所望のレベルに増幅する可変利得増
幅回路(以下、AGC回路と記す)と、 該AGC回路の出力をデジタル信号に変換するアナログ−
デジタル変換回路(以下、ADCと記す)と、 該ADCの出力を記憶し、任意の時間遅延した信号を出力
する遅延回路と、 該遅延回路の遅延時間を切り替えるための遅延時間切替
信号と、 該ADCの出力信号と、該遅延回路の出力信号の相関関数
を計算する相関関数計算回路と、 該相関関数計算回路の出力のピーク周期を測定するピー
ク周期測定回路と、 該ピーク周期測定回路から、OFDM信号の有効シンボル期
間を判定するモード判定回路と、 該ADCの出力OFDM信号から、該モード判定回路の出力を
用い、有効シンボル期間のみを高速フーリエ変換するFF
T回路と、 該FFT回路の出力を入力し、シンボルの判定処理や誤り
訂正処理などを行う復調回路と、 該ADCの出力から平均電力を算出する平均電力測定回路
と、 該平均電力測定回路の出力と基準電圧を比較し、該AGC
回路の制御電圧を算出するAGC電圧算出回路と、 該AGC電圧算出回路の出力をアナログ信号に変換し、該A
GC回路の利得を制御するためのアナログ信号に変換する
デジタル−アナログ変換器(以下、DACと記す)を有するO
FDM信号受信装置において、 該基準電圧はOFDM信号の有効シンボル期間の長さに応じ
て切り替えることを特徴とするOFDM信号受信装置。
3. Receiving a frequency division multiplexed OFDM signal
In the OFDM receiver, an input terminal for inputting a frequency division multiplexed OFDM signal, and selectively amplify only an OFDM signal present in a desired band among frequency division multiplexed OFDM signals input from the input terminal A tuner that amplifies the output of the tuner to a desired level (hereinafter, referred to as an AGC circuit); and an analog-to-digital converter that converts the output of the AGC circuit into a digital signal.
A digital conversion circuit (hereinafter referred to as an ADC), a delay circuit that stores an output of the ADC and outputs a signal delayed by an arbitrary time, a delay time switching signal for switching a delay time of the delay circuit, A correlation function calculating circuit that calculates a correlation function of the output signal of the ADC and the output signal of the delay circuit; a peak cycle measuring circuit that measures a peak cycle of an output of the correlation function calculating circuit; and a peak cycle measuring circuit. A mode determination circuit that determines an effective symbol period of an OFDM signal; and an FF that performs fast Fourier transform only on the effective symbol period from an output OFDM signal of the ADC using an output of the mode determination circuit.
A T circuit, a demodulation circuit that receives an output of the FFT circuit and performs symbol determination processing, error correction processing, and the like; an average power measurement circuit that calculates average power from the output of the ADC; The output and the reference voltage are compared and the AGC
An AGC voltage calculation circuit for calculating a control voltage of the circuit; and converting an output of the AGC voltage calculation circuit into an analog signal.
O having a digital-analog converter (hereinafter referred to as DAC) for converting to an analog signal for controlling the gain of the GC circuit
An OFDM signal receiving apparatus, wherein the reference voltage is switched according to the length of an effective symbol period of the OFDM signal.
JP2000271484A 2000-09-04 2000-09-04 Ofdm signal receiver Pending JP2002077101A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271484A JP2002077101A (en) 2000-09-04 2000-09-04 Ofdm signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271484A JP2002077101A (en) 2000-09-04 2000-09-04 Ofdm signal receiver

Publications (1)

Publication Number Publication Date
JP2002077101A true JP2002077101A (en) 2002-03-15

Family

ID=18757765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271484A Pending JP2002077101A (en) 2000-09-04 2000-09-04 Ofdm signal receiver

Country Status (1)

Country Link
JP (1) JP2002077101A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG129229A1 (en) * 2002-07-03 2007-02-26 Oki Techno Ct Singapore Pte Receiver and method for wlan burst type signals
KR101002872B1 (en) 2005-02-07 2010-12-21 삼성전자주식회사 Apparatus and method of automatic gain control in an orthogonal frequency division multiple access system
US9059671B2 (en) 2011-03-04 2015-06-16 Hitachi Kokusai Electric Inc. Automatic gain control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG129229A1 (en) * 2002-07-03 2007-02-26 Oki Techno Ct Singapore Pte Receiver and method for wlan burst type signals
KR101002872B1 (en) 2005-02-07 2010-12-21 삼성전자주식회사 Apparatus and method of automatic gain control in an orthogonal frequency division multiple access system
US9059671B2 (en) 2011-03-04 2015-06-16 Hitachi Kokusai Electric Inc. Automatic gain control device

Similar Documents

Publication Publication Date Title
EP1610469B1 (en) Method of operating a demodulator, demodulator and radio receiver
JP5546358B2 (en) Data processing apparatus and data processing method
US6711221B1 (en) Sampling offset correction in an orthogonal frequency division multiplexing system
JP4198212B2 (en) Method and apparatus for frequency correction of multi-carrier signal
WO2001047204A1 (en) Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system by sidelobe analysis of pilot subcarriers
JP3079950B2 (en) Receiving apparatus and transmission method for orthogonal frequency division multiplex modulation signal
US20070118788A1 (en) Digital demodulating apparatus, controlling method of the apparatus, computer program product for the apparatus, recording medium recording thereon the product, and digital receiver
US7796962B2 (en) Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product, and recording medium recording thereon the product
JP4317335B2 (en) Diversity receiver
JP2000013357A (en) Ofdm receiver
JP2818151B2 (en) OFDM transmission system and OFDM transceiver
EP1331783A2 (en) Apparatus and method for recovering symbol timing in OFDM receiver
EP1520349A1 (en) Method and device for wavelet denoising
JP2002077101A (en) Ofdm signal receiver
KR100845204B1 (en) Ofdm receiver having reduced power consumption and method thereof
JP3389123B2 (en) OFDM receiver
US20090036071A1 (en) Null detector and method thereof
KR19990058954A (en) Digital broadcasting receiving method
US11652667B2 (en) System and method for detecting of channel conditions and channel estimation in an orthogonal frequency division multiplexing (OFDM) receiver
JP2004328440A (en) Ofdm receiver
KR20070030012A (en) Method and apparatus for removing direct current off set in a receiver
KR100672578B1 (en) Apparatus and method for sync acquisition of time area
JP4576759B2 (en) Orthogonal frequency division signal demodulator
Wang et al. Adaptive automatic gain control using hybrid gamma parameters for frame-based OFDM receivers
JP2008312186A (en) Multipath delay estimation unit for ofdm receiver, ofdm receiver, and digital broadcast receiver