JP2002076579A - Pad seal - Google Patents

Pad seal

Info

Publication number
JP2002076579A
JP2002076579A JP2000260741A JP2000260741A JP2002076579A JP 2002076579 A JP2002076579 A JP 2002076579A JP 2000260741 A JP2000260741 A JP 2000260741A JP 2000260741 A JP2000260741 A JP 2000260741A JP 2002076579 A JP2002076579 A JP 2002076579A
Authority
JP
Japan
Prior art keywords
pad
chip component
chip
pad seal
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000260741A
Other languages
Japanese (ja)
Inventor
Shoji Kitaoka
昭二 北岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Shikoku Ltd
Original Assignee
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Shikoku Ltd filed Critical NEC Software Shikoku Ltd
Priority to JP2000260741A priority Critical patent/JP2002076579A/en
Publication of JP2002076579A publication Critical patent/JP2002076579A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pad seal wherein an additional chip can be added to a place other than a mounting chip on a printed wiring board of an arbitrary pattern for shortest wiring length. SOLUTION: A pad for a chip is arranged on an insulating sheet, with an insulating adhesive part provided to the rear surface of the insulating sheet. The additional chip is added at the shortest wiring length to a place other than the mounting chip on the printed wiring board wired in an arbitrary pattern. The chip pad comprises a plurality of pads and pad intervals according to the function and profile of the chip. The chip pads where chips are added and wired are stacked when a plurality of chips are added for mounting in a limited space.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は印刷配線された基板
上への部品追加のためのパッドシールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pad seal for adding a component on a printed wiring board.

【0002】[0002]

【従来の技術】一般に本体装置を開発する際に、設計し
たメインボードが設計どおりに動作するかを評価する作
業がある。この評価の際に発見された不具合を修正する
ために、抵抗およびコンデンサ等のチップ類をマザーボ
ード上に追加及び布線をしなければならない場合があ
る。
2. Description of the Related Art Generally, when a main unit is developed, there is an operation for evaluating whether a designed main board operates as designed. In order to correct the problems found during this evaluation, chips such as resistors and capacitors may need to be added and wired on the motherboard.

【0003】マザーボード上に不具合を修正するため抵
抗およびコンデンサ等のチップ部品を追加及び布線する
開示例が特開平5−37117号公報に示されている。
特開平5−37117号公報によれば、部品追加を伴な
う機能変更の効率向上を図り、実装部品が実装される実
装面側に機能変更のためのジャンパー配線を容易に実装
する目的で開発されている。その構成は、フレキシブル
PC板の配線パターンに追加表面実装部品を実装する実
装部品パッドを形成した構成としたので、実装部品パッ
ドに追加表面実装部品を実装することにより、部品追加
を伴なう機能変更が発生した場合に新たなPC板を設計
する必要がなく効率的に機能変更に対応できる。また、
その発明は、フレキシブルPC板におけるPC板に実装
される表面実装部品に対応する位置に表面実装部品に応
じた開口部を形成した構成としたので、開口部が表面実
装部品に対する逃げ部となり、フレキシブルPC板がP
C板に容易に実装される。
Japanese Patent Application Laid-Open No. 5-37117 discloses an example in which chip parts such as a resistor and a capacitor are added and wired to correct a defect on a motherboard.
According to Japanese Patent Application Laid-Open No. Hei 5-37117, it is developed for the purpose of improving the efficiency of a function change accompanying a component addition, and easily mounting a jumper wiring for the function change on a mounting surface side on which a mounted component is mounted. Have been. The configuration is such that the mounting component pad for mounting the additional surface mounting component is formed on the wiring pattern of the flexible PC board. By mounting the additional surface mounting component on the mounting component pad, the function with additional components is added. When a change occurs, there is no need to design a new PC board, and the function change can be efficiently handled. Also,
The invention has a configuration in which an opening corresponding to the surface-mounted component is formed at a position corresponding to the surface-mounted component mounted on the PC board in the flexible PC board. PC board is P
It is easily mounted on a C board.

【0004】しかし、この部品追加に伴う布線をする際
に、布線の線長を最短にするという条件を満たすことが
望まれるが、特開平5−37117号公報の開示例で
は、基板上に配置されているパターンおよび実装部品に
よって、この条件を満たす位置に実装スペースを確保す
ることができずに、布線の線長が長くなる問題点を有し
ている。また、一般の場合、実装スペースを確保できな
いこともあった。
However, it is desirable to satisfy the condition of minimizing the line length of the wiring when the wiring is performed in connection with the addition of the part. However, there is a problem in that a mounting space cannot be secured at a position satisfying this condition due to the pattern and the mounting components arranged in the above, and the wire length of the wiring is increased. In addition, in general, there is a case where a mounting space cannot be secured.

【0005】[0005]

【発明が解決しようとする課題】本発明の課題は、追加
チップ部品を任意パターンの印刷配線基板上の実装され
ているチップ部品以外の場所に追加でき、布線の線長を
最短にすることのできるパッドシールを開発することで
ある。
SUMMARY OF THE INVENTION An object of the present invention is to make it possible to add an additional chip component to an arbitrary pattern on a printed wiring board other than the mounted chip component, thereby minimizing the wiring length. Is to develop a pad seal that can be used.

【0006】[0006]

【課題を解決するための手段】本発明のパッドシール
は、絶縁性シート上にチップ部品用の2個のパッドを配
置し、絶縁性シート裏面に絶縁性のある粘着部を有する
パッドシールであり、パッドシールのパッド間にチップ
部品をハンダ付けし、任意パターン配線された印刷配線
基板上の実装チップ部品以外の位置に追加チップ部品を
最短の配線長により追加することを特徴とする。
The pad seal of the present invention is a pad seal having two pads for chip components arranged on an insulating sheet and having an insulating adhesive portion on the back surface of the insulating sheet. A chip component is soldered between pads of a pad seal, and an additional chip component is added with a shortest wiring length to a position other than the mounted chip component on the printed wiring board on which an arbitrary pattern is wired.

【0007】また、チップ部品用パッドは、チップ部品
の機能に応じて複数のパッドを有し、チップ部品の外形
に応じたパッド間隔を有する。
Further, the chip component pad has a plurality of pads according to the function of the chip component, and has a pad interval corresponding to the outer shape of the chip component.

【0008】また、チップ部品用パッドは、複数のチッ
プ部品を追加する際に、チップ部品を追加・布線された
チップ部品用パッドの積み重ねにより、限られたスペー
スに実装することを特徴とする。
The chip component pad is characterized in that, when a plurality of chip components are added, the chip component is mounted in a limited space by stacking the added and wired chip component pads. .

【0009】さらに、チップ部品用パッドの材質は、チ
ップ部品を固定するためのハンダ付けができ、電気を通
すための導伝性と、ハンダ付けの際の熱に十分耐えられ
る耐熱性を有する材質を特徴とする。
Further, the material of the chip component pad is a material which can be soldered for fixing the chip component, has conductivity for conducting electricity, and has heat resistance enough to withstand heat during soldering. It is characterized by.

【0010】また、絶縁シートの材質は、パターンと接
触しても電気的絶縁性と、ハンダ付けの際の耐熱性を有
する材質を特徴とする。
[0010] The material of the insulating sheet is characterized by being electrically insulating even when it comes into contact with the pattern and having heat resistance during soldering.

【0011】さらにまた、粘着部の材質は、チップ部品
のハンダ付けおよび布線の際に、基板から剥がれること
のない粘着力と絶縁性を有する材質を特徴とする。
Further, the material of the adhesive portion is characterized by a material having adhesive force and insulating property that does not peel off from the substrate during soldering and wiring of the chip component.

【0012】[0012]

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図1は本発明のパッド
シールの斜視図、図2はパッドシート上のパッドにチッ
プ部品の装着を説明する図、図3は実装配線された印刷
配線基板上のP位置にチップ部品を配置する図、図4は
チップ部品を印刷配線基板上のP位置に配置し布線した
状態を示す図である。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a perspective view of a pad seal of the present invention, FIG. 2 is a view for explaining mounting of chip components on pads on a pad sheet, and FIG. 3 is arranged at a P position on a printed wiring board on which wiring is mounted. FIGS. 4A and 4B are diagrams showing a state where the chip components are arranged at the P position on the printed wiring board and wired.

【0013】本発明のパッドシールは、図1(a)の分解
斜視図に示すように、シート部1と、パッド部2と、粘
着部3との3つの層から構成されている。図1(b)の
斜視図に示すように、シート部1と、パッド部2と、粘
着部3とは互いに張り合わされパッドシールを形成して
いる。
As shown in the exploded perspective view of FIG. 1A, the pad seal of the present invention is composed of three layers, a sheet part 1, a pad part 2, and an adhesive part 3. As shown in the perspective view of FIG. 1B, the sheet portion 1, the pad portion 2, and the adhesive portion 3 are attached to each other to form a pad seal.

【0014】図2に示すように、チップ部品4はシート
部1上のパッド2にハンダ付けされ、実装配線された印
刷配線基板上に貼り付けて布線され、チップ部品等の追
加に使用される。
As shown in FIG. 2, the chip component 4 is soldered to the pad 2 on the sheet portion 1, attached to a printed wiring board on which the components are mounted and wired, and used for adding chip components and the like. You.

【0015】シート部1の形状および大きさはチップ部
品に対応して任意の形状および大きさとする。シート部
1の材質は、パターンと接触しても電気が流れることの
ないように絶縁性と、ハンダ付けの際の熱に十分耐えら
れる耐熱性をもつ材質とする。
The shape and size of the sheet portion 1 are arbitrary shapes and sizes corresponding to chip components. The material of the sheet portion 1 is a material having an insulating property so that electricity does not flow even when it comes into contact with the pattern, and a heat-resistant material enough to withstand heat during soldering.

【0016】パッド部2は、チップ部品を固定するため
のハンダ付けができるように、シート上に2つ貼りつけ
られている。形状および大きさはチップ部品の大きさに
より任意とするが、2つのパッド間の距離はハンダ付け
の際にハンダの流れにより融着しないように十分とる。
材質は電気を通すための導伝性と、ハンダ付けの際の熱
に十分耐えられる耐熱性の2つを持つ材質とする。
Two pad portions 2 are attached on a sheet so that soldering for fixing chip components can be performed. The shape and size are arbitrary depending on the size of the chip component, but the distance between the two pads is sufficient to prevent fusion by solder flow during soldering.
The material is made of a material having both conductivity for conducting electricity and heat resistance enough to withstand heat during soldering.

【0017】粘着部3は、チップ部品のハンダ付けおよ
び布線の際に加わる力により、基板から剥がれることの
ない粘着力と絶縁性をもつ材質とする。
The adhesive portion 3 is made of a material having an adhesive force and an insulating property that does not peel off from the substrate due to a force applied during soldering and wiring of the chip component.

【0018】図3に示すように、チップ5のピン6とチ
ップ7のピン8の間にチップ部品を布線によって追加す
るとき、理想としては図3中央のPの位置にチップ部品
を置くことができれば線長を最短にすることができる。
しかし、配線パターンがあって、チップ部品を直接その
ままでは置くことができない。また、チップ5とチップ
7の周りも、配線パターンや部品があってチップ部品を
置くスペースが無い。チップ5の左横にスペースがある
がこの位置に配置すると、線長は最短にならない。
As shown in FIG. 3, when a chip component is added by wiring between the pin 6 of the chip 5 and the pin 8 of the chip 7, ideally, the chip component is placed at the position P in the center of FIG. Can minimize the line length.
However, there is a wiring pattern, and chip components cannot be directly placed as they are. Also, there is no space for placing chip components around the chips 5 and 7 because of the presence of wiring patterns and components. Although there is a space on the left side of the chip 5, if it is arranged at this position, the line length does not become the shortest.

【0019】このようなとき、図3の中央Pの位置に本
発明のチップ部品をハンダ付けしたパッドシールを貼
り、パッドシール上のパッドから、図4のように布線9
と布線10で接続することにより、布線の線長を最短に
することができる。
In such a case, a pad seal, to which the chip component of the present invention is soldered, is attached at the position of the center P in FIG.
And the connection with the wiring 10, the line length of the wiring can be minimized.

【0020】チップ抵抗等チップ部品を複数追加する際
に、スペースが1つ分しかない場合でも、積み重ねるこ
とにより、限られたスペースに複数のチップ部品を追加
・布線することができる。
When a plurality of chip components such as chip resistors are added, even if there is only one space, a plurality of chip components can be added and wired in a limited space by stacking.

【0021】また、追加するチップ部品に合わせて、パ
ッドシール上のパッドの数を増やしたり、配置を変える
ことによって、色々な形の部品にも対応することができ
る。例えば、図3のチップ5のような形の部品も、パッ
ドシール上のパッド数を3つにして、PINの位置にパ
ッドを合わせることにより対応することができる。
Further, by increasing the number of pads on the pad seal or changing the arrangement according to the chip components to be added, it is possible to cope with various types of components. For example, a component such as the chip 5 in FIG. 3 can be handled by setting the number of pads on the pad seal to three and aligning the pad with the position of the PIN.

【0022】パッドシールを貼ることのできるスペース
が許す限り、シート上に異なる形の部品を一緒に配置す
ることも可能である。
It is also possible to arrange differently shaped components together on the sheet, as long as the space for the pad seal allows.

【0023】[0023]

【発明の効果】第1の効果は、チップ部品を任意の場所
に追加できることである。その理由は、パッドシールの
裏面の粘着部が絶縁性を有し、パターン上に貼り付けて
も電気的にショートしないため、パターン上でもチップ
部品の追加が可能となるからである。また、他の部品が
実装されている場所以外ならパターンを気にすることな
く、チップ部品の追加ができるからである。
The first effect is that a chip component can be added to an arbitrary place. The reason is that the adhesive part on the back surface of the pad seal has an insulating property and does not cause an electrical short even when pasted on the pattern, so that chip components can be added on the pattern. In addition, it is also possible to add a chip component without worrying about a pattern in a place other than a place where another component is mounted.

【0024】第2の効果は、布線の線長を最短にするこ
とができることである。その理由は、布線の線長を最短
にすることができる場所にパターンがあっても、本発明
のパッドシールをパターン上に貼ることによって、布線
の線長を最短となる場所に、チップ部品の追加ができる
からである。
The second effect is that the length of the wiring can be minimized. The reason is that even if there is a pattern in a place where the wire length of the wiring can be minimized, the pad seal of the present invention is stuck on the pattern so that the chip where the wire length is the shortest This is because parts can be added.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のパッドシールの斜視図である。FIG. 1 is a perspective view of a pad seal of the present invention.

【図2】パッドシート上のパッドにチップ部品の装着を
説明する図である。
FIG. 2 is a diagram illustrating mounting of a chip component on a pad on a pad sheet.

【図3】実装配線された印刷配線基板上のP位置にチッ
プ部品を配置する図である。
FIG. 3 is a diagram illustrating a layout of chip components at a P position on a printed wiring board on which mounting wiring is performed;

【図4】チップ部品を印刷配線基板上のP位置に配置し
布線した状態を示す図である。
FIG. 4 is a diagram showing a state in which chip components are arranged at a P position on a printed wiring board and wired.

【符号の説明】[Explanation of symbols]

1 シート部 2 パッド部 3 粘着部 4 チップ部品 5、7 チップ 6、8 ピン 9、10 布線 DESCRIPTION OF SYMBOLS 1 Sheet part 2 Pad part 3 Adhesive part 4 Chip component 5, 7 Chip 6, 8 pin 9, 10 Wiring

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AA03 AB05 AC01 AC11 CC22 CD26 GG15 5E336 AA04 AA11 BB01 BB12 BB16 CC31 DD17 DD19 DD22 DD32 DD38 DD39 EE01 GG30 5E343 AA02 AA11 AA33 BB67 BB69 DD65 ER51 FF07 GG13 5E344 AA01 AA23 AA26 BB01 BB04 BB13 CD12 CD27 CD38 DD14 DD16 EE06 EE13  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5E319 AA03 AB05 AC01 AC11 CC22 CD26 GG15 5E336 AA04 AA11 BB01 BB12 BB16 CC31 DD17 DD19 DD22 DD32 DD38 DD39 EE01 GG30 5E343 AA02 AA11 AA33 BB67 BB69 DD65 ER51A344A01 GG BB04 BB13 CD12 CD27 CD38 DD14 DD16 EE06 EE13

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性シート上にチップ部品用の2個の
パッドを配置し、前記絶縁性シート裏面に絶縁性のある
粘着部を有するパッドシールであり、 前記パッドシールのパッド間にチップ部品をハンダ付け
し、任意パターン配線された印刷配線基板上の実装チッ
プ部品以外の位置に追加チップ部品を最短の配線長によ
り追加することを特徴とするパッドシール。
1. A pad seal having two pads for chip components arranged on an insulating sheet and having an insulating adhesive portion on the back surface of the insulating sheet, wherein the chip component is provided between pads of the pad seal. Characterized in that an additional chip component is added at a position other than a mounted chip component on a printed wiring board on which an arbitrary pattern is wired by a minimum wiring length.
【請求項2】 前記チップ部品用パッドが、 チップ部品の機能に応じて複数のパッドを有する請求項
1記載のパッドシール。
2. The pad seal according to claim 1, wherein the chip component pad has a plurality of pads according to the function of the chip component.
【請求項3】 前記チップ部品用パッドが、 チップ部品の外形に応じたパッド間隔を有する請求項1
記載のパッドシール。
3. The chip component pad has a pad interval corresponding to the outer shape of the chip component.
Pad seal as described.
【請求項4】 前記チップ部品用パッドが、 複数のチップ部品を追加する際に、チップ部品を追加・
布線されたチップ部品用パッドの積み重ねにより、限ら
れたスペースに実装することを特徴とする請求項1のパ
ッドシール。
4. The method according to claim 1, wherein the chip component pad adds a chip component when adding a plurality of chip components.
2. The pad seal according to claim 1, wherein the pad seal is mounted in a limited space by stacking padded chip component pads.
【請求項5】 前記チップ部品用パッドの材質が、 チップ部品を固定するためのハンダ付けができ、電気を
通すための導伝性と、ハンダ付けの際の熱に十分耐えら
れる耐熱性を有する材質を特徴とする請求項1記載のパ
ッドシール。
5. The material for the chip component pad is solderable for fixing the chip component, has conductivity for conducting electricity, and has heat resistance enough to withstand heat during soldering. The pad seal according to claim 1, wherein the pad seal is made of a material.
【請求項6】 前記絶縁シートの材質が、 パターンと接触しても電気的絶縁性と、ハンダ付けの際
の耐熱性を有する材質を特徴とする請求項1のパッドシ
ール。
6. The pad seal according to claim 1, wherein the material of the insulating sheet is a material having an electrical insulating property even when in contact with a pattern and a heat resistance at the time of soldering.
【請求項7】 前記粘着部の材質が、 チップ部品のハンダ付けおよび布線の際に、基板から剥
がれることのない粘着力と絶縁性を有する材質を特徴と
する請求項1のパッドシール。
7. The pad seal according to claim 1, wherein the material of the adhesive portion is a material having an adhesive force and an insulating property that does not peel off from a substrate during soldering and wiring of a chip component.
JP2000260741A 2000-08-30 2000-08-30 Pad seal Pending JP2002076579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000260741A JP2002076579A (en) 2000-08-30 2000-08-30 Pad seal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260741A JP2002076579A (en) 2000-08-30 2000-08-30 Pad seal

Publications (1)

Publication Number Publication Date
JP2002076579A true JP2002076579A (en) 2002-03-15

Family

ID=18748705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260741A Pending JP2002076579A (en) 2000-08-30 2000-08-30 Pad seal

Country Status (1)

Country Link
JP (1) JP2002076579A (en)

Similar Documents

Publication Publication Date Title
JP2002261402A (en) Circuit board for electronic circuit unit
JPH11261186A (en) Module substrate and module substrate mounting structure using the same
JP2003508930A (en) Printed circuit board with multiple connections
JP2002076579A (en) Pad seal
JP2570336B2 (en) Hybrid integrated circuit device
JPH09199841A (en) Printed-wiring board
JP5107024B2 (en) Double-sided flexible printed circuit board
JPS60109296A (en) Method of connecting printed circuit board
TW577249B (en) Printed steel plate and process applied in SMT assembly of SMT electronic components
JP7427378B2 (en) Printed board
JP3126686U (en) Resizable printed circuit board
JP3957158B2 (en) Printed board
JP3126686U7 (en)
JP2636332B2 (en) Printed board
JP2001156222A (en) Substrate connecting structure, printed wiring board for substrate connection and substrate connecting method
JP2009049213A (en) Heat radiation structure of surface-mounted heat generation component
JP2000124587A (en) Fitting method and fitting structure of electronic circuit unit to printed board
JP3833298B2 (en) Universal substrate for surface mount devices
JP2003309354A (en) Method of connecting printed wiring board and printed wiring board
JPH06314885A (en) Multilayer printed wiring board module
JP3411447B2 (en) Power supply circuit in printed wiring board
JPS60201692A (en) Wiring circuit device
JP2857823B2 (en) Electronic component mounting structure on circuit board
JP2522585Y2 (en) Donut type jumper wire unit
JP2000077121A (en) Connector for printed circuit board

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050525