JP2002064478A - Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting device - Google Patents
Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting deviceInfo
- Publication number
- JP2002064478A JP2002064478A JP2000246271A JP2000246271A JP2002064478A JP 2002064478 A JP2002064478 A JP 2002064478A JP 2000246271 A JP2000246271 A JP 2000246271A JP 2000246271 A JP2000246271 A JP 2000246271A JP 2002064478 A JP2002064478 A JP 2002064478A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- circuit
- transmitter
- optical transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、クロック信号と、
このクロック信号に同期した並列データとを、複数の光
伝送路を用いて、並列に伝送する並列光伝送装置に関す
る。[0001] The present invention relates to a clock signal,
The present invention relates to a parallel optical transmission device for transmitting parallel data synchronized with a clock signal in parallel using a plurality of optical transmission lines.
【０００２】[0002]
【従来の技術】社会生活の高度化による情報量の飛躍的
な増加に伴って、情報処理システムにおける処理速度の
高速化に対する要求は、強まる一方である。これに対応
して、情報処理システム内部で利用されるプロセッサ等
の集積回路の高度化や、情報処理システム内におけるデ
ータ伝送速度の高速化と、情報処理システムとの間のデ
ータ伝送速度の高速化とが強く要望されている。2. Description of the Related Art With the dramatic increase in the amount of information due to the sophistication of social life, the demand for higher processing speed in information processing systems is increasing. Correspondingly, the sophistication of integrated circuits such as processors used in information processing systems, the increase in data transmission speed in information processing systems, and the increase in data transmission speed with information processing systems Is strongly desired.
【０００３】電気信号を利用した伝送では、ケーブル損
失や電磁輻射、クロストーク等の問題から高速化に限界
がある。In transmission using electric signals, there is a limit to speeding up due to problems such as cable loss, electromagnetic radiation, and crosstalk.
【０００４】しかし、光伝送路の低損失・広帯域・低ク
ロストーク性を活用した光伝送は、電気伝送の限界を超
えた速度の伝送が可能であり、近年では、ストレージエ
リアネットワーク、ＬＡＮ、クラスタパス等情報処理シ
ステムに採用される例が増えている。However, optical transmission utilizing the low-loss, wide-band, and low-crosstalk characteristics of the optical transmission line is capable of transmission at a speed exceeding the limit of electric transmission. In recent years, storage area networks, LANs, and clusters have been developed. Examples of use in information processing systems such as paths are increasing.
【０００５】さらに、この光伝送の伝送路を複数並列に
用いて、データ伝送を行う並列光伝送を用いれば、単一
の伝送路を用いた場合に比べて、数倍の伝送速度が得ら
れる。このために、複数の光素子を搭載し、同時に複数
のデータを並列伝送する並列光伝送装置が開発されてい
る。Further, if parallel optical transmission for performing data transmission by using a plurality of optical transmission lines in parallel is used, a transmission speed several times higher than when a single transmission line is used can be obtained. . For this purpose, a parallel optical transmission device equipped with a plurality of optical elements and simultaneously transmitting a plurality of data in parallel has been developed.
【０００６】並列光伝送には、一般に、次のような２方
式が存在する。[0006] In general, there are the following two systems for parallel optical transmission.
【０００７】１つ目の並列光伝送は、非同期方式であ
り、並列に伝送を行う各チャネルは同期しておらず、そ
れぞれのチャネルが異なったタイミングで信号を伝送す
る方式である。[0007] The first parallel optical transmission is an asynchronous system, in which channels transmitting in parallel are not synchronized, and each channel transmits a signal at a different timing.
【０００８】２つ目の並列光伝送は、同期方式であり、
並列に光伝送を行う各チャネルの信号は同期しており、
全てのチャネルが同じタイミングで信号を伝送する方式
である。[0008] The second parallel optical transmission is a synchronous system,
The signals of each channel that performs optical transmission in parallel are synchronized,
All channels transmit signals at the same timing.
【０００９】上記非同期方式では、それぞれのチャネル
が異なったタイミングのクロック信号で動作しているの
で、データを再生するために、全てのチャネルのデータ
からクロック信号成分を抽出し、それぞれのチャネルの
クロック信号を復元する必要がある。In the above asynchronous system, since each channel operates with clock signals having different timings, in order to reproduce data, a clock signal component is extracted from data of all channels and a clock signal of each channel is extracted. The signal needs to be restored.
【００１０】一方、上記同期方式では、各チャネルのデ
ータが同期しているので、１つのクロック信号で全ての
チャネルのデータを再生できる。したがって、クロック
信号再生を行うための複雑な回路を、全てのチャネルに
備える必要がない。さらに、並列光伝送の１チャネルを
クロック信号チャネルとし、クロック信号を伝送すれ
ば、このクロック信号に基づいて、全てのチャネルのデ
ータを再生することができ、また、装置を容易に構成す
ることができる。On the other hand, in the above-mentioned synchronous system, since the data of each channel is synchronized, data of all the channels can be reproduced by one clock signal. Therefore, it is not necessary to provide a complicated circuit for reproducing the clock signal in every channel. Furthermore, if one channel of parallel optical transmission is used as a clock signal channel and a clock signal is transmitted, data of all channels can be reproduced based on this clock signal, and the device can be easily configured. it can.
【００１１】[0011]
【発明が解決しようとする課題】しかし、従来の同期方
式の並列光伝送装置でクロック信号を並送する場合に
は、次の問題がある。However, when clock signals are transmitted in parallel by the conventional parallel optical transmission device of the synchronous system, there are the following problems.
【００１２】図４は、ＮＲＺ（ノン・リターン・トゥ・
ゼロ）データ信号とクロック信号とを示す図である。FIG. 4 shows an NRZ (non-return-to-
FIG. 2 is a diagram showing a data signal and a clock signal.
【００１３】図４に示すように、クロック信号は、ＮＲ
Ｚ（ノン・リターン・トゥ・ゼロ）データ信号に比べ
て、「１」「０」の変化点が２倍あり、クロック信号の
最高周波数は、ＮＲＺデータ信号の最高周波数の２倍に
なる。たとえば、１Ｇｂｉｔ／ｓのデータを伝送する場
合、ＮＲＺデータの最高周波数は、「１」「０」「１」
……と変化を繰り返した場合で、５００ＭＨｚになる
が、クロック信号の周波数は、１ＧＨｚになる。As shown in FIG. 4, the clock signal is NR
As compared with the Z (non-return-to-zero) data signal, there are twice the transition points of “1” and “0”, and the maximum frequency of the clock signal is twice the maximum frequency of the NRZ data signal. For example, when transmitting 1 Gbit / s data, the highest frequencies of the NRZ data are “1”, “0”, “1”.
When the change is repeated, the frequency becomes 500 MHz, but the frequency of the clock signal becomes 1 GHz.
【００１４】したがって、従来の同期方式並列光伝送装
置では、データチャネルの帯域の２倍の帯域の信号を伝
送できるように、クロック信号チャネルを作製する必要
があるという問題がある。Therefore, the conventional synchronous parallel optical transmission device has a problem that it is necessary to prepare a clock signal channel so as to transmit a signal having a band twice the band of the data channel.
【００１５】このために、クロック信号並送を行う従来
の並列光伝送装置では、クロック信号のチャネルの光素
子と光素子駆動用電気回路とが、他チャネルの帯域の２
倍の帯域を伝送する必要があり、したがって、従来例で
は、高速な光素子、高速な電気素子が必要であるという
問題がある。For this reason, in the conventional parallel optical transmission device which performs clock signal parallel transmission, the optical element of the channel of the clock signal and the electric circuit for driving the optical element have a bandwidth of 2 channels of the other channel.
It is necessary to transmit twice the bandwidth, and therefore, in the conventional example, there is a problem that a high-speed optical element and a high-speed electric element are required.
【００１６】また、このような特殊な設計、特殊な素子
が、同期型並列光伝送装置の価格を押し上げるていると
いう問題がある。Further, there is a problem that such a special design and a special element increase the price of the synchronous type parallel optical transmission device.
【００１７】さらに、上記従来例では、クロック信号の
動作速度が高いので、消費電力が多いという問題があ
る。Furthermore, in the above-mentioned conventional example, there is a problem that power consumption is large because the operation speed of the clock signal is high.
【００１８】本発明は、クロック信号のチャネルとし
て、そのクロック信号のチャネル以外のチャネルの動作
速度よりも高速動作可能な光素子、電気回路を使用しな
くても、同期方式で並列光伝送することができる同期型
並列光伝送装置を提供することを目的とするものであ
る。According to the present invention, a parallel optical transmission is performed in a synchronous manner without using an optical element or an electric circuit capable of operating at a higher speed than a channel other than the clock signal channel. It is an object of the present invention to provide a synchronous type parallel optical transmission device capable of performing the following.
【００１９】また、本発明は、消費電力を低減すること
ができ、低消費電力化が可能である同期型並列光伝送装
置を提供することを目的とするものである。Another object of the present invention is to provide a synchronous parallel optical transmission device capable of reducing power consumption and reducing power consumption.
【００２０】[0020]
【課題を解決するための手段】本発明はクロック信号
と、このクロック信号に同期したｎ並列の並列データと
を、ｎ＋１本の光伝送路を介して、送信機から受信機に
伝送する場合、送信機で、上記並列データの周波数と同
じ周波数またはそれ以下の周波数に、上記クロック信号
を分周し、上記分周されたクロック信号を、上記送信機
から上記受信機に伝送し、受信機で、上記送信機によっ
て分周される以前のクロックを復元するように、上記分
周されたクロック信号を逓倍するものである。According to the present invention, a clock signal and n-parallel parallel data synchronized with the clock signal are transmitted from a transmitter to a receiver via n + 1 optical transmission lines. At the transmitter, the clock signal is frequency-divided to a frequency equal to or lower than the frequency of the parallel data, and the frequency-divided clock signal is transmitted from the transmitter to the receiver. Multiplying the frequency-divided clock signal so as to restore the clock before the frequency division by the transmitter.
【００２１】[0021]
【発明の実施の形態および実施例】図１は、本発明の一
実施例である並列光伝送装置１００を示す図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing a parallel optical transmission device 100 according to one embodiment of the present invention.
【００２２】並列光伝送装置１００は、送信機１０と受
信機２０と光ファイバＯＦ１〜ＯＦｎ、ＯＦｃとを有す
る。The parallel optical transmission device 100 has a transmitter 10, a receiver 20, and optical fibers OF1 to OFn and OFc.
【００２３】並列光伝送装置１００において、光信号を
伝達するｎ本の光ファイバＯＦ１〜ＯＦｎが、ｎチャネ
ル分のデータＤ１〜Ｄｎを伝送し、１本の光ファイバＯ
Ｆｃが、クロック信号を伝送する。In the parallel optical transmission apparatus 100, n optical fibers OF1 to OFn for transmitting an optical signal transmit data D1 to Dn for n channels, and a single optical fiber O1.
Fc transmits the clock signal.
【００２４】送信機１０は、発光素子を駆動する発光素
子駆動回路ＤＲ１、ＤＲ２〜ＤＲｎと、信号の電気−光
変換を行う発光素子Ｌ１、Ｌ２〜Ｌｎと、クロック信号
分周回路１１と、セレクタ１５と、発光素子駆動回路Ｄ
Ｒｃと、発光素子Ｌｃとを有する。また、クロック信号
分周回路１１は、Ｔ型フリップフロック１２によって構
成されている。The transmitter 10 includes light emitting element driving circuits DR1, DR2 to DRn for driving light emitting elements, light emitting elements L1, L2 to Ln for performing electric-optical conversion of signals, a clock signal dividing circuit 11, a selector, 15 and the light emitting element driving circuit D
Rc and a light emitting element Lc. Further, the clock signal dividing circuit 11 is configured by a T-type flip-flop 12.
【００２５】受信機２０は、信号の光−電気変換を行う
受光素子Ｒ１、Ｒ２〜Ｒｎと、受光素子Ｒ１、Ｒ２〜Ｒ
ｎが出力した微小な電気信号をそれぞれ増幅する増幅回
路Ａ１、Ａ２〜Ａｎと、受光素子Ｒｃと、増幅回路Ａｃ
と、クロック信号逓倍回路２１と、セレクタ２５とを有
する。クロック信号逓倍回路２１は、可変遅延回路２２
と、排他的論理和回路２３と、遅延量調整回路２４とを
有する。The receiver 20 includes light receiving elements R1, R2 to Rn for performing optical-to-electric conversion of signals, and light receiving elements R1, R2 to Rn.
n, amplifying circuits A1, A2 to An for amplifying minute electric signals output by n, light receiving element Rc, and amplifying circuit Ac, respectively.
And a clock signal multiplying circuit 21 and a selector 25. The clock signal multiplying circuit 21 includes a variable delay circuit 22
, An exclusive OR circuit 23, and a delay amount adjusting circuit 24.
【００２６】１つのデータチャネルは、発光素子駆動回
路と、発光素子と、光ファイバと、受光素子と、増幅回
路とによって構成されている。たとえば、１つ目のデー
タチャネルは、発光素子駆動回路ＤＲ１と、発光素子Ｌ
１と、光ファイバＯＦ１と、受光素子Ｒ１と、増幅回路
Ａ１とによって構成され、そして、１つ目のデータチャ
ネルにおいて、発光素子駆動回路ＤＲ１と発光素子Ｌ１
とによって、電気信号が光信号に変換され、この変換さ
れた光信号が光ファイバＯＦ１内を伝わり、受信機２０
において、受光素子Ｒ１と増幅回路Ａ１とによって、光
信号を再び電気信号に復元し、伝送を行う。One data channel includes a light emitting element driving circuit, a light emitting element, an optical fiber, a light receiving element, and an amplifier circuit. For example, the first data channel includes a light emitting element driving circuit DR1 and a light emitting element L
1, an optical fiber OF1, a light receiving element R1, and an amplifier circuit A1, and in a first data channel, a light emitting element driving circuit DR1 and a light emitting element L1
By this, the electric signal is converted into an optical signal, and the converted optical signal is transmitted through the optical fiber OF1, and
In, the optical signal is restored to an electric signal again by the light receiving element R1 and the amplifier circuit A1, and the signal is transmitted.
【００２７】また、２つ目のデータチャネルは、発光素
子駆動回路ＤＲ２と、発光素子Ｌ２と、光ファイバＯＦ
２と、受光素子Ｒ２と、増幅回路Ａ２とによって構成さ
れ、……、ｎ個目のデータチャネルは、発光素子駆動回
路ＤＲｎと、発光素子Ｌｎと、光ファイバＯＦｎと、受
光素子Ｒｎと、増幅回路Ａｎとによって構成されてい
る。The second data channel includes a light emitting element driving circuit DR2, a light emitting element L2, and an optical fiber OF.
, A light-receiving element R2, and an amplifier circuit A2. The n-th data channel includes a light-emitting element drive circuit DRn, a light-emitting element Ln, an optical fiber OFn, a light-receiving element Rn, and an amplifier. And a circuit An.
【００２８】クロック信号チャネルは、データチャネル
の送信機１０側に、クロック信号分周回路１１とセレク
タ１５とが設けられ、クロック信号チャネルの受信機２
０側に、クロック信号逓倍回路２１とセレクタ２５とが
設けられている。As for the clock signal channel, a clock signal frequency dividing circuit 11 and a selector 15 are provided on the data channel transmitter 10 side.
On the 0 side, a clock signal multiplying circuit 21 and a selector 25 are provided.
【００２９】次に、上記実施例の動作について説明す
る。Next, the operation of the above embodiment will be described.
【００３０】図２は、上記実施例におけるクロック信号
分周回路１１の動作を示すタイミングチャートである。FIG. 2 is a timing chart showing the operation of the clock signal dividing circuit 11 in the above embodiment.
【００３１】クロック信号分周回路１１は、Ｔ形フリッ
プフロップ１２によって構成され、このＴ形フリップフ
ロップ１２は、図２に示すように、入力信号の立ち上が
りエッジで、出力信号の「１」と「０」とが反転する回
路であり、これにクロック信号を入力すれば、周波数が
２分の１に分周されたクロック信号を出力する。The clock signal dividing circuit 11 is constituted by a T-type flip-flop 12, which outputs "1" and "1" at the rising edge of the input signal as shown in FIG. "0" is inverted. When a clock signal is input to this circuit, a clock signal whose frequency is divided by two is output.
【００３２】図３は、上記実施例におけるクロック信号
逓倍回路２１の動作を示すタイムチャートである。FIG. 3 is a time chart showing the operation of the clock signal multiplying circuit 21 in the above embodiment.
【００３３】クロック信号逓倍回路２１は、可変遅延回
路３１と、排他的論理和３２と、遅延量調整回路３２と
を有する。図３では、説明を簡単にするために、クロッ
ク信号逓倍回路２１として、遅延量調整回路２４が省略
された回路図を示してある。The clock signal multiplying circuit 21 has a variable delay circuit 31, an exclusive OR 32, and a delay amount adjusting circuit 32. FIG. 3 shows a circuit diagram in which the delay amount adjusting circuit 24 is omitted as the clock signal multiplying circuit 21 for simplicity of description.
【００３４】クロック信号逓倍回路２１の入力を２系統
に分割し、一方の系統をそのまま（遅延させずに）入力
し、他方の系統を、遅延させて排他的論理和３２に入力
する。クロック信号逓倍回路２１の入力信号と、遅延入
力信号ａ（遅延回路２２によって遅延されたクロック信
号）とについて、排他的論理和を演算することによっ
て、入力の変化点と一致した立ち上がり点をもつ出力波
形が得られ、つまり、入力信号の変化点で立ち上がる出
力信号を得ることができる。The input of the clock signal multiplying circuit 21 is divided into two systems, one of which is input as it is (without delay), and the other of which is input to the exclusive OR 32 with delay. The exclusive OR of the input signal of the clock signal multiplying circuit 21 and the delayed input signal a (the clock signal delayed by the delay circuit 22) is calculated, so that the output having the rising point coincident with the input change point is obtained. A waveform is obtained, that is, an output signal that rises at a change point of the input signal can be obtained.
【００３５】ただし、このクロック信号逓倍回路２１に
よって得られる出力クロック信号のパルス幅（パルスが
「１」である期間）は、遅延回路２２による遅延量によ
って決定される。However, the pulse width (period during which the pulse is "1") of the output clock signal obtained by the clock signal multiplying circuit 21 is determined by the amount of delay by the delay circuit 22.
【００３６】このために、実際には、上記実施例におい
ては、クロック信号逓倍回路２１の遅延回路２２を可変
遅延回路とし、出力クロック信号のパルス幅（パルスが
「１」である期間）を監視し、遅延量を調整する遅延量
調整回路３２の出力によって、遅延量が調整され、出力
クロック信号のパルス幅（パルスが「１」である期間）
が適切に得られるように、構成されている。For this reason, in the above embodiment, the delay circuit 22 of the clock signal multiplying circuit 21 is actually a variable delay circuit, and the pulse width (period during which the pulse is "1") of the output clock signal is monitored. The delay amount is adjusted by the output of the delay amount adjusting circuit 32 that adjusts the delay amount, and the pulse width of the output clock signal (the period when the pulse is “1”)
Is configured to be appropriately obtained.
【００３７】つまり、遅延量調整回路２４は、クロック
信号逓倍回路２１が出力するパルスの幅に応じた電圧を
出力する回路であり、可変遅延回路２２は、遅延量調整
回路２４が出力した電圧に応じた遅延時間分だけ遅らせ
て、クロック信号を出力する回路である。That is, the delay amount adjusting circuit 24 is a circuit for outputting a voltage corresponding to the width of the pulse output from the clock signal multiplying circuit 21, and the variable delay circuit 22 is adapted to output the voltage output from the delay amount adjusting circuit 24. This is a circuit that outputs a clock signal with a delay by a corresponding delay time.
【００３８】また、送信機１０にセレクタ１５が設けら
れ、送信機１０では、クロック信号分周切り替え信号
（選択信号）によって、分周クロック信号と、分周され
ていないクロック信号とのうちの一方を選択することが
できる。Further, a selector 15 is provided in the transmitter 10, and in the transmitter 10, one of a divided clock signal and a non-divided clock signal is transmitted by a clock signal division switching signal (selection signal). Can be selected.
【００３９】さらに、受信機２０にセレクタ２５が設け
られ、受信機２０では、クロック信号逓倍切り替え信号
（選択信号）によって、逓倍クロック信号と、逓倍され
ていないクロック信号とのうちの一方を選択することが
できる。Further, a selector 25 is provided in the receiver 20, and the receiver 20 selects one of a multiplied clock signal and a non-multiplied clock signal by a clock signal multiplication switching signal (selection signal). be able to.
【００４０】これによって、上記クロック信号チャネル
では、セレクタ１５を切り替えることによって、分周ク
ロック信号を伝送するだけでなく、分周されていないク
ロック信号も伝送することができる。Thus, by switching the selector 15 in the clock signal channel, not only a frequency-divided clock signal can be transmitted, but also a clock signal that is not frequency-divided can be transmitted.
【００４１】伝送するデータの速度が、並列光伝送装置
１００が伝送可能なデータ速度の２分の１以上である場
合には、分周クロック信号を伝送し、一方、伝送するデ
ータの速度が、並列光伝送装置１００が伝送可能なデー
タ速度の２分の１以下である場合には、分周していない
そのままのクロック信号を伝送するように選択する。When the speed of the data to be transmitted is half or more of the data speed that can be transmitted by the parallel optical transmission device 100, the divided clock signal is transmitted, while the speed of the transmitted data is If the data rate that can be transmitted by the parallel optical transmission device 100 is half or less of the data rate that can be transmitted, it is selected to transmit a clock signal that has not been divided.
【００４２】このようにすれば、クロック信号逓倍回路
２１は、最大動作速度の２分の１以上の領域だけを考慮
すればよく、したがって、可変遅延回路２２の可変範囲
を狭くすることができ、これによって設計が容易にな
る。In this way, the clock signal multiplying circuit 21 only needs to consider a region that is equal to or more than half of the maximum operating speed, so that the variable range of the variable delay circuit 22 can be narrowed. This facilitates the design.
【００４３】つまり、セレクタ２５は、伝送データの速
度に応じて、切り替えを行う。That is, the selector 25 switches according to the speed of the transmission data.
【００４４】すなわち、並列光伝送装置１００は、送信
機にクロック信号分周回路を、受信機にクロック信号逓
倍回路２１を備え、送信機１０でクロック信号を低速な
分周クロック信号に変換し、伝送路上はこの低速な分周
クロック信号を送信し、受信機２０で分周クロック信号
を逓倍することによって伝送前の元のクロック信号を再
生する。That is, the parallel optical transmission device 100 includes a clock signal dividing circuit in the transmitter and a clock signal multiplying circuit 21 in the receiver, and the transmitter 10 converts the clock signal into a low-speed divided clock signal. The low-speed divided clock signal is transmitted on the transmission line, and the receiver 20 reproduces the original clock signal before transmission by multiplying the divided clock signal.
【００４５】さらに、送信機１０のクロック信号分周回
路１１として、Ｔ形フリップフロップ１２回路による２
分の１分周回路を使用し、受信機２０の逓倍回路とし
て、排他的論理和回路２３と遅延回路２２とを用いた２
逓倍回路を使用するので、送信機１０と受信機２０とを
合わせて、Ｔ形フリップフロップ１２、遅延回路２２、
排他的論理和２３の３素子を追加だけで、並列光伝送装
置１００を実現可能である。Further, as a clock signal frequency dividing circuit 11 of the transmitter 10, a T-type flip-flop 12 circuit is used.
A 1 / divider circuit is used, and an exclusive OR circuit 23 and a delay circuit 22 are used as a multiplier circuit of the receiver 20.
Since the multiplication circuit is used, the T-type flip-flop 12, the delay circuit 22,
The parallel optical transmission device 100 can be realized only by adding three elements of the exclusive OR 23.
【００４６】また、上記分周として、２分の１分周以外
に分周するようにしてもよく、上記逓倍として、２逓倍
以外に逓倍するようにしてもよい。In addition, the frequency division may be performed by dividing the frequency other than 1/2, or the frequency may be multiplied by a factor other than the frequency doubling.
【００４７】すなわち、たとえば、上記２分の１分周回
路１１をｎ段直列に接続し、２n分の１分周回路とする
ようにしてもよく、これによって、クロック信号チャネ
ルの帯域をさらに低くすることができる。この場合、ク
ロック信号逓倍回路２１も、上記分周回路と同様に、ｎ
段直列に接続した２n逓倍回路を使用することによっ
て、伝送前のクロック信号を復元することができる。[0047] That is, for example, to connect a divider circuit 11 of the 2 minutes the n stages in series, it may be one divider circuit of 2 n min, thereby further band of the clock signal channel Can be lower. In this case, the clock signal multiplying circuit 21 also has n
By using a 2 n multiplier connected in series, a clock signal before transmission can be restored.
【００４８】これらの方法によって、クロック信号を分
周して伝送するクロック信号の周波数を下げ、データと
同等の周波数またはそれ以下の周波数にし、クロック信
号チャネルにおいて高速な光素子や駆動回路を不要にで
き、装置の構成を簡素にすることができる。By these methods, the frequency of the clock signal to be transmitted by dividing the clock signal is reduced to a frequency equal to or lower than that of the data, and a high-speed optical element and a driving circuit are not required in the clock signal channel. Thus, the configuration of the device can be simplified.
【００４９】上記実施例によれば、クロック信号のチャ
ネルとして、そのクロック信号のチャネル以外のチャネ
ルの動作速度よりも高速動作可能な光素子、電気回路を
使用しなくても、同期方式で並列光伝送することができ
る。したがって、低コストな素子の利用が可能であり、
全チャネル同じ構成によって組立が単純になり、同期型
並列光伝送装置を従来例よりも低コストに製造すること
ができる。According to the above embodiment, even if an optical element or an electric circuit capable of operating at a higher speed than the operating speed of a channel other than the clock signal channel is not used as the clock signal channel, the parallel optical system can be used in a synchronous manner. Can be transmitted. Therefore, it is possible to use a low-cost element,
The same configuration for all channels simplifies assembly, and allows a synchronous parallel optical transmission device to be manufactured at lower cost than in the conventional example.
【００５０】また、上記実施例によれば、クロック信号
伝送回路の動作速度を低減させることによって、消費電
力を低減することができ、伝送装置の低消費電力化も可
能である。Further, according to the above embodiment, the power consumption can be reduced by reducing the operation speed of the clock signal transmission circuit, and the power consumption of the transmission device can be reduced.
【００５１】[0051]
【発明の効果】本発明によれば、クロック信号のチャネ
ルとして、そのクロック信号のチャネル以外のチャネル
の動作速度よりも高速動作可能な光素子、電気回路を使
用しなくても、同期方式で並列光伝送することができ、
しかも、消費電力を低減することができるという効果を
奏する。According to the present invention, an optical element and an electric circuit capable of operating at a higher speed than the operating speed of a channel other than the clock signal channel can be used as a clock signal channel without using an optical element or an electric circuit. Optical transmission,
In addition, there is an effect that power consumption can be reduced.
【図１】本発明の一実施例である並列光伝送装置１００
を示す図である。FIG. 1 shows a parallel optical transmission device 100 according to an embodiment of the present invention.
FIG.
【図２】上記実施例におけるクロック信号分周回路１１
の動作を示すタイミングチャートである。FIG. 2 shows a clock signal frequency dividing circuit 11 in the embodiment.
6 is a timing chart showing the operation of FIG.
【図３】上記実施例におけるクロック信号逓倍回路２１
の動作を示す図である。FIG. 3 is a clock signal multiplying circuit 21 in the embodiment.
It is a figure which shows operation | movement.
【図４】ＮＲＺ（ノン・リターン・トゥ・ゼロ）データ
信号とクロック信号とを示す図である。FIG. 4 is a diagram showing an NRZ (non-return to zero) data signal and a clock signal.
１００…並列光伝送装置、Ｄ１〜Ｄｎ…データ、１０…
送信機、ＤＲ１、ＤＲ２〜ＤＲｎ、ＤＲｃ…発光素子駆
動回路、Ｌ１、Ｌ２〜Ｌｎ、Ｌｃ…発光素子、１１…ク
ロック信号分周回路、１２…Ｔ型フリップフロック、１
５…セレクタ、ＯＦ１〜ＯＦｎ、ＯＦｃ…光ファイバ、
２０…受信機、Ｒ１、Ｒ２〜Ｒｃ…受光素子、Ａ１、Ａ
２、〜Ａｎ…増幅回路、２１…クロック信号逓倍回路、
２２…可変遅延回路、２３…排他的論理和回路、２４…
遅延量調整回路、２５…セレクタ。100: parallel optical transmission device, D1 to Dn: data, 10 ...
Transmitter, DR1, DR2 to DRn, DRc: Light emitting element driving circuit, L1, L2 to Ln, Lc: Light emitting element, 11: Clock signal frequency dividing circuit, 12: T-type flip-flop, 1
5 selector, OF1 to OFn, OFc optical fiber,
20: receiver, R1, R2 to Rc: light receiving element, A1, A
2, to An ... amplifying circuit, 21 ... clock signal multiplying circuit,
22 ... variable delay circuit, 23 ... Exclusive OR circuit, 24 ...
Delay amount adjusting circuit, 25 ... selector.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 25/02 Ｈ０４Ｂ 9/00 Ｆ ３０３ 25/38 (72)発明者 安東 泰博 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5K002 AA01 AA03 DA01 DA05 FA01 5K029 AA11 AA18 CC04 DD23 EE06 GG03 HH21 HH26 JJ01 5K047 AA15 BB02 BB04 FF02 GG03 GG07 GG09 MM40 MM53 MM55──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H04L 25/02 H04B 9/00 F 303 25/38 (72) Inventor Yasuhiro Ando Otemachi2 Chiyoda-ku, Tokyo F-term (reference), 3-1, Nippon Telegraph and Telephone Corporation 5K002 AA01 AA03 DA01 DA05 FA01 5K029 AA11 AA18 CC04 DD23 EE06 GG03 HH21 HH26 JJ01 5K047 AA15 BB02 BB04 FF02 GG03 GG07 GG09 MM40 MM53 MM53
Claims (6)
期したｎ並列の並列データとを、ｎ＋１本の光伝送路を
介して、送信機から受信機に伝送する並列光伝送方法に
おいて、 上記送信機で、上記並列データの周波数と同じ周波数以
下に、上記クロック信号を分周する分周段階と；上記分
周されたクロック信号を、上記送信機から上記受信機に
伝送するクロック信号伝送段階と；上記受信機で、上記
受信したクロック信号を逓倍する周波数逓倍段階と；を
有することを特徴とする並列光伝送方法。1. A parallel optical transmission method for transmitting a clock signal and n-parallel parallel data synchronized with the clock signal from a transmitter to a receiver via n + 1 optical transmission lines. A frequency dividing step of dividing the frequency of the clock signal below the same frequency as the frequency of the parallel data; and a clock signal transmitting step of transmitting the frequency-divided clock signal from the transmitter to the receiver. A frequency multiplying step of multiplying the received clock signal by the receiver.
期したｎ並列の並列データとを、ｎ＋１本の光伝送路を
介して、送信機から受信機に伝送する並列光伝送装置に
おける送信機において、 伝送すべきクロック信号を２分の１以下に分周し、Ｔ形
フリップフロップを含む分周回路を有することを特徴と
する並列光伝送装置における送信機。2. A transmitter in a parallel optical transmission device for transmitting a clock signal and n-parallel parallel data synchronized with the clock signal from a transmitter to a receiver via n + 1 optical transmission paths, A transmitter in a parallel optical transmission device, comprising: a frequency dividing circuit that divides a clock signal to be transmitted by half or less and includes a T-type flip-flop.
されていないクロック信号とのうちの一方を選択出力す
るセレクタを有し、 伝送するデータの速度が、上記並列光伝送装置が伝送可
能な速度の２分の１付近よりも高速である場合は、２分
の１に分周された分周クロック信号を上記セレクタが選
択し、伝送し、一方、上記並列光伝送装置が伝送可能な
速度の２分の１付近よりも低速である場合は、分周され
ていないクロック信号を上記セレクタが選択し、伝送す
ることを特徴とする並列光伝送装置における送信機。3. The data processing device according to claim 2, further comprising a selector for selecting and outputting one of a clock signal divided by the frequency dividing circuit and a clock signal not divided. In the case where the speed of the parallel optical transmission device is higher than half the transmission speed, the selector selects and transmits the frequency-divided clock signal obtained by dividing the frequency by half. In the parallel optical transmission device, when the parallel optical transmission device is slower than about half the transmission speed, the selector selects and transmits a clock signal that is not frequency-divided. Transmitter.
期したｎ並列の並列データとを、ｎ＋１本の光伝送路を
介して、送信機から受信機に伝送する並列光伝送装置に
おける受信機において、 上記送信機から受信したクロック信号の周波数を逓倍す
る周波数逓倍回路を有することを特徴とする並列光伝送
装置における受信機。4. A receiver in a parallel optical transmission device for transmitting a clock signal and n-parallel parallel data synchronized with the clock signal from a transmitter to a receiver via n + 1 optical transmission paths, A receiver in a parallel optical transmission device, comprising a frequency multiplication circuit for multiplying the frequency of a clock signal received from the transmitter.
ク信号を遅延させる遅延回路と、上記送信機から受信し
たクロック信号と上記遅延回路によって遅延されたクロ
ック信号とを入力する２入力排他的論理和とを具備する
回路であることを特徴とする並列光伝送装置における受
信機。5. The frequency multiplying circuit according to claim 4, wherein the frequency multiplying circuit includes a delay circuit for delaying a clock signal received from the transmitter, a clock signal received from the transmitter, and a clock signal delayed by the delay circuit. And a two-input exclusive-OR circuit for inputting the following.
を切り替えるセレクタであることを特徴とする並列光伝
送装置における受信機。6. The receiver according to claim 4, wherein the selector is a selector that switches an input signal according to a speed of transmission data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246271A JP2002064478A (en) | 2000-08-15 | 2000-08-15 | Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246271A JP2002064478A (en) | 2000-08-15 | 2000-08-15 | Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002064478A true JP2002064478A (en) | 2002-02-28 |
Family
ID=18736621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000246271A Pending JP2002064478A (en) | 2000-08-15 | 2000-08-15 | Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002064478A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007004257A1 (en) * | 2005-06-30 | 2009-01-22 | 富士通株式会社 | Optical communication device and optical module |
| JP2010503256A (en) * | 2006-08-29 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method and system for synchronization of high-speed LVDS communications |
| JPWO2008114676A1 (en) * | 2007-03-16 | 2010-07-01 | オムロン株式会社 | Optical transmission system and electronic equipment |
-
2000
- 2000-08-15 JP JP2000246271A patent/JP2002064478A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007004257A1 (en) * | 2005-06-30 | 2009-01-22 | 富士通株式会社 | Optical communication device and optical module |
| JP4653167B2 (en) * | 2005-06-30 | 2011-03-16 | 富士通株式会社 | Optical communication device and optical module |
| JP2010503256A (en) * | 2006-08-29 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method and system for synchronization of high-speed LVDS communications |
| JPWO2008114676A1 (en) * | 2007-03-16 | 2010-07-01 | オムロン株式会社 | Optical transmission system and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477582B1 (en) | Digital frequency multiplication and data serialization circuits | |
| EP1379042B1 (en) | Multiplexer | |
| JP4202778B2 (en) | Reception circuit and transmission circuit | |
| US7197251B2 (en) | Optical phase modulation | |
| JP4141028B2 (en) | Code conversion circuit for optical duobinary transmission, and optical transmitter and optical receiver using the same | |
| JPH05268168A (en) | Optical signal transmitting method | |
| CN103051422A (en) | Processing method and device of delay between signals | |
| US7668239B2 (en) | System and method for transmit timing precompensation for a serial transmission communication channel | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| JP2002064478A (en) | Parallel optical transmitting method and transmitter and receiver in parallel optical transmitting device | |
| JP4661018B2 (en) | Reconfigurable multi-user optical communication network with low latency | |
| JPH06224962A (en) | Data identification circuit and parallel data receiver using same | |
| JPH0744530B2 (en) | High speed optical bus | |
| JPH11298459A (en) | High speed transmission system and high speed transmitter | |
| CN111371496A (en) | Optical backplane system and electric signal transmission method | |
| JP3277038B2 (en) | Optical transmission equipment | |
| JPH0511692B2 (en) | ||
| US7630410B2 (en) | Signal line selection and polarity change of natural bit ordering in high-speed serial bit stream multiplexing and demultiplexing integrated circuits | |
| JP3132469B2 (en) | Optical parallel transmission system | |
| JPH0659041B2 (en) | High speed optical bus | |
| JP3533636B2 (en) | Identification reproduction circuit | |
| JPH0659063B2 (en) | Code conversion transmission method | |
| JPH0548536A (en) | Parallel optical transmitter | |
| JPH0659040B2 (en) | High speed optical bus | |
| JPH0438174B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040326 |