JP2002064346A - Microwave amplifier - Google Patents
Microwave amplifierInfo
- Publication number
- JP2002064346A JP2002064346A JP2000251530A JP2000251530A JP2002064346A JP 2002064346 A JP2002064346 A JP 2002064346A JP 2000251530 A JP2000251530 A JP 2000251530A JP 2000251530 A JP2000251530 A JP 2000251530A JP 2002064346 A JP2002064346 A JP 2002064346A
- Authority
- JP
- Japan
- Prior art keywords
- match circuit
- transistor
- characteristic impedance
- circuit
- line length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、マイクロ波やミ
リ波で使用されるマイクロ波増幅器に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave amplifier used in a microwave or a millimeter wave.
【０００２】[0002]
【従来の技術】図４は例えば「“ＭＭＩＣ技術の基礎と
応用”第１４２頁 １９９６年 ＲＥＡＬＩＺＥ ＩＮ
Ｃ社発行」に示された従来のマイクロ波増幅器を示す構
成図であり、図において、１はマイクロ波増幅器の入力
端子、２はマイクロ波増幅器の出力端子、３はトランジ
スタであるＦＥＴ、４は入力側整合回路、５はインダク
タで構成されたプリマッチ回路、６は出力側整合回路で
ある。なお、図４では出力側のプリマッチ回路が省略さ
れている。また、プリマッチ回路５とＦＥＴ３を接続す
るワイヤのインダクタンスはプリマッチ回路５のインダ
クタンスの中に含まれているものとする。2. Description of the Related Art FIG. 4 shows, for example, "" Basic and Application of MMIC Technology ", p. 142, 1996, REALISE IN.
FIG. 1 is a configuration diagram showing a conventional microwave amplifier shown in “Company C”, where 1 is an input terminal of the microwave amplifier, 2 is an output terminal of the microwave amplifier, 3 is a FET which is a transistor, and 4 is The input side matching circuit, 5 is a pre-match circuit composed of an inductor, and 6 is an output side matching circuit. In FIG. 4, the output side pre-match circuit is omitted. It is assumed that the inductance of the wire connecting the pre-match circuit 5 and the FET 3 is included in the inductance of the pre-match circuit 5.
【０００３】次に動作について説明する。ＦＥＴ３の入
力インピーダンスは通常容量性であるため、インダクタ
で構成されたプリマッチ回路５が用いられ、インダクタ
の値は増幅する周波数でプリマッチ回路５からＦＥＴ３
を見た入力インピーダンスが純抵抗に近くなるように決
められる。上記の構成をとることにより、入力側整合回
路４及び出力側整合回路６の設計が容易になるという利
点が生まれる。Next, the operation will be described. Since the input impedance of the FET 3 is usually capacitive, a pre-match circuit 5 composed of an inductor is used, and the value of the inductor is changed from the pre-match circuit 5 to the FET 3 at the frequency to be amplified.
Is determined so that the input impedance is close to the pure resistance. By adopting the above configuration, there is an advantage that the design of the input side matching circuit 4 and the output side matching circuit 6 becomes easy.
【０００４】しかし、上記の構成においては、プリマッ
チ回路５とＦＥＴ３を接続するワイヤ長にばらつきがあ
る場合、プリマッチ回路５からＦＥＴ３を見た入力イン
ピーダンスのリアクタンス成分にばらつきが生じ、純抵
抗からはずれてくるという問題がある。However, in the above configuration, when the wire length connecting the pre-match circuit 5 and the FET 3 varies, the reactance component of the input impedance as seen from the pre-match circuit 5 to the FET 3 varies, deviating from the pure resistance. There is a problem of coming.
【０００５】例えば、図５はＦＥＴ３の入力側等価回路
をゲート・ソース間容量Ｃgs，内部抵抗Ｒi で表し、イ
ンダクタンスＬg で入力インピーダンスを純抵抗にした
場合について、インダクタンスＬg をばらつかせたとき
の計算結果である。これから、入力インピーダンスのリ
アクタンス成分にばらつきが生じていることが分かる。[0005] For example, FIG. 5 is input between the side equivalent circuit the gate-source capacitance C gs of the FET 3, with an internal resistance R i, for the case where the purely resistive input impedance inductance L g, the inductance L g Baratsu This is the calculation result when it is set. This shows that the reactance component of the input impedance varies.
【０００６】[0006]
【発明が解決しようとする課題】従来のマイクロ波増幅
器は以上のように構成されているので、ワイヤ長にばら
つきがある場合、プリマッチ回路５からＦＥＴ３を見た
入力インピーダンスのリアクタンス成分にばらつきが生
じ、純抵抗からはずれるなどの課題があった。Since the conventional microwave amplifier is configured as described above, if there is a variation in the wire length, a variation occurs in the reactance component of the input impedance as seen from the pre-match circuit 5 to the FET 3. There were issues such as deviating from pure resistance.
【０００７】この発明は上記のような課題を解決するた
めになされたもので、ワイヤ長にばらつきがある場合で
も、プリマッチ回路からトランジスタを見た入力インピ
ーダンスのリアクタンス成分のばらつきを抑制すること
ができるマイクロ波増幅器を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and can suppress the variation in the reactance component of the input impedance as seen from the transistor from the pre-match circuit, even when the wire length varies. The aim is to obtain a microwave amplifier.
【０００８】[0008]
【課題を解決するための手段】この発明に係るマイクロ
波増幅器は、プリマッチ回路の特性インピーダンスと線
路長が所定の関係を満足するように、その特性インピー
ダンスと線路長を設定するようにしたものである。In the microwave amplifier according to the present invention, the characteristic impedance and the line length are set so that the characteristic impedance of the pre-match circuit and the line length satisfy a predetermined relationship. is there.
【０００９】この発明に係るマイクロ波増幅器は、プリ
マッチ回路の特性インピーダンスと線路長が下記の関係
式を満足するようにしたものである。 ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ） ただし、 βは伝搬定数 ｌはプリマッチ回路の線路長 Ｚ0 はプリマッチ回路の特性インピーダンス ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量 Ｒi はトランジスタの内部抵抗In the microwave amplifier according to the present invention, the characteristic impedance and the line length of the pre-match circuit satisfy the following relational expression. tan (βl) = Z 0 / (ωL g −1 / ωC gs −R i ) where β is the propagation constant l is the line length of the pre-match circuit Z 0 is the characteristic impedance of the pre-match circuit ω is the angular frequency L g is the pre-match circuit C gs is the gate-source capacitance of the transistor, and R i is the internal resistance of the transistor.
【００１０】この発明に係るマイクロ波増幅器は、伝送
線路のみでプリマッチ回路を構成するようにしたもので
ある。In the microwave amplifier according to the present invention, a pre-match circuit is constituted only by transmission lines.
【００１１】この発明に係るマイクロ波増幅器は、プリ
マッチ回路の特性インピーダンスが所定の条件を満足す
るように、その特性インピーダンスを設定するととも
に、プリマッチ回路の線路長が所定の条件を満足するよ
うに、その線路長を設定するようにしたものである。In the microwave amplifier according to the present invention, the characteristic impedance of the pre-match circuit is set so as to satisfy a predetermined condition, and the line length of the pre-match circuit satisfies the predetermined condition. The line length is set.
【００１２】この発明に係るマイクロ波増幅器は、プリ
マッチ回路の特性インピーダンスが下記の条件式を満足
し、プリマッチ回路の線路長が下記の条件式を満足する
ようにしたものである。 Ｚ0 ＝（Ｆ・Ｇ）1/2 ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs） Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs） ただし、 Ｚ0 はプリマッチ回路の特性インピーダンス ｌはプリマッチ回路の線路長 βは伝搬定数 Ｒi はトランジスタの内部抵抗 ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量In the microwave amplifier according to the present invention, the characteristic impedance of the pre-match circuit satisfies the following conditional expression, and the line length of the pre-match circuit satisfies the following conditional expression. Z 0 = (F · G) 1/2 l = [tan −1 (−F 1/2 / G 1/2 )] / β F = (R i + ωL g −1 / ωC gs ) G = (R i −ωL g + 1 / ωC gs ) where Z 0 is the characteristic impedance of the pre-match circuit l is the line length of the pre-match circuit β is the propagation constant R i is the internal resistance of the transistor ω is the angular frequency L g is the connection between the pre-match circuit and the transistor The wire inductance C gs is the gate-source capacitance of the transistor
【００１３】この発明に係るマイクロ波増幅器は、伝送
線路のみでプリマッチ回路を構成するようにしたもので
ある。In the microwave amplifier according to the present invention, a pre-match circuit is constituted only by the transmission line.
【００１４】[0014]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロ波増幅器を示す構成図であり、図において、１１
はマイクロ波増幅器の入力端子、１２はマイクロ波増幅
器の出力端子、１３はトランジスタであるＦＥＴ、１４
は入力側整合回路、１５は特性インピーダンスと線路長
が所定の関係を満足するように設定された伝送線路（プ
リマッチ回路）、１６は伝送線路１５とＦＥＴ１３を接
続するワイヤ、１７は出力側整合回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a configuration diagram showing a microwave amplifier according to Embodiment 1 of the present invention.
Is an input terminal of the microwave amplifier, 12 is an output terminal of the microwave amplifier, 13 is an FET which is a transistor, 14
Is an input-side matching circuit, 15 is a transmission line (pre-match circuit) whose characteristic impedance and line length are set to satisfy a predetermined relationship, 16 is a wire connecting the transmission line 15 and the FET 13, and 17 is an output-side matching circuit. It is.
【００１５】次に動作について説明する。図２は伝送線
路１５とワイヤ１６で接続されたＦＥＴ１３の入力側等
価回路を示す回路図である。ここでは、ＦＥＴ１３の入
力側等価回路を、ゲート・ソース間容量Ｃgsと内部抵抗
Ｒi で表している。Next, the operation will be described. FIG. 2 is a circuit diagram showing an input-side equivalent circuit of the FET 13 connected to the transmission line 15 and the wire 16. Here, the input-side equivalent circuit of the FET 13 is represented by the gate-source capacitance C gs and the internal resistance R i .
【００１６】このＦＥＴ１３にインダクタンスＬg のワ
イヤ１６が接続されているとすると、ワイヤ１６の端面
からＦＥＴ１３側を見込んだ入力インピーダンスＺg は
次のようになる。 Ｚg ＝Ｒi ＋ｊωＬg ＋１／ｊωＣgs （１） ただし、ωは角周波数である。Assuming that a wire 16 having an inductance L g is connected to the FET 13, an input impedance Z g looking into the FET 13 from the end face of the wire 16 is as follows. Z g = R i + jωL g + 1 / jωC gs (1) where ω is an angular frequency.
【００１７】また、伝送線路１５の端面からＦＥＴ１３
側を見込んだ入力インピーダンスＺ inは、伝送線路１５
の特性インピーダンスをＺ0 ，伝播定数をβ，線路長を
ｌとすると次のようになる。 Ｚin＝Ｚ0 （Ｚg ＋ｊＺ0 ｔａｎ（βｌ）） ／（Ｚ0 ＋ｊＺg ｔａｎ（βｌ）） （２）Also, the FET 13
Input impedance Z inIs the transmission line 15
The characteristic impedance of Z0 , Propagation constant β, line length
Assuming l, the following is obtained. Zin= Z0 (Zg + JZ0 tan (βl)) / (Z0 + JZg tan (βl)) (2)
【００１８】そこで、ワイヤ１６のインダクタンスＬg
にばらつきがあっても、入力インピーダンスＺinのリア
クタンス成分Ｉｍ（Ｚin）の変動が小さくなるようにす
ればよい。このような条件は次式で与えられる。 ∂Ｉｍ（Ｚin）／∂Ｌg ＝０ （３）Then, the inductance L g of the wire 16 is
May vary, the variation in the reactance component Im (Z in ) of the input impedance Z in may be reduced. Such a condition is given by the following equation. ∂Im (Z in ) / ∂L g = 0 (3)
【００１９】式（１）（２）（３）からｔａｎ（βｌ）
について解くことにより、下記の関係式が得られる。 ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ） （４）From equations (1), (2) and (3), tan (βl)
By solving for, the following relational expression is obtained. tan (βl) = Z 0 / (ωL g −1 / ωC gs −R i ) (4)
【００２０】従って、伝送線路１５の幅および長さを、
式（４）の関係を満足するＺ0 ，ｔａｎ（βｌ）に設定
することにより、ワイヤ１６のインダクタンスＬg のば
らつきに対して、入力インピーダンスＺinのリアクタン
ス成分Ｉｍ（Ｚin）の変動を小さくすることができる。
また、プリマッチ回路を伝送線路１５のみで構成してい
るため、線路パターンの加工および設計が容易になる。Therefore, the width and length of the transmission line 15 are
By setting Z 0 , tan (βl) that satisfies the relationship of Expression (4), the variation of the reactance component Im (Z in ) of the input impedance Z in with respect to the variation of the inductance L g of the wire 16 can be reduced. can do.
Further, since the pre-match circuit is constituted only by the transmission line 15, the processing and design of the line pattern become easy.
【００２１】実施の形態２．上記実施の形態１では、プ
リマッチ回路の特性インピーダンスＺ0 と線路長ｌが式
（４）の関係を満足するように、その特性インピーダン
スＺ0 と線路長ｌを設定するものについて示したが、プ
リマッチ回路の特性インピーダンスＺ0 が下記の条件式
を満足し、プリマッチ回路の線路長ｌが下記の条件式を
満足するように設定してもよい。ただし、回路構成は図
１と同一である。 Ｚ0 ＝（Ｆ・Ｇ）1/2 ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs） Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）Embodiment 2 FIG. In the first embodiment, so that the characteristic impedance Z 0 and the line length l of the pre-matching circuit satisfies the relationship of formula (4), has been described as to set the characteristic impedance Z 0 and the line length l, pre-matching The characteristic impedance Z 0 of the circuit may be set to satisfy the following conditional expression, and the line length l of the pre-match circuit may be set to satisfy the following conditional expression. However, the circuit configuration is the same as in FIG. Z 0 = (F · G) 1/2 l = [tan −1 (−F 1/2 / G 1/2 )] / β F = (R i + ωL g −1 / ωC gs ) G = (R i −ωL g + 1 / ωC gs )
【００２２】即ち、入力インピーダンスＺinがリアクタ
ンス成分を持たない条件を与えると、入力側整合回路１
４の設計はさらに容易になる。このような条件は次の通
りである。 Ｉｍ（Ｚin）＝０ （５）That is, when the condition that the input impedance Z in has no reactance component is given, the input matching circuit 1
4 is easier to design. Such conditions are as follows. Im (Z in ) = 0 (5)
【００２３】式（５）をＺ0 ，ｔａｎ（βｌ）について
解くことにより、下記の関係式が得られる。 Ｚ0 ＝−２Ｒi ｔａｎ（βｌ）／（ｔａｎ（βｌ）2 ＋１） （６）By solving equation (5) for Z 0 , tan (βl), the following relational expression is obtained. Z 0 = −2R i tan (βl) / (tan (βl) 2 +1) (6)
【００２４】式（４）と式（６）を同時に満足するＺ0
とｔａｎ（βｌ）は以下のようになる。 Ｚ0 ＝（Ｆ・Ｇ）1/2 （７） ｔａｎ（βｌ）＝−（Ｆ／Ｇ）1/2 （８） Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs） Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs） （−Ｒi ＋１／ωＣgs）／ω≦Ｌg ≦（Ｒi ＋１／ωＣgs）／ω （９）Z 0 that simultaneously satisfies the equations (4) and (6)
And tan (βl) are as follows. Z 0 = (FG) 1/2 (7) tan (βl) = − (F / G) 1/2 (8) F = (R i + ωL g −1 / ωC gs ) G = (R i − ωL g + 1 / ωC gs ) (− R i + 1 / ωC gs ) / ω ≦ L g ≦ (R i + 1 / ωC gs ) / ω (9)
【００２５】従って、伝送線路１５の幅および長さを、
式（７）（８）の関係を満足するＺ 0 ，ｔａｎ（βｌ）
に設定することにより、上記実施の形態１と同様の効果
を奏することができる。また、入力インピーダンスＺin
がリアクタンス成分を待たないようにすることができ、
入力側整合回路１４の設計がさらに容易になるという利
点も有する。Therefore, the width and length of the transmission line 15 are
Z that satisfies the relations of equations (7) and (8) 0 , Tan (βl)
, The same effect as in the first embodiment is obtained.
Can be played. Also, the input impedance Zin
Does not wait for the reactance component,
The advantage is that the design of the input side matching circuit 14 is further facilitated.
It also has points.
【００２６】図３は上記の関係式を用いて入力インピー
ダンスＺinを求め、ワイヤ１６のインダクタンスＬg を
ばらつかせたときの計算結果の一例を示す説明図であ
る。入力インピーダンスＺinはほぼリアクタンス成分を
持たず、かつ、インダクタンスＬg のばらつきに対し、
入力インピーダンスＺg のリアクタンス成分の変動が小
さいことが分かる。FIG. 3 is an explanatory diagram showing an example of a calculation result when the input impedance Z in is obtained by using the above relational expression and the inductance L g of the wire 16 is varied. The input impedance Z in has almost no reactance component and the variation of the inductance L g
It can be seen that the variation of the reactance component of the input impedance Z g is small.
【００２７】[0027]
【発明の効果】以上のように、この発明によれば、プリ
マッチ回路の特性インピーダンスと線路長が所定の関係
を満足するように、その特性インピーダンスと線路長を
設定するように構成したので、ワイヤ長にばらつきがあ
る場合でも、プリマッチ回路からトランジスタを見た入
力インピーダンスのリアクタンス成分のばらつきを抑制
することができる効果がある。As described above, according to the present invention, since the characteristic impedance and the line length of the pre-match circuit are set so as to satisfy the predetermined relationship, the characteristic impedance and the line length are set. Even when there is variation in length, there is an effect that variation in the reactance component of the input impedance when the transistor is viewed from the pre-match circuit can be suppressed.
【００２８】この発明によれば、プリマッチ回路の特性
インピーダンスと線路長が下記の関係式を満足するよう
に構成したので、プリマッチ回路からトランジスタを見
た入力インピーダンスのリアクタンス成分の変動を小さ
くすることができる効果がある。 ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ） ただし、 βは伝搬定数 ｌはプリマッチ回路の線路長 Ｚ0 はプリマッチ回路の特性インピーダンス ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量 Ｒi はトランジスタの内部抵抗According to the present invention, since the characteristic impedance and the line length of the pre-match circuit are configured to satisfy the following relational expression, it is possible to reduce the variation in the reactance component of the input impedance as viewed from the transistor from the pre-match circuit. There is an effect that can be done. tan (βl) = Z 0 / (ωL g −1 / ωC gs −R i ) where β is the propagation constant l is the line length of the pre-match circuit Z 0 is the characteristic impedance of the pre-match circuit ω is the angular frequency L g is the pre-match circuit C gs is the capacitance between the gate and source of the transistor, and R i is the internal resistance of the transistor.
【００２９】この発明によれば、伝送線路のみでプリマ
ッチ回路を構成するように構成したので、線路パターン
の加工および設計が容易になる効果がある。According to the present invention, since the pre-match circuit is constituted only by the transmission line, the processing and design of the line pattern are facilitated.
【００３０】この発明によれば、プリマッチ回路の特性
インピーダンスが所定の条件を満足するように、その特
性インピーダンスを設定するとともに、プリマッチ回路
の線路長が所定の条件を満足するように、その線路長を
設定するように構成したので、プリマッチ回路からトラ
ンジスタを見た入力インピーダンスのリアクタンス成分
のばらつきを抑制することができる効果がある。また、
入力側の整合回路の設計が容易になる効果がある。According to the present invention, the characteristic impedance of the pre-match circuit is set so as to satisfy the predetermined condition, and the line length of the pre-match circuit is set so as to satisfy the predetermined condition. Is set, the variation of the reactance component of the input impedance as seen from the transistor from the pre-match circuit is suppressed. Also,
This has the effect of facilitating the design of the matching circuit on the input side.
【００３１】この発明によれば、プリマッチ回路の特性
インピーダンスが下記の条件式を満足し、プリマッチ回
路の線路長が下記の条件式を満足するように構成したの
で、プリマッチ回路からトランジスタを見た入力インピ
ーダンスのリアクタンス成分の変動を小さくすることが
できる効果がある。 Ｚ0 ＝（Ｆ・Ｇ）1/2 ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs） Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs） ただし、 Ｚ0 はプリマッチ回路の特性インピーダンス ｌはプリマッチ回路の線路長 βは伝搬定数 Ｒi はトランジスタの内部抵抗 ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量According to the present invention, the characteristic impedance of the prematch circuit satisfies the following conditional expression, and the line length of the prematch circuit satisfies the following conditional expression. There is an effect that the fluctuation of the reactance component of the impedance can be reduced. Z 0 = (F · G) 1/2 l = [tan −1 (−F 1/2 / G 1/2 )] / β F = (R i + ωL g −1 / ωC gs ) G = (R i −ωL g + 1 / ωC gs ) where Z 0 is the characteristic impedance of the pre-match circuit l is the line length of the pre-match circuit β is the propagation constant R i is the internal resistance of the transistor ω is the angular frequency L g is the connection between the pre-match circuit and the transistor The wire inductance C gs is the gate-source capacitance of the transistor
【００３２】この発明によれば、伝送線路のみでプリマ
ッチ回路を構成するように構成したので、線路パターン
の加工および設計が容易になる効果がある。According to the present invention, since the pre-match circuit is constituted only by the transmission line, there is an effect that processing and design of the line pattern are facilitated.
【図１】 この発明の実施の形態１によるマイクロ波増
幅器を示す構成図である。FIG. 1 is a configuration diagram showing a microwave amplifier according to a first embodiment of the present invention.
【図２】 伝送線路１５とワイヤ１６で接続されたＦＥ
Ｔ１３の入力側等価回路を示す回路図である。FIG. 2 shows an FE connected to a transmission line 15 and a wire 16
It is a circuit diagram which shows the input side equivalent circuit of T13.
【図３】 ワイヤ１６のインダクタンスＬg をばらつか
せたときの計算結果の一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a calculation result when the inductance L g of the wire 16 is varied.
【図４】 従来のマイクロ波増幅器を示す構成図であ
る。FIG. 4 is a configuration diagram showing a conventional microwave amplifier.
【図５】 インダクタンスＬg をばらつかせたときの計
算結果の一例を示す説明図である。FIG. 5 is an explanatory diagram showing an example of a calculation result when the inductance L g is varied.
１１ 入力端子、１２ 出力端子、１３ ＦＥＴ（トラ
ンジスタ）、１４ 入力側整合回路、１５ 伝送線路
（プリマッチ回路）、１６ ワイヤ、１７ 出力側整合
回路。11 input terminal, 12 output terminal, 13 FET (transistor), 14 input side matching circuit, 15 transmission line (pre-match circuit), 16 wires, 17 output side matching circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 康之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J067 AA04 CA14 CA71 FA16 HA09 HA29 HA33 KA29 KA68 KS11 LS01 QS04 TA02 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yasuyuki Ito 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation F-term (reference) 5J067 AA04 CA14 CA71 FA16 HA09 HA29 HA33 KA29 KA68 KS11 LS01 QS04 TA02
Claims (6)
たトランジスタと、上記トランジスタと入力側の整合回
路間に挿入されたプリマッチ回路とを備えたマイクロ波
増幅器において、上記プリマッチ回路の特性インピーダ
ンスと線路長が所定の関係を満足するように、その特性
インピーダンスと線路長を設定することを特徴とするマ
イクロ波増幅器。1. A microwave amplifier comprising: a transistor having a matching circuit connected to an input side and an output side; and a pre-match circuit inserted between the transistor and the input-side matching circuit, wherein a characteristic impedance of the pre-match circuit is provided. Characterized in that the characteristic impedance and the line length are set so that the distance and the line length satisfy a predetermined relationship.
線路長が下記の関係式を満足することを特徴とする請求
項１記載のマイクロ波増幅器。 ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ） ただし、 βは伝搬定数 ｌはプリマッチ回路の線路長 Ｚ0 はプリマッチ回路の特性インピーダンス ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量 Ｒi はトランジスタの内部抵抗2. The microwave amplifier according to claim 1, wherein the characteristic impedance and the line length of the pre-match circuit satisfy the following relational expression. tan (βl) = Z 0 / (ωL g −1 / ωC gs −R i ) where β is the propagation constant l is the line length of the pre-match circuit Z 0 is the characteristic impedance of the pre-match circuit ω is the angular frequency L g is the pre-match circuit C gs is the gate-source capacitance of the transistor, and R i is the internal resistance of the transistor.
ることを特徴とする請求項１または請求項２記載のマイ
クロ波増幅器。3. The microwave amplifier according to claim 1, wherein a pre-match circuit is constituted only by the transmission line.
たトランジスタと、上記トランジスタと入力側の整合回
路間に挿入されたプリマッチ回路とを備えたマイクロ波
増幅器において、上記プリマッチ回路の特性インピーダ
ンスが所定の条件を満足するように、その特性インピー
ダンスを設定するとともに、上記プリマッチ回路の線路
長が所定の条件を満足するように、その線路長を設定す
ることを特徴とするマイクロ波増幅器。4. A microwave amplifier comprising a transistor having a matching circuit connected to an input side and an output side, and a pre-match circuit inserted between the transistor and the input-side matching circuit, wherein a characteristic impedance of the pre-match circuit is provided. Characterized in that the characteristic impedance thereof is set so as to satisfy a predetermined condition, and the line length of the pre-match circuit is set so as to satisfy a predetermined condition.
下記の条件式を満足し、上記プリマッチ回路の線路長が
下記の条件式を満足することを特徴とする請求項４記載
のマイクロ波増幅器。 Ｚ0 ＝（Ｆ・Ｇ）1/2 ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs） Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs） ただし、 Ｚ0 はプリマッチ回路の特性インピーダンス ｌはプリマッチ回路の線路長 βは伝搬定数 Ｒi はトランジスタの内部抵抗 ωは角周波数 Ｌg はプリマッチ回路とトランジスタを接続するワイヤ
のインダクタンス Ｃgsはトランジスタのゲート・ソース間容量5. The microwave amplifier according to claim 4, wherein the characteristic impedance of the pre-match circuit satisfies the following conditional expression, and the line length of the pre-match circuit satisfies the following conditional expression. Z 0 = (F · G) 1/2 l = [tan −1 (−F 1/2 / G 1/2 )] / β F = (R i + ωL g −1 / ωC gs ) G = (R i −ωL g + 1 / ωC gs ) where Z 0 is the characteristic impedance of the pre-match circuit l is the line length of the pre-match circuit β is the propagation constant R i is the internal resistance of the transistor ω is the angular frequency L g is the connection between the pre-match circuit and the transistor The wire inductance C gs is the gate-source capacitance of the transistor
ることを特徴とする請求項４または請求項５記載のマイ
クロ波増幅器。6. The microwave amplifier according to claim 4, wherein a pre-match circuit is constituted only by the transmission line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251530A JP3892216B2 (en) | 2000-08-22 | 2000-08-22 | Microwave amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251530A JP3892216B2 (en) | 2000-08-22 | 2000-08-22 | Microwave amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064346A true JP2002064346A (en) | 2002-02-28 |
| JP3892216B2 JP3892216B2 (en) | 2007-03-14 |
Family
ID=18740922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000251530A Expired - Fee Related JP3892216B2 (en) | 2000-08-22 | 2000-08-22 | Microwave amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892216B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034797A (en) * | 2009-09-10 | 2011-04-27 | Nxp股份有限公司 | Impedance optimized chip system |
| JP2014116783A (en) * | 2012-12-10 | 2014-06-26 | Mitsubishi Electric Corp | Rectifier |
| US11336241B2 (en) | 2017-11-30 | 2022-05-17 | Sony Semiconductor Solutions Corporation | High-frequency amplifier, electronic device, and communication device |
-
2000
- 2000-08-22 JP JP2000251530A patent/JP3892216B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034797A (en) * | 2009-09-10 | 2011-04-27 | Nxp股份有限公司 | Impedance optimized chip system |
| EP2296178A3 (en) * | 2009-09-10 | 2011-09-28 | Nxp B.V. | Impedance optimized chip system |
| US8482114B2 (en) | 2009-09-10 | 2013-07-09 | Nxp B.V. | Impedance optimized chip system |
| JP2014116783A (en) * | 2012-12-10 | 2014-06-26 | Mitsubishi Electric Corp | Rectifier |
| US11336241B2 (en) | 2017-11-30 | 2022-05-17 | Sony Semiconductor Solutions Corporation | High-frequency amplifier, electronic device, and communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3892216B2 (en) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525407B2 (en) | Integrated circuit having integrated inductors | |
| JP2892452B2 (en) | Amplifier circuit | |
| JPH053165B2 (en) | ||
| JP5989264B1 (en) | Semiconductor device | |
| US7091791B1 (en) | Transformer implementation using bonding wires | |
| CN111434032A (en) | Amplifier with a high-frequency amplifier | |
| US10250188B2 (en) | Voltage controlled oscillator | |
| JP2002064346A (en) | Microwave amplifier | |
| US20080100381A1 (en) | Common drain driven cascode enhancement mode traveling wave amplifier | |
| US11677358B2 (en) | Power amplifier circuit | |
| JP2738701B2 (en) | High frequency amplifier circuit | |
| JP2841724B2 (en) | Semiconductor device | |
| JP3430060B2 (en) | High frequency semiconductor device | |
| JP3187503B2 (en) | High frequency power amplifier | |
| JP2001237647A (en) | High frequency power amplifier | |
| JP6452592B2 (en) | Parallel resonant circuit and harmonic processing circuit | |
| TWI741782B (en) | High frequency amplifier | |
| CN113922779B (en) | Negative group delay circuit and group delay method based on balun structure | |
| JPH04287507A (en) | Field effect transistor amplifier | |
| JP3853606B2 (en) | Microwave broadband amplifier | |
| JP2000165203A (en) | Active balun circuit | |
| JPH09162653A (en) | High frequency differential output circuit | |
| JPH09266420A (en) | Distribution amplifier | |
| JP6678827B2 (en) | High frequency amplifier | |
| KR20170078021A (en) | The broadband Class-J power amplifier using IMFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |