JP2002064255A - Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board - Google Patents

Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board

Info

Publication number
JP2002064255A
JP2002064255A JP2000251323A JP2000251323A JP2002064255A JP 2002064255 A JP2002064255 A JP 2002064255A JP 2000251323 A JP2000251323 A JP 2000251323A JP 2000251323 A JP2000251323 A JP 2000251323A JP 2002064255 A JP2002064255 A JP 2002064255A
Authority
JP
Japan
Prior art keywords
interlayer connection
hole
connection hole
line
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000251323A
Other languages
Japanese (ja)
Inventor
Toshio Chiyoshima
敏夫 千代島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP2000251323A priority Critical patent/JP2002064255A/en
Publication of JP2002064255A publication Critical patent/JP2002064255A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a structure of an interlayer connection hole, a method of manufacturing the interlayer connection holes and a printed wiring board which lowers the inductance of a connecting conductor composed of a leading line and a led line on a printed circuit board for processing signals at a high speed, thereby stabilizing operation of a signal processor circuit. SOLUTION: The inner wall of an interlayer connection hole composed of an interstitial via or a via or a through-hole and a land are divided into a plurality of electrodes, the divided electrodes are disposed closely with keeping them insulated, and lead lines and lines led are wired to the respective electrodes to lower than inductance of a connection conductor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高速な信号処理を
行なうプリント回路板の例えば電源層などを形成する構
造に関し、当該電源層などの接続導体のインダクタンス
を低下させて信号処理回路の安定した動作をはかる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure for forming, for example, a power supply layer of a printed circuit board for performing high-speed signal processing, and to reduce the inductance of connection conductors such as the power supply layer to stabilize a signal processing circuit. Measure the operation.

【0002】[0002]

【従来の技術】図9は、従来例の電源層の層間接続構造
であり、同図(z)に概要の斜視図を、同図(a),
(c),(e)に上面図を、同図(b),(d),
(f)に断面図を示す。
2. Description of the Related Art FIG. 9 shows an interlayer connection structure of a power supply layer in a conventional example. FIG. 9 (z) is a schematic perspective view, and FIG.
(C), (e) are top views, and (b), (d),
(F) shows a cross-sectional view.

【0003】同図において、51は層間接続穴であり、
異なる層間の導体を穴の内壁55に形成する導体によっ
て電気的に接続する手段となる。52はインタスティシ
ョナルバイアホールであり、層間接続穴51の一種で部
品のリード線を挿入せず、またプリント配線板60を貫
通しないで異なる層間の導体を穴の内壁55に形成する
導体によって電気的に接続する手段となる。53はバイ
アホールであり、層間接続穴51の一種で部品のリード
線を挿入せず、またプリント配線板60を貫通して異な
る層間の導体を穴の内壁55に形成する導体によって電
気的に接続する手段となる。54はスルーホールであ
り、層間接続穴51の一種で部品のリード線を挿入する
場合も有る。またプリント配線板60を貫通して異なる
層間の導体を穴の内壁55に形成する導体によって電気
的に接続する手段となる。55は内壁であり、層間接続
穴51の穴周囲の壁を指す。56はランドであり、層間
接続穴51の穴周辺に内壁55からの引出し導体を形成
する通常リング状の導体でなる。57は電極であり、層
間接続穴51の内壁55やランド56などの導体からな
る。58は能動導体であり、例えば電源層や信号導体
で、負荷に供給される電源や信号となる。59は帰還導
体であり、例えば負荷に供給された電源や信号のグラン
ド導体や信号の帰還導体となる。60はプリント配線板
であり、樹脂でなる絶縁板に所定の電気回路を構成する
部品間を接続する導体を絶縁板の表面あるいは内部に形
成する。61は接続導体であり、能動導体58や帰還導
体59、そして所定の電気回路を構成する部品間を接続
する導体からなる。
[0003] In the figure, reference numeral 51 denotes an interlayer connection hole;
This is a means for electrically connecting conductors between different layers by conductors formed on the inner wall 55 of the hole. Reference numeral 52 denotes an interstitial via hole, which is a kind of an interlayer connection hole 51, in which a lead wire of a component is not inserted and a conductor between different layers is formed on the inner wall 55 of the hole without penetrating the printed wiring board 60. It is a means to connect to each other. Numeral 53 denotes a via hole, which is a kind of interlayer connection hole 51 in which a lead wire of a component is not inserted, and which is electrically connected by a conductor which penetrates the printed wiring board 60 and forms a conductor between different layers on the inner wall 55 of the hole. It becomes a means to do. Reference numeral 54 denotes a through hole, which is a kind of the interlayer connection hole 51 and in which a lead wire of a component may be inserted. Also, it is a means for electrically connecting conductors between different layers through the printed wiring board 60 by conductors formed on the inner wall 55 of the hole. Reference numeral 55 denotes an inner wall, which indicates a wall around the interlayer connection hole 51. Reference numeral 56 denotes a land, which is generally a ring-shaped conductor that forms a conductor extending from the inner wall 55 around the hole of the interlayer connection hole 51. Reference numeral 57 denotes an electrode made of a conductor such as the inner wall 55 of the interlayer connection hole 51 and the land 56. Reference numeral 58 denotes an active conductor, for example, a power supply layer or a signal conductor, which serves as a power supply or a signal supplied to a load. Reference numeral 59 denotes a feedback conductor, for example, a ground conductor for a power supply or a signal supplied to a load or a signal return conductor. Reference numeral 60 denotes a printed wiring board, on which a conductor for connecting components constituting a predetermined electric circuit is formed on the surface or inside of the insulating plate made of resin. Reference numeral 61 denotes a connection conductor, which includes an active conductor 58, a return conductor 59, and a conductor that connects components constituting a predetermined electric circuit.

【0004】従来例の例えば電源層の層間接続構造は、
電源層などの能動導体58に層間接続が必要になった場
合、プリント配線板60の任意の場所にインタスティシ
ョナルバイアホール52またはバイアホール53または
スルーホール54でなる層間接続穴51を、内壁55や
ランド56を複数の電極57に分割することなく当該回
路の電流容量に基き複数の層間接続穴51を通常並べる
のみである。
A conventional example of an interlayer connection structure of a power supply layer is, for example,
When an interlayer connection is required for the active conductor 58 such as a power supply layer, an interlayer connection hole 51 composed of an interstitial via hole 52 or a via hole 53 or a through hole 54 is formed at an arbitrary position on the printed wiring board 60. Instead of dividing the land 56 into the plurality of electrodes 57, the plurality of interlayer connection holes 51 are merely usually arranged based on the current capacity of the circuit.

【0005】そして帰還電流の流れる導体の例えばグラ
ンドラインなどの帰還導体59との接近を考慮すること
なく、電流の流れる方向に注目し設定を行なっている。
[0005] The setting is performed by paying attention to the direction in which the current flows, without considering the approach of the conductor through which the feedback current flows to the feedback conductor 59 such as a ground line.

【0006】しかし従来例の例えば電源用層間接続穴や
グランド用層間接続穴は、インダクタンスを持っていな
いため、局所的にインダクタンスが高くなった層間接続
穴51あるいは接続導体61から妨害電波の発生や高周
波ノイズによって高速信号処理回路の誤動作が発生する
ことがある。
However, since the power supply interlayer connection hole and the ground interlayer connection hole of the conventional example do not have an inductance, the generation of the interfering radio wave from the interlayer connection hole 51 or the connection conductor 61 where the inductance is locally increased is considered. The high-frequency noise may cause a malfunction of the high-speed signal processing circuit.

【0007】また他の電子機器装置に妨害波の放出によ
り、電子機器装置の設置環境の悪化を伴う場合がある。
Further, the emission environment of other electronic equipment may cause deterioration of the installation environment of the electronic equipment.

【0008】[0008]

【発明が解決しようとする課題】本発明は、前記の従来
の層間接続構造における次の問題点解決を課題とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the following problems in the above-mentioned conventional interlayer connection structure.

【0009】1)電源層などの誘導ラインに層間接続が
必要になった場合、プリント配線板の 任意の場所に層
間接続穴を、当該回路の電流容量に基き複数の層間接続
穴を通常 並べるのみで層間接続穴で相互誘導結合する
配線となるように設定していない。
1) When an interlayer connection is required for an inductive line such as a power supply layer, it is only necessary to arrange an interlayer connection hole at an arbitrary position on a printed wiring board and a plurality of interlayer connection holes based on the current capacity of the circuit. Are not set so as to be interconnected by the interlayer connection hole.

【0010】2)相互誘導結合する対象となる導体の例
えばグランドラインなどの被誘導ラインとの接近を考慮
していない。
2) The approach of a conductor to be inductively coupled to a guided line such as a ground line is not considered.

【0011】3)電源層などの誘導ラインとグランドラ
インなどの被誘導ラインとは、前記のように誘導ライン
と被誘導ラインとの接近による相互誘導結合を考慮する
ことがないため、局所的にインダクタンスが高くなった
層間接続穴から妨害電波の発生や高周波ノイズによって
高速信号処理回路の誤動作が発生し、また他の電子機器
装置に妨害波の放出により、電子機器装置の設置環境の
悪化を伴う場合がある。
3) Since the induction line such as the power supply layer and the guided line such as the ground line do not consider the mutual inductive coupling due to the approach between the induction line and the guided line as described above, the induction line is locally formed. The high-speed signal processing circuit malfunctions due to the generation of jamming radio waves and high-frequency noise from the interlayer connection hole where the inductance has increased, and the emission environment of other electronic devices causes the deterioration of the installation environment of the electronic devices. There are cases.

【0012】[0012]

【課題を解決するための手段】本発明は上記問題を解決
するために、高速な信号処理を行なうプリント回路板の
誘導ラインおよび被誘導ラインからなる接続導体の層間
接続穴の構造において、インタスティショナルバイアホ
ールまたはバイアホールまたはスルーホールでなる層間
接続穴の内壁とランドとを複数の電極に分割し、当該分
割した電極を絶縁を維持して接近させ、夫々の電極に誘
導ラインと被誘導ラインとを配線し、接続導体のインダ
クタンス を低下させる構成とした、ことを特徴とす
る。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to a structure of an interlayer connection hole of a connection conductor formed of a guide line and a guided line of a printed circuit board for performing high-speed signal processing. The inner wall and the land of the interlayer connection hole consisting of a via hole or a via hole or a through hole and a land are divided into a plurality of electrodes, the divided electrodes are brought close to each other while maintaining insulation, and a guide line and a guided line are provided for each electrode. And a wiring configured to reduce the inductance of the connection conductor.

【0013】この手段によって、分割した電極を絶縁を
維持して接近させ、夫々に誘導ラインと被誘導ラインと
を配線するため、局所的にインダクタンスが高くなって
いた層間接続穴で誘導ラインと被誘導ラインとを接近さ
せることによる相互誘導結合状態で、電流が相互に打ち
消し合うことにより、接続導体のインダクタンス を低
下させることができ、信号処理回路の安定した動作をは
かることができる層間接続穴の構造と層間接続穴の製造
方法とプリント配線板とを提供する。
By this means, the divided electrodes are brought close to each other while maintaining the insulation, and the guide lines and the guided lines are respectively wired. Therefore, the guide lines and the guided lines are formed at the interlayer connection holes having locally increased inductance. In the mutual inductive coupling state by approaching the induction line, the currents cancel each other out, which can reduce the inductance of the connection conductor and enable the signal processing circuit to operate stably. Provided are a structure, a method for manufacturing an interlayer connection hole, and a printed wiring board.

【0014】[0014]

【発明の実施の形態】まず、図1に示すように本発明の
層間接続穴の構造は、インタスティショナルバイアホー
ル2またはバイアホール3またはスルーホール4でなる
層間接続穴1の内壁5とランド6とを複数の電極7に分
割し、当該分割した電極7を絶縁を維持して接近させ、
夫々の電極7に誘導ライン8と被誘導ライン9とを配線
し、接続導体11のインダクタンス を低下させる構成
とした。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, as shown in FIG. 1, the structure of an interlayer connection hole according to the present invention comprises an interlayer wall 1 of an interlayer via hole 2 or a via hole 3 or a through hole 4 and a land. 6 is divided into a plurality of electrodes 7, and the divided electrodes 7 are approached while maintaining insulation,
A guide line 8 and a guided line 9 are wired to each of the electrodes 7 to reduce the inductance of the connection conductor 11.

【0015】この手段によって、分割した電極に誘導ラ
インと被誘導ラインとを接近させて配線するため、局所
的にインダクタンスが高くなっていた層間接続穴で誘導
ラインと被誘導ラインとを接近させることによる相互誘
導結合状態で、電流が相互に打ち消し合うことにより、
接続導体のインダクタンス を低下させることができる
作用を得る。
By this means, the guide line and the guided line are routed close to the divided electrode, so that the guided line and the guided line are brought close to each other at the interlayer connection hole where the inductance is locally increased. In the mutual inductive coupling state, currents cancel each other out,
The effect of reducing the inductance of the connection conductor is obtained.

【0016】次に、図2に示すように本発明の層間接続
穴の構造は、前記層間接続穴1を、内壁5とランド6と
の円周を偶数に分割した構成とした。
Next, as shown in FIG. 2, the structure of the interlayer connection hole of the present invention has a structure in which the circumference of the inner wall 5 and the land 6 is divided into an even number.

【0017】この手段によって、層間接続穴の内壁とラ
ンドとの円周を偶数に分割するため、誘導ラインと被誘
導ラインとに流れる電流のバランスが良くなり、電流が
相互に打ち消し合う程度が高まることにより、接続導体
のインダクタンス を低下させることができる作用を得
る。
By this means, the circumference of the land between the inner wall of the interlayer connection hole and the land is divided into an even number, so that the balance of the current flowing through the guide line and the guided line is improved, and the extent to which the currents cancel each other is increased. As a result, the effect of reducing the inductance of the connection conductor is obtained.

【0018】また、図3に示すように本発明の層間接続
穴の構造は、インタスティショナルバイアホール2また
はバイアホール3またはスルーホール4でなる層間接続
穴1を絶縁を維持して配置し、夫々の層間接続穴1に誘
導ライン8と被誘導ライン9とを互い違いに配線し、接
続導体11のインダクタンス を低下させる構成とし
た。
As shown in FIG. 3, in the structure of the interlayer connection hole of the present invention, the interlayer connection hole 1 composed of the interstitial via hole 2 or the via hole 3 or the through hole 4 is arranged while maintaining insulation. The guide line 8 and the guided line 9 are alternately wired in the respective interlayer connection holes 1 so as to reduce the inductance of the connection conductor 11.

【0019】この手段によって、層間接続穴を接近させ
て配置し、夫々に誘導ラインと被誘導ラインとを配線す
るため、夫々の層間接続穴の内壁を接近させることによ
る相互誘導結合状態で、接合導体のインダクタンス を
低下させることができる作用を得る。
By this means, the interlayer connection holes are arranged close to each other, and the guide line and the guided line are respectively wired. Therefore, the connection is made in a mutual inductive coupling state by bringing the inner walls of the respective interlayer connection holes close to each other. The effect of reducing the inductance of the conductor is obtained.

【0020】さらに、図4に示すように本発明の層間接
続穴の構造は、同心上に複数配置し、 夫々の層間接続
穴1に誘導ライン8と被誘導ライン9とを配線するよう
にした。
Further, as shown in FIG. 4, in the structure of the interlayer connection hole of the present invention, a plurality of interlayer connection holes are arranged concentrically, and a guide line 8 and a guided line 9 are wired in each interlayer connection hole 1. .

【0021】この手段によって、同心でなる前記層間接
続穴を、夫々に誘導ラインと被誘導ラインとを配線する
ようにしたため、夫々の層間接続穴の内壁を接近させる
ことによって得られる大きな相互誘導結合状態で、接続
導体のインダクタンス を低下させることができる作用
を得る。
By this means, the concentric interlayer connection holes are respectively connected to the guide line and the guided line, so that a large mutual inductive coupling obtained by bringing the inner walls of the respective interlayer connection holes close to each other. In this state, an effect of reducing the inductance of the connection conductor is obtained.

【0022】次に、図5に示すように本発明の層間接続
穴の製造方法は、層間接続穴1の内壁5を、めっき処理
前工程でめっき付着防止処理によって円周を分割する製
造工程構成とした。
Next, as shown in FIG. 5, in the method for manufacturing an interlayer connection hole according to the present invention, the inner wall 5 of the interlayer connection hole 1 is divided into circumferences by a plating adhesion preventing process in a pre-plating process. And

【0023】この手段によって、層間接続穴の内壁を、
めっき処理前工程でめっき付着防止処理によって円周を
分割するため、プリント配線板の製造工程の初期段階で
円周に分割し当該状態を製造工程の終期段階まで維持す
ることができる作用を得る。
By this means, the inner wall of the interlayer connection hole is
Since the circumference is divided by the plating adhesion prevention process in the pre-plating process, the circumference can be divided in the initial stage of the manufacturing process of the printed wiring board, and the state can be maintained until the final stage of the manufacturing process.

【0024】また、図6に示すように本発明の層間接続
穴の製造方法は、層間接続穴1の内壁5は、導通処理工
程の後工程で切断加工処理によって円周を分割する製造
工程構成にした。
Further, as shown in FIG. 6, in the method for manufacturing an interlayer connection hole according to the present invention, the inner wall 5 of the interlayer connection hole 1 is formed by cutting the circumference by cutting after the conduction process. I made it.

【0025】この手段によって、層間接続穴の内壁を、
導通処理後の工程で切断加工処理によって円周を分割す
るため、プリント配線板の製造工程の終期段階で円周に
分割を実施することができる作用を得る。
By this means, the inner wall of the interlayer connection hole is
Since the circumference is divided by the cutting process in the process after the conduction process, the function of dividing the circumference at the final stage of the manufacturing process of the printed wiring board is obtained.

【0026】また、図7に示すように本発明のプリント
配線板は、インタスティショナルバイアホール2または
バイアホール3またはスルーホール4でなる層間接続穴
1の内壁5とランド6とを複数の電極7に分割し、 当
該分割した電極7を絶縁を維持して接近させ、夫々の電
極7に誘導ライン8と被誘導ライン9とを配線し、接続
導体11のインダクタンス を低下させる層間接続穴1
を備えるとした。
As shown in FIG. 7, the printed wiring board according to the present invention comprises an inner wall 5 of an interlayer connection hole 1 comprising an interstitial via hole 2 or a via hole 3 or a through hole 4 and a land 6 formed by a plurality of electrodes. 7, the divided electrodes 7 are brought close to each other while maintaining insulation, and a guide line 8 and a guided line 9 are wired to each electrode 7, and an interlayer connection hole 1 for reducing the inductance of the connection conductor 11 is formed.
It was assumed to be provided.

【0027】この手段によって、分割した電極に誘導ラ
インと被誘導ラインとを接近させて配線するため、局所
的にインダクタンスが高くなっていた層間接続穴で誘導
ラインと被誘導ラインとを接近させることによる相互誘
導結合状態で、電流が相互に打ち消し合うことにより、
接続導体のインダクタンス を低下させることができる
プリント配線板とする作用を得る。
By this means, the guide line and the guided line are routed close to the divided electrode, so that the guide line and the guided line are brought close to each other at the interlayer connection hole where the inductance is locally increased. In the mutual inductive coupling state, currents cancel each other out,
The printed wiring board can reduce the inductance of the connecting conductor.

【0028】また、図8に示すように本発明のプリント
配線板は、インタスティショナルバイアホール2または
バイアホール3またはスルーホール4でなる層間接続穴
1を絶縁を維持して接近させて配置し、夫々の層間接続
穴1に互い違いに誘導ライン8と被誘導ライン9とを配
線し、接続導体11のインダクタンス を低下させる層
間接続穴1を備えることにした。
As shown in FIG. 8, in the printed wiring board of the present invention, the interlayer connection hole 1 composed of the interstitial via hole 2 or via hole 3 or through hole 4 is arranged close to each other while maintaining insulation. The guide line 8 and the guided line 9 are alternately wired in each of the interlayer connection holes 1, and the interlayer connection holes 1 for reducing the inductance of the connection conductor 11 are provided.

【0029】この手段によって、層間接続穴を接近させ
て配置し、夫々に誘導ラインと被誘導ラインとを互い違
いに配線したため、局所的にインダクタンスが高くなっ
ていた層間接続穴で誘導ラインと被誘導ラインとを接近
させることによる相互誘導結合状態で、電流が相互に打
ち消し合うことにより、接続導体のインダクタンスを低
下させることができるプリント配線板とする作用を得
る。
By this means, the interlayer connection holes are arranged close to each other, and the guide line and the guided line are alternately wired respectively. In the state of mutual inductive coupling caused by approaching the line, currents cancel each other out, so that the printed wiring board has an effect of reducing the inductance of the connection conductor.

【0030】[0030]

【実施例】以下、図1ないし図8の本発明に関わる実施
例の図面を参照して説明する。なお、以下において、同
一部分は同一符号を付し、詳細の説明を省略することが
ある。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; FIG. In the following, the same portions are denoted by the same reference numerals, and detailed description may be omitted.

【0031】図1において、1は層間接続穴であり、異
なる層間の導体を穴の内壁5に形成する導体によって電
気的に接続する手段となる。2はインタスティショナル
バイアホールであり、層間接続穴1の一種で部品のリー
ド線を挿入せず、またプリント配線板を貫通しないで異
なる層間の導体を穴の内壁5に形成する導体によって電
気的に接続する手段となる。3はバイアホールであり、
層間接続穴1の一種で部品のリード線を挿入せず、また
プリント配線板を貫通して異なる層間の導体を穴の内壁
5に形成する導体によって電気的に接続する手段とな
る。4はスルーホールであり、層間接続穴1の一種で部
品のリード線を挿入する場合も有る。またプリント配線
板を貫通して異なる層間の導体を穴の内壁5に形成する
導体によって電気的に接続する手段となる。5は内壁で
あり、層間接続穴1の穴周囲の壁を指す。6はランドで
あり、層間接続穴1の穴周辺に内壁5からの引出し導体
を形成する通常リング状の導体でなる。7は電極であ
り、層間接続穴1の内壁5やランド6などの導体からな
る。8は誘導ラインであり、例えば電源層や信号導体
で、被誘導ライン9と相互誘導結合する対象となる導体
からなる。9は被誘導ラインであり、例えばグランドラ
インや信号の帰還導体で、誘導ライン8と相互誘導結合
する対象となる導体からなる。11は接続導体であり、
誘導ライン8や被誘導ライン9、そして所定の電気回路
を構成する部品間を接続する導体からなる。
In FIG. 1, reference numeral 1 denotes an interlayer connection hole, which serves as means for electrically connecting conductors between different layers by conductors formed on the inner wall 5 of the hole. Reference numeral 2 denotes an interstitial via hole, which is a kind of an interlayer connection hole 1 which does not insert a lead wire of a component, and which is electrically connected to a conductor which forms a conductor between different layers on an inner wall 5 of the hole without penetrating a printed wiring board. Means to connect to 3 is a via hole,
It is a kind of interlayer connection hole 1 which does not insert a lead wire of a component and also serves as a means for penetrating a printed wiring board and electrically connecting conductors between different layers by conductors formed on the inner wall 5 of the hole. Reference numeral 4 denotes a through hole, which is a kind of interlayer connection hole 1 and in which a lead wire of a component is sometimes inserted. Also, it is a means for electrically connecting conductors between different layers through the printed wiring board by conductors formed on the inner wall 5 of the hole. Reference numeral 5 denotes an inner wall, which indicates a wall around the interlayer connection hole 1. Reference numeral 6 denotes a land, which is generally a ring-shaped conductor that forms a conductor extending from the inner wall 5 around the hole of the interlayer connection hole 1. Reference numeral 7 denotes an electrode, which is made of a conductor such as the inner wall 5 of the interlayer connection hole 1 and the land 6. Reference numeral 8 denotes an induction line, for example, a power supply layer or a signal conductor, which is a conductor to be inductively coupled to the guided line 9. Reference numeral 9 denotes a guided line, for example, a ground line or a signal return conductor, which is a conductor to be inductively coupled to the guide line 8. 11 is a connection conductor,
It is composed of a guide line 8, a guided line 9, and a conductor for connecting components constituting a predetermined electric circuit.

【0032】図1は、本発明の原理図であり、同図
(z)に概要の斜視図を、同図(a),同図(c),同
図(e)に上面図を、同図(b),同図(d),同図
(f)に断面図を示す。
FIG. 1 is a principle view of the present invention. FIG. 1 (z) is a schematic perspective view, and FIGS. 1 (a), 1 (c) and 1 (e) are top views. (B), (d), and (f) of FIG.

【0033】同図において、例えば層間接続穴1を2分
割した場合について説明する。電源層などの誘導ライン
とグランドラインなどの被誘導ラインとの相互誘導結合
手段として、接続導体11のインダクタンス を低下さ
せるように、同図(a),同図(b)で示すインタステ
ィショナルバイアホール2、または同図(c),同図
(d)で示すバイアホール3、または同図(e),同図
(f)で示すスルーホール4でなる層間接続穴1の内壁
5とランド6とを2個の電極7に分割し、当該分割した
電極7を接近する導体間の電位差に対応できる絶縁gを
維持して接近させ、夫々に誘導ライン8と被誘導ライン
9とを配線した。すなわち、インタスティショナルバイ
アホール2またはバイアホール3またはスルーホール4
でなる層間接続穴1の内壁5とランド6とを複数の電極
7に分割し、当該分割した電極7を絶縁を維持して接近
させ、夫々の電極7に誘導ライン8と被誘導ライン9と
を配線し、接続導体11のインダクタンス を低下させ
る構成とした。
Referring to FIG. 3, a case where the interlayer connection hole 1 is divided into two parts will be described. As a means of mutual inductive coupling between an inductive line such as a power supply layer and a guided line such as a ground line, an interstitial via shown in FIGS. The inner wall 5 and the land 6 of the hole 2 or the via hole 3 shown in FIGS. 3C and 3D or the through hole 4 shown in FIGS. 3E and 3F Were divided into two electrodes 7, and the divided electrodes 7 were brought close to each other while maintaining insulation g corresponding to a potential difference between conductors approaching each other, and a guide line 8 and a guided line 9 were wired respectively. That is, the interstitial via hole 2 or via hole 3 or through hole 4
The inner wall 5 of the interlayer connection hole 1 and the land 6 are divided into a plurality of electrodes 7, and the divided electrodes 7 are brought close to each other while maintaining insulation, and a guide line 8 and a guided line 9 are connected to the respective electrodes 7. Are arranged to reduce the inductance of the connection conductor 11.

【0034】このことによって、分割した電極に誘導ラ
インと被誘導ラインとを接近させて配線するため、局所
的にインダクタンスが高くなっていた層間接続穴で誘導
ラインと被誘導ラインとを接近させることによる相互誘
導結合状態で、電流が相互に打ち消し合うことにより、
接続導体のインダクタンス を低下させることができ
る。
In this way, since the guide line and the guided line are routed close to the divided electrode, the guide line and the guided line are brought close to each other at the interlayer connection hole where the inductance is locally increased. In the mutual inductive coupling state, currents cancel each other out,
The inductance of the connection conductor can be reduced.

【0035】図2は、本発明の実施例図であり、同図
(z)に概要の斜視図を、同図(a),同図(c),同
図(e)に上面図を、同図(b),同図(d),同図
(f)に断面図を示す。
FIG. 2 is a diagram showing an embodiment of the present invention. FIG. 2 (z) is a schematic perspective view, FIG. 2 (a), FIG. 2 (c) and FIG. (B), (d), and (f) of FIG.

【0036】同図において、例えば層間接続穴1を4分
割した場合について説明する。電源層などの誘導ライン
とグランドラインなどの被誘導ラインとの相互誘導結合
手段として、接続導体11のインダクタンス を低下さ
せるように、同図(a),同図(b)で示すインタステ
ィショナルバイアホール2、または同図(c),同図
(d)で示すバイアホール3、または同図(e),同図
(f)で示すスルーホール4でなる層間接続穴1の内壁
5とランド6とを4個の電極7に分割し、当該分割した
電極7を接近する導体間の電位差に対応できる絶縁gを
維持して接近させ、夫々に誘導ライン8と被誘導ライン
9とを配線した。すなわち、前記層間接続穴1を、 内
壁5とランド6との円周を偶数に分割した構成とした。
Referring to FIG. 3, a case where the interlayer connection hole 1 is divided into four parts will be described. As a means of mutual inductive coupling between an inductive line such as a power supply layer and a guided line such as a ground line, an interstitial via shown in FIGS. The inner wall 5 and the land 6 of the hole 2 or the via hole 3 shown in FIGS. 3C and 3D or the through hole 4 shown in FIGS. 3E and 3F Were divided into four electrodes 7, and the divided electrodes 7 were brought close to each other while maintaining insulation g corresponding to a potential difference between conductors approaching each other, and a guide line 8 and a guided line 9 were wired respectively. That is, the interlayer connection hole 1 is configured such that the circumference of the inner wall 5 and the land 6 is divided into an even number.

【0037】このことによって、層間接続穴の内壁とラ
ンドとの円周を偶数に分割するため、誘導ラインと被誘
導ラインとを必ず接近させることによる相互誘導結合状
態で、電流が相互に打ち消し合うことにより、接続導体
のインダクタンス を低下させることができる。
As a result, since the circumference between the inner wall of the interlayer connection hole and the land is divided into an even number, currents cancel each other in a mutual inductive coupling state in which the guide line and the guided line are always brought close to each other. Thus, the inductance of the connection conductor can be reduced.

【0038】図3は、本発明の他の実施例図であり、上
面図を示す。
FIG. 3 is a diagram showing another embodiment of the present invention and shows a top view.

【0039】同図において、例えば4個の層間接続穴1
を接近させた場合について説明する。電源層などの誘導
ラインとグランドラインなどの被誘導ラインとの相互誘
導結合手段として、接続導体11のインダクタンス を
低下させるように、インタスティショナルバイアホール
またはバイアホールまたはスルーホールでなる層間接続
穴1を接近する導体間の電位差に対応できる絶縁gを維
持して接近させ、夫々に誘導ライン8と被誘導ライン9
とを互い違いに配線した。すなわち、インタスティショ
ナルバイアホール2またはバイアホール3またはスルー
ホール4でなる複数の層間接続穴1を絶縁を維持して配
置し、夫々の層間接続穴1に誘導ライン8と被誘導ライ
ン9とを互い違いに配線し、接続導体11のインダクタ
ンス を低下させる構成とした。
In the figure, for example, four interlayer connection holes 1
Will be described. As a means of mutual inductive coupling between an inductive line such as a power supply layer and a guided line such as a ground line, an interlayer connecting hole 1 made up of an interstitial via hole or a via hole or a through hole so as to reduce the inductance of the connecting conductor 11. Are maintained close to each other while maintaining insulation g that can cope with the potential difference between the approaching conductors.
And were wired alternately. That is, a plurality of interlayer connection holes 1 composed of the interstitial via holes 2, via holes 3, or through holes 4 are arranged while maintaining insulation, and a guide line 8 and a guided line 9 are provided in each interlayer connection hole 1. The wiring is alternately arranged to reduce the inductance of the connection conductor 11.

【0040】このことによって、層間接続穴を接近させ
て配置し、夫々に誘導ラインと被誘導ラインとを配線す
るため、夫々の層間接続穴の内壁を接近させることによ
る相互誘導結合状態で、接合導体のインダクタンス を
低下させることができる。
With this arrangement, since the interlayer connection holes are arranged close to each other and the guide line and the guided line are respectively wired, the joining is performed in a mutual inductive coupling state by approaching the inner walls of the respective interlayer connection holes. The inductance of the conductor can be reduced.

【0041】図4は、本発明の他の実施例図であり、同
図(a)に上面図を、同図(b)に断面図を示す。
FIGS. 4A and 4B show another embodiment of the present invention. FIG. 4A is a top view and FIG. 4B is a sectional view.

【0042】同図において、例えば直径の異なるバイア
ホール3とスルーホール4とを同心で形成した場合につ
いて説明する。電源層などの誘導ラインとグランドライ
ンなどの被誘導ラインとの相互誘導結合手段として、接
続導体11のインダクタンス を低下させるように、直
径の異なるバイアホール3とスルーホール4とを同心で
形成し接近する導体間の電位差に対応できる絶縁gを維
持して接近させ、夫々に誘導ライン8と被誘導ライン9
とを配線した。すなわち、前記層間接続穴1を、同心上
に複数配置し、 夫々の層間接続穴1に誘導ライン8と
被誘導ライン9とを配線するように構成した。
Referring to FIG. 5, a case where via holes 3 and through holes 4 having different diameters are formed concentrically will be described. Via holes 3 and through holes 4 having different diameters are formed concentrically so as to reduce the inductance of the connection conductor 11 and approach each other as a means of mutual inductive coupling between an induction line such as a power supply layer and a guided line such as a ground line. The insulation g that can cope with the potential difference between the conducting conductors is maintained close to each other, and the induction line 8 and the guided line 9 are respectively connected.
And wired. That is, a plurality of the interlayer connection holes 1 are arranged concentrically, and a guide line 8 and a guided line 9 are wired in each of the interlayer connection holes 1.

【0043】このことによって、同心でなる前記層間接
続穴を、夫々に誘導ラインと被誘導ラインとを配線する
ようにしたため、夫々の層間接続穴の内壁を接近させる
ことによって得られる大きな相互誘導結合状態で、接続
導体のインダクタンス を低下させることができる。
With this arrangement, the concentric interlayer connection holes are connected to the guide line and the guided line, respectively, so that a large mutual inductive coupling obtained by bringing the inner walls of the respective interlayer connection holes close to each other. In this state, the inductance of the connection conductor can be reduced.

【0044】図5は、本発明の他の実施例図であり、同
図(a)にバイアホール3の断面図を、同図(b)にス
ルーホール4の断面図を示す。
FIGS. 5A and 5B show another embodiment of the present invention. FIG. 5A is a sectional view of the via hole 3 and FIG. 5B is a sectional view of the through hole 4.

【0045】同図において、例えばバイアホール3とス
ルーホール4との製造方法について説明する。電源層な
どの誘導ラインとグランドラインなどの被誘導ラインと
の相互誘導結合手段として、接続導体11のインダクタ
ンス を低下させるように、同図(a)で示すバイアホー
ル3または同図(b)で示すスルーホール4でなる層間
接続穴1の内壁5を分割できるようにプリント配線板の
初期製造工程で無電解めっきが付着しないようにする手
段として、例えば無電解めっきレジストをスプレーなど
で層間接続穴1の内壁5に塗布した。すなわち、層間接
続穴1の内壁5を、めっき処理前工程でめっき付着防止
処理によって円周を分割する製造工程構成とした。
Referring to FIG. 5, a method for manufacturing via holes 3 and through holes 4 will be described. As a means of mutual inductive coupling between an inductive line such as a power supply layer and a guided line such as a ground line, the via hole 3 shown in FIG. As means for preventing the electroless plating from adhering in the initial manufacturing process of the printed wiring board so that the inner wall 5 of the interlayer connection hole 1 constituted by the through hole 4 shown can be divided, for example, an electroless plating resist is sprayed on the interlayer connection hole. 1 was applied to the inner wall 5. That is, the inner wall 5 of the interlayer connection hole 1 has a manufacturing process configuration in which the circumference is divided by a plating adhesion preventing process in a pre-plating process.

【0046】このことによって、層間接続穴の内壁を、
めっき処理前工程でめっき付着防止処理によって円周を
分割するため、プリント配線板の製造工程の初期段階で
円周を分割し、当該状態を製造工程の終期段階まで維持
することができる。
Thus, the inner wall of the interlayer connection hole is
Since the circumference is divided by the plating adhesion preventing process in the pre-plating process, the circumference can be divided in the initial stage of the manufacturing process of the printed wiring board, and this state can be maintained until the final stage of the manufacturing process.

【0047】図6は、本発明の他の実施例図であり、同
図(a)にバイアホール3の断面図を、同図(b)にス
ルーホール4の断面図を示す。
FIGS. 6A and 6B show another embodiment of the present invention. FIG. 6A is a sectional view of the via hole 3 and FIG. 6B is a sectional view of the through hole 4.

【0048】同図において、例えばバイアホール3とス
ルーホール4との製造方法について説明する。電源層な
どの誘導ラインとグランドラインなどの被誘導ラインと
の相互誘導結合手段として、接続導体11のインダクタ
ンス を低下させるように、同図(a)で示すバイアホー
ル3または同図(b)で示すスルーホール4でなる層間
接続穴1の内壁5を分割できるように、プリント配線板
の製造工程で層間接続穴1の内壁5の導体を分割できる
ようにする手段として、例えば回転するカッターなどで
層間接続穴1の内壁5に付着した導体を切断した。すな
わち、層間接続穴1の内壁5は、導通処理工程の後工程
で切断加工処理によって円周を分割する製造工程構成に
した。
Referring to FIG. 5, a method of manufacturing via holes 3 and through holes 4 will be described. As a means of mutual inductive coupling between an inductive line such as a power supply layer and a guided line such as a ground line, the via hole 3 shown in FIG. As means for dividing the conductor of the inner wall 5 of the interlayer connection hole 1 in the manufacturing process of the printed wiring board so as to divide the inner wall 5 of the interlayer connection hole 1 formed by the through hole 4 shown, for example, a rotating cutter or the like is used. The conductor attached to the inner wall 5 of the interlayer connection hole 1 was cut. That is, the inner wall 5 of the interlayer connection hole 1 has a manufacturing process configuration in which the circumference is divided by a cutting process in a process after the conduction process.

【0049】このことによって、層間接続穴の内壁は、
導通処理工程の後工程で切断加工処理によって円周を分
割するため、層間接続穴の内壁を導通処理後の工程で切
断加工処理によって円周の分割を製造工程の終期段階で
実施することができる。
As a result, the inner wall of the interlayer connection hole becomes
Since the circumference is divided by the cutting process in the post-process of the conduction process, the inner wall of the interlayer connection hole can be divided at the final stage of the manufacturing process by the cutting process in the process after the conduction process. .

【0050】図7は、本発明の他の実施例図であり、同
図(z)に概要の斜視図を、同図(a),同図(c),
同図(e)に上面図を、同図(b),同図(d),同図
(f)に断面図を示す。同図において、10はプリント
配線板であり、樹脂でなる絶縁板に所定の電気回路を構
成する部品間を接続する導体を絶縁板の表面あるいは内
部に形成する。
FIG. 7 is a view showing another embodiment of the present invention. FIG. 7 (z) is a schematic perspective view, and FIG. 7 (a), FIG.
(E) is a top view, and (b), (d), and (f) are cross-sectional views. In FIG. 1, reference numeral 10 denotes a printed wiring board, and a conductor for connecting components constituting a predetermined electric circuit is formed on an insulating plate made of resin on the surface or inside of the insulating plate.

【0051】同図において、例えば層間接続穴1を2分
割した場合について説明する。電源層などの誘導ライン
とグランドラインなどの被誘導ラインとの相互誘導結合
手段を備えたプリント配線板10として、接続導体11
のインダクタンス を低下させるように、同図(a),
同図(b)で示すインタスティショナルバイアホール
2、または同図(c),同図(d)で示すバイアホール
3、または同図(e),同図(f)で示すスルーホール
4でなる層間接続穴1の内壁5とランド6とを2個の電
極7に分割し、当該分割した電極7を接近する導体間の
電位差に対応できる絶縁gを維持して接近させ、夫々に
誘導ライン8と被誘導ライン9とを配線した。すなわ
ち、インタスティショナルバイアホール2またはバイア
ホール3またはスルーホール4でなる層間接続穴1の内
壁5とランド6とを複数の電極7に分割し、 当該分割
した電極7を絶縁を維持して接近させ、夫々の電極7に
誘導ライン8と被誘導ライン9とを配線し、接続導体1
1のインダクタンス を低下させる層間接続穴1を備え
ることとした。
Referring to FIG. 5, the case where the interlayer connection hole 1 is divided into two will be described. As a printed wiring board 10 provided with a mutual inductive coupling means between an inductive line such as a power supply layer and a guided line such as a ground line, a connection conductor 11
As shown in FIG.
In the interstitial via hole 2 shown in FIG. 3B, the via hole 3 shown in FIGS. 3C and 3D, or the through hole 4 shown in FIGS. 3E and 3F. The inner wall 5 and the land 6 of the interlayer connection hole 1 are divided into two electrodes 7, and the divided electrodes 7 are brought close to each other while maintaining an insulation g corresponding to a potential difference between conductors approaching each other. 8 and the guided line 9 were wired. That is, the inner wall 5 of the interlayer connection hole 1 composed of the interstitial via hole 2 or the via hole 3 or the through hole 4 and the land 6 are divided into a plurality of electrodes 7, and the divided electrodes 7 are approached while maintaining insulation. Then, the guide line 8 and the guided line 9 are wired to the respective electrodes 7 and the connection conductor 1 is connected.
1 is provided with an interlayer connection hole 1 that reduces the inductance.

【0052】このことによって、分割した電極に誘導ラ
インと被誘導ラインとを接近させて配線するため、局所
的にインダクタンスが高くなっていた層間接続穴で誘導
ラインと被誘導ラインとを接近させることによる相互誘
導結合状態で、電流が相互に打ち消し合うことにより、
接続導体のインダクタンス を低下させることができる
プリント配線板にすることができる。
In this way, since the guide line and the guided line are routed close to the divided electrode, the guide line and the guided line are made to approach each other at the interlayer connection hole where the inductance is locally increased. In the mutual inductive coupling state, currents cancel each other out,
The printed wiring board can reduce the inductance of the connection conductor.

【0053】図8は、本発明の他の実施例図であり、上
面図を示す。
FIG. 8 is a top view of another embodiment of the present invention.

【0054】同図において、例えば4個の層間接続穴1
を接近させた場合について説明する。電源層などの誘導
ラインとグランドラインなどの被誘導ラインとの相互誘
導結合手段を備えたプリント配線板10として、接続導
体11のインダクタンス を低下させるように、層間接
続穴1を接近する導体間の電位差に対応できる絶縁gを
維持して接近させ、夫々に誘導ライン8と被誘導ライン
9とを互い違いに配線した。すなわち、インタスティシ
ョナルバイアホール2またはバイアホール3またはスル
ーホール4でなる層間接続穴1を絶縁を維持して接近さ
せて配置し、夫々の層間接続穴1に誘導ライン8と被誘
導ライン9とを配線し、接続導体11のインダクタンス
を低下させる層間接続穴1を備えることにした。
In the figure, for example, four interlayer connection holes 1
Will be described. As a printed wiring board 10 provided with mutual inductive coupling means between an inductive line such as a power supply layer and a guided line such as a ground line, the conductors approaching the interlayer connection hole 1 so as to reduce the inductance of the connection conductor 11. The induction line 8 and the guided line 9 were alternately wired, respectively, while maintaining and approaching the insulation g corresponding to the potential difference. That is, the interlayer connection holes 1 formed by the interstitial via holes 2 or the via holes 3 or the through holes 4 are arranged close to each other while maintaining the insulation, and the guide lines 8 and the guided lines 9 are provided in the respective interlayer connection holes 1. And an interlayer connection hole 1 for reducing the inductance of the connection conductor 11 is provided.

【0055】このことによって、層間接続穴を接近させ
て配置し、夫々に誘導ラインと被誘導ラインとを互い違
いに配線したため、局所的にインダクタンスが高くなっ
ていた層間接続穴で誘導ラインと被誘導ラインとを接近
させることによる相互誘導結合状態で、電流が相互に打
ち消し合うことにより、接続導体のインダクタンスを低
下させることができるプリント配線板とすることができ
る。
As a result, the interlayer connection holes are arranged close to each other, and the guide line and the guided line are alternately wired respectively. In a mutual inductive coupling state by approaching the line, currents cancel each other out, so that a printed wiring board that can reduce the inductance of the connection conductor can be obtained.

【0056】[0056]

【発明の効果】以上説明した本発明は、次の効果が期待
できる。
According to the present invention described above, the following effects can be expected.

【0057】まず、インタスティショナルバイアホール
またはバイアホールまたはスルーホールでなる層間接続
穴の内壁とランドとを複数の電極に分割し、当該分割し
た電極を絶縁を維持して接近させ、夫々の電極に誘導ラ
インと被誘導ラインとを配線し、接続導体のインダクタ
ンス を低下させる構成とした。
First, the inner wall of the interlayer connection hole formed of the interstitial via hole or the via hole or the through hole and the land are divided into a plurality of electrodes, and the divided electrodes are brought close to each other while maintaining the insulation. In addition, a guide line and a guided line are wired to reduce the inductance of the connection conductor.

【0058】このことで、分割した電極に誘導ラインと
被誘導ラインとを接近させて配線するため、局所的にイ
ンダクタンスが高くなっていた層間接続穴で誘導ライン
と被誘導ラインとを接近させることによる相互誘導結合
状態で、電流が相互に打ち消し合うことにより、接続導
体のインダクタンス を低下させることができ、信号処
理回路の安定した動作をはかることができる層間接続穴
とすることができるとともに従来層間接続穴として誘導
ラインと被誘導ラインとの夫々に必要としたものを1個
に纏め、接続穴数を減少させ、プリント配線板の加工を
軽減することができる。
In this way, since the guide line and the guided line are routed close to the divided electrode, the guide line and the guided line are made to approach each other at the interlayer connection hole where the inductance is locally increased. In the state of mutual inductive coupling, the currents cancel each other out, reducing the inductance of the connection conductors, making it possible to provide an interlayer connection hole for stable operation of the signal processing circuit, and to provide a conventional interlayer connection hole. Connection holes required for each of the guide line and the guided line are combined into one, the number of connection holes can be reduced, and the processing of the printed wiring board can be reduced.

【0059】次に、前記層間接続穴は、 内壁とランド
との円周を偶数に分割した構成とした。
Next, the interlayer connection hole has a configuration in which the circumference of the inner wall and the land is divided into an even number.

【0060】このことで、層間接続穴の内壁とランドと
の円周を偶数に分割するため、前記の効果に加え、誘導
ラインと被誘導ラインとを必ず接近させることによる相
互誘導結合状態で、電流が相互に打ち消し合うことによ
り、接続導体のインダクタンス を低下させることがで
き、一個の層間接続穴で複数の誘導ラインと被誘導ライ
ンとを相互誘導結合状態で、接続導体のインダクタンス
を低下させることができ、さらに接続穴数を減少さ
せ、プリント配線板の加工を軽減することができる。
Thus, the circumference of the land between the inner wall of the interlayer connection hole and the land is divided into an even number. In addition to the above-described effects, in the mutual inductive coupling state in which the guide line and the guided line are always brought close to each other, The mutual cancellation of the currents can reduce the inductance of the connecting conductor, and reduce the inductance of the connecting conductor in a state where multiple induction lines and guided lines are mutually inductively coupled with one interlayer connection hole. In addition, the number of connection holes can be reduced, and processing of the printed wiring board can be reduced.

【0061】また、インタスティショナルバイアホール
またはバイアホールまたはスルーホールでなる複数の層
間接続穴を絶縁を維持して配置し、夫々の層間接続穴に
誘導ラインと被誘導ラインとを互い違いに配線し、接続
導体のインダクタンス を低下させる構成とした。
Further, a plurality of interlayer connection holes consisting of interstitial via holes or via holes or through holes are arranged while maintaining insulation, and a guide line and a guided line are alternately wired in each interlayer connection hole. In addition, the configuration is such that the inductance of the connection conductor is reduced.

【0062】このことで、層間接続穴を接近させて配置
し、夫々に誘導ラインと被誘導ラインとを配線するた
め、前記の効果に加え、夫々の層間接続穴の内壁を接近
させることによる相互誘導結合状態で、接合導体のイン
ダクタンス を低下させることができ、特に電源層とグ
ランドラインとの関係では静電結合容量の増加をはか
れ、電源層のインピーダンスをより低下させることがで
きる。
With this arrangement, the interlayer connection holes are arranged close to each other, and the guide line and the guided line are respectively wired. Therefore, in addition to the above-described effects, the mutual connection by bringing the inner walls of the respective interlayer connection holes close together is achieved. In the inductive coupling state, the inductance of the joint conductor can be reduced, and particularly in the relationship between the power supply layer and the ground line, the capacitance of the electrostatic coupling can be increased, and the impedance of the power supply layer can be further reduced.

【0063】さらに、前記層間接続穴は、 同心上に複
数配置し、夫々の層間接続穴に誘導ラインと被誘導ライ
ンとを配線するように構成した。
Further, a plurality of the interlayer connection holes are arranged concentrically, and a guide line and a guided line are wired in each interlayer connection hole.

【0064】このことで、同心でなる前記層間接続穴
を、夫々に誘導ラインと被誘導ラインとを配線するよう
にしたため、前記の効果に加え、夫々の層間接続穴の内
壁を接近させることによって得られる大きな相互誘導結
合状態で、接続導体のインダクタンス を低下させるこ
とができ、特に電源層とグランドラインとの関係では静
電結合容量の大きな増加をはかれ、電源層のインピーダ
ンスをより低下させることができる。
With this arrangement, since the concentric interlayer connection holes are respectively connected to the guide line and the guided line, in addition to the above-described effects, the inner wall of each interlayer connection hole can be made closer. In the large mutual inductive coupling state obtained, the inductance of the connection conductor can be reduced.Especially, in the relationship between the power supply layer and the ground line, the electrostatic coupling capacitance is greatly increased, and the impedance of the power supply layer is further reduced. Can be.

【0065】次に、層間接続穴の内壁は、めっき処理前
工程でめっき付着防止処理によって円周を分割する製造
工程構成とした。
Next, the inner wall of the interlayer connection hole was formed in a manufacturing process configuration in which the circumference was divided by a plating adhesion preventing process in a pre-plating process.

【0066】このことで、層間接続穴の内壁を、めっき
処理前工程でめっき付着防止処理によって円周を分割す
るため、前記の効果に加え、プリント配線板の製造工程
の初期段階で円周を分割し、当該状態を製造工程の終期
段階まで維持することができ、通常のプリント配線板の
製造工程を大きく変更することなく製造することができ
る。
In this way, the circumference of the inner wall of the interlayer connection hole is divided by the plating adhesion preventing process in the pre-plating process, so that in addition to the above-mentioned effects, the circumference can be reduced in the initial stage of the printed wiring board manufacturing process. The printed circuit board can be divided and maintained in this state until the final stage of the manufacturing process, and can be manufactured without largely changing the manufacturing process of a normal printed wiring board.

【0067】また、層間接続穴の内壁は、導通処理工程
の後工程で切断加工処理によって円周を分割する製造工
程構成にした。
The inner wall of the interlayer connection hole is formed in a manufacturing process in which the circumference is divided by a cutting process in a process after the conduction process.

【0068】このことで、層間接続穴の内壁は、導通処
理工程の後工程で切断加工処理によって円周を分割する
ため、前記の効果に加え、層間接続穴の内壁を導通処理
後の工程で切断加工処理によって円周を分割でき、プリ
ント配線板の製造工程の終期段階で円周を分割を実施す
ることができ、通常のプリント配線板の製造工程を変更
することなく製造工程の終期段階で切断加工処理を追加
することで製造することができる。
As a result, since the inner wall of the interlayer connection hole is divided by the cutting process in the post-step of the conduction process, the inner wall of the interlayer connection hole is formed in the step after the conduction process. The circumference can be divided by the cutting process, and the circumference can be divided at the final stage of the manufacturing process of the printed wiring board, and can be performed at the final stage of the manufacturing process without changing the normal manufacturing process of the printed wiring board. It can be manufactured by adding a cutting process.

【0069】さらに、インタスティショナルバイアホー
ルまたはバイアホールまたはスルーホールでなる層間接
続穴の内壁とランドとを複数の電極に分割し、 当該分
割した電極を絶縁を維持して接近させ、夫々の電極に誘
導ラインと被誘導ラインとを配線し、接続導体のインダ
クタンス を低下させる層間接続穴を備えることとし
た。
Further, the inner wall of the interlayer connection hole consisting of the interstitial via hole or the via hole or the through hole and the land are divided into a plurality of electrodes, and the divided electrodes are brought close to each other while maintaining the insulation. In addition, a guide line and a guided line are connected to each other, and an interlayer connection hole that reduces the inductance of the connection conductor is provided.

【0070】このことで、分割した電極に誘導ラインと
被誘導ラインとを接近させて配線するため、前記の効果
に加え、局所的にインダクタンスが高くなっていた層間
接続穴で誘導ラインと被誘導ラインとを接近させること
による相互誘導結合状態で、電流が相互に打ち消し合う
ことにより、接続導体のインダクタンス を低下させる
ことができ、信号処理回路の安定した動作をはかること
のできるプリント配線板にすることができる。
In this way, since the guide line and the guided line are routed close to the divided electrode, in addition to the above-described effect, the induction line and the guided line are formed at the interlayer connection hole where the inductance is locally increased. In a state of mutual inductive coupling by approaching the line, the current cancels each other out, reducing the inductance of the connection conductor and making the printed circuit board a stable operation of the signal processing circuit. be able to.

【0071】さらに、インタスティショナルバイアホー
ルまたはバイアホールまたはスルーホールでなる層間接
続穴を絶縁を維持して接近させて配置し、夫々の層間接
続穴に誘導ラインと被誘導ラインとを配線し、接続導体
のインダクタンスを低下させる層間接続穴を備えること
にした。
Further, an interlayer connection hole composed of an interstitial via hole or a via hole or a through hole is arranged close to each other while maintaining insulation, and a guide line and a guided line are wired in each interlayer connection hole. An interlayer connection hole for reducing the inductance of the connection conductor is provided.

【0072】このことで、層間接続穴を接近させて配置
し、夫々に誘導ラインと被誘導ラインとを配線したた
め、前記の効果に加え、局所的にインダクタンスが高く
なっていた層間接続穴で誘導ラインと被誘導ラインとを
接近させることによる相互誘導結合状態で、電流が相互
に打ち消し合うことにより、接続導体のインダクタンス
を低下させることができ、特に電源層のインピーダンス
を低下した信号処理回路の安定した動作をはかることの
できるプリント配線板にすることができる。
With this arrangement, the interlayer connection holes are arranged close to each other, and the guide line and the guided line are respectively wired. Therefore, in addition to the above-described effects, the induction is provided by the interlayer connection holes having locally increased inductance. In a mutual inductive coupling state where the line and the guided line are brought close to each other, the currents cancel each other out, thereby reducing the inductance of the connection conductor, and in particular, stabilizing the signal processing circuit in which the impedance of the power supply layer is reduced. The printed wiring board can perform the above operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】本発明の実施例図である。FIG. 2 is an embodiment diagram of the present invention.

【図3】本発明の他の実施例図である。FIG. 3 is another embodiment of the present invention.

【図4】本発明の他の実施例図である。FIG. 4 is another embodiment of the present invention.

【図5】本発明の他の実施例図である。FIG. 5 is another embodiment of the present invention.

【図6】本発明の他の実施例図である。FIG. 6 is a view showing another embodiment of the present invention.

【図7】本発明の他の実施例図である。FIG. 7 is another embodiment of the present invention.

【図8】本発明の他の実施例図である。FIG. 8 is another embodiment of the present invention.

【図9】従来例の実施例図である。FIG. 9 is a diagram showing an example of a conventional example.

【符号の説明】[Explanation of symbols]

1 層間接続穴 2 インタスティショナルバイアホール 3 バイアホール 4 スルーホール 5 内壁 6 ランド 7 電極 8 誘導ライン 9 被誘導ライン 10 プリント配線板 11 接続導体 REFERENCE SIGNS LIST 1 interlayer connection hole 2 interstitial via hole 3 via hole 4 through hole 5 inner wall 6 land 7 electrode 8 guide line 9 guided line 10 printed wiring board 11 connection conductor

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】高速な信号処理を行なうプリント回路板の
誘導ラインおよび被誘導ラインからなる接続導体の層間
接続穴の構造において、 インタスティショナルバイアホール(2)またはバイア
ホール(3)またはスルーホール(4)でなる層間接続
穴(1)の内壁(5)とランド(6)とを複数の電極
(7)に分割し、 当該分割した電極(7)を絶縁を維持して接近させ、夫
々の電極(7)に誘導ライン(8)と被誘導ライン
(9)とを配線し、接続導体(11)のインダクタンス
を低下させる構成とした、 ことを特徴とする層間接続穴の構造。
1. A structure of an interlayer connection hole of a connection conductor comprising a guide line and a guided line of a printed circuit board for performing high-speed signal processing, comprising: an interstitial via hole (2), a via hole (3), or a through hole. The inner wall (5) of the interlayer connection hole (1) made of (4) and the land (6) are divided into a plurality of electrodes (7), and the divided electrodes (7) are approached while maintaining insulation, and A structure in which an induction line (8) and a guided line (9) are wired to the electrode (7) to reduce the inductance of the connection conductor (11).
【請求項2】前記層間接続穴(1)は、 内壁(5)とランド(6)との円周を偶数に分割した、 ことを特徴とする請求項1記載の層間接続穴の構造。2. The structure of an interlayer connection hole according to claim 1, wherein said interlayer connection hole (1) is formed by dividing the circumference of an inner wall (5) and a land (6) into an even number. 【請求項3】高速な信号処理を行なうプリント回路板の
誘導ラインおよび被誘導ラインからなる接続導体の層間
接続穴の構造において、 インタスティショナルバイアホール(2)またはバイア
ホール(3)またはスルーホール(4)でなる複数の層
間接続穴(1)を絶縁を維持して配置し、 夫々の層間接続穴(1)に誘導ライン(8)と被誘導ラ
イン(9)とを互い違いに配線し、接続導体(11)の
インダクタンス を低下させる構成とした、 ことを特徴とする層間接続穴の構造。
3. A structure of an interlayer connection hole of a connection conductor comprising a guide line and a guided line of a printed circuit board for performing a high-speed signal processing, comprising: an interstitial via hole (2), a via hole (3), or a through hole. A plurality of interlayer connection holes (1) consisting of (4) are arranged while maintaining insulation, and a guide line (8) and a guided line (9) are alternately wired in each interlayer connection hole (1), The structure of the interlayer connection hole, characterized in that the inductance of the connection conductor (11) is reduced.
【請求項4】前記層間接続穴(1)は、 同心上に複数配置し、夫々の層間接続穴(1)に誘導ラ
イン(8)と被誘導ライン(9)とを配線した、 ことを特徴とする請求項3記載の層間接続穴の構造。
4. A plurality of interlayer connection holes (1) are concentrically arranged, and a guide line (8) and a guided line (9) are wired in each interlayer connection hole (1). The structure of the interlayer connection hole according to claim 3, wherein
【請求項5】高速な信号処理を行なうプリント回路板の
誘導ラインおよび被誘導ラインからなる接続導体の層間
接続穴の製造方法において、 層間接続穴の内壁は、 めっき処理前工程でめっき付着防止処理によって円周を
分割する、 ことを特徴とする層間接続穴の製造方法。
5. A method of manufacturing an interlayer connection hole of a connection conductor comprising a guide line and a guided line of a printed circuit board for performing high-speed signal processing, wherein an inner wall of the interlayer connection hole is subjected to a plating adhesion preventing process in a pre-plating process. A method of manufacturing an interlayer connection hole, comprising: dividing a circumference by:
【請求項6】高速な信号処理を行なうプリント回路板の
誘導ラインおよび被誘導ラインからなる接続導体の層間
接続穴の製造方法において、 層間接続穴の内壁は、 導通処理工程の後工程で切断加工処理によって円周を分
割する、 ことを特徴とする層間接続穴の製造方法。
6. A method of manufacturing an interlayer connection hole of a connection conductor comprising a guide line and a guided line of a printed circuit board for performing high-speed signal processing, wherein an inner wall of the interlayer connection hole is cut in a post-step of a conduction processing step. A method of manufacturing an interlayer connection hole, comprising dividing a circumference by processing.
【請求項7】インタスティショナルバイアホールまたは
バイアホールまたはスルーホールでなる層間接続穴の内
壁とランドとを複数の電極に分割し、 当該分割した電
極を絶縁を維持して接近させ、夫々の電極に誘導ライン
と被誘導ラインとを配線し、接続導体のインダクタンス
を低下させる層間接続穴を備える、 ことを特徴とするプリント配線板。
7. An inner wall of an interlayer connection hole formed of an interstitial via hole or a via hole or a through hole and a land are divided into a plurality of electrodes. A printed wiring board, further comprising an interlayer connection hole for wiring an induction line and a guided line to reduce inductance of a connection conductor.
【請求項8】インタスティショナルバイアホールまたは
バイアホールまたはスルーホールでなる層間接続穴を絶
縁を維持して接近させて配置し、 夫々の層間接続穴
(1)に誘導ラインと被誘導ラインとを配線し、接続導
体のインダクタンス を低下させる層間接続穴を備え
る、 ことを特徴とするプリント配線板。
8. An interlayer connection hole composed of an interstitial via hole or a via hole or a through hole is arranged close to each other while maintaining insulation, and a guide line and a guided line are respectively inserted into each interlayer connection hole (1). A printed wiring board having an interlayer connection hole for wiring and reducing inductance of a connection conductor.
JP2000251323A 2000-08-22 2000-08-22 Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board Pending JP2002064255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251323A JP2002064255A (en) 2000-08-22 2000-08-22 Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251323A JP2002064255A (en) 2000-08-22 2000-08-22 Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board

Publications (1)

Publication Number Publication Date
JP2002064255A true JP2002064255A (en) 2002-02-28

Family

ID=18740740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251323A Pending JP2002064255A (en) 2000-08-22 2000-08-22 Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board

Country Status (1)

Country Link
JP (1) JP2002064255A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194328A (en) * 2006-01-18 2007-08-02 Nec Corp Printed-wiring board and semiconductor device
CN100399866C (en) * 2004-08-11 2008-07-02 日月光半导体制造股份有限公司 Circuit base board
JP2014135317A (en) * 2013-01-08 2014-07-24 Nec Corp Printed board equipped with interlayer connection hole, and arrangement method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399866C (en) * 2004-08-11 2008-07-02 日月光半导体制造股份有限公司 Circuit base board
JP2007194328A (en) * 2006-01-18 2007-08-02 Nec Corp Printed-wiring board and semiconductor device
JP2014135317A (en) * 2013-01-08 2014-07-24 Nec Corp Printed board equipped with interlayer connection hole, and arrangement method

Similar Documents

Publication Publication Date Title
JP6526069B2 (en) Signal Coupling in Multilayer Substrates
US6621012B2 (en) Insertion of electrical component within a via of a printed circuit board
US9635761B2 (en) Sleeved coaxial printed circuit board vias
US7271348B1 (en) Providing decoupling capacitors in a circuit board
USRE44586E1 (en) Via structure for improving signal integrity
CN100437986C (en) Composite electronic component
KR100666224B1 (en) Rigid flexible printed circuit board having openings
JPH10270855A (en) Multilayered printed board and its manufacture
CN103379737A (en) Printed circuit board
JP2016006816A (en) Transformer and multilayer substrate
US10045435B2 (en) Concentric vias and printed circuit board containing same
CN101175365B (en) Printed circuit boards and method for resisting signal distortion
US8198965B2 (en) Grounding of magnetic cores
TW202406421A (en) Printed circuit board and electronic device including same
TWI286049B (en) Circuit substrate
JP2002064255A (en) Structure of interlayer connection hole, method of manufacturing the interlayer connection hole and printed wiring board
CN113891576B (en) Layer-changing through hole circuit comprising multilayer PCB, manufacturing method and equipment
CN217936067U (en) Printed circuit board and electronic device including the same
WO2024022449A1 (en) Printed circuit board and electronic device comprising same
CN112005617B (en) Interface circuit, substrate, electronic device, and programmable controller
TWM553914U (en) Printed circuit board for high-speed transmission
CN116744535A (en) Printed circuit board and electronic equipment
JP2005064027A (en) Wiring board
JP2013179692A (en) Wiring board
JP2015018944A (en) Printed circuit board