JP2002051087A - Information processing system and data receiving method - Google Patents

Information processing system and data receiving method

Info

Publication number
JP2002051087A
JP2002051087A JP2000235161A JP2000235161A JP2002051087A JP 2002051087 A JP2002051087 A JP 2002051087A JP 2000235161 A JP2000235161 A JP 2000235161A JP 2000235161 A JP2000235161 A JP 2000235161A JP 2002051087 A JP2002051087 A JP 2002051087A
Authority
JP
Japan
Prior art keywords
information processing
communication
reception buffer
processing system
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000235161A
Other languages
Japanese (ja)
Inventor
Takeshi Mishima
健 三島
Michihiro Aoki
道宏 青木
Etsuo Masuda
悦夫 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000235161A priority Critical patent/JP2002051087A/en
Publication of JP2002051087A publication Critical patent/JP2002051087A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an information processing system and a data receiving method, with which communication throughput can be improved and communication delay can be reduced by reducing the overhead of data. SOLUTION: In the information processing system, in which a communication means for performing communication processing is connected to an information processor provided with a storage means, the communication means is provided with a means for previously securing a receiving buffer in the storage means before communication processing, a means for managing the address of the receiving buffer and a means for storing received data in the address of the storage means.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、通信及び情報処理
システムに関するものである。
[0001] The present invention relates to a communication and information processing system.

【0002】[0002]

【従来の技術】図5は、従来のこの種の情報処理システ
ムの構成例を示す図である。図5に示す情報処理システ
ム1010は、情報処理装置1020、ネットワークとの間でデ
ータを送受信する通信機構1030、ネットワークインター
フェース1033、及び、それらを接続するバス1023を具え
ている。情報処理装置1020は、中央処理装置1021及び記
憶装置1022を具え、通信機構1030は、送受信処理を行う
ファームエンジン1031及び受信バッファβ1032を具え
る。
2. Description of the Related Art FIG. 5 is a diagram showing an example of the configuration of a conventional information processing system of this kind. An information processing system 1010 shown in FIG. 5 includes an information processing device 1020, a communication mechanism 1030 for transmitting and receiving data to and from a network, a network interface 1033, and a bus 1023 for connecting them. The information processing device 1020 includes a central processing unit 1021 and a storage device 1022, and the communication mechanism 1030 includes a firmware engine 1031 for performing transmission / reception processing and a reception buffer β 1032.

【0003】図6は図5の情報処理システム1010の動作
を説明するための図である。ステップSB1で、受信バ
ッファβ1032がネットワークからデータを受信し、ステ
ップSB2で、ファームエンジン1031がデータを受信し
たことを中央処理装置1021へ割り込みで通知し、ステッ
プSB3で、中央処理装置1021上で動作しているカーネ
ルが、受信データサイズ等の受信処理のための制御情報
をファームエンジン1031から受け取り、記憶装置1022の
空き領域を探し、受信データを格納できる空きが見出さ
れた場合はその領域に受信データサイズの受信バッファ
α1024を確保し、カーネルが受信バッファ1024の先頭番
地をファームエンジン1031に通知し、ステップSB4
で、ファームエンジン1031が受信バッファβ1032の受信
データを受信バッファα1024へ転送する。
FIG. 6 is a diagram for explaining the operation of the information processing system 1010 of FIG. In step SB1, the receiving buffer β 1032 receives data from the network. In step SB2, the firmware engine 1031 notifies the central processing unit 1021 of the reception of the data by interruption. In step SB3, the operation on the central processing unit 1021 is performed. The kernel that has received the control information for the reception processing such as the reception data size from the firmware engine 1031, searches for an empty area of the storage device 1022, and finds an empty area where the received data can be stored, in that area. The reception buffer α1024 of the reception data size is secured, the kernel notifies the firmware engine 1031 of the start address of the reception buffer 1024, and step SB4
Then, the firmware engine 1031 transfers the reception data of the reception buffer β1032 to the reception buffer α1024.

【0004】このような従来の情報処理システムの受信
方法においては、受信データ毎に受信データサイズに基
づいて必要なサイズの受信バッファを動的に記憶装置に
確保する。この方法は、メモリーを有効に活用する観点
からは優れている。しかしながら、受信データ毎に動的
に受信バッファを確保するため、オーバーヘッドが大き
くなり、従って、通信のスループットの低下及び通信遅
延の増加の原因になるという問題がある。
In such a conventional receiving method of an information processing system, a receiving buffer of a necessary size is dynamically secured in a storage device based on the received data size for each received data. This method is excellent from the viewpoint of effectively using the memory. However, there is a problem that overhead is increased because a reception buffer is dynamically secured for each reception data, which causes a reduction in communication throughput and an increase in communication delay.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、デー
タのオーバーヘッドを小さくして通信スループットの向
上及び通信遅延の減少を実現することができる情報処理
システム及びデータ受信方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an information processing system and a data receiving method capable of realizing an improvement in communication throughput and a reduction in communication delay by reducing data overhead. .

【0006】[0006]

【課題を解決するための手段】本発明の情報処理システ
ムは、上記の目的を達成するため、記憶手段を具える情
報処理装置に通信処理を行う通信手段が接続されている
情報処理システムにおいて、前記通信手段が、通信処理
に先立って前記記憶手段に受信バッファを予め確保する
ための手段、該受信バッファのアドレスを管理するため
の手段、及び、受信したデータを前記記憶手段の該アド
レスに蓄積するための手段を具備することを特徴とす
る。
In order to achieve the above object, an information processing system according to the present invention is an information processing system in which communication means for performing communication processing is connected to an information processing apparatus having storage means. Means for pre-allocating a reception buffer in the storage means prior to communication processing, means for managing the address of the reception buffer, and storing received data in the address of the storage means Characterized in that it comprises means for performing

【0007】また、本発明のデータ受信方法は、記憶手
段を具える情報処理装置に通信処理を行う通信手段が接
続されている情報処理システムの前記通信手段における
データ受信方法において、受信処理に先立って前記記憶
手段に受信バッファを予め確保するステップ、該受信バ
ッファのアドレスを管理するステップ、及び、受信した
データを前記記憶手段の該アドレスに蓄積するステップ
を具えることを特徴とする。
Further, according to the data receiving method of the present invention, in the data receiving method in the communication means of the information processing system in which the communication means for performing the communication processing is connected to the information processing apparatus having the storage means, prior to the reception processing A step of securing a reception buffer in the storage means in advance, a step of managing an address of the reception buffer, and a step of storing received data at the address of the storage means.

【0008】このような本発明によれば、予めバッファ
を確保しておき、そのバッファを通信手段が直接管理す
ることにより、受信処理のオーバーヘッドを少なくする
ことができるため、通信スループットの向上及び通信遅
延の減少を実現することができる。
According to the present invention, a buffer is reserved in advance, and the buffer is directly managed by the communication means, so that the overhead of the reception processing can be reduced. A reduction in delay can be achieved.

【0009】[0009]

【発明の実施の形態】次に、図面を用いて本発明の実施
例を説明する。図1は本発明の情報処理システムの構成
例を示す図である。情報処理システム10は、情報処理装
置20、ネットワークとの間でデータを送受信する通信機
構30、ネットワークインターフェース34、及び、それら
を接続するバス23を具えている。情報処理装置20と通信
機構30とはバス23で接続されており、通信機構30はネッ
トワークに接続されている。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration example of an information processing system of the present invention. The information processing system 10 includes an information processing device 20, a communication mechanism 30 for transmitting and receiving data to and from a network, a network interface 34, and a bus 23 for connecting them. The information processing device 20 and the communication mechanism 30 are connected by a bus 23, and the communication mechanism 30 is connected to a network.

【0010】情報処理装置20は、中央処理装置21及び記
憶装置22を具えており、記憶装置22には、システム初期
設定の際等に予め複数の受信バッファα24、及び、受信
バッファα24を管理するための受信バッファα管理テー
ブルA25を具える。図2は受信バッファα管理テーブル
A25の構成例を示す図である。受信バッファα24は、受
信バッファα管理テーブルA25によって管理される。受
信バッファα管理テーブルA25は、受信バッファα24の
先頭番地を指すポインタと受信バッファα24内の有効デ
ータサイズを表す情報とをセットにしたデスクリプタ2
8、データが入っていない受信バッファα24のデスクリ
プタの先頭番地を指すヘッドポインタ26、及び、データ
が入っている受信バッファα24の最後のデスクリプタの
先頭番地を指すテイルポインタ27を具える。
The information processing apparatus 20 includes a central processing unit 21 and a storage device 22. The storage device 22 manages a plurality of reception buffers α24 and a plurality of reception buffers α24 in advance at the time of system initialization. Buffer α management table A25 for storing FIG. 2 is a diagram showing a configuration example of the reception buffer α management table A25. The reception buffer α24 is managed by a reception buffer α management table A25. The reception buffer α management table A25 includes a descriptor 2 in which a pointer indicating the start address of the reception buffer α24 and information indicating the effective data size in the reception buffer α24 are set.
8, a head pointer 26 pointing to the head address of the descriptor of the reception buffer α24 containing no data, and a tail pointer 27 pointing to the head address of the last descriptor of the reception buffer α24 containing data.

【0011】通信機構30は、図1に示すように、送受信
処理を行うファームエンジン31、及び受信バッファβ3
2、及び、受信バッファα管理テーブルA25の中身の完
全なコピーである受信バッファα管理テーブルB33を具
える。これにより、ファームエンジン31は、受信バッフ
ァα管理テーブルB33を参照することによって、カーネ
ルに問い合わせることなく情報処理装置20の記憶装置22
内の空いている受信バッファα24の先頭アドレスを知る
ことができる。
As shown in FIG. 1, the communication mechanism 30 includes a firmware engine 31 for performing transmission / reception processing, and a reception buffer β3.
2, and a reception buffer α management table B33 which is a complete copy of the contents of the reception buffer α management table A25. As a result, the firmware engine 31 refers to the reception buffer α management table B33, so that the storage engine 22 of the information processing
The start address of the empty reception buffer α24 can be known.

【0012】ファームエンジン31は、データを受信した
後、受信バッファα管理テーブルB33のヘッドポインタ
が指すデスクリプタ28の受信バッファα24に、DMA転
送を行う。DMA転送が完了すると、ファームエンジン
31は、受信バッファα管理テーブルB33のヘッドポイン
タと受信バッファα管理テーブルA25のヘッドポインタ
26をインクリメントする。
After receiving the data, the firmware engine 31 performs a DMA transfer to the reception buffer α24 of the descriptor 28 indicated by the head pointer of the reception buffer α management table B33. When the DMA transfer is completed, the firmware engine
31 is a head pointer of the reception buffer α management table B33 and a head pointer of the reception buffer α management table A25.
Increment 26.

【0013】受信ソフトウェアは、受信バッファα管理
テーブルA25のヘッドポインタ26とテイルポインタ27と
の差分から新たに受信したデータの個数を知り、ヘッド
ポインタ26の次のデスクリプタからテイルポインタ27の
デスクリプタまでが指すデータをユーザプロセスへ渡
す。その後、テイルポインタの値をヘッドポインタの値
−1に設定する。
The receiving software knows the number of newly received data from the difference between the head pointer 26 and the tail pointer 27 of the receiving buffer α management table A25, and determines from the descriptor following the head pointer 26 to the descriptor of the tail pointer 27. Pass the data to point to the user process. Thereafter, the value of the tail pointer is set to the value of the head pointer minus one.

【0014】図3は図1の情報処理システム10の動作を
説明するための図である。初期設定等で、予め記憶装置
22内に複数の受信バッファα24を確保し、そのアドレ
ス、サイズ等の情報を、通信機構30が具えている受信バ
ッファα管理テーブルB33に保持する。
FIG. 3 is a diagram for explaining the operation of the information processing system 10 of FIG. Storage device in advance by initial setting etc.
A plurality of reception buffers α24 are secured in the storage 22 and information such as addresses and sizes thereof are held in a reception buffer α management table B33 provided in the communication mechanism 30.

【0015】ステップSA1で、受信バッファβ32がネ
ットワークからデータを受信し、ステップSA2で、フ
ァームエンジン31が受信バッファα管理テーブルB33を
見て適切なバッファを選択し、ステップSA3で、ファ
ームエンジン31が受信バッファβ32の受信データを受信
バッファα24へ転送する。
In step SA1, the reception buffer β32 receives data from the network. In step SA2, the firmware engine 31 selects an appropriate buffer by referring to the reception buffer α management table B33, and in step SA3, the firmware engine 31 The reception data of the reception buffer β32 is transferred to the reception buffer α24.

【0016】上記実施例に示すように、本発明の情報処
理システムでは、予め受信バッファα24を確保し、ファ
ームエンジン31が受信バッファα管理テーブルB33を用
いて受信処理を行うので、受信オーバーヘッドを減らす
ことができ、通信スループットの向上及び通信遅延の減
少を実現することができる。
As shown in the above embodiment, in the information processing system of the present invention, the reception buffer α24 is reserved in advance, and the firmware engine 31 performs the reception processing using the reception buffer α management table B33, so that the reception overhead is reduced. As a result, the communication throughput can be improved and the communication delay can be reduced.

【0017】上記実施例は例示であり、本発明はこれに
限定されるものではない。本発明の範囲は請求項の記載
によって定められるべきであり、上記実施例以外の変形
例は本発明の精神を逸脱しない限り本発明の範囲に含ま
れる。例えば、上記実施例では受信バッファα24のサイ
ズが一種類のみの場合を説明したが、いかなる受信デー
タサイズにも対応できるようにするため、複数種類の受
信バッファα24を具えるようにしてもよい。その場合、
図4に示すように、受信バッファα管理テーブルA25
は、バッファの種類毎に、ヘッドポインタ26-1...、テ
イルポインタ27-1...、及び、デスクリプタ28-1...を具
える。
The above embodiment is an exemplification, and the present invention is not limited to this. The scope of the present invention should be determined by the description of the claims, and modifications other than the above-described embodiments are included in the scope of the present invention unless departing from the spirit of the present invention. For example, in the above embodiment, the case where the size of the reception buffer α24 is only one type has been described, but a plurality of types of reception buffers α24 may be provided in order to correspond to any reception data size. In that case,
As shown in FIG. 4, the reception buffer α management table A25
Include a head pointer 26-1 ..., a tail pointer 27-1 ..., and a descriptor 28-1 ... for each type of buffer.

【0018】[0018]

【発明の効果】以上説明したように、本発明によれば、
情報処理システムの受信処理において、データのオーバ
ーヘッドを小さくして通信スループットの向上及び通信
遅延の減少を実現することができる。
As described above, according to the present invention,
In the reception processing of the information processing system, it is possible to reduce the data overhead and improve the communication throughput and reduce the communication delay.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の情報処理システムの構成例を示す図
である。
FIG. 1 is a diagram illustrating a configuration example of an information processing system of the present invention.

【図2】 受信バッファα管理テーブルA25の構成例を
示す図である。
FIG. 2 is a diagram illustrating a configuration example of a reception buffer α management table A25.

【図3】 図1の情報処理システム10の動作を説明する
ための図である。
FIG. 3 is a diagram for explaining an operation of the information processing system 10 of FIG. 1;

【図4】 本発明の情報処理システムの構成における変
形例を示す図である。
FIG. 4 is a diagram showing a modification of the configuration of the information processing system of the present invention.

【図5】 従来の情報処理システムの構成例を示す図で
ある。
FIG. 5 is a diagram illustrating a configuration example of a conventional information processing system.

【図6】 従来の情報処理システムの動作を説明するた
めの図である。
FIG. 6 is a diagram for explaining the operation of a conventional information processing system.

【符号の説明】[Explanation of symbols]

10 情報処理システム 20 情報処理装置 21 中央処理装置 22 記憶装置 23 バス 24 受信バッファα 25 受信バッファα管理テーブルA 26 ヘッドポインタ 27 テイルポインタ 28 デスクリプタ 30 通信機構 31 ファームエンジン 32 受信バッファβ 33 受信バッファα管理テーブルB 34 ネットワークインターフェース 1010情報処理システム 1020 情報処理装置 1021 中央処理装置 1022 記憶装置 1023 バス 1024 受信バッファα 1030 通信機構 1031 ファームエンジン 1032 受信バッファβ 1033 ネットワークインターフェース Reference Signs List 10 information processing system 20 information processing device 21 central processing unit 22 storage device 23 bus 24 reception buffer α 25 reception buffer α management table A 26 head pointer 27 tail pointer 28 descriptor 30 communication mechanism 31 firmware engine 32 reception buffer β 33 reception buffer α Management table B 34 Network interface 1010 Information processing system 1020 Information processing device 1021 Central processing unit 1022 Storage device 1023 Bus 1024 Receive buffer α 1030 Communication mechanism 1031 Farm engine 1032 Receive buffer β 1033 Network interface

───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 悦夫 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5B060 AA06 AC19 5B089 GB01 KA05 KC15 KD01 KD07 5K034 AA02 AA03 FF01 FF02 GG02 HH02 HH49  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Etsuo Masuda 2-3-1 Otemachi, Chiyoda-ku, Tokyo F-term within Nippon Telegraph and Telephone Corporation 5B060 AA06 AC19 5B089 GB01 KA05 KC15 KD01 KD07 5K034 AA02 AA03 FF01 FF02 GG02 HH02 HH49

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 記憶手段を具える情報処理装置に通信処
理を行う通信手段が接続されている情報処理システムに
おいて、前記通信手段が、通信処理に先立って前記記憶
手段に受信バッファを予め確保するための手段、該受信
バッファのアドレスを管理するための手段、及び、受信
したデータを前記記憶手段の該アドレスに蓄積するため
の手段を具備することを特徴とする情報処理システム。
1. An information processing system in which communication means for performing communication processing is connected to an information processing apparatus having storage means, wherein the communication means secures a reception buffer in the storage means in advance of the communication processing. An information processing system comprising: means for managing an address of the reception buffer; and means for storing received data at the address of the storage means.
【請求項2】 記憶手段を具える情報処理装置に通信処
理を行う通信手段が接続されている情報処理システムの
前記通信手段におけるデータ受信方法において、受信処
理に先立って前記記憶手段に受信バッファを予め確保す
るステップ、該受信バッファのアドレスを管理するステ
ップ、及び、受信したデータを前記記憶手段の該アドレ
スに蓄積するステップを具えることを特徴とするデータ
受信方法。
2. A data reception method in a communication unit of an information processing system in which a communication unit for performing a communication process is connected to an information processing apparatus having a storage unit, wherein a reception buffer is stored in the storage unit prior to the reception process. A data receiving method comprising: securing in advance; managing an address of the reception buffer; and storing received data at the address in the storage unit.
JP2000235161A 2000-08-03 2000-08-03 Information processing system and data receiving method Pending JP2002051087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000235161A JP2002051087A (en) 2000-08-03 2000-08-03 Information processing system and data receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000235161A JP2002051087A (en) 2000-08-03 2000-08-03 Information processing system and data receiving method

Publications (1)

Publication Number Publication Date
JP2002051087A true JP2002051087A (en) 2002-02-15

Family

ID=18727422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000235161A Pending JP2002051087A (en) 2000-08-03 2000-08-03 Information processing system and data receiving method

Country Status (1)

Country Link
JP (1) JP2002051087A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511844A (en) * 2003-11-20 2007-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション Response time reduction of PPRC write operation
WO2019198528A1 (en) * 2018-04-10 2019-10-17 日本電信電話株式会社 Packet processing device and packet processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511844A (en) * 2003-11-20 2007-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション Response time reduction of PPRC write operation
WO2019198528A1 (en) * 2018-04-10 2019-10-17 日本電信電話株式会社 Packet processing device and packet processing method

Similar Documents

Publication Publication Date Title
US7028111B2 (en) Bus system and bus interface for connection to a bus
US6279052B1 (en) Dynamic sizing of FIFOs and packets in high speed serial bus applications
US20120166585A1 (en) Apparatus and method for accelerating virtual desktop
JP2005504392A (en) Bus system and bus interface
CN111045817B (en) PCIe transmission management method, system and device
CN112799723A (en) Data reading method and device and electronic equipment
TWI235921B (en) System and method for effectively performing physical direct memory access operations
JP2002051087A (en) Information processing system and data receiving method
JP2005504393A (en) Bus system and bus interface
CN110765044B (en) Data packet transmission device and system
WO2012058875A1 (en) Method and system for serial communication
JP2924783B2 (en) Remote read processing method and device
CN104850517A (en) Method and apparatus for transmitting packet data using DMA
WO2023015551A1 (en) Communication method and apparatus, and electronic device
JP3058010B2 (en) Method and apparatus for communication between processors
JP3171726B2 (en) Transmission data management device
JPS595772A (en) Communication controller
JP2713204B2 (en) Information processing system
JPH03204254A (en) Data receiver
US6977947B1 (en) Frame-relay frame transmission circuit
KR100275069B1 (en) A method sending message between nodes by using hsb interface
CN114691564A (en) Direct memory access device, data transmission method and electronic device
JP2004054419A (en) Inter-node transaction processor
JPH02143356A (en) Communication controller and distribution processing system
JPS6165649A (en) Communication control system