JP2002050870A - Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor package - Google Patents
Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor packageInfo
- Publication number
- JP2002050870A JP2002050870A JP2000233225A JP2000233225A JP2002050870A JP 2002050870 A JP2002050870 A JP 2002050870A JP 2000233225 A JP2000233225 A JP 2000233225A JP 2000233225 A JP2000233225 A JP 2000233225A JP 2002050870 A JP2002050870 A JP 2002050870A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- layer
- connection
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、接続基板とその接
続基板を用いた多層配線板と半導体パッケージ用基板と
半導体パッケージ並びに接続基板の製造方法とその方法
を用いた多層配線板の製造方法と半導体パッケージ用基
板の製造方法と半導体パッケージの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connection board, a multilayer wiring board using the connection board, a semiconductor package substrate, a semiconductor package, a method of manufacturing a connection board, a method of manufacturing a multilayer wiring board using the method, and The present invention relates to a method for manufacturing a semiconductor package substrate and a method for manufacturing a semiconductor package.
【０００２】[0002]
【従来の技術】近年、我々を取り巻く社会環境は、情報
通信網の進展と共に大きく変化している。その中に、携
帯機器の成長があり、小型・高機能化と共にその市場は
拡大している。このため、半導体パッケージの更なる小
型化と、それらを高密度に実装できる多層配線基板が要
求され、高密度配線が可能な層間接続、すなわち高密度
多層化技術が重要となっている。2. Description of the Related Art In recent years, the social environment surrounding us has changed drastically with the development of information communication networks. Among them, there is the growth of portable devices, and the market is expanding along with miniaturization and high functionality. For this reason, further miniaturization of semiconductor packages and a multilayer wiring board capable of mounting them at high density are required, and an interlayer connection capable of high-density wiring, that is, a high-density multilayer technology is important.
【０００３】主な多層化方法としては、ドリル穴明けと
めっきプロセスを組み合わせたスルーホール接続があ
り、広く一般に知られているが、全ての層にわたって穴
があくので、配線収容量に限界がある。そこで、接続部
の穴体積を減らすため、絶縁層の形成−穴あけ−回路形
成を繰り返すビルドアップ技術が主流となりつつある。
このビルドアップ技術は、大別して、レーザ法とフォト
リソ法があり、レーザ法は、絶縁層に穴をあけるのにレ
ーザ照射を行うものであり、一方、フォトリソ法は、絶
縁層に感光性の硬化剤（光開始剤）を用い、フォトマス
クを重ねて、露光・現像して穴を形成する。[0003] As a main multi-layering method, there is a through-hole connection combining a drilling and a plating process, which is widely and generally known. However, since holes are formed in all layers, the wiring capacity is limited. . Therefore, in order to reduce the volume of the hole in the connection portion, a build-up technique in which formation of an insulating layer, drilling, and circuit formation are repeated is becoming mainstream.
This build-up technology is roughly classified into a laser method and a photolithography method.The laser method is to irradiate a laser to make a hole in the insulating layer, while the photolithography method is a method in which a photosensitive hardening is applied to the insulating layer. Using an agent (photoinitiator), a photomask is overlaid, exposed and developed to form a hole.
【０００４】また、更なる低コスト化・高密度化を目的
とするいくつかの層間接続方法が提案されている。その
中に、穴明けと導電層めっき工程を省略できる工法が注
目されている。この方法は、まず、基板の配線上に導電
性ペーストの印刷でバンプを形成した後、Ｂステージ状
態にある層間接続絶縁材と金属層を配置して、プレスに
よりバンプを成形樹脂内に貫挿させ金属層と導通接続さ
せるものである。このバンプを貫挿する方法は、学会や
新聞でも発表されており、プリント板業界で広く認知さ
れている。また、シリコンゴムなどのエラストマの中に
めっきしたワイヤを厚さ方向に埋め込んだものが開発さ
れ、２層の導体を接続する簡易ツールとして利用されて
いる。Some interlayer connection methods have been proposed for the purpose of further reducing the cost and increasing the density. Among them, attention has been paid to a construction method that can omit the drilling and the conductive layer plating steps. In this method, first, a bump is formed on a wiring of a substrate by printing a conductive paste, an interlayer connection insulating material and a metal layer in a B stage state are arranged, and the bump is inserted into a molding resin by pressing. And electrically connected to the metal layer. The method of penetrating the bump has been announced in academic societies and newspapers, and is widely recognized in the printed circuit board industry. In addition, a material in which a plated wire is embedded in an elastomer such as silicon rubber in the thickness direction has been developed, and is used as a simple tool for connecting two layers of conductors.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
技術のうちレーザ法では、絶縁材料の選択範囲が広く、
隣接する層間の穴あけだけでなく、さらに隣接する層ま
での穴あけも行えるが、レーザ照射して蒸散した樹脂か
すを除去するためにデスミア処理を必要とし、穴数に比
例した加工費増大を伴うという課題がある。一方、フォ
ト法では、従来の配線板製造設備を利用でき、穴加工も
一度に行うことができ低コスト化に有利ではあるが、層
間絶縁材料の解像度と、耐熱性および回路と絶縁層間の
接着強度の両立が困難であるという課題がある。さらに
また、バンプの形成は、導電ペーストの印刷や、めっき
方法であり、バンプ形成の精度が、印刷技術の限度であ
り、あるいはめっきによるバンプの高さのばらつきを抑
制するのが困難であるという課題がある。また、導電ペ
ーストによるバンプは機械強度が小さく、プレス圧力に
よって破壊されるおそれがあり、穴明け工程を必要とす
る場合があり効率が低くなるおそれがある。シリコンゴ
ムなどのエラストマの中にめっきしたワイヤを厚さ方向
に埋め込んだものは、簡便ではあるが、接続した箇所に
だけワイヤを埋め込むことが困難であり、格子状に埋め
込むと、接触させたくない箇所では、ワイヤがじゃまに
なるという課題がある。However, among the conventional techniques, the laser method has a wide selection range of insulating materials,
In addition to drilling holes between adjacent layers, it is also possible to drill holes to adjacent layers.However, desmearing is required to remove resin residue evaporated by laser irradiation, and processing costs increase in proportion to the number of holes There are issues. On the other hand, in the photo method, the conventional wiring board manufacturing equipment can be used, and a hole can be formed at one time, which is advantageous for cost reduction. However, the resolution of the interlayer insulating material, heat resistance, and adhesion between the circuit and the insulating layer are improved. There is a problem that it is difficult to balance strengths. Furthermore, the formation of bumps is a method of printing a conductive paste or plating, and the accuracy of bump formation is the limit of printing technology, or it is difficult to suppress variations in bump height due to plating. There are issues. In addition, the bumps made of the conductive paste have low mechanical strength, and may be broken by pressing pressure, and may require a drilling step, which may lower the efficiency. Embedding a plated wire in an elastomer such as silicon rubber in the thickness direction is easy, but it is difficult to embed the wire only at the connected part, and if you embed it in a grid, you do not want to make contact In some places, there is a problem that the wire gets in the way.
【０００６】本発明は、精度に優れ、強度に優れ、接続
信頼性に優れ、かつ必要な箇所のみの接続の行える接続
基板とその接続基板を用いた多層配線板と半導体パッケ
ージ用基板と半導体パッケージ並びに効率よくこれらを
製造する方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention relates to a connection board which is excellent in accuracy, strength, connection reliability, and can connect only required portions, a multilayer wiring board using the connection board, a semiconductor package substrate, and a semiconductor package. Another object is to provide a method for efficiently producing them.
【０００７】[0007]
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）２層以上の導体回路を接続する基板であって、絶
縁樹脂層と接続用導体からなり、その接続用導体が、２
層以上の導体回路の接続する箇所にのみ絶縁樹脂層を厚
さ方向に貫くように形成され、絶縁樹脂層の少なくとも
一方の面から露出している接続基板。 （２）絶縁樹脂層の一方の面に導体回路を有する（１）
に記載の接続基板。 （３）導体回路が金属層である（２）に記載の接続基
板。 （４）絶縁樹脂層の両面に接続用導体が露出している
（１）に記載の接続基板。 （５）接続用導体の露出した部分が、接触抵抗の小さい
金属で覆われている（１）〜（４）のうちいずれかに記
載の接続基板。 （６）絶縁樹脂層が、シリコーン変性ポリアミドイミド
である（１）〜（５）のうちいずれかに記載の接続基
板。 （７）少なくとも、接続導体となる第１の金属層と、そ
の第１の金属層と除去条件の異なる第２の金属層からな
る複合金属層の、第１の金属層を選択的に除去し、２層
以上の導体回路の接続する箇所にのみ接続用導体を形成
し、その接続用導体を埋めるように絶縁樹脂層を形成
し、接続用導体が露出するように絶縁樹脂層を研磨する
工程を有する接続基板の製造方法。 （８）接続用導体が露出するように絶縁樹脂層を研磨し
た後に、第２の金属層を選択的に除去し、導体回路を形
成する工程を有する（７）に記載の接続基板の製造方
法。 （９）接続用導体が露出するように絶縁樹脂層を研磨し
た後に、第２の金属層を全て除去する工程を有する
（７）に記載の接続基板の製造方法。 （１０）複合金属金属層が、第１の金属層と第２の金属
層とさらに第３の金属層からなるものであり、第２の金
属層と第３の金属層の除去条件が異なるものを用いる
（７）に記載の接続基板の製造方法。 （１１）接続用導体が露出するように絶縁樹脂層を研磨
した後に、第３の金属層を選択的に除去し、導体回路を
形成する工程を有する（１０）に記載の接続基板の製造
方法。 （１２）接続用導体が露出するように絶縁樹脂層を研磨
した後に、第３の金属層を全て除去する工程を有する
（１０）に記載の接続基板の製造方法。 （１３）第３の金属層を除去した後に、露出した第２の
金属層を除去する（１１）または（１２）に記載の接続
基板の製造方法。 （１４）接続用導体が露出するように絶縁樹脂層を研磨
した後に、露出した接続用導体の表面に導体を追加形成
する工程を有する（７）〜（１３）のうちいずれかに記
載した接続基板の製造方法。 （１５）接続用導体が露出するように絶縁樹脂層を研磨
した後に、露出した接続用導体の表面に、接触抵抗の小
さい金属皮膜を形成する工程を有する（７）〜（１４）
のうちいずれかに記載の接続基板の製造方法。 （１６）（１）〜（６）のうちいずれかに記載の接続基
板と、少なくともその一方の面に形成された接着絶縁層
と、その接着絶縁層の表面に設けられた外層導体からな
り、その外層導体が接続用導体に接続された多層配線
板。 （１７）接着絶縁層が、シリコーン変性ポリアミドイミ
ドである（１６）に記載の多層配線板。 （１８）（７）〜（１５）のうちいずれかに記載の方法
を用いる多層配線板の製造方法。 （１９）接続用導体が露出するように絶縁樹脂層を研磨
した後に、露出した接続用導体の表面に、接着絶縁層と
金属箔を重ね、加熱・加圧して積層一体化する工程を有
する（１８）に記載の多層配線板の製造方法。 （２０）接続用導体が露出するように絶縁樹脂層を研磨
した後に、露出した接続用導体の表面に、接着絶縁層と
回路導体を有する外層基板を重ね、加熱・加圧して積層
一体化する工程を有する（１９）に記載の多層配線板の
製造方法。 （２１）外層基板に、絶縁層の一方の面に導体回路を有
し、他方の面に金属箔を有する基板を用いる（２０）に
記載の多層配線板の製造方法。 （２２）外層基板に、絶縁層の両面に導体回路を有する
基板を用いる（２０）に記載の多層配線板の製造方法。 （２３）外層基板に、両面の導体を接続するバイアホー
ルを有する基板を用いる（２０）〜（２２）のうちいず
れかに記載の多層配線板の製造方法。 （２４）外層基板に、基板の内部に内層回路を有する基
板を用いる（２０）に記載の多層配線板の製造方法。 （２５）接着絶縁層に、シリコーン変性ポリアミドイミ
ドを用いる（１８）〜（２４）のうちいずれかに記載の
多層配線板の製造方法。 （２６）加熱・加圧して積層一体化する工程の後に、外
層回路を形成する工程を有する（１８）〜（２５）のう
ちいずれかに記載の多層配線板の製造方法。 （２７）（１）〜（６）のうちいずれかに記載の接続基
板を用いた半導体パッケージ用基板。 （２８）（１６）または（１７）に記載の多層配線板を
用いた半導体パッケージ用基板。 （２９）半導体チップを搭載する箇所にキャビティを有
する（２７）または（２８）に記載の半導体パッケージ
用基板。 （３０）（７）〜（１５）及び（１８）〜（２５）のう
ちいずれかに記載の方法を用いる半導体パッケージ用基
板の製造方法。 （３１）加熱・加圧して積層一体化する工程の後に、半
導体チップを搭載する箇所にキャビティを形成する工程
を有する（３０）に記載の半導体パッケージ用基板の製
造方法。 （３２）（１）〜（６）のうちいずれかに記載の接続基
板、（１６）または（１７）に記載の多層配線板、及び
（２６）〜（２９）のうちいずれかに記載の半導体パッ
ケージ用基板を用いた半導体パッケージ。 （３３）半導体チップを搭載した（３２）に記載の半導
体パッケージ。 （３４）（７）〜（１５）、（１８）〜（２５）、（３
１）、及び（３２）のうちいずれかに記載の方法を用い
る半導体パッケージの製造方法。 （３５）半導体チップを搭載する工程を有する（３４）
に記載の半導体パッケージの製造方法。 （３６）半導体チップと外層回路とを接続する工程を有
する（３４）に記載の半導体パッケージの製造方法。 （３７）半導体チップを樹脂で封止する工程を有する
（３５）または（３６）に記載の半導体パッケージの製
造方法。The present invention is characterized by the following. (1) A substrate for connecting two or more conductive circuits, comprising an insulating resin layer and a connecting conductor, wherein the connecting conductor is
A connection board which is formed so as to penetrate the insulating resin layer in the thickness direction only at a portion where the conductor circuits of the layers or more are connected, and is exposed from at least one surface of the insulating resin layer. (2) Having a conductor circuit on one surface of the insulating resin layer (1)
4. The connection board according to 1. (3) The connection board according to (2), wherein the conductor circuit is a metal layer. (4) The connection board according to (1), wherein the connection conductor is exposed on both surfaces of the insulating resin layer. (5) The connection board according to any one of (1) to (4), wherein an exposed portion of the connection conductor is covered with a metal having low contact resistance. (6) The connection substrate according to any one of (1) to (5), wherein the insulating resin layer is a silicone-modified polyamideimide. (7) At least the first metal layer of the composite metal layer composed of the first metal layer serving as the connection conductor and the second metal layer having different removal conditions from the first metal layer is selectively removed. Forming a connection conductor only at a portion where two or more conductive circuits are connected, forming an insulating resin layer so as to fill the connection conductor, and polishing the insulating resin layer so that the connection conductor is exposed A method for manufacturing a connection substrate having: (8) The method of manufacturing a connection substrate according to (7), further comprising a step of forming a conductive circuit by selectively removing the second metal layer after polishing the insulating resin layer so that the connection conductor is exposed. . (9) The method of manufacturing a connection board according to (7), further comprising removing the entire second metal layer after polishing the insulating resin layer so that the connection conductor is exposed. (10) The composite metal layer comprises a first metal layer, a second metal layer, and a third metal layer, and has different removal conditions for the second metal layer and the third metal layer. (7) The method for manufacturing a connection board according to (7). (11) The method of manufacturing a connection board according to (10), further comprising a step of selectively removing the third metal layer after polishing the insulating resin layer so that the connection conductor is exposed to form a conductor circuit. . (12) The method for manufacturing a connection board according to (10), further comprising: removing the third metal layer after polishing the insulating resin layer so that the connection conductor is exposed. (13) The method for manufacturing a connection board according to (11) or (12), wherein the exposed second metal layer is removed after removing the third metal layer. (14) The connection according to any one of (7) to (13), further comprising a step of polishing the insulating resin layer so that the connection conductor is exposed, and then additionally forming a conductor on the exposed surface of the connection conductor. Substrate manufacturing method. (15) After polishing the insulating resin layer so that the connection conductor is exposed, a step of forming a metal film having low contact resistance on the surface of the exposed connection conductor is provided (7) to (14).
The method for manufacturing a connection substrate according to any one of the above. (16) The connection board according to any one of (1) to (6), an adhesive insulating layer formed on at least one surface thereof, and an outer layer conductor provided on the surface of the adhesive insulating layer, A multilayer wiring board whose outer layer conductor is connected to a connection conductor. (17) The multilayer wiring board according to (16), wherein the adhesive insulating layer is a silicone-modified polyamideimide. (18) A method for manufacturing a multilayer wiring board using the method according to any one of (7) to (15). (19) After the insulating resin layer is polished so that the connection conductor is exposed, a step of laminating the adhesive insulating layer and the metal foil on the exposed surface of the connection conductor, and applying heat and pressure to perform lamination and integration ( A method for manufacturing a multilayer wiring board according to 18). (20) After polishing the insulating resin layer so that the connection conductor is exposed, the outer layer substrate having the adhesive insulating layer and the circuit conductor is superimposed on the exposed surface of the connection conductor, and the laminate is integrated by heating and pressing. The method for producing a multilayer wiring board according to (19), comprising a step. (21) The method for manufacturing a multilayer wiring board according to (20), wherein a substrate having a conductor circuit on one surface of the insulating layer and a metal foil on the other surface is used as the outer layer substrate. (22) The method for producing a multilayer wiring board according to (20), wherein a substrate having conductor circuits on both surfaces of an insulating layer is used as the outer layer substrate. (23) The method for manufacturing a multilayer wiring board according to any one of (20) to (22), wherein a substrate having via holes for connecting conductors on both surfaces is used as the outer layer substrate. (24) The method for manufacturing a multilayer wiring board according to (20), wherein a substrate having an inner layer circuit inside the substrate is used as the outer layer substrate. (25) The method for producing a multilayer wiring board according to any one of (18) to (24), wherein a silicone-modified polyamideimide is used for the adhesive insulating layer. (26) The method for producing a multilayer wiring board according to any one of (18) to (25), further comprising a step of forming an outer layer circuit after the step of heating and pressing to laminate and integrate. (27) A semiconductor package substrate using the connection substrate according to any one of (1) to (6). (28) A semiconductor package substrate using the multilayer wiring board according to (16) or (17). (29) The semiconductor package substrate according to (27) or (28), having a cavity at a position where the semiconductor chip is mounted. (30) A method for manufacturing a semiconductor package substrate using the method according to any one of (7) to (15) and (18) to (25). (31) The method of manufacturing a semiconductor package substrate according to (30), further comprising a step of forming a cavity at a location where the semiconductor chip is mounted after the step of heating and pressurizing to laminate and integrate. (32) The connection substrate according to any one of (1) to (6), the multilayer wiring board according to (16) or (17), and the semiconductor according to any one of (26) to (29). A semiconductor package using a package substrate. (33) The semiconductor package according to (32), on which a semiconductor chip is mounted. (34) (7) to (15), (18) to (25), (3)
A method of manufacturing a semiconductor package using the method according to any one of 1) and 32. (35) A step of mounting a semiconductor chip is provided (34).
5. The method for manufacturing a semiconductor package according to claim 1. (36) The method of manufacturing a semiconductor package according to (34), further comprising a step of connecting the semiconductor chip to an outer layer circuit. (37) The method of manufacturing a semiconductor package according to (35) or (36), further comprising a step of sealing the semiconductor chip with a resin.
【０００８】[0008]
【発明の実施の形態】本発明に用いる絶縁樹脂層には、
半硬化および／または硬化した熱硬化性樹脂、光硬化性
樹脂、熱可塑性樹脂などを用いることができる。熱硬化
性樹脂としては、エポキシ樹脂、ビスマレイミドトリア
ジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、
フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹
脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、
レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン
樹脂、ジアリルフタレート樹脂、シリコーン変性エポキ
シ樹脂、シリコーン変性ポリアミドイミド樹脂、ベンゾ
シクロブテン樹脂、などのうちから選択された１種以上
と、必要な場合に、その硬化剤、硬化促進剤などを混合
したものを加熱し半硬化状にしたもの、あるいは、硬化
したものが使用できる。これらの樹脂を、直接、接続用
導体を形成した基板面に塗布することもできるが、ポリ
エチレンテレフタレートフィルムのようなプラスチック
フィルムや銅箔あるいはアルミニウム箔のような金属箔
をキャリアとし、その表面に塗布し、加熱乾燥してドラ
イフィルム状にした接着剤シートとして、必要な大きさ
に切断し、接続用導体を形成した基板にラミネートやプ
レスして用いることもできる。光硬化性樹脂としては、
不飽和ポリエステル樹脂、ポリエステルアクリレート樹
脂、ウレタンアクリレート樹脂、シリコーンアクリレー
ト樹脂、エポキシアクリレート樹脂、などのうちから選
択された１種以上と、必要な場合に、その光開始剤、硬
化剤、硬化促進剤などを混合したものを露光あるいは加
熱し半硬化状にしたもの、あるいは硬化したものが使用
できる。これらの樹脂を、直接、接続用導体を形成した
基板面に塗布することもできるが、ポリエチレンテレフ
タレートフィルムのようなプラスチックフィルムや銅箔
あるいはアルミニウム箔のような金属箔をキャリアと
し、その表面に塗布し、露光、加熱乾燥してドライフィ
ルム状にした接着剤シートとして、必要な大きさに切断
し、接続用導体を形成した基板にラミネートやプレスし
て用いることもできる。熱可塑性樹脂としては、ポリカ
ーボネート樹脂、ポリスルフォン樹脂、ポリエーテルイ
ミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチ
レン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテル
エーテルケトン樹脂、塩化ビニル樹脂、ポリエチレン樹
脂、ポリアミドイミド樹脂、ポリフェニレンスルフィド
樹脂、ポリオキシベンゾエート樹脂、などのうちから選
択された１種以上と、必要な場合に、その硬化剤、硬化
促進剤などを混合したものを加熱し半硬化状にしたも
の、あるいは硬化したものが使用できる。これらの樹脂
を、直接、接続用導体を形成した基板面に塗布すること
もできるが、ポリエチレンテレフタレートフィルムのよ
うなプラスチックフィルムや銅箔あるいはアルミニウム
箔のような金属箔をキャリアとし、その表面に塗布し、
加熱乾燥してドライフィルム状にした接着剤シートとし
て、必要な大きさに切断し、接続用導体を形成した基板
にラミネートやプレスして用いることもできる。これら
の接着性樹脂層は、または異種の樹脂の混合体であって
もよく、さらに、シリカや金属酸化物などの無機フィラ
ーを含むものでもよく、ニッケル、金、銀などの導電粒
子、あるいはこれらの金属をめっきした樹脂粒子であっ
てもよい。DESCRIPTION OF THE PREFERRED EMBODIMENTS The insulating resin layer used in the present invention includes:
A semi-cured and / or cured thermosetting resin, photocurable resin, thermoplastic resin, or the like can be used. As the thermosetting resin, epoxy resin, bismaleimide triazine resin, polyimide resin, cyanoacrylate resin,
Phenolic resin, unsaturated polyester resin, melamine resin, urea resin, polyisocyanate resin, furan resin,
Resorcinol resin, xylene resin, benzoguanamine resin, diallyl phthalate resin, silicone-modified epoxy resin, silicone-modified polyamide-imide resin, benzocyclobutene resin, and one or more selected from them, and, if necessary, a curing agent thereof. A mixture obtained by heating a mixture of a curing accelerator and the like into a semi-cured state, or a cured state can be used. These resins can be applied directly to the surface of the board on which the connecting conductors are formed.However, a plastic film such as polyethylene terephthalate film or a metal foil such as copper foil or aluminum foil is used as a carrier and applied to the surface. Then, as an adhesive sheet which is dried by heating and dried, the adhesive sheet may be cut into a required size, and may be laminated or pressed on a substrate on which a connecting conductor is formed. As photocurable resin,
At least one selected from unsaturated polyester resins, polyester acrylate resins, urethane acrylate resins, silicone acrylate resins, epoxy acrylate resins, and, if necessary, photoinitiators, curing agents, curing accelerators, etc. A mixture obtained by exposing or heating to a semi-cured state or a cured state can be used. These resins can be applied directly to the surface of the board on which the connecting conductors are formed.However, a plastic film such as polyethylene terephthalate film or a metal foil such as copper foil or aluminum foil is used as a carrier and applied to the surface. Then, as an adhesive sheet which has been exposed, heated and dried to form a dry film, the adhesive sheet can be cut into a required size, and laminated or pressed on a substrate on which connection conductors have been formed. Examples of the thermoplastic resin include polycarbonate resin, polysulfone resin, polyetherimide resin, thermoplastic polyimide resin, polyethylene tetrafluoride resin, hexafluoropolypropylene resin, polyether ether ketone resin, vinyl chloride resin, polyethylene resin, and polyamide imide. Resin, polyphenylene sulfide resin, polyoxybenzoate resin, one or more selected from among such, and, if necessary, a curing agent, a mixture of a curing accelerator and the like, heated to a semi-cured state, Alternatively, a cured product can be used. These resins can be applied directly to the surface of the board on which the connecting conductors are formed.However, a plastic film such as polyethylene terephthalate film or a metal foil such as copper foil or aluminum foil is used as a carrier and applied to the surface. And
The adhesive sheet that has been dried by heating to be dried may be cut into a required size, and may be used by being laminated or pressed on a substrate on which a connecting conductor is formed. These adhesive resin layers may be a mixture of different kinds of resins, or may further contain an inorganic filler such as silica or a metal oxide, nickel, gold, conductive particles such as silver, or these. Resin particles plated with the above metal may be used.
【０００９】接続用導体には、配線導体として用いるも
のでよく、銅箔などの金属箔の不要な個所をエッチング
除去して形成することもでき、除去条件の異なる金属箔
の上に回路の形状にのみ無電解めっきで形成することも
できる。この接続用導体の厚さは、５〜１００μｍの範
囲であることが好ましい。厚さが５μｍ未満であると、
接続しようとする導体回路の距離が小さくなり、絶縁性
が低下することがあり、厚さが１００μｍを越えると、
金属箔の不要な箇所をエッチング除去するときの加工精
度が低下し、好ましくない。より好ましくは、２０〜８
０μｍの範囲である。さらには、その接続用導体上に、
バンプと呼ばれる突起状の導体を形成してもよい。この
バンプを形成するには、比較的厚い導体の突起部分以外
の個所を厚さ方向にハーフエエッチして突起の部分を形
成し、さらに薄くなった導体の回路部分を残してほかの
部分をエッチング除去することによって形成できる。ま
た、別の方法では、回路を形成した後に、接続端子の個
所だけめっきによって厚くする方法でも形成できる。The connection conductor may be used as a wiring conductor, and can be formed by etching and removing unnecessary portions of a metal foil such as a copper foil. Can be formed only by electroless plating. The thickness of the connection conductor is preferably in the range of 5 to 100 μm. When the thickness is less than 5 μm,
If the distance of the conductor circuit to be connected is reduced, the insulation may be reduced, and if the thickness exceeds 100 μm,
Undesirably, the processing accuracy when etching and removing unnecessary portions of the metal foil is reduced. More preferably, 20 to 8
The range is 0 μm. Furthermore, on the connecting conductor,
A projecting conductor called a bump may be formed. To form these bumps, half-etch the parts other than the relatively thick conductor projections in the thickness direction to form the projections, and leave the other parts of the conductors thinner, leaving the circuit parts thinner. It can be formed by etching away. In another method, after the circuit is formed, it can be formed by plating only the connection terminals.
【００１０】この接続用導体が、２層以上の導体回路の
接続する箇所にのみ絶縁樹脂層を厚さ方向に貫くように
形成されていることが重要であり、このことによって、
従来の技術のうち、エラストマにワイヤを埋め込んだ接
続ツールでは、一定間隔でワイヤが埋め込まれているの
で、接続を行う２層の回路導体の位置がすこしでもずれ
ると、接続ができなかったり、あるいは予定していない
箇所が接続されるおそれがあり、回路導体の精度が高
く、微細な回路の接続を行うことが困難であるのに対し
て、接続を予定されていない箇所に導体を形成しない本
発明の方法が、精度に優れた回路間の接続に適してい
る。It is important that the connecting conductor is formed so as to penetrate the insulating resin layer in the thickness direction only at a portion where two or more conductive circuits are connected.
Among the conventional technologies, in the connection tool in which the wires are embedded in the elastomer, the wires are embedded at regular intervals, so if the position of the two-layer circuit conductor for connection is slightly shifted, the connection cannot be made, or There is a risk that unplanned parts may be connected, and the accuracy of the circuit conductors is high, making it difficult to connect fine circuits. The method of the invention is suitable for connection between circuits with high accuracy.
【００１１】接続基板１は、例えば、図１（ａ）に示す
ように、２層以上の導体回路１０１、１０２を接続する
基板であって、絶縁樹脂層２と接続用導体３からなり、
その接続用導体３が、２層以上の導体回路の接続する箇
所にのみ絶縁樹脂層１を厚さ方向に貫くように形成さ
れ、絶縁樹脂層１の少なくとも一方の面から露出してい
る構造である。また、図１（ｂ）に示すように、絶縁樹
脂層２の一方の面に導体回路１０１を有するものでもよ
く、その導体回路１０１が、図１（ｃ）に示すように、
金属層１１１であってもよい。また、図１（ｄ）に示す
ように、絶縁樹脂層２の両面に接続用導体３が露出して
いるものでもよい。この接続用導体３の露出した部分
が、接触抵抗の小さい金属３２で覆われていることが好
ましく、このような金属としては、金、白金、プラチ
ナ、ニッケルなどとこれらの金属を１種以上含む合金が
あり、２層以上の導体回路を接続するにあたって、接続
抵抗が小さく、接続信頼性が高い。The connection board 1 is, for example, as shown in FIG. 1A, a board for connecting two or more layers of conductor circuits 101 and 102, and comprises an insulating resin layer 2 and a connection conductor 3.
The connection conductor 3 is formed so as to penetrate the insulating resin layer 1 only in a place where two or more conductive circuits are connected in the thickness direction, and is exposed from at least one surface of the insulating resin layer 1. is there. Further, as shown in FIG. 1 (b), a circuit having a conductor circuit 101 on one surface of the insulating resin layer 2 may be used. As shown in FIG.
The metal layer 111 may be used. Further, as shown in FIG. 1D, the connection conductor 3 may be exposed on both surfaces of the insulating resin layer 2. It is preferable that the exposed portion of the connection conductor 3 be covered with a metal 32 having a small contact resistance. Such a metal includes gold, platinum, platinum, nickel, and one or more of these metals. There is an alloy, and when connecting two or more layers of conductor circuits, the connection resistance is low and the connection reliability is high.
【００１２】また、絶縁樹脂層２には、上記の樹脂のう
ち、シリコーン変性ポリアミドイミドを用いることが好
ましい。このようなシリコーン変性ポリアミドイミド
は、シロキサン結合、イミド結合及びアミド結合を有す
る重合体であり、（１）シロキサン結合を有するジイミ
ドジカルボン酸を含むジイミドジカルボン酸（１−１）
とジイソシアネート化合物（１−２）を反応させる方
法、（２）シロキサン結合を有するジアミンを含むジア
ミン化合物（２−２）とトリカルボン酸クロライド（２
−３）を反応させる方法、（３）シロキサン結合を有す
るジイソシアネートを含むジイソシアネート化合物（３
−１）とトリカルボン酸無水物（３−２）を反応させる
方法等により製造することができる。上記（１）の方法
により得られるシリコーン変性ポリアミドイミドについ
て説明する。（１−１）のシロキサン結合を有するジイ
ミドジカルボン酸を含むジイミドジカルボン酸には、次
の化合物がある。シロキサン結合を有するジイミドジカ
ルボン酸以外のジイミドジカルボン酸のうちイミド基を
連結する２価の残基が芳香族ジイミドジカルボン酸の例
として、The insulating resin layer 2 is preferably made of a silicone-modified polyamideimide among the above resins. Such a silicone-modified polyamide imide is a polymer having a siloxane bond, an imide bond and an amide bond, and (1) a diimide dicarboxylic acid containing a diimide dicarboxylic acid having a siloxane bond (1-1)
(2) a diamine compound (2-2) containing a diamine having a siloxane bond and a tricarboxylic acid chloride (2).
(3) a diisocyanate compound containing a diisocyanate having a siloxane bond (3)
-1) and tricarboxylic anhydride (3-2). The silicone-modified polyamideimide obtained by the method (1) will be described. Examples of the diimide dicarboxylic acid containing the diimide dicarboxylic acid having a siloxane bond of (1-1) include the following compounds. As an example of an aromatic diimide dicarboxylic acid, a divalent residue linking an imide group among diimide dicarboxylic acids other than a diimide dicarboxylic acid having a siloxane bond,
【化１】 また、シロキサン結合を有するジイミドジカルボン酸の
例として、１式においてＲ1が２価の脂肪族基（酸素を
含んでいてもよい）のものがある。２価の脂肪族基とし
ては、プロピレン基、ヘキサメチレン基、オクタメチレ
ン基、デカメチレン基、オクタデカメチレン基等のアル
キレン基、アルキレン基の両端に酸素が結合した基など
がある。Embedded image Further, as an example of a diimidedicarboxylic acid having a siloxane bond, there is a diimidedicarboxylic acid having one in which R 1 is a divalent aliphatic group (which may contain oxygen). Examples of the divalent aliphatic group include an alkylene group such as a propylene group, a hexamethylene group, an octamethylene group, a decamethylene group, and an octadecamethylene group, and a group in which oxygen is bonded to both ends of an alkylene group.
【化２】 上記の２価の有機基としては、プロピレン基等のアルキ
レン基、フェニレン基、アルキル基置換フェニレン基等
がある。また、（１−２）ジイソシアネート化合物に
は、次の化合物がある。芳香族ジイソシアネート化合物
として、Embedded image Examples of the divalent organic group include an alkylene group such as a propylene group, a phenylene group, and an alkyl-substituted phenylene group. Further, the following compounds are included in the (1-2) diisocyanate compound. As an aromatic diisocyanate compound,
【化３】 また、Ｒ9としては、アルキレン基等の２価の脂肪族基
又はシクロアルキレン基等の２価の脂環式基がある脂肪
族ジイソシアネート化合物又は脂環式ジイソシアネート
化合物。 〔製造法〕シロキサン結合を有するジイミドジカルボン
酸及びそれ以外のジイミドジカルボン酸は、それぞれ、
シロキサン結合を有するジアミン化合物及びこれ以外の
ジアミンと無水トリメリット酸を反応させて得ることが
できる。シロキサン結合を有するジイミドジカルボン酸
及びそれ以外のジイミドジカルボン酸は混合物として使
用することが好ましい。シロキサン結合を有するジアミ
ン化合物及びこれ以外のジアミンの混合物と無水トリメ
リット酸を反応させて得られるジイミドジカルボン酸混
合物を使用することが特に好ましい。シロキサン結合を
有するジアミン化合物以外のジアミンとしては、芳香族
ジアミンが好ましく、特に、芳香族環を３個以上有する
ジアミンが好ましい。シロキサン結合を有するジアミン
化合物以外のジアミンのうち芳香族ジアミンが５０〜１
００モル％になるように使用することが好ましい。ま
た、（Ａ）シロキサン結合を有するジアミン化合物以外
のジアミン及び（Ｂ）シロキサンジアミンは（Ａ）／
（Ｂ）が９９．９／０．１〜０．１／９９．９モル比）
となるように使用することが好ましい。さらに、（Ａ）
シロキサン結合を有するジアミン化合物以外のジアミン
及び（Ｂ）シロキサンジアミンと無水トリメリット酸
は、（Ａ）＋（Ｂ）の合計１モルに対して無水トリメリ
ット酸２．０５〜２．２０の割合で反応させることが好
ましい。ジイソシアネート化合物としては、芳香族ジイ
ソシアネート化合物が好ましく、ジイソシアネート化合
物のうち芳香族ジイソシアネート化合物を５０〜１００
モル％使用することが好ましい。ジイミドジカルボン酸
全体とジイソシアネート化合物とは前者１モルに対して
後者１．０５〜１．５０モルになるように反応させるこ
とが好ましい。ジアミン化合物と無水トリメリット酸と
は、非プロトン性極性溶媒の存在下に、５０〜９０℃で
反応させ、さらに水と共沸可能な芳香族炭化水素を非プ
ロトン性極性溶媒の０．１〜０．５重量比で投入し、１
２０〜１８０℃で反応を行い、イミドジカルボン酸とシ
ロキサンジイミドジカルボン酸を含む混合物を製造し、
これとジイソシアネート化合物との反応を行うことが好
ましい。ジイミドジカルボン酸を製造した後、その溶液
から芳香族炭化水素を除去することが好ましい。イミド
ジカルボン酸とジイソシアネート化合物との反応温度
は、低いと反応時間が長くなることや、高すぎるとイソ
シアネート同士で反応するのでこれらを防止するため、
１００〜２００℃で反応させることが好ましい。 〔例示〕芳香族ジアミンとしては、フェニレンジアミ
ン、ビス（４−アミノフェニル）メタン、２，２−ビス
（４−アミノフェニル）プロパン、ビス（４−アミノフ
ェニル）カルボニル、ビス（４−アミノフェニル）スル
ホン、ビス（４−アミノフェニル）エーテル等があり、
特に、芳香族環を３個以上有するジアミンとしては、
２，２−ビス［４−（４−アミノフェノキシ）フェニ
ル］プロパン（以下、ＢＡＰＰと略す）、ビス［４−
（３−アミノフェノキシ）フェニル］スルホン、ビス
［４−（４−アミノフェノキシ）フェニル］スルホン、
２，２−ビス［４−（４−アミノフェノキシ）フェニ
ル］ヘキサフルオロプロパン、ビス［４−（４−アミノ
フェノキシ）フェニル］メタン、４，４’−ビス（４−
アミノフェノキシ）ビフェニル、ビス［４−（４−アミ
ノフェノキシ）フェニル］エーテル、ビス［４−（４−
アミノフェノキシ）フェニル］ケトン、１，３−ビス
（４−アミノフェノキシ）ベンゼン等がある。脂肪族ジ
アミンとしては、ヘキサメチレンジアミン、オクタメチ
レンジアミン、デカメチレンジアミン、オクタデカメチ
レンジアミン、末端アミノ化プロピレングリコール等が
ある。また、脂環式ジアミンとしては、１，４−ジアミ
ノシクロヘキサン等がある。シロキサンジアミンとして
は一般式（４式）で表されるものが用いられる。Embedded image R 9 is an aliphatic diisocyanate compound or an alicyclic diisocyanate compound having a divalent aliphatic group such as an alkylene group or a divalent alicyclic group such as a cycloalkylene group. (Production method) Diimide dicarboxylic acid having a siloxane bond and other diimide dicarboxylic acids are respectively
It can be obtained by reacting a diamine compound having a siloxane bond or another diamine with trimellitic anhydride. The diimide dicarboxylic acid having a siloxane bond and other diimide dicarboxylic acids are preferably used as a mixture. It is particularly preferable to use a diimide dicarboxylic acid mixture obtained by reacting a mixture of a diamine compound having a siloxane bond and a diamine other than this with trimellitic anhydride. As the diamine other than the diamine compound having a siloxane bond, an aromatic diamine is preferable, and a diamine having three or more aromatic rings is particularly preferable. Aromatic diamine is 50 to 1 among diamines other than the diamine compound having a siloxane bond.
It is preferably used so as to be 00 mol%. Further, (A) a diamine other than a diamine compound having a siloxane bond and (B) a siloxane diamine are (A) /
(B) is 99.9 / 0.1 to 0.1 / 99.9 molar ratio)
It is preferable to use it. Further, (A)
Diamines other than the diamine compound having a siloxane bond and (B) siloxane diamine and trimellitic anhydride are used in a ratio of 2.05 to 2.20 of trimellitic anhydride to 1 mol of (A) + (B) in total. It is preferred to react. As the diisocyanate compound, an aromatic diisocyanate compound is preferable.
It is preferred to use mol%. It is preferable that the entire diimide dicarboxylic acid and the diisocyanate compound are reacted so that the former is 1 mol and the latter is 1.05 to 1.50 mol. The diamine compound and trimellitic anhydride are reacted at 50 to 90 ° C. in the presence of an aprotic polar solvent, and further, an aromatic hydrocarbon capable of azeotroping with water is converted to an aprotic polar solvent of 0.1 to 0.5 weight ratio, 1
The reaction is carried out at 20 to 180 ° C. to produce a mixture containing imide dicarboxylic acid and siloxane diimide dicarboxylic acid,
It is preferable to react this with a diisocyanate compound. After the diimide dicarboxylic acid is produced, it is preferable to remove the aromatic hydrocarbon from the solution. The reaction temperature of the imidodicarboxylic acid and the diisocyanate compound is such that if the reaction temperature is low, the reaction time is prolonged, or if the reaction temperature is too high, the isocyanates react with each other, so that these are prevented.
The reaction is preferably performed at 100 to 200 ° C. [Examples] As aromatic diamines, phenylenediamine, bis (4-aminophenyl) methane, 2,2-bis (4-aminophenyl) propane, bis (4-aminophenyl) carbonyl, bis (4-aminophenyl) Sulfone, bis (4-aminophenyl) ether, etc.
In particular, as a diamine having three or more aromatic rings,
2,2-bis [4- (4-aminophenoxy) phenyl] propane (hereinafter abbreviated as BAPP), bis [4-
(3-aminophenoxy) phenyl] sulfone, bis [4- (4-aminophenoxy) phenyl] sulfone,
2,2-bis [4- (4-aminophenoxy) phenyl] hexafluoropropane, bis [4- (4-aminophenoxy) phenyl] methane, 4,4′-bis (4-
Aminophenoxy) biphenyl, bis [4- (4-aminophenoxy) phenyl] ether, bis [4- (4-
[Aminophenoxy) phenyl] ketone, 1,3-bis (4-aminophenoxy) benzene, and the like. Examples of the aliphatic diamine include hexamethylene diamine, octamethylene diamine, decamethylene diamine, octadecamethylene diamine, and propylene glycol having an aminated terminal. In addition, examples of the alicyclic diamine include 1,4-diaminocyclohexane. As the siloxane diamine, one represented by the general formula (4) is used.
【化４】 このようなシロキサンジアミンとしては（５式）で示す
ものが挙げられ、これらの中でもジメチルシロキサン系
両末端アミンであるアミノ変性反応性シリコーンオイル
Ｘ−２２−１６１ＡＳ（アミン当量４５０）、Ｘ−２２
−１６１Ａ（アミン当量８４０）、Ｘ−２２−１６１Ｂ
（アミン当量１５００）、以上信越化学工業株式会社製
商品名、ＢＹ１６−８５３（アミン当量６５０）、ＢＹ
１６−８５３Ｂ（アミン当量２２００）以上東レダウコ
ーニングシリコーン株式会社製商品名などが市販品とし
て挙げられる。Embedded image Examples of such siloxane diamines include those represented by the following formula (5). Among them, amino-modified reactive silicone oils X-22-161AS (amine equivalent 450), which are dimethylsiloxane-based both terminal amines, and X-22
-161A (amine equivalent 840), X-22-161B
(Amine equivalent: 1500), trade names manufactured by Shin-Etsu Chemical Co., Ltd., BY16-853 (amine equivalent: 650), BY
16-853B (amine equivalent: 2200) or more Trade names of Dow Corning Toray Silicone Co., Ltd. are listed as commercial products.
【化５】 芳香族ジイソシアネートとして具体的には、４，４’−
ジフェニルメタンジイソシアネート（以下ＭＤＩと略
す）、２，４−トリレンジイソシアネート、２，６−ト
リレンジイソシアネート、ナフタレン−１，５−ジイソ
シアネート、２，４−トリレンダイマー等が例示でき
る。特にＭＤＩは、分子構造においてイソシアネート基
が離れており、ポリアミドイミドの分子中におけるアミ
ド基やイミド基の濃度が相対的に低くなり、溶解性が向
上するため好ましい。脂肪族又は脂環式ジイソシアネー
トとしては、ヘキサメチレンジイソシアネート、イソホ
ロンジイソシアネート、メチレンビス（シクロヘキシル
ジイソシアネート）等がある。非プロトン性極性溶媒と
して、ジメチルアセトアミド、ジメチルホルムアミド、
ジメチルスルホキシド、Ｎ−メチル−２−ピロリドン、
４−ブチロラクトン、スルホラン、シクロヘキサノン等
が例示できる。イミド化反応には、高温を要するため沸
点の高い、Ｎ−メチル−２−メチルピロリドン（以下Ｎ
ＭＰと略す）が、特に好ましい。これらの混合溶媒中に
含まれる水分量はＴＭＡが水和して生成するトリメリッ
ト酸により、充分に反応が進行せず、ポリマの分子量低
下の原因になるため０．２重量％以下で管理されている
ことが好ましい。また、本発明で使用する非プロトン性
極性溶媒は、特に制限されないが、芳香族環を３個以上
有するジアミンとシロキサンジアミン及び無水トリメリ
ット酸を合わせた重量の割合が、多いと無水トリメリッ
ト酸の溶解性が低下し充分な反応が行えなくなること
や、低いと工業的製造法として不利であることから、１
０重量％〜７０重量％の範囲になることが好ましい。水
と共沸可能な芳香族炭化水素として、ベンゼン、キシレ
ン、エチルベンゼン、トルエン等の芳香族炭化水素が例
示でき、特に沸点が比較的低く、作業環境上有害性の少
ないトルエンが好ましく、使用量は、非プロトン性極性
溶媒の０．１〜０．５重量比（１０〜５０重量％）の範
囲が好ましい。つぎに、前記（２）の方法により得られ
るシリコーン変性ポリアミドイミドについて説明する。 （２−２）シロキサン結合を有するジアミンを含むジア
ミン化合物として、前記した（５式）で示される化合物
がある。その他のジアミンは、前記したものが使用でき
る。 （２−３）トリカルボン酸クロライドとして、トリメリ
ット酸クロライド等がある。製造法は、良く知られた酸
クロライド法により製造することができる。つぎに、前
記（３）の方法により得られるシリコーン変性ポリアミ
ドイミドについて説明する。 （３−１）シロキサン結合を有するジイソシアネートを
含むジイソシアネート化合物として、前記（４式）で示
されるシロキサンジアミンに対応するジイソシアネート
化合物がある。その他のジイソシアネート化合物は、前
記したものを使用することができる。 （３−２）トリカルボン酸無水物として、無水トリメリ
ット酸等がある。製造法は、従来から良く知られたジア
ミン化合物とジイソシアネート化合物の反応により製造
することができる。Embedded image Specific examples of the aromatic diisocyanate include 4,4′-
Examples thereof include diphenylmethane diisocyanate (hereinafter abbreviated as MDI), 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, naphthalene-1,5-diisocyanate, and 2,4-tolylene dimer. In particular, MDI is preferable because the isocyanate groups are separated in the molecular structure, the concentration of the amide group or imide group in the molecule of the polyamideimide is relatively low, and the solubility is improved. Examples of the aliphatic or alicyclic diisocyanate include hexamethylene diisocyanate, isophorone diisocyanate, and methylene bis (cyclohexyl diisocyanate). As aprotic polar solvents, dimethylacetamide, dimethylformamide,
Dimethyl sulfoxide, N-methyl-2-pyrrolidone,
4-butyrolactone, sulfolane, cyclohexanone and the like can be exemplified. Since the imidation reaction requires a high temperature, N-methyl-2-methylpyrrolidone (hereinafter referred to as N
MP) is particularly preferred. The amount of water contained in these mixed solvents is controlled to 0.2% by weight or less because trimellitic acid generated by hydration of TMA does not sufficiently promote the reaction and causes a decrease in the molecular weight of the polymer. Is preferred. Further, the aprotic polar solvent used in the present invention is not particularly limited. However, if the weight ratio of the total of the diamine having three or more aromatic rings, the siloxane diamine and the trimellitic anhydride is large, trimellitic anhydride may be used. From the fact that the solubility of the compound decreases and a sufficient reaction cannot be performed.
It is preferable to be in the range of 0% by weight to 70% by weight. Examples of aromatic hydrocarbons that can be azeotroped with water include aromatic hydrocarbons such as benzene, xylene, ethylbenzene, and toluene. Particularly, toluene having a relatively low boiling point and less harmful to the working environment is preferable. And the aprotic polar solvent is preferably in the range of 0.1 to 0.5% by weight (10 to 50% by weight). Next, the silicone-modified polyamideimide obtained by the method (2) will be described. (2-2) As a diamine compound containing a diamine having a siloxane bond, there is a compound represented by the above formula (5). As the other diamines, those described above can be used. (2-3) Trimellitic chloride includes trimellitic chloride. It can be produced by a well-known acid chloride method. Next, the silicone-modified polyamideimide obtained by the method (3) will be described. (3-1) As a diisocyanate compound containing a diisocyanate having a siloxane bond, there is a diisocyanate compound corresponding to the siloxane diamine represented by the above formula (4). As the other diisocyanate compounds, those described above can be used. (3-2) Trimellitic anhydride includes trimellitic anhydride. The production method can be produced by a well-known reaction between a diamine compound and a diisocyanate compound.
【００１３】このような接続基板を作製するには、例え
ば、図２（ａ）に示すように、少なくとも、接続導体と
なる第１の金属層５１と、その第１の金属層５１と除去
条件の異なる第２の金属層５２からなる複合金属層５
の、第１の金属層５１を選択的に除去し、図２（ｂ）に
示すように、２層以上の導体回路１０１の接続する箇所
にのみ接続用導体３を形成し、図２（ｃ）に示すよう
に、その接続用導体３を埋めるように絶縁樹脂層２を形
成し、図２（ｄ）に示すように、接続用導体３が露出す
るように絶縁樹脂層２を研磨する。第１の金属層５１の
厚さは、接続用導体３を形成するので、それよりも厚く
しなければならず、その程度は、次の工程の絶縁樹脂層
２の研磨工程で第１の金属層５１が研磨除去される量に
応じて決めなければならない。したがって、第１の金属
層５１の厚さは、５〜１００μｍの範囲であることが好
ましい。厚さが５μｍ未満であると、接続しようとする
導体回路の距離が小さくなり、絶縁性が低下することが
あり、厚さが１００μｍを越えると、金属箔の不要な箇
所をエッチング除去するときの加工精度が低下し、好ま
しくない。より好ましくは、２０〜８０μｍの範囲であ
る。第２の金属層５２の厚さは、５〜１００μｍの範囲
であることが好ましく、厚さが５μｍ未満であると機械
的強度が低下し、第１の金属層５１を選択的にエッチン
グ除去したときに折れたり曲がりやすくなり、１００μ
ｍを越えても特に問題はないが、その後に第２の金属層
５２を全面に除去するときに、時間がかかり経済的でな
い。より好ましくは２０〜８０μｍの範囲である。In order to manufacture such a connection board, for example, as shown in FIG. 2A, at least a first metal layer 51 serving as a connection conductor, the first metal layer 51 and the removal conditions Composite metal layer 5 composed of different second metal layers 52
2B, the first metal layer 51 is selectively removed, and as shown in FIG. 2B, the connection conductors 3 are formed only at locations where two or more conductor circuits 101 are connected. 2), the insulating resin layer 2 is formed so as to fill the connecting conductor 3, and as shown in FIG. 2D, the insulating resin layer 2 is polished so that the connecting conductor 3 is exposed. Since the thickness of the first metal layer 51 forms the connection conductor 3, the thickness of the first metal layer 51 must be larger than the thickness of the first metal layer 51. It must be determined according to the amount by which the layer 51 is polished away. Therefore, the thickness of the first metal layer 51 is preferably in the range of 5 to 100 μm. When the thickness is less than 5 μm, the distance between the conductor circuits to be connected is reduced, and the insulation may be reduced. When the thickness is more than 100 μm, an unnecessary portion of the metal foil may be removed by etching. Processing accuracy is reduced, which is not preferable. More preferably, it is in the range of 20 to 80 μm. The thickness of the second metal layer 52 is preferably in the range of 5 to 100 μm. If the thickness is less than 5 μm, the mechanical strength is reduced, and the first metal layer 51 is selectively removed by etching. Sometimes breaks and bends easily, 100μ
Although there is no particular problem if it exceeds m, it takes time and is not economical to remove the second metal layer 52 over the entire surface thereafter. More preferably, it is in the range of 20 to 80 μm.
【００１４】さらには、図１（ａ）に示す接続基板を作
製するには、接続用導体３が露出するように絶縁樹脂層
２を研磨した後に、第２の金属層５２を全て除去すれば
よく、図１（ｂ）に示すような接続基板を作製するに
は、その第２の金属層５２を選択的に除去し、導体回路
１０１を形成することができる。Further, in order to manufacture the connection substrate shown in FIG. 1A, the insulating resin layer 2 is polished so that the connection conductor 3 is exposed, and then the entire second metal layer 52 is removed. In order to manufacture a connection substrate as shown in FIG. 1B, the second metal layer 52 can be selectively removed to form the conductor circuit 101.
【００１５】複合金属層が、第１の金属層５１と第２の
金属層５２とさらに第３の金属層５３からなるものであ
り、第２の金属層５２と第３の金属層５３の除去条件が
異なるものを用いることもできる。このようにする理由
としては、第１の金属層５１と第２の金属層５２のみで
複合金属層を構成するのが経済的でないからである。と
いうのも、第１の金属層５１には、経済的な理由から、
銅を用いるのが好ましく、その銅とエッチング除去条件
の異なる第２の金属層５２としては、ニッケルやその合
金を用いるのが好ましいが、ニッケルやその合金は銅に
比べて高価であり、銅である第１の金属層５１を選択的
にエッチング除去して接続導体３を形成したときに、そ
の支えとなる第２の金属層５２は、機械的強度が高くな
ければならず、従って厚い第２の金属層５２を必要とす
るが、高価な金属を大量に使用しなければならず、経済
的でない。そこで、エッチング除去条件の異なる第２の
金属層５２を薄くして、機械的強度を高めるために第３
の金属層５３を用いるものである。このような複合金属
層は、第２の金属層５２は薄い方がよく、０．０５〜５
μｍの範囲であることが好ましい。０．０５μｍ未満で
あると、ニッケルやその合金の層を形成するめっき膜に
析出欠陥があると薄いために十分にめっき膜で覆われな
いので、いわゆるピット（めっき欠け）が発生し、第１
の金属層５１を￥エッチング除去するときに、第３の金
属層５３も浸食されたり、そのエッチング液が残り、接
続の信頼性が低下するおそれがある。５μｍを越えても
工程上では支障がないが、材料の費用が高くなり、経済
的でない。第３の金属層５３の厚さは、５〜１００μｍ
の範囲であることが好ましく、厚さが５μｍ未満である
と機械的強度が低下し、第１の金属層５１を選択的にエ
ッチング除去したときに折れたり曲がりやすくなり、１
００μｍを越えても特に問題はないが、その後に第３の
金属層５３を全面に除去するときに、時間がかかり経済
的でない。より好ましくは２０〜８０μｍの範囲であ
る。The composite metal layer is composed of a first metal layer 51, a second metal layer 52, and a third metal layer 53. Removal of the second metal layer 52 and the third metal layer 53 Those having different conditions can be used. The reason for this is that it is not economical to form a composite metal layer only with the first metal layer 51 and the second metal layer 52. This is because, for economic reasons, the first metal layer 51
It is preferable to use copper, and it is preferable to use nickel or an alloy thereof as the second metal layer 52 having different etching removal conditions from copper. However, nickel or its alloy is more expensive than copper. When the connection conductor 3 is formed by selectively etching away a certain first metal layer 51, the second metal layer 52 serving as a support for the connection conductor 3 must have high mechanical strength. Is required, but a large amount of expensive metal must be used, which is not economical. Therefore, in order to increase the mechanical strength by reducing the thickness of the second metal layer 52 having different etching removal conditions,
Is used. In such a composite metal layer, it is preferable that the second metal layer 52 be thin,
It is preferably in the range of μm. When the thickness is less than 0.05 μm, so-called pits (chip missing) occur because the plating film forming the layer of nickel or an alloy thereof is not sufficiently covered with the plating film because it has a deposition defect and is thin.
When the metal layer 51 is removed by etching, the third metal layer 53 may be eroded or the etchant may remain, and the reliability of the connection may be reduced. If it exceeds 5 μm, there is no problem in the process, but the cost of the material is high and it is not economical. The thickness of the third metal layer 53 is 5 to 100 μm
When the thickness is less than 5 μm, the mechanical strength decreases, and the first metal layer 51 is easily broken or bent when selectively removed by etching.
Although there is no particular problem even if the thickness exceeds 00 μm, it takes time to remove the third metal layer 53 over the entire surface, which is not economical. More preferably, it is in the range of 20 to 80 μm.
【００１６】この３層の複合金属層を用いた場合、接続
用導体３が露出するように絶縁樹脂層２を研磨した後
に、第３の金属層５３を選択的に除去し、導体回路１０
２を形成することができる。また、接続用導体１が露出
するように絶縁樹脂層２を研磨した後に、第３の金属層
５３を全て除去することもできる。第３の金属層５３を
除去した後に、露出した第２の金属層５２を除去するこ
とができ、導体回路１０２を形成した場合には、導体回
路１０２でない箇所の第２の金属層５２を除去でき、第
３の金属層５３を全て除去したときには、第２の金属層
５２も全て除去することができる。When the three composite metal layers are used, the third metal layer 53 is selectively removed after the insulating resin layer 2 is polished so that the connection conductors 3 are exposed.
2 can be formed. After polishing the insulating resin layer 2 so that the connection conductor 1 is exposed, the third metal layer 53 can be entirely removed. After removing the third metal layer 53, the exposed second metal layer 52 can be removed. When the conductor circuit 102 is formed, the second metal layer 52 other than the conductor circuit 102 is removed. When all of the third metal layers 53 are removed, all of the second metal layers 52 can be removed.
【００１７】絶縁樹脂層２から接続用導体３が露出した
構造とするには、単に、絶縁樹脂層２を研磨するだけで
もよく、研磨のときの樹脂層の研磨量と金属の研磨量の
違いで樹脂層がよけいに研磨されることが多いので、簡
便である。さらには、接続用導体３が露出するように絶
縁樹脂層２を研磨した後に、露出した接続用導体３の表
面に導体を追加形成することもでき、露出部が大きくな
るので、その上に導体回路１０１や１０２を重ねたとき
に、接続用導体３が導体回路１０１，１０２に埋まり、
接続が強固に行われるので好ましい。また、接続用導体
３が露出するように絶縁樹脂層２を研磨した後に、露出
した接続用導体３の表面に、接触抵抗の小さい金属皮膜
３２を形成すれば、接続抵抗を小さくでき、より好まし
い。In order to obtain a structure in which the connection conductor 3 is exposed from the insulating resin layer 2, the insulating resin layer 2 may be simply polished, and the difference between the polished amount of the resin layer and the polished amount of the metal at the time of polishing. This is convenient because the resin layer is often polished away. Further, after the insulating resin layer 2 is polished so that the connection conductor 3 is exposed, a conductor can be additionally formed on the exposed surface of the connection conductor 3, and the exposed portion becomes large. When the circuits 101 and 102 are overlapped, the connection conductor 3 is buried in the conductor circuits 101 and 102,
This is preferable because the connection is made firmly. If the metal film 32 having a small contact resistance is formed on the exposed surface of the connecting conductor 3 after polishing the insulating resin layer 2 so that the connecting conductor 3 is exposed, the connection resistance can be reduced, which is more preferable. .
【００１８】本発明は、図３に示すように、上記に記載
の接続基板１と、少なくともその一方の面に形成された
接着絶縁層２０と、その接着絶縁層２０の表面に設けら
れた外層導体２１からなり、その外層導体２１が接続用
導体３に接続された多層配線板を提供する。この接着絶
縁層２０は、接続基板１の接続用導体３の露出した高さ
より薄くすることが好ましい。このときの接着絶縁層２
０には、前述の接続基板の絶縁基板と同じ樹脂を用いる
こともできるが、シリコーン変性ポリアミドイミドを用
いることもできる。その厚さは、５〜１００μｍの範囲
であることが好ましく、５μｍ未満では、絶縁樹脂を接
着強度が低下しない程度に均一な厚さに形成するのが困
難となり、１００μｍを越えると、接続用導体３の露出
部の形成が困難になる。より好ましくは、２０〜７０μ
ｍの範囲である。According to the present invention, as shown in FIG. 3, the connection board 1 described above, an adhesive insulating layer 20 formed on at least one surface thereof, and an outer layer provided on the surface of the adhesive insulating layer 20 Provided is a multilayer wiring board comprising a conductor, the outer layer conductor of which is connected to the connection conductor. This adhesive insulating layer 20 is preferably thinner than the exposed height of the connection conductor 3 of the connection substrate 1. At this time, the adhesive insulating layer 2
For 0, the same resin as the insulating substrate of the connection substrate described above can be used, but silicone-modified polyamideimide can also be used. The thickness is preferably in the range of 5 to 100 μm, and if it is less than 5 μm, it is difficult to form the insulating resin to a uniform thickness to the extent that the adhesive strength is not reduced. The formation of the exposed portion 3 becomes difficult. More preferably, 20-70μ
m.
【００１９】このような方法を用いて、外層導体２１を
回路の形状に加工すれば、多層配線板を製造することも
できる。さらには、外層導体２１に代えて、両面に回路
を有する基板や、その内部に内層回路を有する多層基板
を用いることができる。If the outer layer conductor 21 is processed into a circuit shape using such a method, a multilayer wiring board can be manufactured. Further, instead of the outer-layer conductor 21, a substrate having a circuit on both sides or a multilayer substrate having an inner-layer circuit therein can be used.
【００２０】前述の接続基板を用いて、半導体パッケー
ジ用基板とすることができ、また、前述の多層配線板を
用いて、半導体パッケージ用基板とすることもできる。
さらには、半導体チップを搭載する箇所にキャビティを
有するものであってもよい。A semiconductor package substrate can be formed by using the above-described connection substrate, or a semiconductor package substrate can be formed by using the above-described multilayer wiring board.
Further, the semiconductor device may have a cavity at a position where the semiconductor chip is mounted.
【００２１】このような半導体パッケージは、前述の方
法を用いて製造することができ、さらに、加熱・加圧し
て積層一体化する工程の後に、半導体チップを搭載する
箇所にキャビティを形成する工程を設けてもよい。Such a semiconductor package can be manufactured by using the above-described method, and further includes a step of forming a cavity at a position where a semiconductor chip is to be mounted after a step of heating and pressurizing to integrate the layers. It may be provided.
【００２２】前述の接続基板、多層配線板、及び半導体
パッケージ用基板を用いて、半導体パッケージとするこ
とができ、このような半導体パッケージは、前述の方法
を用いて製造することができ、半導体チップを搭載する
工程を設けてもよく、また、半導体チップと外層回路と
を接続する工程を設けてもよい。さらには、半導体チッ
プを樹脂で封止する工程を設けてもよい。A semiconductor package can be formed by using the connection board, the multilayer wiring board, and the semiconductor package substrate described above. Such a semiconductor package can be manufactured by using the above-described method. May be provided, or a step of connecting the semiconductor chip and the outer layer circuit may be provided. Further, a step of sealing the semiconductor chip with a resin may be provided.
【００２３】[0023]
【実施例】実施例１ 図４（ａ）に示すように、第１の金属層５１が厚さ３０
μｍの銅であり、第２の金属層５２が厚さ０．２μｍの
ニッケルであり、第３の金属層５３が厚さ７０μｍの銅
からなる複合金属層５を準備し、図４（ｂ）に示すよう
に、第１の金属層５１の表面に、接続用導体３の形状に
エッチングレジスト６を形成し、図４（ｃ）に示すよう
に、ニッケルを浸食しないエッチング液であるアルカリ
エッチングＡプロセス液（メルストリップ社製、商品
名）をスプレー噴霧して、第１の金属層５１を選択的に
エッチング除去して、接続用導体３を形成した。この時
のエッチングレジスト６には、レジスト４０１ｙ２５
（日本合成化学工業株式会社製、商品名）を用い、複合
金属箔５に、ロール温度１１０℃、ロール速度は０．６
ｍ／ｍｉｎの条件でレジストをラミネートし、積算露光
量約８０ｍＪ／ｃｍ2の露光条件で焼き付け、炭酸ナト
リウム溶液で現像し、レジストの密着を確実なものとす
るために２００ｍＪ／ｃｍ2で後露光した。第１の金属
層５１を選択的にエッチング除去して接続用導体３を形
成した後、水酸化ナトリウム溶液でエッチングレジスト
６を剥離・除去した。次に、図４（ｄ）に示すように、
このようにして作製した接続用導体３付き複合金属箔
の、接続用導体３の側に、絶縁樹脂層２として、加圧成
形後の厚さが４５μｍとなる、ガラス不織布にエポキシ
樹脂を含浸させたプリプレグであるＥ６７９−Ｐ（日立
化成工業株式会社製、商品名）を重ね、さらにその絶縁
樹脂層２の表面を平滑にするために、厚さ１８μｍの銅
箔１１を、その粗化されていない側の面が絶縁樹脂層２
に接するように重ね、１８５℃の温度と、４ＭＰａの圧
力を、４０分間加えて、加熱・加圧して積層一体化し、
厚さ１８μｍの銅箔１１を手で剥離した。その後に、図
４（ｅ）に示すように、絶縁樹脂層２を、水溶性オリー
ブオイルおよびエチレングリコールを主成分とし、径が
３〜６μｍのダイアモンド粒子を混合した砥粒液で、研
磨して、接続用導体３を露出させた。この後、図４
（ｆ）に示すように、第３の金属層５３を、第１の金属
層５１と同じエッチング液で全面にエッチング除去し、
さらに、ニッケルのエッチング液であるメルストリップ
Ｎ９５０（メルテックス社製、商品名）を用いて、第２
の金属層５２をエッチング除去し、接続用導体３が露出
した接続基板１を作製した。EXAMPLE 1 As shown in FIG. 4A, a first metal layer 51 has a thickness of 30 mm.
The composite metal layer 5 made of copper having a thickness of μm, the second metal layer 52 being nickel having a thickness of 0.2 μm, and the third metal layer 53 being made of copper having a thickness of 70 μm was prepared. As shown in FIG. 4, an etching resist 6 is formed on the surface of the first metal layer 51 in the shape of the connection conductor 3, and as shown in FIG. The first metal layer 51 was selectively etched away by spraying a process liquid (trade name, manufactured by Merstrip Co., Ltd.) to form the connection conductor 3. At this time, the etching resist 6 has a resist 401y25.
(Trade name, manufactured by Nippon Synthetic Chemical Industry Co., Ltd.), a roll temperature of 110 ° C. and a roll speed of 0.6 were applied to the composite metal foil 5.
Laminate the resist under the conditions of m / min, bake it under the exposure condition of the integrated exposure amount of about 80 mJ / cm 2 , develop with sodium carbonate solution, and post-exposure at 200 mJ / cm 2 to ensure the close contact of the resist. did. After the first metal layer 51 was selectively etched away to form the connection conductor 3, the etching resist 6 was peeled and removed with a sodium hydroxide solution. Next, as shown in FIG.
On the composite metal foil with the connecting conductor 3 produced in this way, on the side of the connecting conductor 3, an insulating resin layer 2 is impregnated with epoxy resin into a glass nonwoven fabric having a thickness of 45 μm after pressure molding. E679-P (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is a prepreg, and a copper foil 11 having a thickness of 18 μm is roughened to smooth the surface of the insulating resin layer 2. The surface on the other side is the insulating resin layer 2
And a pressure of 185 ° C. and a pressure of 4 MPa are applied for 40 minutes, and then heated and pressed to integrate the layers,
The copper foil 11 having a thickness of 18 μm was peeled by hand. Thereafter, as shown in FIG. 4 (e), the insulating resin layer 2 is polished with an abrasive liquid in which diamond particles having a diameter of 3 to 6 μm containing water-soluble olive oil and ethylene glycol as main components are mixed. Then, the connection conductor 3 was exposed. After this, FIG.
As shown in (f), the third metal layer 53 is etched and removed over the entire surface with the same etchant as the first metal layer 51,
Further, using a Melstrip N950 (trade name, manufactured by Meltex Co., Ltd.) which is a nickel etching solution,
The metal layer 52 was removed by etching to produce the connection substrate 1 with the connection conductor 3 exposed.
【００２４】実施例２ 実施例１の接続用導体３が露出するように絶縁樹脂層を
研磨した後に、第３の金属層５３の表面に、めっきレジ
スト１２を形成し、無電解めっきによって、図５（ａ）
に示すように、導体回路１０１を形成した接続基板１を
作製した。絶縁層２には、以下の方法によって作成した
ポリアミドイミドのフィルムを用いた。環流冷却器を連
結したコック付き２５ｍｌの水分定量受器、温度計、撹
拌器を備えた１リットルのセパラブルフラスコに芳香族
環を３個以上有するジアミンとしてＢＡＰＰ（２，２−
ビス［４−（４−アミノフェノキシ）フェニル］プロパ
ン）６５．７ｇ（０．１６モル）、シロキサンジアミン
として反応性シリコンオイルＸ−２２−１６１ＡＳ（信
越化学工業株式会社製商品名、アミン当量４１６）３
３．３ｇ（０．０４モル）、ＴＭＡ（無水トリメリット
酸）８０．７ｇ（０．４２モル）を、非プロトン性極性
溶媒としてＮＭＰ（Ｎ−メチル−２−ピロリドン）５６
０ｇを仕込み、８０℃で３０分間撹拌した。そして水と
共沸可能な芳香族炭化水素としてトルエン１００ｍｌを
投入してから温度を上げ約１６０℃で２時間環流させ
た。水分定量受器に水が約７．２ｍｌ以上たまっている
こと、水の流出が見られなくなっていることを確認し、
水分定量受器にたまっている流出液を除去しながら、約
１９０℃まで温度を上げて、トルエンを除去した。その
後、溶液を室温に戻し、芳香族ジイソシアネートとして
ＭＤＩ（４，４’−ジフェニルメタンジイソシアネー
ト）６０．１ｇ（０．２４ｍｏｌ）を投入し、１９０℃
で２時間反応させた。反応終了後、シロキサン含有ポリ
アミドイミドのＮＭＰ溶液を得た。この溶液ワニスをガ
ラス板に塗布し１５０℃で３０分乾燥した後、フィルム
をガラス板から剥がして、さらに１８０℃で１時間加熱
し、厚さ約４０μｍのシロキサン含有ポリアミドイミド
のフィルムを得た。Embodiment 2 After polishing the insulating resin layer so that the connecting conductor 3 of Embodiment 1 is exposed, a plating resist 12 is formed on the surface of the third metal layer 53, and electroless plating is performed. 5 (a)
As shown in (1), the connection substrate 1 on which the conductor circuit 101 was formed was manufactured. As the insulating layer 2, a polyamide-imide film prepared by the following method was used. BAPP (2,2-diamine as a diamine having three or more aromatic rings was placed in a 1-liter separable flask equipped with a faucet connected to a reflux condenser with a 25 ml water content receiver, a thermometer and a stirrer.
Bis [4- (4-aminophenoxy) phenyl] propane) 65.7 g (0.16 mol), reactive silicone oil X-22-161AS as siloxane diamine (trade name, amine equivalent 416, manufactured by Shin-Etsu Chemical Co., Ltd.) 3
3.3 g (0.04 mol) and 80.7 g (0.42 mol) of TMA (trimellitic anhydride) were added to NMP (N-methyl-2-pyrrolidone) 56 as an aprotic polar solvent.
0 g was charged and stirred at 80 ° C. for 30 minutes. Then, 100 ml of toluene was charged as an aromatic hydrocarbon capable of azeotropic distillation with water, and then the temperature was increased and the mixture was refluxed at about 160 ° C. for 2 hours. Make sure that about 7.2 ml of water has accumulated in the receiver for water content and that no outflow of water has been observed.
The temperature was increased to about 190 ° C. while removing the effluent remaining in the water content measuring receiver to remove toluene. Thereafter, the solution was returned to room temperature, and 60.1 g (0.24 mol) of MDI (4,4′-diphenylmethane diisocyanate) was charged as an aromatic diisocyanate, and the solution was heated at 190 ° C.
For 2 hours. After completion of the reaction, an NMP solution of the siloxane-containing polyamideimide was obtained. The solution varnish was applied to a glass plate and dried at 150 ° C. for 30 minutes. Then, the film was peeled off from the glass plate and further heated at 180 ° C. for 1 hour to obtain a siloxane-containing polyamideimide film having a thickness of about 40 μm.
【００２５】実施例３ 実施例１の接続用導体３が露出するように絶縁樹脂層２
を研磨した後に、露出した接続用導体３の表面に、無電
解銅めっき液であるＬ−５９めっき液（日立化成工業株
式会社製、商品名）を用いて、図５（ｂ）に示すよう
に、厚さ５μｍの導体１３を追加形成した。Embodiment 3 The insulating resin layer 2 is so formed that the connection conductor 3 of Embodiment 1 is exposed.
After polishing, the exposed surface of the connecting conductor 3 was coated with an L-59 plating solution (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is an electroless copper plating solution, as shown in FIG. Then, a conductor 13 having a thickness of 5 μm was additionally formed.
【００２６】実施例４ 実施例１の接続用導体３が露出するように絶縁樹脂層２
を研磨した後に、露出した接続用導体３の表面に、図５
（ｃ）に示すように、接触抵抗の小さい金属皮膜１４と
して、厚さ５μｍのニッケル下地めっきと、厚さ０．３
μｍの金めっきを形成した。Embodiment 4 The insulating resin layer 2 is formed so that the connection conductor 3 of Embodiment 1 is exposed.
After polishing, the exposed surface of the connecting conductor 3 is
As shown in (c), as the metal film 14 having a small contact resistance, a nickel base plating with a thickness of 5 μm and a thickness of 0.3
A gold plating of μm was formed.
【００２７】実施例５ 実施例１で作製した接続基板１の露出した接続用導体３
の両面に、接着絶縁層７として、厚さ１０μｍのエポキ
シ系接着剤１５と、厚さ１８μｍの銅箔を重ね、１８０
℃の温度と、２ＭＰａの圧力を加えて、加熱・加圧して
積層一体化し、銅箔の不要な箇所を、選択的にエッチン
グ除去して外層回路９を形成し、図５（ｄ）に示すよう
に、配線板を作製した。Embodiment 5 The exposed connection conductor 3 of the connection board 1 manufactured in Embodiment 1.
On both sides of the substrate, an epoxy-based adhesive 15 having a thickness of 10 μm and a copper foil having a thickness of 18 μm are laminated as the adhesive insulating layer 7,
A temperature of 2 ° C. and a pressure of 2 MPa are applied, and the laminate is integrated by heating and pressurizing, and unnecessary portions of the copper foil are selectively removed by etching to form an outer layer circuit 9, as shown in FIG. Thus, a wiring board was manufactured.
【００２８】実施例６ 実施例１で作製した接続基板１の露出した接続用導体３
の表面に、実施例５と同じエポキシ系接着剤１５と、回
路導体９１を有する外層基板９２を重ね、180℃の温度
と、4.5ＭＰａの圧力を加えて、加熱・加圧して積層一
体化して、図５（ｅ）に示すように、多層配線板を作製
した。このときの外層基板９２は、厚さ０．１ｍｍのガ
ラス布にエポキシ樹脂を含浸させたプリプレグの両面に
厚さ１８μｍの銅箔を重ねて、加熱・加圧して積層一体
化した両面銅張り積層板に、穴をあけ、薄く無電解銅め
っきし、厚さ２５μｍに電解銅めっきした後に、不要な
銅部分を、レジストを形成して、選択的にエッチング除
去した両面回路板を用いた。Embodiment 6 The exposed connection conductor 3 of the connection board 1 manufactured in Embodiment 1.
The same epoxy adhesive 15 as in Example 5 and the outer layer substrate 92 having the circuit conductors 91 are overlaid on the surface of the substrate, and a temperature of 180 ° C. and a pressure of 4.5 MPa are applied, and the layers are integrated by heating and pressing. As shown in FIG. 5E, a multilayer wiring board was manufactured. At this time, the outer layer substrate 92 was formed by laminating a copper foil of 18 μm thickness on both sides of a prepreg impregnated with epoxy resin in a glass cloth of 0.1 mm thickness, and heating and pressing to laminate and integrate the double-sided copper-clad laminate. A double-sided circuit board was used in which a hole was made in the board, electroless copper plating was thinly performed, and electrolytic copper plating was performed to a thickness of 25 μm. Then, unnecessary copper portions were formed with a resist and selectively etched away.
【００２９】実施例７ 実施例１で作製した接続基板１の露出した接続用導体３
の一方の面にめっきレジスト１２を形成して無電解めっ
きで回路導体９１を形成し、他方の面には、実施例５と
同じエポキシ系接着剤１５と、外層基板９３を重ね、１
８０℃の温度と、４．５ＭＰａの圧力を加えて、加熱・
加圧して積層一体化し、外層基板９３の外層回路９５と
接続し、図５（ｆ）に示すように、多層配線板を作製し
た。このときの外層基板９２は、厚さ０．１ｍｍのガラ
ス布にエポキシ樹脂を含浸させたプリプレグの両面に厚
さ１８μｍの銅箔を重ねて、加熱・加圧して積層一体化
した両面銅張り積層板の、バイアホールを形成する箇所
の銅箔のみをエッチング除去して開口部を形成し、その
開口部に、レーザ加工機を用いて、照射エネルギ１００
ｍＪ／ｃｍ2、パルス幅５０μｓｅｃ、ショット数５シ
ョット／ｓｅｃの条件で穴あけを行い、過マンガン酸溶
液でスミア処理し、無電解めっきで厚さ２０μｍのめっ
きを行って、両面の銅箔を接続し、その銅箔の不要な箇
所を選択的にエッチング除去して、外層回路９４を形成
した。Embodiment 7 The exposed connection conductor 3 of the connection board 1 manufactured in Embodiment 1.
A plating resist 12 is formed on one surface, and a circuit conductor 91 is formed by electroless plating. On the other surface, the same epoxy-based adhesive 15 as in Example 5 and an outer layer substrate 93 are laminated.
Applying a temperature of 80 ° C and a pressure of 4.5 MPa,
The laminate was integrated by applying pressure, and connected to the outer layer circuit 95 of the outer layer substrate 93 to produce a multilayer wiring board as shown in FIG. At this time, the outer layer substrate 92 was formed by laminating a copper foil of 18 μm thickness on both sides of a prepreg impregnated with epoxy resin in a glass cloth of 0.1 mm thickness, and heating and pressing to laminate and integrate the double-sided copper-clad laminate. An opening is formed by etching away only the copper foil at a portion of the plate where a via hole is to be formed, and an irradiation energy of 100 mm is formed in the opening using a laser processing machine.
Drilling is performed under the conditions of mJ / cm 2 , pulse width of 50 μsec, number of shots of 5 shots / sec, smear treatment with a permanganate solution, electroless plating to a thickness of 20 μm, and connection of copper foil on both sides Then, unnecessary portions of the copper foil were selectively removed by etching to form an outer layer circuit 94.
【００３０】実施例８ 実施例７で作製した多層配線板に、半導体チップを搭載
し、ワイヤボンディングで外層回路９５と半導体チップ
を接続し、エポキシ樹脂で半導体チップと、ワイヤボン
ディングした箇所とを封止し、半導体パッケージとし
た。Example 8 A semiconductor chip is mounted on the multilayer wiring board prepared in Example 7, the outer layer circuit 95 and the semiconductor chip are connected by wire bonding, and the semiconductor chip and the portion where the wire bonding is performed are sealed with epoxy resin. To make a semiconductor package.
【００３１】実施例９ 実施例７の片面に回路９１を形成した後に、半導体チッ
プを搭載する箇所に、ルータで開口部を形成し、キャビ
ティとし、外層回路９５を形成した後に、そのキャビテ
ィ部分に半導体チップを貼り付け、ワイヤボンディング
で外層回路９５と半導体チップを接続し、エポキシ樹脂
で半導体チップと、ワイヤボンディングした箇所とを封
止し、半導体パッケージとした。Example 9 After forming the circuit 91 on one side of Example 7, an opening is formed by a router at a place where a semiconductor chip is to be mounted, a cavity is formed, and an outer layer circuit 95 is formed. The semiconductor chip was attached, the outer layer circuit 95 and the semiconductor chip were connected by wire bonding, and the semiconductor chip and the portion where the wire bonding was performed were sealed with epoxy resin to obtain a semiconductor package.
【００３２】[0032]
【発明の効果】以上に説明したように、本発明によっ
て、精度に優れ、強度に優れ、接続信頼性に優れ、かつ
必要な箇所のみの接続の行える接続基板とその接続基板
を用いた多層配線板と半導体パッケージ用基板と半導体
パッケージ並びに効率よくこれらを製造する方法を提供
することができる。As described above, according to the present invention, a connection board having excellent accuracy, excellent strength, excellent connection reliability, and capable of connecting only required portions, and a multilayer wiring using the connection board are provided. It is possible to provide a plate, a substrate for a semiconductor package, a semiconductor package, and a method for efficiently manufacturing them.
【図面の簡単な説明】[Brief description of the drawings]
【図１】（ａ）〜（ｄ）は、それぞれ本発明の実施例を
説明するための断面図である。FIGS. 1A to 1D are cross-sectional views illustrating an embodiment of the present invention.
【図２】（ａ）〜（ｄ）は、本発明の一実施例の工程を
説明するための断面図である。FIGS. 2A to 2D are cross-sectional views illustrating a process according to an embodiment of the present invention.
【図３】本発明の他の実施例を示す断面図である。FIG. 3 is a sectional view showing another embodiment of the present invention.
【図４】（ａ）〜（ｆ）は、本発明の他の実施例を示す
各工程における断面図である。FIGS. 4A to 4F are cross-sectional views in respective steps showing another embodiment of the present invention.
【図５】（ａ）〜（ｆ）は、それぞれ本発明の他の実施
例を示す断面図である。FIGS. 5A to 5F are cross-sectional views showing other examples of the present invention.
１．接続基板 ２．絶縁樹脂層 ２０．接着絶縁層 ２１．外層導体 ３．接続用導体 ３２．接触抵抗の小さい金属皮膜 ５．複合金属層 ５１．第１の金属層５１ ５２．第２の金属層 ５３．第３の金属層５３ ６．エッチングレジスト １０１．導体回路 １０２．導体回路 1. Connection board 2. Insulating resin layer 20. Adhesive insulating layer 21. Outer layer conductor 3. Connection conductor 32. 4. Metal film with low contact resistance Composite metal layer 51. First metal layer 51 52. Second metal layer 53. 5. third metal layer 53 Etching resist 101. Conductor circuit 102. Conductor circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/14 Ｈ０１Ｌ 23/14 Ｒ (72)発明者 竹内 一雅 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 Ｆターム(参考） 5E346 CC10 EE09 FF45 (54)【発明の名称】 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並び に接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製 造方法と半導体パッケージの製造方法──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/14 H01L 23/14 R (72) Inventor Kazumasa Takeuchi 1500 Ogawa Ogawa, Shimodate City, Ibaraki Prefecture Hitachi Chemical F-term (reference) in Industrial Research Institute, Ltd. 5E346 CC10 EE09 FF45 (54) [Title of the Invention] Connection board, multilayer wiring board using the connection board, semiconductor package board, semiconductor package, and method of manufacturing connection board , Method for manufacturing multilayer wiring board using the method, method for manufacturing semiconductor package substrate, and method for manufacturing semiconductor package
Claims (37)
て、絶縁樹脂層と接続用導体からなり、その接続用導体
が、２層以上の導体回路の接続する箇所にのみ絶縁樹脂
層を厚さ方向に貫くように形成され、絶縁樹脂層の少な
くとも一方の面から露出している接続基板。1. A substrate for connecting two or more layers of conductor circuits, comprising an insulating resin layer and a connection conductor, wherein the connection conductors are provided only at locations where the two or more layers of conductor circuits are connected. Is formed so as to penetrate in the thickness direction, and is exposed from at least one surface of the insulating resin layer.
請求項１に記載の接続基板。2. The connection board according to claim 1, wherein a conductive circuit is provided on one surface of the insulating resin layer.
接続基板。3. The connection board according to claim 2, wherein the conductor circuit is a metal layer.
いる請求項１に記載の接続基板。4. The connection board according to claim 1, wherein the connection conductor is exposed on both surfaces of the insulating resin layer.
小さい金属で覆われている請求項１〜４のうちいずれか
に記載の接続基板。5. The connection board according to claim 1, wherein the exposed portion of the connection conductor is covered with a metal having low contact resistance.
イミドである請求項１〜５のうちいずれかに記載の接続
基板。6. The connection board according to claim 1, wherein the insulating resin layer is a silicone-modified polyamideimide.
と、その第１の金属層と除去条件の異なる第２の金属層
からなる複合金属層の、第１の金属層を選択的に除去
し、２層以上の導体回路の接続する箇所にのみ接続用導
体を形成し、その接続用導体を埋めるように絶縁樹脂層
を形成し、接続用導体が露出するように絶縁樹脂層を研
磨する工程を有する接続基板の製造方法。7. At least a first metal layer of a composite metal layer comprising a first metal layer serving as a connection conductor and a second metal layer having different removal conditions from the first metal layer is selectively formed. Remove, form a connecting conductor only at the point where two or more conductive circuits are connected, form an insulating resin layer to fill the connecting conductor, and polish the insulating resin layer so that the connecting conductor is exposed A method for manufacturing a connection substrate, comprising the steps of:
研磨した後に、第２の金属層を選択的に除去し、導体回
路を形成する工程を有する請求項７に記載の接続基板の
製造方法。8. The connection board according to claim 7, further comprising a step of selectively removing the second metal layer after polishing the insulating resin layer so that the connection conductor is exposed, thereby forming a conductor circuit. Production method.
研磨した後に、第２の金属層を全て除去する工程を有す
る請求項７に記載の接続基板の製造方法。9. The method for manufacturing a connection board according to claim 7, further comprising the step of removing the entire second metal layer after polishing the insulating resin layer so that the connection conductor is exposed.
属層とさらに第３の金属層からなるものであり、第２の
金属層と第３の金属層の除去条件が異なるものを用いる
請求項７に記載の接続基板の製造方法。10. A composite metal layer comprising a first metal layer, a second metal layer, and a third metal layer, wherein conditions for removing the second metal layer and the third metal layer are different. The method for manufacturing a connection substrate according to claim 7, wherein a substrate is used.
を研磨した後に、第３の金属層を選択的に除去し、導体
回路を形成する工程を有する請求項１０に記載の接続基
板の製造方法。11. The connecting board according to claim 10, further comprising a step of selectively removing the third metal layer after polishing the insulating resin layer so that the connecting conductor is exposed, thereby forming a conductive circuit. Production method.
を研磨した後に、第３の金属層を全て除去する工程を有
する請求項１０に記載の接続基板の製造方法。12. The method for manufacturing a connection substrate according to claim 10, further comprising the step of removing the entire third metal layer after polishing the insulating resin layer so that the connection conductor is exposed.
第２の金属層を除去する請求項１１または１２に記載の
接続基板の製造方法。13. The method according to claim 11, wherein the exposed second metal layer is removed after removing the third metal layer.
を研磨した後に、露出した接続用導体の表面に導体を追
加形成する工程を有する請求項７〜１３のうちいずれか
に記載した接続基板の製造方法。14. The connection according to claim 7, further comprising the step of polishing the insulating resin layer so that the connection conductor is exposed, and then additionally forming a conductor on the exposed surface of the connection conductor. Substrate manufacturing method.
を研磨した後に、露出した接続用導体の表面に、接触抵
抗の小さい金属皮膜を形成する工程を有する請求項７〜
１４のうちいずれかに記載の接続基板の製造方法。15. The method according to claim 7, further comprising, after polishing the insulating resin layer so that the connection conductor is exposed, forming a metal film having low contact resistance on the exposed surface of the connection conductor.
15. The method for manufacturing a connection board according to any one of 14.
続基板と、少なくともその一方の面に形成された接着絶
縁層と、その接着絶縁層の表面に設けられた外層導体か
らなり、その外層導体が接続用導体に接続された多層配
線板。16. A connecting substrate according to claim 1, comprising an adhesive insulating layer formed on at least one surface thereof, and an outer conductor provided on a surface of the adhesive insulating layer. A multilayer wiring board whose outer layer conductor is connected to a connection conductor.
ドイミドである請求項１６に記載の多層配線板。17. The multilayer wiring board according to claim 16, wherein the adhesive insulating layer is a silicone-modified polyamideimide.
方法を用いる多層配線板の製造方法。18. A method for manufacturing a multilayer wiring board using the method according to any one of claims 7 to 15.
を研磨した後に、露出した接続用導体の表面に、接着絶
縁層と金属箔を重ね、加熱・加圧して積層一体化する工
程を有する請求項１８に記載の多層配線板の製造方法。19. A step of polishing the insulating resin layer so that the connecting conductor is exposed, and then superposing the adhesive insulating layer and the metal foil on the exposed surface of the connecting conductor, and heating and pressurizing to laminate and integrate. The method for manufacturing a multilayer wiring board according to claim 18, comprising:
を研磨した後に、露出した接続用導体の表面に、接着絶
縁層と回路導体を有する外層基板を重ね、加熱・加圧し
て積層一体化する工程を有する請求項１８または１９に
記載の多層配線板の製造方法。20. After polishing the insulating resin layer so that the connecting conductor is exposed, an outer layer substrate having an adhesive insulating layer and a circuit conductor is superimposed on the exposed surface of the connecting conductor, and heated and pressed to form an integrated laminate. 20. The method for manufacturing a multilayer wiring board according to claim 18 or 19, further comprising the step of:
路を有し、他方の面に金属箔を有する基板を用いる請求
項２０に記載の多層配線板の製造方法。21. The method for manufacturing a multilayer wiring board according to claim 20, wherein a substrate having a conductor circuit on one surface of the insulating layer and a metal foil on the other surface is used as the outer layer substrate.
有する基板を用いる請求項２０に記載の多層配線板の製
造方法。22. The method for manufacturing a multilayer wiring board according to claim 20, wherein a substrate having conductive circuits on both sides of an insulating layer is used as the outer layer substrate.
アホールを有する基板を用いる請求項２０〜２２のうち
いずれかに記載の多層配線板の製造方法。23. The method for manufacturing a multilayer wiring board according to claim 20, wherein a substrate having via holes for connecting conductors on both surfaces is used as the outer layer substrate.
する基板を用いる請求項２２に記載の多層配線板の製造
方法。24. The method for manufacturing a multilayer wiring board according to claim 22, wherein a substrate having an inner layer circuit inside the substrate is used as the outer layer substrate.
ドイミドを用いる請求項１９〜２４のうちいずれかに記
載の多層配線板の製造方法。25. The method according to claim 19, wherein a silicone-modified polyamideimide is used for the adhesive insulating layer.
に、外層回路を形成する工程を有する請求項１９〜２５
のうちいずれかに記載の多層配線板の製造方法。26. The method according to claim 19, further comprising the step of forming an outer layer circuit after the step of heating and pressurizing to laminate and integrate.
The method for producing a multilayer wiring board according to any one of the above.
続基板を用いた半導体パッケージ用基板。27. A substrate for a semiconductor package using the connection substrate according to claim 1.
の多層配線板を用いた半導体パッケージ用基板。A semiconductor package substrate using the multilayer wiring board according to any one of claims 16 to 18.
ィを有する請求項２７または２８に記載の半導体パッケ
ージ用基板。29. The semiconductor package substrate according to claim 27, wherein the substrate has a cavity at a position where the semiconductor chip is mounted.
うちいずれかに記載の方法を用いる半導体パッケージ用
基板の製造方法。30. A method of manufacturing a substrate for a semiconductor package using the method according to any one of claims 7 to 15 and 19 to 26.
に、半導体チップを搭載する箇所にキャビティを形成す
る工程を有する請求項３０に記載の半導体パッケージ用
基板の製造方法。31. The method for manufacturing a semiconductor package substrate according to claim 30, further comprising a step of forming a cavity at a location where the semiconductor chip is mounted after the step of heating and pressurizing to laminate and integrate.
続基板、請求項１６〜１８のうちいずれかに記載の多層
配線板、及び請求項２７〜２９のうちいずれかに記載の
半導体パッケージ用基板を用いた半導体パッケージ。32. A connection board according to any one of claims 1 to 6, a multilayer wiring board according to any one of claims 16 to 18, and a semiconductor according to any one of claims 27 to 29. A semiconductor package using a package substrate.
載の半導体パッケージ。33. The semiconductor package according to claim 32, wherein a semiconductor chip is mounted.
求項３０、及び請求項３１のうちいずれかに記載の方法
を用いる半導体パッケージの製造方法。34. A method of manufacturing a semiconductor package using the method according to any one of claims 7 to 18, 19 to 26, 30 and 31.
求項３４に記載の半導体パッケージの製造方法。35. The method according to claim 34, further comprising the step of mounting a semiconductor chip.
程を有する請求項３５に記載の半導体パッケージの製造
方法。36. The method of manufacturing a semiconductor package according to claim 35, further comprising a step of connecting the semiconductor chip to an outer layer circuit.
する請求項３５または３６に記載の半導体パッケージの
製造方法。37. The method according to claim 35, further comprising the step of sealing the semiconductor chip with a resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233225A JP2002050870A (en) | 2000-08-01 | 2000-08-01 | Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233225A JP2002050870A (en) | 2000-08-01 | 2000-08-01 | Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050870A true JP2002050870A (en) | 2002-02-15 |
Family
ID=18725776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233225A Pending JP2002050870A (en) | 2000-08-01 | 2000-08-01 | Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050870A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1545176A1 (en) * | 2002-08-19 | 2005-06-22 | Taiyo Yuden Co., Ltd. | Multilayer printed wiring board and production method therefor |
| JP2014512695A (en) * | 2011-04-21 | 2014-05-22 | テセラ インコーポレイテッド | Interposer with molded low CTE dielectric |
| US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
| US10748840B2 (en) | 2008-05-09 | 2020-08-18 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291744A (en) * | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | Manufacture of multilayer interconnection board and insulating board with multilayer metal layer |
| JPH06326438A (en) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | Single-layer wiring unit, multilayer circuit wiring board, and manufacture thereof |
| JPH0936551A (en) * | 1995-05-15 | 1997-02-07 | Ibiden Co Ltd | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof |
| JPH10163361A (en) * | 1996-11-27 | 1998-06-19 | Kyocera Corp | Manufacture of wiring board |
| JPH11163207A (en) * | 1997-12-01 | 1999-06-18 | Hitachi Chem Co Ltd | Manufacture of semiconductor chip mounting substrate and semiconductor device |
| JPH11204939A (en) * | 1998-01-08 | 1999-07-30 | Hitachi Ltd | Multilayer circuit board and manufacture thereof |
| JPH11274736A (en) * | 1998-03-20 | 1999-10-08 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture thereof |
| JP2000174404A (en) * | 1998-12-09 | 2000-06-23 | Matsushita Electric Ind Co Ltd | Circuit-board connecting material, its manufacture, and manufacture of multilayer circuit board using the connecting material |
-
2000
- 2000-08-01 JP JP2000233225A patent/JP2002050870A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291744A (en) * | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | Manufacture of multilayer interconnection board and insulating board with multilayer metal layer |
| JPH06326438A (en) * | 1993-05-13 | 1994-11-25 | Nitto Denko Corp | Single-layer wiring unit, multilayer circuit wiring board, and manufacture thereof |
| JPH0936551A (en) * | 1995-05-15 | 1997-02-07 | Ibiden Co Ltd | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof |
| JPH10163361A (en) * | 1996-11-27 | 1998-06-19 | Kyocera Corp | Manufacture of wiring board |
| JPH11163207A (en) * | 1997-12-01 | 1999-06-18 | Hitachi Chem Co Ltd | Manufacture of semiconductor chip mounting substrate and semiconductor device |
| JPH11204939A (en) * | 1998-01-08 | 1999-07-30 | Hitachi Ltd | Multilayer circuit board and manufacture thereof |
| JPH11274736A (en) * | 1998-03-20 | 1999-10-08 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture thereof |
| JP2000174404A (en) * | 1998-12-09 | 2000-06-23 | Matsushita Electric Ind Co Ltd | Circuit-board connecting material, its manufacture, and manufacture of multilayer circuit board using the connecting material |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1545176A1 (en) * | 2002-08-19 | 2005-06-22 | Taiyo Yuden Co., Ltd. | Multilayer printed wiring board and production method therefor |
| EP1545176A4 (en) * | 2002-08-19 | 2009-03-04 | Taiyo Yuden Kk | Multilayer printed wiring board and production method therefor |
| US10748840B2 (en) | 2008-05-09 | 2020-08-18 | Invensas Corporation | Chip-size, double side connection package and method for manufacturing the same |
| JP2014512695A (en) * | 2011-04-21 | 2014-05-22 | テセラ インコーポレイテッド | Interposer with molded low CTE dielectric |
| KR101918139B1 (en) * | 2011-04-21 | 2018-11-13 | 테세라, 인코포레이티드 | Interposer having molded low CTE dielectric |
| US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
| US11031362B2 (en) | 2017-04-21 | 2021-06-08 | Invensas Corporation | 3D-interconnect |
| US11929337B2 (en) | 2017-04-21 | 2024-03-12 | Invensas Llc | 3D-interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1328784C (en) | COF flexible printed circuit board and method for making said circuit board | |
| KR100276747B1 (en) | Circuit board using heat resistant resin for adhesive layer | |
| KR100602537B1 (en) | Semiconductor Joining Substrate-Use Tape with Adhesive and Copper-Clad Laminate Sheet Using It | |
| KR101109230B1 (en) | A printed circuit board and a fabricating method the same | |
| US20080010819A1 (en) | Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof | |
| KR101109344B1 (en) | A printed circuit board and a fabricating method the same | |
| TW200535954A (en) | Semiconductor device and manufacturing method thereof | |
| JP4449975B2 (en) | Connection board, multilayer wiring board using the connection board, and methods of manufacturing the same | |
| JP5152601B2 (en) | Method for manufacturing connection board using thin plate-like article and method for manufacturing multilayer wiring board | |
| JP4863032B2 (en) | Processing method of thin plate-like article, manufacturing method of connection substrate using the processing method, manufacturing method of connection substrate and multilayer wiring board, manufacturing method of multilayer wiring board and semiconductor package substrate, manufacturing of semiconductor package substrate and semiconductor package Method and semiconductor package | |
| US6249045B1 (en) | Tented plated through-holes and method for fabrication thereof | |
| JP2002050870A (en) | Connecting substrate, multilayered wiring board and substrate for semiconductor package using it, method of manufacturing semiconductor package and it, method of manufacturing multilayered wiring board using the method, and method of manufacturing substrate for semiconductor package | |
| JP4096394B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP4035883B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP5017750B2 (en) | CONNECTION BOARD, MULTILAYER WIRING BOARD USING THE CONNECTION BOARD, MANUFACTURING METHOD OF CONNECTION BOARD AND MULTILAYER WIRING BOARD MANUFACTURING METHOD USING THE METHOD | |
| US11670613B2 (en) | Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method | |
| JP3897136B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP4632108B2 (en) | Processing method for thin plate-like article | |
| JP2003174257A (en) | Wiring plate and manufacturing method thereof, semiconductor mounting substrate and manufacturing method thereof, semiconductor package and manufacturing method thereof | |
| CN101102638A (en) | COF flexible printed wiring board and manufacturing method for the same | |
| JP4748340B2 (en) | Method for manufacturing double-sided board with built-in connection conductor formed with metal thin film layer | |
| JP4452964B2 (en) | Semiconductor mounting substrate manufacturing method and semiconductor package manufacturing method | |
| JP2004168942A (en) | Method for producing prepreg having adhesive layer and prepreg having adhesive layer | |
| JP2005197532A (en) | Multilayered circuit board, manufacturing method thereof, and circuit base material | |
| JPH11340624A (en) | Manufacture of multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100617 |