JP2002050762A - Display element, its manufacturing method, and display unit - Google Patents

Display element, its manufacturing method, and display unit

Info

Publication number
JP2002050762A
JP2002050762A JP2000234244A JP2000234244A JP2002050762A JP 2002050762 A JP2002050762 A JP 2002050762A JP 2000234244 A JP2000234244 A JP 2000234244A JP 2000234244 A JP2000234244 A JP 2000234244A JP 2002050762 A JP2002050762 A JP 2002050762A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
region
display device
display
insulating film
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000234244A
Other languages
Japanese (ja)
Inventor
Kazumasa Nomoto
和正 野本
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display element which has resuming function, while reducing the manufacture cost and the manufacture time, and to provide its manufacturing method and a display unit.
SOLUTION: In a display element which is equipped with a driver (transistor) and a display (liquid crystal panel), the driver is constituted of a memory transistor 20, which has an accumulation region 16 capable of charge accumulation. In the memory transistor 20, image data are recorded by accumulating charge within the accumulation region 16. As a result, since the display element itself can be given image data recording function, the manufacture cost and the manufacturing time at manufacturing of the display element having a resuming function can be reduced.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、伝導領域から遷移された電荷を蓄積領域の内部に蓄積することにより画像データを記録する表示素子およびその製造方法、並びに複数の表示素子により構成された表示装置に関する。 BACKGROUND OF THE INVENTION The present invention relates to a display device and a manufacturing method thereof for recording image data by storing charge transition from the conduction region within the storage area, and a display constituted by a plurality of display elements apparatus on.

【0002】 [0002]

【従来の技術】近年、CRT(Cathode Ray Tube)に続く次世代型の表示装置として、例えば、液晶分子の配向変化を利用して画像を表示させる液晶ディスプレイ(Li In recent years, as next-generation display device following the CRT (Cathode Ray Tube), for example, a liquid crystal display (Li that by utilizing the orientation change of the liquid crystal molecules to display an image
quid Crystal Display;以下、単に「LCD」ともいう。 quid Crystal Display; hereinafter, simply referred to as "LCD". )などの平面型表示装置が普及している。 ) Is a flat display device such as a widespread. このLC The LC
Dの駆動方式としては、例えば、「アクティブマトリックス方式」が主流となっている。 The driving method and D, for example, "active matrix" is the mainstream. ここで、「アクティブマトリックス方式」とは、液晶およびその分子配向を変化させるための電極(透明電極)等よりなる表示部と、 Here, the "active matrix" includes an electrode display portion made of (transparent electrode) or the like for changing the liquid crystal and the molecular orientation,
この表示部を駆動させるためのTFT(Thin Film Tran TFT for driving the display unit (Thin Film Tran
sistor;薄膜トランジスタ)よりなる駆動部(スイッチング素子)とにより構成される複数の表示素子(画素) Sistor; TFT) than consisting drive unit (plurality of display elements composed of a switching element) (pixels)
を1の基板(例えばガラス)上にマトリックス状に配列させたものである。 The in which were arranged in a matrix on the first substrate (e.g., glass). LCDに代表されるような平面型表示装置の普及と共に、その高性能化への要求は高まる一方である。 With the spread of flat type display device typified by a LCD, the demand for high performance is one growing.

【0003】ところで、最近、LCDの画質向上(高精彩化、高輝度化等)が求められる一方で、LCDに対する新たな機能の付与も求められている。 Meanwhile, recently, LCD improve the image quality (high definition, high brightness, etc.) while is required, it is also required application of a new function for the LCD. この「新たな機能」としては、例えば、画像の記録機能、すなわちレジューム機能などがある。 As the "new features", for example, image recording function, that is, like the resume function. このレジューム機能を備えるL L equipped with the resume function
CDでは、例えば、電源をオフにした際、その直前に表示されていた画像が画像データとして記録される。 In CD, for example, when the power is turned off, the image that was displayed immediately before is recorded as image data. そして、再び電源をオンにすると、記録された画像データが読み出され、電源をオフにする直前に表示されていた画像が再現される。 Then, turning on the power again, recorded image data is read out, the image that was displayed immediately before the power is turned off is reproduced. このようなLCDのレジューム機能は、例えば、LCDに表示される画像データを利用してデータ処理などの作業を中断したのち、再着手するような場合に、電源をオンにすると同時に処理途中の画像データが表示されるため、作業効率の向上等に寄与することとなる。 Resume function of such LCD is, for example, after using the image data to be displayed on the LCD interrupt the work, such as data processing, when such re-started, in the course at the same time process and the power is turned on image because the data is displayed, thereby contributing to the improvement of working efficiency.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、従来のLCDは、画像データを記録する機能(以下、単に「メモリ機能」ともいう。)を有していない。 [SUMMARY OF THE INVENTION However, the conventional LCD, function of recording image data (hereinafter, simply referred to as "memory function".) I have no. LCDに対してレジューム機能を付与する場合には、画像データを記録するためのメモリ装置およびこのメモリ装置とディスプレイ本体とを接続させるための接続回路等を新たにL In the case of imparting a resume function to the LCD is newly L connecting circuit for connecting the memory device and the memory device and the display body for recording image data
CDに付設しなければならないため、製造コストが高くなるという問題があった。 Order to be must then attached to the CD, there is a problem that the production cost is high. また、LCDの製造工程上、 Also, LCD in the manufacturing process,
メモリ装置とディスプレイ本体とを接続させるための複雑な配線接続工程等が必要となるため、製造工程数が増大し、製造時間が長くなるという問題もあった。 Because it requires complicated wiring connection process and the like for connecting the memory device and the display body, increases the number of manufacturing processes, there is a problem that the manufacturing time is prolonged.

【0005】なお、上記のような問題は、LCDに限らず、これと同様に元来メモリ機能を有しない各種の平面型表示装置、例えば、表示部として、有機エレクトロルミネセント(Electroluminescent;以下、単に「EL」 [0005] The above problem is not limited to the LCD, which as well as various flat display unit having no memory function originally, for example, as a display unit, an organic electroluminescent (Electroluminescent; hereinafter, simply "EL"
ともいう。 Also referred to. )素子、発光ダイオード(Light Emitting D ) Elements, light emitting diodes (Light Emitting D
iode;以下、単に「LED」ともいう。 iode; hereinafter, simply referred to as "LED". )またはレーザダイオード(Laser Diode 以下、単に「LD」ともいう。)などを搭載したものにおいても同様に生じるものである。 ) Or laser diode (Laser Diode hereinafter, simply referred to as "LD".) Is caused also in those equipped with such.

【0006】本発明はかかる問題点に鑑みてなされたもので、その目的は、製造コストおよび製造時間を削減しつつ、レジューム機能を有する表示素子およびその製造方法、並びに表示装置を提供することにある。 [0006] The present invention has been made in view of the above problems, and an object while reducing the manufacturing cost and manufacturing time, a display device and a manufacturing method thereof having the resume function, and to provide a display device is there.

【0007】 [0007]

【課題を解決するための手段】本発明による表示素子は、画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有し、表示部および駆動部が1 Display device according to the present invention, in order to solve the problem] has a display unit for displaying an image and a driver for driving the display portion, the display portion and the driver unit 1
の下地部上に配設された表示素子であって、駆動部が、 A display element disposed on the underlying portion, the driving portion,
半導体よりなる伝導領域と、このメモリ用伝導領域に隣接して配設された第1の不純物領域と、この第1の不純物領域と離間されると共に伝導領域に隣接して配設された第2の不純物領域と、伝導領域を挟んで下地部の配設領域と反対側の領域に配設された制御電極と、この制御電極と伝導領域との間の領域に配設され、伝導領域から遷移された電荷を蓄積する蓄積領域と、この蓄積領域と伝導領域との間の領域に配設されたトンネル絶縁膜と、 A conductive region formed of a semiconductor, a first impurity region that is disposed adjacent to the memory for conducting region, a second disposed adjacent to the conduction region while being spaced apart from the first impurity region and impurity region, is disposed in the region between the arrangement region of the base portion to sandwich the conductive region and the opposite-side control electrode provided in the region of this control electrode and the conduction region, the transition from the conduction region a storage region for storing charges, a tunnel insulating film provided in the region between the storage region and the conduction region,
制御電極と蓄積領域との間の領域に配設された制御絶縁膜とを備えるようにしたものである。 It is obtained as a control insulating film provided in the region between the control electrode and the storage region.

【0008】本発明による表示素子では、制御電極に対して電位が印加されることにより、伝導領域から蓄積領域に電荷が遷移して蓄積される。 [0008] In the display device according to the present invention is that potential is applied to the control electrode, the charge storage region is to accumulate the transition from the conduction region. これにより、画像データが記録される。 Thus, the image data is recorded.

【0009】本発明による表示素子の製造方法は、画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有し、表示部および駆動部が1の下地部上に配設された表示素子の製造方法であって、駆動部を形成する工程が、下地部の上方領域に半導体よりなる伝導領域を形成する工程と、この伝導領域に隣接するように第1の不純物領域を形成する工程と、この第1の不純物領域と離間されると共に伝導領域に隣接するように第2の不純物領域を形成する工程と、伝導領域上にトンネル絶縁膜を形成する工程と、このトンネル絶縁膜上に分散された複数の微粒子よりなる蓄積領域を形成する工程と、この蓄積領域上に制御絶縁膜を形成する工程と、この制御絶縁膜上に制御電極を形成する工程とを含むようにしたものである The preparation method of a display device according to the present invention includes a display unit for displaying an image, and a driver for driving the display unit, the display unit and the driving unit on the base part of the 1 a disposed a method of manufacturing a display device, the step of forming the driving unit, a step of forming a conduction region made of a semiconductor on the upper region of the base portion, the first impurity to be adjacent to the conduction region forming a region, and forming a second impurity region adjacent to the conduction region while being spaced apart from the first impurity region, forming a tunnel insulating film on the conduction region, the and forming a storage region consisting of a plurality of particles dispersed on the tunnel insulating film, a step of forming the storage region on the control insulating film, and forming a control electrode on the control insulating film it is obtained by way

【0010】本発明による表示素子の製造方法では、まず、下地部の上方領域に半導体よりなる伝導領域が形成される。 [0010] In method of manufacturing a display device according to the present invention, first, conductive regions made of a semiconductor on the upper region of the base portion. 続いて、伝導領域上にトンネル絶縁膜が形成されたのち、このトンネル絶縁膜上に分散された複数の微粒子よりなる蓄積領域が形成される。 Subsequently, after the tunnel insulating film is formed on the conductive region, the storage region consisting of a plurality of particles dispersed in the tunnel insulating film is formed. 続いて、蓄積領域上に制御絶縁膜が形成されたのち、この制御絶縁膜上に制御電極が形成される。 Subsequently, after the control insulating film on the storage region is formed, the control electrode on the control insulating film is formed. 続いて、伝導領域に隣接するように第1の不純物領域が形成されると共に、この第1の不純物領域と離間されると共に伝導領域に隣接するように第2の不純物領域が形成される。 Subsequently, the first impurity region is formed adjacent to the conduction region, the second impurity region adjacent to the conduction region while being spaced apart from the first impurity region is formed.

【0011】本発明による表示装置は、画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有する複数の表示素子が1の下地部上に配列された表示装置であって、各表示素子における駆動部が、半導体よりなる伝導領域と、この伝導領域に隣接して配設された第1の不純物領域と、この第1の不純物領域と離間されると共に伝導領域に隣接して配設された第2の不純物領域と、伝導領域を挟んで下地部の配設領域と反対側の領域に配設された制御電極と、この制御電極と伝導領域との間の領域に配設され、伝導領域から遷移された電荷を蓄積する蓄積領域と、この蓄積領域と伝導領域との間の領域に配設されたトンネル絶縁膜と、制御電極と蓄積領域との間の領域に配設された制御絶縁膜とを備えるようにしたもので [0011] The display device according to the present invention includes a display unit for displaying an image, the display device having a plurality of display devices are arranged on a base portion of 1 and a driving section for driving the display unit there, the drive unit of each display element, a conduction region made of a semiconductor, a first impurity region that is disposed adjacent to the conduction region, the conductive region while being spaced apart from the first impurity region region between the second impurity region disposed adjacently, the arrangement region of the base portion to sandwich the conductive region and the opposite-side control electrode provided in the region of this control electrode and the conduction region disposed in the region between the accumulation region for accumulating the charges transition from the conduction region, the storage region and the tunnel insulating film provided in the region between the conduction region, the control electrode and the storage area which was so and a disposed control insulating film る。 That.

【0012】本発明による表示装置は、本発明の表示素子を用いたものであり、伝導領域から蓄積領域に電荷が遷移して蓄積されることにより画像データが記録される。 [0012] The display device according to the present invention, which uses the display device of the present invention, the image data is recorded by the charge storage region from the conduction region is to accumulate transitions.

【0013】 [0013]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention, with reference to the accompanying drawings.

【0014】[第1の実施の形態] <表示素子の構成>まず、図1を参照して、本発明の第1の実施の形態に係る表示素子について説明する。 [0014] <Configuration of Display Device> [First Embodiment] First, with reference to FIG. 1, a description will be given of a display device according to a first embodiment of the present invention. なお、以下では、例えば、表示部として液晶を搭載した透過型のLCDを構成する表示素子について説明する。 In the following, for example, a description will be given of a display device which constitutes the transmission type LCD equipped with a liquid crystal as a display unit.

【0015】本実施の形態に係る表示素子は、例えば、 [0015] The display device according to this embodiment, for example,
アクティブマトリックス方式のLCDを構成する表示素子のうち、駆動部として機能するトランジスタ(例えばTFT)をメモリ機能を備えたメモリトランジスタに置き換えたものである。 Of the display elements constituting the LCD of the active matrix method, it is a transistor which functions as a drive unit (for example, TFT) replaced with a memory transistor having a memory function. この表示素子では、例えば、液晶分子の配向変化に応じて、下地部の下方領域に配設された光源(バックライト)から発生した光の対向電極側への透過状態(透過・不透過)が制御され、これによりコントラスト(画像)が再現される。 In this display device, for example, depending on the orientation change of the liquid crystal molecules, the transmission state (transmissive and non-transmissive) to the counter electrode side of the light generated from the light source disposed in the lower region of the base part (backlight) is It is controlled, thereby the contrast (image) is reproduced.

【0016】この表示素子は、下地部10と、この下地部10の一面側に配設されたメモリトランジスタ20 [0016] The display device includes a base unit 10, the memory transistor 20 disposed on one side of the base portion 10
(駆動部)および液晶パネル30(表示部)と備えている。 It includes a (drive unit) and the liquid crystal panel 30 (display unit).

【0017】下地部10は、例えば、透明性を有し、かつ比較的低い耐熱特性を有する材料、例えば石英、石英ガラスまたは珪酸塩ガラスなどよりなる基板1と、この基板1の一面上に順次形成された窒化珪素(Si The base portion 10 has, for example, a transparency, and a material having a relatively low heat resistance, such as quartz, a substrate 1 made of quartz glass or silicate glass, sequentially on one surface of the substrate 1 the formed silicon nitride (Si
34 )よりなる絶縁膜2および二酸化珪素(Si 3 N 4) than consisting insulating film 2 and the silicon dioxide (Si
2 )よりなる絶縁膜3とから構成されている。 And a O 2) from the insulating film serving 3. 絶縁膜2および絶縁膜3の厚みは、いずれも約100nmである。 The thickness of the insulating film 2 and the insulating film 3 are both about 100 nm. これらの絶縁膜2,3は、バッファ層として機能するものである。 These insulating films 2 and 3, and functions as a buffer layer. なお、基板1は、上記した珪酸塩ガラス等の他、例えば、透明性を有する樹脂を含む材料(例えばプラスチック)などにより構成される場合もある。 The substrate 1, in addition to such silicate glass described above, for example, may be composed by such as a material containing a resin having transparency (for example plastic). 比較的低い耐熱特性を有する珪酸塩ガラス等よりなる基板1の使用は、例えば、蓄積領域16を所定の構成とすることにより可能となる。 Use of a substrate 1 made of silicate glass or the like having a relatively low heat resistance, for example, made possible by the accumulation region 16 to a predetermined configuration. この基板1の材質に関与する蓄積領域16の構成の詳細については、後述する。 For details of the configuration of the storage areas 16 involved in the material of the substrate 1 will be described later. ここで、絶縁膜2,3が、本発明における「下地絶縁膜」の一具体例に対応する。 Here, the insulating films 2 and 3 corresponds to an example of the "base insulating film" in the present invention.

【0018】《駆動部の構成》メモリトランジスタ20 [0018] "of the drive unit configuration" the memory transistor 20
は、下地部10上に互いに離間するように配設されたソース電極11およびメモリ用伝導領域12と、このメモリ用伝導領域12に隣接するように配設された第1の不純物領域13と、この第1の不純物領域13と離間されると共にメモリ用伝導領域12に隣接するように配設された第2の不純物領域14と、メモリ用伝導領域12上に配設されたトンネル絶縁膜15と、このトンネル絶縁膜15上に配設された複数の微粒子(半導体微粒子16 Includes a source electrode 11 and the memory for conduction region 12 disposed so as to be spaced apart from each other on the base portion 10, a first impurity region 13 disposed adjacent to the memory for conduction region 12, a second impurity region 14 disposed adjacent to the memory for conduction region 12 while being spaced apart from the first impurity region 13, a tunnel insulating film 15 disposed on the memory for conduction region 12 a plurality of particles the disposed on the tunnel insulating film 15 (semiconductor fine particles 16
B)よりなる蓄積領域16と、この蓄積領域16上に配設された制御絶縁膜17と、この制御絶縁膜17上に配設されたメモリ用制御電極18とを備えている。 A storage area 16 consisting of B), and a control insulating film 17 disposed on the storage region 16, and a memory control electrode 18 disposed on the control insulating film 17.

【0019】ここで、メモリ用伝導領域12が本発明における「伝導領域」の一具体例に対応し、メモリ用制御電極18が本発明における「制御電極」の一具体例に対応する。 [0019] Here, the memory for conduction region 12 corresponds to a specific example of the "conductive regions" in the present invention, the memory control electrode 18 corresponds to a specific example of the "control electrode" in the present invention.

【0020】メモリ用制御電極18は、メモリトランジスタ20において「ゲート電極」として機能するものであると共に、メモリ用伝導領域12の伝導度および蓄積領域16の内部に蓄積される電荷量を制御するものである。 [0020] Memory control electrode 18, together with the functions as a "gate electrode" in the memory transistor 20, which controls the amount of charge accumulated in the interior of the conductivity and the accumulation region 16 of the memory for conduction region 12 it is. このメモリ用制御電極18は、例えば、不純物の添加により低抵抗化された多結晶シリコン(Si)などの非単結晶半導体よりなるものであり、その厚みは、約1 The memory control electrode 18 is, for example, those made of non-single crystal semiconductor such as low-resistance polycrystalline silicon (Si) by the addition of impurities, and has a thickness of about 1
00nmである。 It is 00nm. 上記の不純物は、例えば、n型不純物としてのリン(P)などのV族元素やp型不純物としてのボロン(B)などのIII族元素などである。 The above impurities are, for example, a group III element such as boron (B) as a group V element or p-type impurity such as phosphorus (P) as an n-type impurity. なお、 It should be noted that,
メモリ用制御電極18は、上記した非単結晶半導体の他、例えば、タンタル(Ta)、モリブデン(Mo)、 Memory control electrode 18, in addition to the non-single-crystal semiconductor as described above, for example, tantalum (Ta), molybdenum (Mo),
アルミニウム(Al)、銅(Cu)またはタングステン(W)などの低抵抗特性を有する金属により構成される場合もある。 Aluminum (Al), there is a case constituted by a metal having a low resistance characteristics, such as copper (Cu) or tungsten (W).

【0021】メモリ用伝導領域12は、電流の流路、すなわち第1の不純物領域13〜第2の不純物領域14間における電荷の移動経路として機能するものであり、例えば、多結晶シリコンなどの非単結晶半導体よりなるものである。 The memory conduction region 12, the flow path of current, i.e. functions as a moving path of the charge between the first impurity region 13 to the second impurity region 14, for example, non such as polycrystalline silicon it is made from a single crystal semiconductor. メモリ用伝導領域12の厚みは、例えば、 The thickness of the memory for conduction region 12 is, for example,
0.01μm以上0.1μm以下の範囲内となるように設計されており、具体的には約数十nmである。 0.01μm or 0.1μm is designed to be within the range, specifically about several tens of nm.

【0022】第1の不純物領域13は、メモリトランジスタ20において「ソース領域」として機能するものであり、第2の不純物領域14は、メモリトランジスタ2 The first impurity region 13, which functions as the "source area" in the memory transistor 20, the second impurity region 14, the memory transistor 2
0において「ドレイン領域」として機能するものである。 It is intended to function as a "drain region" in the 0. 第1の不純物領域13および第2の不純物領域14 The first impurity region 13 and the second impurity region 14
の双方は、例えば、n型不純物としてリン(P)などのV族元素を添加した多結晶シリコンなどの非単結晶半導体(n型半導体)よりなるものであり、それらの厚みは共に約数十nmである。 Both are, for example, those made of phosphorus (P) non-single-crystal semiconductor such as polycrystalline silicon added with V group elements such as (n-type semiconductor) as an n-type impurity, their thickness are both about dozens it is nm. 第1の不純物領域13は、例えば、その一端部がソース電極11の一部に部分的に乗り上げるように配設されている。 The first impurity region 13 is, for example, one end portion is arranged to partially run on the part of the source electrode 11.

【0023】このメモリトランジスタ20は、例えば、 [0023] The memory transistor 20 is, for example,
n型チャネル構造を有するものである。 And it has a n-type channel structure. なお、メモリ用伝導領域12、第1の不純物領域13および第2の不純物領域13bのそれぞれは、上記した多結晶シリコンの他、例えば、非晶質シリコンにより構成される場合もある。 The memory for the conduction region 12, each of the first impurity region 13 and the second impurity region 13b, other polycrystalline silicon as described above, for example, may be composed of an amorphous silicon.

【0024】蓄積領域16は、量子力学的トンネル効果により遷移された電荷(ここでは電子)を蓄積するためのものである。 The storage region 16, quantum mechanical tunneling through the transition charge (electrons in this case) is used to accumulate. この蓄積領域16は、分散された複数の半導体微粒子16Bにより構成されている。 The storage area 16 is composed of a plurality of semiconductor fine particles 16B dispersed. 半導体微粒子16Bは、例えば、シリコンおよびゲルマニウム(G The semiconductor fine particles 16B, for example, silicon and germanium (G
e)のうちの少なくとも一方を含む材料よりなるものである。 Those made of a material containing at least one of e). なお、蓄積領域16を構成する微粒子は、上記した半導体微粒子16Bの他、タングステン、銅、アルミニウムまたは金(Au)などの金属微粒子、または窒化珪素(SiN x )や酸化ケイ素(SiO x )などの無機微粒子などにより構成される場合もある。 Incidentally, fine particles constituting the storage region 16, in addition to the semiconductor fine particles 16B described above, tungsten, copper, such as aluminum or gold (Au) fine metal particles or silicon nitride (SiN x), silicon oxide (SiO x), such as, the inorganic fine particles sometimes formed.

【0025】トンネル絶縁膜15は、メモリ用伝導領域12と蓄積領域16とを電気的に分離させるためのものであり、例えば、二酸化珪素、窒化珪素または窒素と酸素とシリコンとの化合物(酸化窒化ケイ素)などよりなるものである。 The tunnel insulating film 15 is for electrically isolate the memory for conduction region 12 and the storage region 16, for example, silicon dioxide, compounds of silicon nitride or nitrogen and oxygen and silicon (oxynitride silicon) is made of the like. トンネル絶縁膜15の厚みは、例えば、 The thickness of the tunnel insulating film 15 is, for example,
2nm〜20nmである。 It is 2nm~20nm.

【0026】ソース電極11は、例えば、アルミニウムや銅などの低抵抗特性を有する金属よりなるものであり、第1の不純物領域13とオーミック接触している。 [0026] The source electrode 11 is, for example, those made of a metal having a low resistance characteristic such as aluminum or copper, and is in ohmic contact with the first impurity region 13.

【0027】制御絶縁膜17は、蓄積領域16とメモリ用制御電極18とを電気的に分離させるためのものであり、例えば、トンネル絶縁膜15とほぼ同様の材料よりなるものである。 The control insulating film 17 is intended to electrically separate the storage area 16 and the memory control electrode 18, for example, those made of substantially the same material as the tunnel insulating film 15. 制御絶縁膜17の厚みは、例えば、5 The thickness of the control insulating film 17, for example, 5
0nm程度である。 It is about 0nm.

【0028】《表示部の構成》液晶パネル30は、下地部10上に配設された駆動電極21と、メモリトランジスタ20および駆動電極21等によって構成された凹凸構造を有する下地上を覆うように配設された保護膜22 The "display configurations" LCD panel 30 includes a driving electrode 21 disposed on the base portion 10, so as to cover the lower ground with the configured uneven structure by the memory transistor 20 and the driving electrode 21, etc. protected disposed film 22
と、この保護膜22との間に空間を確保するように配設された対向電極23と、保護膜22と対向電極23との間の空間に封入された液晶24とを備えている。 When provided with a counter electrode 23 disposed so as to secure a space between the protective film 22, and a liquid crystal 24 sealed in the space between the protective film 22 and the counter electrode 23.

【0029】駆動電極21および対向電極23の双方は、例えば、インジウム・錫酸化物(Indium Tin Oxid [0029] Both of the drive electrode 21 and the counter electrode 23 is, for example, indium tin oxide (Indium Tin Oxid
e;以下、単に「ITO」ともいう。 e; hereinafter, simply referred to as "ITO". )よりなる透明電極により構成されている。 ) Is constituted by a transparent electrode made of. 双方の電極間にバイアスが供給されることにより、駆動電極21の配設領域に対応する領域Rにおける液晶分子(液晶24)の配向状態が変化するようになっている。 By bias is supplied between both electrodes, the alignment state of the liquid crystal molecules in the region R corresponding to the arrangement region of the drive electrode 21 (liquid crystal 24) is adapted to change. 駆動電極21は、例えば、その一端部が第3の不純物領域14の一部に部分的に乗り上げるように配設されている。 Drive electrodes 21 are, for example, one end portion is arranged to partially run on the part of the third impurity region 14.

【0030】保護膜22は、メモリトランジスタ20等の回路部分と液晶24とを分離させるためのものであり、例えば、窒化珪素または二酸化珪素よりなるものである。 The protective film 22 is intended for separating a circuit portion and a liquid crystal 24 such as a memory transistor 20, for example, those made of silicon nitride or silicon dioxide. 液晶24としては、各種の配向特性(例えば、S As the liquid crystal 24, various orientation characteristics of (for example, S
TN(Super Twisted Nematic;超ねじれネマチック) TN (Super Twisted Nematic; super twisted nematic)
等)を有する材料を随時選択して用いることが可能である。 It can be selected and used from time to time a material having equal).

【0031】なお、図1では示していないが、液晶パネル30は、上記した駆動電極21等以外にも、例えば、 [0031] Although not shown in FIG. 1, the liquid crystal panel 30, in addition to the driving electrodes 21 and the like described above, for example,
図中の左右方向から液晶24を封止するためのシール材、保護膜22〜対向電極23間の領域を一定に確保するためのスペーサー、液晶24を配向させるための配向膜、光源(バックライト)から発生する光の旋光制御するための偏光板などを含んで構成されている。 Sealing material for sealing the liquid crystal 24 from the left and right direction in the figure, the protective film 22 to a spacer for ensuring a space between the counter electrode 23 to be constant, the orientation film for orienting the liquid crystal 24, a light source (backlight ) is configured to include a like polarizing plate for optical rotation control of the light generated from. もちろん、表示素子がカラー画像を表示するLCDを構成するものである場合には、カラーフィルターも配設される。 Of course, when the display element is intended to constitute an LCD for displaying color images it is also provided a color filter.

【0032】この表示素子は、例えば、複数のメモリトランジスタ20および液晶パネル30を含んで構成された表示素子が1の下地部10上に集積されたLCDの一部として使用され、表示される画像中の一画素として機能するものである。 [0032] The display device may, for example, an image display device configured to include a plurality of memory transistors 20 and the liquid crystal panel 30 is used as part of an integrated LCD on the underlying portion 10 of the 1, it is displayed and functions as one pixel in the. もちろん、この表示素子を単独で使用するようにしてもよい。 Of course, it is also possible to use the display device by itself. 表示素子の集積化(表示装置の構成)については、以下の実施の形態(第4〜第7の実施の形態参照)において詳述する。 The integration of the display device (configuration of a display device) will be described in the following embodiment (see the embodiment of the fourth to seventh).

【0033】<表示素子の作用>次に、図1を参照して、表示素子の作用(主に、画像データの記録、読み出しおよび消去)について説明する。 [0033] <Operation of the display device> Next, with reference to FIG. 1, (mainly, the image data recording, reading and erasing) the action of the display device will be described. なお、以下では、例えば、液晶パネル30がノーマリーブラック特性(電位印加時に駆動電極21〜対向電極23間を光が通過可能となる)を有するものとする。 In the following, for example, a liquid crystal panel 30 is assumed to have a normally black characteristic (light between the driving electrode 21 to the counter electrode 23 at the potential applied can pass through).

【0034】《画像の表示および画像データの記録》この表示素子において、画像を表示すると共に画像データを記録する場合には、例えば、メモリ用制御電極18に対して、メモリ用伝導領域12から蓄積領域16に電荷を遷移させることが可能な正の電位(例えば+15V) [0034] In this display device "recording of the display and image data of the image", in case of recording the image data and displays an image, for example, the memory control electrode 18, the storage from the memory for conduction region 12 capable positive potential by transitioning charge in region 16 (e.g., + 15V)
を印加すると共に、ソース電極11に対して液晶パネル30を駆動させる(液晶分子の配向を変化させる)ことが可能な正の電位(例えば+10V)を印加する。 It applies a is applied to drive the liquid crystal panel 30 with respect to the source electrode 11 (liquid crystal molecules to change the orientation of) it is possible positive potential (e.g. + 10V). これにより、液晶パネル30が駆動して画像が表示される(光源の光が透過する)と共に、メモリトランジスタ2 Thus, the liquid crystal panel 30 is displayed an image by driving (light source is transmitted), the memory transistor 2
0において量子力学的トンネル効果によりメモリ用伝導領域12から蓄積領域16に電荷(ここでは電子)が遷移し、ゲート電位の閾値が正の方向に変化することにより「画像データの記録」が行われる。 0 charge from the memory for conduction region 12 in the storage area 16 (where electrons) is shifted by quantum mechanical tunneling in "recorded image data" is performed by the threshold value of the gate potential is changed in the positive direction . このとき、記録された画像データは、表示素子の電源をオフにしても保存される。 In this case, image data recorded is saved to turn off the display element.

【0035】《画像データの読み出しおよび記録画像の表示》また、記録された画像データを読み出すと共に記録画像を表示する場合には、例えば、メモリ用制御電極18に対して、蓄積領域16の内部に電荷が蓄積されているときのゲート電位の閾値と電荷が蓄積されていないときのゲート電位の閾値との間の電位(例えば5V)を印加すると共に、ソース電極11に対して液晶パネル3 The "display image data read and recorded images" Also, when displaying a recorded image reads the recorded image data is, for example, the memory control electrode 18, the interior of the storage area 16 applies a potential (e.g., 5V) between the threshold value of the gate potential when the threshold and the charge of the gate potential is not accumulated when the charge is accumulated, the liquid crystal panel 3 with respect to the source electrode 11
0を駆動させることが可能な正の電位(例えば+10 0 can be driven positive potential (e.g., +10
V)を印加する。 V) is applied to. このとき、蓄積領域16に電荷が蓄積されている場合にはメモリ用伝導領域12が導通しないが、蓄積領域16に電荷が蓄積されていない場合にはメモリ用伝導領域12が導通することとなる。 At this time, the memory for conduction region 12 does not conduct if the charge storage region 16 is accumulated, so that the memory for conduction region 12 becomes conductive when the charge storage region 16 is not accumulated . すなわち、 That is,
このメモリ用伝導領域12の導通の有無に応じて、液晶パネル30において記録画像が表示される。 Depending on the presence or absence of conduction of the memory for conduction region 12, the recorded image is displayed on the liquid crystal panel 30.

【0036】《画像データの消去》また、記録した画像データを消去する場合には、例えば、メモリ用制御電極18に対して、蓄積領域16の内部に蓄積されている電荷をメモリ用伝導領域12に遷移させることが可能な負の電位(例えば−15V)を印加する。 The "erase image data" Furthermore, to erase the recorded image data, for example, the memory control electrode 18, a memory for conduction region 12 the charge accumulated in the interior of the storage area 16 applying a negative potential capable of transition (e.g., -15V) to. これにより、メモリトランジスタ20におけるゲート電位の閾値が負の方向に変化し、量子力学的トンネル効果により蓄積領域16からメモリ用伝導領域12に電荷が遷移して「画像データの消去」が行われる。 Thus, the threshold of the gate voltage of the memory transistor 20 is changed in the negative direction, and the charge from the storage area 16 in the memory for conduction region 12 by quantum mechanical tunneling transition "erase image data" is performed.

【0037】<表示素子の製造方法>次に、図1〜図6 [0037] <Production method of a display device> Next, FIGS. 1 to 6
を参照して、表示素子の製造方法について説明する。 See, a method for manufacturing the display device.

【0038】表示素子を製造する際には、まず、図2に示したように、例えば、石英ガラスなどよりなる透明な基板1上に、化学気相成長(Chemical Vapor Depositio [0038] When manufacturing the display device, first, as shown in FIG. 2, for example, on a transparent substrate 1 made of quartz glass, chemical vapor deposition (Chemical Vapor Depositio
n ;以下、単に「CVD」という。 n; hereinafter simply referred to as "CVD". )法またはスパッタリング法により、窒化珪素よりなる絶縁膜2を約100 By) or sputtering, about 100 an insulating film 2 made of silicon nitride
nmの厚みで形成する。 Formed by nm of thickness. 続いて、この絶縁膜2上に、例えば、絶縁膜2を形成した場合とほぼ同様の手法により、二酸化珪素よりなる絶縁膜3を約100nmの厚みで形成する。 Subsequently, on the insulating film 2, for example, by substantially the same method as the case of forming the insulating film 2, an insulating film 3 made of silicon dioxide with a thickness of about 100 nm. これにより、下地部10が形成される。 Thus, the base portion 10 is formed.

【0039】続いて、例えば、スパッタリング法によりタンタルやモリブデンなどの高融点金属層を成膜したのち、この金属層をフォトリソグラフィ処理およびエッチング処理を用いてパターニングすることにより、下地部10(絶縁膜3)上の所定の位置にソース電極11を選択的に形成する。 [0039] Then, for example, after forming a refractory metal layer such as tantalum or molybdenum by sputtering, is patterned by using the metal layer photolithography and etching, the base portion 10 (the insulating film 3) the source electrode 11 to a predetermined position on the selectively formed.

【0040】続いて、下地部10上に、例えば、約60 [0040] Then, on the base portion 10, for example, about 60
0〜700°Cの範囲内における基板温度条件下において、CVD法またはスパッタリング法により、非単結晶シリコン(例えば非晶質シリコン)層を成膜する。 At a substrate temperature conditions in 0-700 range of ° C, by CVD or sputtering, depositing a non-single-crystal silicon (e.g., amorphous silicon) layer. 続いて、フォトリソグラフィ処理およびエッチング処理を用いて非単結晶シリコン層をパターニングして素子分離することにより、半導体層100を数十nmの厚みで選択的に形成する。 Subsequently, by isolation by patterning the non-single-crystal silicon layer using photolithography and etching, to selectively form a semiconductor layer 100 by several tens of nm in thickness. 上記の素子分離を行う際には、例えば、 When performing the isolation of the above, for example,
形成されることとなる半導体層100の一端部がソース電極11の一部に部分的に乗り上げるようにし、半導体層100とソース電極11とが電気的に接続されるようにする。 One end portion of the semiconductor layer 100 will be formed are so partially ride on a portion of the source electrode 11, so that the semiconductor layer 100 and the source electrode 11 are electrically connected. この半導体層100は、後工程におけるイオン注入処理を経て、メモリ用伝導領域12、第1の不純物領域13および第2の不純物領域14となる前準備層である。 The semiconductor layer 100 through the ion implantation process in a subsequent step, a memory for conduction region 12, is a preparatory layer before the first impurity region 13 and the second impurity region 14.

【0041】続いて、例えば、非晶質シリコンよりなる半導体層100に対してエキシマレーザを照射し、半導体層100を加熱する。 [0041] Then, for example, by irradiating the excimer laser to the semiconductor layer 100 made of amorphous silicon, heating the semiconductor layer 100. このエキシマレーザによる加熱処理(Exeimer Laser Annealing ;以下、単に「EL Heat treatment by the excimer laser (Exeimer Laser Annealing; hereinafter, simply "EL
A」ともいう。 Also referred to as A ". )により、半導体層100を構成する非晶質シリコンが結晶化されて多結晶シリコンとなる。 By), amorphous silicon constituting the semiconductor layer 100 is polycrystalline silicon is crystallized.

【0042】続いて、図3に示したように、全体を覆うように、例えば、約150°Cの基板温度条件下において、酸素原子(O)を含む電離気体の雰囲気中に半導体層100を曝すことにより、半導体100の表層部を酸化する。 Subsequently, as shown in FIG. 3, to cover the whole, for example, at a substrate temperature of approximately 0.99 ° C, the semiconductor layer 100 in an atmosphere of ionized gas containing oxygen atoms (O) by exposing and oxidizing the surface layer portion of the semiconductor 100. なお、この電離気体の生成は、例えば、13. The generation of the ionized gas, for example, 13.
6MHz、350Wの交流電磁場中に80Paの酸素ガスを導入することにより行う。 6 MHz, carried out by introducing oxygen gas 80Pa during alternating electromagnetic field of 350 W. この酸化処理により、半導体層100の表層部が酸化され、二酸化珪素よりなるトンネル絶縁膜15が形成される。 This oxidation process is a surface layer portion of the semiconductor layer 100 is oxidized, the tunnel insulating film 15 made of silicon dioxide is formed. 上記の酸化処理を行う際には、例えば、形成されることとなるトンネル絶縁膜15の厚みが約10nmとなるように酸化条件を調整する。 When performing the oxidation treatment is carried out, for example, the thickness of the tunnel insulating film 15 will be formed to adjust the oxidizing conditions to be about 10 nm. トンネル絶縁膜15およびトンネル絶縁膜15と半導体層100との間の界面には、多くの構造欠陥が存在している。 The interface between the tunnel insulating film 15 and the tunnel insulating film 15 and the semiconductor layer 100, there are many structural defects. なお、トンネル絶縁膜15を形成する方法としては、上記した手法の他、例えば、CVD法により二酸化珪素を堆積させるようにしてもよい。 As a method of forming a tunnel insulating film 15, other techniques mentioned above, for example, may be to deposit silicon dioxide by CVD.

【0043】続いて、例えば、トンネル絶縁膜15に対してELAを施し、トンネル絶縁膜15および半導体層100の双方を加熱する。 [0043] Then, for example, subjected to ELA for the tunnel insulating film 15, to heat both the tunnel insulating film 15 and the semiconductor layer 100. このとき、エキシマレーザビームの照射時間は約100nsecとし、半導体層10 At this time, the irradiation time of the excimer laser beam is about 100 nsec, the semiconductor layer 10
0の表面温度が、トンネル絶縁膜15の形成時における表面温度よりも高くなるようにする。 Surface temperature of 0, set to be higher than the surface temperature at the time of formation of the tunnel insulating film 15. 加熱処理時には、 At the time of the heat treatment,
トンネル絶縁膜15および半導体層100の双方の温度のみが瞬間的に高くなり、下地部10の温度はトンネル絶縁膜15等の温度ほど高くならない。 Only the temperature of both the tunnel insulating film 15 and the semiconductor layer 100 is instantaneously increased, the temperature of the base portion 10 is not high enough temperature, such as the tunnel insulating film 15. この加熱処理により、トンネル絶縁膜15の膜質が改質され、トンネル絶縁膜15およびトンネル絶縁膜15と半導体層100 By this heat treatment, the film quality of the tunnel insulating film 15 is reformed, the tunnel insulating film 15 and the tunnel insulating film 15 and the semiconductor layer 100
との間の界面における構造欠陥が減少する。 Structural defects are reduced at the interface between the. なお、トンネル絶縁膜15等を加熱するために用いるエネルギービームとしては、上記したエキシマレーザビームの他、例えば電子線ビームなどを用いるようにしてもよい。 As the energy beam used to heat the tunnel insulating film 15 and the like, other excimer laser beam as described above, for example it may be used, such as electron beam.

【0044】続いて、例えば、トンネル絶縁膜15上に、CVD法により、シリコンおよびゲルマニウムのうちの少なくとも一方を含む材料よりなる複数の半導体微粒子16Bを成長させ、これらの複数の半導体微粒子層16Bによって構成される蓄積領域16を形成する。 [0044] Then, for example, on the tunnel insulating film 15 by CVD, a plurality of semiconductor fine particles 16B made of a material containing at least one of silicon and germanium is grown, by the plurality of semiconductor fine particle layer 16B forming a configured storage region 16. 上記したCVD法による半導体微粒子16Bの成長は、例えば、シシラン(SiH 4 )やジシラン(Si 26 Growth of semiconductor fine particles 16B by CVD method described above, for example, Shishiran (SiH 4) or disilane (Si 2 H 6)
などのシリコン原子(Si)を含むガスとゲルマン(G Gas and germane containing silicon atoms, such as (Si) (G
eH 4 )などのゲルマニウム原子(Ge)を含むガスとの混合ガス中において行うようにする。 eH 4) to carry out in a mixed gas of a gas containing germanium atoms (Ge) and the like. 蓄積領域16を形成する際には、例えば、トンネル絶縁膜15に対する被覆率が1よりも小さくなるように半導体微粒子16B When forming the storage region 16, for example, semiconductor fine particles 16B as coverage is less than 1 for the tunnel insulating film 15
を成長させる。 It is grown. なお、蓄積領域16の形成方法としては、上記した手法の他、例えば、スパッタリング法によりシリコンおよびゲルマニウムのうちの少なくとも一方を堆積させるようにしてもよい。 Incidentally, as a method for forming the storage region 16, other methods mentioned above, for example, may be caused to deposit at least one of silicon and germanium by a sputtering method. また、タングステン、 In addition, tungsten,
銅、アルミニウムまたは金等の金属微粒子や窒化珪素等の無機微粒子により蓄積領域16を構成する場合には、 Copper, in the case of forming the storage region 16 by the inorganic fine particles such as metal fine particles or silicon nitride, such as aluminum or gold,
例えば、スパッタリング法を用いてそれぞれの微粒子を成長させることにより蓄積領域16を形成することが可能となる。 For example, it is possible to form a storage region 16 by growing the respective particles by a sputtering method.

【0045】続いて、図4に示したように、例えば、全体を覆うように、シランやジシランなどのシリコン原子を含むガスと酸素(O 2 )や一酸化二窒素(N 2 O)などの酸素原子を含むガスとの混合ガス中において、CV [0045] Subsequently, as shown in FIG. 4, for example, to cover the whole, gas and oxygen containing silicon atoms such as silane or disilane (O 2) or dinitrogen monoxide (N 2 O), such as in a mixed gas of a gas containing oxygen atoms, CV
D法により、二酸化珪素、窒化珪素または酸化窒化珪素よりなる制御絶縁膜17を約50〜100nmの厚みで形成する。 By Method D, to form silicon dioxide, a control insulating film 17 made of silicon nitride or silicon oxynitride about 50~100nm thick. なお、制御絶縁膜17の形成方法としては、 Incidentally, as a method for forming the control insulating film 17,
上記した手法の他、例えば、酸素や一酸化二窒素などの酸素原子を含むガス雰囲気中において、スパッタリングによりシリコンを堆積させるようにしてもよい。 Another approach described above, for example, in a gas atmosphere containing oxygen atoms such as oxygen or nitrous oxide, may be depositing silicon by sputtering.

【0046】続いて、例えば、制御絶縁膜17上の所定の位置に、約600〜700°Cの範囲内における基板温度条件下において、CVD法またはスパッタリング法により、不純物を添加した非単結晶シリコン(多結晶シリコンまたは非晶質シリコン)よりなるメモリ用制御電極18を選択的に形成する。 [0046] Then, for example, controlled to a predetermined position on the insulating film 17, the substrate temperature condition in the range of about 600 to 700 ° C, by a CVD method or a sputtering method, a non-single-crystal silicon doped the memory control electrode 18 made of (polycrystalline silicon or amorphous silicon) is selectively formed. メモリ用制御電極18を形成する際の上記の「所定の位置」とは、例えば、後工程において形成されることとなるメモリ用伝導領域12の配設位置に対応する位置である。 Above in forming the memory control electrode 18 as a "predetermined position", for example, a position corresponding to the arrangement position of a memory for conduction region 12 which will be formed in a later step. なお、メモリ用制御電極18の形成方法としては、上記した手法の他、例えば、スパッタリングにより、タンタル、モリブデン、アルミニウム、銅またはタングステンなどの金属層を形成したのち、この金属層をエッチングしてパターニングするようにしてもよい。 Incidentally, as a method of forming a memory for the control electrode 18, in addition to the procedure described above, for example, by sputtering, tantalum, molybdenum, aluminum, after forming the metal layer such as copper or tungsten, the metal layer is etched patterned it may be.

【0047】続いて、図5に示したように、例えば、メモリ用制御電極18をマスクとして、イオンインプランテーションにより半導体層100に対して不純物Iを注入する。 Subsequently, as shown in FIG. 5, for example, the memory control electrode 18 as a mask, implanting impurity I to the semiconductor layer 100 by ion implantation. この不純物Iとしては、例えば、V族元素であるリンなどを用いるようにする。 As the impurity I, for example, so that the like phosphorus group V element. これにより、第1の不純物領域13および第2の不純物領域14のそれぞれが選択的に形成される。 Thus, each of the first impurity region 13 and the second impurity region 14 is selectively formed. 半導体層100のうち、不純物I Of the semiconductor layer 100, impurity I
が注入されない部分はメモリ用伝導領域12となる。 But not implanted portion is a memory for conduction region 12.

【0048】続いて、例えば、ELAにより全体を加熱し、第1の不純物領域13および第2の不純物領域14 [0048] Then, for example, by heating the entirety by ELA, a first impurity region 13 and the second impurity region 14
の双方に添加された不純物を活性化させる。 Both to the added impurities are activated.

【0049】続いて、図6に示したように、例えば、メモリ用制御電極18をマスクとして、全体に、反応性イオンエッチング(Reactive Ion Etching;以下、単に「RIE」ともいう。)によるエッチング処理を施し、 Subsequently, as shown in FIG. 6, for example, the memory control electrode 18 as a mask, the entire reactive ion etching (Reactive Ion Etching;. Hereinafter, simply referred to as "RIE") by etching alms,
第1の不純物領域13および第2の不純物領域14等を露出させる。 Exposing the like first impurity region 13 and the second impurity region 14. これにより、メモリトランジスタ20が形成される。 Thus, the memory transistor 20 is formed.

【0050】続いて、図1に示したように、第2の不純物領域14の周辺における下地部10上に、例えば、スパッタリング法により、ITOなどの透明電極が搭載された基板よりなる駆動電極21を選択的に形成する。 [0050] Subsequently, as shown in FIG. 1, on the base portion 10 in the periphery of the second impurity region 14, for example, by a sputtering method, driving electrodes a transparent electrode such as ITO is formed of board mounted 21 the selectively formed. 駆動電極21を形成する際には、例えば、その一部が第2 When forming the driving electrode 21, for example, a portion of second
の不純物領域14の一部に部分的に乗り上げるようにし、駆動電極21と第2の不純物領域14とが電気的に接続されるようにする。 Some impurity region 14 so as to partially ride on, so that the driving electrode 21 and the second impurity region 14 are electrically connected.

【0051】続いて、全体を覆うように、例えば、スパッタリング法またはCVD法により、窒化珪素または二酸化珪素よりなる保護膜22を形成する。 [0051] Subsequently, to cover the whole, for example, by sputtering or CVD to form a protective film 22 made of silicon nitride or silicon dioxide. 続いて、保護膜22の上方に、ITOなどの透明電極が搭載された基板よりなる対向電極23を配設する。 Then, over the protective film 22, to arrange the counter electrode 23 a transparent electrode such as ITO is formed of board mounted. 続いて、保護膜2 Then, the protective film 2
2と対向電極23との間の空間に液晶24を封入する。 The space between the 2 and the counter electrode 23 enclosing the liquid crystal 24.
これにより、液晶パネル30が形成され、表示素子が完成する。 Thus, the liquid crystal panel 30 is formed, the display element is completed.

【0052】なお、液晶パネル30を形成する際には、 [0052] It should be noted that, at the time of forming the liquid crystal panel 30,
保護膜22および対向電極23等の他、上記した配向膜、偏光板およびカラーフィルター等を形成する工程も必要となるが、ここでは液晶パネル30の形成に関する概略工程のみの説明にとどめ、上記した一連の部材(配向膜等)の形成に関する説明は省略する。 Other such protective film 22 and the counter electrode 23, an alignment film mentioned above, it is necessary also to form a polarizing plate and a color filter or the like, wherein kept to the description of only outline process relates to the formation of the liquid crystal panel 30, and the description of the formation of a series of members (alignment film) is omitted.

【0053】<表示素子の構造に関する効果>以上のように、本実施の形態に係る表示素子では、蓄積領域16 [0053] As described above <effect on the structure of the display device>, the display device according to this embodiment, the storage area 16
を有するメモリトランジスタ20を備えるようにしたので、表示素子単独の作用(蓄積領域16への電荷の蓄積)により画像データが記録される。 Since such a memory transistor 20 having the image data is recorded by the action of the display device alone (accumulation of charges to the storage region 16). このため、表示素子自体に画像データの記録機能を付与することができる。 Therefore, it is possible to impart a recording function of the image data to the display device itself.

【0054】また、本実施の形態では、メモリ機能を有するメモリトランジスタ20が液晶パネル30を駆動させるためのスイッチング素子(駆動部)としても機能するため、双方の機能(メモリ機能,駆動機能)を確保するために2つのトランジスタを配設する必要がない。 [0054] Further, in this embodiment, since the memory transistor 20 having a memory function also functions as a switching element (driver) for driving the liquid crystal panel 30, both functions (memory function, the driving function) there is no need to dispose the two transistors in order to ensure. このため、表示素子の構造を簡略化することができる。 Therefore, it is possible to simplify the structure of the display device.

【0055】また、本実施の形態では、分散された複数の半導体微粒子16Bにより蓄積領域16が構成されるようにしたので、以下のような作用により、意図しない「画像データの消去」を抑制することができる。 [0055] Further, in the present embodiment, since a plurality of semiconductor fine particles 16B dispersed accumulation region 16 so as to be constituted by the following actions, inhibit unintended "erase image data" be able to. すなわち、例えば、蓄積領域が2次元的な広がりを有する連続膜よりなる場合には、製造上の要因(形成温度等)に起因してトンネル絶縁膜に構造的な欠陥が生じたとすると、蓄積領域に蓄積された電荷の一部が上記の欠陥領域を通じてリークしてしまう。 That is, for example, if the storage region is formed of a continuous film having a two-dimensional expanse, if due to factors of production (forming temperature) and structural defects in the tunnel insulating film occurred, the storage area some of the accumulated electric charge leaks through the above defective area. このような場合には、電荷のリーク現象に起因して、意図しない「画像データの消去」が生じてしまう。 In such a case, due to the leakage phenomenon of charge, unintended "erase image data" occurs. これに対して、本実施の形態では、蓄積領域16に移動した電荷は、各半導体微粒子1 In contrast, in the present embodiment, the charge transferred to the storage region 16, the semiconductor fine particle 1
6Bごとに分散されて蓄積されることとなる。 Are dispersed so that the accumulated per 6B. このため、トンネル絶縁膜15に構造的な欠陥が生じ、一部の半導体粒子16Bに蓄積されていた電荷がトンネル絶縁膜15中の欠陥領域を通じてリークしたとしても、上記した「一部の半導体粒子16B」以外の他の半導体粒子16Bに蓄積されている電荷は蓄積領域16の内部に蓄積されたままとなる。 Therefore, tunnel structural defects occur in the insulating film 15, even the charge accumulated in a part of the semiconductor particles 16B leaked through defect regions in the tunnel insulating film 15, and the "part of the semiconductor particles charges accumulated in the other semiconductor particles 16B except 16B "remains stored inside the storage area 16. したがって、トンネル絶縁膜15 Accordingly, the tunnel insulating film 15
中の欠陥構造に起因する電荷のリーク現象、すなわち意図しない「画像データの消去」が抑制され、書き込まれた情報を長期に渡って安定的に保存することができる。 Leak phenomenon of charge due to the defect structure in, that is, it intended "to erase image data" is suppressed, the written information can be stored stably for a long time.

【0056】また、本実施の形態では、メモリ用伝導領域12の厚みが0.01μm以上0.1μm以下の範囲内であるようにしたので、エネルギービームBの照射によって適正に結晶化された非単結晶シリコンよりなる伝導領域13を備えた高性能のメモリトランジスタ30を構成することができる。 [0056] Further, in the present embodiment, since the thickness of the memory for conduction region 12 is to be within the range of 0.01μm or more 0.1μm or less, the energy beam properly crystallized non irradiated with B it is possible to construct a high-performance memory transistor 30 having a conductive region 13 made of monocrystalline silicon.

【0057】<表示素子の製造方法に関する効果>本実施の形態に係る表示素子の製造方法では、CVD法により、トンネル絶縁膜15に対する被覆率が1よりも小さくなるように複数の半導体微粒子16Bを分散して成長させるようにしたので、被覆率が1になるように複数の半導体微粒子16Bを成長させる場合よりも、蓄積領域16の形成が容易となる。 [0057] In the method of manufacturing a display device according to this embodiment <effect on the method of manufacturing a display device>, by CVD, a plurality of semiconductor particles 16B as coverage for the tunnel insulating film 15 is smaller than 1 since so as to disperse to grow, than the case of growing a plurality of semiconductor particles 16B as coverage is 1, formation of the accumulation region 16 is facilitated. このため、表示素子を容易に製造することができる。 Therefore, it is possible to easily manufacture the display device.

【0058】また、本実施の形態では、酸素原子を含む電離気体中にメモリ用伝導領域13を曝すことによりトンネル絶縁膜15を形成するようにしたので、比較的低い温度条件下においてトンネル絶縁膜15を形成することが可能となり、製造条件(温度条件)を容易化することができる。 [0058] Further, in this embodiment, since to form the tunnel insulating film 15 by exposing the memory for conducting region 13 in an ionized gas containing an oxygen atom, a tunnel insulating film at a relatively low temperature conditions it is possible to form a 15, it is possible to facilitate the manufacturing conditions (temperature condition). 具体的には、熱酸化法などを用いてトンネル絶縁膜15を形成する場合には、例えば800〜10 Specifically, in the case of forming the tunnel insulating film 15 by using a thermal oxidation method, for example, from 800 to 10
00°Cの範囲内における比較的高い温度条件が必要となるが、本実施の形態では例えば150°Cの比較的低い温度条件でよい。 00 a relatively high temperature condition in the range of ° C but is required, in the present embodiment may be a relatively low temperature of, for example, 0.99 ° C.

【0059】また、本実施の形態では、非晶質シリコンよりなる半導体層100を形成したのち、この非晶質シリコンに対してELAを施して結晶化させ、多結晶シリコンよりなる半導体層100を形成するようにしたので、比較的低い温度条件下において多結晶シリコンよりなる半導体層100を形成することが可能となり、製造条件(温度条件)を容易化することができる。 [0059] Further, in the present embodiment, after forming the semiconductor layer 100 made of amorphous silicon, it is crystallized by performing ELA for this amorphous silicon, the semiconductor layer 100 of polycrystalline silicon since so as to form, it is possible to form a semiconductor layer 100 made of polycrystalline silicon at relatively low temperatures, it is possible to facilitate the manufacturing conditions (temperature condition). 具体的には、多結晶シリコンよりなる半導体層100を直接形成する場合には比較的高い温度条件(例えば1000° Specifically, a relatively high temperature condition in the case of forming a semiconductor layer 100 of polycrystalline silicon directly (e.g. 1000 °
C)が必要となるが、本実施の形態では比較的低い温度条件(例えば600〜700°C)でよい。 C) but is required, in the present embodiment may be a relatively low temperature (e.g. 600 to 700 ° C).

【0060】また、本実施の形態では、上記したトンネル絶縁膜15および半導体層100のそれぞれの形成温度の低下により、以下のような利点も有する。 [0060] Further, in the present embodiment, by lowering the respective forming temperatures of the tunnel insulating film 15 and the semiconductor layer 100 described above also has the following advantages. すなわち、例えば、比較的高い温度条件(例えば800〜10 That is, for example, a relatively high temperature (e.g., 800 to 10
00°C)下において上記の各部位を形成する場合には、基板1の材質は比較的高い耐熱特性を有するもの(例えばシリコン)に限られてしまう。 To 00 ° C) when forming the respective portions of the at bottom, is limited to the material of the substrate 1 having a relatively high heat resistance (e.g., silicon). これに対して、 On the contrary,
本実施の形態では、トンネル絶縁膜15等の形成温度の低下に応じて比較的低い耐熱特性を有するものを選択することが可能となり、基板1の材質に関する選択性が拡張する。 In this embodiment, it is possible to select those having a relatively low heat resistance with a decrease in the formation temperature, such as the tunnel insulating film 15, selectivity for the material of the substrate 1 is expanded. 具体的には、基板1として、シリコン等よりも安価な珪酸塩ガラスや石英ガラスなどよりなるものを用いることが可能となる。 Specifically, as the substrate 1, it is possible to use those made of such inexpensive silicate glass or quartz glass than silicon.

【0061】また、本実施の形態では、トンネル絶縁膜15を形成したのち、このトンネル絶縁膜15に対してELAを施すようにしたので、下地部10の温度を高くすることなくトンネル絶縁膜15の膜質が改質され、トンネル絶縁膜15およびトンネル絶縁膜15とメモリ用伝導領域12との間の界面における構造欠陥を減少させることができる。 [0061] Further, in the present embodiment, after forming the tunnel insulating film 15. Thus applying ELA against the tunnel insulating film 15, the tunnel insulating film 15 without increasing the temperature of the base portion 10 quality is reformed, it is possible to reduce the structural defects in the interface between the tunnel insulating film 15 and the tunnel insulating film 15 and the memory for conduction region 12. このため、トンネル絶縁膜15中における電荷のリーク現象が抑制され、この点においても「画像データの保存」の安定化に寄与することとなる。 Therefore, is suppressed leakage phenomenon of charges in the tunnel insulating film 15, it becomes possible to contribute to the stabilization of the "storing image data" in this respect.

【0062】なお、本実施の形態では、メモリトランジスタ20がn型チャネル構造を有するようにしたが、必ずしもこれに限られるものではなく、例えば、p型チャネル構造を有するようにしてもよい。 [0062] In the present embodiment, although the memory transistor 20 to have a n-type channel structure is not necessarily limited thereto, for example, may have a p-type channel structure. p型チャネル構造を有するメモリトランジスタ20は、上記したイオンインプランテーション工程(図5参照)において、不純物Iとして例えばボロン(B)などのIII族元素を用いることにより形成可能となる。 Memory transistor 20 having a p-type channel structure is in the ion implantation process (see FIG. 5), and can be formed by using the group III element as a dopant I such as boron (B). このような構成を有する表示素子では、上記した<表示素子の作用>に関する説明のうち、各電極に対して印加される電位の正負を逆転させることにより、一連の機能(画像データの記録等) In the display device having such a configuration, among the description of the above <action of the display device>, by reversing the polarity of the potential applied to each electrode, a series of functions (the image data recording, etc.)
を実行することが可能となる。 It is possible to run.

【0063】また、本実施の形態では、メモリ用伝導領域12、第1の不純物領域13および第2の不純物領域14の全てが多結晶シリコンまたは非晶質シリコンにより構成されるようにしたが、必ずしもこれに限られるものではなく、上記の各部位の材質(多結晶シリコン,非晶質シリコン)を自由に変更することが可能である。 [0063] Further, in the present embodiment, the memory for the conduction region 12, all of the first impurity region 13 and the second impurity region 14 is to be constituted by polycrystalline silicon or amorphous silicon, the invention is not limited thereto, but may be modified material of each part of the (polycrystalline silicon, amorphous silicon) freely. 具体的には、例えば、上記の各部位のうちの一部(例えばメモリ用伝導領域12のみ)が非晶質シリコンにより構成され、他の部位(例えば第1の不純物領域13および第2の不純物領域14)が多結晶シリコンにより構成されるようにしてもよい。 Specifically, for example, some of the sites of the (e.g., memory for conduction region 12 only) is constituted by amorphous silicon, other parts (e.g., the first impurity region 13 and the second impurity region 14) may be constituted by polycrystalline silicon.

【0064】また、本実施の形態では、基板1の材料として透明性を有する材料を用い、表示素子が透過型のL [0064] Further, in the present embodiment, a material having transparency as a material of the substrate 1, the display element is a transmissive type L
CDを構成するものであるようにしたが、必ずしもこれに限られるものではない。 Were as those constituting the CD, but not necessarily limited to this. 例えば、基板1として非透明な基板などを用い、表示素子が反射型のLCDを構成するものであるようにしてもよい。 For example, using a non-transparent substrate as the substrate 1, the display element may be those constituting the reflection type LCD. この反射型のLCDでは、対向電極23側から液晶パネル30に入射する周囲光を光源として利用できるため、上記した透過型のLC In the reflective LCD, since the availability of ambient light incident from the counter electrode 23 side to the liquid crystal panel 30 as a light source, the transmission type described above LC
D場合とは異なり、光源(バックライト)を設ける必要がない。 Unlike D, it is not necessary to provide a light source (backlight).

【0065】また、本実施の形態では、図4〜図6に示したように、制御絶縁膜17上に形成したメモリ用制御電極18(図4参照)をマスクとして、半導体層100 [0065] Further, in the present embodiment, as shown in FIGS. 4 to 6, the control insulating film memory control electrode 18 formed on the 17 (see FIG. 4) as a mask, the semiconductor layer 100
に対してイオン注入処理を施したのち(図5参照)、全体にRIEによるエッチング処理を施す(図6参照)ようにしたが、必ずしもこれに限られるものではない。 After subjected to ion implantation process on (see FIG. 5), etching is performed by RIE throughout was in (see FIG. 6) as not necessarily limited thereto. 例えば、メモリ用制御電極18を形成したのち、図7に示したように、メモリ用制御電極18をマスクとして、全体にRIEによるエッチング処理を施したのち、図8に示したように、半導体層100の露出部分に対してイオン注入処理を施すようにしてもよい。 For example, after forming the memory control electrode 18, as shown in FIG. 7, the memory control electrode 18 as a mask, then subjected to etching treatment by RIE throughout, as shown in FIG. 8, a semiconductor layer it may be subjected to ion implantation process with respect to 100 exposed part of. このような場合には、例えば、不純物として所定の金属原子を含む電離気体の雰囲気中に半導体層100の露出部分を曝す。 In such a case, for example, exposing the exposed portion of the semiconductor layer 100 in an atmosphere of ionized gas containing a predetermined metal atoms as an impurity. この電離気体としては、例えば、形成されることとなるメモリトランジスタ20がn型チャネル構造を有するようにする場合には、ホスフィン(PH 3 )のようにリン原子などのV族元素を含むものを用いるようにし、一方、メモリトランジスタ20がp型チャネル構造を有するようにする場合には、ジボラン(B 26 )のようにボロンなどのIII族元素を含むものを用いるようにする。 As the ionized gas, for example, those in the case where the memory transistor 20 will be formed is to have an n-type channel structure, including the group V element such as phosphorus atoms as phosphine (PH 3) as used, whereas, if the memory transistor 20 to have a p-type channel structure is to use one containing a group III element such as boron as diborane (B 2 H 6). これにより、上記実施の形態の場合(図5参照)と同様に、 Thus, similarly to the case of the above-described embodiment (see FIG. 5),
メモリ用伝導領域12、第1の不純物領域13および第2の不純物領域14のそれぞれが選択的に形成される(図8参照)。 Memory for conduction region 12, each of the first impurity region 13 and the second impurity region 14 is selectively formed (see FIG. 8). なお、メモリ用伝導領域12等を形成したのち、第1の不純物領域13および第2の不純物領域14のそれぞれに導入された不純物をELAにより活性化させる以降の工程は、上記実施の形態の場合と同様である。 Incidentally, after forming the memory for conduction region 12 or the like, it processes after that are activated by ELA the introduced impurities in each of the first impurity region 13 and the second impurity region 14, the case of the above-described embodiment is the same as that.

【0066】また、本実施の形態では、表示部として液晶を用いるようにしたが、必ずしもこれに限られるものではなく、液晶の他、例えば、有機EL素子、LEDまたはLDなどを用いるようにしてもよい。 [0066] Further, in the present embodiment was to use a liquid crystal as a display unit, not necessarily limited to this, another liquid crystal, for example, to use a organic EL element, LED or LD it may be. このような場合においても、上記実施の形態の場合と同様に、画像データがメモリトランジスタ20に記録されると共に、その画像データが必要に応じて読み出される。 In such a case, as in the case of the above-described embodiment, the image data is recorded in the memory transistor 20, the image data is read out as necessary.

【0067】ここで、図9は、例えば、表示部として有機EL素子を用いた表示素子の概略構成を表すものであり、上記実施の形態における図1に対応するものである。 [0067] Here, FIG. 9, for example, which represents a schematic configuration of a display device using an organic EL element as a display unit, and corresponds to FIG. 1 in the above embodiment. なお、図9では、図1に示した構成要素と同一の構成要素については同一の符号を付している。 In FIG. 9, the same reference numerals are assigned to the same components as the components shown in FIG. この表示素子は、駆動部(メモリトランジスタ20)および表示部(発光パネル40)により構成される。 The display device is constituted by a driving unit (memory transistor 20) and a display unit (light emitting panel 40). 発光パネル40 The light-emitting panel 40
は、例えば、ITOなどの透明電極が搭載された基板よりなる駆動電極41と、アルミキノリウム錯体(Alq Is, for example, a drive electrode 41 a transparent electrode such as ITO is formed of board mounted, aluminum quinolinol potassium complex (Alq
3 )よりなる発光層42と、ジアミン系化合物よりなる電荷輸送層43と、発光層42および電荷輸送層43を挟んで駆動電極41と対向するように配設されたマグネシウム銀(MgAg)よりなる対向電極44とを含んで構成されている。 A light-emitting layer 42 of 3), and the charge transport layer 43 made of a diamine compound, consisting disposed magnesium silver so as to face the driving electrode 41 sandwiching the light emitting layer 42 and the charge transport layer 43 (MgAg) It is configured to include a counter electrode 44. この発光パネル40では、例えば、両電極(駆動電極41,対向電極44)間にバイアスが印加されることにより、電荷輸送層43から発光層42に電荷(例えばホール)が注入され、発光層42において緑色の光が生じる。 In the light emitting panel 40, for example, both electrodes (drive electrodes 41, the counter electrode 44) by the bias is applied between the charge (e.g., holes) are injected into the light emitting layer 42 from the charge transport layer 43, light emitting layer 42 green light occurs in. この光は、例えば、基板1側から画像として認識されることとなる。 This light, for example, would be recognized as an image from the substrate 1 side. 発光パネル40を構成する各部位は、例えば真空蒸着法やスパッタリング法により形成可能である。 Different parts of the light emitting panel 40 is, for example, be formed by a vacuum deposition or sputtering. なお、図9における上記以外の部位の構造的特徴等は、図1に示した場合と同様である。 The structural features and the like of the portion other than the above in FIG. 9 is similar to that shown in FIG.

【0068】図10は、例えば、表示部としてLEDを用いた表示素子の概略構成を表すものであり、上記した図9に対応するものである。 [0068] FIG. 10 is, for example, represents the schematic configuration of a display device using an LED as a display unit, which corresponds to FIG. 9 described above. なお、図10では、図9に示した構成要素と同一の構成要素については同一の符号を付している。 In FIG. 10, the same reference numerals are assigned to the same components as the components shown in FIG. この表示素子では、図9に示した発光層42および電荷輸送層43のそれぞれの替わりに、例えば、p−n接合された2つの半導体、すなわちp型半導体45およびn型半導体46などが配設されることとなる。 In this display device, each of the place of the light-emitting layer 42 and the charge transporting layer 43 shown in FIG. 9, for example, p-n junction has been two semiconductor, that is, arranged like p-type semiconductor 45 and the n-type semiconductor 46 the it is. 例えば、p型半導体45としてII族の亜鉛(Z For example, II group of zinc as a p-type semiconductor 45 (Z
n)を添加したガリウム砒素(GaAs)を用い、n型半導体46としてVI族のテルル(Te)を添加したガリウム砒素を用いた場合には、両電極間にバイアスが印加されることにより、両半導体中におけるキャリア(ホールおよび電子)同士が再結合して赤色の光が生じ、この光が画像として認識される。 n) using a gallium arsenide (GaAs) with the addition of, in the case of using a GaAs added with Group VI tellurium (Te) as a n-type semiconductor 46, by a bias is applied between the electrodes, both cause red light carriers (holes and electrons) between recombine in the semiconductor, the light is recognized as an image. なお、図示しないが、表示部としてLDを用いた表示素子は、図10に示したL Although not shown, a display device using LD as a display portion, shown in FIG. 10 L
EDを搭載した表示素子とほぼ同様の構造を有することとなる。 It will have substantially the same structure as the display device equipped with ED. LDを搭載した表示素子では、誘導放出により高い強度を有する光(レーザ)が生じ、この光が画像として認識される。 In the display device equipped with the LD, the light (laser) occurs with a high strength by stimulated emission, the light is recognized as an image. なお、図10における上記以外の部位の構造的特徴等は、図9に示した場合と同様である。 The structural features and the like of the portion other than the above in FIG. 10 is the same as that shown in FIG.

【0069】表示部として有機EL素子、LEDまたはLDなどを用いた表示素子における上記以外の作用、効果および変形例等は、上記実施の形態の場合と同様である。 [0069] The organic EL element as a display unit, the action other than the above in the display device using an LED or LD, effects and variations such are the same as those of the above-described embodiment.

【0070】[第2の実施の形態]次に、図11〜図1 [0070] [Second Embodiment] Next, FIGS. 11 1
5を参照して、本発明の第2の実施の形態に係る表示素子について説明する。 5 See, described display device according to a second embodiment of the present invention.

【0071】本発明の第2の実施の形態に係る表示素子は、1のメモリトランジスタ20がメモリ機能と駆動機能とを兼ねていた上記第1の実施の形態の場合とは異なり、駆動機能を有する選択トランジスタ50a(駆動部)をメモリトランジスタ50bとは別個に設けたものである。 [0071] The display device according to a second embodiment of the present invention differs from the first memory transistor 20 as in the form of optionally the above-described first embodiment which serves as a driving function and a memory function, the driving function selection transistors 50a having the (drive unit) and a memory transistor 50b in which is provided separately. なお、図11〜図15において、上記第1の実施の形態における構成要素と同一の構成要素については同一の符号を用い、それらの要素に関する詳細な説明は適宜省略する。 Note that, in FIGS. 11 to 15, the use of the same reference components as in the first embodiment, detailed description thereof is omitted about the elements as appropriate.

【0072】この表示素子は、下地部10と、この下地部10の一面側に配設された選択トランジスタ50aおよびメモリトランジスタ50bと、双方のトランジスタ上に配設された分離絶縁膜58と、この分離絶縁膜58 [0072] The display device includes a base portion 10, a selection transistor 50a and the memory transistor 50b disposed on one side of the base portion 10, an isolation insulating film 58 disposed on both transistors, the isolation insulating film 58
上に配設された液晶パネル60とを備えている。 And a liquid crystal panel 60 disposed above.

【0073】選択トランジスタ50aは、下地部10上に互いに離間するように配設されたソース電極51および選択用伝導領域52と、この選択用伝導領域52に隣接し、かつ互いに離間するように配設された第3の不純物領域53および第4の不純物領域54と、選択用伝導領域上に配設された制御絶縁膜56と、この制御絶縁膜56を挟んで選択用伝導領域52と対向するように配設された選択用制御電極57とを含んで構成されている。 [0073] Selection transistor 50a is distribution source electrode 51 and selecting conduction region 52 disposed so as to be spaced apart from each other on the base portion 10, as adjacent to the selection conductive region 52, and spaced from each other a third impurity region 53 and the fourth impurity region 54 is set, the control insulating film 56 provided on the selection conduction region, facing the selection conduction region 52 across the control insulating film 56 It is configured to include a selection control electrode 57 which is disposed so as.
一方、メモリトランジスタ50bは、上記第1の実施の形態におけるメモリトランジスタ20と同様の構造および機能等を有するものである。 On the other hand, the memory transistor 50b are those having a structure similar to the memory transistors 20 and function like in the first embodiment. メモリトランジスタ50 Memory transistor 50
bにおける第4の不純物領域54、第5の不純物領域5 The fourth impurity region 54 in b, the fifth impurity region 5
5および制御絶縁膜56のそれぞれは、上記第1の実施の形態における第1の不純物領域13、第2の不純物領域14および制御絶縁膜17に対応するものである。 Each of the 5 and the control insulating film 56, which corresponds to the first impurity region 13, second impurity regions 14 and the control insulating film 17 in the first embodiment. 第4の不純物領域54および制御絶縁膜56の双方は、選択トランジスタ50aおよびメモリトランジスタ50b Both the fourth impurity region 54 and the control insulating film 56, the selection transistors 50a and the memory transistor 50b
のそれぞれを構成する一部位として共用されている。 It is shared as part position constituting each. ここで、第4の不純物領域54が本発明における「第1の不純物領域」の一具体例に対応し、第5の不純物領域5 Here, the fourth impurity region 54 corresponds to a specific example of a "first impurity region" in the present invention, the fifth impurity region 5
5が本発明における「第2の不純物領域」の一具体例に対応する。 5 corresponds to a specific example of the "second impurity region" in the present invention.

【0074】第3の不純物領域53、第4の不純物領域54および選択用制御電極57のそれぞれは、選択トランジスタ50aにおける「ソース領域」、「ドレイン領域」および「ゲート電極」として機能するものである。 [0074] Third impurity regions 53, each of the fourth impurity region 54 and selection control electrode 57 functions as a "source region", "drain region" and "gate electrode" in the selection transistor 50a .
選択トランジスタ50aを構成する各部位(ソース電極51、選択用伝導領域52、第3の不純物領域53、第4の不純物領域54、制御絶縁膜56および選択用制御電極57等)の形成材料および構造的特徴等は、上記第1の実施の形態におけるメモリトランジスタ20のうち、上記の各部位に対応する各部位の場合と同様である。 Different parts of the selection transistors 50a forming material (the source electrode 51, selecting conduction region 52, the third impurity region 53, the fourth impurity region 54, the control insulating film 56 and the selection control electrode 57, etc.) and structures features, etc., of the memory transistor 20 in the first embodiment, is similar to that of the part corresponding to each part above.

【0075】液晶パネル60は、上記第1の実施の形態における液晶パネル30と同様の構造および機能等を有するものであり、駆動電極61、保護膜62、対向電極63および液晶64等を備えている。 [0075] The liquid crystal panel 60 has the first structure similar to the liquid crystal panel 30 in the embodiment of and functions such as driving electrodes 61, the protective film 62, provided with a counter electrode 63 and the liquid crystal 64 or the like there. 駆動電極61は、 Drive electrodes 61,
分離絶縁膜58上に配設されており、その一端部は、分離絶縁膜58および制御絶縁膜56の双方を貫通して延在し、第5の不純物領域55と電気的に接続されている。 Is disposed on the isolation insulating film 58, one end portion, extends through both the isolation insulating film 58 and the control insulating film 56, is connected a fifth impurity region 55 and the electrically .

【0076】次に、図11を参照して、この表示素子の作用について説明する。 Next, with reference to FIG. 11, a description will be given of the operation of the display device. なお、以下では、例えば、選択トランジスタ50aおよびメモリトランジスタ50bの双方がn型チャネル構造を有するものとする。 In the following, for example, both the selection transistors 50a and the memory transistor 50b is assumed to have the n-type channel structure. 双方のトランジスタがp型チャネル構造を有する場合には、各電極に対して印加される電位の正負を逆転させることにより同様に作用することとなる。 When both of the transistors have a p-type channel structure is decided to act similarly by reversing the polarity of the potential applied to each electrode.

【0077】この表示素子において、画像を表示すると共に画像データを記録する場合には、例えば、メモリ用制御電極18に対して正の電位(例えば+15V)を印加し、選択用制御電極57に対して、選択トランジスタ50aを駆動させることが可能な正の電位(例えば+1 [0077] In this display device, when recording image data and displays an image, for example, a positive potential (e.g. + 15V) is applied to the memory control electrode 18, to the selection control electrode 57 Te, the potential positive capable of driving the select transistor 50a (e.g. +1
0V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 0V) is applied to, it applies a positive potential (e.g. + 10V) to the source electrode 51. これにより、液晶パネル6 As a result, the liquid crystal panel 6
0が駆動して画像が表示されると共に、メモリトランジスタ50bにおいて「画像データの記録」が行われる。 0 is driven with the image is displayed, "recorded image data" is performed in the memory transistor 50b.

【0078】また、記録された画像データを読み出すと共に記録画像を表示する場合には、例えば、メモリ用制御電極18に対して正の電位(例えば+5V)を印加し、選択用制御電極57に対して正の電位(例えば+1 [0078] Further, when displaying a recorded image reads the recorded image data, for example, a positive potential (e.g. + 5V) is applied to the memory control electrode 18, to the selection control electrode 57 positive potential Te (for example +1
0V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 0V) is applied to, it applies a positive potential (e.g. + 10V) to the source electrode 51. これにより、メモリトランジスタ50bにおいて「画像データの読み出し」が行われ、液晶パネル60において記録画像が表示される。 Thus, in the memory transistor 50b "read image data" is performed, the recorded image in the liquid crystal panel 60 is displayed.

【0079】また、記録した画像データを消去する場合には、例えば、メモリ用制御電極18に対して負の電位(例えば−15V)を印加し、選択用制御電極57に対して正の電位(例えば+10V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 [0079] When erasing the recorded image data, for example, a negative potential (e.g., -15V) is applied to the memory control electrode 18, a positive potential with respect to selection control electrode 57 ( for example + 10V) applied to, it applies a positive potential (e.g. + 10V) to the source electrode 51.
これにより、メモリトランジスタ50bにおいて「画像データの消去」が行われる。 Thus, "erase image data" is performed in the memory transistor 50b.

【0080】次に、図11〜図15を参照して、この表示素子の製造方法について説明する。 Next, with reference to FIGS. 11 to 15, a method for manufacturing the display device. なお、表示素子の製造方法において、トンネル絶縁膜15上に蓄積領域1 In the production method of a display device, the storage area 1 on the tunnel insulating film 15
6(半導体微粒子16B)を形成するところまでの工程は、上記第1の実施の形態における図3に示した工程までと同様であるので、その説明を省略する。 Since 6 steps to the point where forming a (semiconductor fine particles 16B) are similar to the steps up to the step shown in FIG. 3 in the first embodiment, description thereof is omitted.

【0081】表示素子を製造する際には、蓄積領域16 [0081] When manufacturing the display device, the storage area 16
を形成したのち、図12に示したように、例えば、四フッ化炭素と水素との混合ガス中においてRIEによるエッチング処理を施し、トンネル絶縁膜15および蓄積領域16(半導体微粒子16B)のうち、後工程において形成されることとなるメモリ用伝導領域12(図14参照)の配設領域に対応する部分以外の領域を選択的に除去する。 After forming the, as shown in FIG. 12, for example, subjected to etching treatment by RIE in a mixed gas of carbon tetrafluoride and hydrogen, of the tunnel insulating film 15 and a storage region 16 (semiconductor fine particles 16B), selectively removing regions other than the portion corresponding to the arrangement region of the memory for conducting region 12 will be formed (see FIG. 14) in a later step.

【0082】続いて、図13に示したように、例えば、 Subsequently, as shown in FIG. 13, for example,
シランやジシランなどのシリコン原子を含むガスと酸素や一酸化二窒素などの酸素原子を含むガスとの混合ガス中において、CVD法により、全体を覆うように、二酸化珪素、窒化珪素または酸化窒化珪素よりなる制御絶縁膜56を約50〜100nmの厚みで形成する。 In a mixed gas of a gas containing oxygen atoms such as gas and oxygen or nitrous oxide containing silicon atoms such as silane or disilane, by CVD to cover the entire silicon dioxide, silicon nitride or silicon oxynitride forming a control insulating film 56 become more about 50~100nm thick.

【0083】続いて、例えば、制御絶縁膜56上に、約600〜700°Cの範囲内における基板温度条件下において、CVD法またはスパッタリング法により、不純物を添加した非単結晶シリコン(多結晶シリコンまたは非晶質シリコン)よりなる選択用制御電極57およびメモリ用制御電極18のそれぞれを選択的に形成する。 [0083] Then, for example, on the control insulating film 56, the substrate temperature condition in the range of about 600 to 700 ° C, by a CVD method or a sputtering method, a non-single-crystal silicon doped (polycrystalline silicon or selectively forming a respective selection control electrode 57 and the memory control electrode 18 made of amorphous silicon).

【0084】続いて、図14に示したように、例えば、 Subsequently, as shown in FIG. 14, for example,
選択用制御電極57およびメモリ用制御電極18の双方をマスクとして、イオンインプランテーションにより半導体層100に対して不純物Iを注入し、第3の不純物領域53、第4の不純物領域54および第5の不純物領域55のそれぞれを選択的に形成する。 Both the selection control electrode 57 and the memory control electrode 18 as a mask, ion implantation of impurities I and implanted into the semiconductor layer 100, the third impurity region 53, the fourth impurity region 54 and the fifth each impurity regions 55 are selectively formed. 不純物Iとしては、例えば、選択トランジスタ50aおよびメモリトランジスタ20の双方がn型チャネル構造を有するようにする場合にはV族元素であるリンなどを用いるようにし、一方、p型チャネル構造を有するようにする場合にはIII族元素であるボロンなどを用いるようにする。 As the impurity I, for example, to use a like phosphorus is V group element in the case where both the selection transistors 50a and the memory transistor 20 to have a n-type channel structure, meanwhile, to have a p-type channel structure in the case of to use such as boron is group III element.
半導体層100のうち、不純物Iが注入されない部分は、選択用伝導領域52およびメモリ用伝導領域12となる。 Of the semiconductor layer 100, the portion in which the impurity I is not implanted, the selecting conduction region 52 and the memory for conduction region 12.

【0085】続いて、例えば、ELAにより全体を加熱し、第3の不純物領域53、第4の不純物領域54および第5の不純物領域55のそれぞれに添加された不純物を活性化させる。 [0085] Then, for example, by heating the entirety by ELA, a third impurity region 53, to activate the added impurity in each of the fourth impurity region 54 and the fifth impurity regions 55. これにより、選択トランジスタ50a As a result, the selection transistor 50a
およびメモリトランジスタ50bが形成される。 And the memory transistor 50b is formed.

【0086】続いて、図15に示したように、例えば、 Subsequently, as shown in FIG. 15, for example,
制御絶縁膜56を形成した場合と同様の形成材料および形成方法を用いて、選択用制御電極57およびメモリ用制御電極18の双方を覆うように分離絶縁膜58を形成する。 With formation of same way as in forming a control insulating film 56 material and forming method to form the isolation insulating film 58 so as to cover both the selection control electrode 57 and the memory control electrode 18.

【0087】続いて、例えば、RIEによるエッチング処理により、第5の不純物領域55の上方における分離絶縁膜58および制御絶縁膜56のそれぞれの一部を選択的に除去して開口部58kを形成し、第5の不純物領域55の一部を露出させる。 [0087] Then, for example, by etching with RIE, each part of the fifth impurity region 55 of the isolation in the upper film 58 and the control insulating film 56 is selectively removed to form an opening 58k to expose a portion of the fifth impurity region 55. 続いて、例えば、スパッタリング法により、分離絶縁膜58上にITOなどの透明電極が搭載された基板よりなる駆動電極61を形成する。 Then, for example, by sputtering, a transparent electrode such as ITO to form the driving electrode 61 made of a substrate which is mounted on the isolation insulating film 58. 駆動電極61を形成する際には、その一端部が開口部58kを通じて延在し、第5の不純物領域55の露出部分と電気的に接続されるようにする。 When forming the driving electrode 61 has one end extending through the opening 58k, so as to expose part electrically connected to the fifth impurity region 55.

【0088】なお、図11に示した保護膜62を形成する以降の工程(液晶パネル60の形成工程)は、上記第1の実施の形態において保護膜22を形成した以降の工程(図1参照)と同様であるので、その説明を省略する。 [0088] Incidentally, after the step of forming the protective film 62 shown in FIG. 11 (step of forming the liquid crystal panel 60), the first after the formation of the protective film 22 in the embodiment step (see FIG. 1 ) and is the same, the description thereof is omitted. 液晶パネル60の形成が完了することにより、表示素子が完成する。 By formation of the liquid crystal panel 60 is completed, the display element is completed.

【0089】本実施の形態に係る表示素子では、異なる機能を有する2つのトランジスタ、すなわち、駆動機能を有する選択トランジスタ50aとメモリ機能を有するメモリトランジスタ20とを備えるようにしたので、メモリトランジスタ20が双方の機能を兼ねていた上記第1の実施の形態の場合とは異なり、画像表示を目的として印加するゲート電位および画像記録を目的として印加するゲート電位をそれぞれ独立に制御することができる。 [0089] In the display device according to this embodiment, two transistors having different functions, i.e., since so and a memory transistor 20 having a select transistor 50a and the memory function having a drive function, the memory transistor 20 is Unlike in the form of a function also as they were in the first embodiment both, the gate potential and image recording is applied to image display purposes can be controlled gate potential applied as an object independently.

【0090】なお、本実施の形態の表示素子の構造および製造方法に関する上記以外の作用、効果および変形例等は、上記第1の実施の形態の場合と同様である。 [0090] The structure and the manufacturing method effects except for the above-described display device of the present embodiment, the effects and variations such are the same as those of the first embodiment.

【0091】なお、本実施の形態では、図11に示したように、選択トランジスタ50a、メモリトランジスタ50bおよび液晶パネル60をこの順に配設するようにしたが、必ずしもこれに限られるものではなく、上記の各部位の配列順は回路設計等に応じて自由に変更することが可能である。 [0091] In the present embodiment, as shown in FIG. 11, the selection transistor 50a, although the memory transistors 50b and the liquid crystal panel 60 to be disposed in this order, but it is not necessarily limited thereto, order of arrangement of each part described above can be freely changed according to the circuit design or the like. 例えば、図16に示したように、メモリトランジスタ50b、選択トランジスタ50aおよび液晶パネル60をこの順に配設するようにしてもよい。 For example, as shown in FIG. 16, the memory transistor 50b, may be a select transistor 50a and the liquid crystal panel 60 to be disposed in this order.
このような場合には、第3の不純物領域53および第4 In such a case, the third impurity region 53 and the fourth
の不純物領域54のそれぞれがメモリトランジスタ50 Memory transistor 50 each impurity region 54 of the
bにおける「ソース領域」および「ドレイン領域」として機能し、また第4の不純物領域54および第5の不純物領域55のそれぞれが選択トランジスタ50aにおける「ソース領域」および「ドレイン領域」として機能することとなる。 "Source region" and the b functions as a "drain region", also the fact that each of the fourth impurity region 54 and the fifth impurity region 55 serves as the "source region" and "drain region" in the select transistor 50a Become. このような構成を有する表示素子においても、上記実施の形態の場合と同様の作用および効果を得ることができる。 In the display device having such a configuration, it is possible to obtain the same effect as in the above embodiment. なお、図16における上記以外の部位の構造的特徴等は図11に示した場合と同様である。 The structural features and the like of the portion other than the above in FIG. 16 is similar to that shown in FIG. 11.

【0092】[第3の実施の形態]次に、図17を参照して、本発明の第3の実施の形態に係る表示素子について説明する。 [0092] [Third Embodiment] Next, with reference to FIG. 17, a description will be given of a display device according to a third embodiment of the present invention.

【0093】本発明の第3の実施の形態に係る表示素子は、メモリトランジスタ50bが1のメモリ用制御電極18を備える上記第2の実施の形態の場合とは異なり、 [0093] The display device according to a third embodiment of the present invention, unlike the case of the second embodiment in which the memory transistors 50b comprises a memory control electrode 18 of 1,
メモリトランジスタ50dが2つの制御電極(メモリ用制御電極18,メモリ用補助電極71)を備えるようにした点を除き、上記第2の実施の形態における表示素子と同様の構造を有するものである。 Memory transistor 50d has two control electrodes (memory control electrode 18, a memory auxiliary electrode 71) except that as provided with and has the same structure as the display device in the second embodiment. なお、図17において、上記第2の実施の形態における構成要素と同一の構成要素については、同一の符号を付すものとし、これらの要素に関する詳細な説明は、適宜省略する。 In FIG. 17, the same components as in the second embodiment, and are denoted by the same reference numerals, and detailed description of these elements is omitted as appropriate.

【0094】この表示素子は、下地部10と、この下地部10上に配設された選択トランジスタ50cおよびメモリトランジスタ50dと、双方のトランジスタ上に配設された分離絶縁膜58と、液晶パネル60とを備えている。 [0094] The display device includes a base portion 10, and the base portion 10 select transistors 50c and the memory transistor 50d disposed on an isolation insulating film 58 disposed on both transistors, the liquid crystal panel 60 It is equipped with a door.

【0095】メモリトランジスタ50dは、上記第2の実施の形態におけるメモリトランジスタ50bを構成する各部位の他、下地部10上に配設されたメモリ用補助電極71と、このメモリ用補助電極71とメモリ用伝導領域12等との間を電気的に分離するための補助絶縁膜72とを含んで構成されている。 [0095] Memory transistor 50d, in addition to different parts of the memory transistor 50b in the second embodiment, a memory auxiliary electrode 71 disposed on the base portion 10, and the memory for the auxiliary electrode 71 It is configured to include an auxiliary insulating film 72 for electrical isolation between the memory for the conduction region 12 or the like. このメモリ用補助電極71は、例えば、メモリ用伝導領域12を挟んでメモリ用制御電極18と対向するように配設されており、主に、「画像データの読み出し」時における意図しない電荷の遷移を抑制するためのものである。 The memory for the auxiliary electrode 71 is, for example, arranged so as to face the memory control electrode 18 sandwiching the memory for conduction region 12 mainly transition unintentional charge during "read image data" it is intended to suppress. メモリ用補助電極71とメモリ用伝導領域12との間の領域における補助絶縁膜72の厚みは、例えば、メモリ用制御電極18 The thickness of the auxiliary insulating layer 72 in the region between the memory for the auxiliary electrode 71 and the memory for conduction region 12 is, for example, a memory control electrode 18
と蓄積領域16との間の領域における制御絶縁膜56の厚みよりも小さくなっている。 It is smaller than the thickness of the control insulating film 56 in the region between the storage area 16. 具体的には、例えば、前者の厚み(例えば25nm)は、後者の厚み(例えば5 Specifically, for example, the former thickness (e.g., 25 nm), the latter thickness (e.g., 5
0nm)のほぼ1/2倍になっている。 Is nearly half of 0nm). ここで、メモリ用補助電極71が本発明における「補助電極」の一具体例に対応する。 Here, the memory for the auxiliary electrode 71 corresponds to a specific example of the "auxiliary electrode" in the present invention.

【0096】選択トランジスタ50cは、上記第2の実施の形態における選択トランジスタ50aを構成する各部位の他、下地部10と選択用伝導領域52等との間の領域に配設された補助絶縁膜72を含んで構成されている。 [0096] Selection transistors 50c, the above addition of each portion constituting the selection transistor 50a in the second embodiment, the auxiliary insulating layer disposed in a region between the base portion 10 and the selecting conduction region 52 or the like It is configured to include a 72.

【0097】次に、図17を参照して、この表示素子の作用について説明する。 [0097] Next, with reference to FIG. 17, a description will be given of the operation of the display device. なお、以下では、例えば、選択トランジスタ50cおよびメモリトランジスタ50dの双方がn型チャネル構造を有するものとする。 In the following, for example, both the selection transistors 50c and the memory transistor 50d is assumed to have the n-type channel structure. 双方のトランジスタがp型チャネル構造を有する場合には、各電極に対して印加される電位の正負を逆転させることにより同様に作用することとなる。 When both of the transistors have a p-type channel structure is decided to act similarly by reversing the polarity of the potential applied to each electrode.

【0098】この表示素子において、画像を表示すると共に画像データを記録する場合には、例えば、メモリ用補助電極71の電位を0Vとした状態において、メモリ用制御電極18に対して正の電位(例えば+15V)を印加し、選択用制御電極57に対して正の電位(例えば+10V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 [0098] In this display device, when recording image data and displays an image, for example, in a state where the potential of the memory for the auxiliary electrode 71 was set to 0V, a positive potential with respect to the memory control electrode 18 ( for example + 15V) is applied to a positive potential (e.g. + 10V) is applied to the selected control electrode 57, a positive potential is applied (e.g., + 10V) to the source electrode 51. これにより、液晶パネル60が駆動して画像が表示されると共に、メモリトランジスタ50dにおいて「画像データの記録」が行われる。 Thus, the liquid crystal panel 60 is driven with the image is displayed, "recorded image data" is performed in the memory transistor 50d.

【0099】また、記録された画像データを読み出すと共に記録画像を表示する場合には、例えば、メモリ用制御電極18の電位を0Vとした状態において、メモリ用補助電極71に対して正の電位(例えば10V)を印加し、選択用制御電極57に対して正の電位(例えば+1 [0099] Further, when displaying a recorded image reads the recorded image data is, for example, in a state where the potential of the memory control electrode 18 was set to 0V, a positive potential with respect to the memory for the auxiliary electrode 71 ( for example 10V) is applied to a positive potential with respect to the selection control electrode 57 (e.g. +1
0V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 0V) is applied to, it applies a positive potential (e.g. + 10V) to the source electrode 51. これにより、メモリトランジスタ50dにおいて「画像データの読み出し」が行われると共に、液晶パネル60において記録画像が表示される。 Thus, in the memory transistor 50d with "read image data" is performed, a recorded image in the liquid crystal panel 60 is displayed.

【0100】この表示素子では、上記したように、記録された画像データを読み出す際に、メモリ用補助電極7 [0100] In this display device, as described above, when reading the recorded image data, a memory for the auxiliary electrode 7
1に対して電位が印加される。 Potential is applied to one. このため、メモリ用制御電極18に対して電位が印加される上記の各実施の形態の場合とは異なり、電位印加時におけるメモリ用伝導領域12〜蓄積領域16間の電位変化が抑制される。 Therefore, unlike the case of the respective embodiments which potential is applied to the memory control electrode 18, the potential change between the memory for the conductive region 12 to storage region 16 in the potential application is suppressed.

【0101】また、記録した画像データを消去する場合には、例えば、メモリ用補助電極71の電位を0Vとした状態において、メモリ用制御電極18に対して負の電位(例えば−15V)を印加し、選択用制御電極57に対して正の電位(例えば+10V)を印加し、ソース電極51に対して正の電位(例えば+10V)を印加する。 [0102] When erasing the recorded image data, for example, applied in a state where the potential of the memory for the auxiliary electrode 71 was set to 0V, a negative potential to the memory control electrode 18 (e.g., -15V) and a positive potential (e.g. + 10V) is applied to the selected control electrode 57, a positive potential is applied (e.g., + 10V) to the source electrode 51. これにより、メモリトランジスタ50dにおいて「画像データの消去」が行われる。 Thus, "erase image data" it is performed in the memory transistor 50d.

【0102】この表示素子は、上記第2の実施の形態の場合と同様の製造工程を経て製造することが可能である。 [0102] The display element can be manufactured through a case similar to the manufacturing process of the second embodiment. なお、メモリ用補助電極71および補助絶縁膜72 The memory for the auxiliary electrode 71 and the auxiliary insulating layer 72
のそれぞれの形成材料および形成方法等は、上記第2の実施の形態におけるメモリ用制御電極18および制御絶縁膜56の場合と同様である。 The like each of forming material and forming method is similar to that of the memory control electrode 18 and the control insulating film 56 in the second embodiment.

【0103】本実施の形態に係る表示素子では、「画像データの読み出し」を行う際に、メモリ用補助電極71 [0103] In the display device according to this embodiment, when performing "read image data", the memory for the auxiliary electrode 71
の双方に対して電位が印加されるため、メモリ用伝導領域12〜蓄積領域16間の電位変化が抑制され、この電位変化に起因する電荷の遷移が抑制される。 Both the potential is applied to the potential change between the memory for the conductive region 12 to storage region 16 is suppressed, the transition of the charge due to the potential change can be suppressed. このため、 For this reason,
「画像データの読み出し」時における意図しない画像データの記録や消去が抑制され、記録された画像データを正確に読み出すことができる。 Recorded or unintended erasure of image data during the "read image data" is suppressed, it is possible to read the recorded image data correctly.

【0104】また、本実施の形態では、補助絶縁膜72 [0104] Further, in this embodiment, the auxiliary insulating layer 72
の厚みが制御絶縁膜56の厚みよりも小さくなるようにしたので、メモリ用補助電極71と蓄積領域16との間の距離は、メモリ用制御電極18と蓄積領域16との間の距離よりも小さくなる。 The thickness of the is set to be smaller than the thickness of the control insulating film 56, the distance between the memory for the auxiliary electrode 71 and the storage region 16, than the distance between the memory control electrode 18 and the storage area 16 smaller. このような場合には、「画像データの読み出し」時において、メモリ用制御電極18 In such a case, at the time of "reading of the image data", the memory control electrode 18
に対して電位を印加する場合に要する電位よりも小さい電位をメモリ用補助電極71に対して印加することで、 The smaller potential than that required when applying a potential by applying to the memory for the auxiliary electrode 71 with respect to,
メモリトランジスタ50dを駆動させることが可能となる。 It is possible to drive the memory transistor 50d. このため、メモリトランジスタ50dを駆動させるために必要な消費電力を減少させることができる。 Therefore, it is possible to reduce power consumption required for driving the memory transistor 50d.

【0105】なお、本実施の形態の表示素子の構造および製造方法に関する上記以外の作用、効果および変形例等は、上記各実施の形態の場合と同様である。 [0105] The structure and the manufacturing method effects except for the above-described display device of the present embodiment, the effects and variations such are the same as those of the above embodiments.

【0106】[第4の実施の形態]次に、図18〜図2 [0106] [Fourth Embodiment Next, FIGS. 18 2
0を参照して、本発明の第4の実施の形態に係る表示装置について説明する。 0 See, illustrating a display device according to a fourth embodiment of the present invention. なお、以下では、例えば、上記第1の実施の形態における表示素子を複数集積して表示装置を構成するものとする。 In the following, for example, it is assumed that a display device by integrating a plurality of display elements in the first embodiment.

【0107】図18は、表示素子を集積した表示装置(LCD)の平面構造を表すものであり、図19は、図18におけるA−A線に沿った矢視断面構造を表すものである。 [0107] Figure 18 is representative of a planar structure of a display device integrating a display device (LCD), FIG. 19 shows an arrow sectional structure taken along line A-A in FIG. 18. また、図20は、図18に示した表示装置の回路構成を表すものである。 Further, FIG. 20 shows a circuit configuration of the display device shown in FIG. 18. 図18では、図20に示した複数の表示素子のうち、例えば4つの表示素子111, In Figure 18, among the plurality of display elements shown in FIG. 20, for example, four display elements 111,
112,121,122を示している。 Shows the 112,121,122. なお、以下では、図18〜図20において、各表示素子の配列方向のうち、図中のX軸方向を「行(または行方向)」と表記すると共に、図中のY方向を「列(または列方向)」と表記するものとする。 In the following, in FIGS. 18 to 20, of the arrangement direction of the display device, the X-axis direction in FIG together referred to as "row (or row direction)", "column in the Y direction in the drawing ( or column) "and it shall be referred to. また、各図において、上記第1の実施の形態における構成要素と同一の構成要素については同一の符号を付すものとし、これらの要素に関する詳細な説明は適宜省略する。 Moreover, in each figure, the same components as in the first embodiment is represented by the same reference numerals, a detailed explanation of these elements is omitted as appropriate.

【0108】表示素子111のうち、上記第1の実施の形態においてソース電極11が配設されていた領域には、ソース電極11と同様の機能を有するデータ線D1 [0108] Among the display device 111, above the first area where the source electrode 11 has been arranged in the embodiment, the data lines D1 having the same as the source electrode 11 functions
が配設されている。 There has been arranged. このデータ線D1は、例えば、「列方向」に延在しており、同一の「列」に配設されている表示素子111以外の他の複数の表示素子(例えば表示素子121等)もまたデータ線D1を介して配設されている。 The data lines D1 also, for example, extend in the "column direction", the same "column" in disposed has been that the display element 111 than other of the plurality of display elements (for example, a display device 121, etc.) through the data line D1 are arranged.

【0109】表示素子111のうち、上記第1の実施の形態においてメモリ用制御電極18が配設されていた領域には、メモリ用制御電極18と同様の機能を有するゲート線G1が配設されている。 [0109] Among the display device 111, above the area where the memory control electrode 18 has been disposed in the first embodiment, the gate lines G1 having the same functions as the memory control electrode 18 is arranged ing. このゲート線G1の一部は、例えば、「行」方向に延在しており、同一の「行」 Some of the gate line G1, for example, "row" extends in the direction, the same "row"
に配設されている表示素子111以外の他の複数の表示素子(例えば表示素子112等)もまたゲート線G1を介して配設されている。 Another plurality of display elements other than the display device 111 that is disposed (e.g., display device 112, etc.) also via the gate line G1 are disposed.

【0110】なお、表示素子112と同一の「列」に配設されている他の複数の表示素子(例えば表示素子12 [0110] Incidentally, another plurality of display elements are arranged in "rows" in the same display device 112 (e.g., display device 12
2等)は、上記した表示素子111等の場合と同様にデータ線D2を介して配設されている。 2, etc.) is disposed over the data lines D2 as in the case of such a display device 111 described above. また、表示素子1 In addition, the display device 1
21と同一の「行」に配設されている他の複数の表示素子(例えば表示素子122等)は、上記した表示素子1 Another plurality of display elements that are arranged in "rows" same as 21 (for example, a display device 122, etc.), the display device 1 described above
11の場合と同様にゲート線G2を介して配設されている。 It is disposed over the gate line G2 as in the case of 11. もちろん、表示装置を構成する他の複数の表示素子もまた、上記した4つの表示素子(111,112,1 Of course, several other display elements constituting the display device is also four display elements mentioned above (111,112,1
21,122)の場合と同様に、複数のデータ線、ゲート線およびワード線のそれぞれを介して配設されている。 As in the case of 21,122), it is disposed over each of the plurality of data lines, gate lines and word lines. 各表示素子における上記以外の構造は、上記第1の実施の形態の場合(図1参照)と同様である。 Structure other than the above in the display elements are the same as those in the first embodiment (see FIG. 1).

【0111】この表示装置では、図18に示したように、例えば、ゲート線とデータ線とが直交するように配設されている。 [0111] In this display device, as shown in FIG. 18, for example, and the gate lines and data lines are arranged perpendicular. メモリトランジスタ20および液晶パネル30を含んで構成される1の表示素子が、画像を構成する「一画素」に相当する。 1 of the display device configured to include a memory transistor 20 and the liquid crystal panel 30 corresponds to "one pixel" constituting the image.

【0112】このような構成を有する表示装置において、例えば、表示素子111のみを駆動させる場合には、上記第1の実施の形態において説明した<表示素子の作用>のうち、「メモリ用制御電極18」を「ゲート線G1」に置き換えると共に「ソース電極11」を「データ線D1」に置き換え、各配線に対して電位を印加するようにする。 [0112] In the display device having such a configuration, for example, in the case of driving only the display device 111, among the <action of the display device> described in the first embodiment, the "control electrodes memory 18 "a is replaced with the" gate lines G1 "replace" the source electrode 11 "to" data lines D1 ", so as to apply a potential to each wire. これにより、上記第1の実施の形態の場合と同様に、表示素子111において一連の機能(画像データの記録等)を実行することが可能となる。 Thus, as in the case of the first embodiment, it is possible to perform a series of functions (the image data recording, etc.) In the display device 111. なお、 It should be noted that,
表示素子111を駆動させる際、上記した配線(ゲート線G1,データ線D1)以外の他の配線(ゲート線G When driving the display device 111, the wiring described above (the gate line G1, the data line D1) than the other line (gate line G
2,データ線D2等)の電位は、例えば0Vとする。 2, the potential of the data line D2, etc.) is, for example, 0V.

【0113】この表示装置は、例えば、上記第1の実施の形態において説明した表示素子の製造方法を反復し、 [0113] The display device may, for example, repeating the method of manufacturing a display device described in the foregoing first embodiment,
1の下地部10上に複数のメモリトランジスタ20および液晶パネル30をマトリックス状に配列させることにより製造可能である。 1 of the base portion 10 a plurality of memory transistors 20 and the liquid crystal panel 30 on the can be manufactured by arranging in a matrix. なお、データ線およびゲート線のそれぞれの形成材料および形成方法等は、例えば、上記第1の実施の形態におけるソース電極11およびメモリ用制御電極18の場合と同様である。 Incidentally, each of the forming material and forming method of the data lines and the gate lines or the like, for example, is the same as that of the source electrode 11 and the memory control electrode 18 in the first embodiment.

【0114】本実施の形態に係る表示装置では、上記第1の実施の形態において示したメモリ機能を有する複数の表示素子により構成されるようにしたので、メモリ装置等の周辺機器を別途付設することなくレジューム機能を有することとなる。 [0114] In the display device according to this embodiment, since to be composed of a plurality of display elements having a memory function shown in the foregoing first embodiment, separately attached peripherals such as a memory system It will have a resume function without. このため、表示装置の製造コストを削減することができる。 Therefore, it is possible to reduce the manufacturing cost of the display device. また、上記した周辺機器と表示装置とを接続させるための複雑な配線接続工程等が不要となるため、表示装置の製造に係る製造工程数を削減し、製造時間を短縮することができる。 Further, since the complicated wiring connection process and the like for connecting the peripheral device display device and described above is not necessary, reducing the number of manufacturing steps according to the manufacturing of the display device, it is possible to shorten the manufacturing time.

【0115】[第5の実施の形態]次に、図21〜図2 [0115] [Fifth Embodiment] Next, FIGS. 21 2
3を参照して、本発明の第5の実施の形態に係る表示装置について説明する。 3 See, illustrating a display device according to a fifth embodiment of the present invention. なお、以下では、例えば、上記第2の実施の形態における表示素子を複数集積して表示装置を構成するものとする。 In the following, for example, it is assumed that a display device by integrating a plurality of display elements in the second embodiment.

【0116】図21は、表示素子を集積した表示装置の平面構造を表すものであり、図22は、図21におけるB−B線に沿った矢視断面構造を表すものである。 [0116] Figure 21 is representative of a planar structure of a display device with an integrated display device, FIG. 22 illustrates an arrow sectional structure taken along line B-B in FIG. 21. また、図23は、図21に示した表示装置の回路構成を表すものである。 Further, FIG. 23 shows a circuit configuration of the display device shown in FIG. 21. 図21では、マトリックス状に配列された複数の表示素子(図23参照)のうち、例えば4つの表示素子211,212,221,222を示している。 In Figure 21, among the plurality of display elements arranged in a matrix (see FIG. 23), for example, shows the four display elements 211, 212, 221, and 222. 図21〜図23において、上記第2の実施の形態における構成要素と同一の構成要素については同一の符号を付すものとし、これらの要素に関する詳細な説明は、 In 21 to 23, above for the same components as in the second embodiment is represented by the same reference numerals, the detailed description of these elements,
適宜省略する。 Appropriately omitted.

【0117】表示素子211における選択トランジスタ50aのうち、上記第2の実施の形態においてソース電極51が配設されていた領域には、データ線D11が配設されている。 [0117] Among the selection transistor 50a in the display device 211, to the region where the source electrode 51 in the second embodiment has been arranged, the data line D11 is disposed. このデータ線D11は、例えば、「列」 This data line D11 is, for example, "column"
方向に延在しており、同一の「列」に配列されている表示素子211以外の他の複数の表示素子(表示素子22 Extends in a direction, the same "column" in the sequence has been that the display device 211 other than the other of the plurality of display elements (display elements 22
1等)もまたデータ線D11を介して配設されている。 1, etc.) have also been provided through the data line D11.

【0118】また、上記第2の実施の形態において選択用制御電極57が配設されていた領域には、選択用制御電極57と同様の機能を有するゲート線G11が配設されている。 [0118] Further, above the area where the select control electrode 57 has been disposed in the second embodiment, the gate line G11 is arranged to have the same function as the selection control electrode 57. ゲート線G11の一部は、例えば、「行」方向に延在しており、同一の「行」に配設されている表示素子211以外の他の複数の表示素子(表示素子212 Part of the gate line G11 is, for example, "row" extends in the direction, the same "row" in being arranged display elements 211 than other of the plurality of display elements (display elements 212
等)もまたゲート線G11を介して配設されている。 Etc.) are also arranged through the gate line G11.

【0119】表示素子211におけるメモリトランジスタ50bのうち、上記第2の実施の形態においてメモリ用制御電極18が配設されていた領域には、メモリ用制御電極18と同様の機能を有するワード線W11が配設されている。 [0119] Among the memory transistor 50b in the display device 211, above the area where the memory control electrode 18 has been disposed in the second embodiment, the word line has the same function as that of the memory control electrode 18 W11 There has been arranged. このワード線W11の一部は、例えば、 Some of the word lines W11, for example,
「行」方向に延在しており、同一の「行」に配設されている表示素子211以外の他の複数の表示素子(表示素子212等)もまたワード線W11を介して配設されている。 Extends the "row" direction, the same "row" in disposed has been that the display device 211 other than the other of the plurality of display elements (display elements 212, etc.) may also be arranged via the word line W11 ing.

【0120】なお、表示素子212以外の他の複数の表示素子(212,221,222等)もまた、表示素子212の場合と同様に複数の各種配線(データ線D1 [0120] Incidentally, a plurality of other display devices other than the display device 212 (212,221,222, etc.) also, a plurality of various wirings as in the display device 212 (data lines D1
1,D12,ゲート線G11,G12,ワード線W1 1, D12, the gate lines G11, G12, the word line W1
1,W12)を介して配設されている。 1, W12) are arranged through. 各表示素子における上記以外の構造は、上記第2の実施の形態の場合(図11参照)と同様である。 Structure other than the above in the display elements are the same as those in the second embodiment (see FIG. 11).

【0121】この表示装置では、図21に示したように、例えば、データ線と、ゲート線およびワード線のそれぞれとが直交するように各配線が配設されている。 [0121] In this display device, as shown in FIG. 21, for example, a data line, each line so that the respective gate lines and word lines are orthogonal is disposed. 選択トランジスタ50a、メモリトランジスタ50bおよび液晶パネル60を含んで構成される1の表示素子が、 Selection transistors 50a, display device 1 configured to include a memory transistor 50b and the liquid crystal panel 60,
画像を構成する「一画素」に相当する。 It corresponds to "one pixel" constituting the image.

【0122】このような構成を有する表示装置において、例えば、表示素子211のみを駆動させる場合には、上記第2の実施の形態において説明した表示素子の作用のうち、「選択用制御電極57」を「ゲート線G1 [0122] In the display device having such a configuration, for example, in the case of driving only the display device 211, among the effects of the display device described in the second embodiment, "selection control electrode 57 ' the "gate line G1
1」に置き換え、「メモリ用制御電極18」を「ワード線W11」に置き換え、「第3の不純物領域53」を「データ線D11」に置き換え、各配線に対して電位を印加するようにする。 Replaced by 1 ", replacing the" memory control electrode 18 "to the" word line W11 "replace" third impurity region 53 "to" data line D11 ", so as to apply a potential to the wires . これにより、上記第2の実施の形態の場合と同様に、表示素子211において一連の機能(画像データの記録等)を実行することが可能となる。 Thus, as in the case of the second embodiment, it is possible to perform a series of functions (the image data recording, etc.) In the display device 211.
なお、表示素子211を駆動させる際、上記した配線(ゲート線G11,ワード線W11,データ線D11) Note that when driving a display element 211, the wiring described above (the gate line G11, the word lines W11, data lines D11)
以外の他の配線(ゲート線G12,ワード線W12,データ線D12等)の電位は、例えば0Vとする。 Potential of another wiring other than (gate line G12, the word lines W12, the data lines D12, etc.) is, for example, 0V.

【0123】この表示装置は、例えば、上記第2の実施の形態において説明した表示素子の製造方法を反復し、 [0123] The display device may, for example, repeating the method of manufacturing a display device described in the second embodiment,
1の下地部10上に複数の選択トランジスタ50a、メモリトランジスタ50bおよび液晶パネル60をマトリックス状に配列させることにより製造可能である。 A plurality of selection transistors 50a on the first base portion 10, a memory transistor 50b and the liquid crystal panel 60 can be manufactured by arranging in a matrix. なお、データ線、ゲート線およびワード線のそれぞれの形成材料および形成方法等は、例えば、上記第2の実施の形態におけるソース電極51、選択用制御電極57およびメモリ用制御電極18の場合と同様である。 The data lines, each of the forming material and forming method of the gate lines and word lines or the like, for example, the source electrode 51 in the second embodiment, as in the selection control electrode 57 and the memory control electrode 18 it is.

【0124】本実施の形態に係る表示装置では、上記第2の実施の形態において示した選択トランジスタ50a [0124] In the display device according to this embodiment, selection transistors 50a shown in the second embodiment
およびメモリトランジスタ50bを有する複数の表示素子により構成されるようにしたので、画像表示を目的として印加するゲート電位および画像記録を目的として印加するゲート電位をそれぞれ独立に制御することができる。 And since to be composed of a plurality of display elements having a memory transistor 50b, the gate potential and the image recording is applied to image display purposes can be controlled gate potential applied as an object independently.

【0125】[第6の実施の形態]次に、図24〜図2 [0125] [Sixth Embodiment Next, FIGS. 24 2
6を参照して、本発明の第6の実施の形態に係る表示装置について説明する。 6 See, illustrating a display device according to a sixth embodiment of the present invention.

【0126】本実施の形態の表示装置は、例えば、上記第5の実施の形態において示したゲート線の配設位置およびワード線の延在方向を変更したものである。 [0126] The display device of the present embodiment, for example, is obtained by changing the extending direction of the arrangement position and the word line of the gate lines shown in the fifth embodiment.

【0127】図24は、表示素子を集積した表示装置の平面構造を表すものであり、図25は、図24におけるC−C線に沿った矢視断面構造を表すものである。 [0127] Figure 24 is representative of a planar structure of the integrated display element display device, FIG. 25 shows an arrow sectional structure taken along line C-C in FIG. 24. また、図26は、図24に示した表示装置の回路構成を表すものである。 Further, FIG. 26 shows a circuit configuration of the display device shown in FIG. 24. 図24では、マトリックス状に配列された複数の表示素子(図26参照)のうち、例えば4つの表示素子311,312,321,322を示している。 In Figure 24, among the plurality of display elements arranged in a matrix (see FIG. 26), for example, it shows the four display elements 311,312,321,322. なお、図24〜図26において、上記第5の実施の形態における構成要素と同一の構成要素については同一の符号を付すものとし、これらの要素に関する詳細な説明は、適宜省略する。 Note that, in FIGS. 24 to 26, above for the fifth same components as in the embodiment of the represented by the same reference numerals, detailed description of these elements will be omitted as appropriate.

【0128】この表示装置では、図25に示したように、分離絶縁膜58と液晶パネル60との間の領域に層間絶縁膜80が配設されている。 [0128] In this display device, as shown in FIG. 25, the interlayer insulating film 80 in the region between the isolation insulating film 58 and the liquid crystal panel 60 is disposed. 表示素子311では、 In the display element 311,
分離絶縁膜58上にワード線W21が配設されており、 And the word line W21 is disposed on the isolation insulating film 58,
その一部は分離絶縁膜58を貫通してメモリ用制御電極18と電気的に接続されている。 Some of which are electrically connected to the control electrode 18 memory through an isolation insulating film 58. このワード線W21 The word line W21
は、上記第5の実施の形態におけるワード線W11に対応するものであり、例えば、データ線D11に対して平行になるように、すなわち、「列」方向に延在するように配設されている。 , Which corresponds to the word line W11 in the embodiment of the fifth, for example, so as to be parallel to the data lines D11, i.e., is disposed so as to extend to the "column" direction there. 図24に示したように、表示素子3 As shown in FIG. 24, the display device 3
11と同一の「列」に配設されている他の複数の表示素子(表示素子321等)はワード線W21を介して配設されている。 Another plurality of display elements that are arranged in "rows" 11 identical to the (display device 321, etc.) is disposed over the word line W21. なお、表示素子312と同一の「列」に配設されている他の複数の表示素子(表示素子322等) Incidentally, other plurality of display elements are arranged in "rows" same as the display device 312 (display device 322, etc.)
もまた、表示素子311等の場合と同様にワード線W2 Also, as in the case of such a display device 311 word lines W2
2を介して配設されている。 It is disposed through two. なお、ワード線W21および層間絶縁膜80のそれぞれの形成材料および形成方法等は、例えば、データ線D11および分離絶縁膜58の場合と同様である。 Incidentally, each of the forming material and forming method such as the word line W21 and the interlayer insulating film 80 is, for example, is the same as that of the data lines D11 and isolation insulating film 58.

【0129】ゲート線G21,G22は、上記第5の実施の形態におけるゲート線G11,G12に対応するものである。 [0129] The gate lines G21, G22, correspond to the gate lines G11, G12 in the embodiment of the fifth. 図24に示したように、ゲート線G21,G As shown in FIG. 24, gate lines G21, G
22は、例えば、ゲート線G11,G12が図21中における選択トランジスタ50aの下側の領域に配設されていた上記第5の実施の形態の場合とは異なり、選択トランジスタ50aの上側の領域に配設されている。 22, for example, unlike the gate lines G11, G12 of the fifth embodiment has been arranged in the lower region of the select transistor 50a in the FIG. 21, in the upper region of the select transistor 50a It is disposed.

【0130】このように、表示装置を構成する各種配線(例えば、ワード線W21,ゲート線G21等)の配設位置および延在方向等を変更した場合においても、上記第5の実施の形態の場合と同様の効果を得ることができる。 [0130] Thus, various wirings (e.g., the word line W21, the gate lines G21, etc.) constituting the display device in the case of changing the arrangement positions and the extending direction or the like is also the embodiment of the fifth If the it is possible to obtain the same effect. なお、各種配線の配設位置および延在方向等は、必ずしも上記した場合に限られるものではなく、回路設計等に応じて自由に変更することが可能である Incidentally, the arrangement position and the extending direction of various wirings are not necessarily limited to the above-described case, it is possible to freely changed according to the circuit design or the like

【0131】[第7の実施の形態]次に、図27〜図2 [0131] [Seventh Embodiment] Next, FIGS. 27 2
9を参照して、本発明の第7の実施の形態に係る表示装置について説明する。 9 See, illustrating a display device according to a seventh embodiment of the present invention. なお、以下では、例えば、上記第3の実施の形態における表示素子と同様の構造を有する複数の表示素子を集積して表示装置を構成するものとする。 In the following description, for example, it is assumed that a display device by integrating a plurality of display elements having the same structure as the display device in the third embodiment.

【0132】図27は、表示素子を集積した表示装置の平面構造を表すものであり、図28は、図27におけるD−D線に沿った矢視断面構造を表すものである。 [0132] Figure 27 is representative of a planar structure of the integrated display element display device, FIG. 28 illustrates a cross section taken along the structure taken along a line D-D in FIG. 27. また、図29は、図27に示した表示装置の回路構成を表すものである。 Further, FIG. 29 illustrates a circuit structure of the display device shown in FIG. 27. 図27では、マトリックス状に配列された複数の表示素子(図29参照)のうち、例えば4つの表示素子411,412,421,422を示している。 In Figure 27, among the plurality of display elements arranged in a matrix (see FIG. 29), for example, it shows the four display elements 411,412,421,422. 図27〜図29において、上記第3の実施の形態における構成要素と同一の構成要素については同一の符号を付すものとし、これらの要素に関する詳細な説明は、 In FIGS. 27 to 29, described above for the third same components as in the embodiment of the represented by the same reference numerals, the detailed description of these elements,
適宜省略する。 Appropriately omitted.

【0133】表示素子411におけるメモリトランジスタ50dのうち、上記第3の実施の形態においてメモリ用補助電極71が配設されていた領域には、メモリ用補助電極71と同様の機能を有する下側ワード線WL31 [0133] Among the memory transistor 50d in the display device 411, above the third region in which the memory for the auxiliary electrode 71 has been arranged in the embodiment, the lower word having the same functions as the memory for the auxiliary electrode 71 line WL31
が配設されている。 There has been arranged. この下側ワード線WL31は、例えば、「列」方向に延在しており、同一の「列」に配設されている表示素子411以外の他の複数の表示素子(表示素子421等)もまた下側ワード線WL31を介して配設されている。 The lower word line WL31, for example, extend in the "column" direction, the same disposed in "columns" has been that the display element 411 than other of the plurality of display elements (display elements 421, etc.) Further it is provided through the lower word line WL31. この下側ワード線WL31の形成材料および形成方法等は、例えば、メモリ用補助電極71の場合と同様である。 Forming material and forming method and the like of the lower word line WL31, for example, is the same as that of the memory for the auxiliary electrode 71. なお、表示素子412と同一の「列」に配設されている他の複数の表示素子(表示素子422等)もまた、表示素子411の場合と同様に下側ワード線WL32を介して構成されている。 Incidentally, other plurality of display elements are arranged in "rows" in the same display device 412 (display device 422, etc.) may also be configured via the lower word line WL32 as in the case of the display device 411 ing.

【0134】表示素子411のうち、メモリトランジスタ50dにおける上側ワード線WU31、選択トランジスタ50cにおけるデータ線D31およびゲート線G3 [0134] Display of the device 411, the upper word line WU31 in the memory transistor 50d, the selection transistor 50c data lines D31 and the gate line in G3
1のそれぞれは、例えば、上記第5の実施の形態におけるデータ線D11、ゲート線G11およびワード線11 1 of each, for example, the data line D11 in the fifth embodiment, the gate lines G11 and the word lines 11
のそれぞれと同様の構造的特徴および機能等を有するものである。 And it has a similar structural features and functions, etc. and respective. すなわち、表示素子411以外の他の複数の表示素子(表示素子412,421,422等)は、表示素子411の場合と同様に、各種配線(上側ワード線WU31,WU32等,データ線D31,D32等,ゲート線G31,G32等)を介して配設されている。 That is, a plurality of other display devices other than the display device 411 (such as a display device 412,421,422), as in the case of the display device 411, various wirings (upper word line WU31, WU32, etc., the data lines D31, D32 etc., it is disposed through the gate lines G31, G32, etc.).

【0135】各表示素子における上記以外の構造は、上記第3の実施の形態の場合(図17参照)と同様である。 [0135] structure other than the above in the display elements are the same as those in the third embodiment (see FIG. 17).

【0136】このような構成を有する表示装置において、例えば、表示素子411のみを駆動させる場合には、上記第3の実施の形態において説明した表示素子の作用のうち、「選択用制御電極57」を「ゲート線G3 [0136] In the display device having such a configuration, for example, in the case of driving only the display device 411, among the effects of the display device described in the foregoing third embodiment, "selection control electrode 57 ' the "gate line G3
1」に置き換え、「メモリ用制御電極18」を「上側ワード線WU31」に置き換え、「メモリ用補助電極7 Replaced by 1 ", replacing the" memory control electrode 18 "to" upper word line WU31 "," memory auxiliary electrode 7
1」を「下側ワード線WL31」に置き換え、「第3の不純物領域53」を「データ線D31」に置き換え、各配線に対して電位を印加するようにする。 Replace 1 "to" lower word line WL31, "replace" third impurity region 53 "to" data line D31 ", so as to apply a potential to each wire. これにより、 As a result,
上記第3の実施の形態の場合と同様に、表示素子411 As in the case of the third embodiment, the display device 411
において一連の機能(画像データの記録等)を実行することが可能となる。 It is possible to execute a series of functions (the image data recording, etc.) in the. なお、表示素子411を駆動させる際、上記した各配線以外の他の全ての配線(ゲート線G Note that when driving a display element 411, all other lines than the lines described above (the gate line G
32等,上側ワード線WU32等,下側ワード線WL3 32, etc., etc. upper word line WU32, the lower word line WL3
2等,データ線D32等)の電位は、例えば0Vとする。 Potential of two equal, the data lines D32, etc.) is, for example, 0V.

【0137】この表示装置は、例えば、上記第3の実施の形態において説明した表示素子の製造方法を反復し、 [0137] The display device may, for example, repeating the method of manufacturing a display device described in the foregoing third embodiment,
1の下地部10上に複数の選択トランジスタ50c、メモリトランジスタ50dおよび液晶パネル60をマトリックス状に配列させることにより製造可能である。 A plurality of selection transistors 50c on the first substrate portion 10, a memory transistor 50d and the liquid crystal panel 60 can be manufactured by arranging in a matrix.

【0138】本実施の形態に係る表示装置では、上記第3の実施の形態において示した複数の表示素子により構成され、「画像データの読み出し」時において、各表示素子における下側ワード線(例えば、下側ワード線WL [0138] In the display device according to this embodiment, the formed of a third plurality of display elements shown in the embodiment of, at the time of "reading image data", the lower word lines in the display elements (e.g. , lower word line WL
31等)に対して電位が印加されるようにしたので、意図しない画像データの記録や消去が抑制され、記録画像を正確に再現することができる。 Since the potential against 31 etc.) is to be applied, it is suppressed recorded or unintended erasure of image data, it is possible to accurately reproduce the recorded image.

【0139】以上、各実施の形態を挙げて本発明を説明したが、本発明は上記各実施の形態に限定されるものではなく、種々変形可能である。 [0139] Although the invention has been described by way of each embodiment, the present invention is not limited to the foregoing embodiments but can be variously modified. 例えば、上記の各実施の形態では、基板1上に絶縁膜2,3を順次積層して下地部10を構成するようにしたが、基板1上に絶縁膜2 For example, in the embodiments described above, but so as to constitute the base portion 10 are sequentially stacked insulating films 2 and 3 on the substrate 1, an insulating on the substrate 1 layer 2
(窒化珪素)または絶縁膜3(二酸化珪素)のいずれか一方のみを形成して下地部10を構成するようにしてもよい。 It may be formed only one of the (silicon nitride) or the insulating film 3 (silicon dioxide) be constructed a base portion 10. あるいは、例えば、基板1上に酸化窒化珪素よりなる絶縁膜を形成して下地部10を構成するようにしてもよい。 Alternatively, for example, it may be formed a base portion 10 to form an insulating film made of silicon oxynitride on the substrate 1. なお、下地部10としては、メモリトランジスタ等を形成する際の下地となり得るものであればどのようなものでもよく、例えば、適宜な基板の上に任意の半導体素子を介して形成された絶縁膜を下地部として用いるようにしてもよい。 As the base portion 10, it may be any as long as it can be a base for forming the memory transistors and the like, for example, formed via any of the semiconductor devices on a suitable substrate insulating film the may be used as a base unit.

【0140】また、上記各実施の形態では、メモリ用伝導領域12、第1の不純物領域13、第2の不純物領域14、選択用伝導領域52、第3の不純物領域53、第4の不純物領域54および第5の不純物領域55のそれぞれを多結晶シリコンまたは非晶質シリコンにより構成するようにしたが、必ずしもこれに限られるものではない。 [0140] Further, in the above embodiments, a memory for conduction region 12, the first impurity region 13, second impurity regions 14, selecting conduction region 52, the third impurity region 53, the fourth impurity regions each 54 and the fifth impurity region 55 was configured from the polycrystalline silicon or amorphous silicon, but is not necessarily limited thereto. 例えば、上記の各部位を多結晶シリコンと非晶質シリコンとの複合体などにより構成するようにしてもよいし、シリコン以外の材料(例えばゲルマニウム等)により構成するようにしてもよいし、または化合物半導体(例えばシリコン・ゲルマニウムやガリウム砒素(Ga For example, it may be configured to each part of the due composite of polycrystalline silicon and amorphous silicon, it may be constituted by other than silicon materials (e.g., germanium, etc.), or a compound semiconductor (e.g., silicon germanium or gallium arsenide (Ga
As)等)により構成するようにしてもよい。 It may be configured by As), or the like).

【0141】また、上記各実施の形態では、トンネル絶縁膜15を酸化膜により構成するようにしたが、必ずしもこれに限られるものではなく、例えば、窒化膜や酸化窒化膜により構成するようにしてもよい。 [0141] Further, in the above embodiments, although the tunnel insulating film 15 was configured from the oxide film is not necessarily limited thereto, for example, be configured by a nitride film or oxynitride film it may be. 窒化膜よりなるトンネル絶縁膜15は、例えば、アンモニア(N The tunnel insulating film 15 made of nitride film, for example, ammonia (N
3 )または窒素(N 2 )を交流電磁場中に導入して窒素原子(N)を含む電離気体を生成したのち、この電離気体中に半導体層100を曝すことにより形成可能となる。 H 3) or nitrogen (N 2) After generating the ionized gas containing nitrogen atoms (N) is introduced into the alternating electromagnetic field, and allows formed by exposing the semiconductor layer 100 in this ionized gas. 一方、酸化窒化膜よりなるトンネル絶縁膜15は、 On the other hand, the tunnel insulating film 15 made of oxide nitride film,
例えば、一酸化二窒素(N 2 O)を交流電磁場中に導入して酸素原子と窒素原子とを含む電離気体を生成したのち、この電離気体中に半導体層100を曝すことにより形成可能となる。 For example, after generating the ionized gas containing an oxygen atom and a nitrogen atom by introducing dinitrogen monoxide (N 2 O) in the alternating electromagnetic field, thereby enabling formed by exposing the semiconductor layer 100 in this ionized gas .

【0142】また、上記各実施の形態では、エネルギービームを照射してトンネル絶縁膜15を加熱することにより、トンネル絶縁膜15中の構造欠陥を減少させるようにしたが、必ずしもこれに限られるものではない。 [0142] In the above embodiment, by heating the tunnel insulating film 15 by irradiating an energy beam, as was to reduce the structural defects in the tunnel insulating film 15, which is not necessarily limited to this is not. トンネル絶縁膜15に対する加熱方法としては、上記したエネルギービームの照射の他、例えば、ランプやヒータ等の加熱機器を用いるようにしてもよい。 As the heating method for the tunnel insulating film 15, another energy beam irradiation mentioned above, for example, it may be used to heat equipment lamps and heater. ただし、トンネル絶縁膜を加熱する際には、基板1が変形しないような温度領域を選択して過熱処理を行うようにするのが好ましい。 However, when heating the tunnel insulating film, is preferable to perform the heating process by selecting the temperature region such as the substrate 1 is not deformed.

【0143】また、上記第3の実施の形態(図17参照)では、メモリ用伝導領域12とメモリ用制御電極1 [0143] Further, the third embodiment (see FIG. 17), the memory for conduction region 12 and the memory control electrode 1
8との間の領域に蓄積領域16が配設されるようにしたが、必ずしもこれに限られるものではなく、例えば、メモリ用伝導領域12とメモリ用補助電極71との間の領域に蓄積領域16が配設されるようにしてもよい。 Accumulation region 16 in the region between the 8 but has to be provided, but it is not necessarily limited thereto, for example, storage region in a region between the memory for the conduction region 12 and the memory for the auxiliary electrode 71 16 may be disposed. このような構成を有する表示素子においても、上記第3の実施の形態の場合と同様の作用および効果を得ることができる。 Thus in the display device having the configuration, it is possible to obtain the same effect as in the case of the third embodiment. もちろん、この蓄積領域16の配設位置を変更させた表示素子を複数用いて表示装置を構成するようにしてもよい。 Of course, it is also possible to configure the display device by using a plurality of display elements obtained by changing the arrangement position of the storage area 16.

【0144】 [0144]

【発明の効果】以上説明したように、請求項1ないし請求項23のいずれか1項に記載の表示素子または請求項24ないし請求項29のいずれか1項に記載の表示素子の製造方法によれば、駆動部が、伝導領域から遷移された電荷を蓄積する蓄積領域を備えるようにしたので、蓄積領域の内部に電荷が蓄積されることにより、表示素子自体において画像データの記録が行われる。 As described above, according to the present invention, the method of manufacturing a display device according to any one of the display device or claim 24 or claim 29 according to any one of claims 1 to 23 According, the drive unit. Thus comprises a storage region for storing the transition charge from the conduction region by charge inside the storage region is stored, the image data recording is performed in the display device itself . これにより、メモリ装置等の周辺機器が不要となるため、表示素子の製造コストを削減することができると共に、製造時間を短縮することができる。 Accordingly, since the peripheral devices such as a memory system is not required, it is possible to reduce the manufacturing cost of the display device, it is possible to shorten the manufacturing time.

【0145】特に、請求項5記載の表示素子または請求項29記載の表示素子の製造方法によれば、下地部と伝導領域との間の領域に配設された補助電極を備えるようにしたので、「画像データの読み出し」時において補助電極に対して電位が印加されることにより、伝導領域〜 [0145] In particular, according to the manufacturing method of the display device or the display device according to claim 29, wherein according to claim 5. Thus comprises disposed auxiliary electrode in a region between the base portion and the conduction region by potential to the auxiliary electrode at the time of "reading of image data" is applied, the conduction region ~
蓄積領域間における電位変化が抑制され、この電位変化に起因する電荷の移動が抑制される。 Potential change between the storage region is suppressed, the movement of charge due to the potential change can be suppressed. このため、意図しない画像データの書き込みや消去を抑制し、記録された画像データを正確に読み出すことができる。 Therefore, to suppress the writing and erasing unintended image data, the image data recorded can be read accurately.

【0146】また、請求項7記載の表示素子によれば、 [0146] Further, according to the display device according to claim 7,
補助絶縁膜の厚みが制御絶縁膜の厚みよりも小さくなるようにしたので、補助電極に対して印加する電位を制御電極に対して印加する電位よりも小さくすることができる。 The thickness of the auxiliary insulating film is set to be smaller than the thickness of the control insulating film can be made smaller than the potential for applying a potential to be applied to the auxiliary electrode to the control electrode. このため、メモリ素子を駆動させるための消費電力を減少させることができる。 Therefore, it is possible to reduce the power consumption for driving the memory element.

【0147】また、請求項10記載の表示素子によれば、蓄積領域が分散された複数の微粒子を含んで構成されるようにしたので、電荷のリークに起因する意図しない「画像データの消去」を抑制し、記録された画像データを長期に渡って安定的に保存することができる。 [0147] Further, according to the display device according to claim 10, since the storage area is to be configured to include a plurality of fine particles that are dispersed, "erase image data" is not intended to be due to the charge leakage suppressing can be stored stably over the recorded image data to the long-term.

【0148】また、請求項15記載の表示素子によれば、伝導領域の厚みが0.01μm以上0.1μm以下の範囲内であるようにしたので、適正に結晶化された非単結晶シリコンよりなる伝導領域を備えた高性能のメモリ素子を構成することができる。 [0148] Further, according to the display device according to claim 15, the thickness of the conductive region is to be within the range of 0.01μm or more 0.1μm or less, than the non-single-crystal silicon which is properly crystallized the becomes conductive region can constitute a high-performance memory device having.

【0149】また、請求項25ないし請求項27のいずれか1項に記載の表示素子の製造方法によれば、半導体層を酸素原子および窒素原子のうちの少なくとも一方を含む電離気体に曝すことによりトンネル絶縁膜を形成するようにしたので、比較的低い温度条件下においてトンネル絶縁膜を形成することが可能となる。 [0149] Further, according to the manufacturing method of a display device according to any one of claims 25 to claim 27, by exposure to ionized gas containing at least one of oxygen atoms and nitrogen atoms of the semiconductor layer since so as to form a tunnel insulating film, it is possible to form the tunnel insulating film at a relatively low temperature conditions. このため、トンネル絶縁膜の形成を容易化することができると共に、 Therefore, it is possible to facilitate the formation of the tunnel insulating film,
下地部の形成材料として比較的耐熱特性が低く、かつ安価な材料を用いることができる。 Relatively heat resistance is low as a material of the base portion, and it is possible to use an inexpensive material.

【0150】また、請求項26または請求項27に記載の表示素子の製造方法によれば、トンネル絶縁膜を形成したのち、このトンネル絶縁膜に対してエネルギービームを照射するようにしたので、下地部の温度を高くすることなく、トンネル絶縁膜およびトンネル絶縁膜とメモリ用伝導領域との間の界面における構造欠陥を低減させることができる。 [0150] Further, according to the manufacturing method of a display device according to claim 26 or claim 27, after forming the tunnel insulating film. Thus irradiating the energy beam relative to the tunnel insulating film, underlying without increasing the temperature of the parts, it is possible to reduce the structural defects in the interface between the tunnel insulating film and the tunnel insulating film and the memory for the conduction region. このため、比較的低い温度条件下においてトンネル絶縁膜を形成した場合においても、上記の構造欠陥に起因する電荷のリークを防止し、記録された画像データを長期に渡って安定的に保存することができる。 Therefore, even in the case of forming the tunnel insulating film at a relatively low temperature conditions to prevent the leakage of the charge due to the above-described structural defects, stably be stored over a recorded image data in the long-term can.

【0151】また、請求項30記載の表示装置によれば、本発明の複数の表示素子により構成されるようにしたので、メモリ装置等の周辺機器を必要とせずに画像データの記録を有することとなる。 [0151] Further, according to the display apparatus of claim 30, since to be composed of a plurality of display elements of the present invention, to have a recording of the image data without the need for peripheral equipment such as a memory system to become. これにより、表示装置の製造コストを削減することができると共に、製造時間を短縮することができる。 Thus, it is possible to it is possible to reduce the manufacturing cost of the display device, to shorten the manufacturing time.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施の形態に係る表示素子の構成を説明するための断面図である。 1 is a sectional view for explaining the structure of a display device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る表示素子の製造方法における一工程を説明するための断面図である。 2 is a sectional view for explaining a step of the method of manufacturing the display device according to a first embodiment of the present invention.

【図3】図2に続く工程を説明するための断面図である。 3 is a sectional view for explaining a step following FIG. 2.

【図4】図3に続く工程を説明するための断面図である。 4 is a sectional view for explaining a process subsequent to FIG.

【図5】図4に続く工程を説明するための断面図である。 5 is a sectional view for explaining a process subsequent to FIG.

【図6】図5に続く工程を説明するための断面図である。 6 is a sectional view for explaining a process subsequent to FIG.

【図7】本発明の第1の実施の形態に係る表示素子の製造方法に関する変形例を説明するための断面図である。 7 is a sectional view for explaining a modified example of a method of manufacturing a display device according to a first embodiment of the present invention.

【図8】図7に続く工程を説明するための断面図である。 8 is a sectional view for explaining a process subsequent to FIG.

【図9】本発明の第1の実施の形態に係る表示素子の構造に関する変形例を説明するための断面図である。 9 is a sectional view for a modification to the structure of the display device according to the first embodiment will be described of the present invention.

【図10】本発明の第1の実施の形態に係る表示素子の構造に関する他の変形例を説明するための断面図である。 It is a cross-sectional view for another variation on the structure of a display device according to the first embodiment will be described of the present invention; FIG.

【図11】本発明の第2の実施の形態に係る表示素子の構成を説明するための断面図である。 11 is a sectional view for explaining the structure of a display device according to a second embodiment of the present invention.

【図12】本発明の第2の実施の形態に係る表示素子の製造方法における一工程を説明するための断面図である。 12 is a sectional view for explaining a step of the method of manufacturing the display device according to a second embodiment of the present invention.

【図13】図12に続く工程を説明するための断面図である。 13 is a sectional view for explaining a process subsequent to FIG. 12.

【図14】図13に続く工程を説明するための断面図である。 14 is a sectional view for explaining a process subsequent to FIG. 13.

【図15】図14に続く工程を説明するための断面図である。 15 is a sectional view for explaining a process subsequent to FIG. 14.

【図16】本発明の第2の実施の形態に係る表示素子の構造に関する変形例を説明するための断面図である。 16 is a cross-sectional view for explaining a modified example of the structure of a display device according to a second embodiment of the present invention.

【図17】本発明の第3の実施の形態に係る表示素子の構成を説明するための断面図である。 17 is a sectional view for explaining the structure of a display device according to a third embodiment of the present invention.

【図18】本発明の第4の実施の形態に係る表示装置の構成を説明するための平面図である。 18 is a plan view illustrating a structure of a display device according to a fourth embodiment of the present invention.

【図19】図18に示した表示装置のA−A線に沿った断面図である。 19 is a cross-sectional view taken along the line A-A of the display device shown in FIG. 18.

【図20】図18に示した表示装置の回路構成を説明するための回路図である。 FIG. 20 is a circuit diagram for illustrating the circuit structure of the display device shown in FIG. 18.

【図21】本発明の第5の実施の形態に係る表示装置の構成を説明するための平面図である。 21 is a plan view illustrating a structure of a display device according to a fifth embodiment of the present invention.

【図22】図21に示した表示装置のB−B線に沿った断面図である。 22 is a sectional view taken along line B-B of the display device shown in FIG. 21.

【図23】図21に示した表示装置の回路構成を説明するための回路図である。 23 is a circuit diagram for illustrating the circuit structure of the display device shown in FIG. 21.

【図24】本発明の第6の実施の形態に係る表示装置の構成を説明するための平面図である。 24 is a sixth plan view illustrating a structure of a display device according to an embodiment of the present invention.

【図25】図24に示した表示装置のA−A線に沿った断面図である。 FIG. 25 is a sectional view taken along the line A-A of the display device shown in FIG. 24.

【図26】図24に示した表示装置の回路構成を説明するための回路図である。 FIG. 26 is a circuit diagram for illustrating the circuit structure of the display device shown in FIG. 24.

【図27】本発明の第7の実施の形態に係る表示装置の構成を説明するための平面図である。 27 is a plan view illustrating a structure of a display device according to a seventh embodiment of the present invention.

【図28】図27に示した表示装置のA−A線に沿った断面図である。 28 is a cross-sectional view taken along the line A-A of the display device shown in FIG. 27.

【図29】図27に示した表示装置の回路構成を説明するための回路図である。 29 is a circuit diagram for illustrating the circuit structure of the display device shown in FIG. 27.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…基板、2,3…絶縁膜、10…下地部、11,51 1 ... substrate, 2 and 3: insulating film, 10 ... base portion, 11, 51
…ソース電極、12…メモリ用伝導電極、13…第1の制御絶縁膜、14…第2の不純物領域、15…トンネル絶縁膜、16…蓄積領域、16B…半導体微粒子、1 ... Source electrode, 12 ... memory for conducting electrodes, 13 ... first control insulating film, 14 ... second impurity regions, 15 ... tunnel insulating film, 16 ... storage area 16B ... semiconductor fine particles, 1
7,56…制御絶縁膜、18…メモリ用制御電極、2 7,56 ... control insulating film, 18 ... memory control electrode, 2
0,50b,50d…メモリトランジスタ、21,4 0,50b, 50d ... the memory transistor, 21,4
1,61…駆動電極、22,62…保護膜、23,4 1, 61 ... driving electrode, 22 and 62 ... protective film, 23,4
4,63…対向電極、24,64…液晶、30,60… 4,63 ... counter electrode, 24, 64 ... liquid crystal, 30, 60 ...
液晶パネル、40…発光パネル、42…発光層、43… Liquid crystal panel, 40 ... light-emitting panel, 42 ... light-emitting layer, 43 ...
電荷輸送層、45…p型半導体、46…n型半導体、5 The charge transport layer, 45 ... p-type semiconductor, 46 ... n-type semiconductor, 5
0a,50c…選択トランジスタ、52…選択用制御電極、53…第3の不純物領域、54…第4の不純物領域、55…第5の不純物領域、57…選択用制御電極、 0a, 50c ... select transistors, 52 ... selection control electrode, 53 ... third impurity regions, 54 ... fourth impurity regions, 55 ... fifth impurity region, 57 ... selection control electrode,
58…分離絶縁膜、71…メモリ用補助電極、72…補助絶縁膜、80…層間絶縁膜、100…半導体層、11 58 ... separation insulating film, 71 ... memory auxiliary electrode, 72 ... auxiliary insulating layer, 80 ... interlayer insulation film, 100 ... semiconductor layer, 11
1,112,121,122,211,212,22 1,112,121,122,211,212,22
1,222, 311,312,321,322,41 1,222, 311,312,321,322,41
1,412,421,422…表示素子、D1,D2, 1,412,421,422 ... display element, D1, D2,
D11,D12,D21,D22,D31,D32…データ線、G1,G2,G11,G12,G21,G2 D11, D12, D21, D22, D31, D32 ... data line, G1, G2, G11, G12, G21, G2
2,G31,G32…ゲート線、I…不純物、W11, 2, G31, G32 ... gate line, I ... impurities, W11,
W12,W21,W22…ワード線、WU31,WU3 W12, W21, W22 ... word line, WU31, WU3
2…上側ワード線、WL31,WL32…下側ワード線。 2 ... upper word lines, WL31, WL32 ... lower word line.

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H01L 21/8247 H01L 27/10 434 5F110 27/115 29/78 371 29/788 612B 29/792 Fターム(参考) 2H090 JB02 JB03 2H092 JA21 JA24 JA33 JA36 JA40 JA41 JB13 JB21 JB69 KA04 KA05 KA08 KA10 KA18 KB11 KB25 MA05 MA08 MA18 MA23 MA27 MA30 5C094 AA22 AA33 AA43 AA44 AA54 BA03 BA09 BA23 BA27 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 5F001 AA11 AB02 AC01 AD12 AD41 AD70 AG12 AG21 5F083 EP17 EP22 EP42 ER03 ER14 PR21 PR36 5F110 AA04 AA16 AA17 BB02 BB08 CC10 DD01 DD02 DD03 DD13 DD14 EE02 EE03 EE04 EE09 EE44 EE45 FF02 FF03 FF04 FF09 FF23 FF28 FF29 FF36 GG02 GG13 GG15 GG25 GG43 GG44 HJ01 HJ13 HJ23 HK02 HK03 HK04 HK07 HK33 NN02 NN23 NN24 NN34 NN35 NN62 NN71 PP03 PP29 QQ11 Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) H01L 21/8247 H01L 27/10 434 5F110 27/115 29/78 371 29/788 612B 29/792 F -term (reference) 2H090 JB02 JB03 2H092 JA21 JA24 JA33 JA36 JA40 JA41 JB13 JB21 JB69 KA04 KA05 KA08 KA10 KA18 KB11 KB25 MA05 MA08 MA18 MA23 MA27 MA30 5C094 AA22 AA33 AA43 AA44 AA54 BA03 BA09 BA23 BA27 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 5F001 AA11 AB02 AC01 AD12 AD41 AD70 AG12 AG21 5F083 EP17 EP22 EP42 ER03 ER14 PR21 PR36 5F110 AA04 AA16 AA17 BB02 BB08 CC10 DD01 DD02 DD03 DD13 DD14 EE02 EE03 EE04 EE09 EE44 EE45 FF02 FF03 FF04 FF09 FF23 FF28 FF29 FF36 GG02 GG13 GG15 GG25 GG43 GG44 HJ01 HJ13 HJ23 HK02 HK03 HK04 HK07 HK33 NN02 NN23 NN24 NN34 NN35 NN62 NN71 PP03 PP29 QQ11

Claims (30)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有し、前記表示部および前記駆動部が1の下地部上に配設された表示素子であって、 前記駆動部が、 半導体よりなる伝導領域と、 この伝導領域に隣接して配設された第1の不純物領域と、 この第1の不純物領域と離間されると共に、前記伝導領域に隣接して配設された第2の不純物領域と、 前記伝導領域を挟んで前記下地部の配設領域と反対側の領域に配設された制御電極と、 この制御電極と前記伝導領域との間の領域に配設され、 [Claim 1 further comprising a display unit for displaying an image and a driver for driving the display unit, the display unit and a display device wherein the drive unit is disposed on a base portion of the 1 a is, the drive unit includes a conduction region made of a semiconductor, a first impurity region that is disposed adjacent to the conduction region, while being spaced apart from the first impurity region, said conductive region a second impurity region disposed adjacently, said arrangement area of ​​the substrate portion across the conduction region and the opposite-side control electrode provided in the region of, and the control electrode and the conduction region disposed in the region between,
    前記伝導領域から遷移された電荷を蓄積する蓄積領域と、 この蓄積領域と前記伝導領域との間の領域に配設されたトンネル絶縁膜と、 前記制御電極と前記蓄積領域との間の領域に配設された制御絶縁膜とを備えたことを特徴とする表示素子。 Wherein a storage area for storing the transition charge from the conduction region, a tunnel insulating film provided in the region between the storage region and the conduction region, the region between the control electrode and the storage area display element characterized by comprising a disposed control insulating film.
  2. 【請求項2】 前記下地部は、所定の材料よりなる基板と、この基板の表面を覆うように配設された下地絶縁膜とを含んで構成されるものであることを特徴とする請求項1記載の表示素子。 Wherein said base portion includes claims, characterized in that it is intended to be configured to include a substrate made of a predetermined material and disposed a base insulating film so as to cover the surface of the substrate display device of 1, wherein the.
  3. 【請求項3】 前記基板は、石英、ガラスまたは樹脂のいずれかを含む材料よりなるものであることを特徴とする請求項2記載の表示素子。 Wherein the substrate is quartz, the display device according to claim 2, wherein a is made of a material containing either glass or resin.
  4. 【請求項4】 前記下地絶縁膜は、窒化珪素および二酸化珪素のうちの少なくとも一方を含む材料よりなるものであることを特徴とする請求項2記載の表示素子。 Wherein said underlying insulating film, a display device according to claim 2, wherein a is made of a material containing at least one of silicon nitride and silicon dioxide.
  5. 【請求項5】 さらに、 前記下地部と前記伝導領域との間の領域に配設された補助電極と、 この補助電極と前記伝導領域との間の領域に配設された補助絶縁膜とを備えたことを特徴とする請求項1記載の表示素子。 5. Further, an auxiliary electrode disposed in a region between the base portion and the conductive region, and an auxiliary insulating film provided in the region between the auxiliary electrode and the conduction region display device according to claim 1, characterized by comprising.
  6. 【請求項6】 前記制御電極および前記補助電極のうちの少なくとも一方は、前記蓄積領域の内部に蓄積された電荷量および前記伝導領域の伝導度を制御するものであることを特徴とする請求項5記載の表示素子。 At least one of wherein said control electrode and said auxiliary electrode claims, characterized in that said accumulated inside the storage region electric charges amount and the controls the conductivity of the conduction region 5 display element according.
  7. 【請求項7】 前記補助絶縁膜の厚みは、前記制御絶縁膜の厚みよりも小さくなっていることを特徴とする請求項5記載の表示素子。 7. The thickness of the auxiliary insulating layer, the display device according to claim 5, characterized in that is smaller than the thickness of the control insulating film.
  8. 【請求項8】 前記制御電極および前記補助電極の双方は、金属、多結晶シリコンまたは非晶質シリコンのいずれかを含む材料よりなるものであることを特徴とする請求項5記載の表示素子。 Both wherein said control electrode and said auxiliary electrode is a metal, polysilicon or the display device according to claim 5, wherein a is made of a material containing any of amorphous silicon.
  9. 【請求項9】 前記トンネル絶縁膜、前記制御絶縁膜および前記補助絶縁膜のそれぞれは、二酸化珪素、窒化ケイ素またはシリコンと酸素と窒素との化合物のいずれかを含む材料よりなるものであることを特徴とする請求項5記載の表示素子。 Wherein said tunnel insulating film, said control each of the insulating film and the auxiliary insulating layer is made of a material containing silicon dioxide, any compound of silicon or silicon nitride, oxygen and nitrogen display element according to claim 5, wherein.
  10. 【請求項10】 前記蓄積領域は、分散された複数の微粒子を含んで構成されるものであることを特徴とする請求項1記載の表示素子。 Wherein said storage region, the display device according to claim 1, characterized in that is configured to include a dispersed plurality of microparticles.
  11. 【請求項11】 前記微粒子は、シリコンまたはゲルマニウムのいずれかを含む半導体、金属または窒化珪素のいずれかを含む材料よりなるものであることを特徴とする請求項10記載の表示素子。 Wherein said fine particles display device of claim 10, wherein a is made of a material including semiconductor, either a metal or silicon nitride containing either silicon or germanium.
  12. 【請求項12】 前記伝導領域、前記第1の不純物領域および第2の不純物領域のそれぞれは、非単結晶半導体を含む材料よりなるものであることを特徴とする請求項1記載の表示素子。 12. The method of claim 11, wherein the conduction region, wherein each of the first impurity region and a second impurity region, the display device according to claim 1, wherein a is made of a material comprising a non-single-crystal semiconductor.
  13. 【請求項13】 前記伝導領域、前記第1の不純物領域および第2の不純物領域のうちの少なくとも1は、多結晶シリコンを含む材料よりなるものであることを特徴とする請求項12記載の表示素子。 Wherein said conductive region, said at least one of the first impurity region and the second impurity regions, the display of claim 12, wherein a is made of a material comprising polycrystalline silicon element.
  14. 【請求項14】 前記伝導領域、前記第1の不純物領域および第2の不純物領域のうちの少なくとも1は、非晶質シリコンを含む材料よりなるものであることを特徴とする請求項12記載の表示素子。 14. The conductive region, wherein at least one of the first impurity region and the second impurity region, according to claim 12, wherein a is made of a material containing amorphous silicon display element.
  15. 【請求項15】 前記伝導領域の厚みは、0.01μm 15. The thickness of the conductive region, 0.01 [mu] m
    以上0.1μm以下の範囲内であることを特徴とする請求項1記載の表示素子。 Display element according to claim 1, wherein in a range of 0.1μm or less.
  16. 【請求項16】 前記制御電極および前記第1の不純物領域の双方に対して正の電位が印加されることにより、 By positive potential is applied to 16. Both of the control electrode and the first impurity region,
    前記蓄積領域内の電荷量が増加して画像データの記録が行われ、 前記制御電極に対して正の電位が印加され、前記蓄積領域に電荷が蓄積されている場合には前記伝導領域が導通しないが、前記蓄積領域に電荷が蓄積されていない場合には前記伝導領域が導通することにより、この前記伝導領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して負の電位が印加されると共に前記第2の不純物領域に対して正の電位が印加されることにより、前記蓄積領域内の電荷量が減少して画像データの消去が行われることを特徴とする請求項1記載の表示素子。 The amount of charge accumulation regions is performed to the image data recording increases, a positive potential is applied to the control electrode, the conduction region is conducting when the charge in the accumulation region is accumulated Although not, by the conductive region is conductive when said charge storage region is not stored, the display of image data is performed in accordance with the presence or absence of conduction of the said conductive region, to the control electrode by positive potential is applied to the second impurity region with a negative potential is applied, wherein the erasing of the image data is a charge amount of the storage area is reduced display device according to claim 1.
  17. 【請求項17】 記制御電極および前記第1の不純物領域の双方に対して負の電位が印加されることにより、前記蓄積領域内の電荷量が増加して画像データの記録が行われ、 前記制御電極に対して負の電圧が印加され、前記蓄積領域に電荷が蓄積されている場合には前記伝導領域が導通しないが、前記蓄積領域に電荷が蓄積されていない場合には前記伝導領域が導通することにより、この前記伝導領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して正の電位が印加されると共に前記第2の不純物領域に対して負の電位が印加されることにより、前記蓄積領域内の電荷量が減少して画像データの消去が行われることを特徴とする請求項1記載の表示素子。 By a negative potential is applied to both the 17. Symbol control electrode and the first impurity region, a charge amount of the storage area is performed to record the image data increases, the a negative voltage is applied to the control electrode, wherein at when the charge storage region are stored does not conduct said conduction region, when said charge storage region are not stored in said conduction region by conducting this the display of the image data in accordance with the presence or absence of conduction of the conduction region is performed, a negative potential with respect to the second impurity region with a positive potential is applied to the control electrode There by being applied, the display device according to claim 1, wherein the erasing of the image data by the amount of charge of the storage area is reduced is performed.
  18. 【請求項18】 前記制御電極および前記第1の不純物領域の双方に対して正の電位が印加されることにより、 By positive potential is applied to 18. Both of the control electrode and the first impurity region,
    前記蓄積領域内の電荷量が増加して画像データの記録が行われ、 前記補助電極に対して正の電位が印加され、前記蓄積領域に電荷が蓄積されている場合には前記伝導領域が導通しないが、前記蓄積領域に電荷が蓄積されていない場合には前記伝導領域が導通することにより、この前記伝導領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して負の電位が印加されると共に前記第2の不純物領域に対して正の電位が印加されることにより、前記蓄積領域内の電荷量が減少して画像データの消去が行われることを特徴とする請求項5記載の表示素子。 The amount of charge accumulation regions is performed to the image data recording increases, a positive potential is applied to the auxiliary electrode, wherein the conductive region is conducting when the charge in the accumulation region is accumulated Although not, by the conductive region is conductive when said charge storage region is not stored, the display of image data is performed in accordance with the presence or absence of conduction of the said conductive region, to the control electrode by positive potential is applied to the second impurity region with a negative potential is applied, wherein the erasing of the image data is a charge amount of the storage area is reduced display device according to claim 5, wherein.
  19. 【請求項19】 前記制御電極および前記第1の不純物領域の双方に対して負の電位が印加されることにより、 By negative potential is applied to 19. Both of the control electrode and the first impurity region,
    前記蓄積領域内の電荷量が増加して画像データの記録が行われ、 前記補助電極に対して負の電位が印加され、前記蓄積領域に電荷が蓄積されている場合には前記伝導領域が導通しないが、前記蓄積領域に電荷が蓄積されていない場合には前記伝導領域が導通することにより、この前記伝導領域の導通の有無に応じて画像データの表示が行われ、 前記制御電極に対して正の電位が印加されると共に前記第2の不純物領域に対して負の電位が印加されることにより、前記蓄積領域内の電荷量が減少して画像データの消去が行われることを特徴とする請求項5記載の表示素子。 The amount of charge accumulation regions is performed to the image data recording increased, a negative potential is applied to the auxiliary electrode, wherein the conductive region is conducting when the charge in the accumulation region is accumulated Although not, by the conductive region is conductive when said charge storage region is not stored, the display of image data is performed in accordance with the presence or absence of conduction of the said conductive region, to the control electrode by a negative potential is applied to the second impurity region with a positive potential is applied, wherein the erasing of the image data is a charge amount of the storage area is reduced display device according to claim 5, wherein.
  20. 【請求項20】 前記表示部は、液晶分子の配向変化を利用して画像を表示するものであることを特徴とする請求項1記載の表示素子。 20. The display unit has a display element according to claim 1, wherein the using the orientation change of the liquid crystal molecules to display an image.
  21. 【請求項21】 前記表示部は、発光ダイオードを利用して画像を表示するものであることを特徴とする請求項1記載の表示素子。 21. The display unit has a display element according to claim 1, wherein the using the light emitting diode to display an image.
  22. 【請求項22】 前記表示部は、有機エレクトロルミネセンスを利用して画像を表示するものであることを特徴とする請求項1記載の表示素子。 22. The display unit has a display element according to claim 1, wherein a is for displaying an image using organic electroluminescence.
  23. 【請求項23】 前記表示部は、レーザダイオードを利用して画像を表示するものであることを特徴とする請求項1記載の表示素子。 23. The display unit has a display element according to claim 1, wherein a is for displaying an image using a laser diode.
  24. 【請求項24】 画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有し、前記表示部および前記駆動部が1の下地部上に配設された表示素子の製造方法であって、 前記駆動部を形成する工程が、 前記下地部の上方領域に半導体よりなる伝導領域を形成する工程と、 この伝導領域に隣接するように第1の不純物領域を形成する工程と、 この第1の不純物領域と離間されると共に前記伝導領域に隣接するように第2の不純物領域を形成する工程と前記伝導領域上にトンネル絶縁膜を形成する工程と、 このトンネル絶縁膜上に分散された複数の微粒子よりなる蓄積領域を形成する工程と、 この蓄積領域上に制御絶縁膜を形成する工程と、 この制御絶縁膜上に制御電極を形成する工程と、 を含むことを特徴とする表示素 And 24. A display unit for displaying an image, and a driver for driving the display section, a display device wherein the display unit and the drive unit is disposed on a base portion of the 1 a method of manufacturing, the step of forming the driving unit, a step of forming a conduction region made of a semiconductor on the upper region of the substrate portion to form a first impurity region adjacent to the conduction region a step, a step of forming the first tunnel insulating film and forming a second impurity region adjacent to the conduction region in the conductive region while being spaced apart from the impurity region, the tunnel insulating film forming a storage region consisting of a plurality of particles dispersed in the above, the process of forming the storage region on the control insulating film, and forming a control electrode on the control insulating film, to include display element, characterized の製造方法。 The method of production.
  25. 【請求項25】 前記伝導領域の前準備層である半導体層を酸素原子(O)および窒素原子(N)のうちの少なくとも一方を含む電離気体中に曝すことにより前記トンネル絶縁膜を形成することを特徴とする請求項24記載の表示素子の製造方法。 25. wherein forming the tunnel insulating film by exposing in an ionized gas containing at least one of said semiconductor layer an oxygen atom is a preparatory layer of the conduction region (O) and nitrogen atoms (N) method of manufacturing a display device according to claim 24, wherein.
  26. 【請求項26】 さらに、 前記トンネル絶縁膜を形成したのち、前記半導体層の表面を加熱する工程を含むことを特徴とする請求項25記載の表示素子の製造方法。 26. Furthermore, after forming the tunnel insulating film, a method of manufacturing a display device according to claim 25, wherein further comprising the step of heating the surface of the semiconductor layer.
  27. 【請求項27】 エネルギービームを照射することにより前記半導体層の表面を加熱することを特徴とする請求項26記載の表示素子の製造方法。 27. A manufacturing method of a display device according to claim 26, wherein heating the surface of said semiconductor layer by irradiating an energy beam.
  28. 【請求項28】 気相成長法、スパッタリング法または真空蒸着法のいずれかを用いて、前記トンネル絶縁膜に対する被覆率が1よりも小さくなるように前記蓄積領域を形成することを特徴とする請求項24記載の表示素子の製造方法。 28. vapor deposition, using either sputtering or a vacuum evaporation method, wherein the coating rate for the tunnel insulating film and forming the storage area to be smaller than 1 method of manufacturing a display device of claim 24, wherein.
  29. 【請求項29】 さらに、 前記下地部上またはその一部に設けられた凹部に補助電極を形成する工程と、 この補助電極上に補助絶縁膜を形成する工程とを含むことを特徴とする請求項24記載の表示素子の製造方法。 29. Moreover, claims, characterized in that it comprises a step of forming an auxiliary electrode in a recess provided on or in a part thereof the underlying part, and forming an auxiliary insulating film on the auxiliary electrode method of manufacturing a display device of claim 24, wherein.
  30. 【請求項30】 画像を表示するための表示部と、この表示部を駆動させるための駆動部とを有する複数の表示素子が1の下地部上に配列された表示装置であって、 各表示素子における前記駆動部が、 半導体よりなる伝導領域と、 この伝導領域に隣接して配設された第1の不純物領域と、 この第1の不純物領域と離間されると共に、前記伝導領域に隣接して配設された第2の不純物領域と、 前記伝導領域を挟んで前記下地部の配設領域と反対側の領域に配設された制御電極と、 この制御電極と前記伝導領域との間の領域に配設され、 And 30. A display unit for displaying an image, a display device in which a plurality of display devices are arranged on a base portion of 1 and a driving section for driving the display section, the display the drive unit in the device, a conduction region made of a semiconductor, a first impurity region that is disposed adjacent to the conduction region, while being spaced apart from the first impurity region adjacent to the conduction region a second impurity region disposed Te, between the arrangement region of the substrate portion across the conduction region and the opposite-side control electrode provided in the region of the conductive region and the control electrode is disposed in the region,
    前記伝導領域から遷移された電荷を蓄積する蓄積領域と、 この蓄積領域と前記伝導領域との間の領域に配設されたトンネル絶縁膜と、 前記制御電極と前記蓄積領域との間の領域に配設された制御絶縁膜とを備えたことを特徴とする表示装置。 Wherein a storage area for storing the transition charge from the conduction region, a tunnel insulating film provided in the region between the storage region and the conduction region, the region between the control electrode and the storage area display device characterized by comprising a disposed control insulating film.
JP2000234244A 2000-08-02 2000-08-02 Display element, its manufacturing method, and display unit Pending JP2002050762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000234244A JP2002050762A (en) 2000-08-02 2000-08-02 Display element, its manufacturing method, and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000234244A JP2002050762A (en) 2000-08-02 2000-08-02 Display element, its manufacturing method, and display unit

Publications (1)

Publication Number Publication Date
JP2002050762A true true JP2002050762A (en) 2002-02-15

Family

ID=18726637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000234244A Pending JP2002050762A (en) 2000-08-02 2000-08-02 Display element, its manufacturing method, and display unit

Country Status (1)

Country Link
JP (1) JP2002050762A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253159A (en) * 2008-04-09 2009-10-29 Sharp Corp Semiconductor storage device, display device, and apparatus
WO2010092652A1 (en) * 2009-02-16 2010-08-19 シャープ株式会社 Nonvolatile memory, method for manufacturing same, and display device
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4871255B2 (en) * 2004-03-10 2012-02-08 ナノシス・インク. Nano compatible memory devices and anisotropic charge carrying arrays
US9559208B2 (en) 2009-10-21 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117997A (en) * 1977-03-23 1978-10-14 Westinghouse Electric Corp Display
JPH0997851A (en) * 1995-07-27 1997-04-08 Sony Corp Non-volatile semiconductor memory device
JPH11274420A (en) * 1998-01-26 1999-10-08 Sony Corp Memory device, its manufacture, integrated circuit, and manufacture of semiconductor device
JP2000106401A (en) * 1998-09-29 2000-04-11 Sony Corp Memory element, manufacture thereof and integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117997A (en) * 1977-03-23 1978-10-14 Westinghouse Electric Corp Display
JPH0997851A (en) * 1995-07-27 1997-04-08 Sony Corp Non-volatile semiconductor memory device
JPH11274420A (en) * 1998-01-26 1999-10-08 Sony Corp Memory device, its manufacture, integrated circuit, and manufacture of semiconductor device
JP2000106401A (en) * 1998-09-29 2000-04-11 Sony Corp Memory element, manufacture thereof and integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871255B2 (en) * 2004-03-10 2012-02-08 ナノシス・インク. Nano compatible memory devices and anisotropic charge carrying arrays
JP2009253159A (en) * 2008-04-09 2009-10-29 Sharp Corp Semiconductor storage device, display device, and apparatus
WO2010092652A1 (en) * 2009-02-16 2010-08-19 シャープ株式会社 Nonvolatile memory, method for manufacturing same, and display device
US8610197B2 (en) 2009-02-16 2013-12-17 Sharp Kabushiki Kaisha Nonvolatile memory having gate electrode and charge storage layer formed respectively over opposite surfaces of semiconductor layer
US9559208B2 (en) 2009-10-21 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8866984B2 (en) 2010-01-24 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9117732B2 (en) 2010-01-24 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6787806B1 (en) Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
US7579220B2 (en) Semiconductor device manufacturing method
US6338991B1 (en) Semiconductor device and method for manufacturing the same
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
US6835954B2 (en) Active matrix organic electroluminescent display device
US8148721B2 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US6861670B1 (en) Semiconductor device having multi-layer wiring
US6630784B2 (en) Electroluminescence display apparatus having an opaque anode electrode and manufacturing method thereof
US20090002591A1 (en) Liquid crystal display device
US20030010980A1 (en) Semiconductor device and method for manufacturing same
US6093937A (en) Semiconductor thin film, semiconductor device and manufacturing method thereof
US6482721B1 (en) Method of manufacturing a polysilicon active layer in a thin film transistor
US20060292726A1 (en) Method of manufacturing a semiconductor device
US6351010B1 (en) Electrooptical device, substrate for driving electrooptical device and methods for making the same
US20040188685A1 (en) Thin film transistor and fabrication method thereof
US20090001375A1 (en) Light-emitting device
US7915689B2 (en) Thin film transistor, display device including the same and manufacturing method thereof
US20090020759A1 (en) Light-emitting device
US20120211745A1 (en) Thin film transistor and method for manufacturing the same
US6583471B1 (en) Semiconductor device having first and second insulating films
US7768009B2 (en) Display device and manufacturing method of the same
US20020160553A1 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-opitcal apparatus
US6346718B1 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
US6504215B1 (en) Electro-optical apparatus having a display section and a peripheral driving circuit section

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110614