JP2002043248A - 薄膜形成方法及びそれを用いて製造した電子部品 - Google Patents
薄膜形成方法及びそれを用いて製造した電子部品Info
- Publication number
- JP2002043248A JP2002043248A JP2000228639A JP2000228639A JP2002043248A JP 2002043248 A JP2002043248 A JP 2002043248A JP 2000228639 A JP2000228639 A JP 2000228639A JP 2000228639 A JP2000228639 A JP 2000228639A JP 2002043248 A JP2002043248 A JP 2002043248A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- substrate
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ターン形状を実現することが可能なスパッタ・リフトオ
フ工法による薄膜形成方法及びそれを用いて製造される
高精度の微細薄膜パターンを備えた電子部品を提供す
る。 【解決手段】 基体1上に、アンダーカット部2を有す
る開口部3を設けたレジストパターン4を形成し、この
レジストパターン4の開口部3に対して、成膜圧力:
0.1Pa以下、ターゲット6への印加電力:100mW
/mm2以下の条件でスパッタリングを行うことにより薄
膜5を成膜した後、レジストパターン4上に堆積した薄
膜5(5a)を、溶剤を用いてレジストパターン4ごと
剥離して、基体1上に所望の薄膜パターンを形成する。
また、基体とターゲットとの距離を150mm以上とす
る。また、基体とターゲットとの間にコリメータを配設
する。
Description
ーンなどを形成するための薄膜形成方法に関し、詳しく
はリフトオフ法による薄膜形成方法及びそれを用いて製
造される電子部品に関する。
基板、誘電体基板、焦電性基板などの各種基板(基体)
上に薄膜パターンからなる配線や電極を形成する方法の
一つとして、リフトオフ法が広く用いられている。この
リフトオフ法は、基板上にレジストパターン(マスク)
を形成した後、配線材料(薄膜パターン材料)を、蒸着
法やスパッタリング法などの方法により基板上に成膜
し、レジストパターン上に堆積した不要な配線材料を、
レジストパターンとともに除去することにより、基板上
に所望の薄膜パターンを形成する方法である。
ンを形成する場合、薄膜パターンと、レジストパターン
上の不要な配線材料とを分離し、剥離しやくするため
に、断面形状が、アンダーカット部を有する逆テーパ形
状のレジストパターンを形成することが必要になる。
する場合、成膜工程における薄膜パターン材料の粒子
(成膜粒子)の基板に対する垂直入射性が、パターン精
度などに関して重要な条件となる。垂直入射性が悪い場
合、レジストのアンダーカット部の奥にまで成膜粒子が
回り込み、薄膜の端部でバリやフェンスと呼ばれる異常
析出が発生し、薄膜デバイスのパターン不良や、特性不
良の原因となる。
常、成膜圧力が1Pa程度であり、このときの成膜粒子
の平均自由行程は数mm程度である。したがって、基板と
ターゲット間の距離を数cmとした場合、ターゲットを飛
び出した成膜粒子は基板に到達するまでに、散乱により
10回以上運動方向が変わることになるため、基板に到
達する時点では、成膜粒子の運動方向がランダムにな
り、高精度のパターニングを行うことができなくなる。
かかる理由から、一般に、スパッタリング法による成膜
は、リフトオフ法用の成膜方法としては適していないと
されている。
ては、通常、成膜粒子の基板に対する垂直入射性の良好
な、真空蒸着法が用いられている。しかし、真空蒸着法
は、成膜粒子の運動エネルギーがスパッタリング法に比
べて低いため、基板と薄膜との密着力が小さく、膜ハガ
レなどの製品不良が発生し易いという問題がある。特
に、表面弾性波素子においては、高周波化が進むにつれ
て配線パターンの微細化が進み、従来の真空蒸着法によ
り形成した薄膜では、基板との密着力を十分に確保でき
ないという問題がある。
合、インゴットと薄膜とにおける組成のずれが生じるこ
とから、組成を制御することが困難で、特性の安定した
薄膜素子を得ることが容易ではないという問題点があ
る。特に、Al薄膜を用いた表面弾性波素子において
は、成膜材料にCuを数%から数十%添加し、Al−C
u合金薄膜を用いることが素子の寿命を延ばす上で有効
であることが知られているが、この際の組成制御が真空
蒸着法では困難であるという問題がある。
リフトオフ法における成膜方法として適応することがで
きれば、解決することが可能になる。そこで、スパッタ
リング法をリフトオフ法に適応する上での問題点を改善
すべく、成膜圧力を低圧化することにより、成膜粒子の
平均自由行程を長くし、散乱回数を減少させる方法が提
案されている(特開昭57−203772号)。そし
て、この方法においては、成膜圧力が0.1Pa以下に
なると、ターゲットから反跳アルゴン原子が直接基板に
入射し、基板上の薄膜を再スパッタリングすることにな
るため、逆にパターン不良が発生しやすくなるという問
題点があることから、最適な成膜圧力範囲は0.1〜1
Paであるとしている。
れば、リフトオフ性が改善され、パターン不良の発生を
ある程度抑制することが可能になるが、その効果は必ず
しも十分ではなく、パターンサイズの微細化は数10μ
m程度が限界となっており、パターンサイズが数μmと微
細で、レジストパターンのアンダーカット量を十分に確
保することができないような場合には、パターン不良が
発生してしまうという問題点がある。
あり、数μm以下の微細パターンを形成する場合にも、
良好なパターン形状を実現することが可能なスパッタ・
リフトオフ工法による薄膜形成方法及びそれを用いて製
造される高精度の微細薄膜パターンを備えた電子部品を
提供することを目的とする。
に、本願発明(請求項1)の薄膜形成方法は、(a)基体
上に、アンダーカット部を有する開口部を備えた単層構
造又は多層構造のレジストパターンを形成する工程と、
(b)前記開口部に対して、成膜圧力:0.1Pa以下、
ターゲットへの印加電力:100mW/mm2以下の条件で
スパッタリングを行うことにより薄膜を形成する成膜工
程と、(c)前記レジストパターン上に堆積した薄膜を、
溶剤を用いてレジストパターンごと剥離することによ
り、基体上に所望の薄膜パターンを形成するパターン形
成工程ととを具備することを特徴としている。
ッタリング法により成膜を行う際の成膜圧力を0.1P
a以下としているので、成膜粒子の平均自由行程が数1
0cm以上と長くなり、ターゲットを飛び出した成膜粒子
のほとんどは、散乱されずにそのままの運動方向で基体
に入射する。例えば、基体上のある一点に注目した場
合、その一点に入射する成膜粒子の入射角は、その一点
から見たターゲット面の立体角に限定され、アンダーカ
ット部への成膜粒子の侵入確率は著しく低下する。
/mm2以下と低くすることにより、基体に入射する成膜粒
子や、反跳アルゴン原子などのエネルギーが小さくなる
とともに、単位時間あたりの成膜粒子や反跳アルゴン原
子などの入射量が減少し、基体上の薄膜の再スパッタリ
ングが抑制されることになる。したがって、本願発明の
薄膜形成方法によれば、バリやフェンスといった、リフ
トオフ法に特有のパターン不良の発生を抑制して、微細
薄膜パターンを精度よく形成することが可能になる。
アンダーカット部を有する開口部を備えたレジストパタ
ーンは、フォトリソグラフィー法などの公知の種々の方
法により、容易に形成することが可能であり、その具体
的な方法に特別の制約はない。
体と前記ターゲットとの距離を150mm以上とすること
を特徴としている。
と長くすることにより、基体に対するスパッタ粒子の垂
直入射性を向上させるとともに、反跳アルゴン原子の基
体への入射確率を低下させて、基体上の薄膜の再スパッ
タリングを抑制することが可能になり、スパッタ・リフ
トオフ工法におけるパターン精度をさらに向上させるこ
とが可能になる。
体と前記ターゲットとの間にコリメータを配設すること
を特徴としている。
設することにより、基体に対するスパッタ粒子の垂直入
射性をさらに向上させることが可能になるとともに、反
跳アルゴン原子の基体への入射確率を低下させることが
可能になり、基体上の薄膜の再スパッタリングを抑制し
て、スパッタ・リフトオフ工法におけるパターン不良の
発生をより確実に抑制することが可能になる。
は、請求項1〜3のいずれかに記載の方法により薄膜パ
ターンが形成されていることを特徴としている。
は、通常、真空蒸着法が用いられるが、真空蒸着法を用
いる場合には、基体と薄膜との密着力が小さく、また、
合金の組成を制御することが困難であるという問題点が
あるが、請求項1〜3の薄膜形成方法(スパッタ・リフ
トオフ工法)で薄膜パターンを形成した電子部品は、上
記のような問題が発生せず、長寿命で、形状精度の高い
薄膜パターンを備えており、品質の向上、特性の安定化
を実現することが可能になる。
素子は、請求項1〜3のいずれかに記載の方法により薄
膜パターンが形成されていることを特徴としている。
は、通常、真空蒸着法が用いられるが、基体と薄膜との
密着力が小さく、膜ハガレなどの製品不良の原因となる
という問題がある。これに対し、請求項1〜3の薄膜形
成方法(スパッタ・リフトオフ工法)で薄膜パターンを
形成した請求項5の表面弾性波素子においては、数μm
以下の微細配線においても、上記のような問題が発生せ
ず、安定した特性、信頼性を実現できる。
表面弾性波素子を形成する薄膜が、複数の元素からなる
合金ターゲットを用いて形成された合金薄膜であること
を特徴としている。
通常用いられる真空蒸着法では、合金の組成を制御する
ことが困難であるという問題点があるが、請求項6の表
面弾性波素子においては、請求項1〜3の薄膜形成方法
(スパッタ・リフトオフ工法)により薄膜が形成される
ことから、薄膜(合金薄膜)の組成が安定しており、高
特性、高信頼性を実現することができる。
て、その特徴とするところをさらに詳しく説明する。
方法を実施している状態を模式的に示す図である。この
実施形態1では、基体(基板)1上に、アンダーカット
部2を有する開口部3を備えた単層構造のレジストパタ
ーン4を、フォトリソグラフィー法により形成した後、
開口部3に対してスパッタリングを行い、薄膜(この実
施形態では、Alからなる金属薄膜)5を成膜する。な
お、このとき、レジストパターン4上にも薄膜5(5
a)が形成される。
ーン4として、アンダーカット量が1.5μmであるよ
うなレジストパターンを形成した。また、ターゲット6
としては、Alからなる円板状(直径150mm)のター
ゲットを用いた。そして、成膜圧力を、5×10−2P
aとし、ターゲットへの印加電力(スパッタ印加電力)
を、図2に示すように種々変化させて、各条件下で薄膜
5を形成した。それから、レジストパターン4上に堆積
した薄膜5(5a)を、溶剤を用いてレジストパターン
4とともに剥離して、基体1上に所望の形状の薄膜(薄
膜パターン)5を形成した。
Dと、アンダーカット1μm部分の基体1上の点P(図
1参照)における膜厚dpとの比dp/Dを調べること
により、アンダーカット部への成膜粒子の回り込みの程
度を評価した。その結果を図2に示す。
772号)では、成膜圧力が0.1Pa以下になると、
反跳アルゴン原子によるパターン不良が生じていたが、
本願発明の薄膜形成方法においては、図2に示すよう
に、成膜圧力が0.1Pa以下(上記実施形態では、成
膜圧力=5×10−2Pa)の場合にも、印加電力を小
さくすることにより、dp/Dが小さくなり、パターン
不良が抑制されることがわかる。特に、印加電力を10
0mW/mm2以下とした場合には、効果が顕著になる。
ことにより、成膜粒子の平均自由行程が数10cm以上と
長くなり、ターゲット6を飛び出した成膜粒子のほとん
どが、散乱されずにそのままの運動方向で基体1に入射
することによるものである。すなわち、図1に示すよう
に、基体1上の点Pに注目した場合、点Pに入射する成
膜粒子の入射角Ωpは、点Pから見たターゲット面の立
体角(=Ωp)に限定され、アンダーカット部2への成
膜粒子の侵入確率が著しく低下することによるものであ
る。
場合に、特に効果が顕著になるのは、印加電圧を低くし
た場合には、基体1に入射する成膜粒子や反跳アルゴン
原子のエネルギーが小さくなるとともに、単位時間あた
りの成膜粒子や反跳アルゴン原子の入射量が減少し、基
体1上の薄膜5の再スパッタリングが抑制されることに
よるものである。
パッタ装置を用い、スパッタ印加電力を100mW/mm2と
し、ターゲット6と基体1との距離(ターゲット−基体
間距離)を、70mm〜200mmの範囲で変化させたこと
以外は、上記実施形態1の場合と同様の条件で薄膜を形
成し、薄膜5の膜厚Dと、アンダーカット1μm部分の
基体1上の点Pにおける膜厚dpとの比dp/Dを調べ
た。その結果を図3に示す。
離を長くすることにより、dp/Dがさらに小さくなる
ことがわかる。この結果から、ターゲット−基体間距離
を長くすることにより、パターン精度の高い薄膜を形成
することが可能になることがわかる。なお、ターゲット
−基体間距離が150mm以上になると、特に効果が顕著
となる。
と基体1との距離を、図1の場合の2倍とした場合、基
体1上の点Pに入射する成膜粒子の入射角Ωpは、図1
の場合よりも小さくなり、アンダーカット部2への成膜
粒子の侵入確率は低下する。
確率を考えると、例えば、図5に示すように、ターゲッ
ト6上のある一点Qに注目した場合、点Qを飛び出した
反跳アルゴン原子が基体1上の薄膜5へ入射する確率
は、点Qから見た薄膜5の立体角Ωqに比例する。な
お、ターゲット6と基体1との距離を、図5の場合の2
倍とした場合、図6に示すように、ターゲット6と基体
1との距離が長いほど、Ωqは小さくなり、反跳アルゴ
ン原子の薄膜5への入射確率は低下する。その結果、基
体1上の薄膜5の再スパッタリングをさらに確実に抑制
することができる。
くすることにより、スパッタ・リフトオフ工法における
パターン不良をさらに軽減することが可能になる。
ット6と基体1との間にコリメータ7を配設したこと以
外は、実施形態1の場合と同じスパッタ装置を用いて、
薄膜を形成し、薄膜5の膜厚Dと、アンダーカット1μ
m部分の基体1上の点Pにおける膜厚dpとの比dp/
Dを調べた。なお、図7において、図1と同一符号を付
した部分は、同一又は相当部分を示している。
ッタ装置(図1のスパッタ装置)を用いた場合には、d
p/Dが0.13となるのに対して、図7に示すように
コリメータ7を備えたスパッタ装置を用いた場合には、
dp/Dが0.04と小さく、アンダーカット部2への
成膜粒子の回り込みが大幅に抑制されることが確認され
た。
装置(図7)の場合には、基体1上の点Pに入射する成
膜粒子の入射角Ωpが、コリメータを配設していない図
1のスパッタ装置の場合よりも小さくなり、アンダーカ
ット部2への成膜粒子の侵入確率がそれだけ低下するこ
とによるものである。
タ装置にコリメータ7を配設した状態を示すものであ
る。図8において、ターゲット6上のある一点Qに注目
した場合、点Qを飛び出した反跳アルゴン原子が基体1
上の薄膜5へ入射する確率は、点Qから見た薄膜5の立
体角Ωqに比例するが、このときの立体角Ωqは、図5
と図8の比較から明らかなように、コリメータ7を配設
した図8(実施形態3)の場合の方が小さくなってお
り、基体1上の薄膜5の再スパッタリングをさらに抑制
できることがわかる。
にコリメータ7を配設することにより、スパッタ・リフ
トオフ工法におけるパターン不良をさらに軽減すること
が可能になる。
パッタ装置を用い、スパッタ・リフトオフ工法によりA
l薄膜からなる電極を備えた表面弾性波フィルタ(フィ
ルタ素子)を作製し、テープ剥離試験(薄膜と基体との
密着評価)による不良率を評価した。ターゲット6と基
体1との距離(ターゲット−基体間距離)を150mmと
し、レジストパターン4を表面弾性波フィルタ用のパタ
ーンとした以外は、上記実施形態2の場合と同様の条件
で薄膜を形成した。
着(電子線加熱法)・リフトオフ法により作製した、同
形状の表面弾性波フィルタ(フィルタ素子)のテープ剥
離試験を実施した。スパッタ・リフトオフ工法により形
成した本願発明の表面弾性波フィルタと、従来技術であ
る真空蒸着・リフトオフ法により形成した比較例の表面
弾性波フィルタにおける、テープ剥離試験での不良発生
率を表1に示す。
工法により形成した本願発明のフィルタ素子は、従来技
術である真空蒸着・リフトオフ法により形成したフィル
タ素子よりも、テープ剥離試験での不良発生率が低いこ
とがわかる。
を比べた場合に、スパッタリング法により形成した薄膜
は、成膜粒子の運動エネルギーが高いため、基体との密
着力が大きくなることによるものである。その結果、表
面弾性波フィルタの生産工程における不良の発生率を大
幅に低減することができる。
より形成した電子部品、表面弾性波素子は、生産工程に
おける不良発生率が低く、安定した特性、信頼性を実現
することができる。
パッタ装置を用い、スパッタ・リフトオフ工法により、
Al−Cu合金薄膜による表面弾性波フィルタ(フィル
タ素子)を作製し、ターゲット組成と薄膜の組成とのず
れを評価した。なお、ターゲット6をAl−Cu合金タ
ーゲット(Cu;20wt%)とした以外は、上記実施形
態4の場合と同様の成膜条件とした。また、従来技術と
の比較のために、真空蒸着・リフトオフ法により作製し
た、同形状の表面弾性波フィルタ(フィルタ素子)につ
いて、インゴット組成と薄膜の組成とのずれを評価し
た。この際、インゴットとして、Al−Cu合金(C
u;20wt%)を使用した。
本願発明の表面弾性波フィルタを形成する薄膜の組成
と、成膜材料(ターゲット)の組成の評価結果、及び、
従来技術である真空蒸着・リフトオフ法により形成した
比較例の表面弾性波フィルタを形成する薄膜の組成と、
成膜材料(インゴット)の組成の評価結果を表2に示
す。
法により形成したフィルタ素子では、薄膜の組成と、成
膜材料(インゴット)の組成が大きく異なるのに対し、
スパッタ・リフトオフ工法により形成したフィルタ素子
では、薄膜の組成と、成膜材料(ターゲット)の組成が
ほぼ一致していることがわかる。
の元素が、合金になっても蒸発しやすいので、蒸気圧の
異なる複数の元素からなる合金をそのまま蒸発させた場
合、薄膜の組成は、蒸気圧の高い方の物質をより多く含
むことになり、また、蒸発しやすい元素が優先的に成膜
材料から抜けてゆき、成膜材料自体の組成も、時間とと
もに変化していくことになるため、真空蒸着・リフトオ
フ法における薄膜の組成制御は、非常に困難になる。
などのイオンにより、物理的にターゲットから叩き出さ
れた原子が成膜粒子を構成するため、成膜材料と薄膜と
の組成のずれが発生しにくく、また、特定の元素が先に
ターゲットから抜けていくようなことがないため、ター
ゲット自体の組成が一定に保たれ、形成される薄膜の組
成もほぼ一定となる。その結果、常に特性の安定した表
面弾性波フィルタを効率よく製造することが可能にな
る。
より形成した、合金材料を用いた電子部品、表面弾性波
素子は、組成の安定した薄膜を備えており、高特性、高
信頼性を実現することができる。
がAl、又はAl−Cu合金で、かつ、薄膜が一層構造
である場合を例にとって説明したが、本願発明において
は、薄膜材料や薄膜を構成する層数に特別の制約はな
く、種々の材料からなる薄膜を形成する場合に広く適用
することが可能である。
する場合には、マルチカソード型のスパッタ装置や、イ
ンライン型のスパッタ装置、マルチチャンバー型の成膜
装置などを用いて、複数の材料を連続して成膜すること
により、多層構造の薄膜を容易に形成することができ
る。また、多層構造の薄膜を形成する場合に、すべての
層をスパッタ・リフトオフ工法で形成する必要はなく、
インライン型やマルチチャンバー型の成膜装置などを用
いて、スパッタリング法と、真空蒸着法などの他の成膜
方法とを連続して適用する薄膜形成も可能である。
合金ターゲットを用いる方法に限らず、複数のターゲッ
トを同時にスパッタリングする方法などを用いることも
可能である。。
上記実施形態1〜5に限定されるものではなく、基体の
構成材料や形状、レジストパターンのアンダーカット部
や開口部の具体的な形状、レジストパターンの形成方
法、レジストパターンを構成する材料や層数、薄膜を形
成する場合の具体的な成膜条件、レジストパターンを剥
離する際の具体的な条件などに関し、発明の範囲内にお
いて、種々の応用、変形を加えることが可能である。
薄膜形成方法は、レジストパターンの開口部に対して、
成膜圧力:0.1Pa以下、ターゲットへの印加電力:
100mW/mm2以下の条件でスパッタリングを行うよう
にしているので、成膜粒子の平均自由行程を長くして、
アンダーカット部への成膜粒子の侵入確率を低下させる
ことが可能になるとともに、単位時間あたりの成膜粒子
や反跳アルゴン原子の入射量を減少させて、基体上の薄
膜の再スパッタリングを抑制することが可能になる。そ
の結果、いわゆるバリやフェンスというような、リフト
オフ法に特有のパターン不良を低減して、高精度の微細
薄膜パターンを効率よく形成することが可能になる。
ターゲットと基体との距離を150mm以上と長くした場
合、基体に対するスパッタ粒子の垂直入射性をさらに向
上させることが可能になるとともに、反跳アルゴン原子
の基体への入射確率を低下させて、基体上の薄膜の再ス
パッタリングを抑制することが可能になり、スパッタ・
リフトオフ工法におけるパターン精度をさらに向上させ
ることが可能になる。
ターゲットと基体との間にコリメータを配設するように
した場合、基体に対するスパッタ粒子の垂直入射性をさ
らに向上させることが可能になるとともに、反跳アルゴ
ン原子の基体への入射確率を低下させることが可能にな
り、基体上の薄膜の再スパッタリングを抑制して、スパ
ッタ・リフトオフ工法におけるパターン不良の発生をよ
り確実に抑制することができるようになる。
は、請求項1〜3のいずれかに記載の方法により薄膜パ
ターンが形成されているので、基体と薄膜との密着力が
大きく、また、合金の組成制御を精度よく行うことが可
能であることから、特性の安定した高品質の電子部品を
提供することが可能になる。
おいては、通常、真空蒸着法が用いられるが、基体と薄
膜との密着力が小さく、膜ハガレなどの製品不良の原因
となるという問題がある。これに対し、請求項1〜3の
薄膜形成方法(スパッタ・リフトオフ工法)で薄膜パタ
ーンを形成した請求項5の表面弾性波素子は、数μm以
下の微細配線においても、上記のような問題が発生せ
ず、安定した特性、信頼性を実現できる。
おいて通常用いられる真空蒸着法では、合金の組成を制
御することが困難であるという問題点があるが、請求項
6の表面弾性波素子においては、請求項1〜3の薄膜形
成方法(スパッタ・リフトオフ工法)により薄膜が形成
されることから、薄膜(合金薄膜)の組成が安定してお
り、高特性、高信頼性を実現することができる。
薄膜形成方法を実施している状態を模式的に示す図であ
る。
る、ターゲットへの印加電力とdp/D(膜厚Dと、ア
ンダーカット1μm部分の基体上の点Pにおける膜厚d
pとの比)の関係を示す図である。
る方法で薄膜を形成した場合における、ターゲット−基
体間距離とdp/D(膜厚Dと、アンダーカット1μm
部分の基体上の点Pにおける膜厚dpとの比)の関係を
示す図である。
る状態を模式的に示す図である。
る状態を模式的に示す図であって、ターゲットを飛び出
した反跳アルゴン原子が基体上の薄膜へ入射する場合の
立体角を示す図である。
る状態を模式的に示す図であって、ターゲット−基体間
距離を大きくした場合における、ターゲットを飛び出し
た反跳アルゴン原子が基体上の薄膜へ入射する場合の立
体角を示す図である。
にかかる方法で薄膜を形成している状態を示す図であ
る。
る状態を模式的に示す図であって、ターゲットを飛び出
した反跳アルゴン原子が基体上の薄膜へ入射する場合の
立体角を示す図である。
ける膜厚 P アンダーカット1μm部分の基体上の点 Q ターゲット上の点
Claims (6)
- 【請求項1】(a)基体上に、アンダーカット部を有する
開口部を備えた単層構造又は多層構造のレジストパター
ンを形成する工程と、 (b)前記開口部に対して、成膜圧力:0.1Pa以下、
ターゲットへの印加電力:100mW/mm2以下の条件で
スパッタリングを行うことにより薄膜を形成する成膜工
程と、 (c)前記レジストパターン上に堆積した薄膜を、溶剤を
用いてレジストパターンごと剥離することにより、基体
上に所望の薄膜パターンを形成するパターン形成工程と
を具備することを特徴とする薄膜形成方法。 - 【請求項2】前記基体と前記ターゲットとの距離を15
0mm以上とすることを特徴とする請求項1記載の薄膜形
成方法。 - 【請求項3】前記基体と前記ターゲットとの間にコリメ
ータを配設することを特徴とする請求項1又は2記載の
薄膜形成方法。 - 【請求項4】請求項1〜3のいずれかに記載の方法によ
り薄膜パターンが形成されていることを特徴とする電子
部品。 - 【請求項5】請求項1〜3のいずれかに記載の方法によ
り薄膜パターンが形成されていることを特徴とする表面
弾性波素子。 - 【請求項6】前記表面弾性波素子を形成する薄膜が、複
数の元素からなる合金ターゲットを用いて形成された合
金薄膜であることを特徴とする請求項5記載の表面弾性
波素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000228639A JP4258960B2 (ja) | 2000-07-28 | 2000-07-28 | 薄膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000228639A JP4258960B2 (ja) | 2000-07-28 | 2000-07-28 | 薄膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043248A true JP2002043248A (ja) | 2002-02-08 |
JP4258960B2 JP4258960B2 (ja) | 2009-04-30 |
Family
ID=18721882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000228639A Expired - Fee Related JP4258960B2 (ja) | 2000-07-28 | 2000-07-28 | 薄膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4258960B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043062A1 (en) * | 2001-11-10 | 2003-05-22 | Trikon Holdings Limited | Method of forming a patterned metal layer |
US6933099B2 (en) | 2001-11-10 | 2005-08-23 | Trikon Holdings Limited | Method of forming a patterned metal layer |
JP2006229632A (ja) * | 2005-02-17 | 2006-08-31 | Epson Toyocom Corp | 弾性表面波デバイス |
JP2010147195A (ja) * | 2008-12-17 | 2010-07-01 | Showa Denko Kk | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 |
JP2011127161A (ja) * | 2009-12-16 | 2011-06-30 | Shinko Seiki Co Ltd | スパッタリング装置および方法 |
US7998319B2 (en) | 2005-04-12 | 2011-08-16 | Saes Getters S.P.A. | Process for the formation of miniaturized getter deposits and getter deposits so obtained |
JP2020123609A (ja) * | 2019-01-29 | 2020-08-13 | 日亜化学工業株式会社 | 発光素子の製造方法 |
-
2000
- 2000-07-28 JP JP2000228639A patent/JP4258960B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003043062A1 (en) * | 2001-11-10 | 2003-05-22 | Trikon Holdings Limited | Method of forming a patterned metal layer |
GB2404084A (en) * | 2001-11-10 | 2005-01-19 | Trikon Holdings Ltd | Method of forming a patterned metal layer |
US6933099B2 (en) | 2001-11-10 | 2005-08-23 | Trikon Holdings Limited | Method of forming a patterned metal layer |
JP2006229632A (ja) * | 2005-02-17 | 2006-08-31 | Epson Toyocom Corp | 弾性表面波デバイス |
US7998319B2 (en) | 2005-04-12 | 2011-08-16 | Saes Getters S.P.A. | Process for the formation of miniaturized getter deposits and getter deposits so obtained |
JP2010147195A (ja) * | 2008-12-17 | 2010-07-01 | Showa Denko Kk | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 |
JP2011127161A (ja) * | 2009-12-16 | 2011-06-30 | Shinko Seiki Co Ltd | スパッタリング装置および方法 |
JP2020123609A (ja) * | 2019-01-29 | 2020-08-13 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4258960B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4466925B2 (ja) | フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット | |
KR100515906B1 (ko) | 파티클 발생이 적은 스퍼터링 타겟트 | |
US6376281B1 (en) | Physical vapor deposition target/backing plate assemblies | |
JP2002043248A (ja) | 薄膜形成方法及びそれを用いて製造した電子部品 | |
KR20210033055A (ko) | 얇은 고순도 코팅 층을 갖는 스퍼터 트랩 및 그 제조 방법 | |
KR100999908B1 (ko) | 반사막용 Al-Ni-B 합금 재료 | |
JP4485570B2 (ja) | フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット | |
JP2004232026A (ja) | 蒸着用マスクの製造方法 | |
KR20150066456A (ko) | 스퍼터 성막 방법, 스퍼터 장치, 포토마스크 블랭크의 제조 방법 및 포토마스크 블랭크 | |
CN206022118U (zh) | 薄膜电容器 | |
JPH02280310A (ja) | 電解コンデンサ用電極材料の製造方法 | |
US20070144892A1 (en) | Method for forming metal film or stacked layer including metal film with reduced surface roughness | |
WO2021009386A1 (en) | Metallized film, apparatus for manufacturing a metallized film, method for manufacturing a metallized film and film capacitor comprising the metallized film | |
JP3288301B2 (ja) | 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 | |
JP2694058B2 (ja) | アーク蒸着装置 | |
TWI708856B (zh) | 薄膜電阻的製造方法 | |
JPH0665731A (ja) | 半導体製造装置 | |
Hess et al. | Sacrificial ion beam etching process for seed layer removal of 6 μm pitch CuSn micro bumps | |
JPS6266628A (ja) | 半導体素子の配線形成方法 | |
JPH05291256A (ja) | 薄膜導体パターンの製造方法 | |
JP2005228873A (ja) | 電極形成方法 | |
JPS63219181A (ja) | 圧電セラミクスの電極及びその形成方法 | |
JPS6237530B2 (ja) | ||
CN106158376A (zh) | 薄膜电容器及其制造方法 | |
JP3038288B2 (ja) | 厚膜作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4258960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |