JP2002043129A - Laminated inductance element - Google Patents

Laminated inductance element

Info

Publication number
JP2002043129A
JP2002043129A JP2000222645A JP2000222645A JP2002043129A JP 2002043129 A JP2002043129 A JP 2002043129A JP 2000222645 A JP2000222645 A JP 2000222645A JP 2000222645 A JP2000222645 A JP 2000222645A JP 2002043129 A JP2002043129 A JP 2002043129A
Authority
JP
Japan
Prior art keywords
coil
inductance element
cavity
value
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000222645A
Other languages
Japanese (ja)
Inventor
Shinzo Fujii
信三 藤井
Mikio Kitaoka
幹雄 北岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2000222645A priority Critical patent/JP2002043129A/en
Publication of JP2002043129A publication Critical patent/JP2002043129A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated inductance element, the inductance value of which can be improved in frequency characteristic by suppressing the variation of the inductance value, in a region in which the inductance value decreases as the frequency becomes higher, and in addition, the Q-value of which can also be increased. SOLUTION: A coil 11, composed of spirally connected conductor patterns, is provided in a rectangular dielectric chip 10, by alternately laminating the conductor patterns and electrically insulating layers upon another. The coil 11 has spirally connected cavities 15 which are filled with a nonconductive material 16 in the inside.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層インダクタン
ス素子に関するもので、より具体的には、チップ内に設
置されるコイル部分の構造の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated inductance element, and more particularly, to an improvement in a structure of a coil portion provided in a chip.

【0002】[0002]

【従来の技術】図1に示すように、積層インダクタンス
素子は、導体パターンと電気絶縁体層とを交互に印刷形
成して順次積層することで、矩形状のチップ1の内部に
導体パターンが螺旋状に繋がったコイル2を設ける。
2. Description of the Related Art As shown in FIG. 1, in a laminated inductance element, a conductor pattern and an electric insulator layer are alternately formed by printing and laminated sequentially, so that a conductor pattern is spirally formed inside a rectangular chip 1. A coil 2 connected in a shape is provided.

【0003】銀ペーストを所定のパターンに印刷する工
程を複数回繰り返すことにより所望の厚さの導体パター
ンが形成される。従って、厚さは印刷回数を変えること
により制御する。そして、コイル2を構成する導体パタ
ーン3の断面は、図2に示すように、矩形状となり、内
部は稠密となっている。
A conductor pattern having a desired thickness is formed by repeating a process of printing a silver paste in a predetermined pattern a plurality of times. Therefore, the thickness is controlled by changing the number of times of printing. As shown in FIG. 2, the cross section of the conductor pattern 3 forming the coil 2 is rectangular and the inside is dense.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記し
た従来の積層インダクタンス素子では、以下に示す問題
を有している。すなわち、積層インダクタンス素子のイ
ンダクタンス値(L値)は、周波数特性が悪い。つま
り、周波数の増加に伴いインダクタンス値が減少し、あ
る一定の周波数より高くなるとインダクタンス値は急激
に上昇する。そして、上記のインダクタンス値の減少量
が大きく、所定の周波数の範囲内におけるインダクタン
ス値の変動量が大きいという問題がある。またQ値も低
いという問題もある。
However, the above-mentioned conventional laminated inductance element has the following problems. That is, the inductance value (L value) of the multilayer inductance element has poor frequency characteristics. That is, as the frequency increases, the inductance value decreases, and when the frequency becomes higher than a certain frequency, the inductance value sharply increases. Then, there is a problem that the amount of decrease in the inductance value is large and the amount of change in the inductance value within a predetermined frequency range is large. There is also a problem that the Q value is low.

【0005】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、周波数の増加に伴いインダクタンス値が減少する領
域におけるインダクタンス値の変動量を抑えることがで
きてインダクタンス値の周波数特性も良好で、Q値も高
くすることのできる積層インダクタンス素子を提供する
ことにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above background, and has as its object to solve the above-described problems and to reduce the amount of change in the inductance value in a region where the inductance value decreases as the frequency increases. An object of the present invention is to provide a multilayer inductance element which can be suppressed, has a good frequency characteristic of an inductance value, and can increase a Q value.

【0006】[0006]

【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る積層インダクタンス素子は、導体パ
ターンと電気絶縁体層を適宜の順で積層することで、矩
形状のチップの内部に前記導体パターンが螺旋状に繋が
ったコイルを設けるように構成した積層インダクタンス
素子を前提とする。そして、前記コイルの内部に空洞を
設けるように構成した。そして、好ましくは前記空洞
は、前記コイルの螺旋に従って連続するように構成する
ことである。
Means for Solving the Problems In order to achieve the above object, a laminated inductance element according to the present invention comprises a conductor pattern and an electrical insulator layer laminated in an appropriate order to form a laminated chip inside a rectangular chip. It is assumed that the laminated inductance element is configured so as to provide a coil in which the conductor pattern is spirally connected. And it comprised so that a cavity might be provided inside the said coil. Preferably, the cavity is configured to be continuous according to the spiral of the coil.

【0007】なお、前記コイルの外部への引き出しは、
例えば前記コイルの両端に設けた引出電極の先端を前記
チップの側面に位置させ、その側面に形成した外部電極
と前記引き出し電極を導通させることにより実現でき
る。もちろん、これ以外の構造でも良い。
[0007] The coil is pulled out to the outside.
For example, it can be realized by positioning the tips of the extraction electrodes provided at both ends of the coil on the side surface of the chip, and conducting the external electrodes formed on the side surface to the extraction electrodes. Of course, other structures may be used.

【0008】この発明によれば、比較的低い周波数帯域
でのインダクタンス値は、従来の空洞のないコイルから
なる積層インダクタンス素子に比べて低くなるものの、
周波数が高くなったときのインダクタンス値の低下量を
抑制し、結果として広い周波数範囲でインダクタンス値
の変動幅の少ない周波数特性の良好な素子となる。さら
に、Q値も高くなる。これは、以下の理由によると推定
できる。
According to the present invention, although the inductance value in a relatively low frequency band is lower than that of a conventional laminated inductance element having a hollow coil,
An amount of decrease in the inductance value when the frequency is increased is suppressed, and as a result, an element having a good frequency characteristic with a small variation width of the inductance value in a wide frequency range is obtained. Further, the Q value also increases. This can be estimated for the following reasons.

【0009】良く知られているように、インダクタンス
値は、コイルを鎖交する磁束数によって決定される。そ
して、高周波領域では、導体内に渦電流が生じ、導体内
での電流の流れが周波数に応じて変化することに伴い、
インダクタンス値も変動する。そこで、予めコイル(導
体)内に空洞(非導電材料)を設けることにより、周波
数が変わっても導体内での電流分布が変動しにくくな
り、これによりL値が安定する。つまり、周波数特性が
良好になると考えられる。
[0009] As is well known, the inductance value is determined by the number of magnetic fluxes linking the coil. In the high-frequency region, an eddy current occurs in the conductor, and the current flow in the conductor changes according to the frequency.
The inductance value also fluctuates. Therefore, by providing a cavity (non-conductive material) in the coil (conductor) in advance, even if the frequency changes, the current distribution in the conductor hardly fluctuates, thereby stabilizing the L value. That is, it is considered that the frequency characteristics are improved.

【0010】また、Q値は、L/Rに比例する。ここ
で、Lはインダクタンス値で、Rは直流抵抗成分と交流
抵抗成分のそれぞれの抵抗値を加算した値である。そし
て、外形寸法が同じとすると、空洞を設けることによ
り、導体部分の断面積が小さくなり、直流抵抗成分は従
来のものよりも大きくなる。その点では、Q値は低下す
ることになる。しかし、高周波数領域になると、空洞を
設けたほうが交流抵抗成分が下がり、結果として高周波
数領域におけるQ値が向上することになる。
[0010] The Q value is proportional to L / R. Here, L is an inductance value, and R is a value obtained by adding the respective resistance values of the DC resistance component and the AC resistance component. If the external dimensions are the same, the provision of the cavity reduces the cross-sectional area of the conductor portion, and the DC resistance component becomes larger than that of the conventional one. At that point, the Q value will decrease. However, in the high frequency region, providing the cavity reduces the AC resistance component, and as a result, the Q value in the high frequency region is improved.

【0011】一方、前記空洞は、内部に特別な部材が挿
入配置されずに、空間のままとしてもよいし、空洞内
に、非導電材料を充填するようにしてもよい。製造工程
を考慮すると、非導電材料を空洞内に配置するのが好ま
しい。そして、前記非導電材料は、前記電気絶縁体層の
構成材料と同一とすると、さらに製造工程が容易とな
る。
On the other hand, the cavity may be left as a space without a special member inserted therein, or the cavity may be filled with a non-conductive material. Considering the manufacturing process, it is preferable to arrange the non-conductive material in the cavity. When the non-conductive material is the same as the constituent material of the electric insulator layer, the manufacturing process is further facilitated.

【0012】[0012]

【発明の実施の形態】図3,図4は、本発明に係る積層
インダクタンス素子の好適な一実施の形態の要部を示し
ている。本形態でも基本構成は従来と同じである。すな
わち、電気絶縁層(誘電体セラミックシート)を積層し
て形成される誘電体チップ10内に、積層方向に重畳し
たコイル11が形成される。
3 and 4 show a main part of a preferred embodiment of a laminated inductance element according to the present invention. In this embodiment, the basic configuration is the same as the conventional one. That is, the coil 11 superposed in the laminating direction is formed in the dielectric chip 10 formed by laminating the electric insulating layers (dielectric ceramic sheets).

【0013】この誘電体チップ10は、矩形状に形成さ
れ、長手方向の両端の側面10a及びその側面10aに
隣接する各面の一部に連続するようにして外部電極12
が形成されている。そして、コイル11の両端に連続し
て形成した引出電極13を上記側面10aに達するよう
に延長形成し、これにより、引出電極13と外部電極1
2を導通させる。
The dielectric chip 10 is formed in a rectangular shape, and has external electrodes 12 connected to side surfaces 10a at both ends in the longitudinal direction and a part of each surface adjacent to the side surface 10a.
Are formed. Then, the extraction electrodes 13 formed continuously at both ends of the coil 11 are formed so as to extend so as to reach the side surface 10a, whereby the extraction electrodes 13 and the external electrodes 1 are formed.
2 is made conductive.

【0014】ここで本形態では、図4に示すように、コ
イル11の内部を空洞15に形成した。つまり、導体パ
ターンを適宜に形成することにより、断面形状がロ字状
の中空の筒状の導体を構成し、その筒状の導体を螺旋状
に配置する。この空洞15は、コイルの全体にわたって
形成され、内部で連続している。
In this embodiment, the interior of the coil 11 is formed in the cavity 15 as shown in FIG. That is, by appropriately forming the conductor pattern, a hollow cylindrical conductor having a rectangular cross section is formed, and the cylindrical conductor is spirally arranged. This cavity 15 is formed throughout the coil and is continuous inside.

【0015】さらに、その中空の空洞15内には、何も
充填しないようにしても良いし、非導電材料16を充填
してもよい。充填する場合の具体的な材料としては、例
えば電気絶縁層と同一(アルミナ)のものを用いると製
造工程上好ましいが、電気絶縁層と異なる材料で構成し
ても良い。
Further, the hollow cavity 15 may be filled with nothing or a non-conductive material 16 may be filled. As a specific material for filling, for example, the same material (alumina) as the electric insulating layer is preferably used in the manufacturing process, but may be formed of a material different from the electric insulating layer.

【0016】また、本形態の導体パターンを製造するに
は、例えば、図5(a)に示すように、非導電材料(電
気絶縁体層)の上に、所定パターンのマスクを用いて導
体ペースト(銀ペースト)を印刷して、導体パターン
(コイル)を形成する。つまり、1回目にコイルの幅w
を有する所定の平面形状を有する第1導体パターン11
aを印刷し、2回目は第1導体パターン11aの上に重
なるように第2導体パターン11bを印刷する。このと
き、中心線上、つまり空洞15の部分には導電ペースト
(銀ペースト)を成膜しない。次に、3回目の印刷処理
では、空洞15部分に、アルミナ等の非導電材料16を
塗布する。その後、4回目の印刷処理では、第2導体パ
ターン11b及び非導電材料16を覆うようにして第3
導体パターン11cを成膜する。
In order to manufacture the conductor pattern of this embodiment, for example, as shown in FIG. 5A, a conductor paste is formed on a non-conductive material (electric insulator layer) using a mask of a predetermined pattern. (Silver paste) is printed to form a conductor pattern (coil). That is, the first time the width w of the coil
Conductor pattern 11 having a predetermined planar shape having
a, and the second time, the second conductor pattern 11b is printed so as to overlap the first conductor pattern 11a. At this time, no conductive paste (silver paste) is formed on the center line, that is, on the cavity 15. Next, in the third printing process, a non-conductive material 16 such as alumina is applied to the cavity 15. Then, in the fourth printing process, the third conductive pattern 11b and the third conductive
The conductive pattern 11c is formed.

【0017】このようにすると、第1〜第3導体パター
ン11a〜11cによって、断面がロ字状の筒状の導体
が形成される。また、非導電材料16に替えて、バイン
ダを充填すると、その後の焼成処理時にバインダが蒸発
し、空洞15内を空間にすることができる。
Thus, a cylindrical conductor having a rectangular cross section is formed by the first to third conductor patterns 11a to 11c. When the binder is filled in place of the non-conductive material 16, the binder evaporates at the time of the subsequent baking process, so that the interior of the cavity 15 can be made a space.

【0018】なお、図5(b)に示すように、空洞を設
けない従来のタイプの場合には、同一形状からなる第1
〜第3導体パターン3a〜3cを、3回に分けて積層す
ることになるので、本形態では、従来タイプに比べて印
刷工程数が1回増える程度ですむので、さほど問題がな
い。
As shown in FIG. 5B, in the case of a conventional type having no cavity, the first type having the same shape is used.
Since the third to third conductor patterns 3a to 3c are laminated three times, the number of printing steps is increased by one in the present embodiment as compared with the conventional type, so that there is not much problem.

【0019】次に、本発明の効果を実証するために、以
下に示すシミュレーションを行った。まず、積層インダ
クタンス素子の寸法形状としては、図6(a),(b)
に示すように、誘電体チップ10の幅をX,奥行きを
Y,高さをZとし、内蔵するコイル11の幅をw,厚さ
をtとした。そして、コイル11に空洞15を設ける場
合には、幅並びに厚さをそれぞれコイルの1/3にし
た。そして、具体的なチップサイズは、全ての素子で、
X=1000μm,Y=500μm,Z=500μmと
し、導体幅wは、60μmとした。
Next, in order to demonstrate the effect of the present invention, the following simulation was performed. First, as dimensions and shapes of the multilayer inductance element, FIGS.
As shown in FIG. 5, the width of the dielectric chip 10 is X, the depth is Y, the height is Z, the width of the built-in coil 11 is w, and the thickness is t. When the cavity 15 is provided in the coil 11, the width and the thickness are each set to 1/3 of the coil. And the specific chip size is
X = 1000 μm, Y = 500 μm, Z = 500 μm, and the conductor width w was 60 μm.

【0020】さらに、コイル11の誘電体チップ10の
外周囲からの各距離をa,b,c,dとした場合、それ
ぞれa=550μm,b=165μm,c=190μ
m,d=95μmとした。上記した各値は、各積層イン
ダクタンス素子で共通とする。そして、ターン数,コイ
ルを構成する導体の厚さt,上下の導体の間隔s,チッ
プ表面から導体までの距離eを、図7に示すように変更
した場合の各積層インダクタンス素子の周波数特性(イ
ンダクタンス値,Q値)を算出し、その結果を図8以降
に示す。
Further, assuming that the distances of the coil 11 from the outer periphery of the dielectric chip 10 are a, b, c, and d, respectively, a = 550 μm, b = 165 μm, and c = 190 μm
m, d = 95 μm. The above-mentioned values are common to each laminated inductance element. Then, when the number of turns, the thickness t of the conductor forming the coil, the distance s between the upper and lower conductors, and the distance e from the chip surface to the conductor are changed as shown in FIG. (Inductance value, Q value), and the results are shown in FIG.

【0021】すると、図8,図9に示すように、ターン
数の大小にかかわらず、空洞を設けたほうが、周波数の
変化に対するインダクタンス値の変動幅を小さくでき、
周波数特性が良好となる。また、図10,図11に示す
ように、ターン数の大小にかかわらず、空洞を設けたほ
うが、Q値が高くなることが確認できた。
Then, as shown in FIGS. 8 and 9, regardless of the number of turns, providing a cavity makes it possible to reduce the variation width of the inductance value with respect to a change in frequency.
The frequency characteristics are improved. Further, as shown in FIGS. 10 and 11, it was confirmed that the Q value was higher when the cavity was provided, regardless of the number of turns.

【0022】[0022]

【発明の効果】以上のように、本発明に係る積層インダ
クタンス素子では、内部に空洞を有する導体でコイルを
形成したため、周波数の増加に伴う電流分布の変動が少
なくなり、インダクタンス値が減少する領域におけるイ
ンダクタンス値の変動量を抑えることができてインダク
タンス値の周波数特性が良好となる。また、空洞を設け
たことにより、高周波数領域における交流抵抗成分が減
少するため、Q値も高くすることができる。
As described above, in the multilayer inductance element according to the present invention, since the coil is formed by the conductor having a cavity inside, the fluctuation of the current distribution with the increase in the frequency is reduced, and the inductance value is reduced. , The amount of change in the inductance value can be suppressed, and the frequency characteristic of the inductance value is improved. In addition, the provision of the cavity reduces the AC resistance component in the high frequency region, so that the Q value can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来例を示す図である。FIG. 1 is a diagram showing a conventional example.

【図2】従来例を示す図である。FIG. 2 is a diagram showing a conventional example.

【図3】本発明に係る積層インダクタンス素子の好適な
一実施の形態を示す斜視図である。
FIG. 3 is a perspective view showing a preferred embodiment of a multilayer inductance element according to the present invention.

【図4】本発明に係る積層インダクタンス素子の好適な
一実施の形態を示す断面図である。
FIG. 4 is a cross-sectional view showing a preferred embodiment of the multilayer inductance element according to the present invention.

【図5】コイルの製造プロセスを示す図である。FIG. 5 is a diagram showing a manufacturing process of the coil.

【図6】シミュレーションに用いた素子の寸法形状を説
明する図である。
FIG. 6 is a diagram illustrating dimensions and shapes of elements used in a simulation.

【図7】パラメータの具体的な値を示す図である。FIG. 7 is a diagram showing specific values of parameters.

【図8】周波数特性(インダクタンス値)の一例を示す
グラフである。
FIG. 8 is a graph showing an example of a frequency characteristic (inductance value).

【図9】周波数特性(インダクタンス値)の一例を示す
グラフである。
FIG. 9 is a graph showing an example of a frequency characteristic (inductance value).

【図10】周波数特性(Q値)の一例を示すグラフであ
る。
FIG. 10 is a graph showing an example of a frequency characteristic (Q value).

【図11】周波数特性(Q値)の一例を示すグラフであ
る。
FIG. 11 is a graph showing an example of a frequency characteristic (Q value).

【符号の説明】[Explanation of symbols]

10 誘電体チップ 10a 側面 11 コイル 11a〜11c 第1〜第3導体パターン 12 外部電極 13 引出電極 15 空洞 16 非導電材料 DESCRIPTION OF SYMBOLS 10 Dielectric chip 10a Side surface 11 Coil 11a-11c 1st-3rd conductor pattern 12 External electrode 13 Leader electrode 15 Cavity 16 Non-conductive material

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体パターンと電気絶縁体層を適宜の順
で積層することで、矩形状のチップの内部に前記導体パ
ターンが螺旋状に繋がったコイルを設けるように構成し
た積層インダクタンス素子において、 前記コイルの内部に空洞を設けたことを特徴とする積層
インダクタンス素子。
1. A laminated inductance element in which a conductor pattern and an electrical insulator layer are laminated in an appropriate order to provide a coil in which the conductor pattern is spirally connected inside a rectangular chip. A laminated inductance element, wherein a cavity is provided inside the coil.
【請求項2】 前記空洞は、前記コイルの螺旋に従って
連続していることを特徴とする請求項1に記載の積層イ
ンダクタンス素子。
2. The multilayer inductance element according to claim 1, wherein the cavity is continuous according to a spiral of the coil.
【請求項3】 前記空洞内に、非導電材料を充填したこ
とを特徴とする請求項1または2に記載の積層インダク
タンス素子。
3. The multilayer inductance element according to claim 1, wherein said cavity is filled with a non-conductive material.
【請求項4】 前記非導電材料は、前記電気絶縁体層の
構成材料と同一としたことを特徴とする請求項3に記載
の積層インダクタンス素子。
4. The multilayer inductance element according to claim 3, wherein the non-conductive material is the same as a constituent material of the electric insulator layer.
JP2000222645A 2000-07-24 2000-07-24 Laminated inductance element Withdrawn JP2002043129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000222645A JP2002043129A (en) 2000-07-24 2000-07-24 Laminated inductance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000222645A JP2002043129A (en) 2000-07-24 2000-07-24 Laminated inductance element

Publications (1)

Publication Number Publication Date
JP2002043129A true JP2002043129A (en) 2002-02-08

Family

ID=18716861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000222645A Withdrawn JP2002043129A (en) 2000-07-24 2000-07-24 Laminated inductance element

Country Status (1)

Country Link
JP (1) JP2002043129A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513348B1 (en) * 2004-03-31 2005-09-07 삼성전기주식회사 Chip component having air electrode pattern and the process
JP2007317892A (en) * 2006-05-25 2007-12-06 Fdk Corp Multilayered inductor
CN103632817A (en) * 2012-08-27 2014-03-12 Tdk株式会社 Laminated coil component
US20140184376A1 (en) * 2012-12-28 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Electronic component
JP2014150096A (en) * 2013-01-31 2014-08-21 Toko Inc Multilayer electronic component
US20170345558A1 (en) * 2016-05-31 2017-11-30 Taiyo Yuden Co., Ltd. Coil component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513348B1 (en) * 2004-03-31 2005-09-07 삼성전기주식회사 Chip component having air electrode pattern and the process
JP2007317892A (en) * 2006-05-25 2007-12-06 Fdk Corp Multilayered inductor
CN103632817A (en) * 2012-08-27 2014-03-12 Tdk株式会社 Laminated coil component
US20140184376A1 (en) * 2012-12-28 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Electronic component
US9208935B2 (en) * 2012-12-28 2015-12-08 Samsung Electro-Mechanics Co., Ltd. Electronic component
JP2014150096A (en) * 2013-01-31 2014-08-21 Toko Inc Multilayer electronic component
US20170345558A1 (en) * 2016-05-31 2017-11-30 Taiyo Yuden Co., Ltd. Coil component
US11024455B2 (en) * 2016-05-31 2021-06-01 Taiyo Yuden Co., Ltd. Coil component

Similar Documents

Publication Publication Date Title
JP3920294B2 (en) Printed circuit board incorporating three-dimensional spiral inductor and manufacturing method thereof
JP5482554B2 (en) Multilayer coil
US6590486B2 (en) Multilayer inductor
JP2001085230A (en) Inductor
GB2045540A (en) Electrical inductive device
KR20020077799A (en) Laminated inductor
JP2012064683A (en) Lamination coil
JPH1197244A (en) Laminated inductor
JP2002043129A (en) Laminated inductance element
JP2002093623A (en) Laminated inductor
JP2008091433A (en) Laminated electronic component and method of manufacturing the same
JP2001217126A (en) Laminated inductor
JPH11265823A (en) Laminated inductor and manufacture of the same
JP2005150137A (en) Common mode noise filter
JPH09129458A (en) Coil
JPH1197256A (en) Laminated chip inductor
JP3554775B2 (en) Laminated coil parts
JP2003217935A (en) Layered inductor array
JP2019075402A (en) Core for winding and manufacturing method thereof and electronic component with winding
JP2002203718A (en) Laminated common mode choke coil
JPH09148135A (en) Coil component
JPH038311A (en) Laminated transformer
JPH0729737A (en) Chip inductor
JP2001093734A (en) Stacked inductor and method for manufacturing thereof
JPH11251146A (en) Laminating inductor and manufacture thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002