JP2002025974A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2002025974A
JP2002025974A JP2000207607A JP2000207607A JP2002025974A JP 2002025974 A JP2002025974 A JP 2002025974A JP 2000207607 A JP2000207607 A JP 2000207607A JP 2000207607 A JP2000207607 A JP 2000207607A JP 2002025974 A JP2002025974 A JP 2002025974A
Authority
JP
Japan
Prior art keywords
titanium film
film
titanium
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000207607A
Other languages
Japanese (ja)
Inventor
Takahiko Hori
貴彦 堀
Yukio Takizawa
幸雄 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000207607A priority Critical patent/JP2002025974A/en
Publication of JP2002025974A publication Critical patent/JP2002025974A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a semiconductor device from deteriorating in manufacturing yield due to the fact that a large number of pinholes occur in a titanium film which is formed through a sputtering method so as to be used as a metal mask for manufacturing the semiconductor device. SOLUTION: A titanium film 1 is formed on a substrate which is kept at a temperature of 200 deg.C or above. The crystallinity of the titanium film 1 is changed from unidirectional to bidirectional orientation by heating, and the titanium film 1 is increased in crystal density and improved in barrier properties to anisotropic etchant such as KOH used for etching a semiconductor substrate 10. The deposit rate of particles that are generated in a sputtering device by heating and deposited on the titanium film 1 is increased, and pinholes 2 opening up due to the separation of the particles are decreased in number. The titanium film 1 is used as a masking material, by which a semiconductor device can be manufactured with a high yield.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法、特に、パターニングを行うためのマスク材をチタン
スパッタ膜などの金属膜で形成する半導体の製造方法に
関するものである。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor in which a mask material for patterning is formed of a metal film such as a titanium sputtered film.

【0002】[0002]

【従来の技術】従来より、半導体装置の製造工程におけ
るパターニングを行う際に一般的には有機系のフォトレ
ジストが用いられているが、これ以外に、シリコン基板
に異方性エッチングを施してテーパー状凹部を形成し、
これを半導体素子の一部として使用するようなデバイス
がある。例えば、半導体圧力センサ、特定のフォトダイ
オードアレー、レーザーダイオードやフォトトランジス
タを組み込んだデバイスなどである。
2. Description of the Related Art Conventionally, an organic photoresist is generally used for patterning in a semiconductor device manufacturing process. In addition, a silicon substrate is tapered by anisotropic etching. Forming a concave shape,
There are devices that use this as a part of a semiconductor element. For example, a semiconductor pressure sensor, a specific photodiode array, a device incorporating a laser diode or a phototransistor, or the like.

【0003】以上のデバイスの製造における異方性エッ
チング工程では、アルカリエッチ液を主として使用する
が、この場合は通常、エッチングマスクとして用いられ
ているフォトレジストの耐性がない。そこでこのような
エッチング液を使用する際のマスク材には、シリコン酸
化膜やシリコン窒化膜、そしてアルカリ耐性を持つチタ
ンなどの金属薄膜が用いられている。しかしながらシリ
コン酸化膜やシリコン窒化膜は、半導体装置の層間膜や
保護膜としてデバイスの一部として使われることが多
く、そのため同じ材料をマスク材としては使用し難い。
これに対してチタン膜は、上記に掲げたデバイスにおい
ては半導体装置の構成材として使われる頻度も低く、成
膜、エッチングが比較的簡単に行え、さらにマスク材、
特にアルカリ液に対するマスク材として広く使われてい
る。
[0003] In the anisotropic etching step in the manufacture of the above devices, an alkaline etchant is mainly used. In this case, however, the photoresist used as an etching mask usually has no resistance. Therefore, a silicon oxide film, a silicon nitride film, and a metal thin film such as titanium having alkali resistance are used as a mask material when using such an etching solution. However, a silicon oxide film or a silicon nitride film is often used as a part of a device as an interlayer film or a protective film of a semiconductor device, and therefore, it is difficult to use the same material as a mask material.
On the other hand, the titanium film is less frequently used as a component of a semiconductor device in the above-listed devices, and can be formed and etched relatively easily.
In particular, it is widely used as a mask material for alkaline liquids.

【0004】このチタン膜の形成には、電子ビーム蒸着
が用いられることが多いが、最近ではデバイス表面の段
差被覆性の改善や単位時間当たりのチタン膜形成工程の
処理枚数を増加させるためにスパッタ法が用いられるこ
とが多くなった。
In order to form the titanium film, electron beam evaporation is often used. However, recently, in order to improve the step coverage of the device surface and increase the number of processed titanium films per unit time, sputtering is performed. The law is increasingly used.

【0005】以下、従来のスパッタ法により成膜された
チタン膜の形成工程について説明する。ここで用いるス
パッタ法は、マグネトロンスパッタ方式やそれ以外の方
式でもよく、またターゲット形状も平板状ターゲットや
内面が円錐となったターゲットも使用可能である。
Hereinafter, a process for forming a titanium film formed by a conventional sputtering method will be described. The sputtering method used here may be a magnetron sputtering method or other methods, and a flat target or a target having a conical inner surface can also be used.

【0006】チタン膜の形成にあたっては、例えばRF
パワーは1kW、圧力は8mTorr、形成するチタン
膜の厚みは0.5μm、基板温度は25℃で製造し、シ
リコンウェーハの直径は125mmである。この条件
で、25枚のシリコンウェーハ上にチタン膜を形成した
ときに、1ウェーハあたりのピンホール数を測定し、図
5に示す。その結果、1ウェーハあたり平均で165ヶ
のピンホールが形成されていることがわかった。
In forming a titanium film, for example, RF
The power is 1 kW, the pressure is 8 mTorr, the thickness of the titanium film to be formed is 0.5 μm, the substrate temperature is 25 ° C., and the diameter of the silicon wafer is 125 mm. Under these conditions, when a titanium film was formed on 25 silicon wafers, the number of pinholes per wafer was measured and is shown in FIG. As a result, it was found that an average of 165 pinholes were formed per wafer.

【0007】次に、このスパッタ法により成膜されたチ
タン膜をマスク材として用い、アルカリエッチ液により
エッチングを行った場合について説明する。図1(a)
〜(d)は半導体装置の断面図であって、それぞれ、チ
タンスパッタ膜をマスク材として用いたシリコン基板の
従来のエッチング工程を示す。図1(a)〜(d)にお
いて、1はスパッタ法により成膜したチタン膜、2はチ
タン膜1に形成されたピンホール、3はフォトレジス
ト、4はチタン膜1の開口窓、5はチタン膜1のピンホ
ール2により形成されたエッチ穴、6はチタン膜1の開
口窓4により形成されたエッチ穴、10はシリコン基板
である。なお、図外にも半導体素子が形成されている領
域がある。
Next, a case where etching is performed with an alkaline etchant using a titanium film formed by the sputtering method as a mask material will be described. FIG. 1 (a)
(D) are cross-sectional views of the semiconductor device, each showing a conventional etching process of a silicon substrate using a titanium sputtered film as a mask material. 1A to 1D, reference numeral 1 denotes a titanium film formed by a sputtering method, 2 denotes a pinhole formed in the titanium film 1, 3 denotes a photoresist, 4 denotes an opening window of the titanium film 1, and 5 denotes a window. An etch hole formed by the pinhole 2 of the titanium film 1, an etch hole 6 formed by the opening window 4 of the titanium film 1, and a silicon substrate 10. In addition, there is a region where a semiconductor element is formed outside the drawing.

【0008】まず、図1(a)に示すように、まずシリ
コン基板10に、上述したスパッタ条件を用いて、スパ
ッタ法によりチタン膜1を形成する。この際、図5に示
すように、多くのチタン膜1には、意図せずにピンホー
ル2が形成されてしまう。次に、図1(b)に示すよう
に、フォトレジスト3をチタン膜1上に塗布した後、通
常のパターニングを行う。パターニングにはフッ酸溶液
を用い、このフォトレジストで形成されたパターンをチ
タン膜1に転写させ、その後レジストを除去し、図1
(c)に示すように開口窓4を形成する。最後に、図1
(d)に示すように、KOH溶液にてチタン膜3をマス
クとしてシリコン基板10を異方性エッチングし、シリ
コン基板10にエッチ穴6を形成する。このエッチング
はデバイスの種類によって異なるものであるが、数十μ
m〜数百μm程度である。
First, as shown in FIG. 1A, a titanium film 1 is first formed on a silicon substrate 10 by the sputtering method under the above-mentioned sputtering conditions. At this time, as shown in FIG. 5, many titanium films 1 are unintentionally formed with pinholes 2. Next, as shown in FIG. 1B, after applying a photoresist 3 on the titanium film 1, normal patterning is performed. Using a hydrofluoric acid solution for patterning, the pattern formed by the photoresist was transferred to the titanium film 1, and then the resist was removed.
An opening window 4 is formed as shown in FIG. Finally, FIG.
As shown in FIG. 1D, the silicon substrate 10 is anisotropically etched with a KOH solution using the titanium film 3 as a mask to form an etch hole 6 in the silicon substrate 10. This etching depends on the type of device,
m to several hundred μm.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、図1
(d)に明瞭に示されているように、KOHによる異方
性エッチングで、チタン膜1の開口窓4により形成され
たエッチ穴6だけでなく、同時にピンホール2によるエ
ッチ穴5も形成される。ピンホール2によるエッチ穴5
は意図的に形成したものではなく、半導体装置上の不要
な箇所、場合によっては他の半導体素子が形成されてい
る領域上にまでエッチ穴5を形成してしまい、この場合
は半導体デバイスそのものが動作しなくなる可能性があ
る。
However, FIG.
As clearly shown in (d), not only the etch hole 6 formed by the opening window 4 of the titanium film 1 but also the etch hole 5 by the pinhole 2 are formed by anisotropic etching using KOH. You. Etch hole 5 by pinhole 2
Is not intentionally formed, and an etch hole 5 is formed up to an unnecessary portion on the semiconductor device, and in some cases, a region where another semiconductor element is formed. In this case, the semiconductor device itself is not formed. It may not work.

【0010】以上のように従来のスパッタ法によるチタ
ン膜は、ピンホール2が多くてチタン膜1がマスク材と
して有効に機能しないので、これを用いた半導体装置の
製造歩留は充分ではなかった。
As described above, the titanium film formed by the conventional sputtering method has many pinholes 2 and the titanium film 1 does not function effectively as a mask material, so that the production yield of a semiconductor device using the same is not sufficient. .

【0011】本発明は上記従来の問題点を解決するもの
で、チタンスパッタ膜のピンホールの発生を抑制するこ
とのできる半導体装置の製造方法を提供することを目的
とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing generation of pinholes in a titanium sputtered film.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置の製造方法は、結晶性の半導体基
板の温度を200℃以上にし、この半導体基板上に、ス
パッタ法により金属膜を形成する工程と、金属膜を選択
的に除去してパターンを形成する工程と、金属膜をマス
クとして半導体基板をエッチングする工程とを含むもの
である。
According to a method for manufacturing a semiconductor device of the present invention, the temperature of a crystalline semiconductor substrate is set to 200 ° C. or higher, and a metal film is formed on the semiconductor substrate by sputtering. , Forming a pattern by selectively removing the metal film, and etching the semiconductor substrate using the metal film as a mask.

【0013】例えば、金属膜がチタンであり、半導体基
板をエッチングする工程においてKOHでエッチングす
るものである。本発明の工程の内、半導体基板の温度を
200℃以上にすることにより、スパッタチタン膜など
の金属膜は二方位配向で成長しかつ緻密な結晶が形成さ
れ、エッチングバリア性が高まる。かつパーティクルと
チタン粒子が反応して熔着するのでパーティクルの脱落
が抑制される。これらのことよりチタン膜のピンホール
の発生が抑制される。
For example, the metal film is made of titanium, and is etched with KOH in the step of etching the semiconductor substrate. By setting the temperature of the semiconductor substrate to 200 ° C. or higher in the process of the present invention, a metal film such as a sputtered titanium film grows in a two-directional orientation and a dense crystal is formed, thereby improving the etching barrier property. In addition, since the particles and the titanium particles react and fuse, the falling off of the particles is suppressed. For these reasons, the generation of pinholes in the titanium film is suppressed.

【0014】[0014]

【発明の実施の形態】本発明者らは、従来のスパッタ法
で形成されたチタン膜の微細構造について詳細に調べ
た。まず、スパッタ法以前に用いられてきた電子ビーム
蒸着によって形成されたチタン膜は、ほぼアモルファス
に近い結晶性を持つのに対して、スパッタ法で形成され
たチタン膜は、ほぼ一方位に配向して多結晶に成長し、
その1つの結晶粒については結晶性はよいが、その反
面、結晶粒の配列密度が低いことがわかった。そのた
め、結晶粒界などの部分がピンホールとなりやすく、K
OHのようなアルカリ液などのエッチャントを使用した
場合、膜を容易に通過する、すなわち、ウエットエッチ
ングに対するバリア性が低いと考えられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present inventors have examined in detail the fine structure of a titanium film formed by a conventional sputtering method. First, the titanium film formed by electron beam evaporation, which has been used before the sputtering method, has almost near-crystalline crystallinity, whereas the titanium film formed by the sputtering method is oriented almost unilaterally. Grow into polycrystalline
It was found that one crystal grain had good crystallinity, but on the other hand, the arrangement density of the crystal grains was low. Therefore, a portion such as a crystal grain boundary easily becomes a pinhole, and K
When an etchant such as an alkaline solution such as OH is used, it is considered that the film easily passes through the film, that is, the barrier property against wet etching is low.

【0015】またチタンの融点である1725℃まで温
度を上昇させてシリコン基板にチタンの蒸着を行う電子
ビーム蒸着においては、基板に到達した時のチタン粒子
の入射エネルギーはスパッタ法と比較して低く、粒子自
体の温度は低いのであるが、チタン源の蒸発による基板
への輻射温度は非常に高い。そのため、基板上に付着し
たパーティクルとチタン膜とが反応を生じ、成膜後エッ
チング等を行ってもこれらパーティクルはチタン膜から
脱落することは非常に少ない。
In electron beam evaporation in which titanium is deposited on a silicon substrate by increasing the temperature to 1725 ° C., which is the melting point of titanium, the incident energy of titanium particles when reaching the substrate is lower than that of the sputtering method. Although the temperature of the particles themselves is low, the radiation temperature to the substrate due to evaporation of the titanium source is very high. For this reason, the particles adhering to the substrate react with the titanium film, and even if etching or the like is performed after film formation, these particles rarely fall off the titanium film.

【0016】これに対し、スパッタ法においてはその原
理上、基板に入射するチタン粒子のエネルギーは電子ビ
ーム蒸着よりも大きく、粒子自体の温度は高いのである
が、これらの粒子はプラズマで生成されるので基板に対
する輻射温度はさほど上昇しない。そのため、パーティ
クルとチタン膜が基板上で反応して熔着することは少な
く、成膜後に、パーティクルが脱落する確率が高いこと
も明らかとなった。そしてこのパーティクルがチタン膜
表面から脱落した部分がピンホールとなり、ウエットエ
ッチのエッチャントを通過させてしまう。
On the other hand, in the sputtering method, in principle, the energy of titanium particles incident on the substrate is higher than that of electron beam evaporation and the temperature of the particles themselves is higher, but these particles are generated by plasma. Therefore, the radiation temperature to the substrate does not increase so much. Therefore, it is clear that the particles and the titanium film rarely react and fuse on the substrate, and the probability of the particles falling off after the film formation is high. Then, a portion where the particles fall off from the surface of the titanium film becomes a pinhole, and passes through an etchant of wet etching.

【0017】以上、これらチタン膜の結晶組織およびチ
タン膜とパーティクルの反応という点で、スパッタチタ
ン膜ではピンホールの発生が多くマスク材として有効に
機能しないことが明らかとなった。
As described above, it has been clarified that sputtered titanium films often generate pinholes and do not function effectively as a mask material in terms of the crystal structure of the titanium film and the reaction between the titanium film and particles.

【0018】本発明は、以上のような知見に基づき、以
下の様に半導体デバイスを製造する。すなわち、半導体
デバイスの製造工程は、断面形状からみれば図1に示し
た従来の工程順と変わりはないが、図1(b)の工程で
のチタン膜1を、図1の従来のスパッタ法で形成したの
と同じスパッタリング装置を用いた場合、RFパワーは
1kW、圧力は8mTorr、チタン膜の厚みは0.5
μmであるが、基板温度は従来とは異なって300℃と
する。このように、基板温度を上昇させてスパッタリン
グ形成することが本発明の特徴であり、基板加熱温度範
囲としては200℃〜400℃が適当である。このとき
もシリコンウェーハの直径は125mmである。
According to the present invention, based on the above findings, a semiconductor device is manufactured as follows. In other words, the manufacturing process of the semiconductor device is the same as the conventional process shown in FIG. 1 in view of the cross-sectional shape, but the titanium film 1 in the process of FIG. In the case where the same sputtering apparatus as that formed in the above was used, the RF power was 1 kW, the pressure was 8 mTorr, and the thickness of the titanium film was 0.5.
μm, but the substrate temperature is set to 300 ° C. different from the conventional one. As described above, it is a feature of the present invention that the substrate is formed by raising the substrate temperature by sputtering, and the substrate heating temperature range is suitably 200 ° C. to 400 ° C. At this time, the diameter of the silicon wafer is 125 mm.

【0019】その後、図1(c)にしめすようにチタン
膜1をエッチングして開口窓4のパターン形成し、さら
にこれをマスクとして図1(d)と同様に、(100)
結晶面を有するシリコン基板10をKOHを用いて異方
性エッチングし、逆台形状の凹部を形成する。
Thereafter, as shown in FIG. 1C, the titanium film 1 is etched to form a pattern of the opening window 4, and this is used as a mask in the same manner as in FIG.
Silicon substrate 10 having a crystal plane is anisotropically etched using KOH to form an inverted trapezoidal concave portion.

【0020】図2は、以上の方法によって25枚のシリ
コンウェーハ(シリコン基板10)上に異方性エッチン
グのマスクとなるチタン膜1を形成したときの、ウェー
ハあたりのピンホール数の変化を示したものである。こ
の結果を平均すると、チタン膜1に形成されたピンホー
ル数はウエーハあたり5個であり、従来の製造方法と比
較して大幅にピンホール数を減少させることができた。
これによりこのスパッタ形成チタン膜をマスク材として
用いた場合の、ピンホールによる不要な基板上のエッチ
穴の形成頻度が抑制できる。
FIG. 2 shows a change in the number of pinholes per wafer when a titanium film 1 serving as a mask for anisotropic etching is formed on 25 silicon wafers (silicon substrate 10) by the above method. It is a thing. When the results are averaged, the number of pinholes formed in the titanium film 1 is 5 per wafer, and the number of pinholes can be significantly reduced as compared with the conventional manufacturing method.
Thus, when this sputter-formed titanium film is used as a mask material, the frequency of unnecessary formation of etch holes on the substrate due to pinholes can be suppressed.

【0021】従来法と本発明のスパッタリング法によっ
て形成された形成されたチタン膜1の膜構造を調べた。
図3は、チタン膜1の結晶性の相違を示すX線回折によ
るスペクトル分析結果である。本発明のシリコン基板1
0を300℃加熱によるチタン膜形成により形成したチ
タン膜1の結晶配向は、従来の加熱無しの場合は(00
2)の単一配向が顕著だったのに対し、300℃の加熱
により(002)と(101)の二方位の配向が顕著と
なっていることがわかる。
The film structure of the titanium film 1 formed by the conventional method and the sputtering method of the present invention was examined.
FIG. 3 is a spectrum analysis result by X-ray diffraction showing a difference in crystallinity of the titanium film 1. Silicon substrate 1 of the present invention
The crystal orientation of the titanium film 1 formed by forming a titanium film by heating 300 ° C. to 300 ° C. is (00)
It can be seen that the single orientation of 2) was remarkable, whereas the orientation in two directions (002) and (101) became remarkable by heating at 300 ° C.

【0022】このことから、従来の形成方法による膜
は、一方向に下地から上方へ柱状に結晶が成長するため
に膜表面から底面までに達するほぼ直線の微細な結晶粒
間隙間が有り、ここをエッチング液が通りやすいピンホ
ールになっていたと考えられる。
From the above, the film formed by the conventional forming method has a substantially linear fine crystal grain gap reaching from the film surface to the bottom surface because the crystal grows columnar upward from the base in one direction. It is considered that a pinhole was formed, through which the etching solution could easily pass.

【0023】これに対して、本発明の形成方法によるチ
タン膜1では、結晶成長方向が少なくとも2種類有るた
めに直線状の結晶粒間隙間はできにくく、このことがピ
ンホールの減少現象となって現れていると考えられる。
これによりエッチャントに対するバリア性が優れている
と考えられる。
On the other hand, in the titanium film 1 formed by the method of the present invention, since there are at least two types of crystal growth directions, it is difficult to form a linear gap between crystal grains, which is a phenomenon of reducing pinholes. It is thought that it appears.
Thereby, it is considered that the barrier property against the etchant is excellent.

【0024】また、シリコン基板10の加熱温度が室温
よりも高い場合であっても200℃よりも低い場合に
は、従来と同様に(002)の単一配向が顕著であり、
ピンホールの減少を確認できなかった。
When the heating temperature of the silicon substrate 10 is higher than room temperature but lower than 200 ° C., the single orientation of (002) is remarkable as in the prior art.
No decrease in pinholes could be confirmed.

【0025】また、シリコン基板10の加熱温度は、設
備上の制約により400℃までの範囲内でピンホールの
減少を確認したが、加熱温度が400℃近傍の場合でも
支障を生じないため、400℃以上に加熱した場合で
も、従来と比較するとピンホールを減少できると考えら
れる。
Although the pinholes were found to decrease in the heating temperature of the silicon substrate 10 up to 400 ° C. due to facility restrictions, even if the heating temperature is around 400 ° C., no problem occurs. It is considered that the pinholes can be reduced even when the heating is performed at a temperature of not less than C.

【0026】次に、チタン膜1の形成を従来の方法と本
発明による方法とで行い、異物検査装置によってチタン
膜の表面を観察した結果を図4に示す。基板上のパーテ
ィクルの残存率は本発明の基板を加熱するスパッタ法を
適用することにより、従来に比べて20.9%増加しし
ていることがわかる。したがって異物がチタン膜1から
脱落することが少なくなり、その後にできるピンホール
の形成が抑制される。
Next, FIG. 4 shows the result of observing the surface of the titanium film 1 by a foreign matter inspection apparatus by forming the titanium film 1 by the conventional method and the method according to the present invention. It can be seen that the residual ratio of particles on the substrate is increased by 20.9% as compared with the conventional one by applying the sputtering method of heating the substrate of the present invention. Therefore, foreign substances are less likely to fall off the titanium film 1, and the formation of pinholes that are formed thereafter is suppressed.

【0027】以上のように本発明の方法によれば、基板
温度を高くしてチタン膜1の結晶組織自体をかえること
でチタン膜1へのパーティクル付着力を高めることがで
き、特にKOHなどを用いるウエットエッチに対するピ
ンホールを減少させることができる。
As described above, according to the method of the present invention, the adhesion of particles to the titanium film 1 can be increased by changing the crystal structure itself of the titanium film 1 by increasing the substrate temperature. Pinholes for the wet etch used can be reduced.

【0028】なお、本実施の形態においては基板として
シリコン基板10、エッチャントにKOHの例をあげた
が、化合物半導体などの他の基板、他のエッチング液や
ドライエッチ等他のエッチング方法の場合でも同様であ
る。また、エッチングマスクとしてチタン膜1以外の金
属膜も使用可能である。
In this embodiment, the silicon substrate 10 is used as a substrate and KOH is used as an etchant. However, other substrates such as a compound semiconductor, another etching solution, and another etching method such as dry etching may be used. The same is true. Further, a metal film other than the titanium film 1 can be used as an etching mask.

【0029】[0029]

【発明の効果】以上のように本発明によれば、半導体装
置製造工程においてマスク材としてチタンの様な金属膜
を使用する場合に、結晶性の半導体基板の温度を200
℃以上にしてから、この半導体基板上にスパッタ法によ
り金属膜を形成することで、そのスパッタ膜にピンホー
ルが発生することを抑制することが可能となり、歩留ま
り向上に寄与するものである。
As described above, according to the present invention, when a metal film such as titanium is used as a mask material in a semiconductor device manufacturing process, the temperature of the crystalline semiconductor substrate is set to 200.
By forming a metal film on the semiconductor substrate by a sputtering method after the temperature is raised to not less than ° C., it is possible to suppress the occurrence of pinholes in the sputtered film, thereby contributing to an improvement in yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)はそれぞれチタン膜を用いた半
導体デバイスの製造工程を示す工程断面図
FIGS. 1A to 1D are process cross-sectional views each showing a manufacturing process of a semiconductor device using a titanium film.

【図2】本発明の実施の形態におけるチタン膜のウェー
ハあたりのピンホール数を示す図
FIG. 2 is a diagram showing the number of pinholes per wafer of a titanium film in the embodiment of the present invention.

【図3】同実施の形態におけるチタン膜結晶性のX線分
析スペクトルを示す図
FIG. 3 is a view showing an X-ray analysis spectrum of titanium film crystallinity in the same embodiment.

【図4】それぞれチタン膜上のパーティクル残存率を示
す図
FIG. 4 is a diagram showing a particle residual ratio on a titanium film.

【図5】従来のチタン膜形成法によるウェーハあたりの
ピンホール数を示す図
FIG. 5 is a diagram showing the number of pinholes per wafer by a conventional titanium film forming method.

【符号の説明】[Explanation of symbols]

1 チタン膜(金属膜) 2 ピンホール 3 フォトレジスト 4 開口窓 5 ピンホールにより形成されたエッチ穴 6 凹部 10 シリコン基板(半導体基板) Reference Signs List 1 titanium film (metal film) 2 pinhole 3 photoresist 4 opening window 5 etch hole formed by pinhole 6 recess 10 silicon substrate (semiconductor substrate)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA06 AA24 BA17 BD01 CA05 EA08 GA00 4M104 AA01 BB14 DD21 DD37 DD71 4M112 AA01 DA04 DA09 EA02 EA11 5F043 AA02 BB01 CC05 GG10 5F103 AA08 DD28 HH03 NN01 PP06 PP08 RR02 RR04 RR10  ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 4K029 AA06 AA24 BA17 BD01 CA05 EA08 GA00 4M104 AA01 BB14 DD21 DD37 DD71 4M112 AA01 DA04 DA09 EA02 EA11 5F043 AA02 BB01 CC05 GG10 5F103 AA08 DD28 HH03 NN01 PP06 PP06

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 結晶性の半導体基板の温度を200℃以
上にし、この半導体基板上に、スパッタ法により金属膜
を形成する工程と、前記金属膜を選択的に除去してパタ
ーンを形成する工程と、前記金属膜をマスクとして前記
半導体基板をエッチングする工程とを含むことを特徴と
する、半導体装置の製造方法。
A step of forming a metal film on the semiconductor substrate by sputtering at a temperature of 200 ° C. or higher, and a step of forming a pattern by selectively removing the metal film on the semiconductor substrate. And a step of etching the semiconductor substrate using the metal film as a mask.
【請求項2】 金属膜がチタンであり、半導体基板をエ
ッチングする工程においてKOHでエッチングすること
を特徴とする、請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the metal film is titanium, and the semiconductor substrate is etched with KOH in the step of etching.
【請求項3】 半導体基板をエッチングする工程におい
て、前記半導体基板を異方性エッチングすることを特徴
とする、請求項1または2記載の半導体装置の製造方
法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein in the step of etching the semiconductor substrate, the semiconductor substrate is anisotropically etched.
JP2000207607A 2000-07-10 2000-07-10 Method of manufacturing semiconductor device Withdrawn JP2002025974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000207607A JP2002025974A (en) 2000-07-10 2000-07-10 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000207607A JP2002025974A (en) 2000-07-10 2000-07-10 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2002025974A true JP2002025974A (en) 2002-01-25

Family

ID=18704346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000207607A Withdrawn JP2002025974A (en) 2000-07-10 2000-07-10 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2002025974A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103091692A (en) * 2013-01-10 2013-05-08 同济大学 Impedance type nickel film heatmeter based on laser etching method and manufacturing method thereof
EP1623918B2 (en) 2004-08-04 2018-02-14 SRAM Deutschland GmbH Adjusting device for gear change
JP2018117081A (en) * 2017-01-20 2018-07-26 豊田合成株式会社 Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1623918B2 (en) 2004-08-04 2018-02-14 SRAM Deutschland GmbH Adjusting device for gear change
CN103091692A (en) * 2013-01-10 2013-05-08 同济大学 Impedance type nickel film heatmeter based on laser etching method and manufacturing method thereof
CN103091692B (en) * 2013-01-10 2015-08-19 同济大学 Based on the impedance type nickel film calorimeter and preparation method thereof of laser etching method
JP2018117081A (en) * 2017-01-20 2018-07-26 豊田合成株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US6890447B2 (en) Method of forming noble metal thin film pattern
JP2767373B2 (en) Silicon field emission emitter and method of manufacturing the same
US9231185B2 (en) Method for manufacturing a piezoelectric film wafer, piezoelectric film element, and piezoelectric film device
US9076658B1 (en) High precision metal thin film liftoff technique
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US4390394A (en) Method of structuring with metal oxide masks by reactive ion-beam etching
US6251796B1 (en) Method for fabrication of ceramic tantalum nitride and improved structures based thereon
Hou et al. Characterization of Sputtered Nano-Au Layer Deposition on Silicon Wafer
US20170287727A1 (en) Metal hard mask and method of manufacturing same
JPS6289333A (en) Improved rie plasma etching for forming ohmic contact between metal and semiconductor
US5702564A (en) Method of etching conductive lines without undercutting
JP2002025974A (en) Method of manufacturing semiconductor device
US11060182B2 (en) Method of forming metal layer, semiconductor device and method of fabricating same
KR100220933B1 (en) Forming method for metal wiring of semiconductor device
JP3191896B2 (en) Method for manufacturing semiconductor device
US6406637B1 (en) Thin film-planar structure and method for producing the same
JPH07107826B2 (en) Patterning method
US6699792B1 (en) Polymer spacers for creating small geometry space and method of manufacture thereof
US6475915B1 (en) Ono etch using CL2/HE chemistry
Brown et al. High precision metal thin film liftoff technique
JP5042456B2 (en) Manufacturing method of stencil mask
JP3591529B2 (en) Method of forming noble metal thin film pattern
JPS6237530B2 (en)
JP2005033075A (en) Manufacturing method of electronic device
JP2012059909A (en) Processing method of piezoelectric thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090213