JP2002024315A

JP2002024315A - シミュレーションによって送信元同期リンク機能設計を検証するためのプログラマブル遅延要素

Info

Publication number: JP2002024315A
Application number: JP2001124299A
Authority: JP
Inventors: Darren S Jue; ダレン・エス・ジュー; Ashish Gupta; アシシュ・ガプタ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2000-04-28
Filing date: 2001-04-23
Publication date: 2002-01-25
Also published as: US6611936B2; EP1150224A2; US20030106005A1; EP1150224A3

Abstract

(57)【要約】【課題】全許容範囲にわたる送信元同期リンクにおける遅
延及び複数の組み合わせにおける遅延に対するチッフ゜の応
答を検証する効率的な手段の提供。【解決手段】テスト中における送信元同期リンクの入力からの
伝搬遅延に対するシステム(10)の応答の機能設計を検証する
ための方法及び装置が開示される。システムは、送信元(12)
からテ゛ータスライス(18)を受信して、テ゛ータスライスにランタ゛ム遅延又
は既知の遅延を施し(14)、遅延したテ゛ータスライスを被試験チ
ップ(16)に送信することにより、伝搬遅延をエミュレートす
る。一実施態様では、様々な遅延値を有する複数のテ゛ータ
スライス(18)を用いて遅延の組み合わせをテストできる。フ゜ロク゛
ラマフ゛ル遅延要素(14)を用いて伝搬遅延がエミュレートされる。
これは、テ゛ータスライス(18)を複数のテ゛ータハ゛ス(24)で受信し
て、各テ゛ータハ゛ス(24)のテ゛ータスライス(18)に異なる遅延を適用
し、遅延したテ゛ータスライス(18)を入力としてマルチフ゜レクサ(20)へ
送信することによって、ハート゛ウェア記述レヘ゛ルで実施でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、コンピュ
ータアーキテクチャに関し、とりわけ、それに制限する
わけではないが、全許容範囲にわたる遅延をエミュレー
トすることによって、入力伝搬遅延に対する模擬集積回
路チップの応答をテストするための方法及び装置に関す
る。

【０００２】

【従来の技術】回路の構成要素またはコンポーネント
は、リンクによって電気的に相互接続される。例えば、
回路基板上において、集積回路（ＩＣ）チップは、リン
クまたはケーブルを用いて接続することが可能である。
データは、データスライスまたはバンドルの状態で、デ
ータストローブと共にチップに送ることが可能である。
データストローブは、随伴するデータが有効であること
を示すために用いられる。受信側は、ストローブを見つ
けるとすぐに、データをラッチする。これらのリンクの
長さによって、データ転送に伝搬遅延が生じる可能性が
あり、このためデータを受信するチップに潜在的な問題
が生じることになる。これは、とりわけ、プロトコルに
よって、信号の位相が同期境界を越えることが許される
同期リンクに伴う問題である。

【０００３】チップは、ある特定の許容範囲内における
リンク遅延を認識し、それに対して適正に応答するよう
に設計されることが可能である。チップによって、遅延
を生じる送信元同期リンクからのデータが適正に処理さ
れることを保証するため、これらの遅延に対するチップ
の応答をテストすることが望ましい。このテストプロセ
スにおいて、テストを受ける模擬チップは、特定用途向
け集積回路（ＡＳＩＣ）とも呼ばれる。ＡＳＩＣは、レ
ジスタトランスファレベル（ＲＴＬ）とも呼ばれる、ハ
ードウェア記述レベルでシミュレートされる。とりわ
け、効率的な態様で、遅延の全許容範囲にわたって送信
元同期リンク遅延に対するＡＳＩＣの応答を検証するこ
とが望ましい。スキューを有するリンク、すなわち複数
のデータスライスを有するリンクについては、より多く
の遅延／スライス組み合わせをテストしなければならな
い。これは、模擬チップの機能設計を検証するために実
施される。

【０００４】あいにく、全許容範囲にわたるリンク遅延
に対するチップの応答、または複数のデータスライスに
ついて効率的にテストするための手段は存在しない。既
存のテスト方法は、ハードウェア記述レベル（ＲＴＬ）
で静的に定義された移送遅延に依存する。これらの方法
は、遅延値を変更し、再コンパイルし、およびシステム
を走らせることを繰り返して、さまざまな遅延長を実行
する必要があるので、効率がよくない。このため、ＣＰ
Ｕ時間、ディスクスペース、及びユーザ時間が不必要に
消費されることになる。

【０００５】

【発明が解決しようとする課題】全許容範囲にわたる送
信元同期リンクにおける遅延及び複数の組み合わせにお
ける遅延に対するチップの応答を検証する効率的な手段
が必要とされている。

【０００６】

【課題を解決するための手段】テスト中における送信元
同期リンクの入力からの伝搬遅延に対するシステムの応
答の機能設計を検証するための方法及び装置が開示され
る。システムは、送信元からデータスライスを受信し
て、データスライスにランダム遅延または既知の遅延を
施し、遅延したデータスライスを被試験チップに送信す
ることによって、伝搬遅延をエミュレートする。一実施
態様では、さまざまな遅延値を有する複数のデータスラ
イスを用いて、遅延の組み合わせをテストすることが可
能である。

【０００７】プログラマブル遅延要素を用いて、伝搬遅
延がエミュレートされる。これは、データスライスを複
数のデータバスで受信して、各データバスのデータスラ
イスに異なる遅延を適用し、遅延したデータスライスを
入力としてマルチプレクサへ送信することによって、ハ
ードウェア記述レベルで実施することが可能である。マ
ルチプレクサは、どの遅延量をテストすべきかを決定す
るセレクタ入力を備えることが可能である。複数のデー
タスライスを組み合わせてテストするため、複数のマル
チプレクサを利用することが可能である。

【０００８】もう１つの実施態様では、より高レベルの
プログラミング言語を用いて、多次元アレイを生成する
ことによって、遅延をエミュレートすることが可能であ
る。ある次元において、アレイは、さまざまなデータス
ライスを受信し、別の次元において、さまざまな遅延値
を割り当てる。従って、多次元アレイは、同時に複数の
データスライスを受信する。各遅延値は、データスライ
スに割り当てられた遅延に従って、異なるアレイ位置に
格納される。出力エントリが、被試験チップに送られ
る。各クロックサイクル毎に、アレイのエントリを出力
エントリに対してシフトさせることもできるし、あるい
はポインタを利用して、各クロックサイクル毎に、異な
る出力エントリを指定することも可能である。

【０００９】

【発明の実施の形態】本方法では、複数の遅延値を個別
に及び組み合わせてエミュレートすることによって、送
信元同期リンクからのデータスライスの処理に関してチ
ップの機能設計を検証する。プログラマブル遅延要素
が、ＲＴＬＡＳＩＣの入力においてＲＴＬまたはＣ言
語に組み込まれる。そうすることによって、テストを受
けるＡＳＩＣは、遅延を被ることになる。ＲＴＬＡＳ
ＩＣは、理想のエッジを駆動するので、テスト環境は、
アライメントのとれたデータだけを受信する。システム
は、双方向リンクをテストするために、各方向に遅延要
素を利用して実施することが可能である。双方向テスト
の場合、各遅延要素の入力は、もう一方の遅延要素の出
力に接続される。遅延要素は、それぞれの送信元によっ
て制御される、独立したドライブイネーブルを有する。

【００１０】図１には、チップをテストするため、リン
クの伝搬遅延をエミュレートするシステム１０の略ブロ
ック図が示されている。システム１０には、データ及び
データストローブを、テストを受けるＡＳＩＣ１６に送
信するデータ送信元（データソース）１２が含まれてい
る。データ送信元１２は、もう１つのＡＳＩＣまたは他
のシステムツールとすることが可能である。データ及び
データストローブは、リンクにおける伝搬遅延をエミュ
レートするプログラマブル遅延要素１４を通過する。プ
ログラマブル遅延要素１４は、送信元１２からデータ／
ストローブ対を受信し、指定数のサイクルにわたってデ
ータ／ストローブ対を遅延させ、その後データ／ストロ
ーブ対をＡＳＩＣ１６に送信する。

【００１１】図２は、ＡＳＩＣ１６の左側及び右側に２
つの入力ポート及び２つの出力ポートを備えるＡＳＩＣ
１６をテストするためのシステム１０に関するより詳細
なブロック図である。システム１０は、複数のデータス
ライス１８をプログラマブル遅延要素１４に送る送信元
１２を有する。プログラマブル遅延要素１４は、ＡＳＩ
Ｃ１６にデータスライス１８を送る前に、サイクル数を
変更することにより、データスライス１８を遅延させ
る。図２に示す実施態様の場合、ＡＳＩＣ１６は、送信
元１２に応答信号を送り返す。図２に示すように、ＡＳ
ＩＣ１６は、左側及び右側の２つの入力ポートでテスト
されている。この構成の場合、第２のプログラマブル遅
延要素１４’を用いた、第２の送信元１２’が示されて
いる。右側ポートに施されるテストに応答して、ＡＳＩ
Ｃ１６は、第２の送信元１２’に応答信号を送り返す。

【００１２】図３には、２つのＡＳＩＣ１６、１６’が
テストを受ける、システムのもう１つの構成が示されて
いる。各ＡＳＩＣ１６、１６’は、２つの入力ポートで
テストされる。独立したプログラマブル遅延要素１４、
１４’、１４”、１４”’は、リンクのそれぞれにおけ
る伝搬遅延をエミュレートするために用いられる。第１
のＡＳＩＣ１６からの出力応答信号は、入力として第２
のＡＳＩＣ１６’に送られ、データの送信元がもう１つ
のＡＳＩＣ１６であることが示される。

【００１３】図４には、リンクの伝搬遅延をエミュレー
トするために用いられる方法のフローチャートが示され
ている。データスライス１８が、プログラマブル遅延要
素１４によって受信される（１００）。ランダム遅延値
または所定の遅延値が、データスライス１８に割り当て
られる（１１０）。プログラマブル遅延要素は、伝搬遅
延をエミュレートし（１２０）、そして遅延したデータ
スライスをＡＳＩＣ１６に送信する（１３０）。

【００１４】図５には、プログラマブル遅延要素１４の
一実施例に用いることが可能なハードウェアが例示され
ている。この構成の場合、プログラマブル遅延要素１４
は、ハードウェア記述言語の移送遅延を利用して実施さ
れる。この実施例には、バス２４に沿ってデータスライ
スを送信する送信元１２が示されている。バス２４は、
複数のバスに分割され、複数のバスのそれぞれは、図５
に示す実施態様における０サイクルから６サイクルにわ
たる、異なるサイクル数だけデータスライスを遅延させ
る。記号「＃」は、規定のサイクル数の遅延を行う遅延
要素を表している。これらの遅延したデータスライス
は、さらに、マルチプレクサ２０へ入力される。マルチ
プレクサ２０の出力は、ＡＳＩＣ１６へ入力される１つ
の遅延したデータスライスである。マルチプレクサ２０
のセレクタ２２は、どの入力データスライスを出力する
かを制御し、従ってＡＳＩＣ１６に送られるデータスラ
イスの遅延量を制御する。この実施態様の場合、ユーザ
は、複数のマルチプレクサ２０を用いることによって複
数のデータスライス１８の組み合わせをテストすること
が可能である。

【００１５】図６は、ハードウェア記述言語によって実
施される方法のフローチャートである。データスライス
１８は、送信元１２からバス２４で受信される（２０
０）。バス２４は、いくつかの独立したバスに分割され
る（２１０）。移送遅延が、独立した各データバスによ
って伝送されるデータスライス１８に適用される（２２
０）。これらの遅延したデータスライスは、次に、マル
チプレクサ２０へ入力される（２３０）。所望の遅延
が、マルチプレクサ２０のセレクタ２２によって選択さ
れ（２４０）、この結果、マルチプレクサ２０から所望
の遅延が施されたデータスライスが出力される。次に、
この出力はＡＳＩＣに送信される（２５０）。

【００１６】図７Ａ〜図７Ｇには、Ｃプログラミング言
語のようなより高レベルのソフトウェア設計を利用した
もう１つの実施態様が示されている。プログラマブル遅
延要素のこの実施例では、データスライス１８を記憶す
るアレイ３０が生成される。データスライス１８は、ア
レイ３０へ入力される際、そのアレイ３０における位置
に従って異なる遅延値３２が割り当てられる。図７Ａに
は、２次元の７×４エントリのアレイ３０が示されてい
る。多次元アレイ３０によって、プログラマブル遅延要
素は、所望の組み合わせで複数のデータスライス１８を
処理することが可能になる。垂直軸は、アレイに対する
異なるデータ入力１８を表し、水平軸は、異なる遅延値
３２を表している。図７Ａに示す例における水平位置で
は、右から左へ移動するにつれて遅延値３２が増大す
る。すなわち、最も右側の「０」列のデータスライス１
８には、遅延が付加されないが、最も左側の「６」列に
入力されるデータスライス１８には、６サイクルの遅延
が施される。図７Ａに示すｘは、アレイの初期値を表し
ている。太線間の垂直セクションは、遅延要素の現在出
力３４を表している。

【００１７】図７Ｂには、図７Ａによって示された状態
の１サイクル後のアレイ３０が示されている。４つのデ
ータスライスＡ０、Ｂ０、Ｃ０、Ｄ０が、アレイ３０へ
同時に入力される。これらのデータスライス１８は、そ
れぞれの所定の行内における異なる遅延値３２を表すさ
まざまな水平方向位置に入力される。一例として、アレ
イ３０は、「pipe」と命名することが可能であり、特定
アレイ位置の規定が、pipe［decay］［slice］によって
示されることになる。データスライス１８は、例えば、
７つの水平スペースを備えたアレイ３０の場合、８番目
のデータスライスが１番目のデータスライスに上書きさ
れ、９番目のデータスライスが２番目のデータスライス
に上書きされ．．．といったように、先入れ先出し（Ｆ
ＩＦＯ）式にアレイ３０へ入力される。

【００１８】図７Ｃには、後続のクロックサイクルにお
けるアレイ３０が示されており、データスライスＡ１、
Ｂ１、Ｃ１、Ｄ１が、アレイ３０のオープンスペースに
挿入されている。新しいデータスライス１８のこの追加
は、図７Ｄ及び図７Ｅに示すように、各サイクル中に、
各スライス毎に続行される。図７Ｆには、１０番目のサ
イクル中におけるアレイのエントリが示されている。

【００１９】また、各サイクル中に、出力スライスが、
プログラマブル遅延要素１４からＡＳＩＣ１６に送られ
る。図７Ａ〜図７Ｆのシステムによって示されるよう
に、出力スライスには、さまざまな遅延３２を施された
データスライス１８の組み合わせを含むことが可能であ
る。これは、アレイ３０の初めから終わりまでデータを
水平方向にシフトさせ、最も右側のエントリを読み出す
ことによって実施可能であるが、この方法は示されな
い。代替として、出力方法は、図７Ａ〜図７Ｆに示すよ
うにパイプポインタ３６を用いて実施することも可能で
ある。データスライス１８がアレイ３０へ入力された
後、パイプポインタ３６は、後続のクロックサイクルで
左にシフトする。出力スライス３４は、順次クロックサ
イクルにおける出力スライス３４を示す図７Ａ〜図７Ｆ
において太線で示されているように、０のパイプポイン
タ３６を追跡する。図７Ｇは、図７Ａ〜図７Ｆに表され
た１０個の順次クロックサイクルに関する出力スライス
３４を示す表である。

【００２０】この方法は、下記の擬似コードによって説
明することも可能である。 unsigned int^*pipe［ＭＡＸ＿ＣＸＲ＿ＤＥＬＡＹ］；／／Pointer to time sli ce arrays of pipe＿reg . （pipe＿regの時間スライスアレイに対するポインタ。） unsigned int^*output＿slice；／／Pointer to current output time slice array .（現在の出力時間スライスアレイに対するポインタ。） unsigned int^*input＿slice；／／Pointer to input slice .（入力スライスに対するポインタ。） unsigned int pipe＿reg［ＭＡＸ＿ＣＸＲ＿ＤＥＬＡＹ］［ＮＵＭ＿ＤＡＴＡ＿ＳＬＩＣＥＳ］；／／Data storage element（データ記憶素子） int delay［ＮＵＭ＿ＤＡＴＡ＿ＳＬＩＣＥＳ］；／／Delay values for each data slice .（各データスライスの遅延値。） void cxr＿delay：：clock（）｛ int i； unsigned int^*temp；／／The next several lines of code shift the pointer to each time slice in a circular fashion .（コードの次の数行が、循環式にポインタを各時間スライスにシフトする。） temp＝pipe［０］； for（i＝０；i＜max＿delay；i＋＋）｛／／Shift pointers（ポンインタをシフトする） pipe［i］＝pipe［i＋１］｝ pipe［max＿delay］＝temp；／／Data from the input pointer is placed into the pipe based on its del ay . If a data slice has delay N , it will appear time pipe [０](the out put pointer)in N clock cycles .（その遅延に基づいて、入力ポインタからのデータがパイプに配置される。データスライスが、遅延Ｎを施されている場合、Ｎクロックサイクルにおいてtime pipe［０］（出力ポインタ）として現れることになる。） for（i＝０；i＜ＮＵＭ＿ＤＡＴＡ＿ＳＬＩＣＥＳ；i＋＋）｛ pipe［delay［i］］［i］＝input＿slice［i］；｝／／Update pointer to current data driven from delay element .（ポインタを遅延要素から駆動される現在データに更新する。） output＿slice＝pipe［０］；｝

【００２１】プログラマブル遅延要素を用いることによ
って、実行時に、入力から環境までの遅延値を決定し、
設定することが可能になる。これによって、再コンパイ
ルの必要がないので、既存の方法よりも効率がよくな
る。擬似乱数発生器を用いて、全許容範囲にわたる遅延
値を生成することによって、有効範囲がより広くなる。

【００２２】本発明について、そのいくつかの実施態様
に関連して詳述してきたが、変更が可能である。本発明
は、その本質的な思想または属性から逸脱することな
く、他の特定の形態で実施することが可能である。本明
細書に記載の実施態様は、すべての点で、制限的なもの
ではなく、例証としてみなされ、本発明の範囲を判定す
るために特許請求の範囲を参照するのが望ましい。

【００２３】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。１．リンクからデータを受信する、模擬チップ（16）の
機能設計を検証するための方法であって、プログラマブ
ル遅延要素において、送信元（12）からデータスライス
（18）を受信するステップと、前記データスライス（1
8）の送信を遅延させるために前記プログラマブル遅延
要素（14）を用いて、リンク遅延をエミュレートするス
テップと、遅延したデータスライス（18）を、テストを
受ける前記模擬チップ（16）に送信するステップとを含
む、方法。２．前記プログラマブル遅延要素（14）は、異なる遅延
量を有する複数のデータスライス（18）を受信すること
が可能なマルチプレクサ（20）を含み、そのマルチプレ
クサ（20）が、所望のリンク遅延を選択するためのセレ
クタ入力（22）を備える、上記１に記載の方法。３．前記エミュレートするステップが、前記受信したデ
ータスライス（18）に遅延値を割り当てるステップと、
前記受信したデータスライス（18）をその割り当てられ
た遅延値によって決まるアレイ（30）内の位置に格納す
るステップであって、そのアレイ（30）が、種々の割り
当てられた遅延値を有する複数の別個に受信したデータ
スライス（18）を保持することが可能である、ステップ
と、前記遅延値の持続時間にわたって待機するステップ
とを含む、上記１または２に記載の方法。４．前記エミュレートするステップが、各進みクロック
サイクルによって、前記受信したデータスライス（18）
をアレイ（30）の初めから終わりまで進めるステップを
さらに含み、前記データスライス（18）が、前記アレイ
（30）の出力エントリに到達する場合、テストを受ける
前記模擬チップ（16）に送られる、前記３に記載の方
法。５．前記エミュレートするステップが、ポインタ（36）
を利用して、各クロックサイクルにおける、前記アレイ
（30）の状態を追跡するステップと、各クロックサイク
ル毎に、前記ポインタ（36）を進めるステップと、前記
ポインタ（36）の位置に基づいて、アレイ（30）のエン
トリに前記データスライス（18）を書き込むステップと
を含み、前記データスライス（18）が、前記ポインタ
（36）の前記位置によって決まる出力エントリ（34）に
ある場合、テストを受ける前記模擬チップ（16）に送ら
れる、前記３に記載の方法。６．リンクからデータを受信する、模擬チップ（16）の
機能設計を検証するためのシステムであって、テストデ
ータスライス（18）を送信するデータ送信元（12）と、
前記データ送信元（12）からデータスライス（18）を受
信し、そのデータスライス（18）に時間遅延を施し、テ
ストを受ける前記模擬チップ（16）に遅延したデータス
ライス（18）を送信するプログラマブル遅延要素（14）
とを含み、前記時間遅延がある範囲内から選択可能であ
る、システム。７．前記プログラマブル遅延要素（14）が、前記送信元
（12）から複数のデータスライス（18）を受信して、処
理する、上記６に記載のシステム。８．前記プログラマブル遅延要素（14）が、前記送信元
（12）からデータスライス（18）を受信する送信元バス
（24）と、前記送信元バス（24）に接続された複数の遅
延バスと、前記遅延バスのそれぞれにおける前記データ
スライス（18）に異なる遅延を施して、複数の遅延した
データスライス（18）を生成する複数の遅延要素とをさ
らに含む、上記６または７に記載のシステム。９．前記プログラマブル遅延要素（14）が、前記複数の
遅延したデータスライス（18）を受信して、選択された
遅延を有するデータスライス（18）を出力するマルチプ
レクサ（20）をさらに含む、上記６、７、または８に記
載のシステム。１０．前記プログラマブル遅延要素（14）が、前記遅延
の長さに対応するアレイ（30）内のエントリへ受信した
データスライス（18）を挿入するアレイ（30）を含み、
前記データスライス（18）が、前記アレイ（30）から移
され、テストを受ける前記模擬チップ（16）に送られ
る、上記６、７、８、または８に記載のシステム。

【００２４】

【発明の効果】本発明により、全許容範囲にわたる送信
元同期リンクにおける遅延および複数の組み合わせにお
ける遅延に対するチップの応答を検証する効率的な手段
が提供される。

【図面の簡単な説明】

【図１】システムのブロック図である。

【図２】図２のシステムのより詳細なブロック図であ
る。

【図３】２つ以上のＡＳＩＣをテストするためのシステ
ムに関するブロック図である。

【図４】システムによって用いられる方法のフローチャ
ートである。

【図５】プログラマブル遅延要素がハードウェア記述言
語の移送遅延を利用する実施例を示すブロック図であ
る。

【図６】方法の一実施例に関するフローチャートであ
る。

【図７Ａ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｂ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｃ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｄ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｅ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｆ】プログラマブル遅延要素の第２の実施例のマ
トリックスにわたるデータスライスの進行を示す図であ
る。

【図７Ｇ】図７Ａ〜図７Ｆに表された１０個の順次クロ
ックサイクルに関する出力スライスを示す表である。

【符号の説明】

10 システム 12 送信元（ソース） 14 遅延要素 16 ＡＳＩＣ 18 データスライス 20 マルチプレクサ 22 セレクタ 24 送信元バス 30 アレイ 34 出力スライス 36 パイプポインタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者アシシュ・ガプタアメリカ合衆国カリフォルニア州95014, クパチーノ，ナンバーケイ−202，カルバート・ドライブ・175 Ｆターム(参考） 2G132 AA03 AA13 AB02 AC11 AC12 AD07 AG05 AL09 5B046 AA08 BA06 JA03 JA05

Claims

【特許請求の範囲】

【請求項１】リンクからデータを受信する、模擬チップ
（16）の機能設計を検証するための方法であって、プログラマブル遅延要素において、送信元（12）からデ
ータスライス（18）を受信するステップと、前記データスライス（18）の送信を遅延させるために前
記プログラマブル遅延要素（14）を用いて、リンク遅延
をエミュレートするステップと、遅延したデータスライス（18）を、テストを受ける前記
模擬チップ（16）に送信するステップとを含む、方法。