JP2002024189A - 超並列コンピュータ及びその処理方法 - Google Patents
超並列コンピュータ及びその処理方法Info
- Publication number
- JP2002024189A JP2002024189A JP2000203105A JP2000203105A JP2002024189A JP 2002024189 A JP2002024189 A JP 2002024189A JP 2000203105 A JP2000203105 A JP 2000203105A JP 2000203105 A JP2000203105 A JP 2000203105A JP 2002024189 A JP2002024189 A JP 2002024189A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- data
- computer
- massively parallel
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】疎結合並列コンピュータにおけるＣＰＵ間の交
信において、処理間の同期により生じる待ち時間をなく
し、スループットを最大にする。 【解決手段】複数の共有メモリー１０２と、共有メモリ
ー１０２に接続される複数のＣＰＵ１０１とからなるセ
ルコンピュータ１０６と、複数のセルコンピュータを結
合する為の超並列バス１０３と、超並列バス１０３に接
続されプログラムとデータを記憶する２次記憶装置１０
４と、２次記憶装置１０４に格納されて、セルコンピュ
ータ１０６の初期立上げ時に、セルコンピュータ１０６
の共有メモリー１０２に読み上げられ、指定されたデー
タを、非同期定周期で目標のセルコンピュータに送信す
るプロセスと、受信したデータを自身が存在する共有メ
モリー上に設定するプロセスを備えている。
信において、処理間の同期により生じる待ち時間をなく
し、スループットを最大にする。 【解決手段】複数の共有メモリー１０２と、共有メモリ
ー１０２に接続される複数のＣＰＵ１０１とからなるセ
ルコンピュータ１０６と、複数のセルコンピュータを結
合する為の超並列バス１０３と、超並列バス１０３に接
続されプログラムとデータを記憶する２次記憶装置１０
４と、２次記憶装置１０４に格納されて、セルコンピュ
ータ１０６の初期立上げ時に、セルコンピュータ１０６
の共有メモリー１０２に読み上げられ、指定されたデー
タを、非同期定周期で目標のセルコンピュータに送信す
るプロセスと、受信したデータを自身が存在する共有メ
モリー上に設定するプロセスを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の中央演算装
置（以下、ＣＰＵと称する）と、複数のオペレーティン
グシステム（以下、ＯＳと称する）及び、それらを接続
する通信手段を有する並列コンピュータの処理方法に関
し、特にＣＰＵ間でのデータ交信効率の向上に関する。
置（以下、ＣＰＵと称する）と、複数のオペレーティン
グシステム（以下、ＯＳと称する）及び、それらを接続
する通信手段を有する並列コンピュータの処理方法に関
し、特にＣＰＵ間でのデータ交信効率の向上に関する。
【０００２】
【従来の技術】並列コンピュータはＳＭＰ（対称型並列
処理）タイプと、ＭＰ（マッシブリー並列処理）タイプ
の２種類に大別される。ＳＭＰタイプは、図１５に示す
様に、１つの共有メモリー上に複数のＣＰＵを接続し、
このメモリーを介してＣＰＵ同士が交信を行なう。装置
構成が簡単で、コストパフォーマンスが高い為、ビジネ
ス用コンピュータとして広く使用されている。しかし、
共有メモリーへのデータのアクセス処理能力に限界があ
る為、処理遅れ無しに交信できる条件での最大のＣＰＵ
数は、１６程度にすぎない。
処理）タイプと、ＭＰ（マッシブリー並列処理）タイプ
の２種類に大別される。ＳＭＰタイプは、図１５に示す
様に、１つの共有メモリー上に複数のＣＰＵを接続し、
このメモリーを介してＣＰＵ同士が交信を行なう。装置
構成が簡単で、コストパフォーマンスが高い為、ビジネ
ス用コンピュータとして広く使用されている。しかし、
共有メモリーへのデータのアクセス処理能力に限界があ
る為、処理遅れ無しに交信できる条件での最大のＣＰＵ
数は、１６程度にすぎない。
【０００３】一方、特開平７−１４１３１８号に見られ
るＭＰタイプの並列コンピュータは、各ＣＰＵにそれぞ
れメモリーが接続され、かつ、図４に示す様に、各ＣＰ
Ｕ同士が高速の通信回線で相互に、１対１で結合されて
いる。従って、任意の２つのＣＰＵ間の交信は、他のＣ
ＰＵ間の交信に全く影響を受けない。このため、ＣＰＵ
交信処理による待ち時間は極めて小さい。しかし、メモ
リーが膨大に必要となり、かつ、ＣＰＵ間の接続回路が
複雑になることから、コストパフォーマンス、スケーラ
ビリティ、エキスパンダビリティが低下するという欠点
を有する。
るＭＰタイプの並列コンピュータは、各ＣＰＵにそれぞ
れメモリーが接続され、かつ、図４に示す様に、各ＣＰ
Ｕ同士が高速の通信回線で相互に、１対１で結合されて
いる。従って、任意の２つのＣＰＵ間の交信は、他のＣ
ＰＵ間の交信に全く影響を受けない。このため、ＣＰＵ
交信処理による待ち時間は極めて小さい。しかし、メモ
リーが膨大に必要となり、かつ、ＣＰＵ間の接続回路が
複雑になることから、コストパフォーマンス、スケーラ
ビリティ、エキスパンダビリティが低下するという欠点
を有する。
【０００４】
【発明が解決しようとする課題】以上の様な欠点は、Ｃ
ＰＵの並列度が大きくなる程大きなものとなり、現実的
には、１００本以下のＣＰＵによる、並列コンピュータ
程度しか、実用に供することは出来なかった。しかし、
近年の産業・経済の動向等より、並列度が１０００を超
える様な大型の構成の並列コンピュータであっても、処
理性が低下しない様な方法と手段が必要になってきてい
る。
ＰＵの並列度が大きくなる程大きなものとなり、現実的
には、１００本以下のＣＰＵによる、並列コンピュータ
程度しか、実用に供することは出来なかった。しかし、
近年の産業・経済の動向等より、並列度が１０００を超
える様な大型の構成の並列コンピュータであっても、処
理性が低下しない様な方法と手段が必要になってきてい
る。
【０００５】本発明の目的は、複数のＣＰＵを共通の母
線で結合している並列コンピュータにおいて、ＣＰＵ間
のデータ交信における処理間の同期により生じていた待
ち時間を無くし、超並列コンピュータのスループットを
最大にすることにある。
線で結合している並列コンピュータにおいて、ＣＰＵ間
のデータ交信における処理間の同期により生じていた待
ち時間を無くし、超並列コンピュータのスループットを
最大にすることにある。
【０００６】
【課題を解決するための手段】本発明は、ＳＭＰタイプ
とＭＰタイプの並列コンピュータの利点を活かし、かつ
欠点を無くす様に構成されたハードウェアと、ソフトウ
ェアの処理方式を実現するものである。
とＭＰタイプの並列コンピュータの利点を活かし、かつ
欠点を無くす様に構成されたハードウェアと、ソフトウ
ェアの処理方式を実現するものである。
【０００７】基本的には、複数のＳＭＰコンピュータを
高速のバスまたはＬＡＮで接続した、複数ＯＳを有する
クラスタ・コンピュータを構築し、同一の共有メモリー
上のＣＰＵ間のデータ交信は、メモリーアクセス時間以
内の高速方式で実現し、同一の共有メモリー上に交信す
るＣＰＵが無い場合は、交信データを必要とする応用プ
ロセス毎に定められた非同期定周期で転写されているタ
ーゲットデータを、自身のメモリー上から取り込む。こ
れにより、バスまたはＬＡＮによる交信に要する、長時
間の同期による遅れ時間を無くすことができる。
高速のバスまたはＬＡＮで接続した、複数ＯＳを有する
クラスタ・コンピュータを構築し、同一の共有メモリー
上のＣＰＵ間のデータ交信は、メモリーアクセス時間以
内の高速方式で実現し、同一の共有メモリー上に交信す
るＣＰＵが無い場合は、交信データを必要とする応用プ
ロセス毎に定められた非同期定周期で転写されているタ
ーゲットデータを、自身のメモリー上から取り込む。こ
れにより、バスまたはＬＡＮによる交信に要する、長時
間の同期による遅れ時間を無くすことができる。
【０００８】これを実現する為には、交信に必要な情報
をＣＰＵ間で送受信するプロセスを、予め２次記憶装置
上に格納しておき、コンピュータの立上げ時に各共有メ
モリー上に、それらをアップロードする。送信プロセス
は、周期的にタイマーより動作指令を受け、共有メモリ
ーが持つ自己のノードから他のノードへデータの転送が
必要な場合、応用プログラムが稼動していないアイドル
状態のＣＰＵを用いて、複写先ノードの所定のアドレス
に所定のデータ量を転写するように、複写先ノードの受
信プロセスに依頼をする。受信プロセスは依頼を受ける
と、指定されたアドレスから指定された容量分のデータ
を転写する。また、前記送信・受信プロセスは複数の前
記中央演算装置のうち、アイドル状態にあるもので動作
するように前記ＯＳによって制御される。
をＣＰＵ間で送受信するプロセスを、予め２次記憶装置
上に格納しておき、コンピュータの立上げ時に各共有メ
モリー上に、それらをアップロードする。送信プロセス
は、周期的にタイマーより動作指令を受け、共有メモリ
ーが持つ自己のノードから他のノードへデータの転送が
必要な場合、応用プログラムが稼動していないアイドル
状態のＣＰＵを用いて、複写先ノードの所定のアドレス
に所定のデータ量を転写するように、複写先ノードの受
信プロセスに依頼をする。受信プロセスは依頼を受ける
と、指定されたアドレスから指定された容量分のデータ
を転写する。また、前記送信・受信プロセスは複数の前
記中央演算装置のうち、アイドル状態にあるもので動作
するように前記ＯＳによって制御される。
【０００９】このように、送信・受信プロセスは、応用
プロセス（プログラム）とは全く独立に、非同期に動作
するので、応用プロセスがターゲットプロセスと交信を
行なう場合は、物理的な通信回線を通じてのデータ交信
は行なわず、自身が接続されている所定のアドレスより
データを取り込むように動作する。
プロセス（プログラム）とは全く独立に、非同期に動作
するので、応用プロセスがターゲットプロセスと交信を
行なう場合は、物理的な通信回線を通じてのデータ交信
は行なわず、自身が接続されている所定のアドレスより
データを取り込むように動作する。
【００１０】以上のように、どの様なＣＰＵと交信する
場合であっても、実時間での物理的なデータ交信が不要
になる為、ＣＰＵ間を結合する通信回線のスループット
に関わりなく、メモリーアクセスに要する時間だけで、
ＣＰＵ間のデータ交換が可能となる。
場合であっても、実時間での物理的なデータ交信が不要
になる為、ＣＰＵ間を結合する通信回線のスループット
に関わりなく、メモリーアクセスに要する時間だけで、
ＣＰＵ間のデータ交換が可能となる。
【００１１】
【発明の実施の形態】図１に、本発明の一実施例による
超並列コンピュータの装置構成を示す。本装置は複数の
ＣＰＵ１０１、共有メモリー１０２、並列接続バス１０
３、２次記憶装置１０４、マンマシン装置１０５により
構成されている。図２から図４を用いて、本装置の概略
を説明する。
超並列コンピュータの装置構成を示す。本装置は複数の
ＣＰＵ１０１、共有メモリー１０２、並列接続バス１０
３、２次記憶装置１０４、マンマシン装置１０５により
構成されている。図２から図４を用いて、本装置の概略
を説明する。
【００１２】図２は一実施例による超並列コンピュータ
の外観図である。複数のキャビネットとパソコンやワー
クステーションにより実現できるマンマシン装置により
成っている。各キャビネットの中にはセルコンピュータ
１０６がセットされている。セルコンピュータは上記し
たＳＭＰコンピュータである。本例では、３キャビネッ
トが有り、各々のキャビネットは６台のセルコンピュー
タを有し、各セルコンピュータには４台のＣＰＵ１０１
が装着されている。
の外観図である。複数のキャビネットとパソコンやワー
クステーションにより実現できるマンマシン装置により
成っている。各キャビネットの中にはセルコンピュータ
１０６がセットされている。セルコンピュータは上記し
たＳＭＰコンピュータである。本例では、３キャビネッ
トが有り、各々のキャビネットは６台のセルコンピュー
タを有し、各セルコンピュータには４台のＣＰＵ１０１
が装着されている。
【００１３】図３は、セルコンピュータ１０６の構成を
示しており、４個のＣＰＵ１０１がメモリーコントロー
ラーを介して、共有メモリー１０２に接続され、かつ並
列接続バス１０３がバス（ＬＡＮ）コントローラーを介
して接続されている。ここでは、４個のＣＰＵが同時に
共有メモリーをアクセスした場合でも、単独でのメモリ
ーアクセス時間より大きな処理時間を要しないように、
メモリーアクセスのスイッチ機構がメモリーコントロー
ラーの中に装備されている。
示しており、４個のＣＰＵ１０１がメモリーコントロー
ラーを介して、共有メモリー１０２に接続され、かつ並
列接続バス１０３がバス（ＬＡＮ）コントローラーを介
して接続されている。ここでは、４個のＣＰＵが同時に
共有メモリーをアクセスした場合でも、単独でのメモリ
ーアクセス時間より大きな処理時間を要しないように、
メモリーアクセスのスイッチ機構がメモリーコントロー
ラーの中に装備されている。
【００１４】図４は、図３における２つのコントローラ
ーを除いて表現した模式図であり、図３と等価である。
図１は、図４の図法を用いて本実施例の構成を表現した
ものである。
ーを除いて表現した模式図であり、図３と等価である。
図１は、図４の図法を用いて本実施例の構成を表現した
ものである。
【００１５】図５は、本実施例によるソフトウェアプロ
グラムファイルの存在場所と動作場所への転送の説明図
である。各セルコンピュータ１０６は、独自のＯＳを有
しており、それぞれが任意のタイミングで動作を開始、
終了できる。
グラムファイルの存在場所と動作場所への転送の説明図
である。各セルコンピュータ１０６は、独自のＯＳを有
しており、それぞれが任意のタイミングで動作を開始、
終了できる。
【００１６】動作開始タイミング、すなわちシステム初
期化タイミングで、２次記憶装置１０４に格納されてい
る送信プロセス、受信プロセス及びデータ複写情報ファ
イルが、超並列接続バス１０３を介して該当セルコンピ
ュータの共有メモリー１０２上にアップロード（転写）
される。各プロセスは、共有メモリに接続されている複
数のＣＰＵ１０１のうち、応用プログラムが動作してい
ないアイドル状態のＣＰＵで動作するように、ＯＳによ
り制御される。すなわち、本来の業務処理が動作してい
るＣＰＵの動作に影響を与えないように、空き状態のＣ
ＰＵを用いる。
期化タイミングで、２次記憶装置１０４に格納されてい
る送信プロセス、受信プロセス及びデータ複写情報ファ
イルが、超並列接続バス１０３を介して該当セルコンピ
ュータの共有メモリー１０２上にアップロード（転写）
される。各プロセスは、共有メモリに接続されている複
数のＣＰＵ１０１のうち、応用プログラムが動作してい
ないアイドル状態のＣＰＵで動作するように、ＯＳによ
り制御される。すなわち、本来の業務処理が動作してい
るＣＰＵの動作に影響を与えないように、空き状態のＣ
ＰＵを用いる。
【００１７】図６は、データ複写情報ファイルの構成を
示している。本ファイルは、Ｎケースの情報を有してお
り、各ケース内には、大別するとＣＰＵ交信時の相手方
のＣＰＵ、つまり複写元情報（from）と交信元のＣＰ
Ｕ、つまりデータを必要とするＣＰＵ側である複写先情
報（to）を有している。
示している。本ファイルは、Ｎケースの情報を有してお
り、各ケース内には、大別するとＣＰＵ交信時の相手方
のＣＰＵ、つまり複写元情報（from）と交信元のＣＰ
Ｕ、つまりデータを必要とするＣＰＵ側である複写先情
報（to）を有している。
【００１８】複写元情報は、該当セルコンピュータのノ
ード番号fn1、データの存在している先頭アドレスfad
1、転送バイト数fbt1及び転送周期tc1で構成される。ま
た、複写先情報は、複写先セルコンピュータのノードtn
1と、複写先頭アドレスtad1で成っている。なお、複写
元情報及び複写先情報は応用プロセス毎の周期ｔｃ１を
有し、各情報は非同期定周期で動作する。また、各ケー
スは、１つのプログラム（プロセス）がシステムに新た
に設定される場合に追加され、削除されるつど、消去さ
れる。
ード番号fn1、データの存在している先頭アドレスfad
1、転送バイト数fbt1及び転送周期tc1で構成される。ま
た、複写先情報は、複写先セルコンピュータのノードtn
1と、複写先頭アドレスtad1で成っている。なお、複写
元情報及び複写先情報は応用プロセス毎の周期ｔｃ１を
有し、各情報は非同期定周期で動作する。また、各ケー
スは、１つのプログラム（プロセス）がシステムに新た
に設定される場合に追加され、削除されるつど、消去さ
れる。
【００１９】図７は、本実施例の動作例を説明したもの
である。例えば、ノードfn1内の送信プロセスSprfn1は
タイマーにより、一定周期時間毎に起動される。そし
て、先述のデータ複写情報ファイルを参照して、自身か
らデータを転送するタイミングの場合、共有メモリーの
アドレスfad1からfbt1バイトのデータをノードtn1のセ
ルコンピュータ内の受信プロセスに対して、周期tc1で
送信する。ノードtn1内の受信プロセスRprtn1はデータ
を受信した後、自身の共有メモリー上のアドレスtad1か
らfbt1バイト分のデータを設定する。
である。例えば、ノードfn1内の送信プロセスSprfn1は
タイマーにより、一定周期時間毎に起動される。そし
て、先述のデータ複写情報ファイルを参照して、自身か
らデータを転送するタイミングの場合、共有メモリーの
アドレスfad1からfbt1バイトのデータをノードtn1のセ
ルコンピュータ内の受信プロセスに対して、周期tc1で
送信する。ノードtn1内の受信プロセスRprtn1はデータ
を受信した後、自身の共有メモリー上のアドレスtad1か
らfbt1バイト分のデータを設定する。
【００２０】図８は、送信プロセスSprfniの処理の流れ
図である。一定周期時間で起動され、登録されているデ
ータを全て参照し、自ノードからの送信が必要なデータ
か、否かを判定し（処理Ｂ）、送信が必要な場合は、自
身の共有メモリーのアドレスfadiからfbtiバイトを、ノ
ードtniの共有メモリーのアドレスtadiへセットする様
な依頼を送信する。ここで起動周期時間tciは、並列接
続バス３のデータ通信能力に応じて適正に定めることが
できる。
図である。一定周期時間で起動され、登録されているデ
ータを全て参照し、自ノードからの送信が必要なデータ
か、否かを判定し（処理Ｂ）、送信が必要な場合は、自
身の共有メモリーのアドレスfadiからfbtiバイトを、ノ
ードtniの共有メモリーのアドレスtadiへセットする様
な依頼を送信する。ここで起動周期時間tciは、並列接
続バス３のデータ通信能力に応じて適正に定めることが
できる。
【００２１】図９は、受信プロセスRprtniの処理の流れ
図である。データを受信（処理Ｄ）した後、自身の共有
メモリーのアドレスtadiにfbtiバイトのデータをセット
する様に動作する（処理Ｅ）。
図である。データを受信（処理Ｄ）した後、自身の共有
メモリーのアドレスtadiにfbtiバイトのデータをセット
する様に動作する（処理Ｅ）。
【００２２】以下、図１０〜図１２を用いて、具体例に
より説明する。図１０は表示装置に画面を表示するアプ
リケーションで、従来の処理動作である。本例では「プ
ロセス状態表示」という画面を表示するため、操作者は
表示要求ボタンを押し下げする。このタイミングで、ノ
ード上のＣＰＵ＝１に存在しているアプリケーション
プログラムが起動される。
より説明する。図１０は表示装置に画面を表示するアプ
リケーションで、従来の処理動作である。本例では「プ
ロセス状態表示」という画面を表示するため、操作者は
表示要求ボタンを押し下げする。このタイミングで、ノ
ード上のＣＰＵ＝１に存在しているアプリケーション
プログラムが起動される。
【００２３】まず、処理ａで要求を受け付け、どの画面
を表示するか決定する。次に、処理ｂで取り込むべき情
報を取得するために、ノード上のＣＰＵ＝５で動作す
るプログラム２に、プロセス状態情報の取り込みをＬＡ
Ｎまたはバスを介して依頼する。依頼されたプログラム
２はプロセス入出力装置を介して、プロセス入出力値を
取り込む。取り込まれたデータは再びＬＡＮなどを介し
て、待ち状態にあったプログラム１に転送する。これを
受信したプログラム１の処理ｂは再び動作を始め、次ぎ
の処理ｃにデータを渡す。処理ｃで該当データを編集
し、処理ｄで図示のような「プロセス状態表示」を画面
に表示する。
を表示するか決定する。次に、処理ｂで取り込むべき情
報を取得するために、ノード上のＣＰＵ＝５で動作す
るプログラム２に、プロセス状態情報の取り込みをＬＡ
Ｎまたはバスを介して依頼する。依頼されたプログラム
２はプロセス入出力装置を介して、プロセス入出力値を
取り込む。取り込まれたデータは再びＬＡＮなどを介し
て、待ち状態にあったプログラム１に転送する。これを
受信したプログラム１の処理ｂは再び動作を始め、次ぎ
の処理ｃにデータを渡す。処理ｃで該当データを編集
し、処理ｄで図示のような「プロセス状態表示」を画面
に表示する。
【００２４】以上の動作をタイミングチャートに示す
と、図１２（ａ）のようになる。ＣＰＵ＝１上のプログ
ラム１は、処理ｂがＣＰＵ＝５上のプログラム２に情報
取り込み依頼を行った後、データが返送されるまで待ち
状態となる。つまり、データ取り込み・転送における同
期により、待ち時間が発生することを示している。この
待ち時間はプロセス状態転送時間ｔ１と、ノードから
ノードへの転送時間ｔ２により構成される。
と、図１２（ａ）のようになる。ＣＰＵ＝１上のプログ
ラム１は、処理ｂがＣＰＵ＝５上のプログラム２に情報
取り込み依頼を行った後、データが返送されるまで待ち
状態となる。つまり、データ取り込み・転送における同
期により、待ち時間が発生することを示している。この
待ち時間はプロセス状態転送時間ｔ１と、ノードから
ノードへの転送時間ｔ２により構成される。
【００２５】一方、図１１は本実施例によるもので、図
１０と同じ機能を実現する場合の処理動作である。本実
施例では、ノード間の情報の送信・受信プロセスによ
り、所定のプロセス状態情報はノードのサーバー内の
共有メモリー上にセットされている。従って、見かけ
上、アプリケーションプログラムは自己の接続する共有
メモリからプロセス状態情報を読み込むだけである。
１０と同じ機能を実現する場合の処理動作である。本実
施例では、ノード間の情報の送信・受信プロセスによ
り、所定のプロセス状態情報はノードのサーバー内の
共有メモリー上にセットされている。従って、見かけ
上、アプリケーションプログラムは自己の接続する共有
メモリからプロセス状態情報を読み込むだけである。
【００２６】すなわち、立上げ時に２次記憶装置から読
み出した送信プロセス、受信プロセス及びデータ複写情
報ファイルにより、ノード１、ノード２の送受信関係が
図示のように設定されている。なお、点線は非同期通信
を表している。ノード２はプロセス状態の取込を行い、
送信プロセスがアプリケーションから定義された所定周
期で送信し、プロセス状態を受信した受信プロセスはノ
ード１の共有メモリーに設定している。ノード１は表示
要求の発生した時に処理を開始するので、処理ｂは自己
の共有メモリーを読み込むだけとなり、待ち時間なしと
なる。
み出した送信プロセス、受信プロセス及びデータ複写情
報ファイルにより、ノード１、ノード２の送受信関係が
図示のように設定されている。なお、点線は非同期通信
を表している。ノード２はプロセス状態の取込を行い、
送信プロセスがアプリケーションから定義された所定周
期で送信し、プロセス状態を受信した受信プロセスはノ
ード１の共有メモリーに設定している。ノード１は表示
要求の発生した時に処理を開始するので、処理ｂは自己
の共有メモリーを読み込むだけとなり、待ち時間なしと
なる。
【００２７】図１２（ｂ）に本実施例による処理タイミ
ングチャートを示す。本実施例ではボタンを押下げてか
ら表示が完了するまでに必要な時間Ｔは、Ｔ＝ｔａ＋ｔ
ｂ＋ｔｃ＋ｔｄであり、従来のようにｔ１＋ｔ２の待ち
時間は無くなる。
ングチャートを示す。本実施例ではボタンを押下げてか
ら表示が完了するまでに必要な時間Ｔは、Ｔ＝ｔａ＋ｔ
ｂ＋ｔｃ＋ｔｄであり、従来のようにｔ１＋ｔ２の待ち
時間は無くなる。
【００２８】図１３は、応用プログラムの一般的な流れ
図で、従来方式と、本実施例によるＣＰＵ間交信に要す
る処理時間を比較して示したものである。他ノードで動
作するＣＰＵとの交信処理として、交信１（処理Ｇ）と
交信２（処理Ｉ）が含まれている。従来方式は、他ノー
ドとの実際の交信時間と他ＣＰＵ間の交信競合により、
処理Ｇと処理Ｉはそれぞれ５００（ms）程度の処理中断
が発生している。これに対し、本実施例の装置と方法を
用いると、それぞれメモリーアクセス時間の１０（μ
s）程度しか要していない。すなわち、見かけ上の他Ｃ
ＰＵとの交信時間がゼロに近ずいていることがわかる。
図で、従来方式と、本実施例によるＣＰＵ間交信に要す
る処理時間を比較して示したものである。他ノードで動
作するＣＰＵとの交信処理として、交信１（処理Ｇ）と
交信２（処理Ｉ）が含まれている。従来方式は、他ノー
ドとの実際の交信時間と他ＣＰＵ間の交信競合により、
処理Ｇと処理Ｉはそれぞれ５００（ms）程度の処理中断
が発生している。これに対し、本実施例の装置と方法を
用いると、それぞれメモリーアクセス時間の１０（μ
s）程度しか要していない。すなわち、見かけ上の他Ｃ
ＰＵとの交信時間がゼロに近ずいていることがわかる。
【００２９】ここで重要なことは、交信する先のＣＰＵ
での実時間の情報が本当に必要か、否かということであ
る。例えば、ノード１のＣＰＵ１の処理Ａのという処
理結果を、ノード２のＣＰＵ２の処理Ｂのという処理
が取込んで処理をして、再びＣＰＵ１へ…というよう
に、いわゆる同期が絶対に必要な処理の場合、処理プロ
セスを分割して、並列コンピュータで動作させること自
体が無意味である。つまり、同期が必要な処理はプログ
ラムを分割してはいけないのである。
での実時間の情報が本当に必要か、否かということであ
る。例えば、ノード１のＣＰＵ１の処理Ａのという処
理結果を、ノード２のＣＰＵ２の処理Ｂのという処理
が取込んで処理をして、再びＣＰＵ１へ…というよう
に、いわゆる同期が絶対に必要な処理の場合、処理プロ
セスを分割して、並列コンピュータで動作させること自
体が無意味である。つまり、同期が必要な処理はプログ
ラムを分割してはいけないのである。
【００３０】逆に、他のプロセスの結果については、少
し位の時間のズレ等があっても、個々のプロセスには影
響を与えないように設計されたシステムでは、本発明の
非同期のデータ交信が可能になり、スループット、レス
ポンス、信頼性が圧倒的に高くなる。何故ならば、この
様な非同期のデータ交信を行うことにより、システム全
体が協調して処理できるコンピュータシステムであれ
ば、いくらでも任意にＣＰＵやＯＳを増やすことがで
き、この結果、必要とするスループットを容易に獲得で
きるからである。
し位の時間のズレ等があっても、個々のプロセスには影
響を与えないように設計されたシステムでは、本発明の
非同期のデータ交信が可能になり、スループット、レス
ポンス、信頼性が圧倒的に高くなる。何故ならば、この
様な非同期のデータ交信を行うことにより、システム全
体が協調して処理できるコンピュータシステムであれ
ば、いくらでも任意にＣＰＵやＯＳを増やすことがで
き、この結果、必要とするスループットを容易に獲得で
きるからである。
【００３１】図１４は、超並列動作のタイミングチャー
トを示したものである。（ａ）は従来の同期型超並列動
作で、縦軸がノードとＣＰＵ番号、横軸が時間軸を示し
ている。このグラフ内の実線は、プロセスが有効に動作
している状態を示しており、破線は、何らかの要因で待
状態になっていることを示している。
トを示したものである。（ａ）は従来の同期型超並列動
作で、縦軸がノードとＣＰＵ番号、横軸が時間軸を示し
ている。このグラフ内の実線は、プロセスが有効に動作
している状態を示しており、破線は、何らかの要因で待
状態になっていることを示している。
【００３２】従来の様にＣＰＵ交信要求のつど、実際に
データ交信を行なうと、図示の例では、３／４以上の処
理可能ＣＰＵ時間が「待」あるいは「アイドル」で浪費
されてしまっている。超並列クラスタ構成を採用して
も、ほとんど並列効率が向上していないことがわかる。
データ交信を行なうと、図示の例では、３／４以上の処
理可能ＣＰＵ時間が「待」あるいは「アイドル」で浪費
されてしまっている。超並列クラスタ構成を採用して
も、ほとんど並列効率が向上していないことがわかる。
【００３３】（ｂ）は本実施例による超並列処動作のタ
イミングチャートで、従来方式と同じ座標軸による。フ
ァイルの競合による、プロセスの待時間の発生が所々に
見られるが、ＣＰＵ交信による大きな待時間が全く無く
なることが分かる。つまり、本実施例により低価格で簡
単な構成による、ＣＰＵが１０００以上にもなるクラス
タ接続の超並列コンピュータが、従来のＭＰ型コンピュ
ータと同等のスループットで動作させることができるこ
とを示している。
イミングチャートで、従来方式と同じ座標軸による。フ
ァイルの競合による、プロセスの待時間の発生が所々に
見られるが、ＣＰＵ交信による大きな待時間が全く無く
なることが分かる。つまり、本実施例により低価格で簡
単な構成による、ＣＰＵが１０００以上にもなるクラス
タ接続の超並列コンピュータが、従来のＭＰ型コンピュ
ータと同等のスループットで動作させることができるこ
とを示している。
【００３４】
【発明の効果】本発明によれば、共有メモリーとＳＭＰ
クラスタによる超並列コンピュータのスループットを最
大にできる効果がある。また、費用や複雑性の極めて大
きなＭＰ型超並列コンピュータと同等のスループット
を、数百〜数万分の１の費用で簡単に実現できる効果が
ある。
クラスタによる超並列コンピュータのスループットを最
大にできる効果がある。また、費用や複雑性の極めて大
きなＭＰ型超並列コンピュータと同等のスループット
を、数百〜数万分の１の費用で簡単に実現できる効果が
ある。
【図１】本発明の一実施例による超並列コンピュータの
構成図。
構成図。
【図２】本実施例の超並列コンピュータの外観図。
【図３】セルコンピュータの概略構成図。
【図４】セルコンピュータの構成の模式図。
【図５】送信プロセス、受信プロセス、データ複写情報
ファイルの格納位置と動作位置の説明図。
ファイルの格納位置と動作位置の説明図。
【図６】データ複写情報ファイルの構成図。
【図７】本実施例による処理動作の説明図。
【図８】送信プロセスの処理フロー図。
【図９】受信プロセスの処理フロー図。
【図１０】従来の画面表示動作の説明図。
【図１１】本実施例による画面表示動作の説明図。
【図１２】画面表示動作の処理タイミングチャート。
【図１３】応用プロセスの他ＣＰＵとの交信フロー図。
【図１４】従来の同期型超並列動作及び本実施例による
非同期型超並列動作のタイミングチャート。
非同期型超並列動作のタイミングチャート。
【図１５】従来の超並列コンピュータの密結合構造図。
１０１…ＣＰＵ、１０２…共有メモリー、１０３…並列
接続バス、１０４…２次記憶装置、１０５…マンマシン
装置、１０６…セルコンピュータ。
接続バス、１０４…２次記憶装置、１０５…マンマシン
装置、１０６…セルコンピュータ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/177 ６８２ Ｇ０６Ｆ 15/177 ６８２Ｂ
Claims (5)
- 【請求項１】 共有メモリーと、該共有メモリーに複数
接続される中央演算装置から構成される複数のセルコン
ピュータと、該複数のセルコンピュータを結合するバス
より構成される超並列コンピュータの処理方法におい
て、 前記超並列コンピュータ内の任意の２つの中央演算装置
の交信が、応用プロセス毎に定められた非同期定周期で
転写されているターゲットデータを、前記中央演算装置
自身が接続されているメモリー上から取込むことを特徴
とする超並列コンピュータの処理方法。 - 【請求項２】 請求項１において、 前記共有メモリーの持つ複写元ノードから他の複写先ノ
ードへ前記バスを通じてターゲットデータを転送する送
信プロセスは、アイドル状態の中央演算装置を用いて、
複写先ノードの所定アドレスに転写するように、複写先
ノードの受信プロセスに依頼することを特徴とする超並
列コンピュータの処理方法。 - 【請求項３】 共有メモリーと、該共有メモリーに複数
接続される中央演算装置から構成される複数のセルコン
ピュータと、複数の前記セルコンピュータを結合する並
列バスより構成される超並列コンピュータの処理方法に
おいて、 予め２次記憶装置に格納されている、交信に必要な情報
と前記中央演算装置間の送受信を行なうプロセスを、コ
ンピュータの立上げ時に前記共有メモリー上にアップロ
ードし、 送信プロセスは周期的にタイマーより動作指令を受け、
共有メモリーが持つ自己のノードから他のノードへター
ゲットデータの転送が必要な場合は、アイドル状態の中
央演算装置を用いて、複写先ノードの所定のアドレスに
所定のデータ量を転写するように、複写先ノードの受信
プロセスに依頼し、 依頼を受けた受信プロセスは、指定されたアドレスから
指定された容量分のデータを転写することを特徴とする
超並列コンピュータの処理方法。 - 【請求項４】 共有メモリーと、該共有メモリーに複数
接続される中央演算装置から構成され、任意のタイミン
グで動作を開始、終了できるオペレーティングシステム
を有する複数のセルコンピュータと、複数の前記セルコ
ンピュータを結合するための並列バスと、該並列バスに
接続されて、プログラムとデータを記憶するための２次
記憶装置と、該２次記憶装置内に格納され、前記セルコ
ンピュータの初期立上げ時に前記セルコンピュータの共
有メモリー上に読み上げられ指定されたデータを一定周
期で目標のセルコンピュータに送信する送信プロセス
と、受信したデータを自身が存在する共有メモリー上に
設定する受信プロセスを備え、前記プロセスの各々は複
数の前記中央演算装置のうち、アイドル状態にある中央
演算装置で動作するように前記オペレーティングシステ
ムによって制御されることを特徴とする超並列コンピュ
ータ。 - 【請求項５】 請求項４において、 前記共有メモリー上に読み上げられるデータとして、ノ
ード番号、アドレス、バイト数及び周期を含む複写元情
報と、ノード番号、アドレスを含む複写先情報からなる
データ複写情報ファイルを、前記２次記憶装置に格納し
ていることを特徴とする超並列コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000203105A JP3745597B2 (ja) | 2000-06-30 | 2000-06-30 | 超並列コンピュータ及びその処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000203105A JP3745597B2 (ja) | 2000-06-30 | 2000-06-30 | 超並列コンピュータ及びその処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002024189A true JP2002024189A (ja) | 2002-01-25 |
| JP3745597B2 JP3745597B2 (ja) | 2006-02-15 |
Family
ID=18700546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000203105A Expired - Fee Related JP3745597B2 (ja) | 2000-06-30 | 2000-06-30 | 超並列コンピュータ及びその処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3745597B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059420A (ja) * | 2006-09-01 | 2008-03-13 | Hitachi Ltd | 転写メモリシステムに用いられるノードおよびメモリ領域管理方法 |
| CN113934409A (zh) * | 2021-10-15 | 2022-01-14 | 深圳奥睿图科技有限公司 | 一种编程方法、装置及计算机可读存储介质 |
-
2000
- 2000-06-30 JP JP2000203105A patent/JP3745597B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059420A (ja) * | 2006-09-01 | 2008-03-13 | Hitachi Ltd | 転写メモリシステムに用いられるノードおよびメモリ領域管理方法 |
| JP4546943B2 (ja) * | 2006-09-01 | 2010-09-22 | 株式会社日立製作所 | 転写メモリシステムに用いられるノードおよびメモリ領域管理方法 |
| CN113934409A (zh) * | 2021-10-15 | 2022-01-14 | 深圳奥睿图科技有限公司 | 一种编程方法、装置及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3745597B2 (ja) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562535A (en) | Self-configuring digital processor system with global system | |
| US4633392A (en) | Self-configuring digital processor system with logical arbiter | |
| US6078970A (en) | System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory | |
| EP0239300B1 (en) | Multiprocessor bus protocol | |
| JPH06504389A (ja) | フォルトトレラント・コンピュータ装置 | |
| US20070006020A1 (en) | Inter-host data transfer method, program, and system | |
| CN101027634B (zh) | 数据传送机制 | |
| JP2002149212A (ja) | 制御データを等値化する冗長化プログラマブルコントローラ及び等値化方法。 | |
| US5459836A (en) | Inter-processor communication net | |
| CA2479240A1 (en) | Data aware clustered architecture for an image generator | |
| JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
| CN117312229A (zh) | 一种数据传输装置、数据处理设备、系统、方法及介质 | |
| JP3745597B2 (ja) | 超並列コンピュータ及びその処理方法 | |
| JP2734246B2 (ja) | パイプラインバス | |
| EP4170519A1 (en) | Data synchronization method and device | |
| JP5317185B2 (ja) | ホットスタンバイシステム及びホットスタンバイ方法 | |
| CN113721989A (zh) | 一种多处理器并行操作系统及计算机架构 | |
| JP6036690B2 (ja) | 分散実行システム及び分散プログラム実行方法 | |
| KR100278303B1 (ko) | 다중접속 클라이언트와 단일접속 서버간의 통신방법 | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JP3307331B2 (ja) | ネットワークファイルシステムのデータ転送方法 | |
| CN107911414B (zh) | 数据存取系统 | |
| JPH09261226A (ja) | プログラマブル・コントローラ | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JP2922342B2 (ja) | 割込み制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051117 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |