JP2002017082A - Power supply apparatus - Google Patents

Power supply apparatus

Info

Publication number
JP2002017082A
JP2002017082A JP2000197176A JP2000197176A JP2002017082A JP 2002017082 A JP2002017082 A JP 2002017082A JP 2000197176 A JP2000197176 A JP 2000197176A JP 2000197176 A JP2000197176 A JP 2000197176A JP 2002017082 A JP2002017082 A JP 2002017082A
Authority
JP
Japan
Prior art keywords
inductor
power supply
switch element
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000197176A
Other languages
Japanese (ja)
Inventor
Yutaka Iwabori
裕 岩堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000197176A priority Critical patent/JP2002017082A/en
Publication of JP2002017082A publication Critical patent/JP2002017082A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To restrain circuit efficiency from lowering by load fluctuations or power voltage fluctuations with a simple structure, in a power supply apparatus capable of performing highly efficient power conversion by reducing switching loss. SOLUTION: This power supply unit formed with a power converter circuit having at least an inductor L1, a switching device Q1, and a rectifying device D1 between a DC power E and a load circuit LOAD, comprises a means of generating magnetic fluxes of the same polarity as the polarity of the magnet fluxes generated by an inductor current having a polarity applying negative- polarity current to the load circuit LOAD on a magnetic path forming the inductor L1 during the period except while the current running through the inductor L1 has such a polarity as to apply positive-polarity current to the load circuit LOAD. Preferably, a means for generating magnetic fluxes in the inductor L1 serves as a means for applying current to a secondary winding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はスイッチング素子を
用いた電源装置に関するものであり、スイッチング損失
を低減して高効率電力変換を可能とする技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device using a switching element, and more particularly to a technique for reducing switching loss and enabling high-efficiency power conversion.

【0002】[0002]

【従来の技術】(従来例1)従来例の一例を図10に示
す。本例は米国特許4727308号に示されたもので
あり、バックコンバータのフライホイールダイオードを
補助スイッチ素子Q2に置き換えたものである。主スイ
ッチ素子Q1と補助スイッチ素子Q2は交互にON/O
FFを繰り返す。補助スイッチ素子Q2は、インダクタ
L1の電流の極性が反転した所定時間後に、オフする。
この逆極性電流によってインダクタL1に蓄えられたエ
ネルギーにより主スイッチ素子Q1がオンする際に、主
スイッチ素子Q1の両端電圧をゼロボルト化する。これ
により、主スイッチ素子Q1のスイッチング損失を抑制
できる。ただし、通常のバックコンバータに対して、ハ
イサイド駆動を必要とする主スイッチ素子Q1と同等レ
ベルの耐圧の補助スイッチ素子Q2が必要となる。
2. Description of the Related Art (Conventional Example 1) FIG. 10 shows an example of a conventional example. This example is shown in U.S. Pat. No. 4,727,308, in which a flywheel diode of a buck converter is replaced with an auxiliary switching element Q2. Main switch element Q1 and auxiliary switch element Q2 are alternately turned ON / O.
Repeat FF. The auxiliary switch element Q2 is turned off after a predetermined time when the polarity of the current of the inductor L1 is inverted.
When the main switch element Q1 is turned on by the energy stored in the inductor L1 due to the reverse polarity current, the voltage across the main switch element Q1 is reduced to zero volt. Thereby, the switching loss of main switching element Q1 can be suppressed. However, as compared with a normal buck converter, an auxiliary switch element Q2 having a breakdown voltage equivalent to that of the main switch element Q1 requiring high-side drive is required.

【0003】この従来例の動作波形を図11に示す。図
中、IL1はインダクタL1の電流、Vdsは主スイッ
チ素子Q1の両端電圧、Vn2はインダクタL1の2次
巻線の電圧、Iq1は主スイッチ素子Q1の電流、Iq
2は補助スイッチ素子Q2の電流、Vgs(q1)は主
スイッチ素子Q1の駆動信号、Vgs(q2)は補助ス
イッチ素子Q2の駆動信号である。
FIG. 11 shows an operation waveform of this conventional example. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, Vn2 is the voltage of the secondary winding of the inductor L1, Iq1 is the current of the main switch element Q1, Iq
2 is a current of the auxiliary switch element Q2, Vgs (q1) is a drive signal of the main switch element Q1, and Vgs (q2) is a drive signal of the auxiliary switch element Q2.

【0004】(従来例2)第2の従来例を図12に示
す。第1の従来例の補助スイッチ素子Q2を整流素子D
1に置き換え、通常のバックコンバータを構成してい
る。ただし、主スイッチ素子Q1の両端電圧をインダク
タL1の2次巻線n2を介して間接的に検出し、主スイ
ッチ素子Q1の両端電圧が最小近傍であるときに、主ス
イッチ素子Q1をオンすることで、ターンオン時のスイ
ッチング損失を低減している。各部の波形を図13に示
す。図中、IL1はインダクタL1の電流、Vdsは主
スイッチ素子Q1の両端電圧、Vn2はインダクタL1
の2次巻線の電圧、Vgsは主スイッチ素子Q1の駆動
信号である。
(Conventional Example 2) FIG. 12 shows a second conventional example. A rectifying element D
1 to form a normal buck converter. However, the voltage across the main switch element Q1 is indirectly detected via the secondary winding n2 of the inductor L1, and when the voltage across the main switch element Q1 is near the minimum, the main switch element Q1 is turned on. Thus, the switching loss at the time of turn-on is reduced. FIG. 13 shows the waveform of each part. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, and Vn2 is the inductor L1.
Is the drive signal for the main switch element Q1.

【0005】この従来例2では、主スイッチ素子Q1の
両端電圧がゼロ近傍に最も効率的に達するためには、入
力電圧Viと出力電圧Voの比が2:1となる必要があ
るため、入力電圧Viや出力電圧Voの変動によって、
効率が悪化する。出力電圧Voが低い時の各部の波形を
図14に示す。
In the prior art 2, the ratio between the input voltage Vi and the output voltage Vo must be 2: 1 in order for the voltage across the main switch element Q1 to reach the vicinity of zero most efficiently. By the fluctuation of the voltage Vi and the output voltage Vo,
Efficiency deteriorates. FIG. 14 shows the waveform of each part when the output voltage Vo is low.

【0006】(従来例3)第3の従来例を図15に示
す。本例は特願平11−212719号に示されたもの
であり、バックコンバータの前段にPFC機能としての
ブーストコンバータを設け、負荷電圧Voの変化に追従
して、ブーストコンバータの出力電圧(コンデンサEC
の電圧)が変化する。しかし、ブーストコンバータの出
力電圧に下限(ブーストコンバータの入力電圧Vi)が
あるため、バックコンバータの出力電圧Voが極端に低
い場合には、効率が悪化する。
(Conventional Example 3) FIG. 15 shows a third conventional example. This example is disclosed in Japanese Patent Application No. 11-212719, in which a boost converter as a PFC function is provided in a stage preceding the buck converter, and the output voltage of the boost converter (capacitor EC
Changes). However, since the output voltage of the boost converter has a lower limit (input voltage Vi of the boost converter), if the output voltage Vo of the buck converter is extremely low, the efficiency deteriorates.

【0007】(従来例4)第2の従来例を図16に示
す。本例は特願平11−117066号に示されたもの
であり、この例の場合、出力電圧Voが入力電圧Viの
1/2近傍に設定した補助電源電圧Esよりも高くなっ
た場合に、スイッチ素子Q1の両端電圧をゼロボルト化
する電流の増大を抑制するように作用する。図17
(A)と図17(B)は通常のバックコンバータの電流
ループである。図17(C)はゼロ電圧スイッチングの
ために必要な条件を発生するために、補助電源Es、ダ
イオードDs、インダクタL1、スイッチ素子Q1、主
電源Eのループで必要な電流を回生する共振ループを示
している。このことによって、電源電圧Vi、負荷電圧
Voの変化に対して、共振条件が変化せず、ゼロ電圧ス
イッチングの条件を確保している。
(Conventional Example 4) FIG. 16 shows a second conventional example. This example is disclosed in Japanese Patent Application No. 11-117066, and in this example, when the output voltage Vo becomes higher than the auxiliary power supply voltage Es set near 1/2 of the input voltage Vi, It works so as to suppress an increase in the current for making the voltage between both ends of the switch element Q1 zero volt. FIG.
17A and 17B are current loops of a normal buck converter. FIG. 17C shows a resonance loop that regenerates a necessary current in a loop of the auxiliary power supply Es, the diode Ds, the inductor L1, the switch element Q1, and the main power supply E in order to generate a necessary condition for zero voltage switching. Is shown. As a result, the resonance condition does not change with respect to changes in the power supply voltage Vi and the load voltage Vo, and the condition of zero voltage switching is secured.

【0008】この従来例の動作波形を図18に示す。図
中、IL1はインダクタL1の電流、Vdsは主スイッ
チ素子Q1の両端電圧、Vn2はインダクタL1の2次
巻線の電圧、Iq1は主スイッチ素子Q1の電流、Id
1はダイオードD1の電流、Id2はダイオードD2の
電流、Vgsは主スイッチ素子Q1の駆動信号である。
FIG. 18 shows an operation waveform of this conventional example. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, Vn2 is the voltage of the secondary winding of the inductor L1, Iq1 is the current of the main switch element Q1, and Id.
1 is a current of the diode D1, Id2 is a current of the diode D2, and Vgs is a drive signal of the main switch element Q1.

【0009】本例では、出力電圧Voが補助電圧Es以
上の領域ではゼロ電圧化のための共振条件を一定に保つ
ことができる。しかし、出力電圧Voが補助電源電圧E
s以下の領域で変化すると、ゼロ電圧化のための共振の
振幅が変化し、ゼロ電圧スイッチングの条件を確保でき
ない場合も有り得る。
In this embodiment, the resonance condition for zero voltage can be kept constant in a region where the output voltage Vo is equal to or higher than the auxiliary voltage Es. However, the output voltage Vo is lower than the auxiliary power supply voltage E.
If it changes in the region of s or less, the amplitude of resonance for zero voltage changes, and the condition of zero voltage switching may not be ensured in some cases.

【0010】[0010]

【発明が解決しようとする課題】上記各従来例において
は、負荷変動、電源電圧変動によって回路効率が低下す
る、もしくは、効率低下抑制のための対策回路の適用範
囲が部分的である、もしくは、効率低下抑制のための対
策回路が複雑化する、という問題点があった。
In each of the above-mentioned prior arts, the circuit efficiency is reduced due to load fluctuations and power supply voltage fluctuations, or the application range of a countermeasure circuit for suppressing the efficiency reduction is partial. There has been a problem that a countermeasure circuit for suppressing a decrease in efficiency is complicated.

【0011】本発明は、このような課題を解決しようと
するものであり、その目的とするところは、スイッチン
グ損失を低減して高効率の電力変換を可能とした電源装
置において、簡易な構成で負荷変動・電源電圧変動によ
る回路効率の低下を抑制することにある。
An object of the present invention is to solve such a problem, and an object of the present invention is to provide a power supply device capable of performing high-efficiency power conversion by reducing switching loss with a simple configuration. An object of the present invention is to suppress a decrease in circuit efficiency due to a load fluctuation and a power supply voltage fluctuation.

【0012】[0012]

【課題を解決するための手段】本発明の電源装置によれ
ば、上記の課題を解決するために、図1に示すように、
直流電源Eと負荷回路LOADとの間に少なくともイン
ダクタL1とスイッチ素子Q1と整流素子D1を有する
電力変換回路を備える電源装置において、少なくとも上
記インダクタL1に流れる電流が負荷回路LOADに正
方向の電流を生起する極性である期間を除く期間に、上
記インダクタL1を構成する磁路に、負荷回路LOAD
に負極性の電流を印加する極性のインダクタ電流が生起
する磁束と同一極性の磁束を生起せしむる手段を具備し
たことを特徴とするものである。
According to the power supply device of the present invention, in order to solve the above problems, as shown in FIG.
In a power supply device including at least a power conversion circuit having at least an inductor L1, a switching element Q1, and a rectifying element D1 between a DC power supply E and a load circuit LOAD, at least a current flowing through the inductor L1 causes a positive current to flow to the load circuit LOAD. During a period excluding the period in which the polarity occurs, the load circuit LOAD is applied to the magnetic path forming the inductor L1.
And a means for generating a magnetic flux having the same polarity as a magnetic flux generated by an inductor current having a polarity for applying a negative current to the magnetic field.

【0013】[0013]

【発明の実施の形態】(実施形態1)本発明の第1の実
施形態を図1に示す。以下、その回路構成について説明
する。入力直流電源Eの正極端子には負荷LOADの一
端が接続されている。負荷LOADの他端はインダクタ
L1の一端に接続されている。インダクタL1の他端は
ダイオードD1のアノードと主スイッチ素子Q1の一端
に接続されている。ダイオードD1のカソードは入力直
流電源Eの正極端子に接続されている。主スイッチ素子
Q1の他端は入力直流電源Eの負極端子に接続されてい
る。主スイッチ素子Q1の両端にはキャパシタC1が並
列接続されている。インダクタL1の2次巻線n2の一
端は接地されており、他端は抵抗R1を介して制御回路
CNT1に接続されている。制御回路CNT1から出力
される駆動信号は主スイッチ素子Q1に供給されてい
る。インダクタL1の2次巻線n2と抵抗R1の接続点
はダイオードD2のカソードに接続されている。ダイオ
ードD2のアノードは補助スイッチ素子Q2の一端に接
続されており、補助スイッチ素子Q2の他端は補助電圧
源E2の正極端子に接続されている。補助電圧源E2の
負極端子はグランドライン(入力直流電源Eの負極端
子)に接続されている。ダイオードD2と補助スイッチ
素子Q2及び補助電圧源E2により第2の制御回路CN
T2が構成されている。
(Embodiment 1) FIG. 1 shows a first embodiment of the present invention. Hereinafter, the circuit configuration will be described. One end of a load LOAD is connected to a positive terminal of the input DC power supply E. The other end of the load LOAD is connected to one end of the inductor L1. The other end of the inductor L1 is connected to the anode of the diode D1 and one end of the main switch element Q1. The cathode of the diode D1 is connected to the positive terminal of the input DC power supply E. The other end of the main switch element Q1 is connected to the negative terminal of the input DC power supply E. A capacitor C1 is connected in parallel to both ends of the main switch element Q1. One end of the secondary winding n2 of the inductor L1 is grounded, and the other end is connected to the control circuit CNT1 via the resistor R1. The drive signal output from the control circuit CNT1 is supplied to the main switch element Q1. The connection point between the secondary winding n2 of the inductor L1 and the resistor R1 is connected to the cathode of the diode D2. The anode of the diode D2 is connected to one end of the auxiliary switch element Q2, and the other end of the auxiliary switch element Q2 is connected to the positive terminal of the auxiliary voltage source E2. The negative terminal of the auxiliary voltage source E2 is connected to the ground line (the negative terminal of the input DC power supply E). A second control circuit CN includes a diode D2, an auxiliary switch element Q2, and an auxiliary voltage source E2.
T2 is configured.

【0014】本実施形態の動作波形を図2に示す。図
中、IL1はインダクタL1の電流、Vdsは主スイッ
チ素子Q1の両端電圧、Vn2はインダクタL1の2次
巻線n2の電圧、Iq1は主スイッチ素子Q1の電流、
Iq2は補助スイッチ素子Q2の電流、Vgs(q1)
は主スイッチ素子Q1の駆動信号、Vgs(q2)は補
助スイッチ素子Q2の駆動信号である。
FIG. 2 shows operation waveforms of the present embodiment. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, Vn2 is the voltage of the secondary winding n2 of the inductor L1, Iq1 is the current of the main switch element Q1,
Iq2 is the current of the auxiliary switch element Q2, Vgs (q1)
Is a drive signal of the main switch element Q1, and Vgs (q2) is a drive signal of the auxiliary switch element Q2.

【0015】制御回路CNT1は、インダクタL1の2
次巻線n2の電圧Vn2を検出することによって間接的
に主スイッチ素子Q1の両端電圧を検出している。主ス
イッチ素子Q1の両端電圧が最小化した時点で、主スイ
ッチ素子Q1をターンオンする。インダクタL1の2次
巻線n2の一端は制御回路CNT1のグランドに接続す
る。インダクタL1の2次巻線n2の他端は、上述のス
イッチングタイミング検出のための源信号として、抵抗
R1を介して制御回路CNT1に入力する。また、イン
ダクタL1の2次巻線n2の当該他端に対して、ダイオ
ードD2、補助スイッチ素子Q2を介して、補助電圧源
E2を接続する。このとき、補助電圧源E2の電圧は、
0ボルトを越え、かつ、バックコンバータの出力電圧V
oに上記インダクタL1の1次巻線n1に対する2次巻
線n2の巻数比を乗じた電圧(Vo・n2/n1)以下
の電圧となる関係を保つようにする。さらに、当該補助
電圧源E2を、制御回路CNT1の電源回路と兼用する
ように、2次巻線n2の巻数比を選択することで、より
簡易な構成とすることが可能である。補助スイッチ素子
Q2は主スイッチ素子Q1がオフした後、オンする。た
だし、第1のダイオードD1に電流が流れている期間
は、2次巻線n2の電圧が電圧源E2の電圧よりも高い
ため、第2のダイオードD2がオフして、2次巻線n2
に電流は流れない。インダクタL1の電流がゼロに戻る
と、2次巻線n2の両端電圧は減少を始める。補助電圧
源E2の電圧にまで到達すると、補助電圧源E2から、
補助スイッチ素子Q2、第2のダイオードD2を介して
2次巻線n2に電流が流れる。
The control circuit CNT1 is connected to the inductor L1.
By detecting the voltage Vn2 of the next winding n2, the voltage across the main switch element Q1 is indirectly detected. When the voltage across the main switch element Q1 is minimized, the main switch element Q1 is turned on. One end of the secondary winding n2 of the inductor L1 is connected to the ground of the control circuit CNT1. The other end of the secondary winding n2 of the inductor L1 is input to the control circuit CNT1 via the resistor R1 as a source signal for detecting the switching timing. The auxiliary voltage source E2 is connected to the other end of the secondary winding n2 of the inductor L1 via the diode D2 and the auxiliary switch element Q2. At this time, the voltage of the auxiliary voltage source E2 is
0 volts and the output voltage V of the buck converter
A relationship is maintained such that the voltage is equal to or less than a voltage (Von2 / n1) obtained by multiplying the number of turns of the secondary winding n2 with respect to the primary winding n1 of the inductor L1. Further, by selecting the turns ratio of the secondary winding n2 so that the auxiliary voltage source E2 also serves as the power supply circuit of the control circuit CNT1, a simpler configuration can be achieved. The auxiliary switch element Q2 turns on after the main switch element Q1 turns off. However, since the voltage of the secondary winding n2 is higher than the voltage of the voltage source E2 during the period when the current flows through the first diode D1, the second diode D2 turns off and the secondary winding n2
No current flows through When the current in the inductor L1 returns to zero, the voltage across the secondary winding n2 starts to decrease. When the voltage of the auxiliary voltage source E2 is reached, from the auxiliary voltage source E2,
A current flows through the secondary winding n2 via the auxiliary switch element Q2 and the second diode D2.

【0016】各部のエネルギーに着目して計算をする
と、 I=√(Vi・(Vi−2・Vo)・C/L) …(1) ただし、 Vi:入力電源Eの電圧 Vo:出力電圧 C:キャパシタC1と主スイッチ素子Q1の合成容量 L:インダクタL1のインダクタンス値
When the calculation is performed by focusing on the energy of each part, I = √ (Vi · (Vi−2 · Vo) · C / L) (1) where, Vi: voltage of input power supply E Vo: output voltage C : Combined capacitance of capacitor C1 and main switch element Q1 L: Inductance value of inductor L1

【0017】以上の電流を2次巻線n2に流すことで、
主スイッチ素子Q1の両端電圧をゼロボルトにすること
ができる。補助スイッチ素子Q2は、2次巻線n2の電
流検出手段が2次巻線電流が上式で与えられた電流以上
であることを検出するとオフする。この後、主スイッチ
素子Q1の両端電圧が所定値以下になると、制御回路C
NT1が主スイッチ素子Q1をターンオンする。
By passing the above current through the secondary winding n2,
The voltage across main switch element Q1 can be set to zero volts. The auxiliary switch element Q2 turns off when the current detecting means of the secondary winding n2 detects that the secondary winding current is equal to or greater than the current given by the above equation. Thereafter, when the voltage between both ends of the main switch element Q1 falls below a predetermined value, the control circuit C
NT1 turns on main switching element Q1.

【0018】本実施形態によれば、高耐圧の素子と駆動
回路が必要であった従来例1と同等の機能を、低耐圧の
素子で実現することができる。また、制御電源E2から
2次巻線n2に電流が流れる期間のスイッチング周期に
対する時比率は、きわめて短い。したがって、2次巻線
供給に関与する電流の平均値は微小なもので、従来例に
対して制御電源E2が極端に大型化することはない。ま
た、このとき、制御電源E2からインダクタL1の2次
巻線n2に供給したエネルギーは、オフ時に主スイッチ
素子Q1の出力容量に蓄積した電荷のエネルギーととも
に主電源Eに帰還される。すなわち、スイッチ出力容量
(Q1,C1)→インダクタL1の1次巻線n1→負荷
回路LOAD→主電源Eのループで、主電源にエネルギ
ーが帰還され、この帰還されたエネルギーは間接的に負
荷に対して供給されるため、原理的には全く損失を生じ
ない。
According to the present embodiment, a function equivalent to that of the prior art 1 requiring a high breakdown voltage element and a driving circuit can be realized by a low breakdown voltage element. The time ratio of the period during which the current flows from the control power supply E2 to the secondary winding n2 to the switching period is extremely short. Therefore, the average value of the currents involved in the secondary winding supply is very small, and the control power supply E2 does not become extremely large as compared with the conventional example. At this time, the energy supplied from the control power supply E2 to the secondary winding n2 of the inductor L1 is fed back to the main power supply E together with the energy of the electric charge accumulated in the output capacitance of the main switch element Q1 at the time of off. That is, the energy is fed back to the main power supply in the loop of the switch output capacitance (Q1, C1) → the primary winding n1 of the inductor L1 → the load circuit LOAD → the main power supply E, and the returned energy is indirectly applied to the load. In principle, there is no loss at all.

【0019】さらに、(1)式の値が負、すなわち、2
次巻線n2に電流を与えなくても、主スイッチ素子Q1
の両端電圧をゼロボルトにすることができる期間におい
て、補助スイッチ素子Q2の駆動信号を停止することに
より、主スイッチ素子Q1の両端電圧をゼロボルトにす
ることができ、従来と全く同様の動作となる。当該動作
時に、補助スイッチ素子Q2とダイオードD2は、2次
巻線n2に対して開放となるため、主回路の動作には全
く影響を与えない。
Further, the value of the equation (1) is negative, that is, 2
Even if no current is applied to the next winding n2, the main switching element Q1
By stopping the drive signal of the auxiliary switch element Q2 during the period in which the voltage across the terminal can be reduced to zero volt, the voltage across the main switch element Q1 can be reduced to zero volt, and the operation becomes exactly the same as the conventional operation. During this operation, the auxiliary switching element Q2 and the diode D2 are open to the secondary winding n2, and thus have no effect on the operation of the main circuit.

【0020】(実施形態2)本発明の第2の実施形態を
図3に示す。以下、その回路構成について説明する。入
力直流電源Eの正極端子にはインダクタL1の一端が接
続されている。インダクタL1の他端は主スイッチ素子
Q1の一端に接続されると共にダイオードD1のアノー
ドに接続されている。ダイオードD1のカソードは負荷
LOADの一端に接続されている。負荷LOADの他端
及び主スイッチ素子Q1の他端は入力直流電源Eの負極
端子に接続されている。主スイッチ素子Q1の両端には
キャパシタC1が並列接続されている。インダクタL1
の2次巻線n2の一端は接地されており、他端は抵抗R
1を介して制御回路CNT1に接続されている。制御回
路CNT1から出力される駆動信号は主スイッチ素子Q
1に供給されている。インダクタL1の2次巻線n2と
抵抗R1の接続点はダイオードD2のカソードに接続さ
れている。ダイオードD2のアノードは補助スイッチ素
子Q2の一端に接続されており、補助スイッチ素子Q2
の他端は補助電圧源E2の正極端子に接続されている。
補助電圧源E2の負極端子はグランドライン(入力直流
電源Eの負極端子)に接続されている。ダイオードD2
と補助スイッチ素子Q2及び補助電圧源E2により第2
の制御回路CNT2が構成されている。
(Embodiment 2) FIG. 3 shows a second embodiment of the present invention. Hereinafter, the circuit configuration will be described. One end of an inductor L1 is connected to a positive terminal of the input DC power supply E. The other end of the inductor L1 is connected to one end of the main switch element Q1 and to the anode of the diode D1. The cathode of the diode D1 is connected to one end of the load LOAD. The other end of the load LOAD and the other end of the main switch element Q1 are connected to the negative terminal of the input DC power supply E. A capacitor C1 is connected in parallel to both ends of the main switch element Q1. Inductor L1
Of the secondary winding n2 is grounded, and the other end is connected to a resistor R2.
1 is connected to the control circuit CNT1. The drive signal output from the control circuit CNT1 is the main switch element Q
1 is supplied. The connection point between the secondary winding n2 of the inductor L1 and the resistor R1 is connected to the cathode of the diode D2. The anode of the diode D2 is connected to one end of the auxiliary switch element Q2.
Is connected to the positive terminal of the auxiliary voltage source E2.
The negative terminal of the auxiliary voltage source E2 is connected to the ground line (the negative terminal of the input DC power supply E). Diode D2
And the auxiliary switch element Q2 and the auxiliary voltage source E2
Of the control circuit CNT2.

【0021】本実施形態の動作波形を図4に示す。図
中、IL1はインダクタL1の電流、Vdsは主スイッ
チ素子Q1の両端電圧、Vn2はインダクタL1の2次
巻線n2の電圧、Iq1は主スイッチ素子Q1の電流、
Iq2は補助スイッチ素子Q2の電流、Vgs(q1)
は主スイッチ素子Q1の駆動信号、Vgs(q2)は補
助スイッチ素子Q2の駆動信号である。
FIG. 4 shows operation waveforms of the present embodiment. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, Vn2 is the voltage of the secondary winding n2 of the inductor L1, Iq1 is the current of the main switch element Q1,
Iq2 is the current of the auxiliary switch element Q2, Vgs (q1)
Is a drive signal of the main switch element Q1, and Vgs (q2) is a drive signal of the auxiliary switch element Q2.

【0022】本実施形態はブーストコンバータ構成につ
いて本発明を適用したものである。ただし、補助電圧源
E2の電圧は、0ボルトを越え、かつ、バックコンバー
タの出力電圧Voと入力電圧Viの差に上記インダクタ
L1の1次巻線n1に対する2次巻線n2の巻数比を乗
じた電圧(Vo−Vi)・(n2/n1)以下の電圧に
設定する。本実施形態によれば、ブーストコンバータ構
成において、第1の実施形態と同様の効果を得ることが
できる。
In this embodiment, the present invention is applied to a boost converter configuration. However, the voltage of the auxiliary voltage source E2 exceeds 0 volt, and the difference between the output voltage Vo and the input voltage Vi of the buck converter is multiplied by the turns ratio of the secondary winding n2 to the primary winding n1 of the inductor L1. (Vo−Vi) · (n2 / n1) or less. According to the present embodiment, the same effect as in the first embodiment can be obtained in the boost converter configuration.

【0023】(実施形態3)本発明の第3の実施形態を
図5に示す。以下、その回路構成について説明する。入
力直流電源Eの正極端子にはインダクタL1の一端と負
荷LOADの一端が接続されている。インダクタL1の
他端は主スイッチ素子Q1の一端とダイオードD1のア
ノードに接続されている。ダイオードD1のカソードは
負荷LOADの他端に接続されている。主スイッチ素子
Q1の他端は入力直流電源Eの負極端子に接続されてい
る。主スイッチ素子Q1の両端にはキャパシタC1が並
列接続されている。インダクタL1の2次巻線n2の一
端は接地されており、他端は抵抗R1を介して制御回路
CNT1に接続されている。制御回路CNT1から出力
される駆動信号は主スイッチ素子Q1に供給されてい
る。インダクタL1の2次巻線n2と抵抗R1の接続点
はダイオードD2のカソードに接続されている。ダイオ
ードD2のアノードは補助スイッチ素子Q2の一端に接
続されており、補助スイッチ素子Q2の他端は補助電圧
源E2の正極端子に接続されている。補助電圧源E2の
負極端子はグランドライン(入力直流電源Eの負極端
子)に接続されている。ダイオードD2と補助スイッチ
素子Q2及び補助電圧源E2により第2の制御回路CN
T2が構成されている。
(Embodiment 3) FIG. 5 shows a third embodiment of the present invention. Hereinafter, the circuit configuration will be described. One end of an inductor L1 and one end of a load LOAD are connected to a positive terminal of the input DC power supply E. The other end of the inductor L1 is connected to one end of the main switch element Q1 and the anode of the diode D1. The cathode of the diode D1 is connected to the other end of the load LOAD. The other end of the main switch element Q1 is connected to the negative terminal of the input DC power supply E. A capacitor C1 is connected in parallel to both ends of the main switch element Q1. One end of the secondary winding n2 of the inductor L1 is grounded, and the other end is connected to the control circuit CNT1 via the resistor R1. The drive signal output from the control circuit CNT1 is supplied to the main switch element Q1. The connection point between the secondary winding n2 of the inductor L1 and the resistor R1 is connected to the cathode of the diode D2. The anode of the diode D2 is connected to one end of the auxiliary switch element Q2, and the other end of the auxiliary switch element Q2 is connected to the positive terminal of the auxiliary voltage source E2. The negative terminal of the auxiliary voltage source E2 is connected to the ground line (the negative terminal of the input DC power supply E). A second control circuit CN includes a diode D2, an auxiliary switch element Q2, and an auxiliary voltage source E2.
T2 is configured.

【0024】本実施形態の動作波形を図6に示す。図
中、IL1はインダクタL1の電流、Vdsは主スイッ
チ素子Q1の両端電圧、Vn2はインダクタL1の2次
巻線n2の電圧、Iq1は主スイッチ素子Q1の電流、
Iq2は補助スイッチ素子Q2の電流、Vgs(q1)
は主スイッチ素子Q1の駆動信号、Vgs(q2)は補
助スイッチ素子Q2の駆動信号である。
FIG. 6 shows operation waveforms of the present embodiment. In the figure, IL1 is the current of the inductor L1, Vds is the voltage across the main switch element Q1, Vn2 is the voltage of the secondary winding n2 of the inductor L1, Iq1 is the current of the main switch element Q1,
Iq2 is the current of the auxiliary switch element Q2, Vgs (q1)
Is a drive signal of the main switch element Q1, and Vgs (q2) is a drive signal of the auxiliary switch element Q2.

【0025】本実施形態はバックブーストコンバータ構
成について本発明を適用したものであり、バックブース
トコンバータ構成において、第1の実施形態と同様の効
果を得ることができる。
In the present embodiment, the present invention is applied to a buck-boost converter configuration, and the same effect as in the first embodiment can be obtained in the buck-boost converter configuration.

【0026】(実施形態4)本発明の第4の実施形態を
図7に示す。本実施形態は、図1に示した第1の実施形
態において、主スイッチ素子Q1と並列に接続されたキ
ャパシタC1と直列にスイッチ素子Q3を接続し、か
つ、上記コンバータの動作モード検出手段CNT3を具
備する。動作モード検出手段CNT3は、主スイッチ素
子Q1がオンした直後の電流を検出し、その検出された
値が所定値以上のときには、連続電流モードとみなす。
それ以外の場合は、非連続電流モードとみなす。連続電
流モードの場合、スイッチ素子Q3をオフする。非連続
電流モードの場合、スイッチ素子Q3をオンする。
(Embodiment 4) FIG. 7 shows a fourth embodiment of the present invention. This embodiment is different from the first embodiment shown in FIG. 1 in that the switch element Q3 is connected in series with the capacitor C1 connected in parallel with the main switch element Q1, and the operation mode detecting means CNT3 of the converter is connected to the main switch element Q1. Have. The operation mode detecting means CNT3 detects a current immediately after the main switch element Q1 is turned on, and when the detected value is equal to or more than a predetermined value, it is regarded as a continuous current mode.
Otherwise, it is assumed to be in discontinuous current mode. In the case of the continuous current mode, the switching element Q3 is turned off. In the case of the discontinuous current mode, the switching element Q3 is turned on.

【0027】本実施形態の構成によれば、非連続電流モ
ードの場合には、キャパシタC1とインダクタL1との
共振により、ターンオン時の主スイッチ素子Q1の両端
電圧を低減する。連続電流モードの場合には、インダク
タL1の電流が常に正方向に流れる。したがって、非連
続電流モードの場合のように、逆方向の電流により主ス
イッチ素子Q1の両端電圧を低減する手段を用いること
ができない。この主スイッチ素子Q1のオフ期間に両端
に接続したキャパシタC1に蓄積された電荷は、主スイ
ッチ素子Q1をオンするときに、主スイッチ素子Q1で
短絡するため、スイッチング損失が増大する。そこで、
連続電流モードの場合には、主スイッチ素子Q3をオフ
することで、キャパシタC1の電荷を短絡することを防
止し、スイッチング損失を抑制することができる。
According to the configuration of the present embodiment, in the discontinuous current mode, the voltage between both ends of the main switch element Q1 at the time of turn-on is reduced by the resonance between the capacitor C1 and the inductor L1. In the case of the continuous current mode, the current of the inductor L1 always flows in the positive direction. Therefore, as in the case of the discontinuous current mode, it is not possible to use a means for reducing the voltage across the main switch element Q1 by the current in the reverse direction. The charge stored in the capacitor C1 connected to both ends during the off period of the main switch element Q1 is short-circuited by the main switch element Q1 when the main switch element Q1 is turned on, so that switching loss increases. Therefore,
In the case of the continuous current mode, by turning off the main switching element Q3, it is possible to prevent the charge of the capacitor C1 from being short-circuited and to suppress the switching loss.

【0028】(実施形態5)本発明の第5の実施形態を
図8に示す。本実施形態は、図1に示した第1の実施形
態において、主スイッチ素子Q1及びキャパシタC1と
並列に、キャパシタC4とスイッチ素子Q4の直列回路
を接続し、かつ、出力電流を直接/間接に検出する手段
CNT4を具備する。出力電流手段CNT4により、出
力電流が所定値以上であることを検出した場合、スイッ
チ素子Q4をオンし、かつ、補助スイッチ素子Q2のオ
ン期間を長くする。
(Embodiment 5) FIG. 8 shows a fifth embodiment of the present invention. This embodiment is different from the first embodiment shown in FIG. 1 in that a series circuit of a capacitor C4 and a switch element Q4 is connected in parallel with the main switch element Q1 and the capacitor C1, and the output current is directly / indirectly changed. It has means for detecting CNT4. When the output current means CNT4 detects that the output current is equal to or more than a predetermined value, the switch element Q4 is turned on and the on-period of the auxiliary switch element Q2 is lengthened.

【0029】出力電力が大きい場合、スイッチング損失
全体に占めるターンオフスイッチング損失の比率が大き
くなる。このため、本方式では、出力電力が増大するに
つれて、従来型バックコンバータに対する効率改善効果
が薄れる。ターンオフスイッチング損失を抑制するため
には主スイッチ素子Q1と並列に接続したキャパシタC
1の容量が増大した方がよい。ターンオフ時のドレイン
電圧の立ち上がりが穏やかになり、ドレイン電流の立ち
下がりが急峻になるためである。しかし、単にキャパシ
タC1の容量を増大すると、キャパシタC1とインダク
タL1の共振周波数が低下するため、共振電流により主
スイッチ素子Q1の両端電圧をゼロボルト化するために
要する時間が長くなる。このことは、インダクタL1に
正方向の電流が流れている時間の時比率が短くなること
を意味する。したがって、同一の出力を得るためには、
インダクタL1のピーク電流を増大させる必要がある。
これは、抑制したターンオフスイッチング損失を相殺す
るようなインダクタ等の新たな損失増大を招く可能性が
ある。そこで、補助スイッチ素子Q2のオン期間を長く
することで、インダクタL1に負方向の電流を生起する
エネルギーを増大し、主スイッチ素子Q1の両端電圧が
ゼロボルトに到達するまでの時間を短縮することができ
る。以上の動作により、出力電流の変動に対して、効率
改善効果の変化の少ない電力変換装置を実現できる。
When the output power is large, the ratio of the turn-off switching loss to the total switching loss becomes large. For this reason, in this method, as the output power increases, the effect of improving the efficiency of the conventional buck converter diminishes. In order to suppress the turn-off switching loss, a capacitor C connected in parallel with the main switch element Q1 is used.
It is better to increase the capacity of 1. This is because the rise of the drain voltage at the time of turn-off becomes gentle, and the fall of the drain current becomes sharp. However, if the capacitance of the capacitor C1 is simply increased, the resonance frequency of the capacitor C1 and the inductor L1 decreases, and the time required to reduce the voltage across the main switch element Q1 to zero volt by the resonance current becomes longer. This means that the time ratio of the time during which the current flows in the inductor L1 in the positive direction becomes shorter. Therefore, to get the same output,
It is necessary to increase the peak current of the inductor L1.
This can lead to new losses, such as inductors, that offset the suppressed turn-off switching loss. Therefore, by increasing the on-period of the auxiliary switching element Q2, it is possible to increase the energy for generating a negative current in the inductor L1, and to shorten the time until the voltage across the main switching element Q1 reaches zero volt. it can. By the above operation, it is possible to realize a power converter in which the efficiency improvement effect is less changed with respect to the output current fluctuation.

【0030】(実施形態6)本発明の第6の実施形態を
図9に示す。以下、その回路構成について説明する。交
流電源ACには力率改善回路PFCが接続されており、
その出力には平滑コンデンサECが接続されている。力
率改善回路PFCは昇圧チョッパ回路等よりなり、交流
電源ACを整流・平滑して昇圧された直流電圧を得ると
共に、入力電流高調波歪みを低減する機能を有する。平
滑コンデンサECの正極端子には負荷LOADの一端が
接続されている。負荷LOADは、放電灯LAMPとイ
ンダクタLfの直列回路とコンデンサCfの並列回路を
含んで構成されており、インダクタLfとコンデンサC
fはローパスフィルタ回路を構成している。負荷LOA
Dの他端はインダクタL1の一端に接続されている。イ
ンダクタL1の他端はダイオードD1のアノードと主ス
イッチ素子Q1の一端に接続されている。ダイオードD
1のカソードは平滑コンデンサECの正極端子に接続さ
れている。主スイッチ素子Q1の他端は平滑コンデンサ
ECの負極端子に接続されている。主スイッチ素子Q1
の両端にはキャパシタC1とスイッチ素子Q3の直列回
路が並列接続されている。インダクタL1の2次巻線n
2の一端は接地されており、他端は抵抗R1を介して制
御回路CNT1に接続されている。制御回路CNT1か
ら出力される駆動信号は主スイッチ素子Q1に供給され
ている。インダクタL1の2次巻線n2と抵抗R1の接
続点はダイオードD2のカソードに接続されている。ダ
イオードD2のアノードは補助スイッチ素子Q2の一端
に接続されており、補助スイッチ素子Q2の他端は補助
電圧源E2の正極端子に接続されている。補助電圧源E
2の負極端子はグランドライン(平滑コンデンサECの
負極端子)に接続されている。ダイオードD2と補助ス
イッチ素子Q2及び補助電圧源E2により第2の制御回
路CNT2が構成されている。主スイッチ素子Q1と並
列に接続されたキャパシタC1と直列に接続されたスイ
ッチ素子Q3は、上記コンバータの動作モード検出手段
CNT3の出力によりオンまたはオフに制御される。動
作モード検出手段CNT3は、主スイッチ素子Q1がオ
ンした直後の電流を検出し、その検出された値が所定値
以上のときには、連続電流モードとみなす。それ以外の
場合は、非連続電流モードとみなす。連続電流モードの
場合、スイッチ素子Q3をオフする。非連続電流モード
の場合、スイッチ素子Q3をオンする。
(Embodiment 6) FIG. 9 shows a sixth embodiment of the present invention. Hereinafter, the circuit configuration will be described. A power factor correction circuit PFC is connected to the AC power supply AC.
The output is connected to a smoothing capacitor EC. The power factor improvement circuit PFC includes a boost chopper circuit and the like, and has a function of rectifying and smoothing the AC power supply AC to obtain a boosted DC voltage, and reducing input current harmonic distortion. One end of a load LOAD is connected to a positive terminal of the smoothing capacitor EC. The load LOAD includes a series circuit of a discharge lamp LAMP and an inductor Lf and a parallel circuit of a capacitor Cf.
f constitutes a low-pass filter circuit. Load LOA
The other end of D is connected to one end of inductor L1. The other end of the inductor L1 is connected to the anode of the diode D1 and one end of the main switch element Q1. Diode D
One cathode is connected to the positive terminal of the smoothing capacitor EC. The other end of the main switch element Q1 is connected to the negative terminal of the smoothing capacitor EC. Main switch element Q1
, A series circuit of a capacitor C1 and a switch element Q3 is connected in parallel. Secondary winding n of inductor L1
One end of 2 is grounded, and the other end is connected to a control circuit CNT1 via a resistor R1. The drive signal output from the control circuit CNT1 is supplied to the main switch element Q1. The connection point between the secondary winding n2 of the inductor L1 and the resistor R1 is connected to the cathode of the diode D2. The anode of the diode D2 is connected to one end of the auxiliary switching element Q2, and the other end of the auxiliary switching element Q2 is connected to the positive terminal of the auxiliary voltage source E2. Auxiliary voltage source E
The negative electrode terminal 2 is connected to a ground line (a negative electrode terminal of the smoothing capacitor EC). A second control circuit CNT2 is constituted by the diode D2, the auxiliary switch element Q2, and the auxiliary voltage source E2. The switching element Q3 connected in series with the capacitor C1 connected in parallel with the main switching element Q1 is controlled to be turned on or off by the output of the operation mode detecting means CNT3 of the converter. The operation mode detecting means CNT3 detects a current immediately after the main switch element Q1 is turned on, and when the detected value is equal to or more than a predetermined value, it is regarded as a continuous current mode. Otherwise, it is assumed to be in discontinuous current mode. In the case of the continuous current mode, the switching element Q3 is turned off. In the case of the discontinuous current mode, the switching element Q3 is turned on.

【0031】本実施形態は、力率改善回路PFCとバッ
クコンバータと負荷としての放電灯の組み合わせとなっ
ており、特に、始動過程において、負荷が低インピーダ
ンスとなる高輝度放電灯の点灯装置として好ましい形態
である。
This embodiment is a combination of a power factor correction circuit PFC, a buck converter, and a discharge lamp as a load, and is particularly preferable as a lighting device for a high-intensity discharge lamp in which the load has a low impedance in the starting process. It is a form.

【0032】[0032]

【発明の効果】本発明によれば、直流電源と負荷回路と
の間に少なくともインダクタとスイッチ素子と整流素子
を有する電力変換回路を備える電源装置において、少な
くとも上記インダクタに流れる電流が負荷回路に正方向
の電流を生起する極性である期間を除く期間に、上記イ
ンダクタを構成する磁路に、負荷回路に負極性の電流を
印加する極性のインダクタ電流が生起する磁束と同一極
性の磁束を生起せしむる手段を具備したことにより、簡
易な構成でありながら、高効率のスイッチング電源にお
ける負荷変動、電源電圧変動による効率変化を抑制でき
る効果を奏する。
According to the present invention, in a power supply apparatus including at least a power conversion circuit having at least an inductor, a switch element, and a rectifying element between a DC power supply and a load circuit, at least a current flowing through the inductor is positive in the load circuit. A magnetic flux having the same polarity as a magnetic flux generated by an inductor current having a polarity for applying a negative current to a load circuit is generated in a magnetic path constituting the inductor during a period excluding a period having a polarity that generates a current in a direction. The provision of the squeezing means has an effect of suppressing a change in efficiency due to a load change and a power supply voltage change in a high-efficiency switching power supply with a simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1の実施形態の動作波形図である。FIG. 2 is an operation waveform diagram according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態の回路図である。FIG. 3 is a circuit diagram according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態の動作波形図である。FIG. 4 is an operation waveform diagram according to the second embodiment of the present invention.

【図5】本発明の第3の実施形態の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.

【図6】本発明の第3の実施形態の動作波形図である。FIG. 6 is an operation waveform diagram according to the third embodiment of the present invention.

【図7】本発明の第4の実施形態の回路図である。FIG. 7 is a circuit diagram of a fourth embodiment of the present invention.

【図8】本発明の第5の実施形態の回路図である。FIG. 8 is a circuit diagram according to a fifth embodiment of the present invention.

【図9】本発明の第6の実施形態の回路図である。FIG. 9 is a circuit diagram of a sixth embodiment of the present invention.

【図10】従来例1の回路図である。FIG. 10 is a circuit diagram of Conventional Example 1.

【図11】従来例1の動作波形図である。FIG. 11 is an operation waveform diagram of Conventional Example 1.

【図12】従来例2の回路図である。FIG. 12 is a circuit diagram of a second conventional example.

【図13】従来例2の動作波形図である。FIG. 13 is an operation waveform diagram of Conventional Example 2.

【図14】従来例2の出力電圧が低い場合の動作波形図
である。
FIG. 14 is an operation waveform diagram of the conventional example 2 when the output voltage is low.

【図15】従来例3の回路図である。FIG. 15 is a circuit diagram of a third conventional example.

【図16】従来例4の回路図である。FIG. 16 is a circuit diagram of a fourth conventional example.

【図17】従来例4の電流経路を示す回路図である。FIG. 17 is a circuit diagram showing a current path of Conventional Example 4.

【図18】従来例4の動作波形図である。FIG. 18 is an operation waveform diagram of Conventional Example 4.

【符号の説明】[Explanation of symbols]

E 入力電源 Vi 入力電圧 Vo 出力電圧 Q1 主スイッチ素子 D1 ダイオード L1 インダクタ C1 キャパシタ Q2 補助スイッチ素子 E2 補助電源 D2 ダイオード E input power supply Vi input voltage Vo output voltage Q1 main switch element D1 diode L1 inductor C1 capacitor Q2 auxiliary switch element E2 auxiliary power supply D2 diode

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 直流電源と負荷回路との間に少なくと
もインダクタとスイッチ素子と整流素子を有する電力変
換回路を備える電源装置において、少なくとも上記イン
ダクタに流れる電流が負荷回路に正方向の電流を生起す
る極性である期間を除く期間に、上記インダクタを構成
する磁路に、負荷回路に負極性の電流を印加する極性の
インダクタ電流が生起する磁束と同一極性の磁束を生起
せしむる手段を具備したことを特徴とする電源装置。
1. A power supply apparatus comprising a power conversion circuit having at least an inductor, a switch element, and a rectifier element between a DC power supply and a load circuit, wherein at least a current flowing through the inductor generates a positive current in the load circuit. In a period excluding the period of the polarity, the magnetic path constituting the inductor is provided with means for generating a magnetic flux having the same polarity as the magnetic flux generated by the inductor current of the polarity for applying the negative current to the load circuit. A power supply device, characterized in that:
【請求項2】 上記電力変換回路の構成がバックコン
バータであることを特徴とする請求項1記載の電源装
置。
2. The power supply device according to claim 1, wherein the configuration of the power conversion circuit is a buck converter.
【請求項3】 上記インダクタへの磁束生起手段が上
記インダクタに設けた2次巻線に対する電流印加手段で
あることを特徴とする請求項1または2記載の電源装
置。
3. The power supply device according to claim 1, wherein the magnetic flux generating means for the inductor is a current applying means for a secondary winding provided on the inductor.
【請求項4】 上記電流印加手段は、上記インダクタ
の2次巻線に対して補助スイッチ素子を介して接続さ
れ、0ボルトを越え、かつ、バックコンバータの出力電
圧に上記インダクタの1次巻線に対する2次巻線の巻数
比を乗じた電圧以下に設定された補助電圧源であること
を特徴とする請求項3記載の電源装置。
4. The current application means is connected to a secondary winding of the inductor via an auxiliary switching element, and is connected to a primary winding of the inductor exceeding 0 volts and an output voltage of a buck converter. 4. The power supply device according to claim 3, wherein the auxiliary voltage source is set to a voltage equal to or less than a voltage obtained by multiplying a turn ratio of a secondary winding with respect to the auxiliary voltage source.
【請求項5】 上記電力変換回路の構成がブーストコ
ンバータであり、上記インダクタの2次巻線に対して補
助スイッチ素子を介して接続された補助電圧源を有する
ことを特徴とする請求項1記載の電源装置。
5. The power conversion circuit according to claim 1, wherein the power conversion circuit is a boost converter, and has an auxiliary voltage source connected to a secondary winding of the inductor via an auxiliary switch element. Power supply.
【請求項6】 請求項5の補助電圧源は、0ボルトを
越え、かつ、ブーストコンバータの出力電圧と入力電圧
の差に上記インダクタの1次巻線に対する2次巻線の巻
数比を乗じた電圧以下に設定したことを特徴とする電源
装置。
6. The auxiliary voltage source of claim 5, wherein the difference between the output voltage and the input voltage of the boost converter exceeds 0 volts and the ratio of the number of turns of the secondary winding to the primary winding of the inductor is multiplied. A power supply characterized by being set to a voltage or lower.
【請求項7】 上記電力変換回路の構成がバックブー
ストコンバータであり、上記インダクタの2次巻線に対
して補助スイッチ素子を介して接続された補助電圧源を
有することを特徴とする請求項1記載の電源装置。
7. The power conversion circuit according to claim 1, wherein the configuration of the power conversion circuit is a buck-boost converter, and further includes an auxiliary voltage source connected to a secondary winding of the inductor via an auxiliary switch element. The power supply as described.
【請求項8】 請求項7の補助電圧源は、0ボルトを
越え、かつ、バックブーストコンバータの出力電圧に上
記インダクタの1次巻線に対する2次巻線の巻数比を乗
じた電圧以下に設定したことを特徴とする電源装置。
8. The auxiliary voltage source according to claim 7, wherein the auxiliary voltage source is set to a voltage exceeding 0 volt and a voltage obtained by multiplying an output voltage of the buck-boost converter by a turns ratio of a secondary winding to a primary winding of the inductor. A power supply device characterized in that:
【請求項9】 上記電力変換回路のスイッチ素子は、
上記インダクタの2次巻線の両端電圧に基づいて制御回
路で発生する駆動信号によって駆動されることを特徴と
する請求項1ないし8のいずれかに記載の電源装置。
9. The switch element of the power conversion circuit,
9. The power supply device according to claim 1, wherein the power supply device is driven by a drive signal generated in a control circuit based on a voltage between both ends of a secondary winding of the inductor.
【請求項10】 上記電力変換回路の動作モードを検
出する手段を有し、動作モードが連続電流モードの場合
には、上記電力変換回路のスイッチ素子の両端の容量を
低減する手段を備えることを特徴とする請求項1ないし
9のいずれかに記載の電源装置。
10. A power conversion circuit comprising: means for detecting an operation mode of the power conversion circuit; and when the operation mode is a continuous current mode, means for reducing capacitance at both ends of a switch element of the power conversion circuit. The power supply device according to any one of claims 1 to 9, wherein:
【請求項11】 上記電力変換回路の出力電流を検出
する手段を有し、出力電流が所定値以上であることを検
出した場合には、上記電力変換回路のスイッチ素子の両
端の容量を増大せしめると共に、上記補助スイッチ素子
のオン期間を長くすることを特徴とする請求項4、5ま
たは7のいずれかに記載の電源装置。
11. A power conversion circuit comprising means for detecting an output current of the power conversion circuit, and when it is detected that the output current is equal to or more than a predetermined value, the capacitance at both ends of the switch element of the power conversion circuit is increased. 8. The power supply device according to claim 4, wherein an on-period of said auxiliary switch element is extended.
【請求項12】 上記負荷回路が少なくとも放電灯を
有して成ることを特徴とする請求項1ないし11のいず
れかに記載の電源装置。
12. The power supply device according to claim 1, wherein the load circuit has at least a discharge lamp.
【請求項13】 交流電源を整流平滑する直流電源回
路と、少なくとも放電灯を有して成る負荷回路との間
に、少なくともインダクタと主スイッチ素子と整流素子
を有するバックコンバータ構成の電力変換回路を備える
電源装置において、コンバータを構成するインダクタに
設けた2次巻線に補助スイッチ素子を介して補助電圧源
を接続して成り、少なくともコンバータを構成する主ス
イッチ素子のオフ期間に補助スイッチ素子をオンし、少
なくともコンバータを構成する主スイッチ素子の両端電
圧が補助スイッチ素子のオン時よりも低下した状態で主
スイッチ素子をターンオンすることを特徴とする電源装
置。
13. A buck converter power conversion circuit having at least an inductor, a main switch element and a rectifier element is provided between a DC power supply circuit for rectifying and smoothing an AC power supply and a load circuit having at least a discharge lamp. In the power supply device, an auxiliary voltage source is connected to a secondary winding provided in an inductor forming the converter via an auxiliary switching element, and the auxiliary switching element is turned on at least during an off period of the main switching element forming the converter. A power supply device, wherein the main switch element is turned on at least in a state where the voltage between both ends of the main switch element constituting the converter is lower than when the auxiliary switch element is turned on.
JP2000197176A 2000-06-29 2000-06-29 Power supply apparatus Pending JP2002017082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197176A JP2002017082A (en) 2000-06-29 2000-06-29 Power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197176A JP2002017082A (en) 2000-06-29 2000-06-29 Power supply apparatus

Publications (1)

Publication Number Publication Date
JP2002017082A true JP2002017082A (en) 2002-01-18

Family

ID=18695540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197176A Pending JP2002017082A (en) 2000-06-29 2000-06-29 Power supply apparatus

Country Status (1)

Country Link
JP (1) JP2002017082A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124612A (en) * 2008-11-20 2010-06-03 Daihen Corp Power converter and control method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124612A (en) * 2008-11-20 2010-06-03 Daihen Corp Power converter and control method therefor

Similar Documents

Publication Publication Date Title
US6483721B2 (en) Resonant power converter
US6396717B2 (en) Switching power supply having an improved power factor by voltage feedback
US7242595B2 (en) Switching power supply circuit
JP3475943B2 (en) Switching power supply
US7113411B2 (en) Switching power supply
JPH11235054A (en) Electronic ballast circuit
KR20030052989A (en) Switching power supply
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
JP3654089B2 (en) Power supply
JP3221185B2 (en) Switching power supply
JP3528920B2 (en) Switching power supply
JP3528921B2 (en) Switching power supply
JP2004242491A (en) Switching power supply circuit
JP2001190072A (en) Switching power source
JPH05176532A (en) Power circuit
JP2001309646A (en) Switching power unit
JP6458235B2 (en) Switching power supply
JP4649729B2 (en) Power supply device and discharge lamp lighting device
JP6829220B2 (en) Switching power supply and its control method
JP2002017082A (en) Power supply apparatus
JPH08168244A (en) Switching power unit
JP3480283B2 (en) Power supply
JP4289000B2 (en) Power factor correction circuit
JP2000197351A (en) Power supply having improved power factor
JP2004153990A (en) Power factor improving converter