JP2002010140A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2002010140A JP2002010140A JP2000183310A JP2000183310A JP2002010140A JP 2002010140 A JP2002010140 A JP 2002010140A JP 2000183310 A JP2000183310 A JP 2000183310A JP 2000183310 A JP2000183310 A JP 2000183310A JP 2002010140 A JP2002010140 A JP 2002010140A
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- pixels
- addition
- image
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータにおけるクリップによる画
質劣化を防止しながら、アナログ加算方式の画素情報加
算による感度向上撮影を可能にする。 【解決手段】 被写体像を撮影するデジタルスチルカメ
ラにおいて、インターライン型電荷転送路を有したＣＣ
Ｄ撮像素子１０５と、この撮像素子１０５を駆動して画
素電荷の読み出しを行い、且つ該素子内で水平２画素，
垂直２画素の４画素電荷を加算しつつ読み出し可能なＣ
ＣＤドライバ１０６と、撮像素子１０５から読み出した
画像信号をＡ／Ｄコンバータにより量子化するプリプロ
セス回路１０７と、ＣＣＤドライバ１０６が実行する加
算読み出しの加算数に対応して、Ａ／Ｄコンバータにお
ける量子化最大レベルを可変設定する量子化レベル設定
機構とを具備してなる。
質劣化を防止しながら、アナログ加算方式の画素情報加
算による感度向上撮影を可能にする。 【解決手段】 被写体像を撮影するデジタルスチルカメ
ラにおいて、インターライン型電荷転送路を有したＣＣ
Ｄ撮像素子１０５と、この撮像素子１０５を駆動して画
素電荷の読み出しを行い、且つ該素子内で水平２画素，
垂直２画素の４画素電荷を加算しつつ読み出し可能なＣ
ＣＤドライバ１０６と、撮像素子１０５から読み出した
画像信号をＡ／Ｄコンバータにより量子化するプリプロ
セス回路１０７と、ＣＣＤドライバ１０６が実行する加
算読み出しの加算数に対応して、Ａ／Ｄコンバータにお
ける量子化最大レベルを可変設定する量子化レベル設定
機構とを具備してなる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤ等の撮像素
子を用いた撮像装置に係わり、特に画素加算により感度
の向上をはかった撮像装置に関する。
子を用いた撮像装置に係わり、特に画素加算により感度
の向上をはかった撮像装置に関する。
【０００２】
【従来の技術】近年、ＣＣＤ等の撮像素子により被写体
像を撮像して映像信号を得るデジタルスチルカメラ（電
子カメラ）が盛んに開発されている。このような撮像装
置においては、動画撮像装置，静止画撮像装置の別を問
わず、撮像素子の隣接する画素情報の加算、例えば垂直
方向２画素と水平方向２画素の合計４画素の信号の加算
によって、解像度は低下するものの、感度の向上をはか
ることができるとされている。
像を撮像して映像信号を得るデジタルスチルカメラ（電
子カメラ）が盛んに開発されている。このような撮像装
置においては、動画撮像装置，静止画撮像装置の別を問
わず、撮像素子の隣接する画素情報の加算、例えば垂直
方向２画素と水平方向２画素の合計４画素の信号の加算
によって、解像度は低下するものの、感度の向上をはか
ることができるとされている。
【０００３】この種の加算の具体的な方法としては、撮
像素子から画素信号を通常の方法で（１画素ずつ）読み
出した後に、例えばＡ／Ｄ変換してデジタル系で加算す
る外部デジタル加算方式や、撮像素子内で例えばＣＣＤ
撮像素子の転送駆動を工夫し、転送路内で電荷加算する
素子内アナログ加算方式等が知られている。これらのう
ちで、アナログ加算方式の方がフレームレートも向上で
きるという点では優れていると言うことができる。
像素子から画素信号を通常の方法で（１画素ずつ）読み
出した後に、例えばＡ／Ｄ変換してデジタル系で加算す
る外部デジタル加算方式や、撮像素子内で例えばＣＣＤ
撮像素子の転送駆動を工夫し、転送路内で電荷加算する
素子内アナログ加算方式等が知られている。これらのう
ちで、アナログ加算方式の方がフレームレートも向上で
きるという点では優れていると言うことができる。
【０００４】ところが、実際にこの技術を電子カメラに
適用しようとすると、一応感度上昇効果は得られるもの
の、その際却ってノイズが増加するなど、単なる画素数
減少による解像度劣化にとどまらない画質劣化を生じる
場合があった。
適用しようとすると、一応感度上昇効果は得られるもの
の、その際却ってノイズが増加するなど、単なる画素数
減少による解像度劣化にとどまらない画質劣化を生じる
場合があった。
【０００５】この点に関して、例えば４画素加算の場合
に４倍の感度が得られるとした記載も従来の公開文献に
も見られるが、これはノイズまで考慮した場合には正し
いとは言えない。何故なら、このときのノイズ改善効果
（ＳＮ向上度）はランダムノイズの統計的性質から加算
数の平方根に比例することが知られており、４画素加算
によってはＳＮ２倍（即ち６ｄＢ）が期待できるのみで
ある。従って、画質（ノイズレベル）を保った撮像を行
う場合は感度２倍、即ち標準の１／２露光量で行う撮像
までが限界となる。仮に、４倍の感度を得るために１／
４露光量で撮像して４画素加算した場合、信号成分Ｓは
１／４×４＝１倍、ノイズＮは１×√４＝２倍となりＳ
Ｎは６ｄＢ劣化してしまう。
に４倍の感度が得られるとした記載も従来の公開文献に
も見られるが、これはノイズまで考慮した場合には正し
いとは言えない。何故なら、このときのノイズ改善効果
（ＳＮ向上度）はランダムノイズの統計的性質から加算
数の平方根に比例することが知られており、４画素加算
によってはＳＮ２倍（即ち６ｄＢ）が期待できるのみで
ある。従って、画質（ノイズレベル）を保った撮像を行
う場合は感度２倍、即ち標準の１／２露光量で行う撮像
までが限界となる。仮に、４倍の感度を得るために１／
４露光量で撮像して４画素加算した場合、信号成分Ｓは
１／４×４＝１倍、ノイズＮは１×√４＝２倍となりＳ
Ｎは６ｄＢ劣化してしまう。
【０００６】そこで、４画素加算に関して１／２露光量
で露光を行った場合を考えるが、素子内アナログ加算方
式の場合はＡ／Ｄコンバータの飽和問題があった。即
ち、加算の実行場所である水平転送路や撮像素子出力ア
ンプの最大出力レベルに制限がないとすれば、１／２露
光量の４画素加算では１／２×４＝２画素分の電荷量、
即ち２倍の出力電圧を取り扱う必要が生じる。従って、
従来の（通常の１画素素子分の電圧に対応する）Ａ／Ｄ
コンバータをそのまま用いた場合は、Ａ／Ｄ入力電圧が
Ａ／Ｄの量子化最大電圧を超えるため信号がクリップさ
れてしまうことになる。
で露光を行った場合を考えるが、素子内アナログ加算方
式の場合はＡ／Ｄコンバータの飽和問題があった。即
ち、加算の実行場所である水平転送路や撮像素子出力ア
ンプの最大出力レベルに制限がないとすれば、１／２露
光量の４画素加算では１／２×４＝２画素分の電荷量、
即ち２倍の出力電圧を取り扱う必要が生じる。従って、
従来の（通常の１画素素子分の電圧に対応する）Ａ／Ｄ
コンバータをそのまま用いた場合は、Ａ／Ｄ入力電圧が
Ａ／Ｄの量子化最大電圧を超えるため信号がクリップさ
れてしまうことになる。
【０００７】この場合、Ａ／Ｄコンバータでの量子化に
際してクリップが発生しないためには、Ａ／Ｄの最大量
子化レベル（Ｄｍａｘ）は従来の２倍を想定して設定さ
れる必要が生じる。このように設定すれば確かに飽和は
避け得るが、通常の非加算時にはＣＣＤ出力信号の最大
値はＤｍａｘ／２になってしまい、それ以上のデジタル
ビットは無駄になってしまう。言い換えれば、相対的な
量子化誤差が理想状態の２倍に増えてしまうものであっ
た。
際してクリップが発生しないためには、Ａ／Ｄの最大量
子化レベル（Ｄｍａｘ）は従来の２倍を想定して設定さ
れる必要が生じる。このように設定すれば確かに飽和は
避け得るが、通常の非加算時にはＣＣＤ出力信号の最大
値はＤｍａｘ／２になってしまい、それ以上のデジタル
ビットは無駄になってしまう。言い換えれば、相対的な
量子化誤差が理想状態の２倍に増えてしまうものであっ
た。
【０００８】なお、この問題を回避するためにはＡ／Ｄ
コンバータの量子化誤差自体を小さくしてもよいが、こ
れは言い換えれば本来必要なビット数よりも大きなビッ
ト数のＡ／Ｄコンバータが必要となるものであり、コス
ト増加を伴うために好ましくないものであった。
コンバータの量子化誤差自体を小さくしてもよいが、こ
れは言い換えれば本来必要なビット数よりも大きなビッ
ト数のＡ／Ｄコンバータが必要となるものであり、コス
ト増加を伴うために好ましくないものであった。
【０００９】
【発明が解決しようとする課題】このように従来、撮像
装置の感度向上のために画素加算を行おうとすると、ア
ナログ加算方式の場合は、Ａ／Ｄ入力電圧がＡ／Ｄの量
子化最大電圧を超えるため信号がクリップされてしま
い、画質劣化を生じてしまう問題があった。
装置の感度向上のために画素加算を行おうとすると、ア
ナログ加算方式の場合は、Ａ／Ｄ入力電圧がＡ／Ｄの量
子化最大電圧を超えるため信号がクリップされてしま
い、画質劣化を生じてしまう問題があった。
【００１０】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、アナログ加算方式の画
素情報加算による感度向上撮影が可能で、且つＡ／Ｄコ
ンバータにおけるクリップによる画質劣化を防止し得る
撮像装置を提供することにある。
ので、その目的とするところは、アナログ加算方式の画
素情報加算による感度向上撮影が可能で、且つＡ／Ｄコ
ンバータにおけるクリップによる画質劣化を防止し得る
撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。
するために本発明は次のような構成を採用している。
【００１２】即ち本発明は、被写体像を撮影する撮像装
置において、インターライン型電荷転送路を有した撮像
素子と、この撮像素子を駆動して画素電荷の読み出しを
行い、且つ該素子内で複数の画素電荷を加算しつつ読み
出し可能な駆動手段と、前記撮像素子から読み出した画
像信号を量子化するＡ／Ｄ変換手段と、前記駆動手段が
実行する加算読み出しの加算数に対応して、前記Ａ／Ｄ
変換手段における量子化最大レベルを可変設定する量子
化レベル設定手段とを具備してなることを特徴とする。
置において、インターライン型電荷転送路を有した撮像
素子と、この撮像素子を駆動して画素電荷の読み出しを
行い、且つ該素子内で複数の画素電荷を加算しつつ読み
出し可能な駆動手段と、前記撮像素子から読み出した画
像信号を量子化するＡ／Ｄ変換手段と、前記駆動手段が
実行する加算読み出しの加算数に対応して、前記Ａ／Ｄ
変換手段における量子化最大レベルを可変設定する量子
化レベル設定手段とを具備してなることを特徴とする。
【００１３】ここで、本発明の望ましい実施態様として
は次のものが挙げられる。 (1) 撮像素子に対する露光量を制御する露出制御手段を
有し、量子化レベル設定手段は、加算読み出しの加算数
と共に、露出制御手段が設定した露光量の目標値に対応
して量子化最大レベルを可変設定するように構成されて
いること。
は次のものが挙げられる。 (1) 撮像素子に対する露光量を制御する露出制御手段を
有し、量子化レベル設定手段は、加算読み出しの加算数
と共に、露出制御手段が設定した露光量の目標値に対応
して量子化最大レベルを可変設定するように構成されて
いること。
【００１４】(2) インターライン型電荷転送路は、マト
リクス配置された画素に隣接して縦列方向に配置された
複数本の垂直転送路とこれらの垂直転送路の端に隣接し
て横列方向に配置された水平転送路からなり、駆動手段
は、垂直方向に隣接する画素に対する信号加算を水平転
送路内で行い、水平転送路の出力端に接続された出力ア
ンプ部で水平方向に隣接する画素に対する信号加算を行
うように構成されていること。
リクス配置された画素に隣接して縦列方向に配置された
複数本の垂直転送路とこれらの垂直転送路の端に隣接し
て横列方向に配置された水平転送路からなり、駆動手段
は、垂直方向に隣接する画素に対する信号加算を水平転
送路内で行い、水平転送路の出力端に接続された出力ア
ンプ部で水平方向に隣接する画素に対する信号加算を行
うように構成されていること。
【００１５】(3) 駆動手段による加算画素数は、水平，
垂直方向で同じであること。 (4) 撮像素子は、ＣＣＤ撮像素子であること。
垂直方向で同じであること。 (4) 撮像素子は、ＣＣＤ撮像素子であること。
【００１６】（作用）本発明によれば、駆動手段による
加算読み出しの加算数に対応して、量子化レベル設定手
段によりＡ／Ｄ変換手段における量子化最大レベルを可
変設定することにより、信号加算に伴ってＡ／Ｄ入力電
圧がＡ／Ｄの量子化最大電圧を超える現象を抑制するこ
とができ、これによりＡ／Ｄ変換手段で加算信号がクリ
ップされるのを未然に防止することができる。従って、
Ａ／Ｄ変換手段におけるクリップによる画質劣化を招く
ことなく、アナログ加算方式の画素情報加算による感度
向上撮影が可能となる。
加算読み出しの加算数に対応して、量子化レベル設定手
段によりＡ／Ｄ変換手段における量子化最大レベルを可
変設定することにより、信号加算に伴ってＡ／Ｄ入力電
圧がＡ／Ｄの量子化最大電圧を超える現象を抑制するこ
とができ、これによりＡ／Ｄ変換手段で加算信号がクリ
ップされるのを未然に防止することができる。従って、
Ａ／Ｄ変換手段におけるクリップによる画質劣化を招く
ことなく、アナログ加算方式の画素情報加算による感度
向上撮影が可能となる。
【００１７】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
形態によって説明する。
【００１８】（第１の実施形態）図１は、本発明の第１
の実施形態に係わるデジタルスチルカメラの回路構成を
示すブロック図である。
の実施形態に係わるデジタルスチルカメラの回路構成を
示すブロック図である。
【００１９】図中１０１は各種レンズからなるレンズ
系、１０２はレンズ系１０１を駆動するためのレンズ駆
動機構、１０３はレンズ系１０１の絞りを制御するため
の露出制御機構、１０４はメカシャッタ、１０５はＣＣ
Ｄ撮像素子、１０６は撮像素子１０５を駆動するための
ＣＣＤドライバ、１０７はゲインコントロールアンプ，
Ａ／Ｄ変換器等を含むプリプロセス回路、１０８は信号
生成処理，その他各種のデジタル処理を行うためのデジ
タルプロセス回路、１０９はカードインターフェース、
１１０はＣＦやスマートメディア等のメモリカード、１
１１はＬＣＤ画像表示系を示している。
系、１０２はレンズ系１０１を駆動するためのレンズ駆
動機構、１０３はレンズ系１０１の絞りを制御するため
の露出制御機構、１０４はメカシャッタ、１０５はＣＣ
Ｄ撮像素子、１０６は撮像素子１０５を駆動するための
ＣＣＤドライバ、１０７はゲインコントロールアンプ，
Ａ／Ｄ変換器等を含むプリプロセス回路、１０８は信号
生成処理，その他各種のデジタル処理を行うためのデジ
タルプロセス回路、１０９はカードインターフェース、
１１０はＣＦやスマートメディア等のメモリカード、１
１１はＬＣＤ画像表示系を示している。
【００２０】また、図中の１１２は各部を統括的に制御
するためのシステムコントローラ（ＣＰＵ）、１１３は
各種ＳＷからなる操作スイッチ系、１１４は操作状態及
びモード状態等を表示するための操作表示系、１１５は
レンズ駆動機構１０２を制御するためのレンズドライ
バ、１１６は発光手段としてのストロボ、１１７はスト
ロボ１１６を制御するための露出制御ドライバ、１１８
は各種設定情報等を記憶するための不揮発性メモリ（Ｅ
ＥＰＲＯＭ）を示している。
するためのシステムコントローラ（ＣＰＵ）、１１３は
各種ＳＷからなる操作スイッチ系、１１４は操作状態及
びモード状態等を表示するための操作表示系、１１５は
レンズ駆動機構１０２を制御するためのレンズドライ
バ、１１６は発光手段としてのストロボ、１１７はスト
ロボ１１６を制御するための露出制御ドライバ、１１８
は各種設定情報等を記憶するための不揮発性メモリ（Ｅ
ＥＰＲＯＭ）を示している。
【００２１】本実施形態のデジタルスチルカメラにおい
ては、システムコントローラ１１２が全ての制御を統括
的に行っており、特に露出制御機構１０３に含まれるシ
ャッタ装置と、ＣＣＤドライバ１０６によるＣＣＤ撮像
素子１０５の駆動を制御して露光（電荷蓄積）及び信号
の読み出しを行い、それをプリプロセス回路１０７を介
してデジタルプロセス回路１０８に取込んで、各種信号
処理を施した後にカードインターフェース１０９を介し
てメモリカード１１０に記録するようになっている。
ては、システムコントローラ１１２が全ての制御を統括
的に行っており、特に露出制御機構１０３に含まれるシ
ャッタ装置と、ＣＣＤドライバ１０６によるＣＣＤ撮像
素子１０５の駆動を制御して露光（電荷蓄積）及び信号
の読み出しを行い、それをプリプロセス回路１０７を介
してデジタルプロセス回路１０８に取込んで、各種信号
処理を施した後にカードインターフェース１０９を介し
てメモリカード１１０に記録するようになっている。
【００２２】ＣＣＤ撮像素子１０５は、図２に示すよう
に、マトリクス配置されたフォトダイオード２０１，複
数本の垂直ＣＣＤ２０２，１本の水平ＣＣＤ２０３，及
び出力アンプ２０４から構成されたインターライン（Ｉ
Ｔ）型で、プログレッシブ（順次走査）駆動方式のもの
を採用している。そして、説明を簡単にする目的でモノ
クロ素子を仮定する。
に、マトリクス配置されたフォトダイオード２０１，複
数本の垂直ＣＣＤ２０２，１本の水平ＣＣＤ２０３，及
び出力アンプ２０４から構成されたインターライン（Ｉ
Ｔ）型で、プログレッシブ（順次走査）駆動方式のもの
を採用している。そして、説明を簡単にする目的でモノ
クロ素子を仮定する。
【００２３】また、撮像素子１０５から出力されてプリ
プロセス回路１０７に入力された画像信号は、図３に示
すように、リセットレベルと信号レベルの差分を取るた
めの相関二重サンプリング回路（ＣＤＳ回路）３０１、
ＯＢ画素からの信号（ＯＢ基準レベル）を基準にクラン
プするためのＯＢクランプ回路（ＯＢＣＬＰ回路）３０
２を通してＡ／Ｄコンバータ３０３に入力される。そし
て、このＡ／Ｄコンバータ３０３でＣＣＤの駆動に対応
した所定のサンプリング周波数にてデジタル信号に変換
されるようになっている。
プロセス回路１０７に入力された画像信号は、図３に示
すように、リセットレベルと信号レベルの差分を取るた
めの相関二重サンプリング回路（ＣＤＳ回路）３０１、
ＯＢ画素からの信号（ＯＢ基準レベル）を基準にクラン
プするためのＯＢクランプ回路（ＯＢＣＬＰ回路）３０
２を通してＡ／Ｄコンバータ３０３に入力される。そし
て、このＡ／Ｄコンバータ３０３でＣＣＤの駆動に対応
した所定のサンプリング周波数にてデジタル信号に変換
されるようになっている。
【００２４】ここで、Ａ／Ｄコンバータ３０３は、最小
入力レベル（入力０基準）が−側の基準電圧ＶｒｅｆＺ
に等しく０Ｖで、最大入力レベル（即ち最大量子化レベ
ル）が＋側の基準電圧ＶｒｅｆＰに等しくこれを可変で
きるものであり、この基準電圧ＶｒｅｆＰを変えること
により最大量子化レベルを可変できるようになってい
る。従って例えば、ＶｒｅｆＰが２倍となると最大量子
化レベルは２倍となる。なお最大入力レベルと基準電圧
ＶｒｅｆＰは等しい必要は無く、ＶｒｅｆＰを変えるこ
とにより最大量子化レベルが可変し得るものであればよ
い。
入力レベル（入力０基準）が−側の基準電圧ＶｒｅｆＺ
に等しく０Ｖで、最大入力レベル（即ち最大量子化レベ
ル）が＋側の基準電圧ＶｒｅｆＰに等しくこれを可変で
きるものであり、この基準電圧ＶｒｅｆＰを変えること
により最大量子化レベルを可変できるようになってい
る。従って例えば、ＶｒｅｆＰが２倍となると最大量子
化レベルは２倍となる。なお最大入力レベルと基準電圧
ＶｒｅｆＰは等しい必要は無く、ＶｒｅｆＰを変えるこ
とにより最大量子化レベルが可変し得るものであればよ
い。
【００２５】本実施形態では、通常撮影モードとは別に
加算撮影モードがあり、この加算撮影モードでは、撮像
素子内で複数の画素信号を加算しつつ信号読み出しを行
う。即ち、 (1) 毎回の水平ブランキング期間内にｎ画素分（ｎ転送
単位）に相当するＶＣＣＤ駆動パルスを出力する。具体
的には、ｎ＝２とし、垂直方向の２画素を水平転送路内
で加算する。
加算撮影モードがあり、この加算撮影モードでは、撮像
素子内で複数の画素信号を加算しつつ信号読み出しを行
う。即ち、 (1) 毎回の水平ブランキング期間内にｎ画素分（ｎ転送
単位）に相当するＶＣＣＤ駆動パルスを出力する。具体
的には、ｎ＝２とし、垂直方向の２画素を水平転送路内
で加算する。
【００２６】(2) 水平転送に際して、ｍ画素加算駆動に
よって、水平転送路の出力部に設けられたフローティン
グディフュージョンアンプ（ＦＤＡ）のディフュージョ
ン部で加算する。即ち、毎回のリセットパルス印加後の
電荷転送期間にｍ画素分（ｍ転送単位）に相当するＨＣ
ＣＤ駆動パルスを出力する。具体的にはｍ＝２とし、垂
直加算後の２画素、即ち画素部の４画素の加算を行う。
よって、水平転送路の出力部に設けられたフローティン
グディフュージョンアンプ（ＦＤＡ）のディフュージョ
ン部で加算する。即ち、毎回のリセットパルス印加後の
電荷転送期間にｍ画素分（ｍ転送単位）に相当するＨＣ
ＣＤ駆動パルスを出力する。具体的にはｍ＝２とし、垂
直加算後の２画素、即ち画素部の４画素の加算を行う。
【００２７】という方法で水平垂直２×２画素加算を行
う。またこのとき、露光量の目標値は通常撮影モードの
１／２倍に制御する。更に、Ａ／Ｄコンバータ３０３に
おける基準電圧ＶｒｅｆＰの大きさを通常モードの２倍
に設定する。
う。またこのとき、露光量の目標値は通常撮影モードの
１／２倍に制御する。更に、Ａ／Ｄコンバータ３０３に
おける基準電圧ＶｒｅｆＰの大きさを通常モードの２倍
に設定する。
【００２８】このようにすれば、露光量が１／２で４画
素加算であることから、撮像素子からは通常の２倍（１
／２×４＝２）の画像信号が出力されることになるが、
Ａ／Ｄコンバータ３０３のＶｒｅｆＰを通常モードの２
倍にしていることから、上記の画像信号がＡ／Ｄコンバ
ータ３０３でクリップされることなく（より正確には通
常と同じクリップレベルで）Ａ／Ｄ変換されることにな
る。つまり、４画素加算を行った場合であっても、加算
画素信号がＡ／Ｄコンバータ３０３でクリップされて画
質劣化が生じるのを防止することができる。
素加算であることから、撮像素子からは通常の２倍（１
／２×４＝２）の画像信号が出力されることになるが、
Ａ／Ｄコンバータ３０３のＶｒｅｆＰを通常モードの２
倍にしていることから、上記の画像信号がＡ／Ｄコンバ
ータ３０３でクリップされることなく（より正確には通
常と同じクリップレベルで）Ａ／Ｄ変換されることにな
る。つまり、４画素加算を行った場合であっても、加算
画素信号がＡ／Ｄコンバータ３０３でクリップされて画
質劣化が生じるのを防止することができる。
【００２９】また、上記説明では露光量は１／２（１／
Ｎ）、加算画素数は４としたが、他の任意の設定もあり
得る。例えば、露出制御の目標値が通常と同じ（１倍）
であるとすると、信号レベルは４倍になるので、Ｖｒｅ
ｆＰも通常撮影モードの４倍に設定する。これらの関係
を下記の（表１）に示しておく。
Ｎ）、加算画素数は４としたが、他の任意の設定もあり
得る。例えば、露出制御の目標値が通常と同じ（１倍）
であるとすると、信号レベルは４倍になるので、Ｖｒｅ
ｆＰも通常撮影モードの４倍に設定する。これらの関係
を下記の（表１）に示しておく。
【００３０】
【表１】
【００３１】また、垂直方向のみの加算（２画素加算）
の場合は下記の（表２）のようにすればよい。
の場合は下記の（表２）のようにすればよい。
【００３２】
【表２】
【００３３】この垂直方向のみ２画素加算の場合も、Ａ
Ｄ変換後のデジタル信号処理の始めに水平２画素（デジ
タル）加算平均演算を行うことで、総合的に４画素加算
を実現することができる。
Ｄ変換後のデジタル信号処理の始めに水平２画素（デジ
タル）加算平均演算を行うことで、総合的に４画素加算
を実現することができる。
【００３４】ここでいずれも総合４画素加算であるとし
て、上記表１または表２における画素加算時の２種類の
露出目標レベル（１／２と１）に対応する２種類の撮像
の差異について補足説明すれば、目標レベルが１／２の
場合は前述のとおり非加算時と同等のＳＮと飽和レベル
を確保した状態で感度が２倍に向上した撮像であり、目
標レベルが１の場合は非加算時と同じ感度と飽和レベル
で、ＳＮが２倍（６ｄＢ）向上した撮像を行うことがで
きる。
て、上記表１または表２における画素加算時の２種類の
露出目標レベル（１／２と１）に対応する２種類の撮像
の差異について補足説明すれば、目標レベルが１／２の
場合は前述のとおり非加算時と同等のＳＮと飽和レベル
を確保した状態で感度が２倍に向上した撮像であり、目
標レベルが１の場合は非加算時と同じ感度と飽和レベル
で、ＳＮが２倍（６ｄＢ）向上した撮像を行うことがで
きる。
【００３５】このように本実施形態によれば、加算撮影
モードにおける加算画素数に対応して、Ａ／Ｄコンバー
タにおける基準電圧ＶｒｅｆＰを可変し、量子化最大レ
ベルを可変設定することにより、アナログ加算方式によ
る画素加算を行っても、Ａ／Ｄ入力電圧がＡ／Ｄの量子
化最大電圧を超えるため信号がクリップされてしまう不
具合を解消することができる。このため、Ａ／Ｄコンバ
ータにおけるクリップによる画質劣化を防止しながら、
アナログ加算方式の画素情報加算による感度向上撮影が
可能となる。
モードにおける加算画素数に対応して、Ａ／Ｄコンバー
タにおける基準電圧ＶｒｅｆＰを可変し、量子化最大レ
ベルを可変設定することにより、アナログ加算方式によ
る画素加算を行っても、Ａ／Ｄ入力電圧がＡ／Ｄの量子
化最大電圧を超えるため信号がクリップされてしまう不
具合を解消することができる。このため、Ａ／Ｄコンバ
ータにおけるクリップによる画質劣化を防止しながら、
アナログ加算方式の画素情報加算による感度向上撮影が
可能となる。
【００３６】なお、本発明は上述した実施形態に限定さ
れるものではない。実施形態では、撮像素子としてＣＣ
Ｄを用いたが、これに限らずＢＢＤ，ＣＩＤ等を含むＣ
ＴＤ（電荷転送素子）であれば適用可能である。さら
に、加算画素数は４画素や２画素に何ら限定されるもの
ではなく、仕様に応じて適宜変更可能である。
れるものではない。実施形態では、撮像素子としてＣＣ
Ｄを用いたが、これに限らずＢＢＤ，ＣＩＤ等を含むＣ
ＴＤ（電荷転送素子）であれば適用可能である。さら
に、加算画素数は４画素や２画素に何ら限定されるもの
ではなく、仕様に応じて適宜変更可能である。
【００３７】また、「撮像素子から読み出した画像信号
を量子化するＡ／Ｄ変換手段における量子化最大レベ
ル」とは、撮像素子出力画像信号に対する相対的な量子
化レベルに着目したものであるから、これを可変する手
段としては上記実施形態のようにＡ／Ｄコンバータの基
準電圧を可変するもの以外にも、任意の手段、例えば撮
像素子出力画像信号がＡ／Ｄコンバータに入力される以
前にアンプ又はアッテネータを介挿し、増幅率又は減衰
率を可変する、等の構成を使用しても良い。
を量子化するＡ／Ｄ変換手段における量子化最大レベ
ル」とは、撮像素子出力画像信号に対する相対的な量子
化レベルに着目したものであるから、これを可変する手
段としては上記実施形態のようにＡ／Ｄコンバータの基
準電圧を可変するもの以外にも、任意の手段、例えば撮
像素子出力画像信号がＡ／Ｄコンバータに入力される以
前にアンプ又はアッテネータを介挿し、増幅率又は減衰
率を可変する、等の構成を使用しても良い。
【００３８】また、実施形態ではモノクロ撮像装置の例
を説明したが、本発明はカラー撮像装置に適用すること
も可能である。さらに、デジタルスチルカメラに限ら
ず、ムービーカメラを含む任意の撮像装置に適用可能で
あることは言うまでもない。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
を説明したが、本発明はカラー撮像装置に適用すること
も可能である。さらに、デジタルスチルカメラに限ら
ず、ムービーカメラを含む任意の撮像装置に適用可能で
あることは言うまでもない。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、駆
動手段による加算読み出しの加算数に対応して、量子化
レベル設定手段によりＡ／Ｄ変換手段における量子化最
大レベルを可変設定することにより、信号加算に伴って
Ａ／Ｄ入力電圧がＡ／Ｄの量子化最大電圧を超える現象
を抑制することができ、これによりＡ／Ｄ変換手段で加
算信号がクリップされるのを未然に防止することができ
る。従って、Ａ／Ｄ変換手段におけるクリップによる画
質劣化を招くことなく、アナログ加算方式の画素情報加
算による感度向上撮影が可能となる。
動手段による加算読み出しの加算数に対応して、量子化
レベル設定手段によりＡ／Ｄ変換手段における量子化最
大レベルを可変設定することにより、信号加算に伴って
Ａ／Ｄ入力電圧がＡ／Ｄの量子化最大電圧を超える現象
を抑制することができ、これによりＡ／Ｄ変換手段で加
算信号がクリップされるのを未然に防止することができ
る。従って、Ａ／Ｄ変換手段におけるクリップによる画
質劣化を招くことなく、アナログ加算方式の画素情報加
算による感度向上撮影が可能となる。
【図１】本発明の一実施形態に係わるデジタルスチルカ
メラの回路構成を示すブロック図。
メラの回路構成を示すブロック図。
【図２】同実施形態に用いたＣＣＤ撮像素子の基本構成
を示す平面図。
を示す平面図。
【図３】同実施形態に用いたプリプロセス回路の構成を
示すブロック図。
示すブロック図。
１０１…レンズ系 １０２…レンズ駆動機構 １０３…露出制御機構 １０４…メカシャッタ １０５…ＣＣＤカラー撮像素子 １０６…ＣＣＤドライバ １０７…プリプロセス回路 １０８…デジタルプロセス回路 １０９…カードインターフェース １１０…メモリカード １１１…ＬＣＤ画像表示系 １１２…システムコントローラ（ＣＰＵ） １１３…操作スイッチ系 １１４…操作表示系 １１５…レンズドライバ １１６…ストロボ １１７…露出制御ドライバ １１８…不揮発性メモリ（ＥＥＰＲＯＭ） ２０１…フォトダイオード ２０２…垂直ＣＣＤ ２０３…水平ＣＣＤ ３０１…ＣＤＳ回路 ３０２…ＯＢＣＬＰ回路 ３０３…Ａ／Ｄコンバータ
Claims (3)
- 【請求項１】インターライン型電荷転送路を有した撮像
素子と、この撮像素子を駆動して画素電荷の読み出しを
行い、且つ該素子内で複数の画素電荷を加算しつつ読み
出し可能な駆動手段と、前記撮像素子から読み出した画
像信号を量子化するＡ／Ｄ変換手段と、前記駆動手段が
実行する加算読み出しの加算数に対応して、前記Ａ／Ｄ
変換手段における量子化最大レベルを可変設定する量子
化レベル設定手段とを具備してなることを特徴とする撮
像装置。 - 【請求項２】前記撮像素子に対する露光量を制御する露
出制御手段を有し、前記量子化レベル設定手段は、前記
加算読み出しの加算数と共に、前記露出制御手段が設定
した露光量の目標値に対応して前記量子化最大レベルを
可変設定するように構成されていることを特徴とする請
求項１記載の撮像装置。 - 【請求項３】前記インターライン型電荷転送路は、マト
リクス配置された画素に隣接して縦列方向に配置された
複数本の垂直転送路とこれらの垂直転送路の端に隣接し
て横列方向に配置された水平転送路からなり、前記駆動
手段は、垂直方向に隣接する画素に対する信号加算を前
記水平転送路内で行い、前記水平転送路の出力端に接続
された出力アンプ部で水平方向に隣接する画素に対する
信号加算を行うように構成されていることを特徴とする
請求項１記載の撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183310A JP2002010140A (ja) | 2000-06-19 | 2000-06-19 | 撮像装置 |
| US09/883,833 US7088390B2 (en) | 2000-06-19 | 2001-06-18 | Imaging apparatus in which exposure control is performed to suppress changes in sensitivity due to changes in gradation mode |
| US11/366,713 US20060146164A1 (en) | 2000-06-19 | 2006-03-02 | Imaging apparatus in which exposure control is performed to suppress changes in sensitivity due to changes in gradation mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183310A JP2002010140A (ja) | 2000-06-19 | 2000-06-19 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002010140A true JP2002010140A (ja) | 2002-01-11 |
Family
ID=18683913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183310A Withdrawn JP2002010140A (ja) | 2000-06-19 | 2000-06-19 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002010140A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7421091B2 (en) | 2003-05-20 | 2008-09-02 | Nissan Motor Co., Ltd. | Image-capturing apparatus |
| JP2009218725A (ja) * | 2008-03-07 | 2009-09-24 | Fujifilm Corp | 撮像装置 |
| EP2579579A1 (en) | 2011-09-26 | 2013-04-10 | Fujifilm Corporation | Imaging apparatus, imaging program and imaging method |
-
2000
- 2000-06-19 JP JP2000183310A patent/JP2002010140A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7421091B2 (en) | 2003-05-20 | 2008-09-02 | Nissan Motor Co., Ltd. | Image-capturing apparatus |
| JP2009218725A (ja) * | 2008-03-07 | 2009-09-24 | Fujifilm Corp | 撮像装置 |
| EP2579579A1 (en) | 2011-09-26 | 2013-04-10 | Fujifilm Corporation | Imaging apparatus, imaging program and imaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636291B2 (ja) | 撮像装置 | |
| US7978240B2 (en) | Enhancing image quality imaging unit and image sensor | |
| US7561192B2 (en) | Image capturing apparatus, control method therefor, program, and storage medium | |
| US8189085B2 (en) | Image sensing apparatus and its control method | |
| US7907193B2 (en) | Image capturing apparatus | |
| EP1599032A2 (en) | Solid-state image pickup device and camera | |
| JP2002010276A (ja) | 撮像装置 | |
| JP2007288131A (ja) | 固体撮像素子、固体撮像装置およびその駆動方法 | |
| KR20060007225A (ko) | 촬상소자 구동제어와 메모리 읽기제어를 이용한 손떨림보정방법 및 이를 적용한 촬영장치 | |
| US7760257B2 (en) | Image capturing apparatus, control method and program thereof, and storage medium | |
| JP4678849B2 (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
| JP2021022921A (ja) | 撮像素子、撮像装置、および制御方法 | |
| JP4282262B2 (ja) | 撮像装置 | |
| JP2002010140A (ja) | 撮像装置 | |
| JP5058840B2 (ja) | 撮像装置 | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| JP2007214772A (ja) | 画像信号処理装置 | |
| JP4602541B2 (ja) | 撮像装置 | |
| JP2020057882A (ja) | 撮像装置 | |
| JP4208547B2 (ja) | 電子カメラ | |
| WO2023162483A1 (ja) | 撮像装置及びその制御方法 | |
| JP2001218105A (ja) | 撮像装置 | |
| JP2004120391A (ja) | 固体撮像装置 | |
| JP4646392B2 (ja) | 撮像装置 | |
| JP4515628B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |