JP2002007988A - Pc(personal computer) card - Google Patents
Pc(personal computer) cardInfo
- Publication number
- JP2002007988A JP2002007988A JP2000185166A JP2000185166A JP2002007988A JP 2002007988 A JP2002007988 A JP 2002007988A JP 2000185166 A JP2000185166 A JP 2000185166A JP 2000185166 A JP2000185166 A JP 2000185166A JP 2002007988 A JP2002007988 A JP 2002007988A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- card
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＣ（Personal C
omputer）などのコンピュータ・システムに装着可能な
ＰＣカードに関し、特に、供給される電源の電圧を検出
することによって、異なる電源電圧値に対応することが
できるＰＣカードに関する。The present invention relates to a PC (Personal C)
The present invention relates to a PC card that can be mounted on a computer system such as an omputer, and more particularly, to a PC card that can handle different power supply voltage values by detecting a voltage of a supplied power supply.
【０００２】[0002]
【従来の技術】最近、ＰＣカードは、その消費電力を低
く抑えるために、内部回路を低い駆動電圧（例えば、
３．３［Ｖ］など）に対応して設計されている。ここ
で、ＰＣカードが装着されるＰＣなどのコンピュータ・
システムからは比較的高い駆動電圧（例えば、５［Ｖ］
など）の供給を受ける場合がある。このため、ＰＣカー
ドは、コンピュータ・システムからの供給電源の電圧を
内部回路の駆動電圧に対応するように調整することが必
要となる。2. Description of the Related Art Recently, in order to keep the power consumption of a PC card low, an internal circuit requires a low drive voltage (for example,
3.3 [V], etc.). Here, a computer such as a PC on which a PC card is mounted is used.
A relatively high driving voltage (for example, 5 [V]
Etc.). Therefore, it is necessary for the PC card to adjust the voltage of the power supply from the computer system so as to correspond to the drive voltage of the internal circuit.
【０００３】そこで、従来のＰＣカードでは、電源電圧
検出回路を個別のＩＣ（IntegratedCircuit）として設
け、この電源電圧検出回路によって供給電源の電圧を検
出し、その検出結果に応じて、ＰＣカードの駆動電圧を
調整していた。Therefore, in a conventional PC card, a power supply voltage detection circuit is provided as an individual IC (Integrated Circuit), the voltage of the power supply is detected by the power supply voltage detection circuit, and the drive of the PC card is performed according to the detection result. The voltage was being adjusted.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
ＰＣカードにおいては、電源電圧を検出して制御する電
源電圧検出回路を独立したＩＣとして設けて、当該ＩＣ
を常に駆動させているため、消費電力が大きいという問
題があった。However, in the conventional PC card, a power supply voltage detecting circuit for detecting and controlling the power supply voltage is provided as an independent IC,
, The power consumption is large.
【０００５】そこで、上記の点に鑑み、本発明の目的
は、少ない消費電力で、電源電圧を検出して制御するこ
とができるＰＣカードを提供することである。[0005] In view of the above, an object of the present invention is to provide a PC card that can detect and control a power supply voltage with low power consumption.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するた
め、本発明のＰＣカードは、ＰＣなどのコンピュータ・
システムに着脱可能なＰＣカードであって、ＰＣカード
の動作を統括するメインＩＣ（Integrated Circuit）
と、メインＩＣからの制御信号に基づいてコンピュータ
・システムから供給される電源の電圧を制御する電圧制
御手段とを備え、メインＩＣは、コンピュータ・システ
ムから供給される電源の電圧を検出し、検出した電圧が
所定の電圧値であるか否かを判別して、当該判別結果に
基づいて、電圧制御手段を制御するための制御信号を発
生する電源電圧検出回路を有する、ことを特徴とする。In order to solve the above problems, a PC card according to the present invention uses a computer such as a PC.
A main IC (Integrated Circuit) that is a PC card that is removable from the system and controls the operation of the PC card.
And voltage control means for controlling a voltage of a power supply supplied from the computer system based on a control signal from the main IC. The main IC detects a voltage of the power supply supplied from the computer system, and detects the voltage. A power supply voltage detection circuit that determines whether or not the detected voltage is a predetermined voltage value and generates a control signal for controlling the voltage control means based on the determination result.
【０００７】電源電圧検出回路をメインＩＣ内に設けた
ことにより、電源電圧を検出し制御する電源ＩＣをメイ
ンＩＣと別に設ける必要がなく、電源ＩＣに要する消費
電力やコストがかからず、簡単な回路構成で、電源電圧
を検出して制御することができる。Since the power supply voltage detection circuit is provided in the main IC, there is no need to provide a power supply IC for detecting and controlling the power supply voltage separately from the main IC, so that power consumption and cost required for the power supply IC are not required, and the power supply IC is simple. With a simple circuit configuration, the power supply voltage can be detected and controlled.
【０００８】また、上述のＰＣカードにおいて、電圧制
御手段は、電源電圧検出回路からの制御信号に基づい
て、電圧を所定の電圧値に調整するレギュレータと、電
源電圧検出回路からの制御信号に基づいて、ＯＮまたは
ＯＦＦするＦＥＴ（Field-Effect Transistor）とを備
えるようにすることもできる。In the above-mentioned PC card, the voltage control means adjusts the voltage to a predetermined voltage value based on a control signal from the power supply voltage detection circuit, and a voltage control means based on the control signal from the power supply voltage detection circuit. Thus, an FET (Field-Effect Transistor) that turns ON or OFF can be provided.
【０００９】レギュレータ及びＦＥＴによってコンピュ
ータ・システムから供給される電源の電圧を制御するこ
とにより、供給される電源電圧が所定の電圧値でない場
合でも、ＰＣカードを動作させることができる。By controlling the voltage of the power supplied from the computer system by the regulator and the FET, the PC card can be operated even when the supplied power voltage is not a predetermined voltage value.
【００１０】さらに、上述のＰＣカードにおいて、電源
電圧検出回路は、検出した電圧を所定の閾値に基づいて
判別するようにすることもできる。Further, in the above-mentioned PC card, the power supply voltage detection circuit may determine the detected voltage based on a predetermined threshold.
【００１１】所定の閾値を用いて検出した電圧を判別す
ることにより、コンピュータ・システムから供給される
多様な電圧値の電源に対応することができる。By judging the detected voltage using a predetermined threshold value, it is possible to deal with power supplies of various voltage values supplied from the computer system.
【００１２】また、上記課題を解決するため、本発明の
ＰＣカードにおいて、メインＩＣは、ＣＰＵ（Central
Processing Unit）を有し、電源電圧検出回路は、コン
ピュータ・システムから供給されるＣＰＵに対するリセ
ット信号によって制御されるようにすることもできる。In order to solve the above-mentioned problem, in the PC card of the present invention, the main IC includes a CPU (Central
And a power supply voltage detection circuit that is controlled by a reset signal to the CPU supplied from the computer system.
【００１３】電源電圧検出回路は、リセット信号を受け
取った場合のみ動作するので、常に動作することがな
く、消費電力を少なくすることができる。Since the power supply voltage detection circuit operates only when a reset signal is received, the power supply voltage detection circuit does not always operate and power consumption can be reduced.
【００１４】また、上記課題を解決するため、本発明の
ＰＣカードにおいて、メインＩＣは、リセット信号を受
け取り、受け取ったリセット信号を所定の時間遅延させ
出力する遅延回路を備え、電源電圧検出回路は、遅延回
路で遅延したリセット信号によって制御されるようにす
ることもできる。In order to solve the above-mentioned problem, in the PC card of the present invention, the main IC includes a delay circuit for receiving a reset signal, delaying the received reset signal by a predetermined time, and outputting the delayed signal. Alternatively, it can be controlled by a reset signal delayed by a delay circuit.
【００１５】メインＩＣ内に、リセット信号を所定の時
間遅延させ電源電圧検出回路に出力する遅延回路を設け
たことにより、遅延回路によって遅延させる時間を任意
に設定することで、電源電圧検出回路を動作させるタイ
ミングを任意に設定することができる。したがって、電
源電圧検出回路は、電源電圧の検出及び制御を効果的に
行うことができる。By providing a delay circuit in the main IC for delaying the reset signal by a predetermined time and outputting the reset signal to the power supply voltage detection circuit, the time to be delayed by the delay circuit can be arbitrarily set, so that the power supply voltage detection circuit can be used. The operation timing can be arbitrarily set. Therefore, the power supply voltage detection circuit can effectively detect and control the power supply voltage.
【００１６】[0016]
【発明の実施の形態】以下、本発明のＰＣ（Personal C
omputer）カードについて図面を参照しつつ説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a PC (Personal C) of the present invention will be described.
The omputer card will be described with reference to the drawings.
【００１７】＜第１の実施の形態＞図１は、本発明のＰ
Ｃカード１００の構成の一例を示す図である。図１にお
いて、このＰＣカード１００は、ＰＣカード１００の動
作を統括するメインＩＣ（Integrated Circuit）１１
と、メインＩＣ１１からの制御信号に応じて、供給され
た電源の電圧を所定の電圧に調整し出力するレギュレー
タ１２と、メインＩＣ１１からの制御信号に応じて電圧
値を制御するＦＥＴ（Field-Effect Transistor）１３
と、を含んでいる。< First Embodiment > FIG.
FIG. 2 is a diagram showing an example of a configuration of a C card 100. In FIG. 1, the PC card 100 includes a main IC (Integrated Circuit) 11 that controls the operation of the PC card 100.
A regulator 12 for adjusting the voltage of the supplied power supply to a predetermined voltage according to a control signal from the main IC 11 and outputting the same; and an FET (Field-Effect) for controlling the voltage value according to the control signal from the main IC 11 Transistor) 13
And
【００１８】メインＩＣ１１は、ＰＣなどのコンピュー
タ・システム（図示せず）と接続するインタフェース２
１と、ＰＣカード１００全体を制御するＣＰＵ（Centra
l Processing Unit）２２と、インタフェース２１に接
続され、コンピュータ・システム（図示せず）から供給
される電源を受け取りその電圧を検出する電源電圧検出
回路２３とを備える。なお、ＰＣカード１００は、イン
タフェース２１を介して、ＰＣなどのコンピュータ・シ
ステム（図示せず）に着脱可能に接続されて使用され
る。The main IC 11 is an interface 2 connected to a computer system (not shown) such as a PC.
1 and a CPU (Centra) that controls the entire PC card 100.
l Processing Unit) 22 and a power supply voltage detection circuit 23 connected to the interface 21 for receiving power supplied from a computer system (not shown) and detecting the voltage. The PC card 100 is used by being detachably connected to a computer system (not shown) such as a PC via the interface 21.
【００１９】ここで、電源電圧検出回路２３は、コンピ
ュータ・システム（図示せず）からＣＰＵ２２に対して
出力されるリセット信号をインタフェース２１を介して
受け取り、当該リセット信号によって動作が制御され
る。Here, the power supply voltage detection circuit 23 receives a reset signal output from the computer system (not shown) to the CPU 22 through the interface 21, and the operation is controlled by the reset signal.
【００２０】また、電源電圧検出回路２３は、レギュレ
ータ１２及びＦＥＴ１３に接続され、コンピュータ・シ
ステム（図示せず）から受け取った電源電圧ＶCCの値に
応じて、レギュレータ１２及びＦＥＴ１３に制御信号を
出力する。The power supply voltage detection circuit 23 is connected to the regulator 12 and the FET 13 and outputs a control signal to the regulator 12 and the FET 13 according to the value of the power supply voltage V CC received from a computer system (not shown). I do.
【００２１】さらに、電源電圧検出回路２３は、インタ
フェース２１を介して、ＣＰＵ２２やコンピュータ・シ
ステム（図示せず）と情報のやり取りを行う。Further, the power supply voltage detection circuit 23 exchanges information with the CPU 22 and a computer system (not shown) via the interface 21.
【００２２】図２は、電源電圧検出回路２３を示す図で
ある。この電源電圧検出回路２３は、電源電圧ＶCCを検
出する電圧検出回路２０１と、検出した電源電圧ＶCCに
基づいた制御信号をラッチして出力するラッチ回路２０
２とから構成される。FIG. 2 is a diagram showing the power supply voltage detection circuit 23. The power supply voltage detecting circuit 23, the power supply voltage and the voltage detection circuit 201 for detecting a V CC, the latch circuit latches and outputs a control signal based on the detected power supply voltage V CC 20
And 2.
【００２３】電圧検出回路２０１は、電源電圧ＶCCを検
出する電源入力端子（Ｖｉｎ）２０３と、検出された電
源電圧ＶCCの判別結果である判別信号Ｖｏｕｔを出力す
る判別信号出力端子（ｏｕｔ）２０５と、コンピュータ
・システム（図示せず）からのリセット信号を受け取る
リセット信号入力端子２０４とを備えている。また、ラ
ッチ回路２０２は、判別信号Ｖｏｕｔを受け取る判別信
号入力端子（Ｄ）２０６と、コンピュータ・システム
（図示せず）からのリセット信号をクロック信号として
受け取るクロック信号入力端子（ＣＬＫ）２０７と、ラ
ッチした判別信号Ｖｏｕｔを制御信号として出力する制
御信号出力端子（Ｑ）２０８とを備えている。The voltage detection circuit 201, the power supply voltage power input terminal (Vin) 203 for detecting the V CC, the determination signal output terminal for outputting a discrimination signal Vout is a question of the power supply voltage detected V CC (out) 205, and a reset signal input terminal 204 for receiving a reset signal from a computer system (not shown). The latch circuit 202 includes a determination signal input terminal (D) 206 for receiving the determination signal Vout, a clock signal input terminal (CLK) 207 for receiving a reset signal from a computer system (not shown) as a clock signal, And a control signal output terminal (Q) 208 for outputting the determined determination signal Vout as a control signal.
【００２４】ここで、リセット信号のハイ（Ｈ）信号
は、電圧検出回路２０１をＯＦＦの状態にし、リセット
信号のロー（Ｌ）信号は、電圧検出回路２０１をＯＮの
状態にする。また、リセット信号のハイ（Ｈ）信号は、
その立ち上がりが起動信号となってラッチ回路２０２の
制御信号出力端子（Ｑ）２０８をＯＮの状態にし、リセ
ット信号のロー（Ｌ）信号は、ラッチ回路２０２の制御
信号出力端子（Ｑ）２０８をＯＦＦの状態にする。Here, a high (H) signal of the reset signal turns off the voltage detection circuit 201, and a low (L) signal of the reset signal turns on the voltage detection circuit 201. The high (H) signal of the reset signal is
The rising edge becomes a start signal, and turns on the control signal output terminal (Q) 208 of the latch circuit 202. The low (L) signal of the reset signal turns off the control signal output terminal (Q) 208 of the latch circuit 202. State.
【００２５】また、電圧検出回路２０１は、コンピュー
タ・システム（図示せず）から供給される電源電圧ＶCC
を電源入力端子（Ｖｉｎ）２０３によって検出する。そ
して、この検出された電源電圧ＶCCの値を所定の閾値に
基づいて判別し、判別結果である判別信号Ｖｏｕｔを判
別信号出力端子（ｏｕｔ）２０５から出力する。一方、
ラッチ回路２０２は、電圧検出回路２０１の判別信号出
力端子（ｏｕｔ）２０５から出力される判別信号Ｖｏｕ
ｔを判別信号入力端子（Ｄ）２０６で受け取り、その判
別信号Ｖｏｕｔを保持する。そして、リセット信号の立
ち上がりによって制御信号出力端子（Ｑ）がＯＮになる
と、そのとき保持している判別信号Ｖｏｕｔを制御信号
出力端子（Ｑ）２０８から制御信号として出力する。The voltage detection circuit 201 is connected to a power supply voltage V CC supplied from a computer system (not shown).
Is detected by the power input terminal (Vin) 203. Then, the detected value of the power supply voltage V CC is determined based on a predetermined threshold, and a determination signal Vout as a determination result is output from a determination signal output terminal (out) 205. on the other hand,
The latch circuit 202 outputs a determination signal Vou output from a determination signal output terminal (out) 205 of the voltage detection circuit 201.
t is received by the determination signal input terminal (D) 206, and the determination signal Vout is held. Then, when the control signal output terminal (Q) is turned on by the rise of the reset signal, the discrimination signal Vout held at that time is output from the control signal output terminal (Q) 208 as a control signal.
【００２６】図３は、リセット信号と、電圧検出回路２
０１における検出された電源電圧Ｖ CCと判別信号Ｖｏｕ
ｔと、制御信号のタイミングチャートである。図３
（Ａ）は、電源入力端子（Ｖｉｎ）２０３に電源電圧Ｖ
CCが５［Ｖ］の電源が供給された場合を示し、図３
（Ｂ）は、電源入力端子（Ｖｉｎ）２０３に電源電圧Ｖ
CCが３．３［Ｖ］の電源が供給された場合を示してい
る。以下、図２及び図３を用いて、電源電圧検出回路２
３の動作について説明する。FIG. 3 shows the reset signal and the voltage detection circuit 2
01 detected power supply voltage V CCAnd the discrimination signal Vou
6 is a timing chart of t and a control signal. FIG.
(A) shows the case where the power supply voltage V is applied to the power supply input terminal (Vin) 203.
CCFIG. 3 shows a case where power of 5 [V] is supplied, and FIG.
(B) shows the case where the power supply voltage V is applied to the power supply input terminal (Vin) 203.
CCIndicates a case where the power of 3.3 [V] is supplied.
You. Hereinafter, the power supply voltage detection circuit 2 will be described with reference to FIGS.
Operation 3 will be described.
【００２７】図２及び図３において、最初は、コンピュ
ータ・システム（図示せず）からのリセット信号がロー
（Ｌ）信号であるため、電圧検出回路２０１は、ＯＮと
なっている。したがって、電圧検出回路２０１は、電源
入力端子（Ｖｉｎ）２０３に電源電圧ＶCCの電源が供給
されると、電源電圧ＶCCの値を判別して、その判別結果
を判別信号Ｖｏｕｔとして判別信号出力端子（ｏｕｔ）
２０５からラッチ回路２０２に出力する。このとき、ラ
ッチ回路２０２は、電圧検出回路２０１からの判別信号
Ｖｏｕｔを判別信号入力端子（Ｄ）２０６で受け取る
が、リセット信号がロー（Ｌ）信号であるため、制御信
号出力端子（Ｑ）２０８がＯＦＦとなっている。したが
って、ラッチ回路２０２は、制御信号出力端子（Ｑ）２
０８から制御信号を出力せず、電圧検出回路２０１から
の判別信号Ｖｏｕｔをそのまま保持する。In FIGS. 2 and 3, initially, since the reset signal from the computer system (not shown) is a low (L) signal, the voltage detection circuit 201 is ON. Therefore, when power of the power supply voltage V CC is supplied to the power supply input terminal (Vin) 203, the voltage detection circuit 201 determines the value of the power supply voltage V CC and outputs the determination result as a determination signal Vout. Terminal (out)
205 to the latch circuit 202. At this time, the latch circuit 202 receives the determination signal Vout from the voltage detection circuit 201 at the determination signal input terminal (D) 206, but since the reset signal is a low (L) signal, the control signal output terminal (Q) 208 Is OFF. Therefore, the latch circuit 202 is connected to the control signal output terminal (Q) 2
08, the control signal is not output, and the determination signal Vout from the voltage detection circuit 201 is held as it is.
【００２８】次に、コンピュータ・システム（図示せ
ず）からのリセット信号がハイ（Ｈ）信号に変わると、
電圧検出回路２０１は、リセット信号入力端子２０４で
このＨ信号を受け取り、ＯＦＦになる。そのため、電圧
検出回路２０１の判別信号出力端子（ｏｕｔ）２０５か
らの出力Ｖｏｕｔは、徐々に不定の状態になる。一方、
ラッチ回路２０２は、リセット信号のＨ信号をクロック
信号としてクロック信号入力端子（ＣＬＫ）２０７で受
け取ると、その立ち上がりが起動信号となって制御信号
出力端子（Ｑ）２０８がＯＮになる。そのため、ラッチ
回路２０２は、判別信号入力端子（Ｄ）２０６で受け取
って保持していた判別信号Ｖｏｕｔを、制御信号として
制御信号出力端子（Ｑ）２０８から出力する。Next, when the reset signal from the computer system (not shown) changes to a high (H) signal,
The voltage detection circuit 201 receives this H signal at the reset signal input terminal 204 and turns off. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 gradually becomes undefined. on the other hand,
When the latch circuit 202 receives the H signal of the reset signal as a clock signal at the clock signal input terminal (CLK) 207, the rise thereof becomes a start signal, and the control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 outputs the determination signal Vout received and held by the determination signal input terminal (D) 206 from the control signal output terminal (Q) 208 as a control signal.
【００２９】次に、図１〜図３を用いて、本発明のＰＣ
カード１００における電源電圧ＶCCの検出及びその制御
について詳細に説明する。Next, the PC of the present invention will be described with reference to FIGS.
The detection and control of the power supply voltage V CC in the card 100 will be described in detail.
【００３０】まず、ＰＣカード１００がＰＣなどのコン
ピュータ・システム（以下、単に「ＰＣ」ともいう）に
接続され、該ＰＣからＰＣカード１００へ電源の供給が
開始される。このとき、該ＰＣからＰＣカード１００の
メインＩＣ１１内に設けられたＣＰＵ２２に対して出力
されるリセット信号は、ロー（Ｌ）信号である。そのた
め、電源電圧検出回路２３に設けられた電圧検出回路２
０１はＯＮとなっている。したがって、電圧検出回路２
０１の電源入力端子（Ｖｉｎ）２０３が電源電圧ＶCCを
検出する。First, the PC card 100 is connected to a computer system such as a PC (hereinafter, also simply referred to as “PC”), and power supply from the PC to the PC card 100 is started. At this time, the reset signal output from the PC to the CPU 22 provided in the main IC 11 of the PC card 100 is a low (L) signal. Therefore, the voltage detection circuit 2 provided in the power supply voltage detection circuit 23
01 is ON. Therefore, the voltage detection circuit 2
The power supply input terminal (Vin) 203 detects the power supply voltage V CC .
【００３１】電圧検出回路２０１は、電源入力端子（Ｖ
ｉｎ）２０３で検出した電源電圧Ｖ CCが所定の電圧値
（５［Ｖ］）か否かを判別する。電源電圧ＶCCが所定の
電圧値（５［Ｖ］）の場合には、電圧検出回路２０１
は、判別信号出力端子（ｏｕｔ）２０５から電源電圧検
出回路２３に設けられたラッチ回路２０２に対して、判
別信号ＶｏｕｔのＨ信号を出力する（図３（Ａ）参
照）。The voltage detection circuit 201 has a power input terminal (V
in) Power supply voltage V detected at 203 CCIs the specified voltage value
(5 [V]). Power supply voltage VCCIs given
In the case of the voltage value (5 [V]), the voltage detection circuit 201
Is a power supply voltage detection from the determination signal output terminal (out) 205.
The latch circuit 202 provided in the output circuit 23
The H signal of another signal Vout is output (see FIG. 3A).
See).
【００３２】このとき、ラッチ回路２０２は、電圧検出
回路２０１からの判別信号ＶｏｕｔのＨ信号を判別信号
入力端子（Ｄ）２０６で受け取るが、リセット信号がロ
ー（Ｌ）信号であるため、制御信号出力端子（Ｑ）２０
８がＯＦＦとなっている。したがって、ラッチ回路２０
２は、制御信号出力端子（Ｑ）２０８から制御信号を出
力せず、電圧検出回路２０１からの判別信号Ｖｏｕｔの
Ｈ信号をそのまま保持する。At this time, the latch circuit 202 receives the H signal of the discrimination signal Vout from the voltage detection circuit 201 at the discrimination signal input terminal (D) 206, but since the reset signal is a low (L) signal, the control signal Output terminal (Q) 20
8 is OFF. Therefore, the latch circuit 20
2 does not output a control signal from the control signal output terminal (Q) 208 and holds the H signal of the determination signal Vout from the voltage detection circuit 201 as it is.
【００３３】ここで、ＰＣからＰＣカード１００のメイ
ンＩＣ１１内に設けられたＣＰＵ２２に対してリセット
信号のハイ（Ｈ）信号が出力されると、電源電圧検出回
路２３に設けられた電圧検出回路２０１及びラッチ回路
２０２はこのＨ信号を受け取る。電圧検出回路２０１
は、リセット信号入力端子２０４でＨ信号を受け取ると
ＯＦＦになる。そのため、電圧検出回路２０１の判別信
号出力端子（ｏｕｔ）２０５からの出力Ｖｏｕｔは、徐
々に不定の状態になる。また、ラッチ回路２０２は、ク
ロック信号入力端子（ＣＬＫ）２０７でＨ信号をクロッ
ク信号として受け取ると、その立ち上がりが起動信号と
なって制御信号出力端子（Ｑ）２０８がＯＮになる。そ
のため、ラッチ回路２０２は、判別信号入力端子（Ｄ）
２０６で受け取って保持していた判別信号ＶｏｕｔのＨ
信号を、制御信号（イネーブル）として、制御信号出力
端子（Ｑ）２０８からレギュレータ１２及びＦＥＴ１３
に出力する。レギュレータ１２は、Ｈ信号（イネーブ
ル）を受け取るとＯＮになる。また、ＦＥＴ１３は、こ
のＨ信号（イネーブル）によってＯＦＦされる。Here, when the PC outputs a high (H) signal of the reset signal to the CPU 22 provided in the main IC 11 of the PC card 100, the voltage detection circuit 201 provided in the power supply voltage detection circuit 23 And the latch circuit 202 receives this H signal. Voltage detection circuit 201
Turns off when the reset signal input terminal 204 receives the H signal. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 gradually becomes undefined. Further, when the latch circuit 202 receives the H signal as a clock signal at the clock signal input terminal (CLK) 207, the rise thereof becomes a start signal, and the control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 is connected to the determination signal input terminal (D)
H of the discrimination signal Vout received and held at 206
The signal is used as a control signal (enable) from the control signal output terminal (Q) 208 to the regulator 12 and the FET 13.
Output to The regulator 12 is turned on when receiving the H signal (enable). The FET 13 is turned off by the H signal (enable).
【００３４】レギュレータ１２は、ＰＣからの電源電圧
ＶCC（５［Ｖ］）をＰＣカード１００の内部回路を動作
させるための電圧値ＶDD（３．３［Ｖ］）に調整して、
Ｖｏｕｔ端子（図１）から出力する。The regulator 12 adjusts the power supply voltage V CC (5 [V]) from the PC to a voltage value V DD (3.3 [V]) for operating the internal circuit of the PC card 100.
Output from the Vout terminal (FIG. 1).
【００３５】一方、電圧検出回路２０１は、電源入力端
子（Ｖｉｎ）２０３で検出した電源電圧ＶCCが所定の電
圧値（５［Ｖ］）でない場合（３．３［Ｖ］）には、判
別信号出力端子（ｏｕｔ）２０５からラッチ回路２０２
に対して制御信号ＶｏｕｔのＬ信号を出力する。（図３
（Ｂ）参照）。On the other hand, when the power supply voltage V CC detected at the power supply input terminal (Vin) 203 is not a predetermined voltage value (5 [V]) (3.3 [V]), the voltage detection circuit 201 determines. From the signal output terminal (out) 205 to the latch circuit 202
Output the L signal of the control signal Vout. (FIG. 3
(B)).
【００３６】このとき、ラッチ回路２０２は、電圧検出
回路２０１からの判別信号ＶｏｕｔのＬ信号を判別信号
入力端子（Ｄ）２０６で受け取るが、リセット信号がロ
ー（Ｌ）信号であるため、制御信号出力端子（Ｑ）２０
８がＯＦＦとなっている。したがって、ラッチ回路２０
２は、制御信号出力端子（Ｑ）２０８から制御信号を出
力せず、電圧検出回路２０１からの判別信号Ｖｏｕｔの
Ｌ信号をそのまま保持する。At this time, the latch circuit 202 receives the L signal of the discrimination signal Vout from the voltage detection circuit 201 at the discrimination signal input terminal (D) 206, but since the reset signal is a low (L) signal, the control signal Output terminal (Q) 20
8 is OFF. Therefore, the latch circuit 20
2 does not output a control signal from the control signal output terminal (Q) 208 and holds the L signal of the determination signal Vout from the voltage detection circuit 201 as it is.
【００３７】ここで、ＰＣからＰＣカード１００のメイ
ンＩＣ１１内に設けられたＣＰＵ２２に対してリセット
信号のハイ（Ｈ）信号が出力されると、電源電圧検出回
路２３に設けられた電圧検出回路２０１及びラッチ回路
２０２はこのＨ信号を受け取る。電圧検出回路２０１
は、リセット信号入力端子２０４でＨ信号を受け取ると
ＯＦＦになる。そのため、電圧検出回路２０１の判別信
号出力端子（ｏｕｔ）２０５からの出力Ｖｏｕｔは、徐
々に不定の状態になる。また、ラッチ回路２０２は、ク
ロック信号入力端子（ＣＬＫ）２０７でＨ信号をクロッ
ク信号として受け取ると、その立ち上がりが起動信号と
なって制御信号出力端子（Ｑ）２０８がＯＮになる。そ
のため、ラッチ回路２０２は、判別信号入力端子（Ｄ）
２０６で受け取って保持していた判別信号ＶｏｕｔのＬ
信号を、制御信号（ディセーブル）として、制御信号出
力端子（Ｑ）２０８からレギュレータ１２及びＦＥＴ１
３に出力する。レギュレータ１２は、Ｌ信号（ディセー
ブル）を受け取るとＯＦＦになる。また、ＦＥＴ１３
は、このＬ信号（ディセーブル）によってＯＮされる。Here, when the PC outputs a high (H) signal of the reset signal to the CPU 22 provided in the main IC 11 of the PC card 100, the voltage detection circuit 201 provided in the power supply voltage detection circuit 23 And the latch circuit 202 receives this H signal. Voltage detection circuit 201
Turns off when the reset signal input terminal 204 receives the H signal. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 gradually becomes undefined. Further, when the latch circuit 202 receives the H signal as a clock signal at the clock signal input terminal (CLK) 207, the rise thereof becomes a start signal, and the control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 is connected to the determination signal input terminal (D)
L of the discrimination signal Vout received and held at 206
The signal is used as a control signal (disable) from the control signal output terminal (Q) 208 to the regulator 12 and the FET 1
Output to 3. The regulator 12 is turned off when receiving the L signal (disable). In addition, FET13
Is turned on by this L signal (disable).
【００３８】ＦＥＴ１３がＯＮになると、ＦＥＴ１３を
介して、ＰＣからの電源電圧ＶCCがそのままの電圧値で
ＰＣカード１００の内部回路を動作させるために供給さ
れることになる。When the FET 13 is turned on, the power supply voltage V CC from the PC is supplied via the FET 13 to operate the internal circuit of the PC card 100 with the same voltage value.
【００３９】以上、本発明のＰＣカード１００によれ
ば、電源電圧検出回路２３が、コンピュータ・システム
（図示せず）からの電源電圧ＶCCを検出し、検出結果に
応じてレギュレータ１２及びＦＥＴ１３を制御すること
により、電源電圧ＶCCがＰＣカード１００の内部回路を
動作させるのに適した電圧値でない場合でも、レギュレ
ータ１２が電源電圧ＶCCを適した電圧値ＶDDに調整し、
ＰＣカード１００の内部回路を動作させることができ
る。As described above, according to the PC card 100 of the present invention, the power supply voltage detection circuit 23 detects the power supply voltage V CC from a computer system (not shown), and controls the regulator 12 and the FET 13 according to the detection result. By controlling, even when the power supply voltage V CC is not a voltage value suitable for operating the internal circuit of the PC card 100, the regulator 12 adjusts the power supply voltage V CC to a suitable voltage value V DD ,
The internal circuit of the PC card 100 can be operated.
【００４０】また、電源電圧検出回路２３は、コンピュ
ータ・システム（図示せず）から供給される電源電圧Ｖ
CCの検出及び判別を行い、その判別結果である判別信号
Ｖｏｕｔを保持する。したがって、電源電圧検出回路２
３は、コンピュータ・システム（図示せず）からのリセ
ット信号によって制御され、ＯＦＦになっても、保持し
た判別信号Ｖｏｕｔによって、レギュレータ１２及びＦ
ＥＴ１３を制御することができる。The power supply voltage detection circuit 23 is provided with a power supply voltage V supplied from a computer system (not shown).
The CC is detected and determined, and a determination signal Vout as a result of the determination is held. Therefore, the power supply voltage detection circuit 2
3 is controlled by a reset signal from a computer system (not shown), and even if it is turned off, the regulator 12 and F are controlled by the held determination signal Vout.
ET13 can be controlled.
【００４１】さらに、本実施例の電源電圧検出回路２３
においては、電源電圧ＶCCが、所定の閾値の５［Ｖ］で
あるか否かを判別しているが、所定の閾値を、例えば、
３．３［Ｖ］として、この値より大きいか否かを判別す
ることによって、電圧を制御するようにしてもよい。な
お、所定の閾値は、システム環境に合せて、適宜決定す
るとよい。Further, the power supply voltage detection circuit 23 of this embodiment
In, it is determined whether or not the power supply voltage V CC is a predetermined threshold value of 5 [V].
As 3.3 [V], the voltage may be controlled by determining whether or not the value is larger than this value. Note that the predetermined threshold may be appropriately determined according to the system environment.
【００４２】＜第２の実施の形態＞次に、本発明のＰＣ
カード１００の第２の実施の形態について説明する。本
実施の形態と第１の実施の形態との相違点は、本実施の
形態のＰＣカード１００では、メインＩＣ１１内に遅延
回路２４を備え、ＰＣカード１００が接続されるＰＣな
どのコンピュータ・システム（図示せず）からのリセッ
ト信号を遅延回路２４によって所定の時間遅延させるこ
とで、電源電圧ＶCCを検出するタイミングを制御するこ
とができることである。< Second Embodiment > Next, the PC of the present invention will be described.
A second embodiment of the card 100 will be described. The difference between the present embodiment and the first embodiment is that the PC card 100 of the present embodiment includes a delay circuit 24 in the main IC 11 and a computer system such as a PC to which the PC card 100 is connected. By delaying the reset signal (not shown) by the delay circuit 24 for a predetermined time, the timing at which the power supply voltage V CC is detected can be controlled.
【００４３】図４は、本発明のＰＣカード１００の構成
の一例を示す図である。図４において、このＰＣカード
１００と第１の実施の形態のＰＣカード１００との構成
の相違点は、第２の実施の形態のＰＣカード１００にお
いては、メインＩＣ１１内に遅延回路２４を備えること
である。FIG. 4 is a diagram showing an example of the configuration of the PC card 100 of the present invention. In FIG. 4, the difference between the configuration of the PC card 100 and the PC card 100 of the first embodiment is that the PC card 100 of the second embodiment includes a delay circuit 24 in the main IC 11. It is.
【００４４】遅延回路２４は、コンピュータ・システム
（図示せず）からＣＰＵ２２に対して出力されるリセッ
ト信号を受け取り、受け取ったリセット信号を所定の時
間遅延させて電源電圧検出回路２３に出力する。The delay circuit 24 receives a reset signal output from the computer system (not shown) to the CPU 22, delays the received reset signal by a predetermined time, and outputs the delayed signal to the power supply voltage detection circuit 23.
【００４５】本実施の形態のＰＣカード１００によれ
ば、遅延回路２４によって遅延させる時間を、任意に設
定することができる。したがって、電源電圧検出回路２
３を動作させるタイミングを任意に設定することがで
き、電源電圧の検出及び制御を効果的に行うことができ
る。According to PC card 100 of the present embodiment, the time delayed by delay circuit 24 can be set arbitrarily. Therefore, the power supply voltage detection circuit 2
3 can be set arbitrarily, and the detection and control of the power supply voltage can be performed effectively.
【００４６】[0046]
【発明の効果】以上のように、本発明のＰＣカードによ
れば、電源電圧検出回路が常に駆動することなく、コン
ピュータ・システムからＰＣカードのメインＩＣ内に設
けられたＣＰＵに対して出力されるリセット信号に基づ
いて、電源電圧検出回路を駆動させるため、少ない消費
電力で、電源電圧を検出して制御することができるＰＣ
カードを提供することができるようになった。As described above, according to the PC card of the present invention, the power supply voltage detection circuit is not always driven, and is output from the computer system to the CPU provided in the main IC of the PC card. PC that can detect and control the power supply voltage with low power consumption to drive the power supply voltage detection circuit based on the reset signal
You can now offer cards.
【図１】本発明のＰＣカードの構成の一例を示す図であ
る。FIG. 1 is a diagram showing an example of the configuration of a PC card according to the present invention.
【図２】電源電圧検出回路を示す図である。FIG. 2 is a diagram illustrating a power supply voltage detection circuit.
【図３】電源電圧検出回路におけるリセット信号、電源
電圧、判別信号、制御信号とのタイミングチャートであ
る。FIG. 3 is a timing chart of a reset signal, a power supply voltage, a determination signal, and a control signal in a power supply voltage detection circuit.
【図４】本発明のＰＣカードの構成の一例を示す図であ
る。FIG. 4 is a diagram showing an example of a configuration of a PC card of the present invention.
１１ メインＩＣ １２ レギュレータ １３ ＦＥＴ ２１ インタフェース ２２ ＣＰＵ ２３ 電源電圧検出回路 ２４ 遅延回路 １００ ＰＣカード ２０１ 電圧検出回路 ２０２ ラッチ回路 ２０３ 電源入力端子（Ｖｉｎ） ２０４ リセット信号入力端子 ２０５ 判別信号出力端子（ｏｕｔ） ２０６ 判別信号入力端子（Ｄ） ２０７ クロック信号入力端子（ＣＬＫ） ２０８ 制御信号出力端子（Ｑ） Reference Signs List 11 main IC 12 regulator 13 FET 21 interface 22 CPU 23 power supply voltage detection circuit 24 delay circuit 100 PC card 201 voltage detection circuit 202 latch circuit 203 power supply input terminal (Vin) 204 reset signal input terminal 205 determination signal output terminal (out) 206 Discrimination signal input terminal (D) 207 Clock signal input terminal (CLK) 208 Control signal output terminal (Q)
Claims (5)
ンピュータ・システムに着脱可能なＰＣカードにおい
て、 前記ＰＣカードの動作を統括するメインＩＣ（Integrat
ed Circuit）と、 前記メインＩＣからの制御信号に基づいて前記コンピュ
ータ・システムから供給される電源の電圧を制御する電
圧制御手段と、 を備え、 前記メインＩＣは、 前記コンピュータ・システムから供給される電源の電圧
を検出し、検出した前記電圧が所定の電圧値であるか否
かを判別して、当該判別結果に基づいて、前記電圧制御
手段を制御するための制御信号を発生する電源電圧検出
回路と、 を有することを特徴とするＰＣカード。1. A PC card detachable from a computer system such as a PC (Personal Computer), comprising: a main IC (Integrat) for controlling the operation of the PC card;
ed Circuit), and voltage control means for controlling a voltage of a power supply supplied from the computer system based on a control signal from the main IC. The main IC is supplied from the computer system. A power supply voltage detector for detecting a voltage of a power supply, determining whether the detected voltage is a predetermined voltage value, and generating a control signal for controlling the voltage control means based on the determination result; A PC card, comprising: a circuit;
記電圧を前記所定の電圧値に調整するレギュレータと、 前記電源電圧検出回路からの前記制御信号に基づいて、
ＯＮまたはＯＦＦするＦＥＴ（Field-Effect Transisto
r）と、 を備えることを特徴とする請求項１記載のＰＣカード。2. The power supply control circuit according to claim 2, wherein the voltage control unit adjusts the voltage to the predetermined voltage value based on the control signal from the power supply voltage detection circuit, and the control signal from the power supply voltage detection circuit. hand,
FET that turns ON or OFF (Field-Effect Transisto
The PC card according to claim 1, further comprising: r).
記電圧を所定の閾値に基づいて判別することを特徴とす
る請求項１乃至２記載のＰＣカード。3. The PC card according to claim 1, wherein the power supply voltage detection circuit determines the detected voltage based on a predetermined threshold.
Processing Unit）を有し、 前記電源電圧検出回路は、前記コンピュータ・システム
から供給される前記ＣＰＵに対するリセット信号によっ
て制御される、 ことを特徴とする請求項１乃至３記載のＰＣカード。4. The main IC includes a CPU (Central
4. The PC card according to claim 1, further comprising a processing unit, wherein the power supply voltage detection circuit is controlled by a reset signal for the CPU supplied from the computer system. 5.
・システムから供給される前記ＣＰＵに対するリセット
信号を受け取り、前記リセット信号を所定の時間遅延さ
せ出力する遅延回路を備え、 前記電源電圧検出回路は、前記遅延回路で遅延したリセ
ット信号によって制御される、 ことを特徴とする請求項１乃至３記載のＰＣカード。5. The main IC includes a delay circuit that receives a reset signal for the CPU supplied from the computer system, delays the reset signal by a predetermined time, and outputs the delayed signal. 4. The PC card according to claim 1, wherein the PC card is controlled by a reset signal delayed by a delay circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185166A JP2002007988A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185166A JP2002007988A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007988A true JP2002007988A (en) | 2002-01-11 |
Family
ID=18685519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185166A Withdrawn JP2002007988A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007988A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (en) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | Power supply system of computer |
| JP2006229936A (en) * | 2005-02-18 | 2006-08-31 | Magnachip Semiconductor Ltd | Chip operable with multi-power and system equipped therewith |
| JP2007157199A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2008061328A (en) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | Electronic equipment |
| CN101980104A (en) * | 2010-08-12 | 2011-02-23 | 华为终端有限公司 | Power supply management chip protecting method, circuit system and data card |
| JP2011061024A (en) * | 2009-09-10 | 2011-03-24 | Ricoh Co Ltd | Semiconductor device |
| JP2012133783A (en) * | 2010-12-21 | 2012-07-12 | Samsung Electronics Co Ltd | Multi-interface memory card and its operation method |
| WO2018236502A1 (en) * | 2017-06-20 | 2018-12-27 | Intel Corporation | Tunable delay control of a power delivery network |
-
2000
- 2000-06-20 JP JP2000185166A patent/JP2002007988A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (en) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | Power supply system of computer |
| JP2006229936A (en) * | 2005-02-18 | 2006-08-31 | Magnachip Semiconductor Ltd | Chip operable with multi-power and system equipped therewith |
| JP2007157199A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2008061328A (en) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | Electronic equipment |
| JP4553879B2 (en) * | 2006-08-30 | 2010-09-29 | 富士通株式会社 | Electronics |
| JP2011061024A (en) * | 2009-09-10 | 2011-03-24 | Ricoh Co Ltd | Semiconductor device |
| CN101980104A (en) * | 2010-08-12 | 2011-02-23 | 华为终端有限公司 | Power supply management chip protecting method, circuit system and data card |
| JP2012133783A (en) * | 2010-12-21 | 2012-07-12 | Samsung Electronics Co Ltd | Multi-interface memory card and its operation method |
| WO2018236502A1 (en) * | 2017-06-20 | 2018-12-27 | Intel Corporation | Tunable delay control of a power delivery network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388432B2 (en) | CPU core voltage switching circuit | |
| US6907535B2 (en) | Method and device for adjusting the executing efficiency of an electronic apparatus comprising a CPU | |
| US7408816B2 (en) | Memory voltage generating circuit | |
| KR20000066122A (en) | Internal voltage generator | |
| EP1722289A2 (en) | Single pin for multiple functional control purposes | |
| US8046088B2 (en) | Dependent power supplying apparatus and electronic instrument | |
| JP2002007988A (en) | Pc(personal computer) card | |
| WO2021063141A1 (en) | Display device and power supply method therefor | |
| US7501716B2 (en) | Power supply apparatus | |
| JP2002007987A (en) | Pc(personal computer) card | |
| US7149911B2 (en) | Portable computer with desktop type processor | |
| JP2002271145A (en) | Semiconductor integrated circuit device | |
| JPH0690596A (en) | Circuit and method for driving motor | |
| JP2002007986A (en) | Pc(personal computer) card | |
| US10778860B2 (en) | Power supply device configured to automatically restore power after recovery from a power failure, image forming apparatus, and control method | |
| JP3466755B2 (en) | Electronics | |
| JP4477448B2 (en) | Hall sensor with level shift circuit | |
| JPH08307225A (en) | Initializing circuit for semiconductor integrated circuit device | |
| JP4494148B2 (en) | Digital measuring instrument | |
| KR100577776B1 (en) | Liquid crystal display device | |
| US20060033533A1 (en) | Semiconductor device | |
| KR100444799B1 (en) | Power Good Signal Driver and Method | |
| JP2000029560A (en) | Electronic device | |
| KR100218535B1 (en) | Power sequencing control circuit of liquid crystal display device | |
| JP2002091605A (en) | Power consumption reducing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |