JP2002007987A - Pc(personal computer) card - Google Patents
Pc(personal computer) cardInfo
- Publication number
- JP2002007987A JP2002007987A JP2000185165A JP2000185165A JP2002007987A JP 2002007987 A JP2002007987 A JP 2002007987A JP 2000185165 A JP2000185165 A JP 2000185165A JP 2000185165 A JP2000185165 A JP 2000185165A JP 2002007987 A JP2002007987 A JP 2002007987A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- control signal
- detection circuit
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＣ（Personal C
omputer）などのコンピュータ・システムに装着可能な
ＰＣカードに関し、特に、供給される電源の電圧を検出
することによって、異なる電源電圧値に対応することが
できるＰＣカードに関する。The present invention relates to a PC (Personal C)
The present invention relates to a PC card that can be mounted on a computer system such as an omputer, and more particularly, to a PC card that can handle different power supply voltage values by detecting a voltage of a supplied power supply.
【０００２】[0002]
【従来の技術】最近、ＰＣカードは、その消費電力を低
く抑えるために、内部回路を低い駆動電圧（例えば、
３．３［Ｖ］など）に対応して設計されている。ここ
で、ＰＣカードが装着されるＰＣなどのコンピュータ・
システムからは比較的高い駆動電圧（例えば、５［Ｖ］
など）の供給を受ける場合がある。このため、ＰＣカー
ドは、コンピュータ・システムからの供給電源の電圧を
内部回路の駆動電圧に対応するように調整することが必
要となる。2. Description of the Related Art Recently, in order to keep the power consumption of a PC card low, an internal circuit requires a low drive voltage (for example,
3.3 [V], etc.). Here, a computer such as a PC on which a PC card is mounted is used.
A relatively high driving voltage (for example, 5 [V]
Etc.). Therefore, it is necessary for the PC card to adjust the voltage of the power supply from the computer system so as to correspond to the drive voltage of the internal circuit.
【０００３】そこで、従来のＰＣカードでは、電源電圧
検出回路を個別のＩＣ（IntegratedCircuit）として設
け、この電源電圧検出回路によって供給電源の電圧を検
出し、その検出結果に応じて、ＰＣカードの駆動電圧を
調整していた。Therefore, in a conventional PC card, a power supply voltage detection circuit is provided as an individual IC (Integrated Circuit), the voltage of the power supply is detected by the power supply voltage detection circuit, and the drive of the PC card is performed according to the detection result. The voltage was being adjusted.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
ＰＣカードにおいては、電源電圧を検出して制御する電
源電圧検出回路を独立したＩＣとして設けて、当該ＩＣ
を常に駆動させているため、消費電力が大きいという問
題があった。However, in the conventional PC card, a power supply voltage detecting circuit for detecting and controlling the power supply voltage is provided as an independent IC,
, The power consumption is large.
【０００５】そこで、上記の点に鑑み、本発明の目的
は、少ない消費電力で、電源電圧を検出して制御するこ
とができるＰＣカードを提供することである。[0005] In view of the above, an object of the present invention is to provide a PC card that can detect and control a power supply voltage with low power consumption.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するた
め、本発明のＰＣカードは、ＰＣなどのコンピュータ・
システムに着脱可能なＰＣカードであって、ＰＣカード
の動作を統括するメインＩＣ（Integrated Circuit）
と、メインＩＣからの電圧制御信号に基づいてコンピュ
ータ・システムから供給される電源の電圧を制御する電
圧制御手段とを備え、メインＩＣは、コンピュータ・シ
ステムから供給される電源の電圧を検出し、検出した電
圧が所定の電圧値であるか否かを判別して、当該判別結
果に基づいて、電圧制御手段を制御するための電圧制御
信号を発生する電源電圧検出回路と、電源電圧検出回路
の動作を制御するコントローラとを有する、ことを特徴
とする。In order to solve the above problems, a PC card according to the present invention uses a computer such as a PC.
A main IC (Integrated Circuit) that is a PC card that is removable from the system and controls the operation of the PC card.
And voltage control means for controlling a voltage of a power supply supplied from the computer system based on a voltage control signal from the main IC. The main IC detects a voltage of the power supply supplied from the computer system, A power supply voltage detection circuit that determines whether the detected voltage is a predetermined voltage value and generates a voltage control signal for controlling voltage control means based on the determination result; and A controller for controlling the operation.
【０００７】電源電圧検出回路をメインＩＣ内に設けた
ことにより、電源電圧を検出し制御する電源ＩＣをメイ
ンＩＣと別に設ける必要がなく、電源ＩＣに要する消費
電力やコストがかからず、簡単な回路構成で、電源電圧
を検出して制御することができる。Since the power supply voltage detection circuit is provided in the main IC, there is no need to provide a power supply IC for detecting and controlling the power supply voltage separately from the main IC, so that power consumption and cost required for the power supply IC are not required, and the power supply IC is simple. With a simple circuit configuration, the power supply voltage can be detected and controlled.
【０００８】また、コントローラをメインＩＣ内に設け
たことにより、電源電圧検出回路の動作を制御すること
ができるため、電源電圧検出回路を必要に応じて動作さ
せることができ、消費電力を少なくすることができる。In addition, since the operation of the power supply voltage detection circuit can be controlled by providing the controller in the main IC, the power supply voltage detection circuit can be operated as needed, thereby reducing power consumption. be able to.
【０００９】また、上述のＰＣカードにおいて、電圧制
御手段は、電源電圧検出回路からの電圧制御信号に基づ
いて、電圧を所定の電圧値に調整するレギュレータと、
電源電圧検出回路からの電圧制御信号に基づいて、ＯＮ
またはＯＦＦするＦＥＴ（Field-Effect Transistor）
とを備えるようにすることもできる。In the above-mentioned PC card, the voltage control means adjusts the voltage to a predetermined voltage value based on a voltage control signal from a power supply voltage detection circuit;
ON based on the voltage control signal from the power supply voltage detection circuit
Or FET (Field-Effect Transistor) that turns off
May be provided.
【００１０】レギュレータ及びＦＥＴによってコンピュ
ータ・システムから供給される電源の電圧を制御するこ
とにより、供給される電源電圧が所定の電圧値でない場
合でも、ＰＣカードを動作させることができる。[0010] By controlling the voltage of the power supplied from the computer system by the regulator and the FET, the PC card can be operated even when the supplied power voltage is not a predetermined voltage value.
【００１１】さらに、上述のＰＣカードにおいて、電源
電圧検出回路は、検出した電圧を所定の閾値に基づいて
判別するようにすることもできる。Further, in the above-mentioned PC card, the power supply voltage detection circuit may determine the detected voltage based on a predetermined threshold.
【００１２】所定の閾値を用いて検出した電圧を判別す
ることにより、コンピュータ・システムから供給される
多様な電圧値の電源に対応することができる。By judging the detected voltage using a predetermined threshold value, it is possible to cope with power supplies of various voltage values supplied from the computer system.
【００１３】また、上記課題を解決するため、本発明の
ＰＣカードにおいて、メインＩＣは、コントローラを制
御するＣＰＵ（Central Processing Unit）を有するよ
うにすることもできる。Further, in order to solve the above problem, in the PC card of the present invention, the main IC may have a CPU (Central Processing Unit) for controlling the controller.
【００１４】メインＩＣ内にコントローラを制御するＣ
ＰＵを設けたことにより、ＣＰＵの内部プログラムを自
由に変更することで、コントローラが必要な回数及び間
隔で電源電圧検出回路を動作させることができる。した
がって、電源電圧検出回路を常に動作させることがな
く、消費電力を少なくすることができる。C for controlling a controller in the main IC
The provision of the PU allows the controller to operate the power supply voltage detection circuit at required times and intervals by freely changing the internal program of the CPU. Therefore, the power supply voltage detection circuit does not always operate and power consumption can be reduced.
【００１５】また、上記課題を解決するため、本発明の
ＰＣカードにおいて、メインＩＣは、コントローラを制
御するタイマを有するようにすることもできる。In order to solve the above-mentioned problem, in the PC card of the present invention, the main IC may have a timer for controlling the controller.
【００１６】メインＩＣ内にコントローラを制御するタ
イマを設けたことにより、タイマの設定を変更すること
で、コントローラが必要な回数及び間隔で電源電圧検出
回路を動作させることができる。したがって、電源電圧
検出回路を常に動作させることがなく、消費電力を少な
くすることができる。By providing a timer for controlling the controller in the main IC, by changing the setting of the timer, the controller can operate the power supply voltage detection circuit at a required number of times and at intervals. Therefore, the power supply voltage detection circuit does not always operate and power consumption can be reduced.
【００１７】また、上記課題を解決するため、本発明の
ＰＣカードにおいて、メインＩＣはＣＰＵを有し、コン
トローラは、コンピュータ・システムから供給されるＣ
ＰＵに対するリセット信号によって制御されるようにす
ることもできる。Further, in order to solve the above-mentioned problems, in the PC card of the present invention, the main IC has a CPU, and the controller is a PC card supplied from a computer system.
It can be controlled by a reset signal for the PU.
【００１８】コントローラは、リセット信号を受け取っ
た場合のみ、電源電圧検出回路を動作させるので、電源
電圧検出回路を常に動作させることがなく、消費電力を
少なくすることができる。The controller operates the power supply voltage detection circuit only when receiving the reset signal, so that the power supply voltage detection circuit does not always operate and power consumption can be reduced.
【００１９】[0019]
【発明の実施の形態】以下、本発明のＰＣ（Personal C
omputer）カードについて図面を参照しつつ説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a PC (Personal C) of the present invention will be described.
The omputer card will be described with reference to the drawings.
【００２０】＜第１の実施形態＞図１は、本発明のＰＣ
カード１００の構成の一例を示す図である。図１におい
て、このＰＣカード１００は、ＰＣカード１００の動作
を統括するメインＩＣ（Integrated Circuit）１１と、
メインＩＣ１１からの電圧制御信号に応じて、供給され
た電源の電圧を所定の電圧に調整し出力するレギュレー
タ１２と、メインＩＣ１１からの電圧制御信号に応じて
電圧値を制御するＦＥＴ（Field-Effect Transistor）
１３と、を含んでいる。<First Embodiment> FIG. 1 shows a PC according to the present invention.
FIG. 2 is a diagram illustrating an example of a configuration of a card 100. In FIG. 1, the PC card 100 includes a main IC (Integrated Circuit) 11 for controlling the operation of the PC card 100,
A regulator 12 for adjusting the voltage of the supplied power supply to a predetermined voltage in accordance with a voltage control signal from the main IC 11 and outputting the same, and an FET (Field-Effect) for controlling a voltage value in accordance with the voltage control signal from the main IC 11 Transistor)
13 is included.
【００２１】メインＩＣ１１は、ＰＣなどのコンピュー
タ・システム（図示せず）と接続するインタフェース２
１と、ＰＣカード１００全体を制御するＣＰＵ（Centra
l Processing Unit）２２と、インタフェース２１に接
続され、コンピュータ・システム（図示せず）から供給
される電源を受け取りその電圧を検出する電源電圧検出
回路２３と、電源電圧検出回路２３の動作を制御するコ
ントローラ２４とを備える。なお、ＰＣカード１００
は、インタフェース２１を介して、ＰＣなどのコンピュ
ータ・システム（図示せず）に着脱可能に接続されて使
用される。The main IC 11 is an interface 2 for connecting to a computer system (not shown) such as a PC.
1 and a CPU (Centra) that controls the entire PC card 100.
l, a power supply voltage detection circuit 23 connected to the interface 21 for receiving power supplied from a computer system (not shown) and detecting the voltage, and controlling the operation of the power supply voltage detection circuit 23. And a controller 24. The PC card 100
Is used by being detachably connected to a computer system (not shown) such as a PC via an interface 21.
【００２２】ここで、ＣＰＵ２２は、内部プログラムに
基づいて、電源電圧検出回路２３を制御するコントロー
ラ２４に対して、制御信号を出力する。コントローラ２
４は、ＣＰＵ２２から出力された制御信号を受け取り、
電源電圧検出回路２３に対して作動制御信号を出力す
る。電源電圧検出回路２３は、この作動制御信号によっ
て動作が制御される。Here, the CPU 22 outputs a control signal to a controller 24 that controls the power supply voltage detection circuit 23 based on an internal program. Controller 2
4 receives the control signal output from the CPU 22,
An operation control signal is output to the power supply voltage detection circuit 23. The operation of the power supply voltage detection circuit 23 is controlled by the operation control signal.
【００２３】また、電源電圧検出回路２３は、レギュレ
ータ１２及びＦＥＴ１３に接続され、コンピュータ・シ
ステム（図示せず）から受け取った電源電圧ＶCCの値に
応じて、レギュレータ１２及びＦＥＴ１３に電圧制御信
号を出力する。The power supply voltage detection circuit 23 is connected to the regulator 12 and the FET 13 and supplies a voltage control signal to the regulator 12 and the FET 13 according to the value of the power supply voltage V CC received from a computer system (not shown). Output.
【００２４】さらに、電源電圧検出回路２３は、インタ
フェース２１に接続され、インタフェース２１を介し
て、ＣＰＵ２２やコンピュータ・システム（図示せず）
と情報のやり取りを行うようにすることもできる。Further, the power supply voltage detecting circuit 23 is connected to the interface 21, and through the interface 21, the CPU 22 and a computer system (not shown).
It is also possible to exchange information with the user.
【００２５】図２は、電源電圧検出回路２３を示す図で
ある。この電源電圧検出回路２３は、電源電圧ＶCCを検
出する電圧検出回路２０１と、検出した電源電圧ＶCCに
基づいた判別信号Ｖｏｕｔをラッチして電圧制御信号と
して出力するラッチ回路２０２とから構成される。FIG. 2 is a diagram showing the power supply voltage detection circuit 23. The power supply voltage detection circuit 23 includes a voltage detection circuit 201 for detecting a power supply voltage V CC, consists latch circuit 202 for outputting the latched determination signal Vout based on the detected power supply voltage V CC as a voltage control signal You.
【００２６】コントローラ２４は、外部からの制御信
号、例えば、図１においてはＣＰＵ２２（図１）からの
制御信号を受け取るＩＮ端子２０９と、作動制御信号を
出力する作動制御信号出力端子（ＣＯＮＴ）２１０とを
備えている。The controller 24 includes an IN terminal 209 for receiving a control signal from the outside, for example, a control signal from the CPU 22 (FIG. 1) in FIG. 1, and an operation control signal output terminal (CONT) 210 for outputting an operation control signal. And
【００２７】電圧検出回路２０１は、電源電圧ＶCCを検
出する電源入力端子（Ｖｉｎ）２０３と、検出された電
源電圧ＶCCの判別結果である判別信号Ｖｏｕｔを出力す
る判別信号出力端子（ｏｕｔ）２０５と、コントローラ
２４からの作動制御信号を受け取る作動制御信号入力端
子２０４とを備えている。また、ラッチ回路２０２は、
判別信号Ｖｏｕｔを受け取る判別信号入力端子（Ｄ）２
０６と、コントローラ２４からの作動制御信号をクロッ
ク信号として受け取るクロック信号入力端子（ＣＬＫ）
２０７と、ラッチした判別信号Ｖｏｕｔを電圧制御信号
として出力する電圧制御信号出力端子（Ｑ）２０８とを
備えている。The voltage detection circuit 201, the power supply voltage power input terminal (Vin) 203 for detecting the V CC, the determination signal output terminal for outputting a discrimination signal Vout is a question of the power supply voltage detected V CC (out) 205, and an operation control signal input terminal 204 for receiving an operation control signal from the controller 24. Also, the latch circuit 202
A discrimination signal input terminal (D) 2 for receiving a discrimination signal Vout
06 and a clock signal input terminal (CLK) for receiving an operation control signal from the controller 24 as a clock signal
207 and a voltage control signal output terminal (Q) 208 for outputting the latched determination signal Vout as a voltage control signal.
【００２８】ここで、コントローラ２４から出力される
作動制御信号のハイ（Ｈ）信号は電圧検出回路２０１を
ＯＦＦの状態にし、作動制御信号のロー（Ｌ）信号は電
圧検出回路２０１をＯＮの状態にする。また、作動制御
信号のハイ（Ｈ）信号は、その立ち上がりが起動信号と
なってラッチ回路２０２の電圧制御信号出力端子（Ｑ）
２０８をＯＮの状態にする。ラッチ回路２０２の電圧制
御信号出力端子（Ｑ）２０８は、一旦ＯＮになると、そ
れ以後ＯＮの状態を維持する。Here, the high (H) signal of the operation control signal output from the controller 24 turns off the voltage detection circuit 201 and the low (L) signal of the operation control signal turns the voltage detection circuit 201 on. To The high (H) signal of the operation control signal has a rising edge as a start signal and the voltage control signal output terminal (Q) of the latch circuit 202.
208 is turned on. Once turned on, the voltage control signal output terminal (Q) 208 of the latch circuit 202 maintains the ON state thereafter.
【００２９】また、電圧検出回路２０１は、コンピュー
タ・システム（図示せず）から供給される電源電圧ＶCC
を電源入力端子（Ｖｉｎ）２０３によって検出する。そ
して、この検出された電源電圧ＶCCの値を所定の閾値に
基づいて判別し、判別結果である判別信号Ｖｏｕｔを判
別信号出力端子（ｏｕｔ）２０５から出力する。一方、
ラッチ回路２０２は、電圧検出回路２０１の判別信号出
力端子（ｏｕｔ）２０５から出力される判別信号Ｖｏｕ
ｔを判別信号入力端子（Ｄ）２０６で受け取り、その判
別信号Ｖｏｕｔをラッチする。そして、作動制御信号の
ハイ（Ｈ）信号の立ち上がりによって電圧制御信号出力
端子（Ｑ）２０８がＯＮになると、そのときラッチして
いる判別信号Ｖｏｕｔを電圧制御信号出力端子（Ｑ）２
０８から電圧制御信号として出力する。The voltage detection circuit 201 is provided with a power supply voltage V CC supplied from a computer system (not shown).
Is detected by the power input terminal (Vin) 203. Then, the detected value of the power supply voltage V CC is determined based on a predetermined threshold, and a determination signal Vout as a determination result is output from a determination signal output terminal (out) 205. on the other hand,
The latch circuit 202 outputs a determination signal Vou output from a determination signal output terminal (out) 205 of the voltage detection circuit 201.
t is received by the determination signal input terminal (D) 206, and the determination signal Vout is latched. When the voltage control signal output terminal (Q) 208 is turned on by the rise of the high (H) signal of the operation control signal, the determination signal Vout latched at that time is changed to the voltage control signal output terminal (Q) 2.
08 to output as a voltage control signal.
【００３０】図３は、作動制御信号と、電圧検出回路２
０１における検出された電源電圧Ｖ CCと判別信号Ｖｏｕ
ｔと、電圧制御信号のタイミングチャートである。図３
（Ａ）は、電源入力端子（Ｖｉｎ）２０３に電源電圧Ｖ
CCが５［Ｖ］の電源が供給された場合を示し、図３
（Ｂ）は、電源入力端子（Ｖｉｎ）２０３に電源電圧Ｖ
CCが３．３［Ｖ］の電源が供給された場合を示してい
る。以下、図２及び図３を用いて、電源電圧検出回路２
３及びコントローラ２４の動作について具体的に説明す
る。FIG. 3 shows the operation control signal and the voltage detection circuit 2
01 detected power supply voltage V CCAnd the discrimination signal Vou
6 is a timing chart of a voltage control signal and a timing t. FIG.
(A) shows the case where the power supply voltage V is applied to the power supply input terminal (Vin) 203.
CCFIG. 3 shows a case where power of 5 [V] is supplied, and FIG.
(B) shows the case where the power supply voltage V is applied to the power supply input terminal (Vin) 203.
CCIndicates a case where the power of 3.3 [V] is supplied.
You. Hereinafter, the power supply voltage detection circuit 2 will be described with reference to FIGS.
3 and the operation of the controller 24 will be specifically described.
You.
【００３１】図２及び図３において、最初は、コントロ
ーラ２４からの作動制御信号がロー（Ｌ）信号であるた
め、電圧検出回路２０１は、ＯＮとなっている。したが
って、電圧検出回路２０１は、電源入力端子（Ｖｉｎ）
２０３に電源電圧ＶCCの電源が供給されると、電源電圧
ＶCCの値を判別して、その判別結果を判別信号Ｖｏｕｔ
として判別信号出力端子（ｏｕｔ）２０５からラッチ回
路２０２に出力する。このとき、ラッチ回路２０２は、
電圧検出回路２０１からの判別信号Ｖｏｕｔを判別信号
入力端子（Ｄ）２０６で受け取るが、コントローラ２４
からの作動制御信号がロー（Ｌ）信号であるため、電圧
制御信号出力端子（Ｑ）２０８がＯＦＦとなっている。
したがって、ラッチ回路２０２は、電圧制御信号出力端
子（Ｑ）２０８から電圧制御信号を出力せず、電圧検出
回路２０１からの判別信号Ｖｏｕｔをそのまま保持す
る。In FIGS. 2 and 3, initially, the operation control signal from the controller 24 is a low (L) signal, so that the voltage detection circuit 201 is ON. Therefore, the voltage detection circuit 201 is connected to the power input terminal (Vin).
When the power of the power supply voltage V CC is supplied to the power supply 203, the value of the power supply voltage V CC is determined, and the result of the determination is determined by the determination signal Vout.
Is output from the determination signal output terminal (out) 205 to the latch circuit 202. At this time, the latch circuit 202
The determination signal Vout from the voltage detection circuit 201 is received by the determination signal input terminal (D) 206,
Is a low (L) signal, the voltage control signal output terminal (Q) 208 is OFF.
Therefore, the latch circuit 202 does not output the voltage control signal from the voltage control signal output terminal (Q) 208, and holds the determination signal Vout from the voltage detection circuit 201 as it is.
【００３２】次に、コントローラ２４からの作動制御信
号がハイ（Ｈ）信号に変わると、電圧検出回路２０１
は、作動制御信号入力端子２０４でこのＨ信号を受け取
り、ＯＦＦになる。そのため、電圧検出回路２０１の判
別信号出力端子（ｏｕｔ）２０５からの出力Ｖｏｕｔ
は、徐々に不定の状態になる。一方、ラッチ回路２０２
は、コントローラ２４からのＨ信号をクロック信号とし
てクロック信号入力端子（ＣＬＫ）２０７で受け取る
と、その立ち上がりが起動信号となって電圧制御信号出
力端子（Ｑ）２０８がＯＮになる。そのため、ラッチ回
路２０２は、判別信号入力端子（Ｄ）２０６で受け取っ
て保持していた判別信号Ｖｏｕｔを、電圧制御信号とし
て電圧制御信号出力端子（Ｑ）２０８から出力する。Next, when the operation control signal from the controller 24 changes to a high (H) signal, the voltage detection circuit 201
Receives the H signal at the operation control signal input terminal 204 and turns off. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201
Gradually becomes indefinite. On the other hand, the latch circuit 202
When the H signal from the controller 24 is received at the clock signal input terminal (CLK) 207 as a clock signal, the rise thereof becomes a start signal and the voltage control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 outputs the determination signal Vout received and held by the determination signal input terminal (D) 206 from the voltage control signal output terminal (Q) 208 as a voltage control signal.
【００３３】また、所定のタイミングで、コントローラ
２４からの作動制御信号がロー（Ｌ）信号に変わると、
電圧検出回路２０１は、作動制御信号入力端子２０４で
このＬ信号を受け取り、ＯＮになる。そのため、再び、
電源入力端子（Ｖｉｎ）２０３で受け取った電源電圧Ｖ
CCの値を判別して、その判別結果を判別信号Ｖｏｕｔと
して判別信号出力端子（ｏｕｔ）２０５からラッチ回路
２０２に出力する。一方、ラッチ回路２０２の電圧制御
信号出力端子（Ｑ）２０８は、コントローラ２４からの
作動制御信号がロー（Ｌ）信号に変わっても、ＯＮの状
態を維持している。したがって、ラッチ回路２０２は、
新たに電圧検出回路２０１の判別信号出力端子（ｏｕ
ｔ）２０５から出力される判別信号Ｖｏｕｔを受け取っ
てラッチし、電圧制御信号出力端子（Ｑ）２０８から電
圧制御信号として出力する。At a predetermined timing, when the operation control signal from the controller 24 changes to a low (L) signal,
The voltage detection circuit 201 receives this L signal at the operation control signal input terminal 204 and turns ON. So again,
Power supply voltage V received at power supply input terminal (Vin) 203
The value of CC is determined, and the determination result is output to the latch circuit 202 from the determination signal output terminal (out) 205 as the determination signal Vout. On the other hand, the voltage control signal output terminal (Q) 208 of the latch circuit 202 maintains the ON state even when the operation control signal from the controller 24 changes to a low (L) signal. Therefore, the latch circuit 202
A new determination signal output terminal (ou) of the voltage detection circuit 201
t) A decision signal Vout output from 205 is received and latched, and is output from a voltage control signal output terminal (Q) 208 as a voltage control signal.
【００３４】上述の通り、電圧検出回路２０１は、コン
トローラ２４からの作動制御信号（Ｈ／Ｌ信号）に応じ
て、ＯＮ又はＯＦＦとなる。したがって、電圧検出回路
２０１の判別信号出力端子（ｏｕｔ）２０５からの出力
Ｖｏｕｔは、判別信号と不定の状態が繰り返される。一
方、ラッチ回路２０２は、クロック信号入力端子（ＣＬ
Ｋ）２０７で作動制御信号のハイ（Ｈ）信号をクロック
信号として受け取ると、その立ち上がりが起動信号とな
って電圧制御信号出力端子（Ｑ）２０８がＯＮになる。
以後、電圧制御信号出力端子（Ｑ）２０８は、コントロ
ーラ２４からの作動制御信号がロー（Ｌ）信号に変わっ
てもＯＮの状態を維持する。したがって、ラッチ回路２
０２は、電圧検出回路２０１の判別信号出力端子（ｏｕ
ｔ）２０５から出力される判別信号Ｖｏｕｔを判別信号
入力端子（Ｄ）２０６で受け取って、ラッチし、電圧制
御信号出力端子（Ｑ）２０８から電圧制御信号として出
力する。As described above, the voltage detection circuit 201 is turned ON or OFF according to the operation control signal (H / L signal) from the controller 24. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 repeats an indeterminate state with the determination signal. On the other hand, the latch circuit 202 has a clock signal input terminal (CL
When a high (H) signal of the operation control signal is received as a clock signal in K) 207, the rise thereof becomes a start signal, and the voltage control signal output terminal (Q) 208 is turned on.
After that, the voltage control signal output terminal (Q) 208 maintains the ON state even if the operation control signal from the controller 24 changes to a low (L) signal. Therefore, the latch circuit 2
02 is a determination signal output terminal (ou of the voltage detection circuit 201)
t) The determination signal Vout output from 205 is received by the determination signal input terminal (D) 206, latched, and output as a voltage control signal from the voltage control signal output terminal (Q) 208.
【００３５】次に、図１〜図３を用いて、本発明のＰＣ
カード１００における電源電圧ＶCCの検出及びその制御
について詳細に説明する。Next, the PC of the present invention will be described with reference to FIGS.
The detection and control of the power supply voltage V CC in the card 100 will be described in detail.
【００３６】まず、ＰＣカード１００がＰＣなどのコン
ピュータ・システム（以下、単に「ＰＣ」ともいう）に
接続され、該ＰＣからＰＣカード１００へ電源の供給が
開始される。このとき、コントローラ２４の作動制御信
号出力端子（ＣＯＮＴ）２１０からＰＣカード１００の
メインＩＣ１１に設けられた電源電圧検出回路２３に対
して出力される作動制御信号は、ロー（Ｌ）信号であ
る。そのため、電源電圧検出回路２３に設けられた電圧
検出回路２０１はＯＮとなっている。したがって、電圧
検出回路２０１の電源入力端子（Ｖｉｎ）２０３が電源
電圧ＶCCを検出する。First, the PC card 100 is connected to a computer system such as a PC (hereinafter simply referred to as “PC”), and power supply from the PC to the PC card 100 is started. At this time, the operation control signal output from the operation control signal output terminal (CONT) 210 of the controller 24 to the power supply voltage detection circuit 23 provided in the main IC 11 of the PC card 100 is a low (L) signal. Therefore, the voltage detection circuit 201 provided in the power supply voltage detection circuit 23 is ON. Therefore, the power supply input terminal (Vin) 203 of the voltage detection circuit 201 detects the power supply voltage V CC .
【００３７】電圧検出回路２０１は、電源入力端子（Ｖ
ｉｎ）２０３で検出した電源電圧Ｖ CCが所定の電圧値
（５［Ｖ］）か否かを判別する。電源電圧ＶCCが所定の
電圧値（５［Ｖ］）の場合には、電圧検出回路２０１
は、判別信号出力端子（ｏｕｔ）２０５から電源電圧検
出回路２３に設けられたラッチ回路２０２に対して、判
別信号ＶｏｕｔのＨ信号を出力する（図３（Ａ）参
照）。The voltage detection circuit 201 has a power input terminal (V
in) Power supply voltage V detected at 203 CCIs the specified voltage value
(5 [V]). Power supply voltage VCCIs given
In the case of the voltage value (5 [V]), the voltage detection circuit 201
Is a power supply voltage detection from the determination signal output terminal (out) 205.
The latch circuit 202 provided in the output circuit 23
The H signal of another signal Vout is output (see FIG. 3A).
See).
【００３８】このとき、ラッチ回路２０２は、電圧検出
回路２０１からの判別信号ＶｏｕｔのＨ信号を判別信号
入力端子（Ｄ）２０６で受け取るが、コントローラ２４
からの作動制御信号がロー（Ｌ）信号であるため、電圧
制御信号出力端子（Ｑ）２０８がＯＦＦとなっている。
したがって、ラッチ回路２０２は、電圧制御信号出力端
子（Ｑ）２０８から電圧制御信号を出力せず、電圧検出
回路２０１からの判別信号ＶｏｕｔのＨ信号をそのまま
保持する。At this time, the latch circuit 202 receives the H signal of the discrimination signal Vout from the voltage detection circuit 201 at the discrimination signal input terminal (D) 206.
Is a low (L) signal, the voltage control signal output terminal (Q) 208 is OFF.
Therefore, the latch circuit 202 does not output the voltage control signal from the voltage control signal output terminal (Q) 208, and holds the H signal of the determination signal Vout from the voltage detection circuit 201 as it is.
【００３９】ここで、メインＩＣ１１が起動すると、メ
インＩＣ１１に設けられたＣＰＵ２２は、内部プログラ
ムに応じて、コントローラ２４に制御信号を出力する。
コントローラ２４は、ＣＰＵ２２からの制御信号をＩＮ
端子２０９で受け取り、作動制御信号出力端子（ＣＯＮ
Ｔ）２１０から、電源電圧検出回路２３に設けられた電
圧検出回路２０１及びラッチ回路２０２に作動制御信号
のハイ（Ｈ）信号を出力する。電圧検出回路２０１は、
作動制御信号入力端子２０４でＨ信号を受け取るとＯＦ
Ｆになる。そのため、電圧検出回路２０１の判別信号出
力端子（ｏｕｔ）２０５からの出力Ｖｏｕｔは、徐々に
不定の状態になる。また、ラッチ回路２０２は、クロッ
ク信号入力端子（ＣＬＫ）２０７でＨ信号をクロック信
号として受け取ると、その立ち上がりが起動信号となっ
て電圧制御信号出力端子（Ｑ）２０８がＯＮになる。そ
のため、ラッチ回路２０２は、判別信号入力端子（Ｄ）
２０６で受け取って保持していた判別信号ＶｏｕｔのＨ
信号を、電圧制御信号（イネーブル）として、電圧制御
信号出力端子（Ｑ）２０８からレギュレータ１２及びＦ
ＥＴ１３に出力する。レギュレータ１２は、Ｈ信号（イ
ネーブル）を受け取るとＯＮになる。また、ＦＥＴ１３
は、このＨ信号（イネーブル）によってＯＦＦされる。Here, when the main IC 11 is started, the CPU 22 provided in the main IC 11 outputs a control signal to the controller 24 according to the internal program.
The controller 24 receives the control signal from the CPU 22
An operation control signal output terminal (CON
T) 210 outputs a high (H) signal of the operation control signal to the voltage detection circuit 201 and the latch circuit 202 provided in the power supply voltage detection circuit 23. The voltage detection circuit 201
When the H signal is received at the operation control signal input terminal 204,
It becomes F. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 gradually becomes undefined. Further, when the latch circuit 202 receives the H signal as a clock signal at the clock signal input terminal (CLK) 207, the rising edge thereof becomes a start signal, and the voltage control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 is connected to the determination signal input terminal (D)
H of the discrimination signal Vout received and held at 206
The signal is used as a voltage control signal (enable) from the voltage control signal output terminal (Q) 208 to the regulator 12 and the F
Output to ET13. The regulator 12 is turned on when receiving the H signal (enable). In addition, FET13
Is turned off by this H signal (enable).
【００４０】レギュレータ１２は、ＰＣからの電源電圧
ＶCC（５［Ｖ］）をＰＣカード１００の内部回路を動作
させるための電圧値ＶDD（３．３［Ｖ］）に調整して、
Ｖｏｕｔ端子から出力する。The regulator 12 adjusts the power supply voltage V CC (5 [V]) from the PC to a voltage value V DD (3.3 [V]) for operating the internal circuit of the PC card 100.
Output from the Vout terminal.
【００４１】一方、電圧検出回路２０１は、電源入力端
子（Ｖｉｎ）２０３で検出した電源電圧ＶCCが所定の電
圧値（５［Ｖ］）でない場合（３．３［Ｖ］）には、判
別信号出力端子（ｏｕｔ）２０５からラッチ回路２０２
に対して判別信号ＶｏｕｔのＬ信号を出力する。（図３
（Ｂ）参照）。On the other hand, if the power supply voltage V CC detected at the power supply input terminal (Vin) 203 is not the predetermined voltage value (5 [V]) (3.3 [V]), the voltage detection circuit 201 determines From the signal output terminal (out) 205 to the latch circuit 202
Outputs the L signal of the determination signal Vout. (FIG. 3
(B)).
【００４２】このとき、ラッチ回路２０２は、電圧検出
回路２０１からの判別信号ＶｏｕｔのＬ信号を判別信号
入力端子（Ｄ）２０６で受け取るが、コントローラ２４
からの作動制御信号がロー（Ｌ）信号であるため、電圧
制御信号出力端子（Ｑ）２０８がＯＦＦとなっている。
したがって、ラッチ回路２０２は、電圧制御信号出力端
子（Ｑ）２０８から電圧制御信号を出力せず、電圧検出
回路２０１からの判別信号ＶｏｕｔのＬ信号をそのまま
保持する。At this time, the latch circuit 202 receives the L signal of the discrimination signal Vout from the voltage detection circuit 201 at the discrimination signal input terminal (D) 206.
Is a low (L) signal, the voltage control signal output terminal (Q) 208 is OFF.
Therefore, the latch circuit 202 does not output the voltage control signal from the voltage control signal output terminal (Q) 208, and holds the L signal of the determination signal Vout from the voltage detection circuit 201 as it is.
【００４３】ここで、メインＩＣ１１が起動すると、メ
インＩＣ１１に設けられたＣＰＵ２２は、内部プログラ
ムに応じて、コントローラ２４に制御信号を出力する。
コントローラ２４は、ＣＰＵ２２からの制御信号をＩＮ
端子２０９で受け取り、作動制御信号出力端子（ＣＯＮ
Ｔ）２１０から、電源電圧検出回路２３に設けられた電
圧検出回路２０１及びラッチ回路２０２に作動制御信号
のハイ（Ｈ）信号を出力する。電圧検出回路２０１は、
作動制御信号入力端子２０４でＨ信号を受け取るとＯＦ
Ｆになる。そのため、電圧検出回路２０１の判別信号出
力端子（ｏｕｔ）２０５からの出力Ｖｏｕｔは、徐々に
不定の状態になる。また、ラッチ回路２０２は、クロッ
ク信号入力端子（ＣＬＫ）２０７でＨ信号をクロック信
号として受け取ると、その立ち上がりが起動信号となっ
て電圧制御信号出力端子（Ｑ）２０８がＯＮになる。そ
のため、ラッチ回路２０２は、判別信号入力端子（Ｄ）
２０６で受け取って保持していた判別信号ＶｏｕｔのＬ
信号を、電圧制御信号（ディセーブル）として、電圧制
御信号出力端子（Ｑ）２０８からレギュレータ１２及び
ＦＥＴ１３に出力する。レギュレータ１２は、Ｌ信号
（ディセーブル）を受け取るとＯＦＦになる。また、Ｆ
ＥＴ１３は、このＬ信号（ディセーブル）によってＯＮ
される。Here, when the main IC 11 is activated, the CPU 22 provided in the main IC 11 outputs a control signal to the controller 24 according to the internal program.
The controller 24 receives the control signal from the CPU 22
An operation control signal output terminal (CON
T) 210 outputs a high (H) signal of the operation control signal to the voltage detection circuit 201 and the latch circuit 202 provided in the power supply voltage detection circuit 23. The voltage detection circuit 201
When the H signal is received at the operation control signal input terminal 204,
It becomes F. Therefore, the output Vout from the determination signal output terminal (out) 205 of the voltage detection circuit 201 gradually becomes undefined. Further, when the latch circuit 202 receives the H signal as a clock signal at the clock signal input terminal (CLK) 207, the rise thereof becomes a start signal, and the voltage control signal output terminal (Q) 208 is turned on. Therefore, the latch circuit 202 is connected to the determination signal input terminal (D)
L of the discrimination signal Vout received and held at 206
The signal is output from the voltage control signal output terminal (Q) 208 to the regulator 12 and the FET 13 as a voltage control signal (disable). The regulator 12 is turned off when receiving the L signal (disable). Also, F
ET13 is turned on by this L signal (disable).
Is done.
【００４４】ＦＥＴ１３がＯＮになると、ＦＥＴ１３を
介して、ＰＣからの電源電圧ＶCCがそのままの電圧値で
ＰＣカード１００の内部回路を動作させるために供給さ
れることになる。When the FET 13 is turned on, the power supply voltage V CC from the PC is supplied via the FET 13 to operate the internal circuit of the PC card 100 with the same voltage value.
【００４５】また、ＣＰＵ２２は内部プログラムに応じ
て、コントローラ２４に制御信号を出力する。コントロ
ーラ２４は、ＣＰＵ２２からの制御信号をＩＮ端子２０
９で受け取り、作動制御信号出力端子（ＣＯＮＴ）２１
０から、電源電圧検出回路２３に設けられた電圧検出回
路２０１及びラッチ回路２０２に作動制御信号のロー
（Ｌ）信号を出力する。電圧検出回路２０１は、Ｌ信号
を受け取るとＯＮになり、再び、電源電圧ＶCCを検出
し、検出した電源電圧ＶCCが所定の電圧値（５［Ｖ］）
か否かを判別し、その判別信号Ｖｏｕｔを出力する。こ
の様に、電圧検出回路２０１は、コントローラ２４から
の作動制御信号（Ｈ／Ｌ信号）に応じて、判別信号出力
端子（ｏｕｔ）２０５から、判別信号Ｖｏｕｔの出力
と、不定の状態の出力を繰り返す。The CPU 22 outputs a control signal to the controller 24 according to the internal program. The controller 24 sends a control signal from the CPU 22 to the IN terminal 20.
9 and operation control signal output terminal (CONT) 21
From 0, a low (L) signal of the operation control signal is output to the voltage detection circuit 201 and the latch circuit 202 provided in the power supply voltage detection circuit 23. The voltage detection circuit 201 turns on when receiving the L signal, detects the power supply voltage V CC again, and detects the power supply voltage V CC with a predetermined voltage value (5 [V]).
And outputs a determination signal Vout. As described above, the voltage detection circuit 201 outputs the output of the determination signal Vout and the output in the undefined state from the determination signal output terminal (out) 205 in response to the operation control signal (H / L signal) from the controller 24. repeat.
【００４６】一方、ラッチ回路２０２の電圧制御信号出
力端子（Ｑ）２０８は、一旦クロック信号入力端子（Ｃ
ＬＫ）で作動制御信号のハイ（Ｈ）信号を受け取ると、
その立ち上がりが起動信号となって電圧制御信号出力端
子（Ｑ）２０８がＯＮになり、以後、電圧制御信号出力
端子（Ｑ）２０８はＯＮの状態を維持する。そのため、
ラッチ回路２０２は、ラッチした判別信号Ｖｏｕｔに基
づいた電圧制御信号を電圧制御信号出力端子（Ｑ）２０
８から出力し続ける。従って、レギュレータ１２及びＦ
ＥＴ１３は、ラッチ回路２０２の電圧制御信号出力端子
（Ｑ）２０８からの電圧制御信号を受け取り、常に適切
に制御される。On the other hand, the voltage control signal output terminal (Q) 208 of the latch circuit 202 is temporarily connected to the clock signal input terminal (C).
LK), when the high (H) signal of the operation control signal is received,
The rise is a start signal, and the voltage control signal output terminal (Q) 208 is turned on. Thereafter, the voltage control signal output terminal (Q) 208 is kept on. for that reason,
The latch circuit 202 outputs a voltage control signal based on the latched determination signal Vout to a voltage control signal output terminal (Q) 20.
8 keeps outputting. Therefore, regulator 12 and F
The ET 13 receives a voltage control signal from the voltage control signal output terminal (Q) 208 of the latch circuit 202 and is always appropriately controlled.
【００４７】以上、本発明のＰＣカード１００によれ
ば、電源電圧検出回路２３が、コンピュータ・システム
からの電源電圧ＶCCを検出し、検出結果に応じてレギュ
レータ１２及びＦＥＴ１３を制御することによって、電
源電圧ＶCCがＰＣカード１００の内部回路を動作させる
のに適した電圧値でない場合でも、レギュレータ１２が
電源電圧ＶCCを適した電圧値ＶDDに調整し、ＰＣカード
１００の内部回路を動作させることができる。As described above, according to the PC card 100 of the present invention, the power supply voltage detection circuit 23 detects the power supply voltage V CC from the computer system, and controls the regulator 12 and the FET 13 according to the detection result. Even when the power supply voltage V CC is not a voltage value suitable for operating the internal circuit of the PC card 100, the regulator 12 adjusts the power supply voltage V CC to a suitable voltage value V DD and operates the internal circuit of the PC card 100. Can be done.
【００４８】また、電源電圧検出回路２３は、コントロ
ーラ２４によって制御されＯＦＦされても判別信号Ｖｏ
ｕｔを保持しているため、常にレギュレータ１２及びＦ
ＥＴ１３を制御することができる。Further, the power supply voltage detection circuit 23 is controlled by the controller 24 and the determination signal Vo
ut, the regulator 12 and F
ET13 can be controlled.
【００４９】また、コントローラ２４は、ＣＰＵ２２の
内部プログラムによって制御されているため、その内部
プログラムを自由に変更することによって、必要な回数
及び間隔で電源電圧検出回路２３を動作させることがで
きる。つまり、電源電圧検出回路２３を、必要な場合の
み動作させることができる。Since the controller 24 is controlled by the internal program of the CPU 22, the power supply voltage detecting circuit 23 can be operated at necessary times and intervals by freely changing the internal program. That is, the power supply voltage detection circuit 23 can be operated only when necessary.
【００５０】さらに、本実施例の電源電圧検出回路２３
においては、電源電圧ＶCCが、所定の閾値の５［Ｖ］で
あるか否かを判別しているが、所定の閾値を、例えば、
３．３［Ｖ］として、この値より大きいか否かを判別す
ることによって、電圧を制御するようにしてもよい。な
お、所定の閾値は、動作環境に応じて、適宜決定すれば
よい。Further, the power supply voltage detection circuit 23 of this embodiment
In, it is determined whether or not the power supply voltage V CC is a predetermined threshold value of 5 [V].
As 3.3 [V], the voltage may be controlled by determining whether or not the value is larger than this value. Note that the predetermined threshold may be determined as appropriate according to the operating environment.
【００５１】＜第２の実施形態＞次に、本発明のＰＣカ
ード１００の第２の実施の形態について説明する。本実
施の形態と第１の実施の形態との相違点は、本実施の形
態のＰＣカード１００では、メインＩＣ内にタイマ２５
を設け、タイマ２５によって、コントローラ２４を制御
することである。<Second Embodiment> Next, a second embodiment of the PC card 100 of the present invention will be described. The difference between the present embodiment and the first embodiment is that the PC card 100 of the present embodiment has a timer 25 in the main IC.
And the controller 24 is controlled by the timer 25.
【００５２】図４は、本発明のＰＣカード１００の構成
の一例を示す図である。図４において、このＰＣカード
１００と第１の実施の形態のＰＣカード１００との構成
の相違点は、第２の実施の形態のＰＣカード１００で
は、メインＩＣ１１内にタイマ２５を備えることであ
る。FIG. 4 is a diagram showing an example of the configuration of the PC card 100 of the present invention. In FIG. 4, the difference between the configuration of the PC card 100 and the PC card 100 of the first embodiment is that the PC card 100 of the second embodiment includes a timer 25 in the main IC 11. .
【００５３】第１の実施形態のＰＣカード１００におい
ては、メインＩＣ１１に設けられたＣＰＵ２２によって
コントローラ２４を制御しているが、第２の実施形態の
ＰＣカード１００では、タイマ２５によってコントロー
ラ２４を制御する。コントローラ２４は、タイマ２５か
らの制御信号に応じて、電源電圧検出回路２３に作動制
御信号を出力する。コントローラ２４は、タイマ２５の
設定を変更することによって、任意の間隔で電源電圧検
出回路２３を動作させることができる。したがって、電
源電圧検出回路２３を必要な場合のみ動作させることが
できる。また、タイマ２５の起動は、電源電圧ＶCCの最
初の入力によって行うようにするとよい。In the PC card 100 of the first embodiment, the controller 24 is controlled by the CPU 22 provided in the main IC 11, but in the PC card 100 of the second embodiment, the controller 24 is controlled by the timer 25. I do. The controller 24 outputs an operation control signal to the power supply voltage detection circuit 23 according to a control signal from the timer 25. The controller 24 can operate the power supply voltage detection circuit 23 at an arbitrary interval by changing the setting of the timer 25. Therefore, the power supply voltage detection circuit 23 can be operated only when necessary. Further, the activation of the timer 25 may be performed by the first input of the power supply voltage V CC .
【００５４】＜第３の実施形態＞次に、本発明のＰＣカ
ード１００の第３の実施の形態について説明する。本実
施の形態と第１の実施の形態との相違点は、本実施の形
態のＰＣカード１００では、ＰＣカード１００が接続さ
れるＰＣなどのコンピュータ・システム（図示せず）か
らのリセット信号によって、コントローラ２４を制御す
ることである。<Third Embodiment> Next, a third embodiment of the PC card 100 of the present invention will be described. The difference between the present embodiment and the first embodiment is that the PC card 100 of the present embodiment uses a reset signal from a computer system (not shown) such as a PC to which the PC card 100 is connected. , The controller 24.
【００５５】図５は、本発明のＰＣカード１００の構成
の一例を示す図である。図５において、このＰＣカード
１００と第１の実施の形態のＰＣカード１００との構成
の相違点は、第３の実施の形態のＰＣカード１００で
は、メインＩＣ１１のコントローラ２４が、ＰＣなどの
コンピュータ・システム（図示せず）からＰＣカード１
００のメインＩＣ１１内に設けられたＣＰＵ２２に対し
て出力されたリセット信号をインタフェース２１を介し
て受け取ることである。FIG. 5 is a diagram showing an example of the configuration of the PC card 100 of the present invention. In FIG. 5, the difference between the configuration of the PC card 100 and the PC card 100 of the first embodiment is that in the PC card 100 of the third embodiment, the controller 24 of the main IC 11 is a computer such as a PC. -PC card 1 from system (not shown)
That is, the reset signal output to the CPU 22 provided in the main IC 11 is received via the interface 21.
【００５６】第１の実施形態のＰＣカード１００におい
ては、メインＩＣ１１に設けられたＣＰＵ２２によって
コントローラ２４を制御しているが、第３の実施形態の
ＰＣカード１００では、ＰＣカード１００が接続される
コンピュータ・システム（図示せず）からのリセット信
号によって、コントローラ２４を制御する。コントロー
ラ２４は、コンピュータ・システム（図示せず）からリ
セット信号を受け取ると、それに応じて電源電圧検出回
路２３に作動制御信号を出力する。コントローラ２４
は、リセット信号を受け取った場合のみ、電源電圧検出
回路２３を動作させる。したがって、電源電圧検出回路
２３を必要最低限の範囲で動作させることができる。In the PC card 100 of the first embodiment, the controller 24 is controlled by the CPU 22 provided in the main IC 11, but in the PC card 100 of the third embodiment, the PC card 100 is connected. The controller 24 is controlled by a reset signal from a computer system (not shown). When receiving a reset signal from a computer system (not shown), the controller 24 outputs an operation control signal to the power supply voltage detection circuit 23 in response to the reset signal. Controller 24
Operates the power supply voltage detection circuit 23 only when a reset signal is received. Therefore, the power supply voltage detection circuit 23 can be operated within the minimum necessary range.
【００５７】[0057]
【発明の効果】以上のように、本発明のＰＣカードによ
れば、電源電圧検出回路をコントローラによって制御す
ることにより、電源電圧検出回路を常に駆動させること
なく、必要に応じて駆動させることができるため、少な
い消費電力で、電源電圧を検出して制御することができ
るＰＣカードを提供することができるようになった。As described above, according to the PC card of the present invention, the power supply voltage detection circuit is controlled by the controller, so that the power supply voltage detection circuit can be driven as needed without being constantly driven. As a result, a PC card that can detect and control a power supply voltage with low power consumption can be provided.
【図１】本発明のＰＣカードの構成の一例を示す図であ
る。FIG. 1 is a diagram showing an example of the configuration of a PC card according to the present invention.
【図２】電源電圧検出回路を示す図である。FIG. 2 is a diagram illustrating a power supply voltage detection circuit.
【図３】電源電圧検出回路における作動制御信号、電源
電圧、判別信号、電圧制御信号とのタイミングチャート
である。FIG. 3 is a timing chart of an operation control signal, a power supply voltage, a determination signal, and a voltage control signal in a power supply voltage detection circuit.
【図４】本発明のＰＣカードの構成の一例を示す図であ
る。FIG. 4 is a diagram showing an example of a configuration of a PC card of the present invention.
【図５】本発明のＰＣカードの構成の一例を示す図であ
る。FIG. 5 is a diagram showing an example of a configuration of a PC card of the present invention.
１１ メインＩＣ １２ レギュレータ １３ ＦＥＴ ２１ インタフェース ２２ ＣＰＵ ２３ 電源電圧検出回路 ２４ コントローラ ２５ タイマ １００ ＰＣカード ２０１ 電圧検出回路 ２０２ ラッチ回路 ２０３ 電源入力端子（Ｖｉｎ） ２０４ 作動制御信号入力端子 ２０５ 判別信号出力端子（ｏｕｔ） ２０６ 判別信号入力端子（Ｄ） ２０７ クロック信号入力端子（ＣＬＫ） ２０８ 電圧制御信号出力端子（Ｑ） ２０９ ＩＮ端子 ２１０ 作動制御信号出力端子（ＣＯＮＴ） 11 Main IC 12 Regulator 13 FET 21 Interface 22 CPU 23 Power supply voltage detection circuit 24 Controller 25 Timer 100 PC card 201 Voltage detection circuit 202 Latch circuit 203 Power supply input terminal (Vin) 204 Operation control signal input terminal 205 Discrimination signal output terminal (out) 206) Discrimination signal input terminal (D) 207 Clock signal input terminal (CLK) 208 Voltage control signal output terminal (Q) 209 IN terminal 210 Operation control signal output terminal (CONT)
Claims (6)
ンピュータ・システムに着脱可能なＰＣカードにおい
て、 前記ＰＣカードの動作を統括するメインＩＣ（Integrat
ed Circuit）と、 前記メインＩＣからの電圧制御信号に基づいて前記コン
ピュータ・システムから供給される電源の電圧を制御す
る電圧制御手段と、 を備え、 前記メインＩＣは、 前記コンピュータ・システムから供給される電源の電圧
を検出し、検出した前記電圧が所定の電圧値であるか否
かを判別して、当該判別結果に基づいて、前記電圧制御
手段を制御するための電圧制御信号を発生する電源電圧
検出回路と、 前記電源電圧検出回路の動作を制御するコントローラ
と、 を有することを特徴とするＰＣカード。1. A PC card detachable from a computer system such as a PC (Personal Computer), comprising: a main IC (Integrat) for controlling the operation of the PC card;
ed Circuit), and voltage control means for controlling a voltage of a power supply supplied from the computer system based on a voltage control signal from the main IC. The main IC is supplied from the computer system. A power supply for detecting a voltage of the power supply, determining whether the detected voltage is a predetermined voltage value, and generating a voltage control signal for controlling the voltage control means based on the determination result. A PC card, comprising: a voltage detection circuit; and a controller that controls an operation of the power supply voltage detection circuit.
て、前記電圧を前記所定の電圧値に調整するレギュレー
タと、 前記電源電圧検出回路からの前記電圧制御信号に基づい
て、ＯＮまたはＯＦＦするＦＥＴ（Field-Effect Trans
istor）と、 を備えることを特徴とする請求項１記載のＰＣカード。2. The voltage control means, comprising: a regulator for adjusting the voltage to the predetermined voltage value based on the voltage control signal from the power supply voltage detection circuit; and the voltage control from the power supply voltage detection circuit. FET (Field-Effect Trans) that turns ON or OFF based on the signal
2. The PC card according to claim 1, further comprising:
記電圧を所定の閾値に基づいて判別することを特徴とす
る請求項１乃至２記載のＰＣカード。3. The PC card according to claim 1, wherein the power supply voltage detection circuit determines the detected voltage based on a predetermined threshold.
を制御するＣＰＵ（Central Processing Unit）を有す
ることを特徴とする請求項１乃至３記載のＰＣカード。4. The PC card according to claim 1, wherein said main IC has a CPU (Central Processing Unit) for controlling said controller.
を制御するタイマを有することを特徴とする請求項１乃
至３記載のＰＣカード。5. The PC card according to claim 1, wherein the main IC has a timer for controlling the controller.
供給される前記ＣＰＵに対するリセット信号によって制
御される、 ことを特徴とする請求項１乃至３記載のＰＣカード。6. The PC according to claim 1, wherein the main IC has a CPU, and the controller is controlled by a reset signal for the CPU supplied from the computer system. card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185165A JP2002007987A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185165A JP2002007987A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007987A true JP2002007987A (en) | 2002-01-11 |
Family
ID=18685518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185165A Withdrawn JP2002007987A (en) | 2000-06-20 | 2000-06-20 | Pc(personal computer) card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007987A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065867A (en) * | 2004-08-26 | 2006-03-09 | Samsung Electronics Co Ltd | Method of multi-interfacing between smart card and memory card and multi-interface card |
| JP2006229936A (en) * | 2005-02-18 | 2006-08-31 | Magnachip Semiconductor Ltd | Chip operable with multi-power and system equipped therewith |
| JP2007501452A (en) * | 2003-08-01 | 2007-01-25 | サンディスク コーポレイション | Voltage regulator with bypass for a multi-stage voltage storage system |
| JP2007157199A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
2000
- 2000-06-20 JP JP2000185165A patent/JP2002007987A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501452A (en) * | 2003-08-01 | 2007-01-25 | サンディスク コーポレイション | Voltage regulator with bypass for a multi-stage voltage storage system |
| JP4734243B2 (en) * | 2003-08-01 | 2011-07-27 | サンディスク コーポレイション | Voltage regulator with bypass for a multi-stage voltage storage system |
| JP2006065867A (en) * | 2004-08-26 | 2006-03-09 | Samsung Electronics Co Ltd | Method of multi-interfacing between smart card and memory card and multi-interface card |
| JP2006229936A (en) * | 2005-02-18 | 2006-08-31 | Magnachip Semiconductor Ltd | Chip operable with multi-power and system equipped therewith |
| JP2007157199A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647543B2 (en) | Methods and systems for improving light load efficiency for power stages of multi-phase voltage regulator circuits | |
| KR970000258B1 (en) | Apparatus for controlling power supply of computer | |
| KR100881774B1 (en) | Method and apparatus to provide deterministic power-on voltage in a system having processor-controlled voltage level | |
| KR100626359B1 (en) | Method for power management of computer system | |
| EP2549653B1 (en) | Power control circuit and method therefor | |
| US6701442B1 (en) | Power management circuit for selectively applying power to network monitoring circuitry which monitors the receipt of network wake-up messages | |
| JP2007065870A (en) | Information-processing device and cooling-control method | |
| JP2007020315A (en) | Step-down switching regulator and its control circuit, and electronic apparatus used therewith | |
| EP2172915B1 (en) | Alarm | |
| JP2006134338A (en) | Computer and control method thereof | |
| JPWO2004070593A1 (en) | Peripheral device and control method thereof, main body device and control method thereof, and program thereof | |
| JP2007065871A (en) | Information-processing device and fan-control method | |
| US20060020351A1 (en) | Dependent power supplying apparatus and electronic instrument | |
| JP2002007988A (en) | Pc(personal computer) card | |
| JP2002007987A (en) | Pc(personal computer) card | |
| US9781679B2 (en) | Electronic systems and method of operating electronic systems | |
| US20060256491A1 (en) | Power supply apparatus | |
| TWI652885B (en) | Power managing apparatus, dc-dc control circuit, and chip enabling method thereof | |
| JP2009142082A (en) | Information processing apparatus and power supply control method | |
| JPH11134069A (en) | Power source control circuit | |
| JP4477448B2 (en) | Hall sensor with level shift circuit | |
| JP2002007986A (en) | Pc(personal computer) card | |
| JP2005252635A (en) | Transceiver | |
| KR100776002B1 (en) | Computer system and method of controlling the same | |
| JP2009009386A (en) | Information processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |