JP2005252635A - Transceiver - Google Patents
Transceiver Download PDFInfo
- Publication number
- JP2005252635A JP2005252635A JP2004059930A JP2004059930A JP2005252635A JP 2005252635 A JP2005252635 A JP 2005252635A JP 2004059930 A JP2004059930 A JP 2004059930A JP 2004059930 A JP2004059930 A JP 2004059930A JP 2005252635 A JP2005252635 A JP 2005252635A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switch means
- transmission
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transceivers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電力消費の削減を図った送受信装置に関する。 The present invention relates to a transmission / reception apparatus that reduces power consumption.
従来の送受信装置を図4及び図5を参照して説明する。無線部1は、無線回線を介して伝送されてきた電波信号(データ)SRFを受信し、これに対して所定の処理を施した後、受信信号SRとして出力する。制御部2は受信認識部21を有しており、受信認識部21で無線部1からの受信信号SRを受け認識し、これに基づく制御部2の状態(動作状態/非動作状態)に対応する出力命令信号S01を受信認識部21から出力するとともに、受信信号SRに対して所定の処理を施す。駆動部3は、出力命令信号S01を受け、これに基づく駆動信号SDを制御部2に供給することにより、制御部2が受信信号SRに対して所定の処理を施すための電源を供給するものである。
A conventional transmitting / receiving apparatus will be described with reference to FIGS. 4 and 5. FIG. Radio section 1 receives the radio signal (data) S RF which has been transmitted over the radio line, performs predetermined processing with respect to this, and outputs the received signal S R. The control unit 2 has a
駆動部3は、切替部31および駆動出力部32を有している。図5に示すように、切替部31は、出力命令信号S01を受け、これに基づく切替信号SSを駆動出力部32に供給する。駆動出力部32は、例えば、電界効果トランジスタによるシリーズレギュレータ4および例えばスイッチングレギュレータ型のDC−DCコンバータ5を有しており、切替信号SSに応じて、シリーズレギュレータ4およびDC−DCコンバータ5のうちのいずれかを選択し、選択されたものからの出力を駆動信号SDとして制御部2に供給する。
The
そして、データ受信時ではDC−DCコンバータ5が選択され、データ非受信時ではシリーズレギュレータ4が選択されるようになっている(例えば、特許文献1参照。)。
The DC-
シリーズレギュレータは出力電圧を一定にするために入力・出力間の抵抗成分を制御するので、負荷電流が少ないときには効率が高くなるが、電源電圧の変動によって、電圧が上昇すると効率が低くなるという欠点を有する。 The series regulator controls the resistance component between the input and output to keep the output voltage constant, so the efficiency increases when the load current is small, but the efficiency decreases when the voltage increases due to fluctuations in the power supply voltage. Have
本発明は、電源の電圧が高く、負荷電流の少ないときにも電源部の効率を高めることが可能な送受信装置を提供する。 The present invention provides a transmission / reception apparatus capable of increasing the efficiency of a power supply unit even when the voltage of the power supply is high and the load current is small.
上記課題に対して、本発明は、電源の電圧を所定の電圧値に変換するDC/DCコンバータと、前記DC/DCコンバータに負荷として接続される送信回路、受信回路及び前記送信回路と前記受信回路とを制御するための制御部とを備え、前記DC/DCコンバータにスイッチ手段を並列に接続し、少なくとも前記送信回路による送信の期間以外の期間に、前記制御部によって前記DC/DCコンバータを非動作状態にすると共に前記スイッチ手段をオンにし、前記送信の期間に前記DC/DCコンバータを動作状態にすると共に前記スイッチ手段をオフにした。 In response to the above problems, the present invention provides a DC / DC converter that converts a voltage of a power source into a predetermined voltage value, a transmission circuit connected as a load to the DC / DC converter, a reception circuit, the transmission circuit, and the reception A control unit for controlling the circuit, and a switch means is connected in parallel to the DC / DC converter, and the DC / DC converter is controlled by the control unit at least during a period other than a period of transmission by the transmission circuit. The switch means was turned on while being in an inoperative state, and the DC / DC converter was turned on and the switch means was turned off during the transmission period.
また、前記受信回路による待ち受けの期間に前記DC/DCコンバータを非動作状態にすると共に前記スイッチ手段をオンにし、前記待ち受けの期間以外の期間に前記DC/DCコンバータを動作状態にすると共に前記スイッチ手段をオフにした。 Further, the DC / DC converter is deactivated during a standby period by the receiving circuit, the switch means is turned on, the DC / DC converter is activated during a period other than the standby period, and the switch Means turned off.
また、前記スイッチ手段をMOS電界効果トランジスタ又はバイポーラトランジスタで構成した。 The switch means is composed of a MOS field effect transistor or a bipolar transistor.
請求項1に記載の発明によれば、DC/DCコンバータ11にスイッチ手段15を並列に接続し、少なくとも送信回路による送信の期間以外の期間に、制御部によってDC/DCコンバータを非動作状態にすると共にスイッチ手段をオンにし、送信の期間にDC/DCコンバータを動作状態にすると共にスイッチ手段をオフにしたので、負荷電流が少なくなる送信の期間以外の期間にはスイッチ手段から負荷電流が供給されるので、DC/DCコンバータによる電力消費を押さえれる。
According to the first aspect of the present invention, the switch means 15 is connected in parallel to the DC /
また、請求項2に記載の発明によれば、受信回路による待ち受けの期間にDC/DCコンバータを非動作状態にすると共にスイッチ手段をオンにし、待ち受けの期間以外の期間にDC/DCコンバータを動作状態にすると共にスイッチ手段をオフにしたので、負荷電流が最小となる待ち受けの期間にスイッチ手段から負荷電流が供給されるので、DC/DCコンバータによる電力消費を押さえれる。 According to the second aspect of the present invention, the DC / DC converter is deactivated during the standby period by the receiving circuit, the switch means is turned on, and the DC / DC converter is operated during a period other than the standby period. Since the switch means is turned off and the switch means is turned off, the load current is supplied from the switch means during the standby period in which the load current is minimized, so that power consumption by the DC / DC converter can be suppressed.
また、請求項3に記載の発明によれば、スイッチ手段をMOS電界効果トランジスタ又はバイポーラトランジスタで構成したので、スイッチ手段のオン抵抗が極めて低くすることができ、ここでの消費電力が少なくなる。 According to the third aspect of the invention, since the switch means is composed of a MOS field effect transistor or a bipolar transistor, the on-resistance of the switch means can be made extremely low, and the power consumption here is reduced.
図1は本発明の送受信装置の基本回路を示す。電池等からなる電源10の電圧(例えば5ボルト)はDC−DCコンバータ11の入力端11aに入力される。DC−DCコンバータ11はPWM(パルス幅変調)方式により、その出力端11bに出力される出力電圧を一定の3.5ボルトにするが、負荷電流の多寡に関わらず、常時、数mAの電流を消費しているので、負荷電流が大きいときは効率が高く、負荷電流が少ないときは効率が低下する。出力電圧は送信回路12、受信回路13、制御回路14に供給される。DC−DCコンバータ11にはスイッチ手段15が並列に接続される。
FIG. 1 shows a basic circuit of a transmission / reception apparatus according to the present invention. A voltage (for example, 5 volts) of the
ここで、制御回路14は送信モードと受信モードとの切替等を制御するが、受信モードの期間と送信モードの期間以外では待ち受け期間となっており、受信信号が入力されると受信モードに切り替える。送信モードでは送信回路12内のパワーアンプ(図示せず)が動作することで最大(例えば100mA)の電流を消費し、待ち受け期間では受信信号の有無を検出するのに必要な最低限の回路(例えば、制御回路14内のプロセッサの一部やクロック発振器等)のみを動作させるだけなので消費電流は最も少なくなる(例えば、1mA以下。)。受信モードではそれらの中間の電流を消費する(例えば、数mA)。
Here, the
また、制御回路14は、各モードに対応してDC−DCコンバータ11とスイッチ手段15との動作を切り替えるためのイネーブル信号ENを出力する。例えば、最大負荷電流を消費する送信モードではイネーブル信号ENによってDC−DCコンバータ11を動作状態にすると共に、スイッチ手段15をオフにする。従って、DC−DCコンバータ11から負荷電流が供給され、この期間ではDC−DCコンバータ11は高い効率で動作する。また、送信モード以外の期間、すなわち、受信モードや待ち受けモードでは、イネーブル信号ENによってDC−DCコンバータ11を非動作状態にすると共に、スイッチ手段15をオンにしてスイッチ手段15から負荷電流を供給する。スイッチ手段15はシリーズレギュレータとして動作するものではなく単にオン/オフするだけであるので、そこでの消費電力は極めて少なくなる。
In addition, the
また、別の方式としては、例えば、最小の負荷電流を消費する待ち受けモードではイネーブル信号ENによってDC−DCコンバータ11を非動作状態にすると共に、スイッチ手段15をオンにしてスイッチ手段15から負荷電流を供給する。そして、送信モード及び受信モードではDC−DCコンバータ11を動作状態にすると共に、スイッチ手段15をオフにする。従って、待ち受け時にはスイッチ手段から負荷電流が供給されるので、DC−DCコンバータ11の効率低下の問題が起きない。
As another method, for example, in the standby mode in which the minimum load current is consumed, the DC-
図2は第一実施形態の回路を示す。DC−DCコンバータ11はDC−DCコンバータ用集積回路(DC−DC/ICと略称する)21とその周辺に接続される回路素子とから構成される。DC−DC/IC21内にはスイッチ素子(MOS/FET)21cと制御部21dと比較部21eとが構成され、スイッチ素子21cは入力端子21aと出力端子21bとの間に接続される。出力端子21bとグランド間にはスイッチ素子(MOS/FET)22が接続される。また、DC−DC/IC21の出力端子21bとDC−DCコンバータ11の出力端11bとの間にインダクタ23が接続され、出力端11bとグランド間には分圧抵抗24、25が接続される。
FIG. 2 shows a circuit of the first embodiment. The DC-
スイッチ手段15は、MOS/FETで構成され、このMOS/FETのゲートは抵抗を介して入力端子11aにプルアップされ、制御用のMOS/FET26によってドライブされる。そして、MOS/FET26のゲートは制御部21dのイネーブル端子21fに接続される。
The switch means 15 is composed of a MOS / FET, and the gate of the MOS / FET is pulled up to the
上記のDC−DCコンバータ11の構成は既知のものであるので、詳細説明は省略するが、分圧抵抗24、25で検出された出力電圧が比較部21eで基準電圧Vrefと比較され、その誤差電圧に対応して制御部21dによってスイッチ素子21c、22が制御され、その結果として所定の出力電圧を出力する。
Since the configuration of the above-described DC-
制御回路14から出力されたイネーブル信号ENはイネーブル端子21fとMOS/FET26のゲートに入力される。イネーブル端子21fに入力されたイネーブル信号ENは制御部21dに入力される。そして、イネーブル信号ENがハイレベルのときに制御部21dが動作して出力端11bに出力電圧を出力する。また、このときはMOS/FET26がオンとなるので、スイッチ手段15はオフとなる。一方、イネーブル信号ENがローレベルのときは制御部21dが非動作となり、スイッチ手段15はオンとなる。
The enable signal EN output from the
従って、例えば、送信モードでイネーブル信号ENをハイレベルとし、送信モード以外の期間、すなわち、受信モードや待ち受けモードでローレベルとすれば、送信モードではDC−DCコンバータ11を動作状態にすると共に、スイッチ手段15をオフにすることができ、受信モードや待ち受けモードではDC−DCコンバータ11を非動作状態にすると共に、スイッチ手段15をオンにすることができる。
なお、送信モードと受信モードでイネーブル信号をハイレベルとし、待ち受けモードのときにのみイネーブル信号をローレベルとしてもよい。
Therefore, for example, if the enable signal EN is set to a high level in the transmission mode and is set to a low level in a period other than the transmission mode, that is, the reception mode or the standby mode, the DC-
Note that the enable signal may be set to a high level in the transmission mode and the reception mode, and the enable signal may be set to a low level only in the standby mode.
図3は第二実施形態の回路を示す。この構成では、スイッチ手段15がトランジスタで構成され、スイッチ素子22がダイオードで構成される。また、スイッチ手段15を駆動するトランジスタ27が設けられそのコレクタはスイッチ手段15であるトランジスタのベースに接続され、エミッタは接地される。さらに、コレクタが入力端子21aに接続されると共に、イネーブル端子21fに接続され、エミッタが接地されたトランジスタ28が設けられる。それ以外は図2と同じである。
FIG. 3 shows a circuit of the second embodiment. In this configuration, the switch means 15 is composed of a transistor, and the
そして、制御回路14から出力されたイネーブル信号ENはトランジスタ28によってハイ/ローが反転してネーブル端子21fに入力され、またトランジスタ27によって反転してスイッチ手段15に入力される。従って、イネーブル信号がローレベルのときにはイネーブル信号がハイレベルとなってイネーブル端子21fに入力されるので制御部21dが動作して出力端11bに出力電圧を出力する。また、このときはトランジスタ27がオフになるのでスイッチ手段15もオフになる。一方、イネーブル信号がハイレベルのときには制御部21dが非動作となりスイッチ手段15はオンとなる
Then, the enable signal EN output from the
。
従って、送信モードでイネーブル信号ENをローレベルとし、送信モード以外の期間、すなわち、受信モードや待ち受けモードでハイレベルとすれば、送信モードではDC−DCコンバータ11を動作状態にすると共に、スイッチ手段15をオフにすることができ、受信モードや待ち受けモードではDC−DCコンバータ11を非動作状態にすると共に、スイッチ手段15をオンにすることができる。
なお、送信モードと受信モードのときにイネーブル信号をローレベルとし、待ち受けモードのときにのみイネーブル信号をハイレベルとしてもよい。
.
Therefore, if the enable signal EN is set to a low level in the transmission mode and is set to a high level in a period other than the transmission mode, that is, in the reception mode or the standby mode, the DC-
Note that the enable signal may be at a low level in the transmission mode and the reception mode, and the enable signal may be at a high level only in the standby mode.
10:電源
11:DC−DCコンバータ
11a:入力端
11b:出力端
12:送信回路
13:受信回路
14:制御回路
15:スイッチ手段
21:DC−DCコンバータIC
21a:入力端子
21b:出力端子:
21c:スイッチ素子
21d:制御部
21e:比較部
21f:イネーブル端子
22:スイッチ素子
23:インダクタ
24、25:分圧抵抗
26:スイッチ素子
27、28:トランジスタ:
DESCRIPTION OF SYMBOLS 10: Power supply 11: DC-
21a: input terminal 21b: output terminal:
21c:
Claims (3)
3. The transmission / reception apparatus according to claim 1, wherein the switch means comprises a MOS field effect transistor or a bipolar transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059930A JP2005252635A (en) | 2004-03-04 | 2004-03-04 | Transceiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059930A JP2005252635A (en) | 2004-03-04 | 2004-03-04 | Transceiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252635A true JP2005252635A (en) | 2005-09-15 |
Family
ID=35032712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004059930A Withdrawn JP2005252635A (en) | 2004-03-04 | 2004-03-04 | Transceiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252635A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288942A (en) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Step-down converter |
JP5152197B2 (en) * | 2007-12-19 | 2013-02-27 | 富士通株式会社 | Power supply control method and apparatus |
WO2013038795A1 (en) * | 2011-09-13 | 2013-03-21 | シャープ株式会社 | Power circuit, illumination deice, and image display device |
-
2004
- 2004-03-04 JP JP2004059930A patent/JP2005252635A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288942A (en) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Step-down converter |
JP5152197B2 (en) * | 2007-12-19 | 2013-02-27 | 富士通株式会社 | Power supply control method and apparatus |
US8407494B2 (en) | 2007-12-19 | 2013-03-26 | Fujitsu Limited | Power supply control method and device |
WO2013038795A1 (en) * | 2011-09-13 | 2013-03-21 | シャープ株式会社 | Power circuit, illumination deice, and image display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4689377B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
JP6262478B2 (en) | Power supply circuit and its control circuit, electronic equipment | |
KR100663987B1 (en) | Switching power supply | |
EP2605388B1 (en) | Switch mode power supply for an image forming apparatus | |
US7523328B2 (en) | Computer power control | |
JP2005175561A (en) | Power supply circuit for high frequency power amplifier circuit, semiconductor integrated circuit for power supply, and electronic component for power supply | |
JP2007312515A (en) | Switching power supply device, electronic apparatus, and method for controlling switching power circuit | |
JP2006134338A (en) | Computer and control method thereof | |
US20100301824A1 (en) | Step-up dc/dc switching converter and semiconductor integrated circuit device | |
JP4673350B2 (en) | DC power supply | |
US20020194516A1 (en) | Apparatus for setting output power levels of integrated PWM controller | |
JP5460138B2 (en) | Switching element drive circuit, converter | |
JP2014054134A (en) | Power transmission device for non-contact power transmission system, non-contact power transmission system, and power transmission capability adjusting method for non-contact power transmission system | |
JP2005252635A (en) | Transceiver | |
JP2009163487A (en) | Constant voltage power supply device | |
JP2002051541A (en) | Switching power supply device and semiconductor device for it | |
JP4878871B2 (en) | Power circuit | |
JP4511287B2 (en) | Step-up switching regulator circuit | |
JP4611109B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
US6791375B2 (en) | Method and circuit for switching source modulation frequency | |
JP2008092779A (en) | Switching power supply control system and mobile terminal | |
JP4717508B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
JP2001346378A (en) | Switching power supply | |
JPH10327575A (en) | Power circuit | |
JP2002058238A (en) | Switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080902 |