【発明の詳細な説明】
表面電子ディスプレイデバイス、並びにその製造方法
関連出願についてのクロスリファレンス
本出願は、１９９６年１２月３０日に米国特許・商標庁に提出された出願番号
６０/０３３,７８７“サーフェスエレクトロン・ディスプレイ（ＳＥＤ）デバイ
ス”および出願番号６０/０３３,７８８”サーフェスエレクトロン・ディスプレ
イ（ＳＥＤ）デバイス”に係るマイケルＤ・ポッターによる米国暫定特許出願に
関連する。さらに、本出願は、１９９７年１１月５日に米国特許・商標局に提出
された米国特許出願番号０８/９６４４８３“サーフェスエレクトロン・ディス
プレイ（ＳＥＤ）デバイス”および出願番号０８/９６４９８７に関連する。
技術分野
本発明は、広く電界放出デバイスおよびその製造方法に関連する、とりわけ特
別に構成されたプロセスによって製造された電子シンクを含む陽極を有する表面
電子ディスプレイデバイス構造に関連する。
背景技術
電子回路用に多くの二極、三極、四極を含む電界放出デバイス構造が開発され
ている。電界放出デバイスのうちには、とくにディスプレイデバイスに適合する
ように構成されたものがある。このようなディスプレイでは、各画素セルに一個
以上の電界放出デバイスが使用されている。電界放出デバイスは、安い製造コス
ト、低い複雑性、少ない消費電力、向上した明るさ、広い視野角などのためにフ
ラットパネル型液晶ディスプレイデバイスに代わる魅力的なディスプレイデバイ
スと見なされている。フラットパネルディスプレイデバイス用の改良されたディ
スプレイデバイスセル構造および製造方法に対するニーズが継続して存在してい
る。
注記ならびに名称
“ラテラル”という用語は総じて電子デバイスが形成されている基板に平行な
方向を指している。したがって、“ラテラル電界放出デバイス”は基板上に形成
され、基板に平行な少なくとも一つの方向に電界エミッタから離れて陽極が設け
られた構造の電界放出デバイスを指している。同じように、“ラテラルエミッタ
”という用語は、ラテラルデバイスの基板に略平行に作られた電界エミッタを指
している。従って、電子の陽極に向かっての放出は、基板に全体的に平行に行わ
れる。このような薄膜で形成されたラテラルエミッタの例は、当業界では知られ
ている。“電子シンク”は、電流の電子が表面に向かって流れる傾向のある表面
上の一つの領域を指している。このような電子シンク領域は以下において詳細に
説明する。
当該技術の説明
多くの電界放出デバイス構造が知られている。このうちの大部分は、一般に例
えば米国特許第3,755,704号で述べられているスピント型であったと思われる。
下記の米国特許、クロニン他の5,233,263と5,308,439、グジー他の5,528,099、
ポッターの5,616,061、5,618,216、5,628,663、5,630,741、5,644,188、5,644,1
90、5,647,998、5,666,019、5,669,802は、ラテラル電界エミッタを有する様々
な電界放出デバイスおよび/またはこれら製造方法を記述している。
クマール他に付与された米国特許第5,543,684号は、基板および基板に隣接し
て設けられた導電層を含む電界放出陰極を記述している。電気的抵抗のあるピラ
ーが導電層に隣接して設けられている。この抵抗性のピラーは、基板から離れた
、基板に略平行である略フラットな表面を有している。抵抗性のピラーに隣接し
てダイアモンド層が設けられている。
クマール他に付与された米国特許第５，５４８，１８５号は、複数の互いに対
応する発光陽極と電界放出陰極と、対応する陰極から陽極への放出をコントロー
ルするための陽極群と陰極群の間に位置するグリッドアセンブリを含むフラット
パネルディスプレイについて記述しており、該複数の陰極はそれぞれ複数の電子
放出域を含む比較的フラットな電子放出表面を持つ低い仕事関数の層を有してい
る。該グリッドアセンブリは、複数の陽極と陰極との間および各陰極の隙間に亘
って置かれて複数の開口を有する導電性層を含んでおり、該複数の陰極は、それ
ぞれ開口にその位置とサイズが一致している。
クマール他に付与された米国特許第５，６５９，２２４号は、導電性材料の層
と導電性材料を覆って堆積された低効果仕事関数材料層を有する陰極を含む冷陰
極表示デバイスについて記述しており、該低効果仕事関数材料層は、互いに不連
続な電気特性を有するかもしれない複数の分布された局所的な電子放出域を含む
放出表面を有する。該放出表面は比較的フラットであるかもしれない。フィンク
レア他に付与された米国特許第５，５５８，５５４は、電界放出フラットパネル
ディスプレイ用の複数の溝を有する電界放出デバイス陽極の製造方法について記
述している。
クマール他に付与された米国特許第５，４４９，９７０号は、二極（二端子）
画素構造を用いた電界放出型のマトリックスアドレス指定の二極フラットパネル
ディスプレイについて記述している。該フラットパネルディスプレイは、複数の
陰極を有する陰極アセンブリを備えている。各陰極は、陰極導電性材料層と陰極
導電性材料層上に堆積した低い仕事関数の材料層を備えている。該フラットパネ
ルディスプレイは、複数の陽極を有する陽極アセンブリを備えており、各陽極は
、陽極導電性材料層と該陽極導電性材料層上に堆積された陰極ルミネセンス材料
層を備えている。陽極アセンブリは、陰極アセンブリから放出された帯電粒子を
受け取る陰極アセンブリに接近して配置されており、陰極ルミネセンス材料は放
出された帯電粒子を受けるごとに発光する。米国特許第５，４４９，９７０号の
フラットパネルディスプレイは、さらにフラットパネルディスプレイのアドレス
指定可能なグレースケール操作を行うため複数の対応する発光陽極と電界放出陰
極の間の電界放出を選択的に変化させる能力を備えている。
本発明によって解決される問題
当技術において利用できる多くの電界放出ディスプレイにおいて、陰極ルミネ
センス蛍光体から発する光は、電子放出先端チップないし端縁近くの蛍光体の狭
い領域から生じ、またこの狭い発光領域は、広い範囲の視野角にいるユーザにと
ってしばしば十分に見えない場合がある。有効な“フィルファクタ”、すなわち
、発光が生じるディスプレイセル領域中の小さな部分の向上、明るさの向上、視
野角の範囲の向上が従来から引き続いて求められている。
本発明の課題、目的ならびに利点
本発明の課題は、各々明るさとフィルファクタを向上させた複数のディスプレ
イセルを有するフラットパネルディスプレイである。この課題を成就するために
、本発明の一つの目的は、抵抗率が均一でない陽極を有する、上記のようなディ
スプレイに用いるディスプレイセルである。より特定の目的は、陽極の少なくと
も一つの領域が残りの領域と比べて抵抗率が比較的低くなっている、従ってそこ
が電子シンクとなる、電界放出デバイス用の陽極である。一つの関連目的は、蛍
光体表面を有するように形成された上記のような陽極である。別の関連目的は、
陽極の表面に電子シンクが一体的に形成され、また、該デバイスの電子エミッタ
の放出端縁から横方向に離れて形成されている上記のような陽極である。更に別
の目的は、改良されたディスプレイデバイス構造を作るように特に構成された製
造方法である。一つの関連目的は、フラットパネルディスプレイを形成するため
、配列された複数のディスプレイデバイスの各々を同時に製造するのに適した製
造方法である。これらの、また、このほかの課題、目的および利点は、添付図面
を参照しつつ本明細書の以下の部分を読むことによって明らかになるであろう。
発明の要約
ディスプレイ要素として有用であるデバイスは、電子エミッタとエミッタから
放出された電子を受け取るように配置された陽極とを有する。該陽極は、抵抗率
が異なる表面部分があり、最も低い抵抗率の表面部分が電子シンク部となる。好
ましい一実施例は、ラテラル電界発光型電子エミッタと、電子シンク部分を含む
、抵抗率が互いに異なる陽極部分を設けるために特に構成されたプロセスにより
形成される陽極を有する。該電子シンク部分は、デバイスの電子エミッタの放出
端から横方向に離れた位置に配置することが好ましい。特に好ましいプロセスで
は、陽極はベース層を堆積し、電子シンク部分を定義するための開口によりエッ
チストップ層を堆積し、それをパターニングし、上方に重なる層からエッチスト
ップ層までをエッチングして開口を形成し、ベース層とエッチストップ層を加熱
することによって陽極表面の構成部分である電子シンク部分と発光用陰極ルミネ
センス蛍光体を含む陽極表面を形成することにより形成される。該製造プロセス
はフラットパネルディスプレイを作るため複数のディスプレイ素子デバイスを製
造することに備えている。
図面の簡単な説明
図１は、本発明に基づいて作成された電界放出デバイスの側立面の断面図；
図２は、電子の経路を示す電界放出デバイスの側面の断面図；
図３は、図１の電界放出デバイスの好ましい製造プロセスを示すフローチャー
ト；
図４aから図４ｇは、電界放出デバイスの好ましい製造方法の工程の結果を示
す一連の側立面の断面図；
図５は、本発明に基づいて作成された電界放出デバイスの別の実施例の側立面
の断面図。
実施例の詳細な説明
表面電子ディスプレイデバイスならびに該デバイスを作成するために特に構成
された製造プロセスを添付の図面を参照しつつ説明する。図のなかで、同じ参照
番号は同じもしくは同様な要素を指している。分かりやすくするために、プロセ
スステップは、以下の文および図面のなかで文字“S”で始まる参照番号、たと
えば、S1,...,S8で示す。
図１は、本発明に従って作られた電界放出デバイス（全体として参照番号１０
で示す）の側立面の断面図である。該デバイスは基板２０を有している。陽極３
０と電界エミッタに適切なバイアス電圧を印加したとき、複合陽極３０は、電界
エミッタ４０から放出される電子を受け取る。電界エミッタ４０は、極めて細い
先端チップないし端縁を有しており、適切に高い電界が先端チップ５０で作り出
されると、該チップからファウラ-ノードハイム電子トンネル現象に従って電子
が放出される。開口５５は、少なくともラテラル電界エミッタ４０から下へ複合
陽極３０まで伸びている。複合陽極３０は、基板２０の上部表面上のベース材料
層３５と、復合陽極３０の上表面に沿って伸び、抵抗率の低い電子シンク部分８
０の範囲を定義する蛍光体部分７０を含んでいる。電子シンク部分８０は、蛍光
体部分７０の面積に比べて非常に小さな面積を有するように有利に形成すること
ができる。領域７０と８０の両者の大きさの割合は、図では実際とは異なって描
かれている。基板２０は、陽極に対する電気接点を設けるために導電性を有する
ことが好ましい。絶縁性の基板を使用する場合には、絶縁性の基板とベース材料
層３５の間に新たに導電性層（図示せず）を配設してもよい、また陽極電圧を加
え、電流を外部の回路に送るための埋設陽極接点（図示せず）をパターニングし
てもよい。このような埋設陽極接点を有するデバイス構造およびこのような構造
の製造方法は、米国特許第５，６４４，１８８号、５，６３０，７４１に記述さ
れている。本願では、それぞれの特許のすべての開示内容を援用している。図１
は、二つのラテラル電界エミッタ４０と二つのエミッタチップ５０を示されてい
るが、エミッタを二重にしたデバイスは同じプロセスで作ることができ、もう一
つのエミッタを作るために別のプロセス手順を追加して行う必要がないことを示
している。しかし、第２のエミッタはデバイスの動作に不可欠ではないので、こ
れを省略してもよい。第２のエミッタを省略した場合は、電子シンク領域８０を
、残っている電界エミッタチップ５０から最も遠い開口５５内の側縁に隣接して
設けることができる。したがって、たとえば、図１の右側の電界エミッタを省略
した場合、電子シンク領域８０を残りの左側のエミッタチップから最も遠い開口
５５内の右側縁に隣接して有利に設けることができる。（このような構成の単一
エミッタデバイスが図５に示されている。図５には以下に詳細に説明する別の特
徴も描かれている。）
ラテラル電界エミッタ４０は、絶縁層６０を介在させて陽極３０から分離され
ている。該絶縁層６０は、陽極の上表面のある平面の上方の予め定めた距離に該
ラテラル電界エミッタを支持している。第２の絶縁層９０を電界エミッタ４０の
上に設けることができる。原則的に、第２の絶縁層９０を省略すれば、ディスプ
レイの視野角が向上する。しかし、極めて薄い絶縁層９０が用いられるので実際
には視野角の向上はわずかなものである。
図１に示すように作られたデバイス構造では、予期せぬ結果が得られている。
すなわち、電界エミッタチップ５０から放出された電子は、エミッタチップ５０
に近い陽極に直接進入しないということである。この表面電子デバイスでは、電
子は明らかに低抵抗電子シンク領域８０に至るまでは表面を横切って進行し、陽
極ベース材料３５のバルク部分に入って行く。全体としての良い効果は、大きな
有効フィルファクタを有する明るい画素が得られることである。陰極ルミネセン
スは、エミッタチップ５０の近辺ばかりではなく、トレンチ開口５５の底の蛍光
体部分７０全域で発生する。当技術で知られているように、エミッタ端部５０か
ら複合陽極３０に向かって電子の電界放出を行わせるため、適切な電気的バイア
スを加える手段が設けられている。図２は電界放出デバイスの側面の断面図であ
り、本発明によって作られたデバイスに典型的ないくつかの電子の経路１００が
点線で示されている。このような電子の経路は、本発明のデバイスで観察される
性能の向上に寄与すると考えられが、本発明はなにか特定の物理現象により制限
されるように考えられているのではなく、付属の請求項述べられているように、
その構造および/または製造方法によって定義されるように意図されている。
製造プロセスの説明
図３は、図１の電界放出デバイスの好ましい製造方法を示すフローチャートで
ある。図４aから４gまでは、好ましいプロセスの各手順の結果を示す一連の側立
面の断面図である。概略で示すと、好ましいプロセスは、基板を用意し（S1），
基板上に少なくとも一つの電子シンク領域を有する陽極を形成し（S2-S3,S8）陽
極から離れて設けられ、少なくとも部分的には陽極に整合した電子エミッタを形
成しさらにパターニングし（S5.S7）、陽極とエミッタの間に絶縁層を設けるこ
とを含むすべてのステップからなる。この全体のプロセスは以下に詳しく説明す
る。
図３に示すように、第１のステップ（S1）は、たとえばシリコンなどの基板２
０を用意することである。ステップS2では、適切な第１の物質35で出来たベース
層を堆積する(図４a)。第１の物質３５は、陰極ルミネセンス蛍光体、もしくは
熱処理によって陰極ルミネセンス蛍光体に変えることができる先駆物質である。
導電性あるいは半導電性の蛍光体は、２００マイクロオームーセンチメートル以
下の抵抗率のものを選ぶことが望ましい。この実施例では、ベース層は、ZnO:Zn
即ち過剰な亜鉛（理論量を超える）をドープした酸化亜鉛である。ステップS3で
は、エッチストップ層７５を堆積しパターニングをして電子シンク部の位置を定
義する第１の開口８０を形成する。エッチストップ層７５は、Ti,Zr,Hf,V,Nb,Ta
,Cr,Mo,Wなどの高融点金属あるいはこれらの金属の組み合わせあるいは合金でよ
い。この実施例では、エッチストップ層は、Taを含む。上記の堆積とパターニン
グはパターニングされたマスクを介してエッチストップ材料を堆積させれば同時
に行うことが出来る。ステップＳ４では、第１の絶縁層６０を堆
積する(図４ｃ)。この層は、たとえば酸化シリコンでよい。ステップS5では、薄
いエミッタ層４０を堆積し（図４ｄ）パターニングを行う。本実施例では、エミ
ッタ層は約３００オングストロームの厚さのMo層である。エミッタ層の材料は、
低い仕事関数を有することが好ましい。ステップS6では、望ましければ第２の絶
縁層９０を堆積する(図４e)。この絶縁層９０にも酸化シリコンを用いることが
できる。ステップＳ７では、エミッタ層４０と第１と第２の絶縁層(６０、９０)
を通る第２の開口５５は、エッチングにより形成し、一方エッチストップ層７５
は実質的にエッチングされずに残る（図４ｆ）。このエッチングは、反応性イオ
ンエッチング、半導体製造の文献で“トレンチエッチング”と呼ばれることのあ
る通常の方向性制エッチングプロセスを用いて行うことが望ましい。このステッ
プでは、同時にエミッタ層４０のエミッタチップ５０も形成される。ステップＳ
８（図４ｇ）ではベース層３５とエッチストップ７５を加熱して第１の開口にあ
る電子シンク部８０を有する陽極３０と一体の蛍光体７０を形成する。ZnO:Znベ
ース層物質とTaエッチストップ層を適切な温度で適切な時間加熱することにより
蛍光体Ta2Zn3O8が形成される。９００℃で約１時間あるいは１２００℃で約１０
秒間熱処理することは、本実施例のTa2Zn3O8を形成するために使用されて好結果
を得てきた適切な熱処理の例である。これによって電子電界放出デバイスの製造
は完了する。
この製造プロセスは、エミッタおよび/または陽極の電気接点を当技術で知ら
れている適切な通常のマトリックスで配列して、フラットパネルディスプレイに
必要なだけのディスプレイデバイスを適切な配列で並べて同時に形成するために
上述したステップを実施することによりフラットパネルディスプレイを構成する
複数のディスプレイ素子デバイスを製造することに備えている。
図５は、エミッタ端５０から陽極３０へ流れる電子流を制御する一つまたはそ
れ以上の制御電極あるいはゲート(１１０、１２０)を有する電界放出デバイスの
別の実施例の側立面断面図である。図５は、エミッタ層４０の上下にある二つの
制御電極層１１０と１２０を示しているが、ただ一つの制御電極層（制御層１１
０または制御層１２０）を省略して、機能デバイスを作ることが出来る。制御電
極層１１０と１２０は、絶縁層６０および/または９０の上の導電性材料を堆積
しパターニングし、制御電極層を他の導電性素子から絶縁するために必要な絶縁
層１３０のような追加される適切な絶縁層を堆積することによって製造される。
該制御電極の製造手順は、図３および図４a−４gには描かれていない。制御電極
の適切な製造プロセスおよびその材料は、本願で援用した米国特許第５，６４４
，１８８号と第５，６３０，７４１号に記述されている。適切な電気制御信号を
制御電極１１０および/または１２０に加えるための手段が設けられる。
産業上の利用分野
本発明により、各々のセルの明るさとフィルファクタが向上した複数のディス
プレイセルを有するフラットパネルディスプレイが提供される。製造プロセスは
、異なった抵抗率の陽極部分を形成するように特に構成されている。製造プロセ
スは、明るさとフィルファクタを向上させたフラットパネルディスプレイを作る
ため複数のディスプレイ素子デバイスを同時に製造することに備えている。
以上の説明から明らかなように、本発明は上記明細書と説明のなかで記述され
たことから特に異なるかもしれない様々な改変および修正によって具体化するこ
とが可能である。本発明の特定の実施例が添付図面に描かれ、上記詳細説明中に
記述されているが、本発明は記述された特定の実施例に限定されず、本発明の範
囲から逸脱することなしに様々な再構成、修正ならびに代替が可能である。たと
えば、プロセスステップの順序を変更でき、記述されたものと同様な性質を有す
る材料を代りに使用できる。具体的例をあげると、カラーディスプレイを提供す
るため、本願の具体的な実施例の蛍光体材料の代わりに、陰極ルミネセンスの異
なった色の様々な蛍光体材料を使用できる。以下の特許請求項は、このような変
形のすべてを包括することを意図している。
私の発明は以上の通りであり、私は以下のように請求する。DETAILED DESCRIPTION OF THE INVENTION Surface Electronic Display Devices, and Methods of Making Same Cross-References to Related Applications This application is filed with the U.S. Patent and Trademark Office on Dec. 30, 1996, application no. 60 / 033,787 ". Surface Electron Display (SED) Device "and application number 60 / 033,788," U.S. Provisional Patent Application by Michael D. Potter for "Surface Electron Display (SED) Device". In addition, this application is related to US patent application Ser. No. 08 / 964,483 “Surface Electron Display (SED) Device” and US Ser. No. 08 / 964,989, filed on Nov. 5, 1997, with the US Patent and Trademark Office. TECHNICAL FIELD The present invention relates generally to field emission devices and methods of making the same, and more particularly to a surface electronic display device structure having an anode that includes an electron sink manufactured by a specially configured process. BACKGROUND ART Many field emission device structures including two, three and four poles for electronic circuits have been developed. Some field emission devices are particularly adapted for display devices. In such displays, one or more field emission devices are used for each pixel cell. Field emission devices are regarded as attractive display devices to replace flat panel liquid crystal display devices due to low manufacturing cost, low complexity, low power consumption, improved brightness, wide viewing angle, and the like. There is a continuing need for improved display device cell structures and manufacturing methods for flat panel display devices. Notes and Names The term "lateral" generally refers to a direction parallel to the substrate on which the electronic device is formed. Thus, "lateral field emission device" refers to a field emission device having a structure formed on a substrate and having an anode spaced from the field emitter in at least one direction parallel to the substrate. Similarly, the term "lateral emitter" refers to a field emitter made substantially parallel to the lateral device substrate. Thus, the emission of electrons towards the anode takes place entirely parallel to the substrate. Examples of lateral emitters formed from such thin films are known in the art. "Electronic sink" refers to an area on a surface where current electrons tend to flow toward the surface. Such an electronic sink area will be described in detail below. Description of the art Many field emission device structures are known. Most of these appear to have been of the Spindt type, generally described in, for example, US Pat. No. 3,755,704. U.S. Pat. Describes devices and / or their fabrication methods. U.S. Pat. No. 5,543,684 to Kumar et al. Describes a field emission cathode comprising a substrate and a conductive layer disposed adjacent to the substrate. An electrically resistive pillar is provided adjacent to the conductive layer. The resistive pillar has a substantially flat surface remote from and substantially parallel to the substrate. A diamond layer is provided adjacent to the resistive pillar. U.S. Pat. No. 5,548,185 to Kumar et al. Discloses a plurality of mutually corresponding light emitting anodes and field emission cathodes and a plurality of anodes and cathodes for controlling emission from the corresponding cathodes to the anodes. And a plurality of cathodes having a low work function layer having a relatively flat electron emission surface each including a plurality of electron emission areas. The grid assembly includes a conductive layer having a plurality of openings disposed between and between the plurality of anodes and cathodes and across the gap between each of the cathodes, the plurality of cathodes each having a location and size in the openings. Matches. U.S. Patent No. 5,659,224 to Kumar et al. Describes a cold cathode display device including a cathode having a layer of conductive material and a layer of low effect work function material deposited over the conductive material. The low-effect work function material layer has an emission surface that includes a plurality of distributed local electron emission regions that may have discontinuous electrical properties. The emission surface may be relatively flat. U.S. Pat. No. 5,558,554 to Finclair et al. Describes a method of making a field emission device anode having a plurality of grooves for a field emission flat panel display. U.S. Pat. No. 5,449,970 to Kumar et al. Describes a field-emission, matrix-addressed, bipolar flat-panel display using a bipolar (two-terminal) pixel structure. The flat panel display includes a cathode assembly having a plurality of cathodes. Each cathode includes a cathode conductive material layer and a low work function material layer deposited on the cathode conductive material layer. The flat panel display includes an anode assembly having a plurality of anodes, each anode including an anode conductive material layer and a cathodoluminescent material layer deposited on the anode conductive material layer. The anode assembly is located proximate to the cathode assembly that receives the charged particles emitted from the cathode assembly, and the cathodoluminescent material emits light each time it receives the emitted charged particles. The flat panel display of U.S. Pat. No. 5,449,970 further selectively alters the field emission between a plurality of corresponding light emitting anodes and field emission cathodes to provide addressable gray scale operation of the flat panel display. Have the ability to let. PROBLEMS SOLVED BY THE INVENTION In many field emission displays available in the art, the light emanating from the cathodoluminescent phosphor originates from a narrow area of the phosphor near the electron emitting tip or edge, and the narrow emission of light. The region may often not be sufficiently visible to a user at a wide range of viewing angles. There is a continuing need for an effective "fill factor", i.e., to improve the small area, brightness, and viewing angle range of the display cell area where light emission occurs. Objects, Objects and Benefits of the Invention The object of the invention is a flat panel display having a plurality of display cells, each having an improved brightness and fill factor. In order to fulfill this task, one object of the present invention is a display cell for use in a display as described above, having an anode with non-uniform resistivity. A more specific object is an anode for a field emission device in which at least one region of the anode has a relatively low resistivity compared to the remaining regions, and thus becomes an electron sink. One related object is an anode as described above formed with a phosphor surface. Another related object is an anode as described above wherein an electron sink is integrally formed on the surface of the anode and is formed laterally spaced from the emission edge of the electron emitter of the device. Yet another object is a manufacturing method specifically configured to create an improved display device structure. One related object is a manufacturing method suitable for simultaneously manufacturing each of a plurality of arrayed display devices to form a flat panel display. These and other objects, objects and advantages will become apparent by reading the following part of the specification with reference to the accompanying drawings. SUMMARY OF THE INVENTION A device useful as a display element has an electron emitter and an anode positioned to receive electrons emitted from the emitter. The anode has a surface portion having different resistivity, and the surface portion having the lowest resistivity becomes an electron sink portion. One preferred embodiment has a lateral electroluminescent electron emitter and an anode formed by a process specifically configured to provide anode portions of different resistivity, including an electron sink portion. The electron sink portion is preferably located laterally away from the emission end of the electron emitter of the device. In a particularly preferred process, the anode deposits a base layer, deposits an etch stop layer with an opening to define the electron sink portion, patterns it, etches from the overlying layer to the etch stop layer to form the opening. It is formed by forming and heating the base layer and the etch stop layer to form an electron sink portion, which is a constituent part of the anode surface, and an anode surface containing a cathode luminescent phosphor for light emission. The manufacturing process provides for manufacturing a plurality of display element devices to create a flat panel display. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional side elevation view of a field emission device made in accordance with the present invention; FIG. 2 is a side cross-sectional view of the field emission device showing electron paths; 4a to 4g are cross-sectional views of a series of side elevations showing the results of the steps of a preferred method of manufacturing a field emission device; FIG. FIG. 4 is a cross-sectional view of a side elevation of another embodiment of a field emission device made based on the above. DETAILED DESCRIPTION OF THE EMBODIMENTS A surface electronic display device and a manufacturing process specifically configured for making the device will be described with reference to the accompanying drawings. In the figures, the same reference numbers refer to the same or similar elements. For clarity, process steps are designated by reference numbers beginning with the letter "S" in the following text and figures, for example, S1, ..., S8. FIG. 1 is a cross-sectional view of a side elevation of a field emission device (generally designated 10) made in accordance with the present invention. The device has a substrate 20. When an appropriate bias voltage is applied to the anode 30 and the field emitter, the composite anode 30 receives electrons emitted from the field emitter 40. The field emitter 40 has a very thin tip or edge, and when a suitably high electric field is created at the tip 50, electrons are emitted from the tip in accordance with Fowler-Nordheim electron tunneling. The opening 55 extends from at least the lateral field emitter 40 down to the composite anode 30. The composite anode 30 includes a base material layer 35 on the upper surface of the substrate 20 and a phosphor portion 70 extending along the upper surface of the composite anode 30 and defining a low resistivity electron sink portion 80. I have. The electronic sink portion 80 can be advantageously formed to have a very small area compared to the area of the phosphor portion 70. The proportions of the sizes of both regions 70 and 80 are drawn differently from the actual ones in the figure. Substrate 20 preferably has conductivity to provide electrical contact to the anode. In the case of using an insulating substrate, a new conductive layer (not shown) may be provided between the insulating substrate and the base material layer 35. Also, an anode voltage is applied and a current is supplied to the outside. A buried anode contact (not shown) for routing to the circuit may be patterned. A device structure having such a buried anode contact and a method of making such a structure are described in U.S. Patent Nos. 5,644,188, 5,630,741. This application incorporates all disclosures of each patent. Although FIG. 1 shows two lateral field emitters 40 and two emitter tips 50, a device with dual emitters can be made in the same process and another process to make another emitter. Indicates that no additional steps need to be performed. However, the second emitter is not essential for the operation of the device and may be omitted. If the second emitter is omitted, an electron sink region 80 can be provided adjacent to a side edge within the opening 55 furthest from the remaining field emitter tip 50. Thus, for example, if the right field emitter in FIG. 1 is omitted, an electron sink region 80 can advantageously be provided adjacent to the right edge in opening 55 furthest from the remaining left emitter tip. (A single-emitter device in such a configuration is shown in FIG. 5, which also illustrates other features described in detail below.) Lateral field emitter 40 has an insulating layer 60 interposed. Then, it is separated from the anode 30. The insulating layer 60 supports the lateral field emitter at a predetermined distance above a plane with the upper surface of the anode. A second insulating layer 90 can be provided over the field emitter 40. In principle, omitting the second insulating layer 90 improves the viewing angle of the display. However, since the very thin insulating layer 90 is used, the viewing angle is actually slightly improved. An unexpected result has been obtained with a device structure made as shown in FIG. That is, the electrons emitted from the field emitter tip 50 do not directly enter the anode near the emitter tip 50. In this surface electronic device, the electrons travel across the surface, apparently down to the low resistance electron sink region 80, and enter the bulk portion of the anode base material 35. The good effect as a whole is that bright pixels with a large effective fill factor are obtained. Cathodoluminescence occurs not only near the emitter chip 50 but also throughout the phosphor portion 70 at the bottom of the trench opening 55. As is known in the art, means are provided for applying an appropriate electrical bias to cause field emission of electrons from the emitter end 50 toward the composite anode 30. FIG. 2 is a cross-sectional side view of a field emission device, with several electron paths 100 typical of devices made in accordance with the present invention shown in dashed lines. While such electron paths are believed to contribute to the performance enhancements observed in the devices of the present invention, the present invention is not intended to be limited by any particular physical phenomenon, but rather by the accompanying As claimed, it is intended to be defined by its structure and / or method of manufacture. Description of Manufacturing Process FIG. 3 is a flowchart showing a preferred method of manufacturing the field emission device of FIG. 4a to 4g are a series of side elevational sectional views showing the results of each step of the preferred process. At a high level, the preferred process is to provide a substrate (S1), form an anode having at least one electron sink region on the substrate (S2-S3, S8), and provide an anode at least partially away from the anode. Consists of all steps including forming and patterning an electron emitter aligned with the anode (S5.S7) and providing an insulating layer between the anode and the emitter. This entire process is described in detail below. As shown in FIG. 3, the first step (S1) is to prepare a substrate 20 such as silicon. In step S2, a base layer made of a suitable first material 35 is deposited (FIG. 4a). The first material 35 is a cathodoluminescent phosphor or a precursor that can be converted to a cathodoluminescent phosphor by heat treatment. It is desirable to select a conductive or semiconductive phosphor having a resistivity of 200 microohm centimeters or less. In this embodiment, the base layer is ZnO: Zn, a zinc oxide doped with excess zinc (above stoichiometric). In step S3, an etch stop layer 75 is deposited and patterned to form a first opening 80 that defines the position of the electron sink. The etch stop layer 75 may be a refractory metal such as Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, or a combination or alloy of these metals. In this embodiment, the etch stop layer includes Ta. The above-described deposition and patterning can be performed simultaneously by depositing an etch stop material through a patterned mask. In step S4, a first insulating layer 60 is deposited (FIG. 4c). This layer may be, for example, silicon oxide. In step S5, a thin emitter layer 40 is deposited (FIG. 4d) and patterning is performed. In this embodiment, the emitter layer is a Mo layer having a thickness of about 300 angstroms. The material of the emitter layer preferably has a low work function. In step S6, a second insulating layer 90 is deposited if desired (FIG. 4e). Silicon oxide can also be used for the insulating layer 90. In step S7, a second opening 55 through the emitter layer 40 and the first and second insulating layers (60, 90) is formed by etching, while the etch stop layer 75 remains substantially unetched ( FIG. 4f). This etching is preferably performed using a reactive directional etching, a conventional directional control etching process sometimes referred to as "trench etching" in semiconductor manufacturing literature. In this step, an emitter chip 50 of the emitter layer 40 is also formed at the same time. In step S8 (FIG. 4g), the base layer 35 and the etch stop 75 are heated to form the phosphor 70 integral with the anode 30 having the electron sink 80 in the first opening. The phosphor Ta 2 Zn 3 O 8 is formed by heating the ZnO: Zn base layer material and the Ta etch stop layer at an appropriate temperature for an appropriate time. Heat treatment at 900 ° C. for about 1 hour or 1200 ° C. for about 10 seconds is an example of a suitable heat treatment that has been used successfully to form Ta 2 Zn 3 O 8 in this example. This completes the fabrication of the electron field emission device. This fabrication process arranges the emitter and / or anode electrical contacts in a suitable conventional matrix known in the art to simultaneously form as many display devices as needed for a flat panel display in a suitable array. Therefore, the present invention provides for manufacturing a plurality of display element devices constituting a flat panel display by performing the steps described above. FIG. 5 is a cross-sectional side elevation view of another embodiment of a field emission device having one or more control electrodes or gates (110, 120) for controlling electron flow from the emitter end 50 to the anode 30. . FIG. 5 shows two control electrode layers 110 and 120 above and below the emitter layer 40, but omits only one control electrode layer (control layer 110 or control layer 120) to create a functional device. I can do it. Control electrode layers 110 and 120 may be provided by depositing and patterning a conductive material over insulating layers 60 and / or 90, such as an insulating layer 130 necessary to insulate the control electrode layers from other conductive elements. Manufactured by depositing a suitable insulating layer. The manufacturing procedure of the control electrode is not depicted in FIGS. 3 and 4a-4g. Suitable manufacturing processes and materials for the control electrode are described in U.S. Patent Nos. 5,644,188 and 5,630,741 incorporated herein by reference. Means are provided for applying an appropriate electrical control signal to the control electrodes 110 and / or 120. INDUSTRIAL APPLICATION The present invention provides a flat panel display having a plurality of display cells in which the brightness and fill factor of each cell are improved. The fabrication process is specifically configured to form different resistivity anode portions. The manufacturing process provides for simultaneously manufacturing multiple display element devices to create a flat panel display with enhanced brightness and fill factor. As is apparent from the above description, the present invention can be embodied in various alterations and modifications that may be particularly different from those described in the above specification and description. While specific embodiments of the present invention are illustrated in the accompanying drawings and described in the above detailed description, the invention is not limited to the specific embodiments described and without departing from the scope of the invention. Various rearrangements, modifications and alternatives are possible. For example, the order of the process steps can be changed, and materials having properties similar to those described can be used instead. As a specific example, various phosphor materials of different colors of cathodoluminescence can be used in place of the phosphor materials of the specific embodiments of the present application to provide a color display. The following claims are intended to cover all such variations. My invention is as described above, and I claim as follows.
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｊ 9/14 Ｈ０１Ｊ 9/22 Ｓ
9/22 29/18 Ａ
29/18 29/20
29/20 31/12 Ｃ
31/12 1/30 Ｆ
(31)優先権主張番号 ０８／９６４，４８３
(32)優先日 平成９年11月５日(1997．11．5)
(33)優先権主張国 米国（ＵＳ）
(31)優先権主張番号 ０８／９６４，９８７
(32)優先日 平成９年11月５日(1997．11．5)
(33)優先権主張国 米国（ＵＳ）
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，
ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ
Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ
，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＵ，ＢＲ
，ＣＡ，ＣＮ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＭＸ，ＮＯ，
ＮＺ，ＰＬ，ＲＵ，ＳＧ，ＴＲ，ＵＡ，ＶＮ
【要約の続き】
いる。──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01J 9/14 H01J 9/22 S 9/22 29/18 A 29/18 29/20 29/20 31 / 12 C 31/12 1/30 F (31) Priority claim number 08 / 964,483 (32) Priority date November 5, 1997 (11.5 November 1997) (33) Priority claim country United States (US (31) Priority claim number 08 / 964,987 (32) Priority date November 5, 1997 (11.5 November 1997) (33) Priority claim country United States (US) (81) Designated country EP ( AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AU, BR, CA, CN, HU, JP, KP, KR, X, NO, NZ, PL, RU, SG, TR, UA, are [continuation of the summary] VN.