JP2001507836A - タイルリニアホストテクスチャストレージ - Google Patents

タイルリニアホストテクスチャストレージ

Info

Publication number
JP2001507836A
JP2001507836A JP53022998A JP53022998A JP2001507836A JP 2001507836 A JP2001507836 A JP 2001507836A JP 53022998 A JP53022998 A JP 53022998A JP 53022998 A JP53022998 A JP 53022998A JP 2001507836 A JP2001507836 A JP 2001507836A
Authority
JP
Japan
Prior art keywords
information
display
related information
graphics
image pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP53022998A
Other languages
English (en)
Inventor
ピー. ウィルド,ダニエル
ジェイ. マクドナルド,ティモシー
Original Assignee
シーラス ロジック,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーラス ロジック,インコーポレイテッド filed Critical シーラス ロジック,インコーポレイテッド
Publication of JP2001507836A publication Critical patent/JP2001507836A/ja
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/04Texture mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 透明度、色、および他のポリゴン特徴を含むポリゴン情報が、マトリクス構成の情報の領域またはタイルブロックの形式で整理、格納、および転送される、グラフィックスアプリケーションのための処理および実行コンピュータシステムである。テクセル情報のポリゴンバイトは、キャッシュヒット効率の向上のために、グラフィックスサブシステム内に、例示的な8×8マトリクスの行および列のフォーマットで整理され、ホストストレージがグラフィックスキャッシュを再び満たすためにアクセスされた場合に、ホストストレージ装置のリニアアドレススキームヘ変換、またはリニアアドレススキームから変換される。メモリタイルのポリゴン情報を含むバイトは、完全な1タイル分の情報が、通常のマルチラインアクセスのアービトレーションおよび他の典型的なアクセス遅延を最小限に抑えるために、1回のバースト方式ホストメモリアクセスで転送されるように構成される。

Description

【発明の詳細な説明】 タイルリニアホストテクスチャストレージ 発明の分野 本発明は、概してコンピュータグラフィックスに関し、特に、バースト方式デ ータ転送のための最適化メモリマッピングを備えた多次元グラフィックスシステ ムのための信号処理方法に関する。 発明の背景 あらゆる種類のシステム環境に対するコンピュータグラフィックスの使用およ び適用は、ますます高速な情報処理および検索装置の利用可能度とともに、より 広い範囲に増大し続けている。このような装置の動作速度は、優先順位の高い設 計目標である。このことは、グラフィックスシステムに関して特に当てはまり、 3Dグラフィックスシステムに関しては、より当てはまる。このようなグラフィ ックスシステムは、莫大な量のデータの多量な処理を必要とし、データフロー速 度は、新しい製品またはシステムを提供する、あるいは新しい使用に適用するた めのグラフィックスシステムを設計する際に非常に重要である。 あらゆるデータおよび情報処理システム、特にコンピュータグラフィックスシ ステムにおいては、メモリまたは記憶装置の場所のデータにアクセスし、その情 報を処理し、後続のアクセス、処理および/または表示のために処理された情報 を別の場所に送る際に多くの時間が費やされる。新しいプロセッサの速度が増す につれて、メモリのデータにアクセスして取り出すためのアクセス時間が、シス テムの速度および総体的な性能の点からますますネックとなっている。 グラフィックスシステムは、現代のソフトウェアアプリケーションによって必 要とされるより多量のグラフィックデータを処理するために、より短い時間でよ り多くの精巧な機能を行うことが可能でなければならない。フルカラー、シェー ディング、および透明ブレンディング(transparency blending)情報を含むテ クスチャマップを用いて3次元のオブジェクトを描画するためのソフトウェア方 法およびハードウェア実現の向上に対する継続的な必要性が存在する。ラスタ表 示システムの開発により、グラフィックスシステムの総体的なコストが劇的に下 がり、グラフィックスシステムの能力は高まった。ラスタ表示システムにおいて は、1組の水平および直交走査線(各々が画素行を構成する)が、画面領域全体 を表す画素アレイまたは画素グリッドを形成する。画面は、好適には、ちらつき を可能な限り低減するために比較的高速度で全画素グリッドを走査することが可 能な、陰極線管(CRT)、または液晶表示装置(LCD)等である。 画素データは、好適には、ダイナミックランダムアクセスメモリ(DRAM)を備 えたフレームバッファに格納され、ここでは、各画素が、所望の解像度、色、明 度、および他の変数に応じて1つ以上のビットによって表される。典型的な表示 システムは、複数の色および種々の画面解像度(例えば、これらに限定されるこ とはないが、640×480、800×600、1024×768、1280× 1024、またはソフトウェアドライバおよび使用されるハードウェアに応じた 他の組み合わせ)を用いて画面を描画することができる。ビデオ制御器は、フレ ームバッファの画素データを走査および変換し、それによって、画面上に情報を 表示するための画面システムが必要とする信号が制御される。ビデオ制御器は、 表示画面上を上から下および左から右へと各画素を逐次的に走査する。CRTを用 いたカラーグラフィックスシステムでは、3つの別個のビーム(すなわち、三原 色のそれぞれに対して1つのビーム)が制御され、各ビームの強度は、それぞれ の色に対応する画素値によって決定される。類似のシステムがLCD装置に使用さ れる。各画素値は、例えば24ビット(すなわち、赤、緑、および青の三原色の それぞれに対して1つの8ビットバイト)を構成し得、バイト値は、表示される それぞれの色の強度を決定する。 メモリのテクスチャマップは、グラフィックス装置内の、ローカルで、比較的 高速なRDRAMメモリ内に格納され得るか、もしくはそのようなマップはシステム またはホストメモリに格納され得る。より大きなホストメモリの一部として格納 される場合には、ホストテクスチャマップからデータにアクセスする際の遅延が 生じる。なぜなら、メモリのタイプ自体の速度およびホストメモリの構成および アクセス処理の性質のためである。 コンピュータグラフィックスアプリケーションに特定していえば、表示画像の 色の透明度などの画像テクスチャ情報は、テクスチャマップに格納される。テク スチャマップは、水平方向に「U」個の「テクセル」(texel)および垂直方向 に「V」本のラインのテクセルから成る2次元テクセルアレイである。ポリゴン がレンダリングされる際に、テクセルは「テクスチャマップ」からフェッチされ 、ライティングおよびブレンディングのために処理され、その後、このようなテ クセルは、ポリゴンの「画素」となる。画像が表示画面上に生成される際に、フ レームバッファに格納された各ラインのデータが逐次的にアクセスされ、表示装 置に転送され、それによって、表示上で対応する逐次的ラインの画素を埋める。 フレームバッフアは、グラフィックスシステムの描画エンジン部分によって更新 され、これは、次に、グラフィックスシステムのテクスチャエンジン部分によっ て更新される。テクスチャエンジンは、通常システムまたはホストメモリに格納 されるテクスチャマップにアクセスする。このようなアクセスごと、およびホス トメモリからのテクスチャ情報の転送は、それに関連する遅延時間を持つ。これ は、格納およびプロセスへのアクセス処理の固有の依存性による。例えば、ホス トメモリに格納されたテクスチャマップへのアクセスごとに、処理待ち時間と、 バスアクセスおよびホストメモリアクセスアービトレーション(arbitration)に よる遅延とが存在する。さらに、グラフィックスシステムにおいては、必要とさ れる次のテクセルの情報は、メモリの次のリニアラインの情報ではなく、最後に 転送されたテクセルとは異なる方向にある次のテクセルであることが頻繁にある 。ホストメモリにおける情報のリニアストレージの性質から、ホストメモリに格 納されたリニア方式で変位された次のテクセルの情報ではないテクセルの情報が 、グラフィックスエンジンによって必要とされる場合にはいつでも、ホストメモ リへの新しいアクセスが、要求されたテクセルを見つけるために必要とされる。 多くのメモリシステムは、比較的長いアクセス時間を持つが、PCIバス構成を 含むシステムは、最初のアクセスが行われた後にバースト逐次アクセスを行うこ とができることによって、ある程度補償できる。しかし、従来のテクスチャマッ プストレージおよび情報の転送では、ホストメモリのバーストアクセス機能を利 用することが今まで不可能であった。したがって、グラフィックスおよび他のア プリケーションにおいて典型的に必要とされるアクセス数を減少させ、全体的な システム速度を速めるのに効率的なテクスチャマップストレージおよびテクセル データ転送の新しい方法に対する必要性が存在する。また、処理されるデータ増 分の数を最適化し、情報の転送効率を最大限にする(すなわち、ホストメモリへ のアクセスごとに提供される有用なデータの割合を最大限にする)のに有効な改 良された方法および装置に対する必要性がある。 発明の要旨 テクスチャマップをメモリタイルセグメントに最適に分割するための方法およ びシステムが提供され、そこでは、各セグメントが、1つのテクスチャ画像の複 数の垂直表示されるラインの所定の水平部分を覆うブロックまたはタイルセクシ ョンを表現可能なデータを含む1つのブロックまたはタイルの情報に関連する。 ブロックまたはタイルセクションは、グラフィックスユニットでキャッシュされ 、タイル構成により、リニアまたは1ラインずつの構成と比べて、テクスチャマ ップから現在フェッチされている要求されたデータについてのローカルキャッシ ュに対するより高いヒットレートが生じる。要求されたアドレスが、ローカルグ ラフィックスキャッシュに含まれない場合には、ホストメモリがアクセスされ、 要求されたタイルセグメントの情報が、ホストメモリからバースト方式で転送さ れ、キャッシュストレージおよびグラフィックスユニットによる使用のために、 タイルフォーマットで再組立てされる。 図面の簡単な説明 本発明のより深い理解は、以下の好適な実施形態の詳細な説明を以下の図面に 関連して考慮した場合に得られる。 図1は、グラフィックスシステムを備えたコンピュータシステムのブロック図 である。 図2は、図1に示されるグラフィックス装置のブロック図である。 図3は、対応するグラフィックスポリゴンを生成するためのテクスチャマップ 例を示す図である。 図4は、タイルメモリセグメント構成例を示す図である。 図5は、グラフィックス処理回路機構の一部を示すブロック図である。 図6は、テクスチャマップストレージのためのタイル技術、フォーマット、お よび構成の図である。 図7は、図5に示される「UV」−リニア変換回路の簡略模式図である。 図8は、グラフィックス処理およびテクセル取り出しのタイリング方法を示す フローチャートである。 詳細な説明 図1を参照して、上記の様々な方法が、典型的なコンピュータシステムまたは ワークステーション101内で実施され得る。本発明と共に使用され得るワーク ステーションの典型的なハードウェア構成が図示され、従来のマイクロプロセッ サ等のシステム中央処理装置(CPU)103と、システムまたはホストバス10 4を通して相互接続される多数の他の装置とを含んでいる。システムメモリ制御 器108が、ホストバス104とPCIバス105との間に接続されている。シス テムメモリ制御器108が、システムRAM109に接続されている。PCIバス10 5が、システムROM107およびユーザインタフェースアダプタ115にも接続 されている。ユーザインタフェースアダプタ115は、キーボード111および マウス装置113等の様々なユーザ入力装置に接続されるように構成されている 。タッチスクリーン装置(図示せず)等の他のユーザインタフェース装置もまた 、ユーザインタフェースアダプタ115を介してPCIバス105に接続され得る 。グラフィックス装置117は、PCIバス105および表示装置119にも接続 される。PCIバス105は、他のワークステーションまたはネットワーク等へさ らに接続するための拡張部121を備え得る。内部で本発明が実施されるワーク ステーションまたはコンピュータシステム101は、大部分は一般的に当該分野 において公知であり、当業者に一般的に公知である電子装置および回路からなる ので、図1に示されたもの以外の回路の詳細は、本発明の基礎概念を理解および 認識するため、および本発明の教示を不明瞭にしない、または本発明の教示から それないために、上記のように必要と考えられるものを越える範囲で説明される こ とはない。 図2では、PCIバス105がグラフィックス装置またはサブシステム117に 接続されて示されている。グラフィックス装置117は、例えば、フレームバッ ファユニット203からの情報またはデータ、システムまたはホストメモリ10 9への情報またはデータ、およびシステムまたはホストメモリ109からの情報 またはデータを処理、送信、および受信するように構成されたグラフィックスプ ロセッサ201を備え得る。フレームバッファユニット203は、グラフィック スプロセッサ201にアクセスされるフレーム表示情報を持ち、グラフィックプ ロセッサ201は、次に表示装置119に接続される。表示装置119は、グラ フィックスプロセッサ201の動作によって処理される際に、フレームバッファ 203内に格納された情報のグラフィックス表示を提供するように動作可能であ る。本実施例は、システムCPU103と分離したグラフィックスプロセッサ20 1を示しているが、本発明は、別個のグラフィックスプロセッサを備えることに 限定されることはなく、むしろ、本明細書中に教示される方法論が、単一のシス テムCPU、他のより大きなシステムチップ、または集積回路の内部または一部と して実施されるシステムも包含することが理解される。 図3には、タイル303、305、および307を含むタイルマトリクスを備 えたテクスチャマップ(TM)301が示される。テクスチャマップ301は、 ポリゴン311等のある特定のポリゴンに適用されるデジタルテクスチャ情報を 含むメモリの領域を規定する。上記のように、テクスチャ情報は、透明度および 色などのポリゴンの様々な特徴を説明する情報を含む。グラフィックスシステム においては、様々なポリゴンの形状を生成するための、別個のポリゴンレンダリ ングエンジンも存在する。テクスチャメモリスペースは、「UVスペース」と呼 ばれる。その理由は、このスペースが「U」および「V」の座標で規定されるか らである。テクスチャマップでは、テクセル302等の「テクセル」は、テクス チャマップにおける最小のアドレス可能点を規定する。例えば、図3では、テク スチャマップ301のテクセル302は、表示画面118上で画素304として フエッチされ、レンダリングされる。ポリゴン309に関するテクスチャまたは 「UV」スペースのテクスチャ情報は、グラフィックス回路機構305によって 「X−Y」スペースのポリゴン情報を用いて処理され、それによって、表示画面 118上で3−Dカラーポリゴン311の表示が生じる。1テクセルまたは1画 素ごとのビット数は変化し、特定のアプリケーション、スクリーン解像度、およ びテクスチャ解像度に依存する。 図4では、テクスチャマップの個々のタイルセグメント例401が示される。 図示されるように、タイル401は、8本のラインから成り、各ラインは、本実 施例では、8テクセルの情報を含む。本発明に従って実施される場合のメモリの タイルの具体的な構成は、図示されるような8×8のマトリクスに必ずしも限定 されない。本発明の利点は、たった2本のラインを持つタイルを用いても達成さ れ得る。この場合には、本実施例における64バイトの全領域に対して、各ライ ンが32バイトである。本実施例に関しては慣例が選択されたが、合計のメモリ 領域は、1タイルにつき64バイトに相当する必要はない。タイルが図示される ような8×8のマトリクスに構成された場合にシステム速度が最大に増加するこ とがわかっている。その理由は、本実施例では、グラフィックスキャッシュが、 対応するマトリクスを持ち、タイル構成が「長楕円」ではなく「正方形」に近い 形状の場合に、高速ローカルメモリ(すなわち、ホストシステムメモリではなく グラフィックスシステムメモリ)からテクセルを取出す際の、ローカルグラフィ ックスキャッシュ「ヒット」の確率が増加するからである。これは、テクスチャ マッピングにおいては、次にフェッチされるテクセルが、フェッチされたばかり のテクセルからどのような方向にも位置する可能性が高く、その結果、正方形構 成等のように、キャッシュがあらゆる方向に「バックアップ」バイトと共に構成 される場合には、次のフェッチがグラフィックスキャッシュに格納され、比較的 低速のシステムまたはホストメモリの情報にアクセスする、およびその情報を取 り出すためにシステムバスにアクセスする必要がないことが多いからである。 図5は、開示された方法論の実行例における基本機能ユニットのブロック図を 示す。グラフィックスアプリケーションでは、ポイントが画面上に描画され、ポ リゴンが表示のためにアセンブルされるので、テクスチャエンジンが指定された アドレスに対する要求を生成する。例えば、テクセルアドレス生成器501は、 テクスチャキャッシュ制御器505内に含まれるキャッシュタイルヒット検出論 理回路503に送られるテクセルアドレス要求を生成する。検出論理により、要 求されたテクセルがローカルグラフィックステクスチャキャッシュ507にすで に格納されたか否かが決定される。本実施例におけるテクスチャキャッシュ50 7は、16「ウェイ(way)」(1ウェイが64バイトを含む)から構成される 1Kバイトキャッシュである。従って、メモリの各タイルが64バイトを含み、 キャッシュ507は、16タイルのメモリを保持できる。要求されたテクセルア ドレスがテクスチャキャッシュ507にある場合には、テクセルアウト509が 、さらなる処理のために要求グラフィックス回路機構へと提供される。 要求されたテクセルアドレスがローカルグラフィックスキャッシュ内にあると 決定される限りは、この処理が続き、情報処理が最適な速度で継続する。しかし 、キャッシュタイルヒット検出論理503によって、要求されたテクセルアドレ スが、グラフィックス装置201の内部に位置するテクスチャキャッシュ507 に存在しないことが決定されると、要求されたアドレスを含む別の情報ブロック を取り出し、転送するためにシステムまたはホストメモリ109へアクセスする ための要求が成されなければならない。ブロック511は、UVリニアアドレス を、ホストメモリにおけるタイルのリニア「開始」アドレスへと変換する。要求 されたテクセルを囲む64バイトのブロックの一部として、要求されたテクセル は、ホストメモリ109からグラフィックステクスチャキャッシュ507へとバ ースト転送される。上記のように、このキャッシュストレージの方法により、ホ ストメモリからの64バイト転送が、テクスチャマップの1本のラインの一部に 対応するバイトのみを有する場合と比べて、次に要求されるテクセルに対するキ ャッシュ「ヒット」の確率がきわめて高くなる。「方形化(squared-off)」フ ォーマットまたはブロックバースト転送の場合には、要求されたアドレスおよび 周囲のテクセルブロックが、ホストメモリ109のテクスチャマップからテクス チャキャッシュ507に転送される。要求された情報(515)は、ホストメモ リ109からテクスチャキャッシュ507に与えられ、テクスチャキャッシュは 、グラフィックス回路機構201によってさらに処理するために、要求されたテ クセルアウト情報509を提供し得る。テクスチャキャッシュ507は、1ウェ イが64バイトの16ウェイとして構成されているが、ストレージおよびアクセ スの 方法は、テクスチャマップからの逐次的一連のテクセルに対応するバイトを格納 する代わりに、それぞれのキャッシュウェイでの本実施例においては、グラフィ ックスアプリケーションによって要求され得る次のテクセルを提供することを見 越して処理されている、ある特定のテクセルを囲むバイトをキャッシュするため に、各キャッシュウェイは、少なくとも2本のライン(図4では8本のライン) の「デプス」を有する1タイルまたは1ブロック分のバイトを含むものである。 図6には、グラフィックスシステムのバイトおよびタイルと、ホストメモリの リニアアドレス指定方式との間の変換の方法論が、より詳細に示されている。グ ラフィックスシステムにおいては、本実施例のテクスチャマップ301は、図6 に「タイル0」から「タイル63」と指定される64のタイルで構成される。タ イルは、「U」スペースにわたって「C」個のタイルのメモリと、「V」軸を下 方向に「B」行のタイルとが配置されており、「A」個のタイルを備えたメモリ 領域を規定している。「A」、「B」、および「C」の定数は、具体的なアプリ ケーションに応じて異なる値を有し得る。開示されている実施形態においては、 1行のタイル数「C」は8であり、タイルの行数「B」もまた8であり、従って 、メモリ領域「A」は64個のタイルである。 同様に、「タイル0」は、1ラインが「F」バイトの「E」本のラインへと広 がり、「D」バイトの合計のバイトスペースを構成する。本実施例では、タイル が8×8のマトリクスで構成されているので、「E」および「F」のディメンシ ョンは共に「8」であり、1タイル毎の総バイトスペース「D」は「64」であ る。上記のように、必須ではないが、グラフィックスシステム動作におけるTM キャッシュヒットの確率が最大となるので、正方形の8×8のタイル構成が好ま しい。図示されるように、{U0V0}、{U1V0}、および{U2V0}等 の個々のバイトが格納され、ホストメモリの逐次的リニア位置にある増加してい くアドレスから取り出されるように、ホストメモリ109はリニア的にアドレス を行う。 図7には、UV−リニア変換ブロック511がより詳細に示されている。本実 施例では、第1のバレルシフタ700が、10ビットの「V」アドレスと1タイ ル毎のライン数のLog2を表す信号とを含む入力を受け取る。第2のバレルシ フタ701が、10ビットの「U」アドレスと1タイル毎のバイト数のLog2 を表す信号とを含む入力を受け取る。加算器702はまた、1タイル毎のバイト 数のLog2を表す入力と、Uスペース毎のタイル数のLog2を表す第2の入力 とを受け取り、次に第3のバレルシフタ703に与えられる出力を提供する。第 3のバレルシフタ703は次に、第1のバレルシフタ700の出力から別の入力 「V_TILE」を受け取り、出力「SCALED_VTILE」をORゲート 704の入力の1つに提供する。第2のバレルシフタ701は、12ビット拡張 との組み合わせでスケーリングされる出力「U_TILE」を提供し、それによ って、次にORゲート704の第2の入力に与えられる「SCALED_UTI LE」信号が提供される。ORゲート704により、グラフィックスサブシステ ムが要求するテクセルを含むタイルのリニア「開始」アドレスを表す出力信号が 提供される。 UV−リニア回路511は、UVテクセルアドレスを、そのテクセルを含むリ ニアタイル開始アドレスへと変換するために用いられ、ホストメモリ制御器が、 所望のタイルをグラフィックス装置キャッシュメモリへとフェッチすることを可 能にする。これは、UVテクセルが属するタイルを第1に計算する、すなわち、 本実施例においては、タイルのサイズに応じた低位アドレスビットをシフトオフ することによって達成される。8×8のタイル構成を用いた例示の実施例におい ては、バレルシフタ700および701は、3つの最下位のUおよびVアドレス ビットをシフトオフし、それによって、要求されたテクセルが属するUVタイル アドレスが得られるように実行される。Uタイルアドレスは次にスケーリングさ れ、それによってリニアオフセットに対するUタイルの寄与(contribution)が成 される。スケーリングの係数は、アプリケーションで実施された1タイル毎のバ イト数である。1タイルにつき64バイトの本実施例においては、スケーリング の係数は「64」である。回路は、アドレスを左へ6回シフトすることによって スケーリングを達成する。各Uタイルアドレスビットの重みに「6」が加算され る場合には、実際のハードウェアは必要ない。 上記のUタイルアドレス処理と並行して、Vタイルアドレスもまたスケーリン グされ、それによって、リニアオフセットに対するVタイルの寄与が成される。 Vタイルのスケーリング係数は、Uスペースの総タイル数に1タイルのバイト数 を掛けたものであると決められる。本実施例では、「Uスペース」の総タイル数 は「8」であり、「1タイル毎のバイト数」は「64」であり、その結果、スケ ーリング係数は「512」(8×64)である。実施されている回路機構では、 このスケーリングは、最初に加算器702によって、「Uスペースの総タイル数 」のLog2および「1タイルのバイト数」のLog2の加算を行うことによって 達成される。この加算により、「V」タイルアドレスをシフト係数によって左に シフトするためのバレルシフタ703に与えられるシフト係数が生じる。これに より、シフト係数による「V」タイルアドレスビットの重みの増加が生じる。「 U」タイル寄与および「V」タイル寄与の両方に対するリニアオフセットは、「 OR」回路704によって共に論理的に「ORされ」、それによって最終的なリ ニアアドレスが形成される。従って、リニアアドレスは、「V_tile_sh ifted」または「U_tile_shifted」に等しい。 ホストメモリ109から情報を取り出すための検索時間を最小限に押さえるた めに、システムPCI「バースト」方式の利用がなされ、この方式では、たった 1つのアドレスが、1つのアドレス要求で指定され、システムメモリ制御器チッ プ108は、別のアクセス要求の必要性、および別の要求に関連する待ち時間お よび他の遅延時間なしに、指定のアドレスに従ったバイトアドレスのグループを 自動的に転送する。バースト方式の使用を可能にするために、変換器回路511 が、グラフィックスシステムとホストメモリとの間に設けられ、それによって、 ホストメモリのリニアアドレス指定方式を変更することなく、グラフィックスシ ステムにおけるタイルメモリ構成の完全性が保証される。変換方法論により、逐 次的な64バイトの情報の各バーストが、グラフィックスシステム内での使用の ために、1行につき8バイトの8行のメモリタイル構成フォーマットへと適切に 配置される。また、タイル構成フォーマットで生成されたアドレス要求は、ホス トメモリ中の正確に対応するアドレスを指定するように変換されなければならな い。図6に示されるように、1番目のライン(XXV0)からの8バイトが、ホ ストメモリ中に逐次的に格納されるが、9番目のバイトU0V1は、タイル0の 2番目のラインから取られなければならないなどである。同様に、テクスチャマ ップの9番目のタイル(タイル8)は、タイルの2番目の行から取られ、後に続 く行毎に以下同様である。従って、開示された方法および装置によって、グラフ ィックスシステムが、2つの異なるソースから同時にシステム速度の増加を利用 することが可能となる。グラフィックスシステムは、より高速な総体的速度で動 作する。その理由は、(1)タイルキャッシュ方法論により、より高いグラフィ ックスキャッシュ「ヒット」レートが生じ、その結果、比較的低速なホストメモ リからのより少ないアクセス要求が生じるから、および(2)タイルフォーマッ トからリニアフォーマットへの変換方法により、ホストメモリアクセスが必要な 状況においてホストメモリから情報を転送する際に非常に高速なバースト方式の 使用が可能となるからである。 本明細書中に開示される方法論のフローチャートが図8に示される。テクセル アドレス要求801がアドレス生成器501によって成され、それによって、要 求されたアドレスがグラフィックスまたはテクスチャキャッシュ803に含まれ る場合に、システムの検出(503)が生じる。要求されたアドレスがグラフィ ックスキャッシュ803に存在しない場合(805)には、UVアドレスが変換 回路511によって、リニア同値へと変換される(807)。処理のこの時点で は、全テクスチャマップが格納されているホストメモリ109へのバースト転送 要求がなされる(809)。次に、グラフィックス装置201のテクスチャキャ ッシュ507が埋められ(811)、要求されたテクセルアドレスが、さらなる 処理のために提供される(813)。要求されたテクセルアドレスが、検出ステ ップ(805)でテクスチャキャッシュにあると検出されると、この処理は要求 されたテクセルアドレスを即時に提供する(813)効果を持ち、別のテクセル アドレス要求が成される(801)まで、この処理は終了する(815)。 本発明の方法および装置を、本明細書中に開示されるような好適な実施形態に 関連して説明した。本発明の実施形態を、特定の変形と共に本明細書中に詳細に 示し、説明したが、本発明の教示を具体化した多くの他の異なる実施形態が当業 者によって容易に構成され得る。従って、本発明は本明細書に記載された具体的 な形態に限定されるものではなく、逆に、本発明の精神および範囲に無理なく包 含され得る場合に、そのような代替、改変、および同等物を含むことを意図する 。

Claims (1)

  1. 【特許請求の範囲】 1.表示関連情報ブロックを整理するための方法であって、該表示関連情報は、 表示装置の画面上に表示される画像を規定する複数の画像画素の少なくとも1つ の特徴を表し、該表示装置は情報処理システムに関連して動作し、該方法は、 該画像画素を画像画素ブロックに分割するステップであって、該画像画素ブロ ックのそれぞれは、第1の複数のラインの画像画素バイトの該表示関連情報と、 第2の複数の列の画像画素バイトの該表示関連情報とから構成される、ステップ と、 該画像画素ブロックをブロックの行に指定するステップであって、該行は、該 表示装置の該画面を覆うように垂直方向に変位される、ステップと、 を含む方法。 2.前記情報処理システムの情報転送帯域幅に応じて前記第1の複数を決定する ことをさらに含む、請求項1に記載の方法。 3.前記情報処理システムの情報転送帯域幅に応じて前記第2の複数を決定する ことをさらに含む、請求項1に記載の方法。 4.前記情報処理システムの情報転送帯域幅に応じて前記第1および第2の複数 を決定することをさらに含む、請求項1に記載の方法。 5.前記情報処理システム内の1つの情報転送が、前記画像画素バイトの前記画 像画素ブロックの少なくとも1つの均等に分割可能な部分を含むように、前記第 1および第2の複数が決定される、請求項4に記載の方法。 6.各情報転送が少なくとも1つの全画像画素ブロックを含むように前記第1お よび第2の複数が決定される、請求項5に記載の方法。 7.前記第1の複数のラインの前記表示関連情報は、前記第2の複数の列の該表 示関連情報に等しい、請求項1に記載の方法。 8.前記第1および第2の複数が、整数「8」の倍数に等しい、請求項7に記載 の方法。 9.前記第1の複数のラインの前記表示関連情報は、前記第2の複数の列の該表 示関連情報に等しい、請求項6に記載の方法。 10.前記第1の複数の数と前記第2の複数の数との積が不変の所定の積数に等 しくなるように、該第1の複数のラインの前記表示関連情報が、該第2の複数の 列の該表示関連情報に関連し、該不変の所定の積数は、前記画像画素ブロックの 1つの画像画素のバイトの数に等しい、請求項1に記載の方法。 11.主バスおよび表示装置を備えた情報処理システムとグラフィックスサブシ ステムとを含むコンピュータベースのグラフィックスステーションであって、該 グラフィックスサブシステムは、該主バスおよび該表示装置に接続されたグラフ ィックスプロセッサ装置を備え、該グラフィックスサブシステムは、該グラフィ ックスプロセッサに接続されたグラフィックスメモリをさらに備え、該グラフィ ックスサブシステムは、該表示装置上に描画されるオブジェクトを表す情報を格 納および処理するために選択的に動作可能であり、該グラフィックスサブシステ ムは、表示関連情報ブロックを整理するために選択的に動作可能であり、該表示 関連情報は、該表示装置の画面上に表示される画像を規定する複数の画像画素の 少なくとも1つの特徴を表し、該グラフィックスサブシステムは、 該画像画素を画像画素ブロックに分割するステップであって、該画像画素ブロ ックのそれぞれは、第1の複数のラインの画像画素バイトの該表示関連情報と、 第2の複数の列の画像画素バイトの該表示関連情報とから構成される、ステップ と、 該画像画素ブロックをブロックの行に指定するステップであって、該行は、該 表示装置の該画面を覆うように垂直方向に変位される、ステップと、 を達成するように選択的に動作可能である、コンピュータベースのグラフィッ クスステーション。 12.前記情報処理システムの情報転送帯域幅に応じて前記第1の複数を決定す ることをさらに含む、請求項11に記載の方法。 13.前記情報処理システムの情報転送帯域幅に応じて前記第2の複数を決定す ることをさらに含む、請求項11に記載の方法。 14.前記情報処理システムの情報転送帯域幅に応じて前記第1および第2の複 数を決定することをさらに含む、請求項11に記載の方法。 15.前記情報処理システム内の1つの情報転送が、前記画像画素バイトの前記 画像画素ブロックの少なくとも1つの均等に分割可能な部分を含むように、前記 第1および第2の複数が決定される、請求項14に記載の方法。 16.各情報転送が少なくとも1つの全画像画素ブロックを含むように前記第1 および第2の複数が決定される、請求項15に記載の方法。 17.前記第1の複数のラインの前記表示関連情報は、前記第2の複数の列の該 表示関連情報に等しい、請求項11に記載の方法。 18.前記第1および第2の複数が、整数「8」の倍数に等しい、請求項17に 記載の方法。 19.前記第1の複数のラインの前記表示関連情報は、前記第2の複数の列の該 表示関連情報に等しい、請求項16に記載の方法。 20.前記第1の複数の数と前記第2の複数の数との積が不変の所定の積数に等 しくなるように、該第1の複数のラインの前記表示関連情報が、該第2の複数の 列の該表示関連情報に関連し、該不変の所定の積数は、前記画像画素ブロックの 1つの画像画素バイトの数に等しい、請求項11に記載の方法。
JP53022998A 1996-12-30 1997-12-24 タイルリニアホストテクスチャストレージ Ceased JP2001507836A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/773,921 1996-12-30
US08/773,921 US5844576A (en) 1996-12-30 1996-12-30 Tiled linear host texture storage
PCT/US1997/023910 WO1998029838A1 (en) 1996-12-30 1997-12-24 Tiled linear host texture storage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008172680A Division JP2008276798A (ja) 1996-12-30 2008-07-01 タイルリニアホストテクスチャストレージ

Publications (1)

Publication Number Publication Date
JP2001507836A true JP2001507836A (ja) 2001-06-12

Family

ID=25099721

Family Applications (2)

Application Number Title Priority Date Filing Date
JP53022998A Ceased JP2001507836A (ja) 1996-12-30 1997-12-24 タイルリニアホストテクスチャストレージ
JP2008172680A Pending JP2008276798A (ja) 1996-12-30 2008-07-01 タイルリニアホストテクスチャストレージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008172680A Pending JP2008276798A (ja) 1996-12-30 2008-07-01 タイルリニアホストテクスチャストレージ

Country Status (6)

Country Link
US (1) US5844576A (ja)
EP (1) EP0948777A1 (ja)
JP (2) JP2001507836A (ja)
KR (1) KR20000062359A (ja)
TW (1) TW362202B (ja)
WO (1) WO1998029838A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995053B2 (en) 2004-08-04 2011-08-09 Panasonic Corporation Drawing device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114801B2 (en) * 1995-04-27 2006-10-03 Hewlett-Packard Development Company, L.P. Method and apparatus for providing ink to an ink jet printing system
US6322207B1 (en) 1995-04-27 2001-11-27 Hewlett-Packard Company Replaceable pump module for receiving replaceable ink supplies to provide ink to an ink jet printing system
US6094203A (en) * 1997-09-17 2000-07-25 Hewlett-Packard Company Architecture for a graphics processing unit using main memory
US6088046A (en) * 1997-10-02 2000-07-11 Cirrus Logic, Inc. Host DMA through subsystem XY processing
US6130680A (en) * 1997-12-01 2000-10-10 Intel Corporation Method and apparatus for multi-level demand caching of textures in a graphics display device
US7136068B1 (en) * 1998-04-07 2006-11-14 Nvidia Corporation Texture cache for a computer graphics accelerator
US6072507A (en) * 1998-04-10 2000-06-06 Ati Technologies, Inc. Method and apparatus for mapping a linear address to a tiled address
US6144392A (en) * 1998-04-30 2000-11-07 Ati Technologies, Inc. Method and apparatus for formatting a texture in a frame buffer
US6233647B1 (en) * 1998-07-07 2001-05-15 Silicon Graphics, Inc. Hashed direct-mapped texture cache
US6201547B1 (en) * 1998-10-05 2001-03-13 Ati International Srl Method and apparatus for sequencing texture updates in a video graphics system
GB2343603B (en) 1998-11-06 2003-04-02 Videologic Ltd Shading 3-dimensional computer generated images
US6181352B1 (en) 1999-03-22 2001-01-30 Nvidia Corporation Graphics pipeline selectively providing multiple pixels or multiple textures
US6919895B1 (en) 1999-03-22 2005-07-19 Nvidia Corporation Texture caching arrangement for a computer graphics accelerator
US6249475B1 (en) * 1999-04-05 2001-06-19 Madrone Solutions, Inc. Method for designing a tiled memory
US6552947B2 (en) * 1999-04-05 2003-04-22 Madrone Solutions, Inc. Memory tile for use in a tiled memory
US6362828B1 (en) * 1999-06-24 2002-03-26 Microsoft Corporation Method and system for dynamic texture replication on a distributed memory graphics architecture
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6515670B1 (en) * 1999-12-10 2003-02-04 Silicon Integrated Systems Corp. Graphics system and method for minimizing the idle time of a host processor in the graphics system
US6674443B1 (en) * 1999-12-30 2004-01-06 Stmicroelectronics, Inc. Memory system for accelerating graphics operations within an electronic device
US6618053B1 (en) * 2000-01-10 2003-09-09 Vicarious Visions, Inc. Asynchronous multilevel texture pipeline
US6433789B1 (en) 2000-02-18 2002-08-13 Neomagic Corp. Steaming prefetching texture cache for level of detail maps in a 3D-graphics engine
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US6798421B2 (en) * 2001-02-28 2004-09-28 3D Labs, Inc. Ltd. Same tile method
US20030001857A1 (en) * 2001-06-29 2003-01-02 Doyle Peter L. Method and apparatus for determining logical texture coordinate bindings
TW569097B (en) * 2002-09-11 2004-01-01 Via Tech Inc Personal computer system and core logic chip applied to same
US7029082B2 (en) 2003-07-02 2006-04-18 Hewlett-Packard Development Company, L.P. Printing device having a printing fluid detector
US7245302B1 (en) * 2003-10-30 2007-07-17 Nvidia Corporation Processing high numbers of independent textures in a 3-D graphics pipeline
GB0524804D0 (en) 2005-12-05 2006-01-11 Falanx Microsystems As Method of and apparatus for processing graphics
US9965886B2 (en) 2006-12-04 2018-05-08 Arm Norway As Method of and apparatus for processing graphics
GB0900700D0 (en) 2009-01-15 2009-03-04 Advanced Risc Mach Ltd Methods of and apparatus for processing graphics
WO2013030861A1 (ja) * 2011-08-26 2013-03-07 三菱電機株式会社 テクスチャマッピング装置
US9317948B2 (en) 2012-11-16 2016-04-19 Arm Limited Method of and apparatus for processing graphics
US10204391B2 (en) 2013-06-04 2019-02-12 Arm Limited Method of and apparatus for processing graphics
GB2553744B (en) 2016-04-29 2018-09-05 Advanced Risc Mach Ltd Graphics processing systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL72685A (en) * 1983-08-30 1988-08-31 Gen Electric Advanced video object generator
US4583185A (en) * 1983-10-28 1986-04-15 General Electric Company Incremental terrain image generation
US4586038A (en) * 1983-12-12 1986-04-29 General Electric Company True-perspective texture/shading processor
US4855937A (en) * 1984-08-08 1989-08-08 General Electric Company Data block processing for fast image generation
US4821212A (en) * 1984-08-08 1989-04-11 General Electric Company Three dimensional texture generator for computed terrain images
US4715005A (en) * 1984-08-08 1987-12-22 General Electric Company Terrain/seascape image generator with math model data base
US4692880A (en) * 1985-11-15 1987-09-08 General Electric Company Memory efficient cell texturing for advanced video object generator
IL79822A (en) * 1985-12-19 1990-03-19 Gen Electric Method of comprehensive distortion correction for a computer image generation system
US4811245A (en) * 1985-12-19 1989-03-07 General Electric Company Method of edge smoothing for a computer image generation system
US4862388A (en) * 1986-12-15 1989-08-29 General Electric Company Dynamic comprehensive distortion correction in a real time imaging system
US4905164A (en) * 1986-12-19 1990-02-27 General Electric Company Method for modulating color for effecting color cell texture
US5191642A (en) * 1987-04-09 1993-03-02 General Electric Company Method for efficiently allocating computer resource for real time image generation
US4825391A (en) * 1987-07-20 1989-04-25 General Electric Company Depth buffer priority processing for real time computer image generating systems
US4958305A (en) * 1987-11-04 1990-09-18 General Electric Company Polygon edge clipping
US4965745A (en) * 1987-12-18 1990-10-23 General Electric Company YIQ based color cell texture
US5367615A (en) * 1989-07-10 1994-11-22 General Electric Company Spatial augmentation of vertices and continuous level of detail transition for smoothly varying terrain polygon density
US5126726A (en) * 1989-12-27 1992-06-30 General Electric Company Picture element encoding
US5268996A (en) * 1990-12-20 1993-12-07 General Electric Company Computer image generation method for determination of total pixel illumination due to plural light sources
US5420970A (en) * 1991-03-13 1995-05-30 Martin Marietta Corporation Method for determining computer image generation display pixels occupied by a circular feature
US5293467A (en) * 1991-04-03 1994-03-08 Buchner Gregory C Method for resolving priority between a calligraphically-displayed point feature and both raster-displayed faces and other calligraphically-displayed point features in a CIG system
US5187754A (en) * 1991-04-30 1993-02-16 General Electric Company Forming, with the aid of an overview image, a composite image from a mosaic of images
TW225595B (ja) * 1991-09-03 1994-06-21 Gen Electric
US5420940A (en) * 1992-06-16 1995-05-30 Hughes Training, Inc. CGSI pipeline performance improvement
DE69615279T2 (de) * 1995-06-06 2002-06-27 Hewlett Packard Co Cache-Speicheranordnung mit gleichzeitigem Etikettenvergleich
US5790130A (en) * 1995-06-08 1998-08-04 Hewlett-Packard Company Texel cache interrupt daemon for virtual memory management of texture maps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995053B2 (en) 2004-08-04 2011-08-09 Panasonic Corporation Drawing device

Also Published As

Publication number Publication date
JP2008276798A (ja) 2008-11-13
US5844576A (en) 1998-12-01
TW362202B (en) 1999-06-21
WO1998029838A1 (en) 1998-07-09
EP0948777A1 (en) 1999-10-13
KR20000062359A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
JP2001507836A (ja) タイルリニアホストテクスチャストレージ
US6628294B1 (en) Prefetching of virtual-to-physical address translation for display data
EP0995154B1 (en) Virtual address access to tiled surfaces
US6204863B1 (en) Method for dynamic XY tiled texture caching
JPH0618432B2 (ja) イメ−ジ・フィ−ルドの変換方法
US7580042B2 (en) Systems and methods for storing and fetching texture data using bank interleaving
JPH11167378A (ja) 画像をスケーリングする方法
EP1741089A2 (en) Gpu rendering to system memory
US5999199A (en) Non-sequential fetch and store of XY pixel data in a graphics processor
US5561750A (en) Z-buffer tag memory organization
US6326975B1 (en) Priority methods for texture map storage
JP3316593B2 (ja) メモリ・スペース割当方法及び装置
US6141020A (en) Opposing directional fill calculators in a graphics processor
US20030006992A1 (en) Data transfer device and method
JPH0612518B2 (ja) コンピユータ・システム
US6031550A (en) Pixel data X striping in a graphics processor
US5929869A (en) Texture map storage with UV remapping
JP3001763B2 (ja) 画像処理システム
KR900002631B1 (ko) 화상데이터의 처리방법 및 장치
JP4107517B2 (ja) Xyマップメモリを用いた部分的ポリゴン描画方法
JPH09231352A (ja) ピクセル画像マッピング方法
US6842179B2 (en) Graphics processing system
US6903744B2 (en) Graphics processing system
CN112233206A (zh) 字符图像生成方法、装置、设备及存储介质
US20020101420A1 (en) Triangle shading method for a 3D graphic system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071105

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20071119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A72 Notification of change in name of applicant

Free format text: JAPANESE INTERMEDIATE CODE: A721

Effective date: 20080701

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014