JP2001506746A - ベース・ポテンシャルの補正を伴うディジタル信号積分システム - Google Patents

Abstract

(57)【要約】 本発明は、光検出器（１４）からの信号に対するディジタル積分システムに関し、アナログ−ディジタル変換器（１６）と、該アナログ−ディジタル変換器（１６）に接続されたディジタル積分器（２０）とを具備しており、これにより、合計信号が、前記積分システムから出力（２４）において出力される。さらに、本発明による前記積分システムは、前記光検出器の信号の連続的な値の関数として、前記合計信号を補正する手段（２２，２６，３０）を具備している。

Description

【発明の詳細な説明】 ベース・ポテンシャルの補正を伴うディジタル信号積分システム 技術分野 本発明は、ディジタル信号積分システムに関する。 この形式の装置については、特に、例えば光電子増倍管（photo-multiplier） のような光検出器（photo-detector）からの信号処理のために用いてもよい。 したがって、本発明のある特定の適用は、ガンマカメラ（gamma camera）に取 り付けられた光電子増倍管からの信号の処理であってもよい。ガンマカメラは、 γ線に対して感応し、かつ、医療用心象（medical imagery）における多くの装 置に対して用いられている。 従来の技術 ガンマカメラの検出ヘッド、詳細にはアンガー形式（Anger type）のガンマカ メラの検出ヘッドは、シンチレータ結晶（scintillator crystal）と、該結晶に 連結された多数の光電子増倍管とを具備している。 γ線がシンチレータ結晶に到達すると、このγ線は、光子（photon）に変換さ れる。ガンマカメラのシンチレータ結晶において生成された光子は、光電子増倍 管により検出される。イベント（event）毎に、言い換えれば、γ線（γ光子） とシンチレータとの間の対話（interaction）毎に、光電子増倍管は、前記対話 により生成された光子を受け取り、かつ、電気パルスを出力する。これらの電気 パルスの各々は、対応する光電子増倍管により受け取られた光量に比例する振幅 を有している。この問題に関するさらなる情報は、本明細書の終わりの参考文献 に述べられている文献（１），（２）に与えられている。 何のイベントもない場合には、光電子増倍管からの信号は、いかなる電気パル スも無い連続的なバックグラウンド（background）からなっている。この連続的 バックグラウンドのレベルは、ある光電子増倍管から、同一の検出ヘッドにおけ る他の光電子増倍管へ変動してもよい。 光電子増倍管の信号は、前記結晶における各々のイベントの位置（position） と、各々のイベントのエネルギーとを計算することが可能な計算ユニットにおい て処理される。 前記対話の位置の計算は、イベント毎の、検出ヘッドにおける種々の光電子増 倍管からのパルスの相対的な大きさを考慮する。前記パルスの相対的な大きさは 、光電子増倍管を前記対話の位置から離間させている距離を表している。 したがって、前記対話の位置は、イベントの時にシンチレータ光を受け取った 光電子増倍管の貢献を利用して、主に重心（center of gravity）をとることに より決定される。 優れた精度を有する各々の光電子増倍管の貢献度を考慮するために、これらの 光電子増倍管からの信号は、計算ユニットに向けられる前に積分され、これによ り、前記結晶において発せられた光に対して一定の遅延時間（ＮａＩ（Ｔ１）に 関して約２５０ｎｓ）が考慮される。この作用は、光電子増倍管と計算ユニット との間に配置された積分器により実行される。 前記計算ユニットおよび前記積分器は、通常は、ディジタル値を処理するよう に設計されている。例えば、前記計算ユニットは、計算ソフトウェアを動作させ るコンピュータであってもよく、前記積分器は、ディジタル積分器であってもよ い。 この結果、各々の光電子増倍管からのアナログ信号を一連のサンプルからなる ディジタル信号に変換するために、アナログ−ディジタル変換器が、各々の光電 子増倍管とそれに関連した積分器との間に供給される。 前述したように、何のイベントもなく、かつその結果、出力において光電子増 倍管から何のパルスもなければ、この光電子増倍管により出力された信号は、ゼ ロではなく、本文の以下にわたつて“ベース・ポテンシャル（base potential） ”と称される連続的なバックグラウンドの形式である。 光電子増倍管が、イベントに続くシンチレータ光を受け取ると、該光電子増倍 管は、ベース・ポテンシャルに付加されているパルスを出力する。 このベース・ポテンシャルは一定ではない。前記ベース・ポテンシャルは、各々 の光電子増倍管の特性に、詳細には、各々の光電子増倍管の利得に依存する。さ らに、任意のある光電子増倍管に関して、前記ベース・ポテンシャルは統計的変 動に委ねられ、かつ、時間とともに変化し得る。 したがって、種々の光電子増倍管のベース・ポテンシャルの変動および不平等 が、特に、イベントの位置の重心の計算とそのエネルギーの計算とに関する不正 確さの原因となる。 イベントの位置またはエネルギーを計算するための所定の光電子増倍管からの 信号の効率的な貢献は、この光電子増倍管のベース・ポテンシャルに関する不確 実性により影響を受ける。 発明の概要 本発明の１つの目的は、上述した問題、言い換えれば、各々の光検出器または 光電子増倍管からの信号における可変性のベース・ポテンシャルの存在に対する 解決法を提供することである。本文の残りにおいて、光検出器という用語は、光 電子増倍管、フォトダイオード形式または半導体形式の光検出器と同じものを指 す。 本発明の他の目的は、積分システムに接続された前記光検出器のベース・ポテ ンシャルを、前記積分システムにより出力された信号から減算する補正システム を提案することである。 本発明の他の目的は、前記ベース・ポテンシャル値の時間による変動を考慮す ることが可能な補正システムを提案することである。 本発明の他の目的は、何の調整も必要とせずに、特定の形式の光検出器に適合 することができる補正システムを備えた積分システムを提案することである。 これらの目的を達成するために、本発明の目標は、より詳細には、光検出器か ら出力された少なくとも１μｓ続く信号をディジタル積分するシステムであり、 前記システムは、前記光検出器から出力されたアナログ信号を、対応するディ ジタル信号に変換するために前記光検出器に接続されたアナログ−ディジタル変 換器と、前記積分システムからの出力において前記ディジタル信号から決定され た合計信号（sum signal）を出力するために、前記アナログ−ディジタル変換器 に接続されたディジタル積分器とを具備し、 前記積分システムは、前記光検出器の信号の連続的な値の関数として、前記合 計信号を補正する手段をさらに具備することを特徴とする。 本文の残りにおいて、前記積分システムの前記アナログ−ディジタル変換器に 接続された単一の光検出器が記載されている。 さらに、幾つかの光検出器を具備するガンマカメラにおいて、各々の光検出器 は、上述した積分システムのような積分システムに接続されている。全ての積分 システムについては、イベントの位置およびエネルギーを計算するための、かつ 場合によっては、イメージを形成するための、共通の計算ユニットに接続するこ とができることを記しておく。 本発明のある特定の実施形態によれば、補正手段は、前記光検出器の信号にお けるパルスの欠如を検出する手段と、パルスがない場合に前記積分器により決定 された補正合計（correction sum）と称される値を、前記合計信号から減算する 減算手段とを具備してもよい。 前記補正合計は、パルスがない場合に前記光検出器からの出力における信号を 積分することに相当する。この積分と、パルスを有する前記光検出器からの信号 の積分とは、正に同じ積分時間の間に、同一の積分器により実行される。 前記合計信号から前記補正合計を減算することにより、前記積分システムが出 力した積分済み信号から前記光検出器のベース・ポテンシャルの貢献を抽出する ことが可能である。 詳細には、パルスがない場合に、前記積分器の出力において出力された前記合 計信号は、前記補正合計と正に等しい。したがって、前記積分器システムの出力 において出力された、言い換えれば前記減算手段の後にある前記信号は、パルス がない場合には、ほぼゼロに等しい。 さらに、パルスがない場合に、前記積分器システムの出力において出力された 信号は、前記パルスのエネルギーのみに依存し、前記光検出器のベース・ポテン シャルには依存しない。 本発明による前記積分システムは、前記アナログ−ディジタル変換器を制御す るクロックを具備してもよい。さらに、単一のクロックを、本発明による多数の 積分システムのために用いてもよい。 前記クロックにより制御された前記アナログ−ディジタル変換器は、一連のサ ンプルを具備するディジタル信号を出力する。前記サンプルは、連続的なクロッ クパルスに応答して出力される。 前記積分システムのある特定の実施形態によれば、パルスの欠如を検出する前 記手段は、 − 全ての桁が有効状態（validation state）にある場合に、パルスの欠如を 検出する検出信号を発することが可能な、所定の桁数ｎを具備するオフセットレ ジスタと、 − 各々のサンプルのディジタル値を、前記ディジタル信号の一連のサンプル における以前のサンプルのディジタル値と比較することが可能であり、かつ、サ ンプルの値が以前のサンプルの値と所定量以上に異なっている場合に、前記オフ セットレジスタを再初期化する信号を発することが可能な比較手段と、 − 所定数のサンプルの高位ビット（high order bit）の中の少なくとも１つ のビットがゼロではない場合に、前記オフセットレジスタを再初期化するシステ ムと を具備してもよく、 前記オフセットレジスタは、前記ディジタル信号のサンプルが発せられる度に 、前記オフセットレジスタの桁を１つずつ連続的に有効状態にするために、クロ ックにより制御されることを特徴とする。 前記オフセットレジスタの再初期化は、該オフセットレジスタの全ての桁を無 効状態（non-validation state）にすることを意味する。 既に述べたように、前記光検出器は、何のパルスもない場合に、ベース・ポテ ンシャルを出力する。したがって、前記アナログ−ディジタル変換器により出力 された前記ディジタル信号は、低いかまたはほぼ等しい値を有する一連のサンプ ルにより特徴づけられる。この特有の一連のサンプルは、本文の残りにおいてベ ースラインと称される。 前述したような、パルスの欠如を検出する手段は、低いかまたはほぼ等しい値 を有するｎ個の連続的なサンプルを具備するベースラインを検出することにより 動作する。 連続的なサンプルの前記値は、これらの値が、所定量、例えば最下位ビット（ least significant bit：ＬＳＢ）の値以上に異なっていない場合には、ほぼ同 じと考えられる。 前記積分システムの特定の実施形態において、前記ディジタル積分器について は、ｍ≦ｎであるような所定数ｍのサンプルをスライド合計（sliding sum）す るように設計してもよい。次に、信号を補正する手段は、パルス検出信号がない 場合に応答して、前記ディジタル信号内にパルスがないときに決定されかつ補正 合計と称される、前記ディジタル信号のｍ個のサンプルの合計値を記憶する記憶 レジスタを具備する。 前記補正合計が実際にベースライン（言い換えれば、パルスがない場合）に対 応することを確実にするために、前記スライド合計するように考慮されたサンプ ル数ｍは、ベースラインを定義しているサンプル数ｎよりも小さいかまたは等し い。 前記記憶レジスタについては、パルスの欠如が検出されたときに決定された前 記補正合計の値を、新たなパルス欠如信号が発せられるまで記憶するように設計 してもよい。 このように、パルスの欠如が検出される度に、言い換えれば、前記ベースライ ンが検出される度に、前記補正合計の値を更新することにより、前記ベース・ポ テンシャルの時間による変動が考慮される。 ある特定の側面によれば、比較手段は、 − 時刻（ｔ）におけるクロックパルスの間に発せられたサンプルの少なくと も一部の値Ｄ（ｔ）を、時刻（ｔ＋１）における次のクロックパルスまで記憶す るレジスタと、 − 時刻（ｔ＋１）において発せられた後続のサンプルの少なくとも一部の値 Ｄ（ｔ＋１）を、時刻（ｔ＋１）において値Ｄ（ｔ）と比較する第１比較器と、 − 時刻（ｔ＋１）における値Ｄ（ｔ＋１）を、値Ｄ（ｔ）＋１と比較する第 ２比較器と、 − 前記第１および第２比較器からのそれそれの出力に接続された論理ゲート とを具備してもよい。 また、前記ゲートは、以下の２つの条件が満たされたときに前記オフセットレ ジスタを再初期化する信号を発することが可能である。 Ｄ（ｔ＋１）≠Ｄ（ｔ） Ｄ（ｔ＋１）≠Ｄ（ｔ）＋１ サンプルの前記値Ｄ（ｔ＋１）を、値Ｄ（ｔ）および値Ｄ（ｔ）＋１と比較す ることにより、前記ベースラインの連続的な値が最下位ビットの値（＋１）以上 に増加しないことを確実にすることが可能である。Ｄ（ｔ）およびＤ（ｔ＋１） は、サンプル、すなわち、単に低位ビット（low order bit）を具備するサンプ ルの一部の値であってもよい。 本発明の他の特徴および利点が、例示の目的のために与えられた添付図面を参 照した以下の記載から明らかになる。以下の記載は、決して制限的なものではな い。 図面の簡潔な説明 図１は、本発明によるディジタル信号積分システムを示すブロック図である。 図２は、図１による積分システムにおいて用いられるパルス欠如検出手段を示 す簡略化された図である。 実施形態の説明 図１において、ディジタル積分システムは、概括的に参照番号１０を付されて いる。 前記システム１０への１つの入力１２は、説明例においては光電子増倍管であ る光検出器１４に接続されている。 光電子増倍管１４は、該光電子増倍管１４が受け取る光束に比例する振幅を有 する電流信号を出力する。ガンマカメラにおいて、この形式の光電子増倍管は、 イベントがない場合にベース・ポテンシャルを発する。イベントが検出されると 、光電子増倍管は、前記ベース・ポテンシャルに加えてパルスを発し、該パルス の振幅は、前記イベントの対話（interaction）エネルギーと、前記イベントの 位置への光電子増倍管の近接度とに依存する。 光電子増倍管のアナログ出力信号は、前記積分システム１０において、電流− 電圧変換器１８を介してアナログ−ディジタル変換器１６に送られる。例えばプ リアンプである前記電流−電圧変換器１８については、前記アナログ−ディジタ ル変換器の入力に印加すべく、前記光電子増倍管の電流信号を電圧信号に変換す るように設計してもよい。 前記アナログ−ディジタル変換器１６は、前記光電子増倍管からのアナログ信 号を、幾つかの一連のサンプルから形成されたディジタル信号に変換するように 設計されている。各々のクロックパルスの間に、アナログ−ディジタル変換器１ ６は、図において記号Ｈを付されたクロックにより供給された信号をサンプリン グする。 例えば、前記アナログ−ディジタル変換器１６は、約１０〜２０ＭＨｚの高ク ロック周波数において動作する“フラッシュ（flash）”形式の変換器であって もよい。例えば、その解像度は８ビットであってもよい。 前記アナログ−ディジタル変換器１６から出力された前記ディジタル信号は、 最初にディジタル積分器２０に送られ、次に、前記光電子増倍管により出力され た信号中にパルスがないことを検出する手段２２に送られる。 前記積分器２０は、前記ディジタル信号におけるサンプルをスライド合計（sl iding sum）する。各々の瞬間において、積分器２０は、アナログ−ディジタル 変換器により出力された最後のｍ個のサンプルの合計に等しい合計信号（sum si gnal）を出力する。前記スライド合計におけるサンプル数ｍの選択は、前記光電 子増倍管により出力される信号に関して一定であるサンプリング周波数と減衰時 間とに依存する。 案内のために、前記信号は、前記光電子増倍管により出力された信号に関して 一定の減衰時間の３倍または４倍に等しい持続時間の間積分される。例えば、積 分時間は１μｓであってもよい。クロックを１０ＭＨｚの周波数で動作させて、 前記アナログ−ディジタル変換器は、サンプルを１００ｎｓ毎に１個のサンプル を、言い換えれば、１パルスに対して１０サンプル出力する。したがって、前記 ディジタル積分器については、１０サンプル（ｍ＝１０）に関してスライド合計 するように設計してもよい。 前記ディジタル積分器により計算された前記合計信号は、前記積分システム１ ０から、減算器２６を介して出力２４に送られる。例えば、前記出力２４につい ては、図１において鎖線で表されている計算ユニット２５に接続してもよい。 前記減算器２６は、前記合計信号から、補正合計（correction sum）と称され る値を減算するように設計されている。前記補正合計は、ｍ個のサンプル、例え ば１０個のサンプルに関する光電子増倍管のベース・ポテンシャルのスライド合 計に等しい。 さらに、前記補正合計は、前記積分器２０により決定される。前記積分器２０ により連続的に決定された前記スライド合計は、最初に前記減算器を介して前記 出力２４へ送られ、記憶レジスタ３０にも送られる。 前記記憶レジスタ３０は、パルス欠如検出手段２２により制御され、かつ、パ ルス欠如検出信号を受け取る度に、前記積分器の前記スライド合計の値を記憶す る。これにより、記憶されたスライド合計の値は補正合計を形成する。 前述したように、次にこの合計は、積分器により出力された前記合計信号から 減算される。したがって、パルスがない場合には、言い換えれば、スライド合計 が補正合計に等しい場合には、前記積分システムにより出力された信号は、ほぼ ゼロになる。 しかしながら、パルスがある場合には、前記出力信号は、パルスのエネルギー に比例するだけであり、かつ、ベース・ポテンシャルを考慮しない。 図２は、パルス欠如検出手段２２の動作をより詳細に示している。 前記パルス欠如検出手段２２への入力端子５０は、前記ディジタル信号を受け 取るために、図２には示されていないアナログ−ディジタル変換器１６に接続さ れている。セパレータ５１は、サンプルからの高位ビットを第１チャンネル５２ へ、かつ、低位ビットを第２チャンネル５４へ送るように設計されている。 高位ビットと低位ビットとの間の区別は、前記積分システムの計画された適用 に適合した基準に従って、かつ、用いられているアナログ−ディジタル変換器の 特性の機能としてなされてもよい。 例えば、８ビットで符号化されたサンプルを出力することが可能なアナログ− ディジタル変換器に関しては、最下位（２⁰，２¹，２²，２³，２⁴）を有する、 ｂ０，ｂ１，ｂ２，ｂ３，およびｂ４で示されたビットが低位ビットであり、か つ、最下位（２⁵，２⁶，２⁷）を有する、ｂ５，ｂ６，およびｂ７で示されたビ ットが高位ビットである。 さらに、補正手段は、オフセットレジスタ５６を具備する。このレジスタは、 有効状態（validation state）（例えば、論理状態１）または無効状態（non-va lidation state）（例えば、論理状態０）であることが可能な所定数ｎ個の桁を 具備する。 前記オフセットレジスタにおける桁数ｎは、加算器においてスライド合計する ために用いられるサンプル数ｍより大きいかまたは等しい。 前述したように、パルスの欠如は、ベースラインの検出により判断される。前 記ベースラインは、符号化ノイズ以外は、言い換えれば、最下位ビットの値以外 は、正の小さくかつ等しい値を有するｎ個の一連のサンプルとして定義されるこ とを記しておく。ベースラインの存在を決定する値の個数ｎは、オフセットレジ スタ５６の桁数ｎに等しい。 前記オフセットレジスタ５６は、カウンタとして用いられる。 前記ベースラインを定義している基準が満たされる場合に、前記オフセットレ ジスタの桁は、クロックＨからの同期化信号に応じて、次から次へと順次的に有 効状態にされる。しかしながら、ベースラインを定義する前記基準のうち少なく とも１つが満たされない場合には、オフセットレジスタの桁は全て無効状態に再 初期化される。 前記ベースラインを定義する第１の基準は、高位ビットを受け取る前記第１チ ャンネル５２から開始して検証される。 前記ベースラインを定義する第１の基準は、小さな正数を有する一連のサンプ ルのための基準である。この基準は、チャンネル５２に送られる全ての高位ビッ トがゼロである場合に満たされる。 チャンネル５２は、ＮＯＲゲート６０、ＡＮＤゲート６２、および記憶レジス タ６４を介して、オフセットレジスタ５６の再初期化端子５８に接続されている 。 前記記憶レジスタ６４は、各々のクロックパルスにおいて、ＡＮＤゲート６２ からの出力に応じて、再初期化パルスを再初期化端子５８に印加すべきかどうか を判断するために用いられる。 前記高位ビットのうち１つが“１”の論理状態にあるときに、再初期化パルス は、端子５８に印加され、かつ、オフセットレジスタ５６の全ての桁は、無効状 態（論理状態“０”）にされる。したがって、記憶レジスタ６４およびチャンネ ル５２は、本発明の意義において、前記オフセットレジスタの再初期化のための システムの一部を形成している。 前記ベースラインを定義する第２の基準は、低位ビットを受け取る前記第２チ ャンネル５４から開始して検証される。 第２の基準は、各々のサンプルの少なくとも一部のディジタル値を、以前のサ ンプルの対応部分のディジタル値を比較することが可能な比較手段により検証さ れる。この例において、比較のために用いられる前記ディジタル値は、各々のサ ンプルの低位ビットの値である。さらに、前記比較は、各々のサンプルにおける 全てのビットを考慮してなされる。 時刻（ｔ）， ｔ＋１）における、サンプルの低位ビットの前記ディジタル値 は、Ｄ（ｔ），Ｄ（ｔ＋１）で示される。 前記比較手段は、２つの比較器７０，７２を具備しており、これらの各々は、 ２つの入力７０ａ，７０ｂおよび７２ａ，７２ｂと、１つの出力７０ｃ，７２ｃ とをそれぞれ有している。 各々のサンプルの値Ｄ（ｔ＋１）は、比較器７０，７２の入力７０ｂ、７２ａ にそれぞれ印加される。 前記クロック（Ｈ）により制御される記憶レジスタ７４は、以前のクロックタ イムにおける前記サンプルに対応するＤ（ｔ）の値を記憶するために供給されて いる。前記値Ｄ（ｔ）は、比較器７０の入力７０ａに印加される。 さらに、オペレータ７６は、サンプルＤ（ｔ）に所定の固定値を加えるために 供給されており、この固定値は、実際には＋１に等しい。オペレータ７６からの 出力において利用可能な値Ｄ（ｔ）＋１は、比較器７２の入力７２ｂに印加され る。 最後に、出力７０ｃ，７２ｃは、ＯＲゲート７８へ送られる。 前記ゲート７８からの出力の論理状態は、“１”に等しく、さらに、以下の条 件のうちのいずれかが満たされた場合には、再初期化を引き起こさない。 Ｄ（ｔ＋１）＝Ｄ（ｔ）または Ｄ（ｔ＋１）＝Ｄ（ｔ）＋１ これらの条件のうちのいずれも満たされない場合には、前記ゲート出力の論理 状態は、再初期化状態に相当する“０”に変化する。この論理状態は、ＡＮＤゲ ート６２を介してレジスタ６４に印加される。次に、再初期化パルスは、トリガ され、かつ、オフセットレジスタ５６内の再初期化端子５８へ送られる。 電気的結線８０は、前記ゲート６２からの出力と記憶レジスタ７４との間に供 給されていることを記しておく。この結線は、値Ｄ（ｔ）を基準として保持する ことを可能にしている。 前記オフセットレジスタ５６の全ての桁が有効状態にある場合には、該オフセ ットレジスタは、その出力８２において、ベースラインの存在を、言い換えれば 光電子増倍管信号にパルスがないことを示す有効信号を発する。 前記出力８２は、図１に見られる記憶レジスタ３０に接続されている。 ベースラインを検出する可能性は、単位時間当たりに光電子増倍管により検出 されるイベント数が増加するにつれて減少することを記しておく。ガンマカメラ の場合には、このことは、検出ヘッドの前に露光されたソースの活量（activity ）の増加に相当する。 しかしながら、ベースラインを検出する可能性は、統計的に決してゼロにはな らない。前記積分システムが、ガンマカメラの全体の検出ヘッドボックスからで はなく単一の光電子増倍管からの信号のみを処理する場合には、信号内にパルス がない期間の存在の可能性がより高くなる。 参考文献 （１） 米国特許第３，０１１，０５７号明細書 （２） 仏国特許出願公開第２，６６９，４３９号公報

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年１０月１６日（１９９８．１０．１６） 【補正内容】 明細書 ベース・ポテンシャルの補正を伴うディジタル信号積分システム 技術分野 本発明は、ディジタル信号積分システムに関する。 この形式の装置については、特に、例えば光電子増倍管（photo-multiplier） のような光検出器（photo-detector）からの信号処理のために用いてもよい。 したがって、本発明のある特定の適用は、ガンマカメラ（gamma camera）に取 り付けられた光電子増倍管からの信号の処理であってもよい。ガンマカメラは、 γ線に対して感応し、かつ、医療用心象（medical imagery）における多くの装 置に対して用いられている。 従来の技術 ガンマカメラの検出ヘッド、詳細にはアンガー形式（Anger type）のガンマカ メラの検出ヘッドは、シンチレータ結晶（scintillator crystal）と、該結晶に 連結された多数の光電子増倍管とを具備している。 γ線がシンチレータ結晶に到達すると、このγ線は、光子（photon）に変換さ れる。ガンマカメラのシンチレータ結晶において生成された光子は、光電子増倍 管により検出される。イベント（event）毎に、言い換えれば、γ線（γ光子） とシンチレータとの間の対話（interaction）毎に、光電子増倍管は、前記対話 により生成された光子を受け取り、かつ、電気パルスを出力する。これらの電気 パルスの各々は、対応する光電子増倍管により受け取られた光量に比例する振幅 を有している。この問題に関するさらなる情報は、本明細書の終わりの参考文献 に述べられている文献（１），（２）に与えられている。 何のイベントもない場合には、光電子増倍管からの信号は、いかなる電気パル スも無い連続的なバックグラウンド（background）からなっている。この連続的 バックグラウンドのレベルは、ある光電子増倍管から、同一の検出ヘッドにおけ る他の光電子増倍管へ変動してもよい。この点において、文献（２）は、検出信 号を、ベース・ポテンシャルの関数として補正する手段を提案している。 光電子増倍管の信号は、前記結晶における各々のイベントの位置（position） と、各々のイベントのエネルギーとを計算することが可能な計算ユニットにおい て処理される。 前記対話の位置の計算は、イベント毎の、検出ヘッドにおける種々の光電子増 倍管からのパルスの相対的な大きさを考慮する。前記パルスの相対的な大きさは 、光電子増倍管を前記対話の位置から離間させている距離を表している。 したがって、前記対話の位置は、イベントの時にシンチレータ光を受け取った 光電子増倍管の貢献を利用して、主に重心（center of gravity）をとることに より決定される。 優れた精度を有する各々の光電子増倍管の貢献度を考慮するために、これらの 光電子増倍管からの信号は、計算ユニットに向けられる前に積分され、これによ り、前記結晶において発せられた光に対して一定の遅延時間（ＮａＩ（Ｔ１）に 関して約２５０ｎｓ）が考慮される。この作用は、光電子増倍管と計算ユニット との間に配置された積分器により実行される。 前記計算ユニットおよび前記積分器は、通常は、ディジタル値を処理するよう に設計されている。例えば、前記計算ユニットは、計算ソフトウェアを動作させ るコンピュータであってもよく、前記積分器は、ディジタル積分器であってもよ い。 この結果、各々の光電子増倍管からのアナログ信号を一連のサンプルからなる ディジタル信号に変換するために、アナログ−ディジタル変換器が、各々の光電 子増倍管とそれに関連した積分器との間に供給される。 前述したように、何のイベントもなく、かつその結果、出力において光電子増 倍管から何のパルスもなければ、この光電子増倍管により出力された信号は、ゼ ロではなく、本文の以下にわたって“ベース・ポテンシャル（base potential） ”と称される連続的なバックグラウンドの形式である。 光電子増倍管が、イベントに続くシンチレータ光を受け取ると、該光電子増倍 管は、ベース・ポテンシャルに付加されているパルスを出力する。 このベース・ポテンシャルは一定ではない。前記ベース・ポテンシャルは、各 々の光電子増倍管の特性に、詳細には、各々の光電子増倍管の利得に依存する。 さらに、任意のある光電子増倍管に関して、前記ベース・ポテンシャルは統計的 変動に委ねられ、かつ、時間とともに変化し得る。 したがって、種々の光電子増倍管のベース・ポテンシャルの変動および不平等 が、特に、イベントの位置の重心の計算とそのエネルギーの計算とに関する不正 確さの原因となる。 イベントの位置またはエネルギーを計算するための所定の光電子増倍管からの 信号の効率的な貢献は、この光電子増倍管のベース・ポテンシャルに関する不確 実性により影響を受ける。 発明の概要 本発明の１つの目的は、上述した問題、言い換えれば、各々の光検出器または 光電子増倍管からの信号における可変性のベース・ポテンシャルの存在に対する 解決法を提供することである。本文の残りにおいて、光検出器という用語は、光 電子増倍管、フォトダイオード形式または半導体形式の光検出器と同じものを指 す。 本発明の他の目的は、積分システムに接続された前記光検出器のベース・ポテ ンシャルを、前記積分システムにより出力された信号から減算する補正システム を提案することである。 本発明の他の目的は、前記ベース・ポテンシャル値の時間による変動を考慮す ることが可能な補正システムを提案することである。 本発明の他の目的は、何の調整も必要とせずに、特定の形式の光検出器に適合 することができる補正システムを備えた積分システムを提案することである。 これらの目的を達成するために、本発明の目標は、より詳細には、光検出器か ら出力された少なくとも１μｓ続く信号をディジタル積分するシステムであり、 前記システムは、前記光検出器から出力されたアナログ信号を、対応するディ ジタル信号に変換するために前記光検出器に接続されたアナログ−ディジタル変 換器と、前記積分システムからの出力において前記ディジタル信号から決定され た合計信号（sum signal）を出力するために、前記アナログ−ディジタル変換器 に接続されたディジタル積分器とを具備し、 前記積分システムは、前記合計信号を補正するために入力された際の、前記デ ィジタル積分器（２０）により発生した前記合計信号を、前記光検出器の信号の 連続的な値の関数として受け取る手段（２２，２６，３０）を さらに具備するこ とを特徴とする。 本文の残りにおいて、前記積分システムの前記アナログ−ディジタル変換器に 接続された単一の光検出器が記載されている。 さらに、幾つかの光検出器を具備するガンマカメラにおいて、各々の光検出器 は、上述した積分システムのような積分システムに接続されている。全ての積分 システムについては、イベントの位置およびエネルギーを計算するための、かつ 場合によっては、イメージを形成するための、共通の計算ユニットに接続するこ とができることを記しておく。 本発明のある特定の実施形態によれば、補正手段は、前記光検出器の信号にお けるパルスの欠如を検出する手段と、パルスがない場合に前記積分器により決定 された補正合計（correction sum）と称される値を、前記合計信号から減算する 減算手段とを具備してもよい。 前記補正合計は、パルスがない場合に前記光検出器からの出力における信号を 積分することに相当する。この積分と、パルスを有する前記光検出器からの信号 の積分とは、正に同じ積分時間の間に、同一の積分器により実行される。 前記合計信号から前記補正合計を減算することにより、前記積分システムが出 力した積分済み信号から前記光検出器のベース・ポテンシャルの貢献を抽出する ことが可能である。 詳細には、パルスがない場合に、前記積分器の出力において出力された前記合 計信号は、前記補正合計と正に等しい。したがって、前記積分器システムの出力 において出力された、言い換えれば前記減算手段の後にある前記信号は、パルス がない場合には、ほぼゼロに等しい。 さらに、パルスがない場合に、前記積分器システムの出力において出力された 信号は、前記パルスのエネルギーのみに依存し、前記光検出器のベース・ポテン シャルには依存しない。 請求の範囲 １． 少なくとも１つの光検出器（１４）からの信号のためのディジタル積分 システムであって 前記光検出器（１４）から出力されたアナログ信号を、対応するディジタル信 号に変換するために、前記光検出器に接続されたアナログ−ディジタル変換器（ １６）と、 前記積分システムからの出力（２４）において前記ディジタル信号から決定さ れた合計信号を出力するために、前記アナログ−ディジタル変換器（１６）に接 続されたディジタル積分器（２０）と を具備する積分システムにおいて、 前記合計信号を補正するために入力された際の、前記ディジタル積分器（２０ ）により発生した前記合計信号を、前記光検出器の信号の連続的な値の関数とし て受け取る手段（２２，２６，３０） をさらに具備することを特徴とする積分シ ステム。 ２． 前記補正手段（２２，２６，３０）が、前記光検出器の信号におけるパ ルスの欠如を検出する手段（２２）と、パルスがない場合に前記積分器（２０） により決定された補正合計と称される値を前記合計信号から減算する減算手段（ ２６）とを具備することを特徴とする請求項１に記載の積分システム。 ３． 前記積分システムが、前記アナログ−ディジタル変換器（１６）を制御 するクロック（Ｈ）を具備しており、該アナログ−ディジタル変換器（１６）に より出力される前記ディジタル信号が、前記クロック（Ｈ）からの連続的なパル スに応じて出力される一連のサンプルを具備することを特徴とする請求項２に記 載の積分システム。 ４． パルスの欠如を検出する手段（２２）が、 − 全ての桁が有効状態にある場合に、パルスの欠如を検出する検出信号を発 することが可能な、所定の桁数ｎを具備するオフセットレジスタ（５６）と、 − 各々のサンプルのディジタル値を、前記ディジタル信号の一連のサンプル における以前のサンプルのディジタル値と比較することが可能であり、かつ、前 記サンプルの値が以前のサンプルの値と所定量以上に異なっている場合に、前記 オフセットレジスタ（５６）を再初期化する信号を発することが可能な比較手段 （７０，７２）と、 − 所定数のサンプルの高位ビットの中の少なくとも１つのビットがゼロでは ない場合に、前記オフセットレジスタを再初期化するシステムと を具備することができ、 前記オフセットレジスタ（５６）は、前記ディジタル信号のサンプルが発せら れる度に、前記オフセットレジスタの桁を１つずつ連続的に有効状態にするため に、クロック（Ｈ）により制御されることを特徴とする請求項３に記載の積分シ ステム。 ５． 前記ディジタル積分器（２０）が、ｍ≦ｎであるような所定のサンプル 数ｍをスライド合計するように設計されており、かつ、前記信号補正手段（２２ ，２６，３０）が、パルス検出信号がない場合に応じて、前記ディジタル信号内 にパルスがないときに決定されかつ補正合計と称される、前記ディジタル信号の ｍ個のサンプルの合計値を記憶する記憶レジスタ（３０）を具備することを特徴 とする請求項４に記載の積分システム。 ６． 前記記憶レジスタ（３０）は、新たなパルス欠如検出信号が発せられる まで、パルスがない間にもたらされた前記補正合計を前記減算手段（２６）に印 加すべく、該減算手段（２６）に接続されていることを特徴とする請求項５に記 載の積分システム。 ７． 前記比較手段は、 − 時刻（ｔ）におけるクロックパルスの間に発せられたサンプルの少なくと も一部の値Ｄ（ｔ）を、時刻（ｔ＋１）における次のクロックパルスまで記憶す るために用いられる記憶レジスタ（７４）と、 − 時刻（ｔ＋１）において発せられた後続サンプルの少なくとも一部の値Ｄ （ｔ＋１）を、時刻（ｔ＋１）において、以前のサンプルに関する値Ｄ（ｔ）と 比較する第１比較器（７０）と、 − 時刻（ｔ＋１）における値Ｄ（ｔ＋１）を、値Ｄ（ｔ）＋１と比較する第 ２比較器（７２）と、 − 前記第１および第２比較器からのそれぞれの出力（７０ｃ、７２ｃ）に接 続された論理ゲート（７８）と を具備することができ、 前記ゲート（７８）は、 Ｄ（ｔ＋１）≠Ｄ（ｔ） Ｄ（ｔ＋１）≠Ｄ（ｔ）＋１ という２つの条件が満たされたときに前記オフセットレジスタ（５６）を再初期 化する信号を発することが可能であることを特徴とする請求項４に記載の積分シ ステム。 ８． 前記光検出器が、光電子増倍管であることを特徴とする請求項１から請 求項７のいずれかに記載の積分システム。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 メステ，コリーヌ フランス国 38660 ラ テラス ルート ドゥ モンタボン 140

Claims (1)

1. 【特許請求の範囲】 １． 少なくとも１つの光検出器（１４）からの信号のためのディジタル積分 システムであって 前記光検出器（１４）から出力されたアナログ信号を、対応するディジタル信 号に変換するために、前記光検出器に接続されたアナログ−ディジタル変換器（ １６）と、 前記積分システムからの出力（２４）において前記ディジタル信号から決定さ れた合計信号を出力するために、前記アナログ−ディジタル変換器（１６）に接 続されたディジタル積分器（２０）と を具備する積分システムにおいて、 前記光検出器の信号の連続的な値の関数として、前記合計信号を補正する手段 （２２，２６，３０）をさらに具備することを特徴とする積分システム。 ２． 前記補正手段（２２，２６，３０）が、前記光検出器の信号におけるパ ルスの欠如を検出する手段（２２）と、パルスがない場合に前記積分器（２０） により決定された補正合計と称される値を前記合計信号から減算する減算手段（ ２６）とを具備することを特徴とする請求項１に記載の積分システム。 ３． 前記積分システムが、前記アナログ−ディジタル変換器（１６）を制御 するクロック（Ｈ）を具備しており、該アナログ−ディジタル変換器（１６）に より出力される前記ディジタル信号が、前記クロック（Ｈ）からの連続的なパル スに応じて出力される一連のサンプルを具備することを特徴とする請求項２に記 載の積分システム。 ４． パルスの欠如を検出する手段（２２）が、 − 全ての桁が有効状態にある場合に、パルスの欠如を検出する検出信号を発 することが可能な、所定の桁数ｎを具備するオフセットレジスタ（５６）と、 − 各々のサンプルのディジタル値を、前記ディジタル信号の一連のサンプル における以前のサンプルのディジタル値と比較することが可能であり、かつ、前 記サンプルの値が以前のサンプルの値と所定量以上に異なっている場合に、前記 オフセットレジスタ（５６）を再初期化する信号を発することが可能な比較手段 （７０，７２）と、 − 所定数のサンプルの高位ビットの中の少なくとも１つのビットがゼロでは ない場合に、前記オフセットレジスタを再初期化するシステムと を具備することができ、 前記オフセットレジスタ（５６）は、前記ディジタル信号のサンプルが発せら れる度に、前記オフセットレジスタの桁を１つずつ連続的に有効状態にするため に、クロック（Ｈ）により制御されることを特徴とする請求項３に記載の積分シ ステム。 ５． 前記ディジタル積分器（２０）が、ｍ≦ｎであるような所定のサンプル 数ｍをスライド合計するように設計されており、かつ、前記信号補正手段（２２ ，２６，３０）が、パルス検出信号がない場合に応じて、前記ディジタル信号内 にパルスがないときに決定されかつ補正合計と称される、前記ディジタル信号の ｍ個のサンプルの合計値を記憶する記憶レジスタ（３０）を具備することを特徴 とする請求項４に記載の積分システム。 ６． 前記記憶レジスタ（３０）は、新たなパルス欠如検出信号が発せられる まで、パルスがない間にもたらされた前記補正合計を前記減算手段（２６）に印 加すべく、該減算手段（２６）に接続されていることを特徴とする請求項５に記 載の積分システム。 ７． 前記比較手段は、 − 時刻（ｔ）におけるクロックパルスの間に発せられたサンプルの少なくと も一部の値Ｄ（ｔ）を、時刻（ｔ＋１）における次のクロックパルスまで記憶す るために用いられる記憶レジスタ（７４）と、 − 時刻（ｔ＋１）において発せられた後続サンプルの少なくとも一部の値Ｄ （ｔ＋１）を、時刻（ｔ＋１）において、以前のサンプルに関する値Ｄ（ｔ）と 比較する第１比較器（７０）と、 − 時刻（ｔ＋１）における値Ｄ（ｔ＋１）を、値Ｄ（ｔ）＋１と比較する第 ２比較器（７２）と、 − 前記第１および第２比較器からのそれぞれの出力（７０ｃ、７２ｃ）に接 続された論理ゲート（７８）と を具備することができ、 前記ゲート（７８）は、 Ｄ（ｔ＋１）≠Ｄ（ｔ） Ｄ（ｔ＋１）≠Ｄ（ｔ）＋１ という２つの条件が満たされたときに前記オフセットレジスタ（５６）を再初期 化する信号を発することが可能であることを特徴とする請求項４に記載の積分シ ステム。 ８． 前記光検出器が、光電子増倍管であることを特徴とする請求項１から請 求項７のいずれかに記載の積分システム。