JP2001505333A

JP2001505333A - データ通信装置

Info

Publication number: JP2001505333A
Application number: JP52534198A
Authority: JP
Inventors: ホワイト，アンドリュー・ディヴィッド; ボーレット，マーク・アドリアン
Original assignee: イノヴィジョン・リサーチ・アンド・テクノロジー・リミテッド
Priority date: 1996-12-02
Filing date: 1997-12-02
Publication date: 2001-04-17
Also published as: AR010325A1; CA2273489A1; AU5230998A; WO1998024527A3; PE9599A1; AU721599B2; EP1012998A2; NZ335735A; WO1998024527A2

Abstract

(57)【要約】データ通信装置は、親ユニット（２）と、少なくとも１個の物理的に分離した受動的な子ユニット（４）とを備える。親ユニット（２）は、誘導通信システムの第１の部分（２９）と、その誘導通信システムの第１の部分に接続されたプロセッサ（２０）とを有する。子ユニットは、誘導通信システムの第２の部分（４０）と、データ記憶装置（４８）と、そのデータ記憶装置からのデータに応答し且つ誘導通信システムの第２の部分（４０）に接続された変調器（４４、４９）とを有する。誘導通信システムの第１及び第２の部分（２９、４０）は、子ユニット（４）が親ユニット（２）に接近すると、誘導通信システムを介して電力が親ユニットから子ユニットヘ誘導的に結合されるように構成される。それにより、子ユニット（４）内の変調器（４４、４９）が活性化されて、記憶装置（４８）からのデータが、その誘導通信システムを介して子ユニット（４）から親ユニット（２）へ誘導的に伝達される。プロセッサ（２０）は、親ユニット（２）へ供給されたデータに応答する。

Description

【発明の詳細な説明】データ通信装置本発明は、親ユニットと、少なくとも１個の物理的に分離した受動的な子ユニットとを備える種類のデータ通信装置に関する。本発明は、特に、しかし排他的にではなく、玩具及びゲームに関係する。情報カード又は情報ピースが基体上に置かれ、その基体が、情報ピースから情報を読み、言葉で表されたメッセージのような出力を提供する多くの電子玩具及びゲームが存在する。困難は、その基体が、予めプログラムされたメモリを持っているのみであり、やるべき仕事を遂行できるに過ぎないことである。米国特許第５１９０２８５号は、基体と、個別の遊戯用ピース又はキャラクタとを有し、各キャラクタが、基体に取り付けられたプロセッサへ転送され得るデータを記憶する記憶装置を持った電子ゲームを記述している。キャラクタは、キャラクタ及び基体の中のコイルを介して電力が供給され、結合された容量板を通じてデータを通信する。これは比較的複雑な構造であり、実際、容量結合の利用は非常に弱い信号の転送を生じるが、これは望ましくない。本発明によれば、データ通信装置は、親ユニットと、少なくとも１個の物理的に分離した受動的な子ユニットとを備え、親ユニットは、誘導通信システムの第１の部分と、その誘導通信システムの第１の部分に接続されたプロセッサとを有し、子ユニットは、誘導通信システムの第２の部分と、データ記憶装置と、そのデータ記憶装置からのデータに応答し且つ誘導通信システムの第２の部分に接続された変調器とを有し、誘導通信システムの第１及び第２の部分は、子ユニットが親ユニットに接近させられた時に、その誘導通信システムを介して電力が親ユニットから子ユニットへ誘導的に結合されるように構成され、それにより、子ユニット内の変調器が活性化されて、記憶装置からのデータが、その誘導通信システムを介して子ユニットから親ユニットへ誘導的に伝達され、プロセッサは、親ユニットへ供給されたそのデータに応答する。この発明では、誘導通信システムは、子ユニットへ電力を供給するためと、子ユニットからデータを受け取るためとに利用される。これは、特に子ユニットの構成を一層単純にする。原理的に、任意のＲＦ誘導通信システムを用いることができるが、好ましい構成においては、誘導通信システムは同調回路を備える。同調回路の使用は、装置の選択度ばかりでなく電力転送及び検出される位相変化を最大にし、その結果、子ユニットは、親ユニットに対し、両者が近接した時にのみデータを渡す。この場合、変調器は、好ましくは、データ記憶装置から供給されるデータに応じて同調回路の共振周波数を調整するようになされる。同調回路により規定された誘導装置は、データに応じて効果的に同調され或いは離調される。システムの離調は、プロセッサにより同調回路に供給される駆動信号に対する受信信号の位相シフトとして検出され得る同調回路の共振周波数を調整する。好ましい配置においては、プロセッサは、同調回路の第１の部分に供給される駆動信号を駆動周波数で生成し、同調回路は、駆動周波数に対し位相シフトした周波数で発振するように、親ユニットにデータが送信されていない時に、駆動周波数からオフセットした周波数で共振するようになされている。このオフセットの利点は、二進データの場合、その二進データがどのような値を持っていても、受信信号中に位相ずれが存在することである。典型的には、その周波数オフセットは小さく、駆動周波数の共振周波数のたかだか５％であり、３．５％を超えないことが好ましい。典型的には、変調器は、データ記憶装置からの二進データに応答し、そのデータの値に応じて同調回路の共振周波数を調整し或いは調整しない。都合の良いことに、同調回路の共振周波数が駆動周波数からオフセットしている場合には、同調回路の調整されていない及び調整された共振周波数は駆動周波数のいずれかの側に在る。これは、検出を強化する対称な配置を提供する。理解されるように、位相変化の使用は、公知の振幅変調技術とは対照的に、ＦＭ変調に匹敵する良好な雑音不感度を生み出す。原理的には、データ記憶装置に記憶されたデータは、変調器に直接供給され得るが、幾つかのケースでは、連続する数字が同じ値を持っていて１つのＤＣレベルに導く場合には困難を生じる。これを克服するために、好ましくは、子ユニットは、記憶装置からの各二進数字を、ビットの値が異なる２ビット列に変換するためのユニットを備える。２ビット列内の順番は、データ記憶装置からの二進数字の値に依存して変化する。この変換ユニットは、例えば排他的ＯＲゲートを備え得る。この手法は、データ記憶装置から受け取る全ての二進数字が同調回路を変調するような変量を生じることを保証する。例えば、データ記憶装置からの二進値「１」は列「１０」に変換され、一方、二進値「０」は、列「０１」に変換される。典型的には、変調器は、追加のキャパシタのような１つ以上のリアクティブ素子を同調回路に含ませるためのスイッチを備える。都合の良いことに、変調器は電界効果トランジスタを備える。前述のどおり、都合のよいことに、親ユニットは、駆動周波数の信号及び同調回路から戻ってきた信号を受け取り、その２つの信号間の位相差に関係した出力信号を生成する位相比較器を更に備える。典型的には、親ユニットは、また、位相比較器により出力された信号によって決まる位相差に関係するパルス幅変調された信号を生成するために位相比較器の出力に接続された変換器ユニットを更に備える。その変換器ユニットは、当該技術において知られたように、排他的ＯＲゲートを備え得る。データ記憶装置に記憶されたデータは、様々な形式の情報を定義することができる。例えば、データは、親ユニット内のプロセッサが応答するプログラムを定義し得る。しかしながら、典型的には、親ユニットは、子ユニットから受け取るデータに応答して、プロセッサの制御下で、電子的、可視的、可聴的及び機械的な１個以上の出力を発生するようになされた少なくとも１個の出力装置を含む。本発明は玩具またはゲームとしての使用に特に適しており、その子ユニット又は各々の子ユニットは玩具のキャラクタ、モデル又はカードに組み込まれる。これの利点は、特定の玩具又はモデルに関係したデータを各々が記憶する様々な玩具又はモデルと共に使用されるための共通の親ユニットが提供できることである。例えば、子ユニットが玩具キャラクタに組み込まれている場合、データ記憶装置に記憶されるデータは、そのキャラクタの会話であることを意図した音声メッセージを定義し得る。本発明は、玩具製造業者に対する利点を有する。１つの主要な利点は、ユーザーが最初の段階として、１つの玩具を形成する、親ユニットと、各々が夫々の子ユニットを含む１組のピースとを含む基体を入手することができることである。しかし、ユーザーが基体を所有すると、それらの夫々のデータ記憶装置内に異なる情報を持った新しい１組のピースを供給することにより、新しい玩具を後に作ることができる。それ故、例えば、第１の玩具は、基体と、彼らの名前を言葉でユーザーに伝える周知の漫画キャラクタの形をした複数のピースとからなり得る。製造業者は、その後、様々な航空機モデルのような様々なピースを供給し、それらの歴史に関する言葉による簡単な説明を夫々のデータ記憶装置内に用意することができる。データ記憶装置内の情報が、親ユニット内において、プロセッサをプログラムするためのプログラムを構成することも考えられる。玩具は、それ故、その玩具の動作の基礎を形成すべくプロセッサをプログラムする１つのピースを含むことができ、（より少ない情報を夫々のデータ記憶装置内に持つ）他のピースは、プログラムされたプロセッサにより読み出される。こうして、プロセッサは一層精巧になり、可聴的及び可視的な出力に加えて、或いは、それらの代替として、機械的動作を行なわせることができる。更なる配置においては、プロセッサは、より複雑な玩具を構成し得るよう、別のコンピュータにリンクされ得る。本発明は、玩具及びゲームへの特定の応用を持っているが、また、教具の一部を構成し得ることにも注目すべきである。他の応用においては、タグが、それが取り付けられるファイル等の対象物に関する情報を提供するために用い得る。セキュリティへの応用では、タグは、運搬者の声のサンプルを、その運搬者及び／又はその運搬者しか知らない情報と比較するために記憶し得る。他の多くの音響的／音楽的な応用が可能である。一般に、データ記憶装置はＲＯＭであるが、幾つかのケースでは、再プログラム可能な記憶装置を使用し得る。ここで、本発明によるデータ通信装置を組み込んだ２例の玩具について、添付図面を参照して説明する。図において、図１は、第１の例の玩具の上からの斜視図、図２は、図１に示された基体ユニット内の主要な構成要素のブロック回路図、図３は、図１のキャラクタ内部の構成要素を示す回路図、図４は、図１と同様の、第２の例の図である。図５は、図１に示された基体ユニット内の代替の主要な構成要素のブロック回路図、図６ａは、キャラクタ送信データ「１」での同調回路の周波数応答を表す図、図６ｂは、キャラクタ送信データ「０」での同調回路の周波数応答を表す図、図７ａは、同調回路の発振の位相変化を、キャラクタ送信データ「１」での駆動信号のそれと比較して表す図、及び、図７ｂは、同調回路の発振の位相変化を、キャラクタ送信データ「０」での駆動信号のそれと比較して表す図である。図１を参照すると、そこには、例えば、プラスチックから成形された方形ハウジングの形の基体ユニット１を有する玩具が示されている。その上面２上には、形が台形の凹部３が有り、凹部３はキャラクタ４、例えば、漫画その他の架空のキャラクタの形をした対応する台形の基体４ａのピースを受容する。基体４ａ及び凹部３は、基体４ａが正しい位置に向けられた場合にのみ凹部３に嵌まるような台形をしている。キャラクタ４の基部４ａの内側には、図３に一層詳細に示された電子回路により規定される子ユニットを含むタグ５が有る。タグ５は、それに伝達されるエネルギーから遠隔的に活性化可能であり、活性化された時に、それのメモリに含まれた情報を送信する。基体ユニット２の内側には、図２に一層詳細に示された親ユニットが取り付けられる。親ユニットはタグ・リーダーを含み、その一部が、凹部３の１つの角に６で示されている。タグ・リーダーは、スピーカ７及びディスプレイ８に接続されている。スピーカ７及びディスプレイ８の電力供給には、バッテリー（図示せず）を用いることができ、そのバッテリーは、基体ユニット１内に収容され得る。図１の装置の使用時、キャラクタ４は、基体ユニット１の表面２上の凹部３内に置かれる。タグ５は、それ故、タグ・リーダーの部分６の近くに位置する。タグ５は、キャラクタに関する情報を、例えば、タグ・リーダーによって読まれる圧縮された言葉の形で含む。この情報は、ディスプレイ８上に視覚的に表示され、及び／又は、言葉がスピーカ７を通して伝達される。このような情報は、例えば、キャラクタに関する簡単な物語や、キャラクタの名前、及び、その動作を含み得る。基体ユニット１は、１個又はそれ以上のキャラクタと共に製造され、販売され得るものとする。そこで、所有者は、各々が異なった情報を伝達する能力を持つ様々なキャラクタを購入し若しくは入手し得る。タグ・リーダーの構成要素が図２に一層詳細に示されている。タグ・リーダーは、電力線２１を通してバッテリー（図示せず）から電力供給されるマイクロプロセッサ２０を備えている。マイクロプロセッサ２０は、ディスプレイ８とスピーカ７に接続されており、また、図１には示されていないが、機械式アクチュエータ２２、及び、遠隔のコンピュータへの接続のためのＩ／Ｏインターフェース２３にも接続され得る。マイクロプロセッサ２０は、メモリ２４に格納されたソフトウェアを介して制御される。マイクロプロセッサは、高周波、例えば、１６ＭＨｚのクロック信号をライン２５上に発生する。クロック信号は、該信号の周波数を１２５ＫＨｚに減ずる分周回路２６に供給される。この駆動信号又は「キャリア」信号は、フィルタ２７において濾波され、増幅器２８により増幅されてから、同調回路の第１の部分２９に供給される。同調回路の第１の部分２９は、キャパシタ３０及び２５回巻きのインダクタ３１を含む。本例において、キャパシタ３０は、３９．８ｎＦの値を持つ。回路２９は、位相比較器３２の一方の入力に接続されており、その他方の入力は、ライン３３上のキャリア周波数を受け取る。比較器３２は、その２つの入力信号の位相を比較し、決定された位相差に相当する状態の二進の出力信号を生成する。この信号は、入力信号をマイクロプロセッサ２０に供給されるパルス幅変調（ＰＷＭ）信号に変換する、典型的には排他的ＯＲゲートの形の変換回路３４に供給される。マイクロプロセッサ２０は、その信号に応答して、スピ一力７、ディスプレイ８、アクチュエータ２２及びＩ／Ｏインターフェース２３の１つ又はそれ以上を制御する。図３は、子ユニットを規定するキャラクタ４内部の構成要素を例示する。回路は、２５回巻きのインダクタ４１と、本例では２８．８ｎＦの値を持ったキャパシタ４２とにより構成される同調回路の第２の部分４０を備える。回路４０は、３３００ｐＦの値を持つ別のキャパシタ４３に直列に接続され、且つ、ＦＥＴ４４に並列に接続されている。回路４０の出力は、２つのダイオードと１つのキャパシタにより構成され且つ子ユニット内の他の構成要素により使用されるための５ＶのＤＣ電力信号を発生する整流回路４５に接続される。子ユニットがそれ自身の内部電源を持たないことは注目されるべきである。回路４０の出力は、また、シリアルＲＯＭ４８のクロック入力４７と排他的ＯＲゲート４９の一方の入力とに供給されるクロック信号（典型的には、１６Ｋビット／秒）が導出される従来形式の分周装置４６に供給される。データは、シリアルＲＯＭ４８の出力５０からクロック速度の半分でクロックされ、排他的ＯＲゲート４９の他方の入力に供給される。排他的ＯＲゲート４９からの出力は、ＦＥＴ４４のゲートに供給される。キャラクタ４が凹所３に接近すると、（コイル３１の一部若しくは全部に対応する）タグ・リーダーの部分６はコイル４１に接近させられ、第１の部分２９及び第２の部分４０からなる同調回路が完成される。これにより、同調回路の第１の部分と第２の部分との間に誘導リンクが効果的に形成される。それ故、同調回路の第１の部分２９への駆動信号の印加により、振動磁界がコイル３１により生成される。同調回路の第１の部分２９及び第２の部分４０が充分に接近している限り、磁界は、同調回路の第２の部分のコイル４１中に電流を誘導する。この電流は、以下に述べるように、キャラクタ４でのプロセスに電力を供給し、また、コイル４１内に更なる磁界を生成するのに使われる。この更なる磁界は、コイル３１により生成される磁界と相互作用し、その結果、コイル４１により生成される磁界の変化が、同調回路の共振周波数の変化を生じる。しかしながら、磁界の強度は逆二乗法則に従い、発生源からの距離の二乗に比例して減少する。従って、もし同調回路の第１の部分２９及び第２の部分４０が充分に接近していなければ、コイル４１に生成される電流は、キャラクタの回路に電力を供給するのに不十分であり、システムは機能しない。同調回路の共振周波数は、キャリア又は駆動信号のそれとは若干異なる。従って、回路は、比較器３２がその２つの信号間の位相差を検出するように、駆動信号の位相とは位相ずれした状態で駆動信号の周波数で発振する。変換器３４によるこの位相差のＰＷＭ信号への変換に続いて、比較器３２により出力される状態がマイクロプロセッサ２０により検出される。そこで、マイクロプロセッサ２０は一時的にキャリア周波数の発生を禁止し、キャラクタ内部の子ユニットをリセットする。それに続いて、キャリア周波数が再スタートされる。再スタート時、電力は、同調回路を介してタグ・リーダーからタグに結合され、整流回路４５により整流されて、５Ｖの供給電力を発生する。同調回路により生成された交流信号は、また、分周装置４６にも供給され、分周装置４６からは、データをシリアルＲＯＭ４８によりクロックするためのクロックが得られる。データはシリアルＲＯＭ４８によりクロック周波数の半分でクロックされるので、排他的ＯＲゲート４９に印加される各データビットは、排他的ＯＲゲート４９の他方の入力が相補的な値の２つのクロック信号を受け取る間、印加された状態を続ける。それ故、排他的ＯＲゲート４９の出力は、入力５０上のデータビットが「０」なら「０１」の２ビットであり、入力５０上のデータビットが「１」なら「１０」の２ビットである。排他的ＯＲゲート４９の出力はＦＥＴ４４のゲートに供給され、その「１」の値はゲートをオンさせ、「０」の値はゲートをオフさせる。ゲートがオンされた時には、キャパシタ４３が同調回路に効果的に挿入され、それ故、図６ａに示されるように、その共振周波数Ｆ_R1を駆動信号Ｆ_dの周波数より若干低くさせる。従って、駆動信号Ｆ_dと発振周波数Ｆ₀を示す図７ａに示すように、同調回路は、駆動信号の周波数に比較して位相遅れを持って駆動信号の周波数で発振する。比較器３２は、この位相遅れを検出し、キャラクタ４から転送されたデータが二進の「１」であることを決定する。もし排他的ＯＲゲート４９の出力が二進の「０」であれば、ＦＥＴ４４のゲートは開いたままであり、同調回路は、図６ｂに示されるように、駆動信号Ｆ_dの周波数より若干大きい通常の共振周波数Ｆ_R0を維持する。従って、駆動信号Ｆ_d と発振周波数Ｆ₀を示す図７ｂに示すように、同調回路は、駆動信号の周波数に比較して位相進みを持って駆動信号の周波数で発振する。比較器３２は、この位相進みを検出し、キャラクタ４から転送されたデータが二進の「０」であることを決定する。同調回路の発振周波数は、それ故、その共振周波数に依存して、増幅器２８からの入力キャリアに対して位相変化し、その２つの状態（排他的ＯＲゲート４９からの二進の「１」及び二進の「０」）の間の位相差は、典型的には約３０°である。位相差は、上で説明したように、比較器３２により検出され、比較器３２により、位相差を定義する信号が生成される。該信号は、マイクロプロセッサ２０に供給されるパルス幅変調された信号を生成する変換器３４に供給される。変換器３４からの信号に対するマイクロプロセッサ２０の応答は、送信される情報の形式に依存する。典型的には、シリアルＲＯＭ４８は、マイクロプロセッサ２０に最初にダウンロードされるヘッダ情報を持ち、これは後続するデータの形式、例えば、プログラムデータ、表示データ、音声データ等を定義する。マイクロプロセッサ２０は、その後続するデータを適切に処理することにより、ヘッダ情報に応答する。その後続するデータがプログラムを定義するならば、該データは、必要な場合にはマイクロプロセッサ２０による更なる変形の後、記憶のためにメモリ２４に供給され、それに引き続いて、マイクロプロセッサ２０はその記憶されたプログラムを実行する。データが音声情報を定義し、例えば、圧縮された音声データからなる場合、マイクロプロセッサ２０は、そのデータの圧縮を解除し、次いで、スピーカ７に適切な制御信号を印加して音声メッセージを生成する。もしデータが、典型的には、圧縮された形の表示情報を定義するならば、マイクロプロセッサ２０は、そのデータの圧縮を解除して、適切な制御信号（例えばＲ、Ｇ、Ｂ信号）に変換する。該制御信号は、典型的にはモニターからなるディスプレイ８に印加される。データが機械的運動データからなる場合には、マイクロプロセッサ２０は、アクチュエータ２２に供給される適切な制御信号を生成する。アクチュエータ２２は、アーム又は信号等に接続され得る。また、データは、少なくとも一時的に記憶され得る。ピースは、キャラクタ又はモデルの形である代わりに、単に、子ユニットを組み込んだカードその他の物体でもあり得る。そのような例では、表面２上の凹部３は、カードを収容するための異なる形を取ることができる。ここで指摘しておくが、基体ユニット１の表面がピースを受容するための凹部を持つことは必須ではない。それ故、図４に示されるように、基体ユニット２Ａは凹所を持たず、タグ・リーダーの部分６Ａは、その基体ユニットの表面の下に配置される。また、タグ・リーダーがタグをインターフェースするようにタグ・リーダーをピース内のタグに隣接させ及び近接させることも、必須ではない。タグ・リーダーとタグは、例えば、２ｃｍまで離すことができる。更なる応用において、ゲームは、ボールとゴール、ボールに組み込まれた子ユニット、及び、ゴール内又はゴールに近接した親ユニットを包含し得る。ボールがゴール内を通過した時、データが親ユニットに送信され、親ユニットは、得点されたゴールを検出し、子ユニットの記憶装置から得られた関連情報を随意的に生成する。また、親ユニットはそれ自身のデータを含み得る。該データは、子ユニットとは別個に或いは子ユニットのデータにより１つ以上の出力装置を制御するのに用いられる。親ユニットとキャラクタ４との間で誘導結合を許容する任意の適切な同調回路を使用し得ることを了解すべきである。そのような回路の代替の例が図５に示される。この装置は、図２のそれに類似しており、同調回路の第１の部分２９が、同調回路の代替の第１の部分１２９により置き換えられている。第１の部分１２９は、比較器３２と増幅器２８の出力とに結合された２５回巻きのインダクタ１３１を備えている。キャパシタ１３０は、同調回路の第１の部分１２９の共振周波数を最適化するために、インダクタ１３１と比較器３２との間の接続点から接地電位に結合されている。

【手続補正書】特許法第１８４条の８第１項【提出日】平成１０年１２月７日（１９９８．１２．７）【補正内容】請求の範囲１．親ユニットと、少なくとも１個の物理的に分離した受動的な子ユニットとを備え、親ユニットが、誘導通信システムの第１の部分と、該誘導通信システムの第１の部分に接続されたプロセッサとを有し、前記子ユニットが、前記誘導通信システムの第２の部分と、データ記憶装置と、該データ記憶装置からのデータに応答し且つ前記誘導通信システムの第２の部分に接続された変調器とを有し、前記誘導通信システムの第１の部分及び第２の部分が、前記子ユニットが前記親ユニットに接近すると、前記誘導通信システムを介して電力が前記親ユニットから前記子ユニットヘ誘導的に結合されるように構成され、それにより、前記子ユニット内の変調器が活性化されて、前記データ記憶装置からのデータに従って前記誘導通信システムの前記第１の部分に印加される信号の位相を変更し、それによって、前記誘導通信システムを介して前記子ユニットから前記親ユニットヘ誘導的にデータが伝達され、前記プロセッサが位相変調された信号に応答して、前記親ユニットヘ供給された前記データを決定する、データ通信装置。２．前記誘導通信システムが同調回路を備える、請求項１に記載の装置。３．前記プロセッサが、前記同調回路の第１の部分に供給される駆動信号を駆動周波数で生成し、前記同調回路が、該同調回路が駆動周波数に対し位相シフトするように、データが前記親ユニットに送信されていないときに、駆動周波数からオフセットした周波数で共振するようになされた、請求項２に記載の装置。４．前記同調回路の共振周波数が、前記駆動周波数から３．５％までオフセットしている、請求項３に記載の装置。５．前記変調器が、前記データ記憶装置からのデータに応答して前記同調回路の共振周波数を選択的に調整する、請求項２〜４のいずれか１つに記載の装置。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考） // Ａ６３Ｈ 5/00 Ｇ０６Ｋ 19/00 Ｑ (72)発明者ボーレット，マーク・アドリアンイギリス国エスエル３・９ビーエヌバークシャー，ダチェット，クイーンズ・ロード４，イニスクローン・ハウスナンバー１

Claims

【特許請求の範囲】１．親ユニットと、少なくとも１個の物理的に分離した受動的な子ユニットとを備え、親ユニットが、誘導通信システムの第１の部分と、該誘導通信システムの第１の部分に接続されたプロセッサとを有し、前記子ユニットが、前記誘導通信システムの第２の部分と、データ記憶装置と、該データ記憶装置からのデータに応答し且つ前記誘導通信システムの第２の部分に接続された変調器とを有し、前記誘導通信システムの第１の部分及び第２の部分が、前記子ユニットが前記親ユニットに接近すると、前記誘導通信システムを介して電力が前記親ユニットから前記子ユニットへ誘導的に結合されるように構成され、それにより、前記子ユニット内の変調器が活性化されて、前記データ記憶装置からのデータが、前記誘導通信システムを介して前記子ユニットから前記親ユニットへ誘導的に伝達され、前記プロセッサが前記親ユニットへ供給された前記データに応答する、データ通信装置。２．前記誘導通信システムが同調回路を備える、請求項１に記載の装置。３．前記プロセッサが、前記親ユニットにデータが送信されていない時に、前記同調回路の第１の部分に供給される駆動信号を駆動周波数で生成し、前記同調回路が、該同調回路の共振周波数が駆動周波数に対し位相シフトするように、駆動周波数からオフセットした周波数で共振するようになされた、請求項２に記載の装置。４．前記同調回路の共振周波数が、前記駆動周波数から３．５％までオフセットしている、請求項３に記載の装置。５．前記変調器が、前記データ記憶装置からのデータに応答して前記同調回路の共振周波数を選択的に調整する、請求項２〜４のいずれか１つに記載の装置。６．前記変調器が、前記データ記憶装置からの二進データに応答して、そのデータの値に応じて前記同調回路の共振周波数を調整し或いは調整しない、請求項５に記載の装置。７．前記同調回路の調整されていない及び調整された共振周波数が前記駆動周波数のいずれかの側に在る、少なくとも請求項３に従属した時の請求項６に記載の装置。８．前記親ユニットが、前記駆動周波数の信号及び前記同調回路から戻ってきた信号を受け取り、それら２つの信号間の位相差に関係した出力信号を生成する位相比較器を更に備える、少なくとも請求項３に従属した時の請求項５〜７のいずれか１つに記載の装置。９．前記位相比較器により出力された信号によって決まる位相差に関係する被パルス幅変調信号を生成するために位相比較器の出力に接続された変換器ユニットを更に備える、請求項８に記載の装置。１０．前記データ記憶装置が二進データを持ち、前記子ユニットが、前記データ記憶装置からの各二進数字をビットの値が異なる２ビット列に変換するためのユニットを更に備え、該２ビット列内の順番が、前記データ記憶装置からの前記二進数字の値に依存して変化する、請求項１〜９のいずれか１つに記載の装置。１１．前記変換ユニットが排他的ＯＲゲートを備える、請求項１０に記載の装置。１２．前記変調器が電界効果トランジスタを備える、請求項１〜１１のいずれか１つに記載の装置。１３．前記親ユニットが、前記プロセッサの制御下で、前記子ユニットから受け取るデータに応答して電子的、可視的、可聴的及び機械的な１個以上の出力を発生するようになされた少なくとも１個の出力装置を含む、請求項１〜１２のいずれか１つに記載の装置。１４．複数の前記子ユニットが提供され、それぞれの前記子ユニットが、前記データ記憶装置に異なるデータを記憶する、請求項１〜１３のいずれか１つに記載の装置。１５．玩具又はゲームの形態である、請求項１〜１４」のいずれか１つに記載の装置。１６．前記子ユニットが玩具キャラクタ若しくはモデル又はカードにおいて提供される、請求項１５に記載の装置。１７．前記親ユニットがキャラクタ、モデル又はカードを受容するのに適した基体において提供される、請求項１６に記載の装置。１８．前記親ユニットが、キャラクタ、モデル又はカードを受容すべく成形された凹所を含む、請求項１７に記載の装置。