JP2001358253A - Bga type semiconductor device - Google Patents
Bga type semiconductor deviceInfo
- Publication number
- JP2001358253A JP2001358253A JP2000180732A JP2000180732A JP2001358253A JP 2001358253 A JP2001358253 A JP 2001358253A JP 2000180732 A JP2000180732 A JP 2000180732A JP 2000180732 A JP2000180732 A JP 2000180732A JP 2001358253 A JP2001358253 A JP 2001358253A
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- semiconductor device
- groove
- type semiconductor
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＳＩチップと外
部端子間のインタポーザとしてＴＡＢテープ等を用いた
ＢＧＡ（Ball Grid Array ）型半導体装置、特に配線パ
ターンの設けられている面側に、フォトソルダーレジス
ト（ＰＳＲ）の絶縁皮膜を、半田ボール用のビアホール
（ＰＳＲビア）を残して設けた、いわゆるＰＳＲビアタ
イプのＢＧＡ型半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (Ball Grid Array) type semiconductor device using a TAB tape or the like as an interposer between an LSI chip and external terminals. The present invention relates to a so-called PSR via type BGA type semiconductor device in which an insulating film of a resist (PSR) is provided leaving a via hole (PSR via) for a solder ball.
【０００２】[0002]
【従来の技術】近年、半導体装置を用いる各種の機器で
は、特に携帯機器や移動体機器を中心にそのサイズの小
型軽量化が進められている。したがって、これら機器に
使用される半導体装置についても、その小型・薄型化が
要望されている。この要望に対して、近時、チップサイ
ズパッケージ（Chip Size Package ；以下、ＣＳＰと略
称する）と称される、半導体素子とほぼ同一の大きさを
もつパッケージが提案され、これを用いた半導体装置の
製品化が実施されている。2. Description of the Related Art In recent years, various types of devices using semiconductor devices have been reduced in size and weight, especially for portable devices and mobile devices. Therefore, there is a demand for semiconductor devices used in these devices to be smaller and thinner. In response to this demand, recently, a package called a chip size package (hereinafter abbreviated as CSP) having a size substantially the same as a semiconductor element has been proposed, and a semiconductor device using the same has been proposed. Has been commercialized.
【０００３】従来、このようなＣＳＰ半導体装置の種類
としては、ＬＳＩチップと外部端子間のインタポーザと
して、セラミック配線基板（Ceramics）を用いたもの
（ＣＣＳＰ）や、ＴＡＢ（Tape Automated Bonding）や
ＴＣＰ（Tape Carrier Package）と同様のフレキシブル
配線基板を用いたもの（ＴＣＳＰ）等が知られている。Conventionally, such CSP semiconductor devices are of a type using a ceramic wiring substrate (CCSP) as an interposer between an LSI chip and external terminals, a TAB (Tape Automated Bonding) or a TCP (TCP). A device using a flexible wiring board (TCSP) similar to that of a tape carrier package (TCSP) is known.
【０００４】これらの代表例として、図６及び図７に、
インタポーザとしてＴＡＢテープを使用したＢＧＡ（Ba
ll Grid Array ）型半導体装置を示す。[0004] As a representative example of these, FIG. 6 and FIG.
BGA (Ba) using TAB tape as an interposer
ll Grid Array) type semiconductor device.
【０００５】これは、絶縁フィルムから成るテープ基材
５における配線パターン３の設けられている面側に、フ
ォトソルダーレジスト（ＰＳＲ）から成る絶縁皮膜２
を、半田ボール用ビアホール（ＰＳＲビア）１２を残す
ようにして設けた、いわゆるＰＳＲビアタイプのＢＧＡ
型半導体装置である。[0005] This is because an insulating film 2 made of a photo solder resist (PSR) is provided on the surface of the tape base 5 made of an insulating film on which the wiring pattern 3 is provided.
Are provided so as to leave via holes (PSR vias) 12 for solder balls, a so-called PSR via type BGA.
Semiconductor device.
【０００６】即ち、図６、図７は本発明の特に対象とな
る従来タイプの半導体装置の構成を示したもので、半導
体装置に使用されるＴＡＢテープ１は、ポリイミド樹脂
製絶縁フィルムから成るテープ基材５の片面に、接着剤
４を介して接着された銅箔をフォトエッチングすること
により形成した配線パターン３であって、その一端部
に、半導体接続用のボンディングパッド１０を形成する
とともに、他端部又は中途部に半田ボール取り付け用パ
ッド３０を形成した配線パターン３と、前記配線パター
ン３上に印刷版により印刷されたフォトソルダーレジス
ト樹脂より、パターン露光、現像を経て所定のＰＳＲパ
ターンに形成された絶縁皮膜２であって、半田ボール取
り付け用パッド３０の領域の配線パターン面上に、半田
ボール用ビアホール１２を残すように形成された絶縁皮
膜２とを有する。FIGS. 6 and 7 show the structure of a conventional semiconductor device which is a particular object of the present invention. A TAB tape 1 used for a semiconductor device is a tape made of a polyimide resin insulating film. A wiring pattern 3 formed by photo-etching a copper foil bonded on one side of a base material 5 with an adhesive 4, and a bonding pad 10 for semiconductor connection is formed at one end of the wiring pattern 3; From a wiring pattern 3 having a solder ball mounting pad 30 formed at the other end or an intermediate part, and a photo solder resist resin printed on the wiring pattern 3 by a printing plate, a predetermined PSR pattern is formed through pattern exposure and development. A via hole for a solder ball is formed on the wiring pattern surface in the region of the solder ball mounting pad 30 in the formed insulating film 2. Formed so as to leave 2 and an insulating film 2.
【０００７】この半導体素子搭載用配線テープたるＴＡ
Ｂテープ１においては、ワイヤボンディングをなす関係
上、通常、中央部分に打ち抜きによってウインドウホー
ル１５が形成され、絶縁皮膜２は、テープ基材５上のボ
ンディングパッド１０の部分及びこれよりさらに内側の
領域には形成されない。This wiring tape TA for mounting a semiconductor element is TA.
In the B tape 1, a window hole 15 is usually formed by punching in a central portion due to wire bonding, and the insulating film 2 is formed in a region of the bonding pad 10 on the tape base material 5 and a region further inside than this. Is not formed.
【０００８】そして、このＴＡＢテープ１を用いて図６
に示す半導体装置を製造する場合は、上記テープ基材５
の配線パターン３の設けられていない面（反対面）に、
接着剤６を介して半導体チップ７を貼り付け、半導体チ
ップ７の電極８とＴＡＢテープのボンディングパッド１
０とを金ワイヤから成るボンディングワイヤ９にて電気
的に接続する。Then, using this TAB tape 1, FIG.
When manufacturing the semiconductor device shown in FIG.
On the side (opposite side) where the wiring pattern 3 is not provided,
The semiconductor chip 7 is adhered via the adhesive 6, and the electrode 8 of the semiconductor chip 7 and the bonding pad 1 of the TAB tape are attached.
0 is electrically connected with a bonding wire 9 made of a gold wire.
【０００９】次に、このワイヤボンディングによる接続
部つまりボンディングリードの部分をモールド樹脂１１
により封止した後、リフロー処理により形成された半田
ボール１３を、半田ボール用ビアホール１２にアレイ状
に配設する形で、半田ボール取り付け用パッド３０に取
り付ける。Next, the connection part by the wire bonding, that is, the part of the bonding lead is connected to the molding resin 11.
Then, the solder balls 13 formed by the reflow process are attached to the solder ball attachment pads 30 in a form of being arranged in an array in the solder ball via holes 12.
【００１０】この半導体装置によれば、半導体チップ７
の素子形成面を載せるテープ基材面と反対の側の面に配
線パターンたる配線パターン３を設けているので、半導
体チップ７の素子電極８と配線パターン３とをウインド
ウホール１５内を通るボンディングワイヤ９で接合する
ことが可能となる。したがって半導体チップ７の外周側
を回すことなくボンディングワイヤ９を配設することが
でき、これによりボンディングワイヤ９の配線スペース
を半導体チップ７の外周側に確保する必要がなくなるこ
とから、装置全体の小型・薄型化を図ることができる。
また、ワイヤ接合を行えることから、ボンディングワイ
ヤ９によって半導体素子と基板との間の熱膨張率の差を
吸収することができ、これにより高価なセラミックス基
板でなく安価な樹脂基板を使用することが可能となる等
の利点が得られる。According to this semiconductor device, the semiconductor chip 7
Since the wiring pattern 3, which is a wiring pattern, is provided on the surface opposite to the surface of the tape base on which the element forming surface is mounted, the bonding wire passing through the window hole 15 with the device electrode 8 of the semiconductor chip 7 and the wiring pattern 3 is provided. 9 can be joined. Therefore, the bonding wires 9 can be provided without turning the outer peripheral side of the semiconductor chip 7, so that it is not necessary to secure a wiring space for the bonding wires 9 on the outer peripheral side of the semiconductor chip 7.・ Thinning can be achieved.
In addition, since wire bonding can be performed, the difference in the coefficient of thermal expansion between the semiconductor element and the substrate can be absorbed by the bonding wires 9, thereby making it possible to use an inexpensive resin substrate instead of an expensive ceramic substrate. Advantages such as being possible are obtained.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、ボンデ
ィングリードの部分をモールド樹脂により封止する時
に、当該モールド樹脂がＰＳＲパターン上を伝わり、半
田ボール用ビアホール（ＰＳＲビア）まで流れ込んでし
まう現象が発生し、これにより、半田ボールが欠落する
不良が発生することが分かった。However, when the bonding leads are sealed with the molding resin, a phenomenon occurs in which the molding resin propagates on the PSR pattern and flows into the solder ball via hole (PSR via). It has been found that this causes a defect that the solder ball is missing.
【００１２】そこで、本発明の目的は、上記課題を解決
し、モールド樹脂が半田ボール用ビアホールの部分に流
れ込む現象を防止するように構成したＢＧＡ型半導体装
置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a BGA type semiconductor device which solves the above-mentioned problem and is configured to prevent a phenomenon that a molding resin flows into a via hole for a solder ball.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するた
め、本発明のＢＧＡ型半導体装置は、樹脂製絶縁フィル
ムから成るテープ基材の片面に金属箔で配線パターンを
形成し、この配線パターンの一端部に半導体接続用のボ
ンディングパッドを形成するとともに、他端部又は中途
部に半田ボール取り付け用パッドを形成し、半田ボール
取り付け用パッドの領域の配線パターン面上に、半田ボ
ール用ビアホールを残して絶縁皮膜を形成し、さらにワ
イヤボンディングを行うためのウインドウホールを形成
してＢＧＡ型インターポーザを構成し、前記インターポ
ーザには、前記絶縁皮膜の厚味を部分的に薄く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する溝部を設け、前記インターポーザのテープ
基材上に半導体素子を搭載し、前記ウインドウホールを
介して半導体素子の電極とボンディングパッドとをワイ
ヤボンディングし、それらを前記ウインドウホールに注
入したモールド樹脂にて封止し、且つそのモールド樹脂
の半田ボール用ビアホールへの流れ込みを前記溝部で阻
止し、さらに前記半田ボール取り付けパッドに半田ボー
ルを取り付けて構成したものである（請求項１）。In order to achieve the above object, a BGA type semiconductor device according to the present invention comprises forming a wiring pattern on one side of a tape base made of a resin insulating film with a metal foil, A bonding pad for semiconductor connection is formed at one end, and a solder ball mounting pad is formed at the other end or halfway, leaving a solder ball via hole on the wiring pattern surface in the area of the solder ball mounting pad. To form a BGA-type interposer by forming a window hole for performing wire bonding, wherein the interposer is formed by partially reducing the thickness of the insulating film, Providing a groove for preventing mold resin from flowing into the via hole, and mounting the semiconductor element on the tape base material of the interposer. And the electrodes of the semiconductor element and the bonding pads are wire-bonded through the window holes, sealed with a mold resin injected into the window holes, and the mold resin flows into the via holes for solder balls. Are prevented by the grooves, and solder balls are attached to the solder ball attachment pads (claim 1).
【００１４】この構成によれば、インターポーザの絶縁
皮膜には、その絶縁皮膜の厚味を部分的に薄く構成し
て、半田ボール用ビアホールへのモールド樹脂の流れ込
みを阻止する溝部が設けられているので、ワイヤボンデ
ィングに用いたウインドウホールにモールド樹脂を注入
して封止する際、そのモールド樹脂がウインドウホール
側から半田ボール取り付けパッドの存在する半田ボール
用ビアホールへ流れ込もうとする事態となった場合で
も、先に上記溝部に流れ込むため、半田ボール用ビアホ
ールへの流れ込みが上記溝部で阻止される。このため半
田ボール取り付けパッドはモールド樹脂で覆われること
なく、露出した状態に維持されることから、半田ボール
取り付けパッドに取り付けた半田ボールが欠落するとい
う不良の発生が防止される。According to this configuration, the insulating film of the interposer is provided with a groove for preventing the flow of the molding resin into the via hole for the solder ball by partially reducing the thickness of the insulating film. Therefore, when injecting and sealing the mold resin into the window hole used for wire bonding, the mold resin tends to flow from the window hole side into the solder ball via hole where the solder ball mounting pad is present. Even in this case, since the gas flows into the groove first, the flow into the via hole for the solder ball is prevented by the groove. For this reason, since the solder ball attachment pad is maintained in an exposed state without being covered with the mold resin, the occurrence of a defect that the solder ball attached to the solder ball attachment pad is lost is prevented.
【００１５】本発明においては、前記溝部が前記ボンデ
ィングパッドと半田ボール用ビアホールとの間に設けら
れるのが最も効果的である（請求項２）。In the present invention, it is most effective that the groove is provided between the bonding pad and the via hole for a solder ball.
【００１６】また、前記インターポーザが、テープ基材
にポリイミド樹脂を用い、前記金属箔に銅箔を用い、そ
して前記絶縁皮膜にソルダーレジストを用いたＴＡＢテ
ープから成る形態とすること好ましい（請求項３）。Preferably, the interposer comprises a TAB tape using a polyimide resin as a tape base, a copper foil as the metal foil, and a solder resist as the insulating film. ).
【００１７】また、本発明において、上記溝部は、直線
状、波線状、破線状などの種々の形態で設けることがで
きる。即ち、第１は、前記溝部が前記ウインドウホール
に沿って直線状に配設された形態である（請求項４）。
第２は、前記溝部が前記ウインドウホールに沿って波線
状に配設された形態である（請求項５）。第３は、前記
溝部が、破線状に連続的に配設した複数の独立溝部分か
ら成る形態である（請求項６）。In the present invention, the groove may be provided in various forms such as a straight line, a wavy line, and a broken line. That is, first, the groove portion is arranged linearly along the window hole (claim 4).
Second, the groove is arranged in a wavy line along the window hole (claim 5). Third, the groove portion is composed of a plurality of independent groove portions continuously arranged in a broken line shape (claim 6).
【００１８】また、前記溝部を、前記ボンディングパッ
ドから半田ボール用ビアホールへの間で相前後して複数
本設けた形態とすることもできる（請求項７）。Further, a plurality of the grooves may be provided successively from the bonding pad to the via hole for the solder ball (claim 7).
【００１９】[0019]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【００２０】図１は、ＬＳＩチップと外部端子間のイン
タポーザとしてＴＡＢテープを用いた第１の実施形態に
係るＢＧＡ型半導体装置の断面図であり、図２はこれに
用いたＢＧＡ型ＴＡＢテープをフォトソルダーレジスト
側から見た部分平面図である。FIG. 1 is a sectional view of a BGA type semiconductor device according to a first embodiment using a TAB tape as an interposer between an LSI chip and external terminals. FIG. 2 shows a BGA type TAB tape used for this. FIG. 3 is a partial plan view as viewed from a photo solder resist side.
【００２１】図１に示すＢＧＡ型半導体装置は、インタ
ポーザとして次のように構成したＴＡＢテープを用いて
構成されている。The BGA type semiconductor device shown in FIG. 1 is configured using a TAB tape configured as follows as an interposer.
【００２２】即ち、図示の半導体装置に使用されるＴＡ
Ｂテープ１は、ポリイミド樹脂製絶縁フィルムから成る
テープ基材５の片面に接着剤４によって金属箔たる銅箔
を接着し、この銅箔をフォトエッチングすることにより
形成した配線パターン３であって、その配線パターン３
の一端部に半導体接続用のボンディングパッド１０を形
成するとともに、他端部又は中途部に半田ボール取り付
け用パッド３０を形成した配線パターン３を有する。ま
た、半田ボール取り付け用パッド３０の領域の配線パタ
ーン面上には、印刷により形成したフォトソルダーレジ
スト（ＰＳＲ）から成る絶縁皮膜２であって、前記半田
ボール取り付け用パッド３０と対応する半田ボール用ビ
アホール１２を残す所定のパターン（ＰＳＲパターン）
にて設けた絶縁皮膜２を有する。この絶縁皮膜２が覆っ
ているのは半田ボール取り付け用パッド３０の領域の配
線パターン面であり、ボンディングパッド１０の部分及
びそれより内側の部分は覆っておらず、従ってボンディ
ングパッド１０は半田ボール取り付け用パッド３０と同
様に露出された状態になっている。That is, the TA used in the semiconductor device shown in FIG.
The B tape 1 is a wiring pattern 3 formed by bonding a copper foil as a metal foil to one surface of a tape base material 5 made of a polyimide resin insulating film with an adhesive 4 and photo-etching the copper foil. The wiring pattern 3
Has a wiring pattern 3 in which a bonding pad 10 for connecting a semiconductor is formed at one end and a solder ball mounting pad 30 is formed at the other end or an intermediate part. On the wiring pattern surface in the region of the solder ball mounting pad 30, there is an insulating film 2 made of a photo solder resist (PSR) formed by printing. Predetermined pattern (PSR pattern) leaving via hole 12
Has the insulating film 2 provided in the above. The insulating film 2 covers the wiring pattern surface in the area of the solder ball mounting pad 30, and does not cover the bonding pad 10 and the inner part thereof. It is in a state of being exposed like the pad 30 for use.
【００２３】このＴＡＢテープ１には、さらに、上記絶
縁皮膜（フォトソルダーレジストＰＳＲ）２における所
定パターンの厚味を、前記ボンディングパッド１０と半
田ボール用ビアホール（ＰＳＲビア）１２との間で、部
分的に薄く構成して、半田ボール用ビアホール１２への
モールド樹脂１１の流れ込みを阻止する溝部２０が設け
られている。この実施形態では、溝部２０はウインドウ
ホール１５の両側に平行に設けた直線状の溝部２１から
成る。The TAB tape 1 further includes a predetermined pattern thickness in the insulating film (photo solder resist PSR) 2 between the bonding pad 10 and the via hole (PSR via) 12 for a solder ball. A groove portion 20 is provided, which is configured to be thinner to prevent the mold resin 11 from flowing into the via hole 12 for the solder ball. In this embodiment, the groove 20 comprises a linear groove 21 provided in parallel on both sides of the window hole 15.
【００２４】この溝部２０を形成するＰＳＲ工程は、印
刷、露光、現像から構成されている。即ち、フォトソル
ダーレジストから成る絶縁皮膜２の上記所定パターンを
形成する印刷、露光、現像工程の一環として、又は、こ
れとは別個に行うフォトソルダーレジストの露光、現像
工程により形成される。The PSR process for forming the groove 20 includes printing, exposure, and development. That is, it is formed as a part of the printing, exposing, and developing steps of forming the predetermined pattern of the insulating film 2 made of the photo solder resist, or by the exposing and developing step of the photo solder resist performed separately therefrom.
【００２５】まず、溝部２０（ＰＳＲ溝）を形成する露
光工程においては、図３に示すように、溝部２０の形成
を目的とする除去したい部分に対応する露光光遮蔽部２
５を有する露光マスク２４を用意する。そして、露光マ
スク２４の上方から露光光２６を絶縁皮膜２のフォトソ
ルダーレジストに当て、露光光２６の回り込みを利用し
て、絶縁皮膜２のフォトソルダーレジストをオーバー露
光させ、絶縁皮膜２のフォトソルダーレジストに、溝部
２０に対応する露光されていない部分２６と露光された
部分２７，２８とを作る。次に、現象工程において、露
光されていない部分２６を取り除くことにより、逆台形
もしくは逆三角形の断面を持つ溝部２０を形成する。こ
の溝部２０は、図２に示す実施形態では、モールド樹脂
部（モールド樹脂１１）と半田ボール用ビアホール（Ｐ
ＳＲビア）１２との間に、ウインドウホール（１５）の
長手方向に沿って延在する直線状の溝部２１として設け
られる。First, in the exposure step of forming the groove 20 (PSR groove), as shown in FIG. 3, the exposure light shielding portion 2 corresponding to the portion to be removed for the purpose of forming the groove 20 is formed.
An exposure mask 24 having 5 is prepared. Then, the exposure light 26 is applied to the photo solder resist of the insulating film 2 from above the exposure mask 24, and the photo solder resist of the insulating film 2 is overexposed using the wraparound of the exposure light 26, and the photo solder of the insulating film 2 is exposed. An unexposed portion 26 corresponding to the groove 20 and exposed portions 27 and 28 are formed in the resist. Next, in the phenomenon step, the groove portion 20 having an inverted trapezoidal or inverted triangular cross section is formed by removing the unexposed portion 26. In the embodiment shown in FIG. 2, the groove 20 is formed between the mold resin portion (mold resin 11) and the via hole (P
A linear groove 21 extending along the longitudinal direction of the window hole (15) is provided between the groove 21 and the SR via 12.
【００２６】次に、上記テープ基材５、接着剤（銅箔接
着用）４、配線パターン３、絶縁皮膜２及び溝部２０か
ら成るＴＡＢテープ１に、或いはさらに半導体チップ搭
載用の接着剤６を設けたＴＡＢテープ１に対して、半導
体素子とワイヤボンディングを行うための接続用ウイン
ドウホール１５が打ち抜きにより形成され、以てＢＧＡ
型インターポーザとしてのＴＡＢテープ１が完成され
る。このウインドウホール１５を中心としてみた場合、
ＴＡＢテープ１は、そのテープ基材５の片面上に、半導
体チップ７とワイヤボンディングを行うための接続用の
ウインドウホール予定部を定め、このウインドウホール
予定部の両側に金属箔で配線パターン３を形成し、この
各配線パターン３のウインドウホール予定部に近い側の
一端部に半導体接続用のボンディングパッド１０を形成
するとともに、他端部又は中途部に半田ボール取り付け
用パッド３０を形成し、半田ボール取り付け用パッド３
０の領域の配線パターン面上に絶縁皮膜２を形成した構
造となり、その後、ウインドウホール予定部に沿って打
ち抜かれてウインドウホール１５が形成される。Next, the TAB tape 1 comprising the tape base material 5, the adhesive (for bonding copper foil) 4, the wiring pattern 3, the insulating film 2, and the groove 20 or the adhesive 6 for mounting a semiconductor chip is further applied. In the provided TAB tape 1, a connection window hole 15 for performing wire bonding with a semiconductor element is formed by punching.
The TAB tape 1 as a mold interposer is completed. Looking at the window hole 15 as the center,
In the TAB tape 1, a predetermined window hole portion for connection for performing wire bonding with the semiconductor chip 7 is defined on one surface of the tape base material 5, and the wiring pattern 3 is formed by metal foil on both sides of the predetermined window hole portion. A bonding pad 10 for connecting a semiconductor is formed at one end of the wiring pattern 3 on the side near the window hole planned portion, and a solder ball mounting pad 30 is formed at the other end or an intermediate portion. Ball mounting pad 3
The structure is such that the insulating film 2 is formed on the wiring pattern surface in the region 0, and then the window hole 15 is formed by punching out along the window hole planned portion.
【００２７】次に、上記インターポーザを用いて半導体
装置を組み立てる。この半導体装置では、銅箔パターン
の存在しないテープ基材５上に半導体チップ７をエラス
トマ系接着剤６で貼り付けてあり、ウインドウホール１
５を介してボンディングパッド４と半導体チップ７の電
極８とを金ワイヤから成るボンディングワイヤ９でワイ
ヤボンディングして電気的に接続し、それらの接続部を
モールド樹脂１１で封止し、さらに半田ボール取り付け
パッド３０に、リフロー処理により形成された半田ボー
ル１３を取り付けて、アレイ状に配設し、ＢＧＡ型半導
体装置を作成した。Next, a semiconductor device is assembled using the above interposer. In this semiconductor device, a semiconductor chip 7 is adhered on a tape base material 5 having no copper foil pattern with an elastomer adhesive 6, and a window hole 1 is formed.
5, the bonding pad 4 and the electrode 8 of the semiconductor chip 7 are electrically connected by wire bonding with a bonding wire 9 made of a gold wire. The solder balls 13 formed by the reflow process were attached to the attachment pads 30, and were arranged in an array, thereby producing a BGA type semiconductor device.
【００２８】上記ワイヤボンディングによる接続部の封
止処理は、モールド樹脂１１をウインドウホール１５に
注入することで行う。その際、ボンディングパッド１０
と半田ボール用ビアホール１２との間には、絶縁皮膜２
の厚味を部分的に薄く構成して、半田ボール用ビアホー
ル１２へのモールド樹脂の流れ込みを阻止する溝部２０
が設けられているので、ウインドウホール１５に注入し
たモールド樹脂１１がウインドウホール１５側から半田
ボール用ビアホール１２へ流れ込もうとした場合でも、
先に溝部２０に流れ込むため、半田ボール用ビアホール
１２への流れ込みが上記溝部２０で阻止される。このた
め半田ボール用ビアホール１２の底部に存在する半田ボ
ール取り付けパッド３０がモールド樹脂１１で覆われて
しまうことがなくなり、常に露出した状態に維持され
る。よって、これに取り付けた半田ボール１３が欠落す
るという不良の発生が防止される。The sealing process of the connection portion by the wire bonding is performed by injecting the mold resin 11 into the window hole 15. At that time, the bonding pad 10
And an insulating film 2 between the solder ball via hole 12 and
Groove 20 for preventing mold resin from flowing into via holes 12 for solder balls by partially reducing the thickness of
Is provided, even if the mold resin 11 injected into the window hole 15 attempts to flow into the via hole 12 for solder balls from the window hole 15 side,
Since it flows into the groove 20 first, the flow into the via hole 12 for the solder ball is prevented by the groove 20. For this reason, the solder ball attachment pad 30 existing at the bottom of the solder ball via hole 12 is not covered with the mold resin 11 and is always kept exposed. Therefore, occurrence of a defect that the solder ball 13 attached thereto is missing can be prevented.
【００２９】＜他の実施形態、変形例＞上記実施形態で
は、所定パターンの絶縁皮膜２を形成すべく行うソルダ
ーレジストの印刷・露光・現像工程の一環として、又は
その後の別個の露光・現像工程において、ソルダーレジ
ストに、溝部２０を、ウインドウホール１５に沿った直
線状の溝部２１として形成し、モールド樹脂の流れ込み
阻止する作用を営むように構成した。しかし、この溝部
２０の形成は、ソルダーレジストの露光・現像工程によ
り、直線状の他、波線状、破線状などの種々の形態にて
設けることができる。<Other Embodiments and Modifications> In the above embodiment, as a part of the solder resist printing / exposure / development step for forming the insulating film 2 having a predetermined pattern, or a separate exposure / development step thereafter. In (2), the groove 20 is formed as a linear groove 21 along the window hole 15 in the solder resist, so as to function to prevent the flow of the mold resin. However, the grooves 20 can be formed in various forms, such as a straight line, a wavy line, a broken line, and the like, depending on the exposure and development steps of the solder resist.
【００３０】図４は、絶縁皮膜２の厚味を部分的に薄く
することで構成される溝部２０を、ウインドウホール１
５に沿って波線状に配設した実施形態であり、１つの半
田ボール用ビアホール１２に対して、１つの湾曲部２２
が対応するように構成されている。FIG. 4 shows that the groove 20 formed by partially reducing the thickness of the insulating film 2 is formed in the window hole 1.
5 is provided in a wavy line along one solder hole via hole 12 for one solder ball via hole 12.
Are configured to correspond.
【００３１】また、図５は、上記溝部２０を、破線状に
連続的に配設した複数の独立溝部分２３から構成した実
施形態を示したものであり、１つの半田ボール用ビアホ
ール１２に対して、１つの独立溝部分２３が対応するよ
うに構成されている。FIG. 5 shows an embodiment in which the groove portion 20 is composed of a plurality of independent groove portions 23 continuously arranged in a broken line shape. Thus, one independent groove portion 23 is configured to correspond.
【００３２】また上記実施形態においては、半田ボール
用ビアホール１２とボンディングパッド１０との間でソ
ルダーレジストＰＳＲに溝部２０を１本だけ設けている
が、ボンディングパッド１０から半田ボール用ビアホー
ル１２への間で、この方向に相前後して複数本設けた形
態としても良い。In the above embodiment, only one groove 20 is provided in the solder resist PSR between the solder ball via hole 12 and the bonding pad 10. Therefore, a configuration in which a plurality are provided one after another in this direction may be adopted.
【００３３】[0033]
【発明の効果】以上説明したように本発明によれば、絶
縁皮膜の厚味を部分的に薄く構成して、半田ボール用ビ
アホールへのモールド樹脂の流れ込みを阻止する溝部を
設けているので、ワイヤボンディングに用いたウインド
ウホールにモールド樹脂を注入して封止する際、そのモ
ールド樹脂がウインドウホール側から半田ボール用ビア
ホールへ流れ込もうとする事態となった場合、先に上記
溝部に流れ込むため、半田ボール用ビアホールへの流れ
込みが上記溝部で阻止される。このため半田ボール取り
付けパッドが露出した状態に維持されることから、半田
ボール取り付けパッドに取り付けた半田ボールが欠落す
るという不良の発生を防止することができる。As described above, according to the present invention, the thickness of the insulating film is partially reduced, and the groove for preventing the flow of the molding resin into the via hole for the solder ball is provided. When the molding resin is injected into the window hole used for wire bonding and sealed, if the molding resin tries to flow from the window hole side into the via hole for the solder ball, it flows into the groove first. The flow into the solder ball via hole is prevented by the groove. For this reason, since the solder ball attachment pad is maintained in an exposed state, it is possible to prevent a defect that the solder ball attached to the solder ball attachment pad is lost.
【００３４】また、モールド樹脂の半田ボール用ビアホ
ールへの流れ込みを防止する事により、半導体装置の組
み立ての際の歩留り向上させ、生産性を改善することが
できる。Further, by preventing the mold resin from flowing into the via holes for solder balls, the yield in assembling the semiconductor device can be improved, and the productivity can be improved.
【図１】本発明の第１の実施形態に係るＢＧＡ型半導体
装置の断面図である。FIG. 1 is a sectional view of a BGA type semiconductor device according to a first embodiment of the present invention.
【図２】図１で用いたＢＧＡ型ＴＡＢテープの一部分
を、ＰＳＲ側から見た平面図である。FIG. 2 is a plan view of a part of the BGA type TAB tape used in FIG. 1 as viewed from a PSR side.
【図３】本発明の溝部を形成する露光工程を示した説明
図である。FIG. 3 is an explanatory view showing an exposure step of forming a groove according to the present invention.
【図４】本発明の他の実施形態である溝部を波線状に配
設した半導体装置のＢＧＡ型ＴＡＢテープの部分平面図
である。FIG. 4 is a partial plan view of a BGA type TAB tape of a semiconductor device according to another embodiment of the present invention in which grooves are arranged in a wavy line.
【図５】本発明の別の実施形態である溝部を破線状に配
設した半導体装置のＢＧＡ型ＴＡＢテープの部分平面図
である。FIG. 5 is a partial plan view of a BGA type TAB tape of a semiconductor device according to another embodiment of the present invention, in which grooves are arranged in a broken line.
【図６】従来のＴＡＢテープを用いた半導体装置の断面
図である。FIG. 6 is a cross-sectional view of a conventional semiconductor device using a TAB tape.
【図７】従来の半導体装置に用いたＴＡＢテープをＰＳ
Ｒ側から見た平面図である。FIG. 7 shows a conventional TAB tape used for a semiconductor device in PS.
It is the top view seen from the R side.
１ ＴＡＢテープ ２ 絶縁皮膜（ＰＳＲパターン） ３ 配線パターン ４ 接着剤（銅箔接着用） ５ テープ基材 ６ 接着剤（半導体チップ搭載用） ７ 半導体チップ ８ 素子電極 ９ ボンディングワイヤ １０ ボンディングパッド １１ モールド樹脂 １２ 半田ボール用ビアホール（ＰＳＲビア） １３ 半田ボール １５ ウインドウホール ２０ 溝部 ２１ 直線状の溝部 ２２ 湾曲部 ２３ 独立溝部分 ３０ 半田ボール取り付け用パッド REFERENCE SIGNS LIST 1 TAB tape 2 Insulating film (PSR pattern) 3 Wiring pattern 4 Adhesive (for bonding copper foil) 5 Tape base 6 Adhesive (for mounting semiconductor chip) 7 Semiconductor chip 8 Element electrode 9 Bonding wire 10 Bonding pad 11 Mold resin DESCRIPTION OF SYMBOLS 12 Via hole for solder balls (PSR via) 13 Solder ball 15 Window hole 20 Groove portion 21 Linear groove portion 22 Curved portion 23 Independent groove portion 30 Solder ball mounting pad
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦塚 紀尋 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4M109 AA01 BA05 CA06 DB06 DB11 5F044 AA10 JJ03 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Nori Ashizuka 3-1-1, Sukekawa-cho, Hitachi City, Ibaraki Prefecture F-term in the electric wire plant of Hitachi Cable, Ltd. (reference) 4M109 AA01 BA05 CA06 DB06 DB11 5F044 AA10 JJ03
Claims (7)
片面に金属箔で配線パターンを形成し、この配線パター
ンの一端部に半導体接続用のボンディングパッドを形成
するとともに、他端部又は中途部に半田ボール取り付け
用パッドを形成し、半田ボール取り付け用パッドの領域
の配線パターン面上に、半田ボール用ビアホールを残し
て絶縁皮膜を形成し、さらにワイヤボンディングを行う
ためのウインドウホールを形成してＢＧＡ型インターポ
ーザを構成し、 前記インターポーザには、前記絶縁皮膜の厚味を部分的
に薄く構成して、半田ボール用ビアホールへのモールド
樹脂の流れ込みを阻止する溝部を設け、 前記インターポーザのテープ基材上に半導体素子を搭載
し、前記ウインドウホールを介して半導体素子の電極と
ボンディングパッドとをワイヤボンディングし、それら
を前記ウインドウホールに注入したモールド樹脂にて封
止し、且つそのモールド樹脂の半田ボール用ビアホール
への流れ込みを前記溝部で阻止し、さらに前記半田ボー
ル取り付けパッドに半田ボールを取り付けて構成したこ
とを特徴とするＢＧＡ型半導体装置。1. A wiring pattern is formed of metal foil on one side of a tape base made of an insulating film made of resin, a bonding pad for connecting a semiconductor is formed at one end of the wiring pattern, and the other end or an intermediate portion is formed. A solder ball mounting pad is formed on the wiring pattern surface in the area of the solder ball mounting pad, an insulating film is formed leaving a solder ball via hole, and a window hole for wire bonding is formed. A BGA-type interposer, wherein the interposer is provided with a groove for preventing the flow of the molding resin into the via hole for the solder ball by partially reducing the thickness of the insulating film; A semiconductor element is mounted thereon, and the electrodes of the semiconductor element are bonded to the bonding pads through the window holes. Are sealed with a mold resin injected into the window hole, and the flow of the mold resin into the via hole for the solder ball is prevented by the groove portion. A BGA type semiconductor device comprising a ball mounted thereon.
ボール用ビアホールとの間に設けられていることを特徴
とする請求項１記載のＢＧＡ型半導体装置。2. The BGA type semiconductor device according to claim 1, wherein said groove is provided between said bonding pad and a via hole for a solder ball.
ポリイミド樹脂を用い、前記金属箔に銅箔を用い、そし
て前記絶縁皮膜にソルダーレジストを用いたＴＡＢテー
プから成ることを特徴とする請求項１又は２記載のＢＧ
Ａ型半導体装置。3. The interposer comprises a TAB tape using a polyimide resin for the tape base, a copper foil for the metal foil, and a solder resist for the insulating film. Or the BG described in 2
A-type semiconductor device.
て直線状に配設されていることを特徴とする請求項１、
２又は３記載のＢＧＡ型半導体装置。4. The apparatus according to claim 1, wherein said groove is linearly arranged along said window hole.
4. The BGA type semiconductor device according to 2 or 3.
て波線状に配設されていることを特徴とする請求項１、
２又は３記載のＢＧＡ型半導体装置。5. The apparatus according to claim 1, wherein said groove is provided in a wavy line along said window hole.
4. The BGA type semiconductor device according to 2 or 3.
数の独立溝部分から成ることを特徴とする請求項４又は
５記載のＢＧＡ型半導体装置。6. The BGA type semiconductor device according to claim 4, wherein said groove portion comprises a plurality of independent groove portions continuously arranged in a broken line.
田ボール用ビアホールへの間で相前後して複数本設けた
ことを特徴とする請求項４、５又は６記載のＢＧＡ型半
導体装置。7. The BGA type semiconductor device according to claim 4, wherein a plurality of said groove portions are provided successively from said bonding pad to a via hole for a solder ball.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180732A JP2001358253A (en) | 2000-06-12 | 2000-06-12 | Bga type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180732A JP2001358253A (en) | 2000-06-12 | 2000-06-12 | Bga type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358253A true JP2001358253A (en) | 2001-12-26 |
Family
ID=18681761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000180732A Pending JP2001358253A (en) | 2000-06-12 | 2000-06-12 | Bga type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358253A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073825A (en) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | Semiconductor device and packaging method thereof |
| JP2008177347A (en) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Ic chip package structure |
| JP2008274041A (en) * | 2007-04-26 | 2008-11-13 | Hitachi Chem Co Ltd | Epoxy resin composition for encapsulating semiconductor, and resin molded semiconductor device using the same |
| JP2011077191A (en) * | 2009-09-29 | 2011-04-14 | Mitsubishi Paper Mills Ltd | Method of forming solder resist |
-
2000
- 2000-06-12 JP JP2000180732A patent/JP2001358253A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073825A (en) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | Semiconductor device and packaging method thereof |
| JP2008177347A (en) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Ic chip package structure |
| JP4550073B2 (en) * | 2007-01-18 | 2010-09-22 | 力成科技股▲分▼有限公司 | IC chip package structure |
| JP2008274041A (en) * | 2007-04-26 | 2008-11-13 | Hitachi Chem Co Ltd | Epoxy resin composition for encapsulating semiconductor, and resin molded semiconductor device using the same |
| JP2011077191A (en) * | 2009-09-29 | 2011-04-14 | Mitsubishi Paper Mills Ltd | Method of forming solder resist |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100780829B1 (en) | Bga type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier | |
| KR100368698B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6700188B2 (en) | Low-pin-count chip package having concave die pad and/or connections pads | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JP3947750B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6717264B2 (en) | High density integrated circuit package | |
| US7101781B2 (en) | Integrated circuit packages without solder mask and method for the same | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
| JP2001358253A (en) | Bga type semiconductor device | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JPH09326450A (en) | Semiconductor device and its manufacture | |
| JP3084648B2 (en) | Semiconductor device | |
| JP2003023243A (en) | Wiring board | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JP2001358258A (en) | Bga type semiconductor device | |
| JP4364181B2 (en) | Manufacturing method of semiconductor device | |
| JP2001267452A (en) | Semiconductor device | |
| KR100537835B1 (en) | Semiconductor package and method for manufacturing the same | |
| US20230260883A1 (en) | Interposer, circuit device, method of manufacturing interposer, and method of manufacturing circuit device | |
| JPH10150065A (en) | Chip-size package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |