JP2001352143A - Semiconductor module and printed wiring substrate - Google Patents

Semiconductor module and printed wiring substrate

Info

Publication number
JP2001352143A
JP2001352143A JP2000171498A JP2000171498A JP2001352143A JP 2001352143 A JP2001352143 A JP 2001352143A JP 2000171498 A JP2000171498 A JP 2000171498A JP 2000171498 A JP2000171498 A JP 2000171498A JP 2001352143 A JP2001352143 A JP 2001352143A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
connection terminal
printed wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000171498A
Other languages
Japanese (ja)
Inventor
Yoshimasa Mikajiri
義政 三ヶ尻
Katsuya Sakai
勝也 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000171498A priority Critical patent/JP2001352143A/en
Publication of JP2001352143A publication Critical patent/JP2001352143A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module which relieves a malfunction semiconductor device and mounts a normal semiconductor device. SOLUTION: This semiconductor module comprises: a printed wiring substrate 1 having: an external connection terminal 11, a wiring 10 connected to the external connection terminal 11, a mounting region 12 for mounting a semiconductor substrate, a pad 5 which is disposed around the mounting region 12 and is connected to the wiring 10, and an auxiliary connection terminal 9 which is provided corresponding to the pad 5 around the pad 5, and is connected to the wiring 10; a semiconductor substrate 2 adhered to the mounting region 12 on the printed wiring substrate 1; a wire 6 one end of which is connected to the connection pad 4 of the semiconductor substrate 2, and the other end of which is connected to the pad 5 of the printed wiring substrate 1; and a sealing body 7 for coating the semiconductor substrate 2, the wire 6, the pad 4 and the mounting region 12. When a malfunction occurs in a semiconductor element, the wire 6 of the damaged semiconductor substrate is cut off, and a replacement semiconductor device is mounted by utilizing the auxiliary connection terminal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理装置に接
続される半導体モジュールの構造に係り、特に複数個の
半導体装置を搭載したプリント配線基板を用いた半導体
モジュールに関するものである。
The present invention relates to a structure of a semiconductor module connected to an information processing apparatus, and more particularly to a semiconductor module using a printed wiring board on which a plurality of semiconductor devices are mounted.

【0002】[0002]

【従来の技術】近年、半導体集積回路は高密度化大規模
集積化が進み、特にDRAMにおいては、数個のDRA
Mを搭載して記憶容量を増大したプリント配線基板をモ
ジュールとして、情報処理装置に搭載する場合がある。
モジュールには接続端子が設けられ、情報処理装置の接
続端子に接続され、あたかもひとつのDRAMのように
使用できる。図6に従来の樹脂封止型半導体装置を搭載
したモジュールの一例を示す。プリント配線基板50上
には外部への接続端子(図示せず)を有し、その接続端
子に接続された配線パターン51がその表面に形成され
ている。プリント配線基板50上には4個の半導体装置
52が搭載されている。各半導体装置52は接着剤53
を介してプリント配線基板50上に半導体基板54が接
着された構造となっている。各半導体基板54はその表
面に複数の接続パッド55を有し、各接続パッド55は
ワイヤー56を介してプリント配線基板50上のパッド
57に接続されている。このパッド57は配線パターン
51に接続されて、半導体モジュール外部との接続がな
される。これら接着剤53、半導体基板54、接続パッ
ド55、ワイヤー56、パッド57はチップコート樹脂
58で覆われる。
2. Description of the Related Art In recent years, high-density and large-scale integration of semiconductor integrated circuits has progressed.
There is a case where a printed wiring board having an increased storage capacity by mounting M is mounted on an information processing apparatus as a module.
The module is provided with a connection terminal, which is connected to the connection terminal of the information processing device, and can be used as if it were a single DRAM. FIG. 6 shows an example of a module on which a conventional resin-encapsulated semiconductor device is mounted. The printed wiring board 50 has external connection terminals (not shown), and a wiring pattern 51 connected to the connection terminals is formed on the surface thereof. Four semiconductor devices 52 are mounted on the printed wiring board 50. Each semiconductor device 52 has an adhesive 53
A semiconductor substrate 54 is adhered to the printed wiring board 50 via the substrate. Each semiconductor substrate 54 has a plurality of connection pads 55 on its surface, and each connection pad 55 is connected to a pad 57 on the printed wiring board 50 via a wire 56. The pad 57 is connected to the wiring pattern 51 and is connected to the outside of the semiconductor module. The adhesive 53, the semiconductor substrate 54, the connection pads 55, the wires 56, and the pads 57 are covered with a chip coat resin 58.

【0003】また、別な例としてSOJ(Small Out Li
ne J-Lead)パッケージなどからなる半導体装置を実装
したモジュールもあるまた、従来のプリント配線基板上
に半導体装置を複数個搭載したモジュールでは、特開平
8−255803号公報の図4などに掲載されたような
半導体チップをプリント基板上に載置して、ワイヤーボ
ンディングを行った後で、チップとワイヤーをチップコ
ート樹脂で覆うものがある。
As another example, SOJ (Small Out Li
ne J-Lead) There is also a module in which a semiconductor device such as a package is mounted. A conventional module in which a plurality of semiconductor devices are mounted on a printed wiring board is described in FIG. 4 of JP-A-8-255803. Such a semiconductor chip is mounted on a printed circuit board, and after performing wire bonding, the chip and the wire are covered with a chip coat resin.

【0004】[0004]

【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。
The following problems occur in the conventional semiconductor device as described above.

【0005】半導体装置を複数個搭載した半導体モジュ
ールでは、搭載された半導体装置のうち、1個でも破損
品が発見された場合には、半導体モジュールそのものを
取り替えることが必要となっている。すなわちプリント
配線基板上に接着剤と樹脂を用いて固着された半導体基
板は、プリント配線基板上に一旦搭載してしまうとプリ
ント配線基板へのダメージや周囲の他の半導体装置にダ
メージなしに取り除くことは接着剤や樹脂とプリント配
線基板との密着性が高いために現実的に困難である。そ
のため、特定の半導体装置に不良が発見された場合であ
っても、不良部分の半導体装置をプリント配線基板から
取り除き、代替品を再度プリント配線基板上に搭載する
ことは困難であった。また、たとえSOJタイプの半導
体装置であっても、一旦プリント配線基板に搭載された
不良品を取り除く工程で、同様のダメージが程度の差が
あるものの生じることが避けられない。また、特開平8
−255803号公報の図1乃至図3などに掲載された
ような補助基板やシール材を用いたり、真空引きなどの
工程を用いることは基板の材料が特殊化されたり、工程
が複雑化して好ましくない。本発明の目的は以上のよう
な従来技術の課題を解決することにある。
In a semiconductor module in which a plurality of semiconductor devices are mounted, if even one of the mounted semiconductor devices is found to be damaged, it is necessary to replace the semiconductor module itself. In other words, once a semiconductor substrate is fixed on a printed wiring board using an adhesive and a resin, once the semiconductor substrate is mounted on the printed wiring board, it can be removed without damaging the printed wiring board or other surrounding semiconductor devices. Is practically difficult because of high adhesion between the adhesive or resin and the printed wiring board. Therefore, even if a defect is found in a specific semiconductor device, it has been difficult to remove the defective semiconductor device from the printed wiring board and mount a replacement on the printed wiring board again. Further, even in the case of an SOJ type semiconductor device, it is inevitable that similar damages of different degrees occur in a process of removing a defective product once mounted on a printed wiring board. Also, Japanese Patent Application Laid-Open
It is preferable to use an auxiliary substrate or a sealing material as described in FIGS. 1 to 3 of JP-A-255803, or to use a process such as vacuuming because the material of the substrate is specialized or the process becomes complicated. Absent. An object of the present invention is to solve the above-mentioned problems of the prior art.

【0006】特に、本発明の目的は、プリント配線基板
に搭載された半導体装置の不良が発見された場合に不良
半導体装置を代替半導体装置で代替可能な半導体モジュ
ールを提供することにある。
In particular, it is an object of the present invention to provide a semiconductor module which can replace a defective semiconductor device with an alternative semiconductor device when a defect is found in a semiconductor device mounted on a printed wiring board.

【0007】本発明の他の目的は、搭載予定の半導体装
置に不良があった場合に救済可能なプリント配線基板を
提供することにある。
Another object of the present invention is to provide a printed wiring board which can be remedied when a semiconductor device to be mounted has a defect.

【0008】本発明の他の目的は、多層にわたって半導
体装置を搭載する半導体モジュールを提供することにあ
る。
Another object of the present invention is to provide a semiconductor module in which semiconductor devices are mounted in multiple layers.

【0009】さらに本発明の他の目的は、多層にわたっ
て半導体装置を搭載可能なプリント配線基板を提供する
ことにある。
Still another object of the present invention is to provide a printed wiring board on which a semiconductor device can be mounted in multiple layers.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、これを解決する手段として、外部接続端
子と、外部接続端子に接続された配線と、半導体基板を
搭載する搭載領域と、この搭載領域周辺に配置され、前
記配線に接続されたパッドと、このパッド周囲にこのパ
ッドと対応して設けられ、前記配線に接続された予備接
続端子とを有するプリント配線基板と、回路素子が形成
され、表面に接続パッドが設けられ、前記プリント配線
基板上の搭載領域に接着された半導体基板と、前記半導
体基板の接続パッドに一端が接続され、他端が前記プリ
ント配線基板のパッドに接続されたワイヤーと、前記半
導体基板、前記ワイヤー、前記パッド及び前記搭載領域
を被覆する封止体とを具備することで、プリント配線基
板に搭載された半導体装置の不良が発見された場合に不
良半導体装置を代替半導体装置で代替可能な半導体モジ
ュールを提供できる。
In order to achieve the above object, the present invention provides an external connection terminal, a wiring connected to the external connection terminal, and a mounting area for mounting a semiconductor substrate. A printed circuit board having a pad arranged around the mounting area and connected to the wiring, and a preliminary connection terminal provided around the pad corresponding to the pad and connected to the wiring, and a circuit. An element is formed, a connection pad is provided on the surface, a semiconductor substrate adhered to a mounting area on the printed wiring board, and one end is connected to the connection pad of the semiconductor substrate, and the other end is a pad of the printed wiring board. And a sealing body covering the semiconductor substrate, the wire, the pad, and the mounting area, so that the half mounted on the printed wiring board is provided. Defective semiconductor device when a defective body apparatus is found capable of providing a fungible semiconductor modules alternative semiconductor device.

【0011】本発明の別の特徴では、外部接続端子と、
外部接続端子に接続された配線と、半導体基板を搭載す
る搭載領域と、この搭載領域周辺に配置され、前記配線
に接続されたパッドと、このパッド周囲にこのパッドと
対応して設けられ、前記配線に接続された予備接続端子
とを有するプリント配線基板と、回路素子が形成され、
表面に接続パッドが設けられ、前記プリント配線基板上
の搭載領域に接着された半導体基板と、前記半導体基板
の接続パッドに一端が接続され、他端が前記プリント配
線基板のパッドとの間に非接続部を有するワイヤーと、
前記半導体基板、前記ワイヤー、前記パッド及び前記搭
載領域を被覆し、前記非接続部上に開口部を有する封止
体と、前記封止体上に設けられ、接続ピンが前記予備接
続端子に接続された半導体装置とを具備することで、プ
リント配線基板に搭載された半導体装置の不良が発見さ
れた場合に不良半導体装置を代替半導体装置で代替した
半導体モジュールを提供できる。
In another aspect of the invention, an external connection terminal;
A wiring connected to the external connection terminal, a mounting area for mounting the semiconductor substrate, a pad arranged around the mounting area, connected to the wiring, and provided around the pad corresponding to the pad; A printed wiring board having a preliminary connection terminal connected to the wiring, and a circuit element are formed;
A connection pad is provided on the surface, and a semiconductor substrate adhered to a mounting area on the printed wiring board, and one end connected to the connection pad of the semiconductor substrate and the other end connected to a pad of the printed wiring board. A wire having a connection portion,
A sealing body that covers the semiconductor substrate, the wire, the pad, and the mounting area, and has an opening on the non-connection portion, and a sealing pin provided on the sealing body, and a connection pin is connected to the preliminary connection terminal. With the provision of the semiconductor device provided above, when a defect of the semiconductor device mounted on the printed wiring board is found, a semiconductor module in which the defective semiconductor device is replaced with an alternative semiconductor device can be provided.

【0012】本発明のさらに別の特徴では、外部接続端
子と、外部接続端子に接続された配線と、半導体基板を
搭載する搭載領域と、この搭載領域周辺に配置され、前
記配線に接続されたパッドと、このパッド周囲にこのパ
ッドと対応して設けられ、前記配線に接続された予備接
続端子とを有することで、搭載予定の半導体装置に不良
があった場合に救済可能なプリント配線基板を提供でき
る。
According to still another feature of the present invention, an external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, and a wiring board disposed around the mounting area and connected to the wiring are provided. By providing a pad and a preliminary connection terminal provided around the pad corresponding to the pad and connected to the wiring, a printed wiring board that can be rescued when a semiconductor device to be mounted has a defect is provided. Can be provided.

【0013】さらに本発明の別の特徴では、外部接続端
子と、外部接続端子に接続された配線と、半導体基板を
搭載する搭載領域と、この搭載領域周辺に配置され、前
記配線に接続されたパッドと、このパッド周囲にこのパ
ッドと対応して設けられ、前記配線に接続され、第1の
高さを有する予備接続端子とを備えたプリント配線基板
と、回路素子が形成され、表面に接続パッドが設けら
れ、前記プリント配線基板上の搭載領域に設けられ,前
記プリント配線基板上のパッドに接続され、前記予備接
続端子の第1の高さよりも小さい第2の高さを有する第
1の半導体装置と、前記予備接続端子に接続され、前記
第1の半導体装置の上に配置された第2の半導体装置と
を具備することで、多層にわたって半導体装置を搭載す
る半導体モジュールを提供できる。
According to still another feature of the present invention, an external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, and a wiring board disposed around the mounting area and connected to the wiring are provided. A printed circuit board including a pad, a pad provided around the pad corresponding to the pad, connected to the wiring, and having a preliminary connection terminal having a first height; and a circuit element formed thereon and connected to the surface. A first pad provided in a mounting area on the printed wiring board, connected to the pad on the printed wiring board, and having a second height smaller than the first height of the preliminary connection terminal; By providing a semiconductor device and a second semiconductor device connected to the preliminary connection terminal and arranged on the first semiconductor device, a semiconductor module mounting the semiconductor device over multiple layers is provided. Can be provided.

【0014】さらに本発明の別の特徴では、外部接続端
子と、外部接続端子に接続された配線と、半導体装置を
搭載する搭載領域と、この搭載領域周辺に配置され、前
記配線に接続されたパッドと、このパッド周囲にこのパ
ッドと対応して設けられ、前記配線に接続され、前記半
導体装置の高さよりも大きい高さを有する予備接続端子
とを有することで、多層にわたって半導体装置を搭載可
能なプリント配線基板を提供することが可能である。
According to still another feature of the present invention, an external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor device, and a wiring board disposed around the mounting area and connected to the wiring are provided. The semiconductor device can be mounted in multiple layers by having a pad and a preliminary connection terminal provided around the pad corresponding to the pad, connected to the wiring, and having a height greater than the height of the semiconductor device. It is possible to provide a simple printed wiring board.

【0015】[0015]

【発明の実施の形態】次に,図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。ただし、図面は模式的なものであり,厚みと平面寸
法との関係、各層の厚みの比率等は、現実のものとは異
なる。従って、具体的な厚みや寸法は以下の説明を参酌
して判断すべきものである。また、図面相互間において
も互いの寸法の関係や比率が異なる部分が含まれてい
る。 (第1の実施の形態)本発明にかかる第1の実施の形態
にかかる半導体モジュールを、図1乃至図3を用いて説
明する。
Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic, and the relationship between the thickness and the plane dimension, the ratio of the thickness of each layer, and the like are different from actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. In addition, the drawings include portions having different dimensional relationships and ratios. (First Embodiment) A semiconductor module according to a first embodiment of the present invention will be described with reference to FIGS.

【0016】図1Aには、本実施の形態の半導体モジュ
ールの上面図が示される。この図1A中のA−A´線で
の断面図が図1Bに示される。図1Bに示されるように
プリント配線基板1上にここでは4個の半導体基板2が
それぞれ接着剤3を介して搭載されている。なお、図1
A中では右端の半導体基板からなる半導体装置について
のみ構成要件番号を付与している。半導体基板2表面上
には複数個の接続パッド4を有している。プリント配線
基板1上の各半導体装置には半導体基板上の接続パッド
4に対応して複数個のパッド5が設けられていて、ワイ
ヤー6を介して接続パッド4に接続されている。これら
半導体基板2、接着剤3、接続パッド4、パッド5及び
ワイヤー6はシリコーン系またはエポキシ系などの比較
的柔軟性の高い材質の物質の封止材7で封止されて半導
体装置8を形成している。
FIG. 1A is a top view of the semiconductor module of the present embodiment. FIG. 1B is a sectional view taken along line AA ′ in FIG. 1A. As shown in FIG. 1B, here, four semiconductor substrates 2 are mounted on a printed wiring board 1 with an adhesive 3 interposed therebetween. FIG.
In A, the component requirement numbers are assigned only to the semiconductor devices formed of the rightmost semiconductor substrate. A plurality of connection pads 4 are provided on the surface of the semiconductor substrate 2. Each semiconductor device on the printed wiring board 1 is provided with a plurality of pads 5 corresponding to the connection pads 4 on the semiconductor substrate, and is connected to the connection pads 4 via wires 6. The semiconductor substrate 2, the adhesive 3, the connection pads 4, the pads 5, and the wires 6 are sealed with a sealing material 7 of a relatively flexible material such as silicone or epoxy to form a semiconductor device 8. are doing.

【0017】ここで、各半導体装置8において、各パッ
ド5の周囲には各パッド5に対応して予備接続端子9が
複数個設けられている。この予備接続端子9は対応する
半導体装置のパッド5にそれぞれ接続されている。図1
(A)に示されるように予備接続端子9及びパッド5は
プリント配線基板1上の信号配線10を介してプリント
配線基板1の端部に設けられた外部接続端子11に接続
される。信号配線10は各予備接続端子9及び各パッド
5に接続されるが、図1(A)では、各半導体装置で最
上位に位置する予備接続端子9及びパッド5に接続され
た信号配線のみ図示している。なお、予備接続端子9を
プリント配線基板1上に設けるため、その分の面積を各
半導体装置8間に設けておく必要がある。例えば半導体
装置8の大きさが縦20mm、横5mm、高さ5mmの
場合、予備接続端子9は高さ1mm程度で各半導体装置
8の周囲にパッド5に沿って設けられる。各半導体装置
8の間は約5mm程度離間され、その領域にこの予備接
続端子9が設けられる。
Here, in each semiconductor device 8, a plurality of preliminary connection terminals 9 are provided around each pad 5 corresponding to each pad 5. The spare connection terminals 9 are connected to the corresponding pads 5 of the semiconductor device. FIG.
As shown in FIG. 1A, the preliminary connection terminal 9 and the pad 5 are connected to an external connection terminal 11 provided at an end of the printed wiring board 1 via a signal wiring 10 on the printed wiring board 1. The signal wiring 10 is connected to each preliminary connection terminal 9 and each pad 5, but FIG. 1A shows only the signal wiring connected to the preliminary connection terminal 9 and the pad 5 located at the highest position in each semiconductor device. Is shown. In addition, since the preliminary connection terminal 9 is provided on the printed wiring board 1, it is necessary to provide a corresponding area between the semiconductor devices 8. For example, when the size of the semiconductor device 8 is 20 mm in length, 5 mm in width, and 5 mm in height, the preliminary connection terminal 9 is about 1 mm in height and provided along the pad 5 around each semiconductor device 8. Each semiconductor device 8 is separated by about 5 mm, and the preliminary connection terminal 9 is provided in that area.

【0018】この例では、半導体装置の長辺方向に沿っ
て、パッド5及び予備接続端子9が設けられている。こ
の予備接続端子9はプリント配線基板1と同一組成の突
起形状でその表面に金属にてプリント配線基板1表面上
の信号配線10まで接続される一条の配線が形成されて
いる。また、場合により金属の突起をプリント配線基板
1上に設けてもよい。また、絶縁性のプリント配線基板
1上に金属をめっきにて張りつけて予備接続端子9とし
てもよい。この図1(A)及び図1(B)ではプリント
配線基板1上には半導体装置8が4つ搭載された例を示
しているが、これに限られるものではなく、半導体モジ
ュールとして必要とされる個数分の半導体装置8がプリ
ント配線基板上1に搭載される。
In this example, pads 5 and preliminary connection terminals 9 are provided along the long side direction of the semiconductor device. The preliminary connection terminal 9 has a protrusion shape having the same composition as that of the printed wiring board 1, and has a surface on which a single wiring connected to the signal wiring 10 on the surface of the printed wiring board 1 is formed. In some cases, a metal protrusion may be provided on the printed wiring board 1. Alternatively, a pre-connection terminal 9 may be formed by attaching a metal to the insulating printed wiring board 1 by plating. FIGS. 1A and 1B show an example in which four semiconductor devices 8 are mounted on the printed wiring board 1, but the present invention is not limited to this, and is required as a semiconductor module. A number of semiconductor devices 8 are mounted on the printed wiring board 1.

【0019】この半導体モジュールで使用されるプリン
ト配線基板1は図2にその上面図が示される。各半導体
装置搭載部12上にパッド5が複数個設けられ、その周
囲に複数個の予備接続端子9がパッド5に対応して設け
られる。信号配線10は各予備接続端子9及び各パッド
5に接続されるが、図2では、各半導体装置搭載部12
中で最上位に位置する予備接続端子9及びパッド5に接
続された信号配線のみ図示している。
FIG. 2 shows a top view of the printed wiring board 1 used in this semiconductor module. A plurality of pads 5 are provided on each semiconductor device mounting portion 12, and a plurality of preliminary connection terminals 9 are provided corresponding to the pads 5 around the pads 5. The signal wiring 10 is connected to each of the preliminary connection terminals 9 and each of the pads 5, but in FIG.
Only the signal wiring connected to the preliminary connection terminal 9 and the pad 5 located at the highest position in FIG.

【0020】ここで、これら半導体装置8及び予備接続
端子9を設けたプリント配線基板1からなる半導体モジ
ュールはその動作試験が行われる。不良が確認された場
合にはどの半導体装置8が不良であるかを特定する。特
定された不良半導体装置については、封止材7及び、ワ
イヤー6を例えばレーザーにより切断し、不良の半導体
装置8が確実にプリント配線基板1上の信号配線10か
ら分離されたことをテスターなどを用いて確認する。図
3(A)には、不良半導体装置13が右から2番目に配
置された場合が示されている。
Here, an operation test of the semiconductor module composed of the printed wiring board 1 provided with the semiconductor device 8 and the preliminary connection terminal 9 is performed. When a defect is confirmed, the semiconductor device 8 is specified which is defective. For the specified defective semiconductor device, the sealing material 7 and the wire 6 are cut by, for example, a laser, and a tester or the like is used to confirm that the defective semiconductor device 8 is surely separated from the signal wiring 10 on the printed wiring board 1. Confirm using FIG. 3A shows a case where the defective semiconductor device 13 is arranged second from the right.

【0021】不良半導体装置13では、封止材7及びワ
イヤー6が開口部14に露出していて、ワイヤー6は開
口部14で切断されていて、接続パッド4とパッド5と
の間は接続されていない。ここで、不良半導体装置13
では、そのすべてのワイヤー6が切断されている。な
お、不良半導体装置は特定の位置にあるわけでなく、プ
リント配線基板1上に搭載されていれば、どの位置であ
っても代替半導体装置で救済できるように予備接続端子
が設けられている。
In the defective semiconductor device 13, the sealing material 7 and the wire 6 are exposed at the opening 14, the wire 6 is cut at the opening 14, and the connection between the connection pad 4 and the pad 5 is connected. Not. Here, the defective semiconductor device 13
In, all the wires 6 have been cut. Note that the defective semiconductor device is not located at a specific position, and a spare connection terminal is provided so that the defective semiconductor device can be relieved by the alternative semiconductor device at any position as long as it is mounted on the printed wiring board 1.

【0022】この後、予めプリント配線基板1上に設け
られた予備の接続端子9を利用して図3(B)に示され
るように代替半導体装置15を実装することで不具合を
解消させる。代替半導体装置はその各外部リード16が
予備接続端子にそれぞれ接続される。ここで、代替半導
体装置15はその外部リード16が代替半導体装置15
の底面から下側に延出している垂直方向の長さが不良半
導体装置13の実装基板表面からの高さより大きく設定
されていることが必要である。このように代替半導体装
置15のリード長さが設定されることで、代替半導体装
置15の底面が不良半導体装置13の上面に接触するこ
とを防止している。また、代替半導体装置15の外部リ
ード16の位置は予備接続端子9の位置上にあることが
必要であるため、不良半導体装置13よりも代替半導体
装置15はその平面的な大きさが大きく設定されてい
る。
Thereafter, the problem is solved by mounting the alternative semiconductor device 15 as shown in FIG. 3B by using the spare connection terminals 9 provided on the printed wiring board 1 in advance. In the alternative semiconductor device, each external lead 16 is connected to a spare connection terminal. Here, the external lead 16 of the alternative semiconductor device 15 is
Is required to be set to be longer than the height of the defective semiconductor device 13 from the surface of the mounting substrate. By setting the lead length of the alternative semiconductor device 15 in this manner, the bottom surface of the alternative semiconductor device 15 is prevented from contacting the upper surface of the defective semiconductor device 13. Further, since the position of the external lead 16 of the alternative semiconductor device 15 needs to be on the position of the spare connection terminal 9, the alternative semiconductor device 15 is set to have a larger planar size than the defective semiconductor device 13. ing.

【0023】代替半導体装置15はその機能及びリード
配置順が不良半導体装置13と同一に形成されているこ
とが必要である。ここでは、代替半導体装置はSOJパ
ッケージを用いた例を示している。半導体基板17がマ
ウント部18上に搭載され、半導体基板表面のパッド部
(図示せず)がワイヤー19にて内部リード20に接続さ
れ、この内部リード20が外部リード16に接続されて
いる。
The alternative semiconductor device 15 needs to be formed in the same function and lead arrangement order as the defective semiconductor device 13. Here, an example is shown in which the alternative semiconductor device uses an SOJ package. A semiconductor substrate 17 is mounted on a mount portion 18 and a pad portion on the surface of the semiconductor substrate is provided.
(Not shown) is connected to an internal lead 20 via a wire 19, and the internal lead 20 is connected to an external lead 16.

【0024】この実施の形態によれば、不良半導体装置
をプリント配線基板から取り除く工程が不要であり、単
に不良半導体装置にプリント配線基板との電気的接続を
切り離し、代替半導体装置を替わりに搭載することで、
回路動作上、半導体モジュール中の全半導体装置が正常
であるような半導体モジュール及びそのためのプリント
配線基板を提供できる。 (第2の実施の形態)図4は特定の種類のパッケージで
なくとも代替半導体装置として採用できる場合の代替半
導体装置を搭載した半導体モジュールの断面図を示して
いる。代替半導体装置としてその外部リードの長さの制
約を除くことを目的に、予めプリント配線基板に設けた
予備接続端子21の高さを、プリント配線基板22上に
直接搭載される半導体装置の高さと等しいかそれよりも
高く設定している。ここでは、代替品である半導体装置
23はTSOP(Thin Small Outline package)などの薄
型パッケージ形状のものを示している。予備接続端子2
1の個数は通常使用されるプリント配線基板に設けられ
たパッド5の個数と同数である。
According to this embodiment, the step of removing the defective semiconductor device from the printed wiring board is unnecessary, and the electrical connection between the defective semiconductor device and the printed wiring board is simply cut off, and the alternative semiconductor device is mounted instead. By that
It is possible to provide a semiconductor module in which all semiconductor devices in the semiconductor module are normal in terms of circuit operation, and a printed wiring board therefor. (Second Embodiment) FIG. 4 is a cross-sectional view of a semiconductor module mounted with an alternative semiconductor device in a case where it can be adopted as an alternative semiconductor device even if it is not a specific type of package. For the purpose of removing the restriction on the length of the external lead as a substitute semiconductor device, the height of the preliminary connection terminal 21 previously provided on the printed wiring board is changed to the height of the semiconductor device directly mounted on the printed wiring board 22. Set equal or higher. Here, the semiconductor device 23 as a substitute has a thin package shape such as a TSOP (Thin Small Outline package). Spare connection terminal 2
The number of 1 is the same as the number of pads 5 provided on a commonly used printed wiring board.

【0025】この予備接続端子21を用いることによ
り、代替半導体装置23の外部リード長を第1の実施の
形態のように特定条件を設けることなく通常の半導体装
置を利用できる。但し、横幅はプリント実装基板に直接
搭載される半導体装置よりも大きく、予備接続端子に接
続できるだけの横幅をもつ半導体装置を代替半導体装置
として用いる必要がある。この予備接続端子21はプリ
ント配線基板22と同一組成の突起形状でその表面に金
属にてプリント配線基板22表面上の配線まで接続され
る一条の配線が形成されている。また、場合により金属
の突起をプリント配線基板22上に設けてもよい。
By using this spare connection terminal 21, a normal semiconductor device can be used without setting the external lead length of the alternative semiconductor device 23 as a specific condition as in the first embodiment. However, the lateral width is larger than that of the semiconductor device directly mounted on the printed circuit board, and it is necessary to use a semiconductor device having a lateral width enough to connect to the preliminary connection terminal as an alternative semiconductor device. The preliminary connection terminal 21 has a protrusion having the same composition as that of the printed wiring board 22, and has a surface on which a single wire connected to wiring on the surface of the printed wiring board 22 is formed. In some cases, a metal protrusion may be provided on the printed wiring board 22.

【0026】このように予備接続端子21の高さが設定
されることで、代替半導体装置23の底面が不良半導体
装置13の上面に接触することを防止している。また、
代替半導体装置23の外部リード24の位置は予備接続
端子21の位置上にあることが必要であるため、不良半
導体装置13よりも代替半導体装置23はその平面的な
大きさが大きく設定されている。代替半導体装置23は
その機能及びリード配置順が不良半導体装置13と同一
に形成されていることが必要である。ここでは、代替半
導体装置はSOJパッケージを用いた例を示している。
By setting the height of the spare connection terminal 21 in this manner, the bottom surface of the substitute semiconductor device 23 is prevented from contacting the top surface of the defective semiconductor device 13. Also,
Since the position of the external lead 24 of the alternative semiconductor device 23 needs to be on the position of the spare connection terminal 21, the planar size of the alternative semiconductor device 23 is set to be larger than that of the defective semiconductor device 13. . The alternative semiconductor device 23 must have the same function and the same lead arrangement order as the defective semiconductor device 13. Here, an example is shown in which the alternative semiconductor device uses an SOJ package.

【0027】半導体基板25がマウント部26上に搭載
され、半導体基板表面のパッド部(図示せず)がワイヤー
27にて内部リード28に接続され、この内部リード2
8が外部リード24に接続されている。この図3(A)
及び図3(B)ではプリント配線基板1上には半導体装
置8が4つ搭載された例を示しているが、これに限られ
るものではなく、半導体モジュールとして必要とされる
個数分の半導体装置8がプリント配線基板上1に搭載さ
れる。
A semiconductor substrate 25 is mounted on a mount 26, and a pad (not shown) on the surface of the semiconductor substrate is connected to an internal lead 28 by a wire 27.
8 is connected to the external lead 24. FIG. 3 (A)
FIG. 3B shows an example in which four semiconductor devices 8 are mounted on the printed wiring board 1, but the present invention is not limited to this, and the number of semiconductor devices required for a semiconductor module is the same. 8 is mounted on the printed wiring board 1.

【0028】この実施の形態によれば、不良半導体装置
をプリント配線基板から取り除く工程が不要であり、単
に不良半導体装置にプリント配線基板との電気的接続を
切り離し、その外部リード長に制約なく、代替半導体装
置を替わりに搭載することで、回路動作上、半導体モジ
ュール中の全半導体装置が正常であるような半導体モジ
ュール及びそのためのプリント配線基板を提供できる。 (第3の実施の形態)本実施の形態では、図5に示され
るように、予め予備接続端子を設けることにより、不具
合の発生に関係なくスタック構造として複数層に渡る半
導体装置の実装装着が可能である。この実施の形態では
プリント実装基板29の上に2層構造にて半導体装置を
搭載したものである。予備接続端子30の高さをプリン
ト実装基板29上に搭載される第1層目の半導体装置3
1の高さよりも高く設定して、第2層目の半導体装置3
2が第1層目の半導体装置に接触することを防止してい
る。また、予備接続端子30は第1層目の半導体装置3
1の上に空間を隔てて、プリント実装基板29上のパッ
ド33に対応して、一部を覆う構造となっている。この
構造により、第2層目の半導体装置32は第1層目の半
導体装置31の真上に空間を隔てて、設置される。この
ため、SOJタイプやTSOPタイプなど半導体装置の
形状にかかわらず、第1層目と第2層目に半導体装置を
搭載して高密度のモジュールを形成できる。この図5で
は、TSOPタイプを例として示している。プリント配
線基板29上には3つの半導体装置31が第1層目とし
て搭載されているが、3つに限られるものではなく、半
導体モジュールとして必要とされる個数分の半導体装置
がプリント配線基板29上に搭載される。
According to this embodiment, the step of removing the defective semiconductor device from the printed wiring board is unnecessary, and the electrical connection between the defective semiconductor device and the printed wiring board is simply cut off. By mounting the alternative semiconductor device instead, it is possible to provide a semiconductor module in which all semiconductor devices in the semiconductor module are normal in terms of circuit operation and a printed wiring board therefor. (Third Embodiment) In this embodiment, as shown in FIG. 5, by providing a preliminary connection terminal in advance, the mounting and mounting of a semiconductor device over a plurality of layers as a stack structure can be performed regardless of the occurrence of a defect. It is possible. In this embodiment, a semiconductor device is mounted on a printed circuit board 29 in a two-layer structure. The first layer semiconductor device 3 mounted on the printed circuit board 29 with the height of the preliminary connection terminal 30
1 is set higher than the height of the first semiconductor device 3.
2 prevents contact with the first-layer semiconductor device. The preliminary connection terminal 30 is connected to the first-layer semiconductor device 3.
A structure corresponding to the pad 33 on the printed circuit board 29 is partially covered with a space above 1. With this structure, the second-layer semiconductor device 32 is installed directly above the first-layer semiconductor device 31 with a space therebetween. Therefore, regardless of the shape of the semiconductor device such as the SOJ type or the TSOP type, the semiconductor device can be mounted on the first and second layers to form a high-density module. FIG. 5 shows the TSOP type as an example. The three semiconductor devices 31 are mounted on the printed wiring board 29 as the first layer. However, the number of semiconductor devices is not limited to three. Mounted on top.

【0029】各半導体装置31,32はそれぞれ半導体
基板34がマウント部35上に搭載され、半導体基板3
4表面のパッド部(図示せず)がワイヤー36にて内部リ
ード37に接続され、この内部リード37が外部リード
38に接続されている。この外部リード38が予備接続
端子30上に設けられた配線(図示せず)に接続されて
いる。この予備接続端子30はプリント配線基板29と
同一組成の突起形状でその表面に金属にてプリント配線
基板29表面上の配線まで接続される一条の配線が形成
されている。また、場合により金属の突起をプリント配
線基板29上に設けてもよい。
In each of the semiconductor devices 31 and 32, a semiconductor substrate 34 is mounted on a mounting portion 35, respectively.
Pads (not shown) on the four surfaces are connected to internal leads 37 by wires 36, and the internal leads 37 are connected to external leads 38. The external lead 38 is connected to a wiring (not shown) provided on the preliminary connection terminal 30. The preliminary connection terminal 30 has a protrusion shape having the same composition as that of the printed wiring board 29, and has a surface on which a single wire connected to the wiring on the surface of the printed wiring board 29 is formed. In some cases, a metal protrusion may be provided on the printed wiring board 29.

【0030】さらに、すべての第1層目の半導体装置の
上に第2層目の半導体装置を搭載せずに例えば、半分の
第1層目の半導体装置の上に第2層目の半導体装置を搭
載するなど、適宜、ひとつの半導体モジュールとして必
要な半導体装置の機能に基づいて第2層目の半導体装置
の搭載数を変更できる。
Further, the second-layer semiconductor device is not mounted on all the first-layer semiconductor devices, for example, the second-layer semiconductor device is mounted on half of the first-layer semiconductor device. For example, the number of mounted second-layer semiconductor devices can be changed based on the functions of the semiconductor device required as one semiconductor module.

【0031】また、第1の実施の形態のように第1層目
の半導体装置に不良が試験工程にて発見された場合のみ
第1層目の半導体装置の上に不良半導体装置の代替品と
して第2層目の半導体装置を搭載してもよい。
As in the first embodiment, only when a defect is found in the first-layer semiconductor device in the test process as in the first embodiment, it is provided as a substitute for the defective semiconductor device on the first-layer semiconductor device. A second-layer semiconductor device may be mounted.

【0032】また、第1層目には第1の実施の形態で示
されたようなプリント基板の表面上に直接接着剤で接着
され、周囲をシリコン樹脂で封止される形状の半導体装
置であっても構わない。この場合、第1層目の半導体装
置の高さは、接着剤と、半導体チップと、半導体チップ
上の樹脂とのそれぞれの厚さ分になる。これに対し、他
の形状の半導体装置では半導体チップの下面とプリント
実装基板との間に設けられていた空間、半導体チップ下
面下の樹脂分の厚さがあった分が必要ない。このため、
第1の実施の形態で示されたようなプリント基板の表面
上に直接接着剤で接着され、周囲をシリコーン樹脂で封
止される形状の半導体装置ではその高さが低くなるた
め、その分予備の接続端子の高さも低く形成でき、モジ
ュールの高さを低く形成できる。モジュールの高さを低
く形成できれば、半導体装置が搭載されるモジュール面
が垂直になるようにシステムにモジュールを搭載した場
合に、各モジュール間隔を狭めてより密にモジュールを
システム内に配置することが可能となる。
The first layer is a semiconductor device having a shape which is directly adhered to the surface of a printed circuit board with an adhesive as described in the first embodiment and whose periphery is sealed with a silicon resin. It does not matter. In this case, the height of the first-layer semiconductor device is equal to the thickness of each of the adhesive, the semiconductor chip, and the resin on the semiconductor chip. On the other hand, in a semiconductor device having another shape, the space provided between the lower surface of the semiconductor chip and the printed circuit board and the thickness of the resin under the lower surface of the semiconductor chip are not necessary. For this reason,
Since the height of a semiconductor device that is directly adhered to the surface of a printed circuit board with an adhesive and sealed around with a silicone resin as described in the first embodiment is reduced, the height is reduced. The height of the connection terminals can be reduced, and the height of the module can be reduced. If the height of the module can be reduced, if the modules are mounted in the system so that the module surface on which the semiconductor device is mounted is vertical, the spacing between each module can be narrowed and the modules can be arranged more densely in the system. It becomes possible.

【0033】本実施の形態によれば、多層にわたって半
導体装置を搭載する半導体モジュール及びそのためのプ
リント配線基板を提供することが可能となる
According to the present embodiment, it is possible to provide a semiconductor module on which a semiconductor device is mounted in multiple layers and a printed wiring board therefor.

【0034】[0034]

【発明の効果】本発明によれば、プリント配線基板に搭
載された半導体装置の不良が発見された場合に不良半導
体装置を代替半導体装置で代替可能な半導体モジュール
を提供することが可能となる。
According to the present invention, it is possible to provide a semiconductor module capable of replacing a defective semiconductor device with an alternative semiconductor device when a defect of a semiconductor device mounted on a printed wiring board is found.

【0035】本発明の他の特徴によれば、搭載予定の半
導体装置に不良があった場合に救済可能なプリント配線
基板を提供することが可能となる。
According to another feature of the present invention, it is possible to provide a printed wiring board which can be relieved when a semiconductor device to be mounted has a defect.

【0036】本発明の他の特徴によれば、多層にわたっ
て半導体装置を搭載する半導体モジュールを提供するこ
とが可能となる。
According to another feature of the present invention, it is possible to provide a semiconductor module in which semiconductor devices are mounted in multiple layers.

【0037】さらに本発明の他の特徴によれば、多層に
わたって半導体装置を搭載可能なプリント配線基板を提
供することが可能となる。
Further, according to another feature of the present invention, it is possible to provide a printed wiring board on which a semiconductor device can be mounted in multiple layers.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 (A)は、本発明の第1の実施の形態に係る
半導体モジュールの上面図であり、(B)は、本発明の
第1の実施の形態に係る半導体モジュールの断面図であ
る。
FIG. 1A is a top view of a semiconductor module according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view of the semiconductor module according to the first embodiment of the present invention. is there.

【図2】 本発明の第1の実施の形態に係るプリント配
線基板の上面図である。
FIG. 2 is a top view of the printed wiring board according to the first embodiment of the present invention.

【図3】 (A)は本発明の第2の実施の形態に係る半
導体モジュールの製造方法を説明する工程図に係る断面
図であり、(B)は本発明の第2の実施の形態に係る半
導体モジュールの断面図である。
FIG. 3A is a cross-sectional view illustrating a step of a method for manufacturing a semiconductor module according to a second embodiment of the present invention, and FIG. 3B is a cross-sectional view illustrating the method according to the second embodiment of the present invention. It is sectional drawing of such a semiconductor module.

【図4】 本発明の第3の実施の形態に係る半導体モジ
ュールの断面図である。
FIG. 4 is a sectional view of a semiconductor module according to a third embodiment of the present invention.

【図5】 本発明の第4の実施の形態に係る半導体モジ
ュールの断面図である。
FIG. 5 is a sectional view of a semiconductor module according to a fourth embodiment of the present invention.

【図6】 従来の半導体モジュールの断面図である。FIG. 6 is a sectional view of a conventional semiconductor module.

【符号の説明】[Explanation of symbols]

1 プリント配線基板 2 半導体基板 3 接着剤 4 接続パッド 5 パッド 6 ワイヤー 7 封止材 8 半導体装置 9 予備接続端子 10 信号配線 11 外部接続端子 12 半導体装置搭載部 13 不良半導体装置 14 開口部 15 代替半導体装置 16 外部リード 17 半導体基板 18 マウント部 19 ワイヤー 20 内部リード 21 予備接続端子 22 プリント配線基板 23 代替半導体装置 24 外部リード 25 半導体基板 26 マウント部 27 ワイヤー 28 内部リード 29 プリント実装基板 30 予備接続端子 31 第1層目の半導体装置 32 第2層目の半導体装置 33 パッド 34 半導体基板 35 マウント部 36 ワイヤー 37 内部リード 38 外部リード DESCRIPTION OF SYMBOLS 1 Printed wiring board 2 Semiconductor substrate 3 Adhesive 4 Connection pad 5 Pad 6 Wire 7 Sealing material 8 Semiconductor device 9 Preliminary connection terminal 10 Signal wiring 11 External connection terminal 12 Semiconductor device mounting part 13 Defective semiconductor device 14 Opening 15 Alternative semiconductor Device 16 External lead 17 Semiconductor substrate 18 Mounting part 19 Wire 20 Internal lead 21 Preliminary connection terminal 22 Printed wiring board 23 Alternative semiconductor device 24 External lead 25 Semiconductor substrate 26 Mounting part 27 Wire 28 Internal lead 29 Print mounting substrate 30 Preliminary connection terminal 31 First-layer semiconductor device 32 Second-layer semiconductor device 33 Pad 34 Semiconductor substrate 35 Mounting section 36 Wire 37 Internal lead 38 External lead

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E336 AA04 BB01 CC55 DD02 GG19 5F044 JJ00  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E336 AA04 BB01 CC55 DD02 GG19 5F044 JJ00

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】外部接続端子と、外部接続端子に接続され
た配線と、半導体基板を搭載する搭載領域と、この搭載
領域周辺に配置され、前記配線に接続されたパッドと、
このパッド周囲にこのパッドと対応して設けられ、前記
配線に接続された予備接続端子とを有するプリント配線
基板と、 回路素子が形成され、表面に接続パッドが設けられ、前
記プリント配線基板上の搭載領域に接着された半導体基
板と、 前記半導体基板の接続パッドに一端が接続され、他端が
前記プリント配線基板のパッドに接続されたワイヤー
と、 前記半導体基板、前記ワイヤー、前記パッド及び前記搭
載領域を被覆する封止体とを具備することを特徴とする
半導体モジュール。
An external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, a pad arranged around the mounting area and connected to the wiring,
A printed wiring board provided around the pad and corresponding to the pad and having a preliminary connection terminal connected to the wiring, a circuit element is formed, and a connection pad is provided on the surface; A semiconductor substrate adhered to the mounting area; a wire having one end connected to a connection pad of the semiconductor substrate and the other end connected to a pad of the printed wiring board; the semiconductor substrate, the wire, the pad, and the mounting A semiconductor module comprising: a sealing body covering a region.
【請求項2】外部接続端子と、外部接続端子に接続され
た配線と、半導体基板を搭載する搭載領域と、この搭載
領域周辺に配置され、前記配線に接続されたパッドと、
このパッド周囲にこのパッドと対応して設けられ、前記
配線に接続された予備接続端子とを有するプリント配線
基板と、 回路素子が形成され、表面に接続パッドが設けられ、前
記プリント配線基板上の搭載領域に接着された半導体基
板と、 前記半導体基板の接続パッドに一端が接続され、他端が
前記プリント配線基板のパッドとの間に非接続部を有す
るワイヤーと、 前記半導体基板、前記ワイヤー、前記パッド及び前記搭
載領域を被覆し、前記非接続部上に開口部を有する封止
体と、 前記封止体上に設けられ、接続ピンが前記予備接続端子
に接続された半導体装置とを具備することを特徴とする
半導体モジュール。
2. An external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, and a pad arranged around the mounting area and connected to the wiring,
A printed wiring board provided around the pad and corresponding to the pad and having a preliminary connection terminal connected to the wiring, a circuit element is formed, and a connection pad is provided on the surface; A semiconductor substrate adhered to a mounting region, a wire having one end connected to a connection pad of the semiconductor substrate, and the other end having a non-connection portion between the pad of the printed wiring board; and the semiconductor substrate, the wire, A sealing member that covers the pad and the mounting region and has an opening on the non-connection portion; and a semiconductor device provided on the sealing member and having a connection pin connected to the preliminary connection terminal. A semiconductor module characterized in that:
【請求項3】前記予備接続端子は前記封止体の高さより
高く形成されていることを特徴とする請求項1または2
いずれか記載の半導体モジュール。
3. The pre-connection terminal is formed higher than the height of the sealing body.
The semiconductor module according to any one of the above.
【請求項4】外部接続端子と、 外部接続端子に接続された配線と、 半導体基板を搭載する搭載領域と、 この搭載領域周辺に配置され、前記配線に接続されたパ
ッドと、 このパッド周囲にこのパッドと対応して設けられ、前記
配線に接続された予備接続端子とを有することを特徴と
するプリント配線基板。
4. An external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, a pad arranged around the mounting area and connected to the wiring, and a pad surrounding the pad. A printed wiring board, comprising: a preliminary connection terminal provided corresponding to the pad and connected to the wiring.
【請求項5】外部接続端子と、外部接続端子に接続され
た配線と、半導体基板を搭載する搭載領域と、この搭載
領域周辺に配置され、前記配線に接続されたパッドと、
このパッド周囲にこのパッドと対応して設けられ、前記
配線に接続され、第1の高さを有する予備接続端子とを
備えたプリント配線基板と、 回路素子が形成され、表面に接続パッドが設けられ、前
記プリント配線基板上の搭載領域に設けられ,前記プリ
ント配線基板上のパッドに接続され、前記予備接続端子
の第1の高さよりも小さい第2の高さを有する第1の半
導体装置と、 前記予備接続端子に接続され、前記第1の半導体装置の
上に配置された第2の半導体装置とを具備することを特
徴とする半導体モジュール。
5. An external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting a semiconductor substrate, and a pad arranged around the mounting area and connected to the wiring,
A printed wiring board provided around the pad corresponding to the pad, connected to the wiring and provided with a preliminary connection terminal having a first height, a circuit element is formed, and a connection pad is provided on the surface. A first semiconductor device provided in a mounting area on the printed wiring board, connected to a pad on the printed wiring board, and having a second height smaller than the first height of the preliminary connection terminal; A second semiconductor device connected to the preliminary connection terminal and disposed on the first semiconductor device.
【請求項6】外部接続端子と、 外部接続端子に接続された配線と、 半導体装置を搭載する搭載領域と、 この搭載領域周辺に配置され、前記配線に接続されたパ
ッドと、 このパッド周囲にこのパッドと対応して設けられ、前記
配線に接続され、前記半導体装置の高さよりも大きい高
さを有する予備接続端子とを有することを特徴とするプ
リント配線基板。
6. An external connection terminal, a wiring connected to the external connection terminal, a mounting area for mounting the semiconductor device, a pad disposed around the mounting area and connected to the wiring, and a pad surrounding the pad. A printed wiring board, comprising: a preliminary connection terminal provided corresponding to the pad, connected to the wiring, and having a height greater than a height of the semiconductor device.
JP2000171498A 2000-06-08 2000-06-08 Semiconductor module and printed wiring substrate Pending JP2001352143A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000171498A JP2001352143A (en) 2000-06-08 2000-06-08 Semiconductor module and printed wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171498A JP2001352143A (en) 2000-06-08 2000-06-08 Semiconductor module and printed wiring substrate

Publications (1)

Publication Number Publication Date
JP2001352143A true JP2001352143A (en) 2001-12-21

Family

ID=18674038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171498A Pending JP2001352143A (en) 2000-06-08 2000-06-08 Semiconductor module and printed wiring substrate

Country Status (1)

Country Link
JP (1) JP2001352143A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231701B1 (en) * 2006-01-06 2007-06-19 Ho-Ching Yang Modular PCB and method of replacing a malfunctioned module of the PCB

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231701B1 (en) * 2006-01-06 2007-06-19 Ho-Ching Yang Modular PCB and method of replacing a malfunctioned module of the PCB

Similar Documents

Publication Publication Date Title
US5654584A (en) Semiconductor device having tape automated bonding leads
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6362532B1 (en) Semiconductor device having ball-bonded pads
KR100333388B1 (en) chip size stack package and method of fabricating the same
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US8878368B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US20060038235A1 (en) Semiconductor device
US20020047214A1 (en) Multi-chip package-type semiconductor device
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
JPH10289932A (en) Carrier film and integrated circuit device using thereof
US6573608B2 (en) Semiconductor device with layered semiconductor chips
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
US6483189B1 (en) Semiconductor device
US20080087995A1 (en) Flexible film semiconductor package and method for manufacturing the same
US6479306B1 (en) Method for manufacturing semiconductor device
JP2001352143A (en) Semiconductor module and printed wiring substrate
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
JP3976984B2 (en) Semiconductor device and manufacturing method thereof
JP2005209899A (en) Relay member and multichip package using relay member
CN218371758U (en) Integrated circuit package and support substrate
JP2004296464A (en) Semiconductor device
KR100206975B1 (en) Semiconductor package
KR100352115B1 (en) Semiconductor package

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606