JP2001352097A - Light-emitting diode - Google Patents

Light-emitting diode

Info

Publication number
JP2001352097A
JP2001352097A JP2000177166A JP2000177166A JP2001352097A JP 2001352097 A JP2001352097 A JP 2001352097A JP 2000177166 A JP2000177166 A JP 2000177166A JP 2000177166 A JP2000177166 A JP 2000177166A JP 2001352097 A JP2001352097 A JP 2001352097A
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
emitting diode
current blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000177166A
Other languages
Japanese (ja)
Inventor
Naoki Kaneda
直樹 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000177166A priority Critical patent/JP2001352097A/en
Publication of JP2001352097A publication Critical patent/JP2001352097A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting diode of low price, having a simple struc ture and high efficiency. SOLUTION: This light-emitting diode enables suppression of electric current flowing in a light-emitting layer 5 of the lower part of an upper electrode 11 of the side of the upper electrode 11 (light extraction side) and to reflect a radiating light from a lightemitting layer 5 to a light extracting side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、発光ダイオードに
関する。
[0001] The present invention relates to a light emitting diode.

【0002】[0002]

【従来の技術】発光ダイオード(以下「LED」とい
う。)は、各種表示用光源として広く用いられている。
特に、屋外ディスプレイや交通信号用光源として用いら
れている。この種のLEDは高出力で信頼性が高く、し
かも安価であることが求められている。そのため、Al
GaInP系の可視光LEDにおいては、発光層の上部
に、発光層からの放射光に対し透過率が高く、しかも低
抵抗の厚膜(いわゆるウィンドウ層)を設けて、上部電
極に注入された電流を十分に拡散させて高い出力を得る
ように構成されている。
2. Description of the Related Art Light emitting diodes (hereinafter referred to as "LEDs") are widely used as light sources for various displays.
In particular, it is used as an outdoor display or a traffic light source. This type of LED is required to have high output, high reliability, and low cost. Therefore, Al
In a GaInP-based visible light LED, a thick film (a so-called window layer) having a high transmittance and a low resistance to light emitted from the light emitting layer is provided above the light emitting layer, and a current injected into the upper electrode is provided. Is sufficiently diffused to obtain a high output.

【0003】[0003]

【発明が解決しようとする課題】ところで、ウィンドウ
層を導入することにより、ウィンドウ層が無い場合と比
較して大幅に出力を向上させることができるものの、発
光層からの放射光の一部が上部電極に吸収されてしまう
ので、外部量子効率向上の妨げとなっていた。
By introducing a window layer, the output can be greatly improved as compared with the case where there is no window layer. The absorption by the electrodes hinders the improvement of the external quantum efficiency.

【0004】そこで、例えば、上部電極の下方部分の発
光層に電流が流れることを抑制する電流ブロック層を挿
入したり、上部電極直下に反射層を設けて上部電極での
吸収の影響を低減させたりする方法(特開平6−974
98号公報参照)により、上部電極での光吸収を低減す
ることが行われているが、製造工程が複雑であるという
問題があった。
Therefore, for example, a current blocking layer for suppressing the current from flowing into the light emitting layer below the upper electrode is inserted, or a reflective layer is provided immediately below the upper electrode to reduce the influence of absorption at the upper electrode. (Japanese Patent Laid-Open No. 6-974)
Japanese Patent Application Laid-Open No. 98-9898) reduces the light absorption at the upper electrode, but has a problem in that the manufacturing process is complicated.

【0005】そこで、本発明の目的は、上記課題を解決
し、構成が簡単で、発光効率が高く、安価な発光ダイオ
ードを提供することにある。
An object of the present invention is to solve the above-mentioned problems and to provide an inexpensive light-emitting diode having a simple structure, high luminous efficiency and high efficiency.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に本発明の発光ダイオードは、下部電極と、下部電極上
に形成された基板と、基板上に形成されAlGaInP
の混晶からなる発光層と、発光層上の一部に形成された
上部電極とを備えた発光ダイオードにおいて、基板と発
光層との間に、異なる組成のIII-V族化合物が交互に積
層されて発光層の放射光を上部電極側へ反射する反射層
が設けられ、発光層と上部電極との間に、隣接する半導
体層と逆導電型を有し、発光層に電流が流れることを抑
制し、かつ発光層の放射光を反射する電流ブロック層が
設けられているものである。
In order to achieve the above object, a light emitting diode according to the present invention comprises a lower electrode, a substrate formed on the lower electrode, and an AlGaInP formed on the substrate.
III-V compounds having different compositions are alternately stacked between the substrate and the light emitting layer in a light emitting diode having a light emitting layer composed of a mixed crystal of and a top electrode formed partially on the light emitting layer. A reflective layer is provided to reflect emitted light of the light-emitting layer to the upper electrode side, and between the light-emitting layer and the upper electrode, has a conductivity type opposite to that of an adjacent semiconductor layer, and prevents current from flowing through the light-emitting layer. A current blocking layer that suppresses and reflects emitted light from the light emitting layer is provided.

【0007】上記構成に加え本発明の発光ダイオードの
電流ブロック層の面積は、上部電極と等しいかあるいは
大きいのが好ましい。
[0007] In addition to the above configuration, the area of the current blocking layer of the light emitting diode of the present invention is preferably equal to or larger than the upper electrode.

【0008】上記構成に加え本発明の発光ダイオードの
電流ブロック層は、異なる組成のIII-V族化合物が交互
に積層されて上記発光層の放射光を反射するのが好まし
い。
In addition to the above structure, the current blocking layer of the light emitting diode of the present invention is preferably formed by alternately laminating III-V compounds having different compositions to reflect light emitted from the light emitting layer.

【0009】上記構成に加え本発明の発光ダイオードの
上部電極は、発光層上の略中央に形成されていてもよ
い。
In addition to the above configuration, the upper electrode of the light emitting diode of the present invention may be formed substantially at the center on the light emitting layer.

【0010】上記構成に加え本発明の発光ダイオードの
上部電極は、発光層上の周辺部に形成されていてもよ
い。
[0010] In addition to the above configuration, the upper electrode of the light emitting diode of the present invention may be formed in a peripheral portion on the light emitting layer.

【0011】上記構成に加え本発明の発光ダイオードの
反射層は、AlGaInP、AlGaAs、GaAs、
AlInPのうち少なくとも一つを含むのが好ましい。
In addition to the above structure, the reflection layer of the light emitting diode of the present invention is made of AlGaInP, AlGaAs, GaAs,
It is preferable to include at least one of AlInP.

【0012】上記構成に加え本発明の発光ダイオードの
電流ブロック層は、AlGaInP、AlGaAs、G
aAs、AlInPのうち少なくとも一つを含むのが好
ましい。
In addition to the above configuration, the current blocking layer of the light emitting diode of the present invention is made of AlGaInP, AlGaAs, G
It is preferable to include at least one of aAs and AlInP.

【0013】上記構成に加え本発明の発光ダイオード
は、基板の導電型と電流ブロック層の導電型とが等しい
のが好ましい。
In addition to the above configuration, the light emitting diode of the present invention preferably has the same conductivity type as the substrate and the current blocking layer.

【0014】上記構成に加え本発明の発光ダイオード
は、基板の導電型と上記電流ブロック層の導電型とがn
型であるのが好ましい。
In addition to the above structure, the light emitting diode according to the present invention has a structure in which the conductivity type of the substrate and the conductivity type of the current blocking layer are n.
Preferably it is a mold.

【0015】上記構成に加え本発明の発光ダイオード
は、電流ブロック層に、Si、Se、Te、Geのうち
少なくとも一つが添加されているのが好ましい。
[0015] In addition to the above configuration, in the light emitting diode of the present invention, it is preferable that at least one of Si, Se, Te, and Ge is added to the current blocking layer.

【0016】本発明によれば、半導体多層膜からなる電
流ブロック層を上部電極と発光層との間に挿入すること
により、上部電極側(光取出し側)の上部電極下方部分
の発光層に電流が流れるのを抑制し、かつ発光層からの
放射光を光取出し側へ反射させることができる。
According to the present invention, by inserting a current blocking layer composed of a semiconductor multilayer film between the upper electrode and the light emitting layer, current is applied to the light emitting layer below the upper electrode on the upper electrode side (light extraction side). Can be suppressed, and radiated light from the light emitting layer can be reflected to the light extraction side.

【0017】以下、本発明の発光ダイオードの構成につ
いて説明する。
Hereinafter, the configuration of the light emitting diode of the present invention will be described.

【0018】まず、基板としては発光領域との電気的接
触が得られ、LEDを構成する半導体層の結晶品質に悪
影響を与えないGaAs基板であれば、特に限定されな
い。基板の面方位は、ドーピング効率の見地から基本的
に(100)面から2°〜20°程度傾斜させた面方位
を用いるが特に限定されるものではなく、その他の面方
位を有する基板についても使用可能である。
First, the substrate is not particularly limited as long as it is a GaAs substrate which can make electrical contact with the light emitting region and does not adversely affect the crystal quality of the semiconductor layer constituting the LED. The plane orientation of the substrate is basically 2 ° to 20 ° inclined from the (100) plane from the viewpoint of doping efficiency, but is not particularly limited, and substrates having other plane orientations are also used. Can be used.

【0019】基板の上には基板からの結晶欠陥の影響を
排除するため、GaAsのバッファ層を堆積させる。厚
さは、0.1μm〜1μmとすることが一般的であり、
基板と同一の導電性を有するようにドーピングを行う。
さらに発光層からの放射光を反射させるために、基板と
同一の電気導電性を有し、基板と格子整合する結晶材料
を用いた分布ブラッグ反射器を挿入する。
A GaAs buffer layer is deposited on the substrate to eliminate the influence of crystal defects from the substrate. The thickness is generally 0.1 μm to 1 μm,
Doping is performed so as to have the same conductivity as the substrate.
Furthermore, in order to reflect light emitted from the light emitting layer, a distributed Bragg reflector using a crystalline material having the same electrical conductivity as the substrate and lattice-matching with the substrate is inserted.

【0020】次に(Alx Ga1-x y In1-y Pダブ
ルヘテロ構造を形成する。良質の結晶を成長させるため
にx、yの条件を0≦x≦1、0.47≦y≦0.57
とし、ダブルヘテロ構造とGaAs基板とが格子整合す
るようにx、yを選択する。発光層の組成は、所望の発
光波長から決定される。発光層の膜厚は、クラッド層と
の界面での非発光再結合がキャリアの再結合の最大支配
要因にならない程度の膜厚とする。発光層の両側のクラ
ッド層の組成は、キャリアの溢れ出しが発光効率の低下
をもたらさないように発光層のバンドギャップよりも大
きい値となるように選択する。クラッド層の膜厚は、発
光層からのキャリアがトンネリングしない程度の厚さを
選択する。n型GaAs基板上にLEDを形成する場合
は、発光層の上側のクラッド層(上部クラッド層)には
十分な低抵抗となるように、Mg若しくはZnをドーピ
ングする。但し、発光層と上部クラッド層との界面近傍
では非発光再結合の影響を低減させるためにドーピング
濃度を下げておく。発光層の下側のクラッド層(下部ク
ラッド層)にはSe、Si若しくはTe等の不純物を添
加する。p型GaAs基板上にLEDを形成する場合に
は、上部クラッド層にSe、Si若しくはTeなどの不
純物を添加し、下部クラッド層にMg若しくはZnを添
加する。上下両クラッド層の組成やドーピング濃度は抵
抗が小さくなるように膜厚方向に変化させてもよい。ま
た、発光層をダブルヘテロ構造とする代りに、量子井戸
構造にしてもよい。
Next, an (Al x Ga 1 -x ) y In 1 -y P double heterostructure is formed. In order to grow a good quality crystal, the conditions of x and y are set as 0 ≦ x ≦ 1, 0.47 ≦ y ≦ 0.57
X and y are selected so that the double hetero structure and the GaAs substrate are lattice-matched. The composition of the light emitting layer is determined from a desired light emission wavelength. The thickness of the light emitting layer is set to such a thickness that non-radiative recombination at the interface with the cladding layer does not become the most dominant factor of carrier recombination. The composition of the cladding layers on both sides of the light emitting layer is selected so as to have a value larger than the band gap of the light emitting layer so that the overflow of the carrier does not cause a decrease in luminous efficiency. The thickness of the cladding layer is selected so that carriers from the light emitting layer do not tunnel. When an LED is formed on an n-type GaAs substrate, the cladding layer (upper cladding layer) above the light emitting layer is doped with Mg or Zn so as to have a sufficiently low resistance. However, in the vicinity of the interface between the light emitting layer and the upper cladding layer, the doping concentration is reduced in order to reduce the effect of non-radiative recombination. An impurity such as Se, Si or Te is added to the lower cladding layer (lower cladding layer) of the light emitting layer. When an LED is formed on a p-type GaAs substrate, an impurity such as Se, Si or Te is added to the upper cladding layer, and Mg or Zn is added to the lower cladding layer. The composition and doping concentration of the upper and lower cladding layers may be changed in the film thickness direction so as to reduce the resistance. Further, instead of the light emitting layer having the double hetero structure, a quantum well structure may be used.

【0021】次に、上部クラッド層上に電流ブロック層
を形成する。光取出し側の電極下方部分の発光層に電流
が流れるのを抑制する特性を実現するために、電流ブロ
ック層には上部クラッド層と逆の電気伝導性を持たせ
る。さらに発光層の放射光を反射する特性を持たせるた
め、異なる組成のIII-V族化合物層が交互に積層されて
発光層の放射光を反射する反射層によって、電流ブロッ
ク層を形成する。発光層の下側にある分布ブラッグ反射
器と、発光層の放射光を反射する電流ブロック層とによ
って、発光層から放射された光は、基板や電極に吸収さ
れることなく、効率的に外部に放出される。
Next, a current block layer is formed on the upper clad layer. In order to realize the characteristic of suppressing the current from flowing to the light emitting layer below the electrode on the light extraction side, the current blocking layer is provided with an electric conductivity opposite to that of the upper cladding layer. Further, in order to have the property of reflecting the emitted light of the light emitting layer, a current blocking layer is formed by a reflective layer that reflects the emitted light of the light emitting layer by alternately stacking group III-V compound layers having different compositions. Due to the distributed Bragg reflector below the light emitting layer and the current blocking layer that reflects the light emitted from the light emitting layer, the light emitted from the light emitting layer is efficiently absorbed without being absorbed by the substrate or the electrode. Will be released.

【0022】電流ブロック層までを1回の結晶成長によ
り形成した後、エッチングにより電流ブロック層の一部
以外を除去し、ウィンドウ層を形成する。ウィンドウ層
上には必要に応じてコンタクト層を形成する。
After forming up to the current block layer by a single crystal growth, a portion other than a part of the current block layer is removed by etching to form a window layer. A contact layer is formed on the window layer as needed.

【0023】このようにして形成されたLEDエピタキ
シャルウェハの基板側と上部クラッド層側とにそれぞれ
電極を形成し、ダイシングを経てLEDチップを作製、
実装する。
Electrodes are formed on the substrate side and the upper clad layer side of the LED epitaxial wafer thus formed, and an LED chip is manufactured through dicing.
Implement.

【0024】以上のように、2回の結晶成長と通常の製
造工程という簡単な構成で、発光効率が高く、安価なL
EDが得られる。
As described above, with a simple structure of two crystal growths and a normal manufacturing process, the luminous efficiency is high and the inexpensive L is used.
ED is obtained.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0026】図1は本発明の発光ダイオードの一実施の
形態を示す構造図である。
FIG. 1 is a structural view showing one embodiment of the light emitting diode of the present invention.

【0027】本発光ダイオードは、基板1の上に、バッ
ファ層2、反射層3、下部クラッド層4、発光層5、上
部クラッド層6、電流ブロック層7、ウィンドウ層8及
びコンタクト層9を順次積層し、基板1の下面に下部電
極10を形成し、コンタクト層9の上に上部電極11を
形成したものである。
In this light emitting diode, a buffer layer 2, a reflection layer 3, a lower cladding layer 4, a light emitting layer 5, an upper cladding layer 6, a current blocking layer 7, a window layer 8, and a contact layer 9 are sequentially formed on a substrate 1. The lower electrode 10 is formed on the lower surface of the substrate 1 and the upper electrode 11 is formed on the contact layer 9.

【0028】半導体多層膜からなる電流ブロック層7を
上部電極11と発光層5との間に挿入することにより、
上部電極11の下方部分の発光層5に電流が流れるのを
抑制し、かつ発光層5からの放射光を光取出し側(上部
電極11側)へ反射させることができる。従って、構成
が簡単で、発光効率が高く、安価な発光ダイオードを提
供することができる。
By inserting a current blocking layer 7 composed of a semiconductor multilayer film between the upper electrode 11 and the light emitting layer 5,
It is possible to suppress a current from flowing to the light emitting layer 5 below the upper electrode 11 and reflect the radiation emitted from the light emitting layer 5 to the light extraction side (upper electrode 11 side). Therefore, it is possible to provide an inexpensive light-emitting diode having a simple configuration, high luminous efficiency, and low cost.

【0029】[0029]

【実施例】次に具体的な数値を挙げて説明するが、本発
明はこれに限定されるものではない。
Next, the present invention will be described with reference to specific numerical values, but the present invention is not limited thereto.

【0030】(実施例1)n型GaAs基板上に(Al
0.1 Ga0.9 0.5 In0.5 Pからなる発光層を有する
DH(ダブルヘテロ)構造のLEDを作製した。
(Example 1) (Al) was deposited on an n-type GaAs substrate.
An LED having a DH (double hetero) structure having a light emitting layer of 0.1 Ga 0.9 ) 0.5 In 0.5 P was manufactured.

【0031】図2は本発明の発光ダイオードに用いられ
るエピタキシャルウェハの一実施例の説明図であり、図
2(a)は電流ブロック膜のエッチング前の状態を示
し、図2(b)は完成後のエピタキシャルウェハの状態
を示す。
FIG. 2 is an explanatory view of one embodiment of the epitaxial wafer used for the light emitting diode of the present invention. FIG. 2 (a) shows a state before etching of a current blocking film, and FIG. 2 (b) shows a completed state. The state of the epitaxial wafer after is shown.

【0032】図2(a)に示す基板1としては、Siド
ープのn型単結晶を用いた。基板1のキャリア濃度は2
×1018cm-3であり、面方位は(100)15度オフ
とした。この基板1上に、MOVPE法によりエピタキ
シャル層を堆積させた。エピタキシャル層の原料とし
て、TMAl(トリメチルアルミニウム)、TEGa
(トリエチルガリウム)、TMIn(トリメチルインジ
ウム)、DEZn(ディエチル亜鉛)、アルシン、ホス
フィン、モノシランを使用し、ガスの混合比及び流速、
成長温度を変えることにより、結晶の組成を変化させ
た。
As the substrate 1 shown in FIG. 2A, a Si-doped n-type single crystal was used. The carrier concentration of the substrate 1 is 2
× 10 18 cm -3 , and the plane orientation was (100) 15 degrees off. An epitaxial layer was deposited on the substrate 1 by MOVPE. As materials for the epitaxial layer, TMAl (trimethylaluminum), TEGa
(Triethylgallium), TMIn (trimethylindium), DEZn (diethylzinc), arsine, phosphine, monosilane, using a gas mixing ratio and flow rate,
By changing the growth temperature, the composition of the crystal was changed.

【0033】まず、基板1上にn−GaAsからなるバ
ッファ層2を成長させた。
First, a buffer layer 2 made of n-GaAs was grown on a substrate 1.

【0034】バッファ層2にはSiをドープし、キャリ
ア濃度を1×1018cm-3とし、厚さを約0.5μmと
した。バッファ層2上にはSiドープでn型の導電性を
有し、発光層5からの放射光を反射させるための分布ブ
ラッグ反射器(DBR)からなる反射層3を形成した。
分布ブラッグ反射器は厚さ約44nmのAl0.85Ga
0.15Asと、厚さ約39nmのGaAsの12対で構成
したものである。
The buffer layer 2 is doped with Si, has a carrier concentration of 1 × 10 18 cm -3 and a thickness of about 0.5 μm. On the buffer layer 2, a reflective layer 3 made of a distributed Bragg reflector (DBR) for reflecting the light emitted from the light emitting layer 5 was formed on the buffer layer 2, which had n-type conductivity with Si doping.
The distributed Bragg reflector has an Al 0.85 Ga thickness of about 44 nm.
It is composed of 12 pairs of 0.15 As and GaAs having a thickness of about 39 nm.

【0035】次に、(Alx Ga1-x y In1-y Pダ
ブルヘテロ構造を形成した。下部クラッド層4は、混晶
比をx=0.7、y=0.5としてSiドープのn型
(Al0.7 Ga0.3 0.5 In0.5 Pとした。下部クラ
ッド層4のキャリア濃度は8×1017cm-3、厚さは
0.5μmとした。
Next, an (Al x Ga 1 -x ) y In 1 -y P double heterostructure was formed. The lower cladding layer 4 was made of Si-doped n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P with a mixed crystal ratio of x = 0.7 and y = 0.5. The carrier concentration of the lower cladding layer 4 was 8 × 10 17 cm −3 , and the thickness was 0.5 μm.

【0036】発光層5は、混晶比をx=0.1、y=
0.5とし、アンドープの(Al0.1Ga0.9 0.5
0.5 Pとした。発光層5のキャリア濃度を1×1016
cm-3とし、厚さを約0.6μmとした。
The light emitting layer 5 has a mixed crystal ratio of x = 0.1, y =
0.5 and undoped (Al 0.1 Ga 0.9 ) 0.5 I
n 0.5 P. The carrier concentration of the light emitting layer 5 is 1 × 10 16
cm −3 and a thickness of about 0.6 μm.

【0037】上部クラッド層6の混晶比をx=0.7、
y=0.5とし、Znドープのp型(Al0.7
0.3 0.5 In0.5 Pとした。上部クラッド層6のキ
ャリア濃度を5×1017cm-3とし、厚さを約1μmと
した。
The mixed crystal ratio of the upper cladding layer 6 is x = 0.7,
y = 0.5, Zn-doped p-type (Al 0.7 G
a 0.3 ) 0.5 In 0.5 P The carrier concentration of the upper cladding layer 6 was 5 × 10 17 cm −3 , and the thickness was about 1 μm.

【0038】上部クラッド層6上に電流ブロック膜7a
を形成した。電流ブロック膜7aはSiドープのn型と
し、厚さ約44nmのAl0.85Ga0.15Asと、厚さ約
39nmのGaAsとの6対で構成した。電流ブロック
膜7aのキャリア濃度を1×1018cm-3とした。
The current blocking film 7a is formed on the upper cladding layer 6.
Was formed. The current blocking film 7a was made of Si-doped n-type, and was constituted by six pairs of Al 0.85 Ga 0.15 As having a thickness of about 44 nm and GaAs having a thickness of about 39 nm. The carrier concentration of the current blocking film 7a was set to 1 × 10 18 cm −3 .

【0039】このようにして基板1上にバッファ層2か
ら電流ブロック膜7aまでを一度の結晶成長により形成
し、選択エッチングにより電流ブロック膜7aの一部が
残るように除去した。硫酸と過酸化水素水と水との混合
溶液は電流ブロック膜7aを1μm/min程度のエッ
チング速度で溶解させ、上部クラッド層6をほとんど溶
解させないため、容易に選択エッチングすることができ
る。
In this way, the layers from the buffer layer 2 to the current block film 7a were formed on the substrate 1 by a single crystal growth, and were removed by selective etching so that a part of the current block film 7a remained. The mixed solution of sulfuric acid, hydrogen peroxide and water dissolves the current blocking film 7a at an etching rate of about 1 μm / min and hardly dissolves the upper cladding layer 6, so that selective etching can be easily performed.

【0040】電流ブロック膜7aを選択エッチングによ
り一部を残して除去して電流ブロック層7を形成した
後、上部クラッド層6及び電流ブロック層7を覆うよう
にウィンドウ層8を形成した。結晶材料はAl0.85Ga
0.15Asとし、Znをドープしてキャリア濃度を(1〜
20)×1018cm-3とした。ウィンドウ層8上にはコ
ンタクト層9aとしてZn−GaAsを約0.03μm
の厚さに堆積させることにより図2(b)に示すLED
エピタキシャルウェハが得られた。
After the current block film 7a was selectively etched to remove a part thereof to form a current block layer 7, a window layer 8 was formed so as to cover the upper clad layer 6 and the current block layer 7. The crystal material is Al 0.85 Ga
0.15 As, and doping with Zn to increase the carrier concentration (from 1 to
20) × 10 18 cm −3 . About 0.03 μm of Zn-GaAs is formed on the window layer 8 as the contact layer 9a.
The LED shown in FIG.
An epitaxial wafer was obtained.

【0041】このようにして得られたLEDエピタキシ
ャルウェハから図1に示すようなLEDチップを作製し
た。
An LED chip as shown in FIG. 1 was manufactured from the thus obtained LED epitaxial wafer.

【0042】LEDチップは、下部電極10の上に、n
−GaAsからなる基板1、n−GaAsからなるバッ
ファ層2、DBRからなる反射層3、n−(Al0.7
0.3 0.5 In0.5 Pからなる下部クラッド層4、
(Al0.1 Ga0.9 0.5 In0.5 Pからなる発光層
5、p−(Al0.7 Ga0.3 0.5 In0.5 Pからなる
上部クラッド層6、電流ブロック層7、p−AlGaA
sからなるウィンドウ層8、p−GaAsからなるコン
タクト層9及び上部電極11が順次積層されたものであ
る。
The LED chip is provided on the lower electrode 10 with n
A substrate 1 made of -GaAs, a buffer layer 2 made of n-GaAs, a reflective layer 3 made of DBR, and n- (Al 0.7 G
a 0.3 ) Lower cladding layer 4 made of 0.5 In 0.5 P;
A light-emitting layer 5 made of (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P, an upper clad layer 6 made of p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, a current blocking layer 7, p-AlGaAs
A window layer 8 made of S, a contact layer 9 made of p-GaAs, and an upper electrode 11 are sequentially laminated.

【0043】このLEDチップの大きさは300μm角
で、エピタキシャルウェハで基板1側にあたるチップ下
面全体にAu−Ge−Ni合金からなる下部電極10が
形成され、コンタクト層9側にはAu−Zn−Ni合金
からなる直径150μmの円形の上部電極11が形成さ
れている。このLEDチップをステム上に配置し、積分
球光度計と直流電源とでLEDの発光特性を測定した結
果、20mA通電時の発光出力は50a.u.であり、
発光層5の放射光を反射させる特性を有する電流ブロッ
ク層7が無い構造のLEDの発光出力の30a.u.と
比較して出力が67%増加した。
The LED chip has a size of 300 μm square, a lower electrode 10 made of an Au—Ge—Ni alloy is formed on the entire lower surface of the chip on the substrate 1 side of the epitaxial wafer, and an Au—Zn— A circular upper electrode 11 made of a Ni alloy and having a diameter of 150 μm is formed. This LED chip was placed on the stem, and the light emission characteristics of the LED were measured using an integrating sphere photometer and a DC power supply. u. And
30a. Of the luminous output of the LED having the structure without the current blocking layer 7 having the characteristic of reflecting the radiated light of the luminescent layer 5 u. The output was increased by 67% as compared with.

【0044】(実施例2)n型GaAs基板上に量子井
戸発光層を有するLEDを作製した。
Example 2 An LED having a quantum well light emitting layer on an n-type GaAs substrate was manufactured.

【0045】図3は本発明の発光ダイオードに用いられ
るエピタキシャルウェハの他の実施例の説明図であり、
(a)は電流ブロック膜のエッチング前の状態を示し、
(b)は完成後のエピタキシャルウェハの状態を示す。
FIG. 3 is an explanatory view of another embodiment of the epitaxial wafer used for the light emitting diode of the present invention.
(A) shows a state before etching of the current blocking film,
(B) shows the state of the completed epitaxial wafer.

【0046】図3(a)に示す基板20としてはSiド
ープのn型GaAs単結晶を用いた。基板20のキャリ
ア濃度は2×1018cm-3をとし、面方位を(100)
15度オフとした。この基板20上にMOVPE法によ
りエピタキシャル層を堆積させた。原料として、TMA
I、TEGa、TMIn、DEZn、アルシン、ホスフ
ィン、モノシランを用い、ガスの混合比及び流速、成長
温度を変えることにより成長させる結晶の組成を変化さ
せた。
As the substrate 20 shown in FIG. 3A, a Si-doped n-type GaAs single crystal was used. The carrier concentration of the substrate 20 is 2 × 10 18 cm −3 and the plane orientation is (100).
Turned off 15 degrees. An epitaxial layer was deposited on the substrate 20 by MOVPE. As a raw material, TMA
Using I, TEGa, TMIn, DEZn, arsine, phosphine, and monosilane, the composition of the crystal to be grown was changed by changing the gas mixing ratio, flow rate, and growth temperature.

【0047】まず、基板20上にn−GaAsからなる
バッファ層21を成長させた。
First, a buffer layer 21 made of n-GaAs was grown on a substrate 20.

【0048】バッファ層21は、Siドープでキャリア
濃度を1×1018cm-3とし、厚さを約0.5μmとし
た。バッファ層21上にはSiドープでn型の導電性を
有し、発光層24からの放射光を反射させるためのDB
Rからなる反射層22を形成した。分布ブラッグ反射器
は厚さ44nmのAl0.85Ga0.15Asと、厚さ39n
mのGaAsとの12対で構成したものである。
The buffer layer 21 was doped with Si to have a carrier concentration of 1 × 10 18 cm -3 and a thickness of about 0.5 μm. On the buffer layer 21, a DB for reflecting n-type conductivity by doping with Si and reflecting light emitted from the light emitting layer 24 is provided.
A reflection layer 22 made of R was formed. The distributed Bragg reflector has a thickness of 44 nm of Al 0.85 Ga 0.15 As and a thickness of 39 n.
It is composed of 12 pairs with m GaAs.

【0049】次に、下部クラッド層23及び発光層24
を形成した。下部クラッド層23は、混晶比をx=0.
7、y=0.5とし、Siドープのn型(Al0.7 Ga
0.30.5 In0.5 Pとした。下部クラッド層23のキ
ャリア濃度を8×1017cm-3とし、厚さを約0.5μ
mとした。
Next, the lower cladding layer 23 and the light emitting layer 24
Was formed. The lower cladding layer 23 has a mixed crystal ratio of x = 0.
7, y = 0.5, and Si-doped n-type (Al 0.7 Ga
0.3 ) 0.5 In 0.5 P. The carrier concentration of the lower cladding layer 23 is set to 8 × 10 17 cm −3 and the thickness is set to about 0.5 μm.
m.

【0050】発光層24は、(Al0.5 Ga0.5 0.5
In0.5 Pと、Ga0.5 In0.5 Pとからなるアンドー
プの多重量子井戸(MQW)構造とした。
The light emitting layer 24 is made of (Al 0.5 Ga 0.5 ) 0.5
And an In 0.5 P, and a Ga 0.5 an In 0.5 undoped multi-quantum well made of a P (MQW) structure.

【0051】上部クラッド層25は、混晶比をx=0.
7、y=0.5としてZnドープのp型(Al0.7 Ga
0.3 0.5 In0.5 Pとした。上部クラッド層25のキ
ャリア濃度を5×1017cm-3とし、厚さを約1μmと
した。
The upper cladding layer 25 has a mixed crystal ratio of x = 0.
7, y = 0.5 and Zn-doped p-type (Al 0.7 Ga
0.3 ) 0.5 In 0.5 P. The carrier concentration of the upper cladding layer 25 was 5 × 10 17 cm −3 , and the thickness was about 1 μm.

【0052】上部クラッド層25上に電流ブロック膜2
6aを形成した。
The current blocking film 2 is formed on the upper cladding layer 25.
6a was formed.

【0053】電流ブロック膜26aは、Siドープのn
型とし、厚さ約43nmのAl0.5In0.5 Pと、厚さ
約49nmの(Al0.35Ga0.650.5 In0.5 Pとの
8対で構成したものである。電流ブロック膜26aのキ
ャリア濃度を1×1018cm-3とした。
The current blocking film 26a is made of Si-doped n
It is a mold and is composed of eight pairs of Al 0.5 In 0.5 P having a thickness of about 43 nm and (Al 0.35 Ga 0.65 ) 0.5 In 0.5 P having a thickness of about 49 nm. The carrier concentration of the current block film 26a was set to 1 × 10 18 cm −3 .

【0054】このようにして基板20上にバッファ層2
1から電流ブロック層26aまでを一度の結晶成長によ
り形成し、塩酸系エッチング液により電流ブロック膜2
6aの一部を残して除去して電流ブロック層26を形成
した。この電流ブロック層26及び上部クラッド層25
を覆うようにウィンドウ層27を形成することにより図
3(b)に示すようなLEDエピタキシャルウェハが得
られた。なお、ウィンドウ層27の結晶材料をGaPと
し、Znをドープし、キャリア濃度を(1〜20)×1
18cm-3とした。
Thus, the buffer layer 2 is formed on the substrate 20.
1 to the current blocking layer 26a are formed by a single crystal growth, and the current blocking layer 2a is formed using a hydrochloric acid-based etchant.
The current blocking layer 26 was formed by removing a part of the current blocking layer 6a. The current blocking layer 26 and the upper cladding layer 25
The LED epitaxial wafer as shown in FIG. 3B was obtained by forming the window layer 27 so as to cover the LED epitaxial wafer. The window layer 27 is made of GaP, doped with Zn, and has a carrier concentration of (1 to 20) × 1.
0 18 cm −3 .

【0055】このようにして得られたLEDエピタキシ
ャルウェハからLEDチップを作製した。
An LED chip was fabricated from the thus obtained LED epitaxial wafer.

【0056】図4は図3(a)、(b)に示したエピタ
キシャルウェハを用いた発光ダイオードの断面図であ
る。
FIG. 4 is a sectional view of a light emitting diode using the epitaxial wafer shown in FIGS. 3 (a) and 3 (b).

【0057】LEDチップは、下部電極28の上に、n
−GaAsからなる基板20、n−GaAsからなるバ
ッファ層21、DBRからなる反射層22、n−(Al
0.7Ga0.3 0.5 In0.5 Pからなる下部クラッド層
23、MQW構造の発光層24、p−(Al0.7 Ga
0.3 0.5 In0.5 Pからなる上部クラッド層25、電
流ブロック層26、p−GaPからなるウィンドウ層及
び上部電極29を順次積層したものである。
The LED chip is provided on the lower electrode 28 with n
-GaAs substrate 20, n-GaAs buffer layer 21, DBR reflective layer 22, n- (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P lower cladding layer 23, MQW light emitting layer 24, p- (Al 0.7 Ga
0.3 ) An upper cladding layer 25 made of 0.5 In 0.5 P, a current blocking layer 26, a window layer made of p-GaP, and an upper electrode 29 are sequentially laminated.

【0058】LEDチップの大きさは300μm角であ
り、エピタキシャルウェハで基板20側にあたるチップ
下面全体にAu−Ge−Ni合金からなる下部電極28
が形成され、ウィンドウ層27側にはAu−Zn−Ni
合金からなる直径150μmの円形の上部電極29が形
成されている。このLEDチップをステム上に配置し、
積分球光度計と直流電源とでLEDの発光特性を測定し
た結果、20mA通電時の発光出力は55a.u.であ
り、発光層24の放射光を反射させる特性を有する電流
ブロック層26が無い構造のLEDの発光出力の30
a.u.と比較して発光出力が83%増加した。
The size of the LED chip is 300 μm square, and the lower electrode 28 made of an Au—Ge—Ni alloy is formed on the entire lower surface of the chip on the substrate 20 side of the epitaxial wafer.
Is formed, and on the window layer 27 side, Au—Zn—Ni
A circular upper electrode 29 made of an alloy and having a diameter of 150 μm is formed. Place this LED chip on the stem,
As a result of measuring the light emission characteristics of the LED using an integrating sphere photometer and a DC power supply, the light emission output when a current of 20 mA was supplied was 55a. u. And the light emission output of the LED having the structure without the current blocking layer 26 having the characteristic of reflecting the emitted light of the light emitting layer 24 is 30.
a. u. The luminous output increased by 83% as compared with.

【0059】[0059]

【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
In summary, according to the present invention, the following excellent effects are exhibited.

【0060】構成が簡単で、発光効率が高く、安価な発
光ダイオードの提供を実現できる。
It is possible to provide an inexpensive light emitting diode having a simple structure, high luminous efficiency, and low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の発光ダイオードの一実施の形態を示す
構造図である。
FIG. 1 is a structural view showing one embodiment of a light emitting diode of the present invention.

【図2】本発明の発光ダイオードに用いられるエピタキ
シャルウェハの一実施例の説明図であり、(a)は電流
ブロック膜のエッチング前の状態を示し、(b)は完成
後のエピタキシャルウェハの状態を示す。
FIGS. 2A and 2B are explanatory views of an embodiment of an epitaxial wafer used for the light emitting diode of the present invention, wherein FIG. 2A shows a state before etching of a current blocking film, and FIG. Is shown.

【図3】本発明の発光ダイオードに用いられるエピタキ
シャルウェハの他の実施例の説明図であり、(a)は電
流ブロック膜のエッチング前の状態を示し、(b)は完
成後のエピタキシャルウェハの状態を示す。
3A and 3B are explanatory views of another embodiment of the epitaxial wafer used for the light emitting diode of the present invention, wherein FIG. 3A shows a state before etching of a current blocking film, and FIG. Indicates the status.

【図4】図3(a)、(b)に示したエピタキシャルウ
ェハを用いた発光ダイオードの断面図である。
FIG. 4 is a sectional view of a light emitting diode using the epitaxial wafer shown in FIGS. 3 (a) and 3 (b).

【符号の説明】[Explanation of symbols]

1 基板 2 バッファ層 3 反射層 4 下部クラッド層 5 発光層 6 上部クラッド層 7 電流ブロック層 8 ウィンドウ層 9 コンタクト層 10 下部電極 11 上部電極 DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 Reflective layer 4 Lower clad layer 5 Light emitting layer 6 Upper clad layer 7 Current block layer 8 Window layer 9 Contact layer 10 Lower electrode 11 Upper electrode

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 下部電極と、該下部電極上に形成された
基板と、該基板上に形成されAlGaInPの混晶から
なる発光層と、上記発光層上の一部に形成された上部電
極とを備えた発光ダイオードにおいて、上記基板と上記
発光層との間に、異なる組成のIII-V族化合物が交互に
積層されて上記発光層の放射光を上記上部電極側へ反射
する反射層が設けられ、上記発光層と上記上部電極との
間に、隣接する半導体層と逆導電型を有し、上記発光層
に電流が流れることを抑制し、かつ上記発光層の放射光
を反射する電流ブロック層が設けられていることを特徴
とする発光ダイオード。
1. A lower electrode, a substrate formed on the lower electrode, a light emitting layer formed on the substrate and made of a mixed crystal of AlGaInP, and an upper electrode formed on a part of the light emitting layer. In the light-emitting diode, a III-V compound having a different composition is alternately stacked between the substrate and the light-emitting layer, and a reflection layer is provided for reflecting the emitted light of the light-emitting layer toward the upper electrode. A current block that has an opposite conductivity type to the adjacent semiconductor layer between the light emitting layer and the upper electrode, suppresses current from flowing through the light emitting layer, and reflects emitted light from the light emitting layer A light-emitting diode comprising a layer.
【請求項2】 上記電流ブロック層の面積は、上記上部
電極と等しいかあるいは大きい請求項1に記載の発光ダ
イオード。
2. The light emitting diode according to claim 1, wherein an area of the current blocking layer is equal to or larger than the upper electrode.
【請求項3】 上記電流ブロック層は、異なる組成のII
I-V族化合物が交互に積層されて上記発光層の放射光を
反射する請求項1または2に記載の発光ダイオード。
3. The current blocking layer according to claim 1, wherein said current blocking layers have different compositions.
The light emitting diode according to claim 1, wherein the group IV compounds are alternately stacked to reflect light emitted from the light emitting layer.
【請求項4】 上記上部電極は、上記発光層上の略中央
に形成されている請求項1から3のいずれかに記載の発
光ダイオード。
4. The light emitting diode according to claim 1, wherein the upper electrode is formed substantially at the center on the light emitting layer.
【請求項5】 上記上部電極は、上記発光層上の周辺部
に形成されている請求項1から3のいずれかに記載の発
光ダイオード。
5. The light emitting diode according to claim 1, wherein the upper electrode is formed in a peripheral portion on the light emitting layer.
【請求項6】 上記反射層は、AlGaInP、AlG
aAs、GaAs、AlInPのうち少なくとも一つを
含む請求項1から3のいずれかに記載の発光ダイオー
ド。
6. The reflective layer is made of AlGaInP, AlG
4. The light emitting diode according to claim 1, comprising at least one of aAs, GaAs, and AlInP.
【請求項7】 上記電流ブロック層は、AlGaIn
P、AlGaAs、GaAs、AlInPのうち少なく
とも一つを含む請求項1から3のいずれかに記載の発光
ダイオード。
7. The current blocking layer is made of AlGaIn.
4. The light emitting diode according to claim 1, comprising at least one of P, AlGaAs, GaAs, and AlInP.
【請求項8】 上記基板の導電型と上記電流ブロック層
の導電型とが等しい請求項1から3のいずれかに記載の
発光ダイオード。
8. The light emitting diode according to claim 1, wherein the conductivity type of the substrate is the same as the conductivity type of the current blocking layer.
【請求項9】 上記基板の導電型と上記電流ブロック層
の導電型とがn型である請求項8に記載の発光ダイオー
ド。
9. The light emitting diode according to claim 8, wherein the conductivity type of the substrate and the conductivity type of the current blocking layer are n-type.
【請求項10】 上記電流ブロック層に、Si、Se、
Te、Geのうち少なくとも一つが添加されている請求
項8に記載の発光ダイオード。
10. The method according to claim 1, wherein the current blocking layer includes Si, Se,
The light emitting diode according to claim 8, wherein at least one of Te and Ge is added.
JP2000177166A 2000-06-08 2000-06-08 Light-emitting diode Pending JP2001352097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000177166A JP2001352097A (en) 2000-06-08 2000-06-08 Light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000177166A JP2001352097A (en) 2000-06-08 2000-06-08 Light-emitting diode

Publications (1)

Publication Number Publication Date
JP2001352097A true JP2001352097A (en) 2001-12-21

Family

ID=18678799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000177166A Pending JP2001352097A (en) 2000-06-08 2000-06-08 Light-emitting diode

Country Status (1)

Country Link
JP (1) JP2001352097A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488989B2 (en) 2003-06-10 2009-02-10 Kabushiki Kaisha Toshiba Semiconductor light emitting element, its manufacturing method and semiconductor light emitting device
US8395172B2 (en) 2010-05-26 2013-03-12 Kabushiki Kaisha Toshiba Light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488989B2 (en) 2003-06-10 2009-02-10 Kabushiki Kaisha Toshiba Semiconductor light emitting element, its manufacturing method and semiconductor light emitting device
US8395172B2 (en) 2010-05-26 2013-03-12 Kabushiki Kaisha Toshiba Light emitting device
TWI452729B (en) * 2010-05-26 2014-09-11 Toshiba Kk Light emitting device

Similar Documents

Publication Publication Date Title
US5811839A (en) Semiconductor light-emitting devices
US5153889A (en) Semiconductor light emitting device
JP4116260B2 (en) Semiconductor light emitting device
JP2002222989A (en) Semiconductor light-emitting device
JPH08288544A (en) Semiconductor light-emitting element
US8643023B2 (en) Light emitting diode, light emitting diode lamp, and lighting apparatus
JP2007096166A (en) Semiconductor light emitting element
JP3152708B2 (en) Semiconductor light emitting device
KR101445451B1 (en) Light emitting diode and method for producing the same
JP2007220709A (en) Light emitting diode
JP2006261219A (en) Semiconductor light emitting element
WO2012117795A1 (en) Light-emitting diode
WO2013084867A1 (en) Light-emitting diode and method for manufacturing same
JP2006040998A (en) Semiconductor light emitting device and epitaxial wafer therefor
JP4341623B2 (en) Light emitting device and manufacturing method thereof
TWI429106B (en) Light-emitting diode
JP2898847B2 (en) Semiconductor light emitting device
JPH04361572A (en) Semiconductor light emitting element
JP2003008058A (en) AlGaInP EPITAXIAL WAFER, METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR LIGHT-EMITTING ELEMENT USING THE SAME
JP2001352097A (en) Light-emitting diode
JP3763303B2 (en) Semiconductor light emitting device
JP2005129682A (en) Semiconductor light emitting device
JPH1168154A (en) Semiconductor light-emitting element
CN117936668B (en) Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode
JPH0945959A (en) Light emitting element