JP2001351897A - プラズマエッチング装置 - Google Patents

プラズマエッチング装置

Info

Publication number
JP2001351897A
JP2001351897A JP2000167726A JP2000167726A JP2001351897A JP 2001351897 A JP2001351897 A JP 2001351897A JP 2000167726 A JP2000167726 A JP 2000167726A JP 2000167726 A JP2000167726 A JP 2000167726A JP 2001351897 A JP2001351897 A JP 2001351897A
Authority
JP
Japan
Prior art keywords
voltage
electrode
pulse
etching apparatus
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000167726A
Other languages
English (en)
Inventor
Masaaki Sato
政明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2000167726A priority Critical patent/JP2001351897A/ja
Publication of JP2001351897A publication Critical patent/JP2001351897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 電子を確実に加速することができるプラズマ
エッチング装置を提供する。 【解決手段】 チャンバ内にプラズマを発生させるとと
もに、被処理物を載置させた電極にキャパシタを介し
て、所定の繰り返し周期を持つパルス電圧を印加するこ
とにより、被処理物を処理するプラズマエッチング装置
であって、所定の負電圧から所定の正電圧に立ち上がる
立ち上がり時間が、0より大きく、5ns未満であり、
電極に電子が流れ込む時間が、0より大きく、繰り返し
周期の5分の1以下となるように、パルス幅および所定
の正電圧から所定の負電圧に立ち下がる立ち下がり時間
を設定したパルス電圧を電極に印加する構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプラズマを用いて被
処理物の表面処理を行なうプラズマエッチング装置に関
し、特に電極に印加するパルス電圧の印加方法の改良に
関する。
【0002】
【従来の技術】プラズマを用いた被処理物表面の処理装
置の一例として、誘導結合型(Inductive Coupled Plas
ma、ICP)反応性イオンエッチング装置のブロック図
を図9に示す。チャンバー1内には、反応ガス供給系か
ら反応ガスが導入され、真空ポンプによってチャンバー
1内は、所定の圧力に調整される。チャンバー1の上部
には、石英窓2上にコイル3が配置されている。このコ
イル3に第1の高周波電源4から、13.56MHzの
高周波電力を印加すると、チャンバー1内に誘導結合で
高密度のプラズマが誘起される。チャンバー1の下部に
は、被エッチング物である半導体ウエハ5が電極6上に
載置されている。この電極6には、第2の高周波電源7
から13.56MHzの高周波電力が印加される。
【0003】第2の高周波電源7で発生した高周波は、
同軸ケーブル9によってオートマッチングユニット10
を介して電極6に供給される。電極6と第2の高周波電
源7との間は、キャパシタ8(ブロッキングキャパシ
タ)で直流的に絶縁されるとともに、オートマッチング
ユニット10でインピーダンス整合が行われ、反射のな
い状態で電力が供給される。通常この電極6に印加され
る高周波電圧の電圧波形は、概略正弦波であった。
【0004】このような構成の誘導結合型反応性イオン
エッチング装置では、電極6はキャパシタ8で直流的に
はフローティング状態となっているので、第2の高周波
電源7によって、図10(a)に示すような概略正弦波
の高周波電圧が印加したとき、電極6は図10(b)に
示すように、負にバイアスされることになる。この電圧
(セルフバイアス電圧)で正イオンが加速されて半導体
ウエハ5に衝突し、方向性エッチングを行なう。図10
(c)は電極に流れる電子とイオンの電流を示してい
る。
【0005】図11(a)は、プラズマに対する電極電
圧(VE)とイオン電流(Ii)(小さな破線)及び電
子電流(Ie)(大きな破線)、及び全体として電極に
流れ込む電極電流(実線)との関係を示す。図に示すよ
うに、プラズマに対する電極電圧(VE)が負のとき
は、イオン電流(Ii)が流れ、正に反転した後は、電
子電流(Ie)が流れていることがわかる。図11
(b)はイオン電流(Ii)及び電子電流(Ie)の時
間に対する関係を示す。図に示すように、電極に生じる
高周波電圧(Vrf)がピークのとき、プラズマに対する
電極電圧が負から正に逆転し、電子電流(Ie)が流れ
ていることがわかる。電極に生じる高周波電圧の周波数
の1周期に流れ込む電子の数とイオンの数は、定常状態
にはつりあっていることから、電極の負バイアスはほぼ
一定に維持されることになる。
【0006】このような装置を使用して、微細なパター
ンを有する半導体ウエハをエッチングする場合、局所的
にイオンと電子の入射数のバランスがくずれ、電子シェ
ーディングと呼ばれる問題が発生してしまう。図12
に、半導体ウエハ5表面の二酸化シリコン膜11上に積
層されたポリシリコン12をホトレジスト13をエッチ
ングマスクとして使用し、エッチングを行った場合の断
面図を示す。
【0007】正イオンは加速されてラインが並んでいる
パターンの底面まで到達し、ポリシリコン12をエッチ
ング除去する。一方電子は、正イオンのように加速され
ることはなく、逆に減速されてしまう。その結果、半導
体ウエハ5表面に対して水平方向の運動成分が垂直方向
の運動成分より大きくなり、ホトレジスト13側面にチ
ャージアップしてしまう。また、パターンのない領域で
は電子も半導体ウエハ5上の二酸化シリコン膜11上ま
で到達することができる。その結果、最も外側のポリシ
リコン14に着目すると、図中左側が右側より負とな
り、正イオンが左方向に曲げられ、図に示すように、ポ
リシリコンの一部が逆テーパ状にサイドエッチングされ
るという問題が発生してしまう。
【0008】この他にも、正イオンと電子が偏在するこ
とによって問題が生じてしまう場合がある。たとえば、
密に配線された電極につながった金属−酸化物−シリコ
ン(MOS)素子のゲート酸化膜が、配線エッチング中
に静電破壊するという問題が発生してしまう。これは、
ゲート電極パターンをエッチング中に、前述と同じよう
にゲート電極パターンのレジスト側壁に電子がチャージ
アップし、ゲート電極パターン間の底面には、正イオン
の入射が多くなる。そのため、ゲート電極がシリコンウ
エハに対して正にチャージアップしてしまい、静電破壊
が発生してしまう。
【0009】更に、絶縁膜に微細なホールを開ける場合
には、上部に電子がチャージアップし、底部にイオンが
チャージアップすることになる。そのため、入射イオン
の進行方向が曲げられるとともに、減速されてしまい、
サイドエッチングやエッチングレートが低下するという
問題が発生していた。
【0010】以上のような問題を解消するため、電極に
印加する電圧をパルス波形とし、パルス電圧が正電圧に
なる時間を制御する方法や、電子を加速する目的で、パ
ルス電圧の立ち上がり速度やデューティー比を設定する
方法が提案されている。
【0011】その一例として、特開平8−241885
号公報には、パルス波形の立ち上がり速度を103V/
μs以上でデューティ比5%以下のパルス電圧を印加す
ることで、上記問題を解消する技術が開示されている。
しかしながら、このような方法では、必ずしも電子を加
速することができない場合がある。たとえば立ち上がり
時間を20ns(5×103V/μs)とし、パルス幅
80ns、立ち下がり時間を20ns、パルス周期は5
μsと設定した正のパルス電圧(図13a)を電極に印
加する。このとき、プラズマに対する電極の電圧(図1
3b)、実際に電極に生じる電圧(図13c)、プラズ
マから電極に流れ込む電子とイオンの電流(図13d)
をそれぞれ示す。
【0012】電極に生じる電圧(図13c)は、一見上
昇しているように見えるが、図13(b)に示すよう
に、電極の電圧はプラズマの電圧より低いままである。
具体的には、電流が流れているパルス電圧が最大の時、
プラズマに対する電極電圧が−3.5Vとなっている。
したがってこのような条件では、前述の正弦波を印加す
る場合と比較して、電子を減速することは幾分抑えられ
るが、電子を加速するには至っていないことがわかる。
【0013】さらに、プラズマに対する電極の電圧(図
13b)をみると、パルスの立ち下がり時に大きなオー
バーシュートが生じ、それ以外の時間は−10.5V
と、ほとんど負電圧が印加されていないことがわかる。
これでは、イオンを十分に加速することが難しい。ま
た、オーバーシュートが生じると、イオンの加速エネル
ギーのバラツキの原因となり、意図したより高速のイオ
ン衝撃が結晶にダメージを与えたり、エッチングの選択
比を低下させる原因となってしまう。
【0014】
【発明が解決しようとする課題】このように、従来提案
されている所定の立ち上がり速度を持つ正のパルス電圧
を下部電極に印加する方法では、電子を加速してイオン
シューディングを防止することができない場合がある。
また、十分にイオンを加速することもできないという問
題があった。更に、電極とプラズマ間の電位が負側に大
きく振れるオーバーシュートが発生するという問題があ
った。本発明はこれらの問題点を解消し、電子を確実に
加速することができる方法を提供することを目的とす
る。また、オーバーシュートが発生しない方法を提供す
ることを目的とする。
【0015】
【課題を解決するための手段】本発明は上記目的を達成
するため、請求項1に係る発明は、チャンバ内にプラズ
マを発生させるとともに、被処理物を載置させた電極に
キャパシタを介して、所定の繰り返し周期を持つパルス
電圧を印加することにより、前記被処理物を処理するプ
ラズマエッチング装置において、所定の負電圧から所定
の正電圧に立ち上がる立ち上がり時間が、0より大き
く、5ns未満に設定され、前記電極に電子が流れ込む
時間が、0より大きく、前記繰り返し周期の5分の1以
下となるように、パルス幅および前記所定の正電圧から
前記所定の負電圧に立ち下がる立ち下がり時間が設定さ
れたパルス電圧を前記電極に印加することを特徴とする
ものである。
【0016】請求項2に係る発明は、請求項1記載のプ
ラズマエッチング装置において、前記電極に電子が流れ
込む時間を、前記電極に印加される電圧の正の最高値か
ら電子温度の5倍の電圧まで下がる時間とし、前記パル
ス電圧のパルス幅及び前記所定の正電圧から前記所定の
負電圧に立ち下がる立ち下がり時間が設定されているこ
とを特徴とするものである。
【0017】請求項3に係る発明は、チャンバ内にプラ
ズマを発生させるとともに、被処理物を載置させた電極
にキャパシタを介して、特定の繰り返し周期を持つパル
ス電圧を印加することにより、前記被処理物を処理する
プラズマエッチング装置において、所定の負電圧から所
定の正電圧に立ち上がる立ち上がり時間が、0より大き
く、5ns未満に設定され、前記パルス幅が、前記繰り
返し周期の10分の1以下に設定され、所定の正電圧か
ら所定の負電圧に立ち下がる立ち下がり時間が、0より
大きく、前記繰り返し周期の5分の3未満に設定された
パルス電圧を前記電極に印加することを特徴とするもの
である。
【0018】請求項4に係る発明は、請求項1乃至3い
ずれか記載のプラズマエッチング装置において、前記パ
ルス電圧は、所定の正電圧から所定の負電圧に立ち下が
る立ち下がり時間が、70ns以上で前記繰り返し周期
の1周期未満に設定されたことを特徴とするものであ
る。
【0019】
【作用】本発明では、パルス電圧の立ち上がり時間及び
電極に電子が流れ込む時間、あるいはパルス電圧の立ち
上がり時間、パルス幅及び立ち下がり時間を所定の範囲
に設定することで、イオンと同時に電子も確実に加速す
ることで、電子シューディングをなくす。また、立ち下
がり時間を所定の範囲に設定することで、オーバーシュ
ートをなくし、イオンの加速エネルギーのバラツキをな
くす。
【0020】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図1に本発明に使用する誘導結合型反応性
イオンエッチング装置のブロック図を示す。チャンバー
1内には反応ガス供給系から反応ガスが導入され、真空
ポンプによって所定の圧力に調整される。チャンバー1
の上部には、石英窓2上にコイル3が配置され、このコ
イル3に第1の高周波電源4から、13.56MHzの
高周波を印加することにより、反応ガスと高周波電力が
誘導結合し、高密度のプラズマが誘起される。チャンバ
ー1の下部には、被エッチング物である半導体ウエハ5
が電極6上に載置され、この6電極には、正のパルス電
圧が印加される。
【0021】この正のパルス電圧は、パルスジェネレー
タ15で発生させた高周波電圧波形を、リニアアンプ1
6で増幅することにより得られる。この高周波は、50
Ωの同軸ケーブル9によりアッテネータ17、キャパシ
タ8を介して、電極6に印加される。本発明では、パル
スの波形をできるだけ崩さないで電極6に印加させる必
要があるので、従来例で説明したようなオートマッチン
グユニットを入れないのが望ましい。またキャパシタ8
は、容量値が大きく、高周波特性の優れたものを用いる
のが望ましい。本発明では、トータル容量が200nF
となるように、複数のキャパシタを並列にして用いた。
本発明の高周波電圧を電極に印加する回路では、電極6
と同軸ケーブル9とのインピーダンスマッチングがとれ
ないため、反射波が発生する。そのため、反射波がリニ
アアンプ16に入るのを防止するため、アッテネータ1
7を挿入している。
【0022】上記のような装置を用いて、厚さ8nmの
二酸化シリコン膜上の厚さ350nmのポリシリコン膜
をエッチングする場合について説明する。チャンバ1内
にポリシリコン膜が積層された半導体ウエハ5を入れ、
真空ポンプでチャンバ1内を排気する。次に、反応性ガ
ス供給系から反応ガスとして塩素ガスを100SCCM
でチャンバ内に導入する。圧力調整弁を調整してチャン
バ内の圧力を1Paとする。そして、コイル3に400
W、電極6には、アッテネータ端の電圧計18で測定し
た電圧が200Vとなるように高周波電力をそれぞれ供
給する。この状態で10秒間保持する(第一ステッ
プ)。これは、ポリシリコン膜表面の自然酸化膜を除去
するための工程である。
【0023】次に反応ガスとして臭化水素ガス60SC
CM、塩素ガス20SCCM、酸素ガス2SCCMをチ
ャンバ1内に導入する。圧力調整弁を調整してチャンバ
1内の圧力を1Paとする。そして、コイル3に400
W、電極6には、アッテネータ17端の電圧計18で1
00Vとなるように高周波電力を供給する。この状態
で、ポリシリコン膜がエッチング除去されるまで、約5
5秒間保持する(第2ステップ)。
【0024】次に反応ガスとして臭化水素ガス100S
CCM、酸素ガス1.5SCCMをチャンバー1内に導
入し、圧力を8Paに設定する。そして、コイル3に4
00W、電極6にはアッテネータ17端の電圧計18で
100Vになるように高周波電力を供給する。この状態
で、60秒間保持し、オーバーエッチングを行なう(第
三ステップ)。
【0025】上記第二ステップにおいて、アッテネータ
17端の電圧計18で測定した電極に印加される電圧
(a)、プラズマに対する電極の電圧(b)、プラズマ
から電極に流れ込む電子とイオンの電流(c)をそれぞ
れ図2に示す。本実施の形態では、図に示すようにパル
ス電圧の立ち上がり時間を1ns、パルス幅を10n
s、立ち下がり時間を80ns、パルスの周期を500
nsとした。図2(b)に示すように、電極電圧がプラ
ズマの電圧より十分高くなり、正側に大きく振れている
ことがわかる(図2b)。具体的には、電流が流れてい
るパルス電圧の最大値の時、電極電圧がプラズマ電圧よ
り22V高くなっている。このとき電子は、電極に向か
って加速されることになる。さらに、パルス電圧が負の
時の電極電圧は、ほぼ−40Vと一定となり、従来例で
説明したようなオーバーシュートは発生していないこと
がわかる。
【0026】エッチングの断面形状を観測した結果も、
従来最も外側のポリシリコンに発生していた異常なサイ
ドエッチングの発生もみられなかった。
【0027】電子が加速される条件は、上記の条件に限
定されるものではない。図3に、パルス幅10ns、立
ち下がり時間80ns、パルス周期500nsを一定と
し、立ち上がり時間とプラズマに対する電極電圧のピー
ク値との関係を示している。図に示すように、立ち上が
り時間が5nsを越えると、電極電圧がプラズマ電圧に
対して負となることがわかる。即ち、立ち上がり時間を
5ns未満とすることで、本発明の効果を奏することが
可能であることがわかった。
【0028】図4にはパルス幅とプラズマに対する電極
電圧のピーク値の関係を示す。ここで、立ち上がり時間
1ns、立ち下がり時間80ns、パルス周期500n
sとした。図に示すように、パルス幅が0以上、50n
s以下のとき、電極電位ピーク値が正となることがわか
る。なお、パルス幅がゼロでは、パルス波形は鋸波状に
なるが、このような波形でも全く問題なく電子の加速を
行うことができる。本発明のパルス波形は、方形形状、
鋸波形状いずれでも良い。
【0029】図5には立ち下がり時間とプラズマに対す
る電極電圧のピーク値の関係を示す。ここで、立ち上が
り時間1ns、パルス幅10ns、パルス周期500n
sとした。この場合、立ち下がり時間が300ns程度
まで電極電圧のピーク値が正側に保たれることがわか
る。即ち、立ち下がり時間をパルス周期の5分の3以下
とすることで、本発明の効果を奏することが可能である
ことがわかった。
【0030】このように、電極に印加するパルス電圧の
立ち上がり時間を5ns未満に、パルス幅を繰り返し周
期の10分の1以下に、立ち下がり時間を繰り返し周期
の5分の3以下に設定することで、確実にプラズマに対
する電極電圧のピーク値を正に保つことができ、正イオ
ンのみならず、電子を加速することが可能となる。
【0031】一方、アッテネータ17端の電圧計18で
測定した電極に印加される電圧(a)、プラズマに対す
る電極の電圧(b)をそれぞれ図6に示す。図に示すよ
うに、電極に印加される電圧(図6a)は、図6bのよ
うに変化するため、実際に電極に電子が流れ込む時間を
制御する必要がある。この条件について種々実験した結
果、電極に電子が流れ込む時間が繰り返し周期の5分の
1を越えると、電極電位のピークが負になることが確認
された。そのため、本発明の効果を奏する範囲は、電極
に電子が流れ込む時間が繰り返し周期の5分の1以下で
ある必要があることがわかった。
【0032】電極に電子が流れ込む時間を繰り返し周期
の5分の1以下とするために、パルス幅と立ち下がり時
間を適宜設定すればよい。たとえば、図6に示す場合、
電子電流(Ie)とイオン電流(Ii)の比、Ie/I
iはおよそ200分の1程度であるので、1/200=
exp(−eVe/kTe)の関係から、電子温度の5
倍程度の負電圧以上のとき、電極に電子が流れ込む。即
ち、電子温度が約2eVでは、電極電圧が約−10Vま
で電極に電子が流れ込む。したがって、電極電圧が−1
0V以上に保持される時間を、繰り返し周期の5分の1
以下になるように、パルス幅及び立ち下がり時間を設定
する必要がある。
【0033】しかしながら、電子が電極に流れ込む時間
を精密に測定することは、通常の装置においては容易な
ことではない。その場合、アッテネータ端での電圧波形
を測定し、その電圧が正電圧の最高値から電子温度の5
倍まで下がった時間を、電子が流れ込む時間とみなして
パルス幅、立ち下がり時間を制御しても、本発明の効果
を奏することができる。図6(a)に示すように、電極
電圧のピーク値から電子温度の5倍の電圧まで下がる時
間を、繰り返し周期の5分の1以下になるように、パル
ス幅及び立ち下がり時間を設定してもよい。
【0034】ところで、立ち下がり時間が短くなると、
前述の従来例で説明したオーバーシュートが発生してし
まう場合がある。図7に立ち下がり電圧とオーバーシュ
ート電圧の関係を示す。図から明らかなように、立ち下
がり時間を70ns以上に設定すると、オーバーシュー
トの発生を防ぐことができることがわかる。
【0035】以上本発明の実施の形態について説明した
が、本発明は上記のポリシリコンのエッチングに限定さ
れるものではなく、三塩化ボロンと塩素の混合ガスを用
いて、アルミニウム合金層の配線パターンをエッチング
する場合、八フッ化四炭素と酸素の混合ガスを用いて、
二酸化シリコン膜等へのヴィアホールを形成する場合等
に適用することが可能である。これらのエッチングによ
っても、MOS型デバイスのゲート酸化膜の静電破壊や
加工形状の異常等はみられないことが確認された。
【0036】また、上記反応性イオンエッチング装置の
構造に限定されるものでもなく、たとえば、電極に印加
する電圧として高電圧が必要な場合、図8に示すように
インピーダンス変換回路19を挿入することも可能であ
る。図に示すように、パルスジェネレータ15で発生し
たバイアス電圧は、50Ωの同軸ケーブル9を経て、イ
ンピーダンス変換回路19に導入され、500Ωに変換
され、キャパシタ8を介して電極に印加される。印加さ
れる電圧を安定化するため、抵抗性疑似付加(ダミーロ
ード)20で電力を消費させる。インピーダンス変換回
路は、パルス波形の変形を防ぐため、コイルとコンデン
サからなる受動素子は用いず、パワートランジスタなど
の能動素子を用いて、周波数特性の広いものを用いた。
【0037】以上のように構成することによって、10
00Vのバイアス電圧の印加が可能となった。シリコン
基板に直径0.1μm、深さ2μmのホールエッチング
を行う際、エッチングレートの低下や側壁のボーイング
などの問題も生じることなく、良好なエッチング特性を
得ることができた。
【0038】
【発明の効果】以上説明したように本発明によれば、被
処理物に正イオンのみならず電子も加速することができ
るので、電子シューディングを効果的に防止することが
可能となった。特に、微細パターンを形成する際、形状
異常が発生することがないので、高性能の電子デバイス
を、安定かつ歩留まり良く形成することが可能となる。
【0039】また、加速エネルギーを従来に比べて十分
に大きくすることができると同時に、オーバーシュート
を効果的に抑制することができるため、正イオンの加速
エネルギーのバラツキを抑え、被処理物に与えるダメー
ジを少なくし、選択比の高いエッチング装置を提供でき
る。
【0040】本発明では、電極に印加する電圧の波形を
所定の条件で設定するのみで良く、装置の構成を複雑に
する必要もなく、簡便な構造の装置で実施することが可
能である。
【図面の簡単な説明】
【図1】本発明の実施の形態の誘導結合型反応性イオン
エッチング装置のブロック図である。
【図2】本発明の実施の形態を説明する図である。
【図3】本発明の実施の形態を説明する立ち上がり時間
とプラズマに対する電極電圧のピーク値の関係を示す図
である。
【図4】本発明の実施の形態を説明するパルス幅とプラ
ズマに対する電極電圧のピーク値の関係を示す図であ
る。
【図5】本発明の実施の形態を説明する立ち下がり時間
とプラズマに対する電極電圧のピーク値の関係を示す図
である。
【図6】本発明の実施の形態を説明する電極に電子が流
れ込む時間を説明する図である。
【図7】本発明の実施の形態を説明する立ち下がり時間
と電極に発生する負電圧のオーバーシュートの関係を説
明する図である。
【図8】本発明の別の実施の形態を説明する図である。
【図9】従来の誘導結合型プラズマエッチング装置のブ
ロック図である。
【図10】概略正弦波の電圧を電極に印加する従来例を
説明する図である。
【図11】従来の誘導結合型プラズマエッチング装置の
電極電圧とイオン電流及び電子電流の関係を示す図であ
る。
【図12】イオンシューディングを説明する図である。
【図13】パルス波形電圧を電極に印加する従来例を説
明する図である。
【符号の説明】
1 チャンバ 2 石英窓 3 コイル 4 第1の高周波電源 5 半導体ウエハ 6 電極 7 第2の高周波電源 8 キャパシタ 9 同軸ケーブル 10 オートマッチングユニット 11 二酸化シリコン膜 12 ポリシリコン 13 ホトレジスト 14 最も外側のポリシリコン 15 パルスジェネレータ 16 リニアアンプ 17 アッテネータ 18 電圧計 19 インピーダンス変換回路 20 抵抗性疑似負荷

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チャンバ内にプラズマを発生させるとと
    もに、被処理物を載置させた電極にキャパシタを介し
    て、所定の繰り返し周期を持つパルス電圧を印加するこ
    とにより、前記被処理物を処理するプラズマエッチング
    装置において、 所定の負電圧から所定の正電圧に立ち上がる立ち上がり
    時間が、0より大きく、5ns未満に設定され、前記電
    極に電子が流れ込む時間が、0より大きく、前記繰り返
    し周期の5分の1以下となるように、パルス幅および前
    記所定の正電圧から前記所定の負電圧に立ち下がる立ち
    下がり時間が設定されたパルス電圧を前記電極に印加す
    ることを特徴とするプラズマエッチング装置。
  2. 【請求項2】 請求項1記載のプラズマエッチング装置
    において、前記電極に電子が流れ込む時間を、前記電極
    に印加される電圧の正の最高値から電子温度の5倍の電
    圧まで下がる時間とし、前記パルス電圧のパルス幅及び
    前記所定の正電圧から前記所定の負電圧に立ち下がる立
    ち下がり時間が設定されていることを特徴とするプラズ
    マエッチング装置。
  3. 【請求項3】 チャンバ内にプラズマを発生させるとと
    もに、被処理物を載置させた電極にキャパシタを介し
    て、特定の繰り返し周期を持つパルス電圧を印加するこ
    とにより、前記被処理物を処理するプラズマエッチング
    装置において、 所定の負電圧から所定の正電圧に立ち上がる立ち上がり
    時間が、0より大きく、5ns未満に設定され、前記パ
    ルス幅が、前記繰り返し周期の10分の1以下に設定さ
    れ、所定の正電圧から所定の負電圧に立ち下がる立ち下
    がり時間が、0より大きく、前記繰り返し周期の5分の
    3未満に設定されたパルス電圧を前記電極に印加するこ
    とを特徴とするプラズマエッチング装置。
  4. 【請求項4】 請求項1乃至3いずれか記載のプラズマ
    エッチング装置において、前記パルス電圧は、所定の正
    電圧から所定の負電圧に立ち下がる立ち下がり時間が、
    70ns以上で前記繰り返し周期の1周期未満に設定さ
    れたことを特徴とするプラズマエッチング装置。
JP2000167726A 2000-06-05 2000-06-05 プラズマエッチング装置 Pending JP2001351897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000167726A JP2001351897A (ja) 2000-06-05 2000-06-05 プラズマエッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000167726A JP2001351897A (ja) 2000-06-05 2000-06-05 プラズマエッチング装置

Publications (1)

Publication Number Publication Date
JP2001351897A true JP2001351897A (ja) 2001-12-21

Family

ID=18670845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000167726A Pending JP2001351897A (ja) 2000-06-05 2000-06-05 プラズマエッチング装置

Country Status (1)

Country Link
JP (1) JP2001351897A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
JP2012532417A (ja) * 2009-07-01 2012-12-13 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド イオンソースのイオン組成を選択的に制御するシステムおよび方法。

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
US7482694B2 (en) 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
JP2012532417A (ja) * 2009-07-01 2012-12-13 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド イオンソースのイオン組成を選択的に制御するシステムおよび方法。

Similar Documents

Publication Publication Date Title
US12057329B2 (en) Selective etch using material modification and RF pulsing
JP3799073B2 (ja) ドライエッチング方法
US8545670B2 (en) Plasma processing apparatus and plasma processing method
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US20130344702A1 (en) Method of etching silicon nitride films
JP3533105B2 (ja) 半導体装置の製造方法と製造装置
TW201403752A (zh) 半導體結構的形成方法
TW201334063A (zh) 具有增加的遮罩選擇性之蝕刻
TW201403704A (zh) 半導體結構的形成方法
CN105210178A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
US10192750B2 (en) Plasma processing method
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP3011018B2 (ja) プラズマエッチング方法
JPH08255782A (ja) プラズマ表面処理装置
US20220059358A1 (en) Pulsed capacitively coupled plasma processes
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP2001351897A (ja) プラズマエッチング装置
JPWO2020008703A1 (ja) プラズマ処理方法
JP2007141918A (ja) ドライエッチング方法
JP3278732B2 (ja) エッチング装置及びエッチング方法
US20120302070A1 (en) Method and system for performing pulse-etching in a semiconductor device
JPH0864585A (ja) プラズマ発生加工方法およびその装置
TWI833452B (zh) 形成半導體元件的導電層的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302