JP2001345413A - Lead frame and semiconductor device using the same - Google Patents

Lead frame and semiconductor device using the same

Info

Publication number
JP2001345413A
JP2001345413A JP2000161378A JP2000161378A JP2001345413A JP 2001345413 A JP2001345413 A JP 2001345413A JP 2000161378 A JP2000161378 A JP 2000161378A JP 2000161378 A JP2000161378 A JP 2000161378A JP 2001345413 A JP2001345413 A JP 2001345413A
Authority
JP
Japan
Prior art keywords
die pad
leads
semiconductor chip
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000161378A
Other languages
Japanese (ja)
Inventor
Susumu Kamata
丞 鹿俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000161378A priority Critical patent/JP2001345413A/en
Publication of JP2001345413A publication Critical patent/JP2001345413A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

PROBLEM TO BE SOLVED: To prevent a semiconductor chip from coming into contact with the tip of a lead that is arranged below the semiconductor chip, and the non-filling of sealing resin to the gap between the semiconductor chip and tip of the lead when the semiconductor chip having larger external dimensions than a die pad is mounted onto the die pad. SOLUTION: This lead frame is equipped with a die pad 402 that mounts the semiconductor chip, a plurality of projections 408 that are arranged so that an equilateral triangle is formed on the upper surface of a die pad 401, and a plurality of leads whose tips are arranged adjacent to the die pad 402, whose other ends are extended outward, and whose planes are the same as the upper surface of the die pad 402.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リードフレーム及
びそれを用いた半導体装置に関し、更に詳しくは半導体
チップを搭載するためのダイパッドと前記ダイパッドに
隣接配置されたリードの先端部とに跨って、前記ダイパ
ッドの外形寸法より大きい外形寸法を有する方形状の半
導体チップを配置し、且つ前記ダイパッド上面に固着可
能にしたリードフレーム及びそれを用いた半導体装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a semiconductor device using the same, and more particularly, to a lead pad for mounting a semiconductor chip and a tip of a lead arranged adjacent to the die pad. The present invention relates to a lead frame in which a rectangular semiconductor chip having an outer dimension larger than the outer dimension of the die pad is arranged and can be fixed to the upper surface of the die pad, and a semiconductor device using the same.

【0002】[0002]

【従来の技術】最近、ピン数が同じでチップ寸法が異な
る製品、例えば少量多品種のASIC(Application Sp
ecific Integrated Circuit)製品においては、チップ
寸法に対応したリードフレームを作らずに、半導体チッ
プの外形寸法がダイパッドの外形寸法より大きい場合、
前記半導体チップを、前記ダイパッドと該ダイパッドに
隣接配置されたリードの先端部とに跨って、且つ前記リ
ードの先端部に接触しないように配置している。
2. Description of the Related Art Recently, products having the same number of pins and different chip dimensions, for example, ASIC (Application Sp
ecific Integrated Circuit) products, without making a lead frame corresponding to the chip dimensions, if the external dimensions of the semiconductor chip are larger than the external dimensions of the die pad,
The semiconductor chip is arranged so as to straddle the die pad and the tip of a lead arranged adjacent to the die pad and not to contact the tip of the lead.

【0003】また、BGA(Ball Grid Array)型半導
体装置においては、多数のボール電極を複数配列するた
め、リードの先端部をダイパッドに千鳥状に隣接配置
し、半導体チップを、前記ダイパッドと該ダイパッドに
隣接配置された前記リードの先端部とに跨って、且つ前
記リードの先端部に接触しないように配置している。
Further, in a BGA (Ball Grid Array) type semiconductor device, in order to arrange a plurality of ball electrodes, a plurality of ball electrodes are arranged in a staggered manner adjacent to a die pad, and a semiconductor chip is connected to the die pad and the die pad. Are arranged so as not to come into contact with the leading end of the lead and to be in contact with the leading end of the lead.

【0004】次に、そのBGA型半導体装置の代表的な
一例を図10及び図11を参照して説明する。
Next, a typical example of the BGA type semiconductor device will be described with reference to FIGS.

【0005】図10(a)は、一般的なBGA型半導体
装置に用いられるリードフレームを示す平面図、図10
(b)は、図10(a)のリードフレームをA−A’線
に沿って切断し、矢印方向から眺めた断面図、図11
(a)は、一般的なBGA型半導体装置を模式的に示す
平面図、図11(b)は、図11(a)のBGA型半導
体装置をA−A’線に沿って切断し、矢印方向から眺め
た断面図である。
FIG. 10A is a plan view showing a lead frame used in a general BGA type semiconductor device.
FIG. 11B is a cross-sectional view of the lead frame of FIG. 10A cut along the line AA ′ and viewed from the direction of the arrow.
11A is a plan view schematically showing a general BGA type semiconductor device, and FIG. 11B is a cross-sectional view of the BGA type semiconductor device shown in FIG. It is sectional drawing seen from the direction.

【0006】即ち、BGA型半導体装置では、リードフ
レーム100としては、図10に示すように、例えば矩
形状の肉薄金属板を打ち抜き或いはエッチング加工によ
り形成されてなり、四角形の枠101の中心には、方形
状のダイパット102が形成され、該ダイパッド102
は前記枠101に連結された4本の吊りリード103に
より支持されている。また、前記ダイパッド102の各
辺に対して、異なる長さを有し、且つ前記ダイパッド1
02上面と同一平面なす複数のリード104a、104
bが交互に配置され、各リード104a、104bの先
端部は前記ダイパッド102の周囲に千鳥状に隣接配置
され、且つ各リード104a、104bの終端部は前記
枠101に連結されたダムバー105に連結され、各リ
ード104a、104bは前記ダムバー105により支
持されている。
That is, in the BGA type semiconductor device, as shown in FIG. 10, a lead frame 100 is formed by punching or etching a rectangular thin metal plate, for example. , A rectangular die pad 102 is formed, and the die pad 102 is formed.
Are supported by four suspension leads 103 connected to the frame 101. Further, each side of the die pad 102 has a different length and the die pad 1
02, a plurality of leads 104a, 104 coplanar with the upper surface.
b are alternately arranged, the tips of the leads 104a and 104b are arranged adjacent to the die pad 102 in a staggered manner, and the ends of the leads 104a and 104b are connected to a dam bar 105 connected to the frame 101. The leads 104a and 104b are supported by the dam bar 105.

【0007】そして、図11に示すように、半導体チッ
プ110が前記リードフレーム100における前記ダイ
パッド102と長いリード104aの先端部に跨って配
置され、前記ダイパッド上に塗付した約5乃至25μm
厚の接着材120を介して前記ダイパッド102上面に
固着される。前記半導体チップ110上面の各電極(ボ
ンディングパッド)111と前記リード104a、10
4bの各先端部とがAuワイヤ等の接続部材130を介
して接続され、さらに前記リード104a,104bの
各先端部下面を除いて、前記半導体チップ110、前記
リード104a,104b、前記接続部材120及び前
記ダイパッド102がエポキシ樹脂等の封止樹脂140
で気密封止され、封止樹脂140の外側部から露出した
ダムバー105及び枠101等が切断除去された後、前
記封止樹脂140下面から露呈された前記各リード10
4a、104bの先端部下面にボール電極150がそれ
ぞれ形成されることにより、BGA型半導体装置が完成
される。
Then, as shown in FIG. 11, a semiconductor chip 110 is disposed over the die pad 102 and the tip of the long lead 104a in the lead frame 100, and is coated on the die pad by about 5 to 25 μm.
It is fixed to the upper surface of the die pad 102 via a thick adhesive 120. Each electrode (bonding pad) 111 on the upper surface of the semiconductor chip 110 and the leads 104a,
4b are connected to each other via a connection member 130 such as an Au wire, and the semiconductor chip 110, the leads 104a, 104b, and the connection member 120 are removed except for the lower surfaces of the leads 104a, 104b. And the die pad 102 is formed of a sealing resin 140 such as an epoxy resin.
Each of the leads 10 exposed from the lower surface of the sealing resin 140 after the dam bar 105, the frame 101, and the like exposed from the outer portion of the sealing resin 140 are cut and removed.
The BGA type semiconductor device is completed by forming the ball electrodes 150 on the lower surfaces of the tip portions of 4a and 104b, respectively.

【0008】しかし、半導体チップ110下面と該半導
体チップ110下に配置された長いリード104aの先
端部上面との間隙は、前記接着材120の厚みのみであ
り、一般的に、約5乃至10μmと極めて小さく、前記
リード104aの先端部が上方向に僅かでも屈曲してい
たり、或いは前記半導体チップ110を前記ダイパッド
102に搭載する際、前記半導体チップ110が僅かで
も傾斜すると、前記半導体チップ110下面と該半導体
チップ110下に配置された前記リード104aの先端
部とが接触する。
However, the gap between the lower surface of the semiconductor chip 110 and the upper surface of the tip of the long lead 104a disposed under the semiconductor chip 110 is only the thickness of the adhesive 120, and is generally about 5 to 10 μm. If the tip of the lead 104a is extremely small and slightly bent upward, or if the semiconductor chip 110 is slightly inclined when mounting the semiconductor chip 110 on the die pad 102, the lower surface of the semiconductor chip 110 and The tip of the lead 104a disposed below the semiconductor chip 110 comes into contact with the tip.

【0009】従来、このような前記半導体チップと前記
リードの先端部との接触を防ぐものとして、次のような
技術が知られている。まず、第1の改良技術について、
図12を参照して説明する。
Conventionally, the following technique has been known to prevent such contact between the semiconductor chip and the tip of the lead. First, about the first improvement technology,
This will be described with reference to FIG.

【0010】図12は、従来の第1の改良技術に係わる
BGA型半導体装置の断面図である。
FIG. 12 is a cross-sectional view of a BGA type semiconductor device according to the first related art.

【0011】即ち、このBGA型半導体装置では、約3
0μmの粒径を有するガラスビーズ等のスペーサ201
を混入した接着材200を用いたものである。これは、
通常、前記封止樹脂140に混在されるフィラーの大き
さが約30μmであり、前記封止樹脂140が前記半導
体チップ110下面と該半導体チップ110下方に配置
される前記リード104aの先端部上面との間隙に充填
されるようにすると共に、通常の接着材120を使用す
る場合に比べて前記半導体チップ110下面と前記リー
ド104aの先端部上面との間隙を大きくし、両者の接
触を防止するようにしたものである。
That is, in this BGA type semiconductor device, about 3
Spacer 201 such as glass beads having a particle size of 0 μm
This is the one using the adhesive material 200 mixed with. this is,
Normally, the size of the filler mixed in the sealing resin 140 is about 30 μm, and the sealing resin 140 is formed between the lower surface of the semiconductor chip 110 and the upper surface of the tip of the lead 104 a disposed below the semiconductor chip 110. And the gap between the lower surface of the semiconductor chip 110 and the upper surface of the tip of the lead 104a is increased as compared with the case where a normal adhesive 120 is used, so as to prevent contact between the two. It was made.

【0012】しかしながら、前記スペーサ201は前記
接着材200中を自在に移動するため、前記ダイパッド
102上面に前記接着材200を塗布した際、前記スペ
ーサ201の分布に偏りが生じ易く、前記接着材200
を一様な厚さに形成することが困難で、前記半導体チッ
プ110が傾斜し、前記半導体チップ110下面と該半
導体チップ110下方の前記リード104aの先端部上
面とが接触する恐れがある。
However, since the spacer 201 moves freely in the adhesive material 200, when the adhesive material 200 is applied to the upper surface of the die pad 102, the distribution of the spacer 201 tends to be uneven, and the adhesive material 200
It is difficult to form the semiconductor chip 110 into a uniform thickness, and the semiconductor chip 110 may be inclined, and the lower surface of the semiconductor chip 110 may contact the upper surface of the tip of the lead 104a below the semiconductor chip 110.

【0013】また、前記接着材200はスペーサ201
を混入することにより、見掛上、粘度等の物性が変わる
ため、塗付時にディスペンサの吐出口における前記接着
材200の液ダレを拭取る必要があり、塗付作業能率が
低下する。
The adhesive 200 is a spacer 201
When mixed, the apparent properties such as viscosity change, so that it is necessary to wipe off the liquid dripping of the adhesive 200 at the discharge port of the dispenser at the time of application, and the efficiency of application operation is reduced.

【0014】次に、第2の改良技術について図13を参
照して説明する。
Next, a second improved technique will be described with reference to FIG.

【0015】図13は、従来の第2の改良技術に係わる
BGA型半導体装置の断面図である。
FIG. 13 is a cross-sectional view of a BGA type semiconductor device according to the second related art.

【0016】即ち、このBGA型半導体装置では、前記
半導体チップ110の下方に配置される前記リード10
4aの先端部上面にポリイミド、レジスト等の絶縁層3
00を約6乃至16μm厚に形成し、前記半導体チップ
110下面と前記リード104aの先端部上面とを前記
絶縁層300により電気的に絶縁するようにしたもので
ある。
That is, in this BGA type semiconductor device, the leads 10 arranged below the semiconductor chip 110
4a, an insulating layer 3 of polyimide, resist, etc.
00 is formed to a thickness of about 6 to 16 μm, and the lower surface of the semiconductor chip 110 and the upper surface of the tip of the lead 104 a are electrically insulated by the insulating layer 300.

【0017】この構造では、通常の約5乃至10μm厚
の接着材を使用することが出来るが、前記半導体チップ
110下面と前記絶縁層300上面との間隙は、約0乃
至19μmと小さく、そのため、この両者の間隙には約
30μmの大きさのフィラーが混入された前記封止樹脂
140が充填されない。また、前記絶縁層300にポリ
イミドを用いる場合には、前記封止樹脂(エポキシ樹
脂)との密着性が悪く、前記封止樹脂の剥離を引起すた
め、半導体装置の信頼性を低下させる原因となる。
In this structure, an ordinary adhesive having a thickness of about 5 to 10 μm can be used, but the gap between the lower surface of the semiconductor chip 110 and the upper surface of the insulating layer 300 is as small as about 0 to 19 μm. The gap between the two is not filled with the sealing resin 140 mixed with a filler having a size of about 30 μm. In addition, when polyimide is used for the insulating layer 300, adhesion to the sealing resin (epoxy resin) is poor, and peeling of the sealing resin is caused. Become.

【0018】[0018]

【発明が解決しようとする課題】上記したように、従来
の第1の改良技術よる半導体装置では、前記接着材中の
スペーサが前記接着材中を自在に移動するため、スペー
サの分布に偏りが生じ易く、前記半導体チップ下面と該
半導体チップ下方に配置される前記リードの先端部とが
接触する恐れがある。また、スペーサの混入により、見
掛上、前記接着材の粘度等の物性が変わるため、塗付時
にヂィスペンサの吐出口における前記接着材の液ダレを
拭取る必要があり、塗付作業能率が低下する。
As described above, in the conventional semiconductor device according to the first improved technique, since the spacers in the adhesive material move freely in the adhesive material, the distribution of the spacers is biased. This is likely to occur, and the lower surface of the semiconductor chip may come into contact with the tip of the lead disposed below the semiconductor chip. In addition, the mixing of the spacers apparently changes the physical properties such as the viscosity of the adhesive, so that it is necessary to wipe the liquid of the adhesive at the discharge port of the dispenser at the time of coating, which lowers the efficiency of the coating operation. I do.

【0019】一方、従来の第2の改良技術による半導体
装置では、前記半導体チップ下面と前記リードの先端部
上面とは絶縁層により電気的に絶縁されるが、前記半導
体チップ下面と前記リードの先端部上面との間隙は、前
記絶縁層の厚み分だけ小さくなるため、この両者の間隙
に封止樹脂が充填されない。また、前記絶縁層にポリイ
ミドを用いる場合には、封止樹脂(エポキシ樹脂)との
密着性が悪く、封止樹脂の剥離を引起こすため、半導体
装置の信頼性を低下させる原因となる。
On the other hand, in the conventional semiconductor device according to the second improved technique, the lower surface of the semiconductor chip and the upper surface of the tip of the lead are electrically insulated by an insulating layer. Since the gap with the upper surface is reduced by the thickness of the insulating layer, the gap is not filled with the sealing resin. Further, when polyimide is used for the insulating layer, adhesion to a sealing resin (epoxy resin) is poor, and peeling of the sealing resin is caused, which causes a reduction in reliability of the semiconductor device.

【0020】本発明は上記課題に鑑みなされたもので、
ダイパッドの外形寸法より大きい外形寸法を有する方形
状の半導体チップをダイパッド上に接着材を介して固着
する際、半導体チップ下面とこの半導体チップ下面に配
置されるリード部の先端部上面との接触を防止でき、且
つ両者の間隙に封止樹脂を充填し得るリードフレーム及
びそれを用いた半導体装置を提供することを目的として
いる。
The present invention has been made in view of the above problems, and
When a rectangular semiconductor chip having an outer dimension larger than the outer dimension of the die pad is fixed on the die pad via an adhesive, contact between the lower surface of the semiconductor chip and the upper surface of the leading end of the lead portion arranged on the lower surface of the semiconductor chip is made. It is an object of the present invention to provide a lead frame which can prevent the gap and fill a gap between them with a sealing resin, and a semiconductor device using the same.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に対応する発明のリードフレームでは、半
導体チップを搭載するためのダイパッドと、前記ダイパ
ッド上面に多角形を形成するように配置された複数の突
起部と、前記ダイパッドにその先端部が隣接配置され、
他端部が外方に向かって延在され、且つ前記ダイパッド
上面と同一平面なす複数のリードとを具備することを特
徴としている。
According to a first aspect of the present invention, there is provided a lead frame for mounting a semiconductor chip on a die pad, wherein a polygon is formed on an upper surface of the die pad. A plurality of projections arranged, the tip end portion is arranged adjacent to the die pad,
It is characterized in that it has a plurality of leads extending at the other end outward and coplanar with the upper surface of the die pad.

【0022】また、請求項2に対応する発明のリードフ
レームでは、前記突起部の多角形の一辺の長さ(W)
が、前記ダイパッドの外形寸法Lとすると、L/2≦W
<Lの関係を有することを特徴としている。
In the lead frame according to the second aspect of the present invention, the length (W) of one side of the polygon of the projection is provided.
However, assuming that the outer dimensions of the die pad are L, L / 2 ≦ W
<L.

【0023】更に、請求項3に対応する発明のリードフ
レームでは、半導体チップを搭載するためのダイパッド
と、前記ダイパッド上面に、1つ以上の環状構造を形成
するように配置された突起部と、前記ダイパッドにその
先端部が隣接配置され、他端部が外方に向かって延在さ
れ、且つ前記ダイパッド上面と同一平面なす複数のリー
ドとを具備することを特徴としている。
Further, in the lead frame according to the present invention, there is provided a die pad for mounting a semiconductor chip, a projection arranged on the upper surface of the die pad so as to form one or more annular structures, The die pad is provided with a plurality of leads having a tip portion adjacent to the die pad, the other end portion extending outward, and being flush with the upper surface of the die pad.

【0024】更にまた、請求項4に対応する発明では、
前記突起部の環状構造の内径(R)が、前記ダイパッド
の外形寸法Lとすると、L/2≦R<Lの関係を有する
ことを特徴としている。
Further, in the invention corresponding to claim 4,
When the inner diameter (R) of the annular structure of the projection is defined as the outer dimension L of the die pad, a relationship of L / 2 ≦ R <L is satisfied.

【0025】更にまた、請求項5に対応する発明のリー
ドフレームでは、前記複数のリードは、異なる長さを有
し、且つ異なる長さの前記リードは前記ダイパッド周囲
において、その先端部が千鳥状に隣接配置されるように
交互に配置されてなることを特徴としている。
Further, in the lead frame according to the present invention, the plurality of leads have different lengths, and the leads having different lengths have a staggered tip around the die pad. Are arranged alternately so as to be arranged adjacent to each other.

【0026】更にまた、請求項6に対応する発明のリー
ドフレームでは、前記複数のリードは、前記ダイパッド
にその先端部が隣接配置されるインナーリード部と前記
インナーリード部に接続され、且つ前記インナーリード
部から外方に向かって延在するアウターリード部とから
なることを特徴としている。
Still further, in the lead frame according to the present invention, the plurality of leads are connected to an inner lead portion whose tip is disposed adjacent to the die pad and the inner lead portion. And an outer lead portion extending outward from the lead portion.

【0027】更にまた、請求項7に対応する発明のリー
ドフレームでは、前記突起部の高さを、使用封止樹脂中
に含まれるフィラーの大きさ以上としたことを特徴とし
ている。
Further, in the lead frame according to the present invention, the height of the projection is set to be equal to or larger than the size of the filler contained in the used sealing resin.

【0028】更にまた、請求項8に対応する発明の半導
体装置では、半導体チップを搭載するためのダイパッド
と、前記ダイパッド上面に多角形を形成するように配置
された複数の突起部と、前記ダイパッドにその先端部が
隣接配置され、他端部が外方に向かって延在され、且つ
前記ダイパッド上面と同一平面なす複数のリードと、上
面に複数の電極が形成され、前記ダイパッドの外形寸法
より大きい外形寸法を有し、前記ダイパッドと前記リー
ドの先端部とに跨って配置され、且つ前記ダイパッド上
面に接着材を介して固着された方形状の半導体チップ
と、前記半導体チップの前記複数の電極と前記複数のリ
ードとをそれぞれ電気的に接続する接続部材と、前記各
リードの一部を除いて、前記半導体チップ、前記接続部
材及び前記ダイパッドを封止する封止樹脂とを具備する
ことを特徴としている。
Still further, in the semiconductor device according to the present invention, a die pad for mounting a semiconductor chip, a plurality of protrusions arranged so as to form a polygon on the upper surface of the die pad; A plurality of leads are disposed adjacent to each other, the other end extends outward, and a plurality of leads are formed flush with the upper surface of the die pad, and a plurality of electrodes are formed on the upper surface. A square semiconductor chip having a large external dimension, being arranged over the die pad and the tip of the lead, and being fixed to the upper surface of the die pad via an adhesive, and the plurality of electrodes of the semiconductor chip A connection member for electrically connecting the semiconductor chip, the connection member, and the die pad, except for a part of each of the leads. It is characterized by comprising a sealing resin for sealing the.

【0029】更にまた、請求項9に対応する発明の半導
体装置では、半導体チップを搭載するためのダイパッド
と、前記ダイパッド上面に、1つ以上の環状構造を形成
するように配置された突起部と、前記ダイパッドにその
先端部が隣接配置され、他端部が外方に向かって延在さ
れ、且つ前記ダイパッド上面と同一平面なす複数のリー
ドと、上面に複数の電極が形成され、前記ダイパッドの
外形寸法より大きい外形寸法を有し、前記ダイパッドと
前記リードの先端部とに跨って配置され、且つ前記ダイ
パッド上面に接着材を介して固着された方形状の半導体
チップと、前記半導体チップの前記複数の電極と前記複
数のリードとをそれぞれ電気的に接続する接続部材と、
前記各リードの一部を除いて、前記半導体チップ、前記
接続部材及び前記ダイパッドを封止する封止樹脂とを具
備することを特徴としている。
Further, in the semiconductor device according to the present invention, a die pad for mounting a semiconductor chip, and a projection arranged on the upper surface of the die pad so as to form one or more annular structures. A plurality of leads formed on the top surface of the die pad, a plurality of leads formed on the top surface of the die pad, and a plurality of electrodes formed on the top surface of the die pad; A rectangular semiconductor chip having an outer dimension larger than the outer dimension, disposed over the die pad and the tip of the lead, and fixed to the upper surface of the die pad via an adhesive; A connection member for electrically connecting the plurality of electrodes and the plurality of leads,
The semiconductor device is characterized by including a sealing resin for sealing the semiconductor chip, the connection member, and the die pad, except for a part of each of the leads.

【0030】更にまた、請求項10に対応する発明の半
導体装置では、複数のリードは、異なる長さを有し、且
つ異なる長さの前記リードは前記ダイパッド周囲におい
て、その先端部が千鳥状に隣接配置されるように交互に
配置されてなり、前記長いリードの先端部が前記半導体
チップ下方に配置され、前記リードの各先端部下面が前
記封止樹脂から露出されてなり、且つ露出された前記リ
ードの各先端部下面にボール電極が形成されてなること
を特徴としている。
Further, in the semiconductor device according to the present invention, the plurality of leads have different lengths, and the leads having different lengths are staggered around the die pad. The tips of the long leads are arranged below the semiconductor chip, and the lower surfaces of the tips of the leads are exposed from the sealing resin, and are exposed. A ball electrode is formed on the lower surface of each end of the lead.

【0031】更にまた、請求項11に対応する発明の半
導体装置では、前記複数のリードは、前記ダイパッドに
その先端部が隣接配置されるインナーリード部と前記イ
ンナーリード部に接続され、且つ前記インナーリード部
から外方に向かって延在するアウターリード部とからな
り、前記インナーリード部の先端部が前記半導体チップ
下方に配置され、前記各リードの前記アウターリード部
が前記封止樹脂から露出されてなることを特徴としてい
る。
Further, in the semiconductor device according to the present invention, the plurality of leads are connected to an inner lead portion having a tip portion adjacent to the die pad and the inner lead portion. An outer lead portion extending outward from the lead portion, a tip of the inner lead portion is disposed below the semiconductor chip, and the outer lead portion of each lead is exposed from the sealing resin. It is characterized by becoming.

【0032】上記した本発明においては、以下の構成を
備えることが好ましい。
In the present invention described above, it is preferable to provide the following configuration.

【0033】(1)請求項1に対応する発明のリードフ
レーム及び請求項8に対応する発明の半導体装置におい
て、前記突起部が形成する多角形は、三角形、四辺形、
五角形、六角形、台形のいずれかであること。
(1) In the lead frame according to the first aspect of the present invention and the semiconductor device according to the eighth aspect of the present invention, the polygon formed by the protrusions may be a triangle, a quadrilateral,
It must be a pentagon, hexagon, or trapezoid.

【0034】(2)請求項3に対応する発明のリードフ
レーム及び請求項9に対応する発明の半導体装置におい
て、前記突起部の環状構造は、円形、非円形、多角形の
いずれかであること。
(2) In the lead frame according to the third aspect of the invention and the semiconductor device according to the ninth aspect, the annular structure of the protrusion is any one of a circle, a non-circle, and a polygon. .

【0035】(3)請求項3に対応する発明のリードフ
レームにおいて、前記突起部は、一部が欠如された環状
構造であること。
(3) In the lead frame according to the third aspect of the present invention, the protrusion has an annular structure in which a part is omitted.

【0036】(6)請求項8に対応する発明の半導体装
置において、前記突起部の多角形の一辺の長さ(W)
が、前記ダイパッドの外形寸法をLとすると、L/2≦
W<Lの関係を有すること。
(6) In the semiconductor device according to the eighth aspect of the present invention, the length (W) of one side of the polygon of the projection is provided.
However, assuming that the outer dimensions of the die pad are L, L / 2 ≦
W <L.

【0037】(7)請求項9に対応する発明の半導体装
置において、前記突起部の環状構造の内径(R)が、前
記ダイパッドの外形寸法をLとすると、L/2≦R<L
の関係を有すること。
(7) In the semiconductor device according to the ninth aspect of the present invention, the inner diameter (R) of the annular structure of the projection is L / 2 ≦ R <L, where L is the outer dimension of the die pad.
Have a relationship.

【0038】(8)請求項8、9、10、11に対応す
る発明の半導体装置において、前記突起部の高さを、使
用封止樹脂中に含まれるフィラーの大きさ以上としたこ
とを特徴としている。
(8) In the semiconductor device according to the eighth, ninth, tenth, and eleventh aspects of the present invention, the height of the protrusion is set to be equal to or larger than the size of the filler contained in the sealing resin used. And

【0039】(9)上記各請求項に係わる発明のリード
フレーム及び半導体装置では、前記突起部は、樹脂或い
は金属により形成すること。
(9) In the lead frame and the semiconductor device of the invention according to the above claims, the protrusion is formed of resin or metal.

【0040】(10)上記各請求項に係わる発明のリー
ドフレーム及び半導体装置では、前記突起部の高さを、
通常、使用される封止樹脂中に含まれるフィラーの大き
さを考慮して30μm以上とること。
(10) In the lead frame and the semiconductor device of the invention according to the above claims, the height of the protrusion is
Usually, it should be 30 μm or more in consideration of the size of the filler contained in the sealing resin used.

【0041】[0041]

【発明の実施の形態】 以下、本発明の実施の形態を図
を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0042】(第1の実施形態)まず、本発明の第1の
実施形態に係わるリードフレーム及びそれを用いたBG
A型半導体装置について説明する。
(First Embodiment) First, a lead frame according to a first embodiment of the present invention and a BG using the same are described.
The A-type semiconductor device will be described.

【0043】図1(a)は、本発明の第1の実施形態に
係わるリードフレームの平面図、図1(b)は図1
(a)のリードフレームをA−A’線に沿って切断し、
矢印方向から眺めた断面図である。
FIG. 1A is a plan view of a lead frame according to the first embodiment of the present invention, and FIG.
(A) cutting the lead frame along the line AA ';
It is sectional drawing seen from the arrow direction.

【0044】このリードフレーム400は、一枚の肉薄
金属板、例えば銅板を打ち抜き或いはエッチング加工す
ることにより形成され、四角形の枠401の中央部に
は、半導体チップを搭載するするための方形状のダイパ
ッド402が形成されている。このダイパッド402
は、前記枠401に連結された4本の吊りリード403
によって支持されている。また、前記ダイパッド402
上面、即ち半導体チップ搭載面には、複数の突起部40
8が多角形を形成するように配置されて形成されてい
る。
The lead frame 400 is formed by punching or etching a single thin metal plate, for example, a copper plate, and has a square frame 401 for mounting a semiconductor chip in the center of a square frame 401. A die pad 402 is formed. This die pad 402
Are four suspension leads 403 connected to the frame 401
Supported by Also, the die pad 402
On the upper surface, that is, the semiconductor chip mounting surface, a plurality of protrusions 40
8 are arranged and formed so as to form a polygon.

【0045】この実施形態では、例えば3個の突起部4
08a、408b、408cが破線で示すように、仮想
の正三角形をなすように、しかも正三角形の重心が前記
ダイパッド402の中心位置に位置するように設置され
ている。この突起部408a、408b、408cの中
心間距離、即ち正三角形の一辺の長さは、前記ダイパッ
ド402に搭載される方形状の半導体チップを前記ダイ
パッド402上に安定に支持するために、前記突起部4
08a、408b、408cの一辺の長さ(隣接する突
起部の中心間距離)をW、前記ダイパッド402の外形
寸法をLとすると、L/2≦W<Lの関係に形成され
る。一例として、前記ダイパッド402の外形寸法を3
mm×3mm、半導体チップの外形寸法を5mm×5m
mとした場合、前記突起部408a、408b、408
cは、一辺の長さが1.5mmで、その重心が前記ダイ
パッドの中心に位置する正三角形状に配置される。
In this embodiment, for example, three projections 4
08a, 408b, and 408c are set so as to form a virtual equilateral triangle as indicated by broken lines, and the center of gravity of the equilateral triangle is located at the center position of the die pad 402. The distance between the centers of the projections 408a, 408b, and 408c, that is, the length of one side of the equilateral triangle, is set so that a square semiconductor chip mounted on the die pad 402 is stably supported on the die pad 402. Part 4
If the length of one side of 08a, 408b, 408c (distance between centers of adjacent protrusions) is W, and the outer dimension of the die pad 402 is L, the relationship is L / 2 ≦ W <L. As an example, the outer dimensions of the die pad 402 are set to 3
mm x 3 mm, external dimensions of the semiconductor chip are 5 mm x 5 m
m, the protrusions 408a, 408b, 408
c has a side length of 1.5 mm, and its center of gravity is arranged in an equilateral triangle located at the center of the die pad.

【0046】また、前記突起部408a、408b、4
08cの高さは、使用する封止樹脂に含まれるフィラー
の大きさ以上に形成される。ここでは、一例として一般
に使用される封止樹脂、例えばエポキシ樹脂に含まれる
フィラーの大きさ、約30μmを考慮して約30μmの
高さに形成されている。
The projections 408a, 408b, 4
The height of 08c is formed to be equal to or larger than the size of the filler contained in the sealing resin to be used. Here, as an example, the height is about 30 μm in consideration of the size of a filler contained in a generally used sealing resin, for example, an epoxy resin, about 30 μm.

【0047】更にまた、前記突起部408a、408
b、408cは、ポリイミド樹脂等の樹脂、或いは銀、
ニッケル等の金属で形成される。まず、ポリイミド樹脂
の突起部の場合には、一例として、図3(a)に示すよ
うに、前記ダイパッド402上面にレジスト501を所
定厚み、例えば約30μmに形成し、次に図3(b)に
示すように、周知の光露光及び現像技術を用いて、一辺
の長さが前記ダイパッド402の外形寸法LのL/2、
例えば1.5mmとする仮想の正三角形の各頂点位置
に、例えば直径約50μmの開口部502a、502
b、502cを有するレジストマスク502を形成し、
次に図3(c)に示すように、前記レジストマスク50
2をマスクとしてポリイミド樹脂408’を周知の印刷
技法により形成し、ポリイミド樹脂408’を加熱硬化
させた後、前記レジストマスク502を除去することに
より、図3(d)に示すように、高さが約30μm、直
径が約50μmで、且つ一辺の長さが1.5mmの正三
角構造配置の3個の突起部408a、408b、408
cが得られる。
Further, the protrusions 408a, 408
b, 408c are resins such as polyimide resin, or silver,
It is formed of a metal such as nickel. First, in the case of a protrusion of polyimide resin, as an example, as shown in FIG. 3A, a resist 501 is formed on the upper surface of the die pad 402 to a predetermined thickness, for example, about 30 μm. As shown in FIG. 5, the length of one side is L / 2 of the outer dimension L of the die pad 402 using a well-known light exposure and development technique.
For example, at each vertex position of a virtual equilateral triangle having a size of 1.5 mm, for example, openings 502a and 502 having a diameter of about 50 μm are provided.
b, forming a resist mask 502 having 502c;
Next, as shown in FIG.
2 is used as a mask to form a polyimide resin 408 'by a well-known printing technique, and after the polyimide resin 408' is cured by heating, the resist mask 502 is removed, so that the height as shown in FIG. Are about 30 μm, the diameter is about 50 μm, and the length of each side is 1.5 mm. The three protrusions 408 a, 408 b, and 408 are arranged in a regular triangular structure.
c is obtained.

【0048】一方、金属の突起部の場合には、一例とし
て、図4(a)に示すように、前記ダイパッド402上
面に、一辺の長さが前記ダイパッド402の外形寸法L
のL/2、例えば1.5mmとする仮想の正三角形の各
頂点位置に、例えば直径約50μmの円形開口部602
a、602b、602cを有するシリコンゴム製マスク
602を密着させた後、図4(b)に示すように、前記
シリコンゴム製マスク602をマスクとして、前記ダイ
パッド402をマイナスに帯電させた状態で、メッキ
材、例えば銀を含んだ電解液をプラスに帯電させてそれ
を吹き付けるか、若しくはプラスに帯電させた電解液中
に浸漬させメッキ成長させる。次に、前記シリコンゴム
製マスク602を除去することにより、図4(c)に示
すような、高さが約30μm、直径が約50μmで、且
つ一辺の長さが1.5mmの正三角構造配置の3個の突
起部408a、408b、408cが得られる。
On the other hand, in the case of a metal projection, for example, as shown in FIG.
At each vertex position of a virtual equilateral triangle having L / 2, for example, 1.5 mm, for example, a circular opening 602 having a diameter of about 50 μm.
After the silicon rubber mask 602 having a, 602b and 602c is brought into close contact with each other, as shown in FIG. 4B, the silicon rubber mask 602 is used as a mask and the die pad 402 is negatively charged. A plating material, for example, an electrolytic solution containing silver is positively charged and sprayed, or immersed in a positively charged electrolytic solution to grow the plating. Next, the silicon rubber mask 602 is removed to form a regular triangular structure having a height of about 30 μm, a diameter of about 50 μm, and a side of 1.5 mm as shown in FIG. Three projections 408a, 408b, 408c in the arrangement are obtained.

【0049】前記枠401内には、複数のリード404
が前記方形状のダイパッド402の各辺に対して配置さ
れている。この各辺に対して配置された前記複数のリー
ド404は、いずれも異なるリード長を有し、異なる長
さのリード404a、402bが交互に配置されてい
る。この各リード404a、404bの先端部は、前記
ダイパッド402の周囲に隣接配置され、且つ先端部と
反対の終端部は、前記枠401に連結されたダムバー4
05に連結されている。このダムバー405によって前
記各リード404が機械的に支持されると共に封止樹脂
の漏出が防止される。
In the frame 401, a plurality of leads 404 are provided.
Are arranged on each side of the rectangular die pad 402. Each of the plurality of leads 404 arranged on each side has a different lead length, and leads 404a and 402b having different lengths are alternately arranged. The tips of the leads 404a and 404b are arranged adjacent to the periphery of the die pad 402, and the ends opposite to the tips are the dam bars 4 connected to the frame 401.
05. Each of the leads 404 is mechanically supported by the dam bar 405, and leakage of the sealing resin is prevented.

【0050】次に上記リードフレームを使用してBGA
型半導体装置を製造する場合について、図2を参照して
説明する。図2は、本発明の第1の実施形態に係わるB
GA型半導体装置を示すもので、図2(a)は、そのB
GA型半導体装置の平面図、図2(b)は、図2(a)
のBGA型半導体装置をA―A’線に沿って切断し、矢
印方向に眺めた断面図である。
Next, using the above lead frame, a BGA
A case of manufacturing a die semiconductor device will be described with reference to FIG. FIG. 2 shows B according to the first embodiment of the present invention.
FIG. 2A shows a GA type semiconductor device, and FIG.
FIG. 2B is a plan view of the GA semiconductor device, and FIG.
1 is a cross-sectional view of the BGA type semiconductor device of FIG. 1 taken along line AA ′ and viewed in the direction of the arrow.

【0051】まず、前記リードフレーム400の前記ダ
イパッド402上面に半導体チップを接着するための接
着材420をする。なお、この接着材420は、少なく
とも、前記ダイパッド402上面の前記3個の突起部4
08a、408b、408cの高さ、例えば30μmの
厚さに形成する。
First, an adhesive 420 for bonding a semiconductor chip is formed on the upper surface of the die pad 402 of the lead frame 400. In addition, the adhesive 420 is at least connected to the three protrusions 4 on the upper surface of the die pad 402.
It is formed to a height of 08a, 408b, 408c, for example, a thickness of 30 μm.

【0052】次に、前記ダイパッド402の外形寸法よ
り大きい外形寸法を有する方形状の半導体チップ410
を、前記ダイパッド402と長いリード404aの先端
部とに跨って配置し、前記ダイパッド402上面に前記
接着材420を介して接着固定する。
Next, a rectangular semiconductor chip 410 having an outer dimension larger than the outer dimension of the die pad 402
Is disposed over the die pad 402 and the tip of the long lead 404 a, and is bonded and fixed to the upper surface of the die pad 402 via the adhesive 420.

【0053】前記半導体チップ410を前記ダイパッド
402に接着固定した後、前記半導体チップ410上面
の各電極(ボンディングパッド)411と前記短いリー
ド404bの各先端部並びに前記各長いリード404a
部とを、それぞれAuワイヤ等の接続部材430を介し
て電気的に接続する。
After the semiconductor chip 410 is bonded and fixed to the die pad 402, the electrodes (bonding pads) 411 on the upper surface of the semiconductor chip 410, the tips of the short leads 404b, and the long leads 404a
Are electrically connected to each other via a connection member 430 such as an Au wire.

【0054】次に、前記各リード404a、404bの
各先端部下面を除いて、前記ダイパッド402、前記リ
ード404、前記接続部材430及び前記半導体チップ
410部分をエポキシ樹脂等の封止樹脂440で気密封
止した後、封止樹脂の外側部に露出したダムバー及び枠
等をプレスで切断除去し、最後に、この封止樹脂440
下面に露出した前記リード404の各先端部下面に金属
ボール450a、450bをそれぞれ固着して、BGA
型半導体装置が完成する。
Next, the die pad 402, the leads 404, the connection members 430, and the semiconductor chip 410 are vacuum-sealed with a sealing resin 440 such as an epoxy resin, except for the lower surfaces of the tips of the leads 404a and 404b. After tightly sealing, the dam bar, frame, and the like exposed on the outer portion of the sealing resin are cut and removed with a press.
Metal balls 450a and 450b are fixed to the lower surfaces of the tips of the leads 404 exposed on the lower surfaces, respectively.
The semiconductor device is completed.

【0055】この実施形態のリードフレーム及びそれを
用いた半導体装置では、前記ダイパッド402上面に正
三角形構造に配置され、且つ封止樹脂440中のフィラ
ーの大きさ以上の高さに形成された複数の突起部408
a、408b、408cにより、前記半導体チップ41
0は前記ダイパッド402上面に安定に支持されるた
め、前記半導体チップ410下面と前記長いリード40
4aの先端部上面とが接触することがない。また、前記
半導体チップ410下面とこの半導体チップ410下方
に隣接配置される前記長いリード404aの先端部上面
との間隙は、封止樹脂440中のフィラーの大きさ以上
の間隔に形成されるため、この両者の間隙には封止樹脂
440が完全に充填される。また、前記突起部をポリイ
ミド樹脂で形成した場合でも、突起部の周囲は接着材に
よって保護されてており、封止樹脂と接触することはな
く、剥離の心配は全くない。したがって、半導体装置の
信頼性は向上する。
In the lead frame and the semiconductor device using the same according to this embodiment, a plurality of the lead frames are arranged on the upper surface of the die pad 402 in a regular triangular structure and formed at a height equal to or larger than the size of the filler in the sealing resin 440. Projection 408
a, 408b, 408c, the semiconductor chip 41
0 is stably supported on the upper surface of the die pad 402, so that the lower surface of the semiconductor chip 410 and the long lead 40
There is no contact with the upper surface of the tip of 4a. Further, the gap between the lower surface of the semiconductor chip 410 and the upper surface of the tip of the long lead 404a disposed adjacent to the lower side of the semiconductor chip 410 is formed at a distance equal to or larger than the size of the filler in the sealing resin 440. The gap between the two is completely filled with the sealing resin 440. Further, even when the protrusion is formed of a polyimide resin, the periphery of the protrusion is protected by the adhesive, does not come into contact with the sealing resin, and there is no fear of peeling. Therefore, the reliability of the semiconductor device is improved.

【0056】(第2の実施形態)次に、本発明の第2の
実施形態に係わるリードフレーム及び一般型式の半導体
装置について説明する。
(Second Embodiment) Next, a lead frame and a general-type semiconductor device according to a second embodiment of the present invention will be described.

【0057】図5(a)は、本発明の第2の実施形態に
係わるリードフレームの平面を示す平面図、図5(b)
は図5(a)のリードフレームをA−A’線に沿って切
断し、矢印方向から眺めた状態を示す断面図である。
FIG. 5A is a plan view showing a plane of a lead frame according to a second embodiment of the present invention, and FIG.
FIG. 6 is a cross-sectional view showing a state where the lead frame of FIG. 5A is cut along the line AA ′ and viewed from the direction of the arrow.

【0058】このリードフレーム800は、一枚の肉薄
銅板を打ち抜き或いはエッチング加工により形成され、
四角形の枠801の中央部には、半導体チップを搭載す
るするための方形状のダイパッド802が形成されてい
る。このダイパッド802は、前記枠801に連結され
た4本の吊りリード803によって前記枠に支持されて
いる。また、前記ダイパッド802上面、即ち半導体チ
ップ搭載面には、複数の突起部808が多角形を形成す
るように配置されている。
This lead frame 800 is formed by punching or etching one thin copper plate.
A square die pad 802 for mounting a semiconductor chip is formed at the center of the rectangular frame 801. The die pad 802 is supported by the frame by four suspension leads 803 connected to the frame 801. A plurality of projections 808 are arranged on the upper surface of the die pad 802, that is, on the semiconductor chip mounting surface so as to form a polygon.

【0059】この実施形態でも、前記複数の突起部80
8は前記第1の実施形態と同様に形成される。即ち、3
個の突起部808a、808b、808cが破線で示す
ように、仮想の正三角形をなすように、しかも正三角形
の重心が前記ダイパッド802の中心位置に位置するよ
うに設置されている。また、前記突起部808a、80
8b、808cの一辺の長さは、前記ダイパッド802
に搭載される方形状の半導体チップを前記ダイパッド8
02上に安定に支持するために、前記突起部808a、
808b、808cの一辺の長さをW、前記ダイパッド
802の外形寸法をLとすると、L/2≦W<Lの関係
に形成される。一例として、前記ダイパッド802の外
形寸法を3mm×3mm、半導体チップの外形寸法を5
mm×5mmとした場合、前記突起部808a、808
b、808cは、一辺の長さが1.5mmで、その重心
が前記ダイパッドの中心に位置する正三角形状に配置さ
れる。
Also in this embodiment, the plurality of projections 80
8 is formed in the same manner as in the first embodiment. That is, 3
The projections 808 a, 808 b, and 808 c are set so as to form a virtual equilateral triangle as shown by a broken line, and the center of gravity of the equilateral triangle is located at the center position of the die pad 802. Also, the protrusions 808a, 808
8b, 808c is equal to the length of the die pad 802.
The square semiconductor chip mounted on the die pad 8
02 for stable support on the projections 808a,
Assuming that the length of one side of 808b and 808c is W and the outer dimension of the die pad 802 is L, the relationship is L / 2 ≦ W <L. As an example, the outer dimensions of the die pad 802 are 3 mm × 3 mm, and the outer dimensions of the semiconductor chip are 5 mm.
mm × 5 mm, the protrusions 808a, 808
b and 808c are arranged in a regular triangular shape having a side of 1.5 mm in length and a center of gravity located at the center of the die pad.

【0060】また、前記突起部808a、808b、8
08cの高さは、使用する封止樹脂に含まれるフィラー
の大きさ以上に形成され、一例として一般に使用される
封止樹脂、例えばエポキシ樹脂に含まれるフィラー大き
さ、約30μmを考慮して約30μmの高さに形成され
ている。
The projections 808a, 808b, 8
The height of 08c is formed to be equal to or larger than the size of the filler contained in the sealing resin to be used. It is formed at a height of 30 μm.

【0061】更にまた、前記突起部808a、808
b、808cは、ポリイミド樹脂等の樹脂、或いは銀、
ニッケル等の金属で形成される。そして、前記第1の実
施形態と同様に、ポリイミドの突起部の場合には、周知
の光露光、現像技術及び印刷技術により形成される。一
方、金属の突起部の場合には、周知の光露光、現像技術
及びメッキ技術により形成される。
Further, the projections 808a, 808
b, 808c is a resin such as a polyimide resin, or silver,
It is formed of a metal such as nickel. As in the case of the first embodiment, in the case of a polyimide protrusion, the protrusion is formed by well-known light exposure, development technology, and printing technology. On the other hand, in the case of a metal protrusion, it is formed by well-known light exposure, development technology, and plating technology.

【0062】前記枠801内には、複数のリード804
が前記方形状のダイパッド802の各辺に対して配置さ
れている。この各リード804は、インナーリード部8
04aとこのインナーリード部804aから延びるアウ
ターリード部804bとを有し、前記インナーリード部
804aの先端部は、前記ダイパッド802の周囲に隣
接配置され、且つ前記アウターリード部804bの端部
は、前記枠801に連結されている。
In the frame 801, a plurality of leads 804 are provided.
Are arranged on each side of the rectangular die pad 802. Each of the leads 804 is connected to the inner lead portion 8.
04a and an outer lead portion 804b extending from the inner lead portion 804a, the tip of the inner lead portion 804a is disposed adjacent to the periphery of the die pad 802, and the end of the outer lead portion 804b is It is connected to the frame 801.

【0063】前記吊りリード803及び前記リード80
4の中間部には、前記枠801に連結されたダムバー8
05が配置され、このダムバー805に前記吊りリード
803及び前記リード804が連結され、このダムバー
805によって前記各リード804が機械的に支持され
ると共に封止樹脂の漏出が防止される。
The suspension lead 803 and the lead 80
4 has a dam bar 8 connected to the frame 801.
The suspension lead 803 and the lead 804 are connected to the dam bar 805, and the dam bar 805 mechanically supports the leads 804 and prevents leakage of the sealing resin.

【0064】次に上記リードフレームを使用して一般型
式の半導体装置を製造する場合について、図6を参照し
て説明する。図6は、本発明の第1の実施形態に係わる
一般形式の半導体装置を示すもので、図6(a)は、そ
の一般型式の半導体装置の平面図、図6(b)は、図6
(a)の半導体装置をA―A’線に沿って切断し、矢印
方向に眺めた断面図である。
Next, a case of manufacturing a general-type semiconductor device using the above-described lead frame will be described with reference to FIG. 6A and 6B show a general type semiconductor device according to the first embodiment of the present invention. FIG. 6A is a plan view of the general type semiconductor device, and FIG.
FIG. 3A is a cross-sectional view of the semiconductor device taken along line AA ′ and viewed in the direction of the arrow.

【0065】まず、前記リードフレーム800の前記ダ
イパッド802上面に半導体チップを接着するための接
着材820を形成する。なお、この接着材820は、少
なくとも、前記ダイパッド802上面の前記3個の突起
部808a、808b、808cの高さ、例えば30μ
mの厚さに形成する。
First, an adhesive 820 for bonding a semiconductor chip is formed on the upper surface of the die pad 802 of the lead frame 800. The adhesive 820 is at least as high as the height of the three protrusions 808a, 808b, 808c on the upper surface of the die pad 802, for example, 30 μm.
m.

【0066】次に、前記ダイパッド802の外形寸法よ
り大きい外形寸法を有する方形状の半導体チップ810
を、前記ダイパッド802と前記リード804における
前記インナーリード部804aの先端部とに跨って配置
し、前記ダイパッド802上面に前記接着材820を介
して接着固定する。
Next, a rectangular semiconductor chip 810 having an outer dimension larger than the outer dimension of the die pad 802 is formed.
Is disposed over the die pad 802 and the tip of the inner lead portion 804a of the lead 804, and is adhered and fixed to the upper surface of the die pad 802 via the adhesive 820.

【0067】前記半導体チップ801を前記ダイパッド
802に接着固定した後、前記半導体チップ810上面
の各電極(ボンディングパッド)811と前記リード8
04における前記インナーリード部804aとをそれぞ
れAuワイヤ等の接続部材830を介して電気的に接続
する。
After the semiconductor chip 801 is bonded and fixed to the die pad 802, each electrode (bonding pad) 811 on the upper surface of the semiconductor chip 810 and the lead 8
04 is electrically connected to the inner lead portion 804a via a connection member 830 such as an Au wire.

【0068】次に、前記リード804の前記アウターリ
ード部804bを除いて、前記ダイパッド802、前記
インナーリード部804a、前記半導体チップ810及
び前記接続部材830部分をエポキシ樹脂等の封止樹脂
840で気密封止した後、この封止樹脂840の外部に
露出した前記枠801及び前記ダムバー805等をプレ
スで切断除去し、最後に、前記封止樹脂840の側面か
らに露出した前記アウターリード部804bを成形し
て、一般型式の半導体装置が完成する。
Next, except for the outer lead portion 804b of the lead 804, the die pad 802, the inner lead portion 804a, the semiconductor chip 810, and the connection member 830 are sealed with a sealing resin 840 such as epoxy resin. After tightly sealing, the frame 801 and the dam bar 805 and the like exposed to the outside of the sealing resin 840 are cut and removed by a press. Finally, the outer lead portion 804b exposed from the side surface of the sealing resin 840 is removed. By molding, a general type semiconductor device is completed.

【0069】この第2の実施形態のリードフレーム及び
それを用いた一般型式の半導体装置においても、前記第
1の実施形態と同様な効果が得られる。
The same effects as those of the first embodiment can be obtained in the lead frame of the second embodiment and the general type semiconductor device using the same.

【0070】(第3の実施の形態)次に、本発明の第3
の実施形態に係わるリードフレーム及びそれを用いた半
導体装置について説明するが、前記第1及び第2の実施
形態のリードフレーム及び半導体装置とは、リードフレ
ームにおけるダイパッド上面に形成された突起部の配置
構造が異なるのみで、それ以外は前記第1及び第2の実
施形態と同一であり、第1及び第2の実施形態と同一部
分の説明は省略し、異なる部分のみ図7を参照して詳細
に説明する。
(Third Embodiment) Next, a third embodiment of the present invention will be described.
The lead frame according to the embodiment and the semiconductor device using the same will be described. The lead frame and the semiconductor device according to the first and second embodiments are different from the lead frame and the semiconductor device in the arrangement of the protrusions formed on the upper surface of the die pad in the lead frame. Only the structure is different, and the rest is the same as the first and second embodiments. The description of the same parts as the first and second embodiments is omitted, and only the different parts will be described in detail with reference to FIG. Will be described.

【0071】図7は、本発明の第3の実施形態に係わる
リードフレームのダイパッド部分のみを概略的に示す平
面図である。
FIG. 7 is a plan view schematically showing only a die pad portion of a lead frame according to the third embodiment of the present invention.

【0072】即ち、この第3の実施形態のリードフレー
ム700では、図7に示すように、ダイパッド702上
面に4個の突起部708a、708b、708c、70
8dが、正四角形(正方形)を形成するように配置され
たものである。この正方形構造の配置の場合には、第1
及び第2の実施形態と同様に、各辺の長さ(W)は前記
ダイパッドの外形寸法をLとすると、L/2≦W<Lの
関係を満たすように形成されるが、正方形以外の四角形
構造の場合には、少なくとも短辺の長さが上記L/2≦
W<Lの関係を満たすように形成すればよい。また、前
記突起部の高さも、前記第1(及び第2)の実施形態と
同様に、30μm以上に形成されるまた、前記突起部の
配置構造は、四角形に限らず、図7(b)に示す五角
形、図7(c)に示す六角形構造に配置してもよい。
That is, in the lead frame 700 of the third embodiment, as shown in FIG. 7, four protrusions 708a, 708b, 708c, 70c are formed on the upper surface of the die pad 702.
8d are arranged so as to form a regular square (square). In the case of this square configuration, the first
Similarly to the second embodiment, the length (W) of each side is formed so as to satisfy the relationship of L / 2 ≦ W <L, where L is the outer dimension of the die pad. In the case of a square structure, at least the length of the short side is L / 2 ≦
What is necessary is just to form so as to satisfy the relationship of W <L. Further, the height of the protrusion is also formed to be 30 μm or more, similarly to the first (and second) embodiment. The arrangement structure of the protrusion is not limited to a square, but is shown in FIG. And a hexagonal structure shown in FIG. 7C.

【0073】この第3の実施形態のリードフレーム及び
それを用いた半導体装置においても、前記第1及び第2
の実施形態と同様な効果が得られる。
In the lead frame of the third embodiment and the semiconductor device using the same, the first and second
The same effect as that of the embodiment can be obtained.

【0074】(第4の実施の形態)次に、本発明の第4
の実施形態に係わるリードフレーム及びそれを用いた半
導体装置について説明するが、前記第1及び第2の実施
形態のリードフレーム及び半導体装置とは、リードフレ
ームにおけるダイパッド上面に形成された突起部の配置
構造が異なるのみで、それ以外は前記第1及び第2の実
施形態と同一であり、第1及び第2の実施形態と同一部
分の説明は省略し、異なる部分のみ図8を参照して詳細
に説明する。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described.
The lead frame according to the embodiment and the semiconductor device using the same will be described. The lead frame and the semiconductor device according to the first and second embodiments are different from the lead frame and the semiconductor device in the arrangement of the protrusions formed on the upper surface of the die pad in the lead frame. Only the structure is different, and the rest is the same as the first and second embodiments. The description of the same parts as the first and second embodiments will be omitted, and only the different parts will be described in detail with reference to FIG. Will be described.

【0075】図8は、本発明の第4の実施形態に係わる
リードフレームのダイパッド部分のみを概略的に示す平
面図である。
FIG. 8 is a plan view schematically showing only a die pad portion of a lead frame according to a fourth embodiment of the present invention.

【0076】即ち、この第4の実施形態のリードフレー
ム900では、図8(a)に示すように、ダイパッド9
02上面に突起部908が、1つ以上の環状構造に形成
されてなる。ここでは、この突起部908は、例えば円
形構造に形成しているが、非円形でもよく、また図8
(b)乃至図8(e)に示すように、三角形、四角形、
五角形、六角形等の多角形状に形成してもよくい。更に
図9(a)乃至図9(e)に示すように、突起部908
は、一部が欠如された環状構造であってもよい。この場
合には、接着材の塗付の際、環状の内外における接着材
が互いに移動し、均一な膜厚に形成し易い。
That is, in the lead frame 900 of the fourth embodiment, as shown in FIG.
02, a projection 908 is formed in one or more annular structures. Here, the protrusion 908 is formed, for example, in a circular structure, but may be non-circular.
As shown in (b) to FIG. 8 (e), a triangle, a square,
It may be formed in a polygonal shape such as a pentagon or a hexagon. Further, as shown in FIGS. 9A to 9E, the protrusion 908
May have an annular structure in which a part is omitted. In this case, at the time of application of the adhesive, the adhesive inside and outside the ring moves with each other, and it is easy to form a uniform film thickness.

【0077】そして、前記第1及び第2の実施形態のリ
ードフレームの場合と同様に、この突起部の環状構造の
内径(R)は、前記ダイパッドの外形寸法をLとすると
L/2≦R<Lの関係を満たすように形成され、また、
前記突起部の高さは、30μm以上に形成される。更に
また、前記突起部は、樹脂或いは金属等で形成される。
As in the case of the lead frames of the first and second embodiments, the inner diameter (R) of the annular structure of the protrusion is L / 2 ≦ R, where L is the outer dimension of the die pad. <Formed to satisfy the relationship of L,
The height of the protrusion is formed to be 30 μm or more. Furthermore, the protrusion is formed of resin, metal, or the like.

【0078】この第4の実施形態のリードフレーム及び
それを用いた半導体装置においても、前記第1及び第2
の実施形態と同様な効果が得られる。
In the lead frame of the fourth embodiment and the semiconductor device using the same, the first and the second
The same effect as that of the embodiment can be obtained.

【0079】本発明は、上述の実施形態に係わるダムバ
ーを有するリードフレーム及びそれを用いた半導体装置
に限定されるものではなく、ダムバーを持たないリード
フレーム及びそれを用いた半導体装置にも適用できる。
The present invention is not limited to the lead frame having a dam bar and the semiconductor device using the same according to the above-described embodiment, but can be applied to a lead frame having no dam bar and a semiconductor device using the same. .

【0080】[0080]

【発明の効果】本発明のリードフレーム及びそれを用い
た半導体装置によれば、ダイパッドの外形寸法より大き
い外形寸法を有する方形状の半導体チッププをダイパッ
ド上に接着材を介して固着する際、半導体チップ下面と
この半導体チップ下面に配置されるインナーリード部の
先端部上面との接触を防止でき、且つ両者の間隙に封止
樹脂を充填し得え、半導体装置の信頼性が向上する。
According to the lead frame of the present invention and the semiconductor device using the same, when a rectangular semiconductor chip having an outer dimension larger than the outer dimension of the die pad is fixed onto the die pad via an adhesive, the semiconductor chip is fixed. The contact between the lower surface of the chip and the upper surface of the tip of the inner lead portion disposed on the lower surface of the semiconductor chip can be prevented, and the gap between the two can be filled with a sealing resin, thereby improving the reliability of the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係わるリードフレー
ムを示す図で、図1(a)はそのリードフレームの平面
図、図1(b)は図1(a)のリードフレームをA−
A’線に沿って切断し、矢印方向から眺めた断面図。
FIGS. 1A and 1B are views showing a lead frame according to a first embodiment of the present invention. FIG. 1A is a plan view of the lead frame, and FIG. −
Sectional drawing cut | disconnected along the A 'line and seen from the arrow direction.

【図2】本発明の第1の実施形態に係わるBGA型半導
体装置を示す図で、図2(a)はそのBGA型半導体装
置の平面図、図2(b)は図2(a)のBGA型半導体
装置をA−A’線に沿って切断し、矢印方向から眺めた
断面図。
FIGS. 2A and 2B are views showing a BGA type semiconductor device according to a first embodiment of the present invention, FIG. 2A is a plan view of the BGA type semiconductor device, and FIG. FIG. 4 is a cross-sectional view of the BGA type semiconductor device cut along the line AA ′ and viewed from the direction of the arrow.

【図3】本発明の第1の実施形態に係わるリードフレー
ムの形成方法の一例を模式的に示す工程断面図。
FIG. 3 is a process sectional view schematically showing an example of a method for forming a lead frame according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態に係わるリードフレー
ムの形成方法の他の例を模式的に示す工程断面図。
FIG. 4 is a process sectional view schematically showing another example of the method for forming a lead frame according to the first embodiment of the present invention.

【図5】本発明の第2の実施形態に係わるリードフレー
ムを示す図で、図5(a)はそのリードフレームの平面
図、図5(b)は図5(a)のリードフレームをA−
A’線に沿って切断し、矢印方向から眺めた断面図。
5A and 5B are views showing a lead frame according to a second embodiment of the present invention. FIG. 5A is a plan view of the lead frame, and FIG. 5B is a view showing the lead frame of FIG. −
Sectional drawing cut | disconnected along the A 'line and seen from the arrow direction.

【図6】本発明の第2の実施形態に係わる一般型式の半
導体装置を示す図で、図6(a)はその一般型式の半導
体装置の平面図、図6(b)は図6(a)の半導体装置
をA−A’線に沿って切断し、矢印方向から眺めた断面
図。
6A and 6B are views showing a general-type semiconductor device according to a second embodiment of the present invention. FIG. 6A is a plan view of the general-type semiconductor device, and FIG. FIG. 2 is a cross-sectional view of the semiconductor device taken along line AA ′ and viewed from the direction of the arrow.

【図7】本発明の第3の実施形態に係わるリードフレー
ムのダイパッド部分における突起部の配置構造の一形態
を示す平面図。
FIG. 7 is a plan view showing one mode of an arrangement structure of protrusions in a die pad portion of a lead frame according to a third embodiment of the present invention.

【図8】本発明の第4の実施形態に係わるリードフレー
ムのダイパッド部分における突起部の配置構造の別形態
を示す平面図。
FIG. 8 is a plan view showing another embodiment of the arrangement structure of the protrusions in the die pad portion of the lead frame according to the fourth embodiment of the present invention.

【図9】本発明の第4の実施形態に係わるリードフレー
ムのダイパッド部分における突起部の配置構造の更に別
形態を示す平面図。
FIG. 9 is a plan view showing still another embodiment of the arrangement structure of the protrusions in the die pad portion of the lead frame according to the fourth embodiment of the present invention.

【図10】一般的なBGA型半導体装置に用いられるリ
ードフレームを示す図で、図10(a)はそのリードフ
レームの平面図、図10(b)は図10(a)BGA型
半導体装置をのA−A’線に沿って切断し、矢印方向か
ら眺めた断面図。
10A and 10B are views showing a lead frame used for a general BGA type semiconductor device, FIG. 10A is a plan view of the lead frame, and FIG. 10B is a view showing the BGA type semiconductor device shown in FIG. Sectional drawing cut | disconnected along the AA 'line of FIG.

【図11】一般的なBGA型半導体装置を示す図で、図
11(a)はその一般的なBGA型半導体装置の平面
図、図11(b)は図11(a)のその一般的なBGA
型半導体装置をA−A’線に沿って切断し、矢印方向か
ら眺めた断面図。
11A and 11B are views showing a general BGA type semiconductor device, FIG. 11A is a plan view of the general BGA type semiconductor device, and FIG. 11B is a general view of the general BGA type semiconductor device in FIG. BGA
FIG. 2 is a cross-sectional view of the semiconductor device taken along the line AA ′ and viewed from the direction of the arrow.

【図12】従来の第1の改良技術に係わるBGA型半導
体装置を模式的に示す断面図。
FIG. 12 is a cross-sectional view schematically showing a BGA type semiconductor device according to a first related art.

【図13】従来の第2の改良技術に係わるBGA型半導
体装置を模式的に示す断面図。
FIG. 13 is a cross-sectional view schematically showing a BGA type semiconductor device according to a second conventional improvement technique.

【符号の説明】[Explanation of symbols]

100、400、700、800、900…リードフレ
ーム 101、401、801…枠 102、402、702、802、902…ダイパッド 103、403、803…吊りリード 104、404、804…リード 104a、404a…長いリード 104b、404b…短いリード 105、405、805…ダムバー 110、410、810…半導体チップ 111、411、811…電極(ボンディングパッド) 120、200、420、820…接着材 130、430、830…Auワイヤ(接続部材) 140、440、840…封止樹脂 201…スペサー 300…絶縁層 408、708、808、908…突起部 501…レジスト 502…レジストマスク 602…シリコンゴム製マスク 502、602…開口部 804a…インナーリード部 804b…アウターリード部
100, 400, 700, 800, 900: Lead frame 101, 401, 801: Frame 102, 402, 702, 802, 902: Die pad 103, 403, 803: Suspended lead 104, 404, 804: Lead 104a, 404a: Long Leads 104b, 404b Short leads 105, 405, 805 Dam bars 110, 410, 810 Semiconductor chips 111, 411, 811 Electrodes (bonding pads) 120, 200, 420, 820 Adhesives 130, 430, 830 Au Wire (connecting member) 140, 440, 840 sealing resin 201 spacer 300 insulating layer 408, 708, 808, 908 projecting part 501 resist 502 resist mask 602 silicon rubber mask 502, 602 opening 804a The inner lead portion 804b ... the outer lead portions

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】半導体チップを搭載するためのダイパッド
と、 前記ダイパッド上面に多角形を形成するように配置され
た複数の突起部と、 前記ダイパッドにその先端部が隣接配置され、他端部が
外方に向かって延在され、且つ前記ダイパッド上面と同
一平面なす複数のリードとを具備することを特徴とする
リードフレーム。
A die pad for mounting a semiconductor chip; a plurality of protrusions arranged to form a polygon on an upper surface of the die pad; a tip end portion adjacent to the die pad; A lead frame, comprising a plurality of leads extending outward and coplanar with the upper surface of the die pad.
【請求項2】前記突起部の多角形の一辺の長さ(W)
が、前記ダイパッドの外形寸法Lとすると、L/2≦W
<Lの関係を有することを特徴とする請求項1に記載の
リードフレーム。
2. The length (W) of one side of the polygon of the projection.
However, assuming that the outer dimensions of the die pad are L, L / 2 ≦ W
2. The lead frame according to claim 1, wherein the lead frame has a relationship of <L.
【請求項3】半導体チップを搭載するためのダイパッド
と、 前記ダイパッド上面に、1つ以上の環状構造を形成する
ように配置された突起部と、 前記ダイパッドにその先端部が隣接配置され、他端部が
外方に向かって延在され、且つ前記ダイパッド上面と同
一平面なす複数のリードとを具備することを特徴とする
リードフレーム。
3. A die pad for mounting a semiconductor chip, a projection arranged on the upper surface of the die pad so as to form one or more annular structures, and a tip end thereof is arranged adjacent to the die pad. A lead frame having an end extending outward and a plurality of leads flush with an upper surface of the die pad.
【請求項4】前記突起部の環状構造の内径(R)が、前
記ダイパッドの外形寸法Lとすると、L/2≦R<Lの
関係を有することを特徴とする請求項3に記載のリ-ドフ
レーム。
4. The method according to claim 3, wherein the inner diameter (R) of the annular structure of the protrusion has a relationship of L / 2 ≦ R <L, where L is an outer dimension of the die pad. -Do frame.
【請求項5】複数のリードは、異なる長さを有し、且つ
異なる長さの前記リードは前記ダイパッド周囲におい
て、その先端部が千鳥状に隣接配置されるように交互に
配置されてなることを特徴とする請求項1または請求項
3に記載のリードフレーム。
5. A plurality of leads having different lengths, and the leads having different lengths are alternately arranged around the die pad such that tips thereof are arranged adjacently in a staggered manner. The lead frame according to claim 1 or 3, wherein:
【請求項6】前記複数のリードは、前記ダイパッドにそ
の先端部が隣接配置されるインナーリード部と前記イン
ナーリード部に接続され、且つ前記インナーリード部か
ら外方に向かって延在するアウターリード部とからなる
ことを特徴とする請求項1または請求項3に記載のリー
ドフレーム。
6. The plurality of leads are connected to the inner lead portion and the inner lead portion, and the outer leads extend outward from the inner lead portion. The lead frame according to claim 1, wherein the lead frame comprises a part.
【請求項7】前記突起部の高さを、使用封止樹脂中に含
まれるフィラーの大きさ以上としたことを特徴とする請
求項1、3、5、または請求項6に記載のリードフレー
ム。
7. The lead frame according to claim 1, wherein the height of the protrusion is equal to or larger than the size of the filler contained in the sealing resin used. .
【請求項8】半導体チップを搭載するためのダイパッド
と、 前記ダイパッド上面に多角形を形成するように配置され
た複数の突起部と、 前記ダイパッドにその先端部が隣接配置され、他端部が
外方に向かって延在され、且つ前記ダイパッド上面と同
一平面なす複数のリードと、 上面に複数の電極が形成され、前記ダイパッドの外形寸
法より大きい外形寸法を有し、前記ダイパッドと前記リ
ードの先端部とに跨って配置され、且つ前記ダイパッド
上面に接着材を介して固着された方形状の半導体チッ
プと、 前記半導体チップの前記複数の電極と前記複数のリード
とをそれぞれ電気的に接続する接続部材と、 前記各リードの一部を除いて、前記半導体チップ、前記
接続部材及び前記ダイパッドを封止する封止樹脂とを具
備することを特徴とする半導体装置。
8. A die pad for mounting a semiconductor chip, a plurality of protrusions arranged so as to form a polygon on the upper surface of the die pad; A plurality of leads extending outward and coplanar with the upper surface of the die pad; a plurality of electrodes formed on the upper surface; having outer dimensions larger than the outer dimensions of the die pad; A square semiconductor chip disposed over the tip and fixed to the upper surface of the die pad via an adhesive; and electrically connecting the plurality of electrodes and the plurality of leads of the semiconductor chip, respectively. A connection member, and a sealing resin for sealing the semiconductor chip, the connection member, and the die pad except for a part of each of the leads. Semiconductor device.
【請求項9】半導体チップを搭載するためのダイパッド
と、 前記ダイパッド上面に、1つ以上の環状構造を形成する
ように配置された突起部と、 前記ダイパッドにその先端部が隣接配置され、他端部が
外方に向かって延在され、且つ前記ダイパッド上面と同
一平面なす複数のリードと、 上面に複数の電極が形成され、前記ダイパッドの外形寸
法より大きい外形寸法を有し、前記ダイパッドと前記リ
ードの先端部とに跨って配置され、且つ前記ダイパッド
上面に接着材を介して固着された方形状の半導体チップ
と、 前記半導体チップの前記複数の電極と前記複数のリード
とをそれぞれ電気的に接続する接続部材と、 前記各リードの一部を除いて、前記半導体チップ、前記
接続部材及び前記ダイパッドを封止する封止樹脂とを具
備することを特徴とする半導体装置。
9. A die pad for mounting a semiconductor chip, a projection arranged on the upper surface of the die pad so as to form one or more annular structures, a tip end of the projection being arranged adjacent to the die pad, A plurality of leads having ends extending outward and coplanar with the upper surface of the die pad; a plurality of electrodes formed on the upper surface; having outer dimensions larger than outer dimensions of the die pad; Electrically connecting the plurality of electrodes and the plurality of leads of the semiconductor chip in a square shape, which are disposed over the tip of the lead, and which are fixed to the upper surface of the die pad via an adhesive; And a sealing resin that seals the semiconductor chip, the connection member, and the die pad except for a part of each of the leads. The semiconductor device according to symptoms.
【請求項10】複数のリードは、異なる長さを有し、且
つ異なる長さの前記リードは前記ダイパッド周囲におい
て、その先端部が千鳥状に隣接配置されるように交互に
配置されてなり、前記長いリードの先端部が前記半導体
チップ下方に配置され、前記リードの各先端部下面が前
記封止樹脂から露出されてなり、且つ露出された前記リ
ードの各先端部下面にボール電極が形成されてなること
を特徴とする請求項8または請求項9に記載の半導体装
置。
10. A plurality of leads having different lengths, and the leads having different lengths are alternately arranged around the die pad such that tips thereof are arranged in a staggered manner. The distal end of the long lead is disposed below the semiconductor chip, the lower surface of each distal end of the lead is exposed from the sealing resin, and a ball electrode is formed on the exposed lower surface of each distal end of the lead. The semiconductor device according to claim 8, wherein:
【請求項11】前記複数のリードは、 前記ダイパッド
にその先端部が隣接配置されるインナーリード部と前記
インナーリード部に接続され、且つ前記インナーリード
部から外方に向かって延在するアウターリード部とから
なり、前記インナーリード部の先端部が前記半導体チッ
プ下方に配置され、前記各リードの前記アウターリード
部が前記封止樹脂から露出されてなることを特徴とする
請求項8または9に記載の半導体装置。
11. The plurality of leads are connected to the inner lead and the inner lead, the leading ends of which are arranged adjacent to the die pad, and the outer leads extend outward from the inner lead. And a tip portion of the inner lead portion is disposed below the semiconductor chip, and the outer lead portion of each of the leads is exposed from the sealing resin. 13. The semiconductor device according to claim 1.
JP2000161378A 2000-05-31 2000-05-31 Lead frame and semiconductor device using the same Pending JP2001345413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000161378A JP2001345413A (en) 2000-05-31 2000-05-31 Lead frame and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000161378A JP2001345413A (en) 2000-05-31 2000-05-31 Lead frame and semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2001345413A true JP2001345413A (en) 2001-12-14

Family

ID=18665410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000161378A Pending JP2001345413A (en) 2000-05-31 2000-05-31 Lead frame and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP2001345413A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6841854B2 (en) 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2013093483A (en) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc Semiconductor device and manufacturing method of the same
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6984880B2 (en) 2001-02-14 2006-01-10 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6841854B2 (en) 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7132733B2 (en) 2002-04-01 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7397113B2 (en) 2002-04-01 2008-07-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7589404B2 (en) 2002-04-01 2009-09-15 Panasonic Corporation Semiconductor device
US7939933B2 (en) 2002-04-01 2011-05-10 Panasonic Corporation Semiconductor device
US8178955B2 (en) 2002-04-01 2012-05-15 Panasonic Corporation Semiconductor device
JP2013093483A (en) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc Semiconductor device and manufacturing method of the same
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure

Similar Documents

Publication Publication Date Title
US6650020B2 (en) Resin-sealed semiconductor device
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
JP3436254B2 (en) Lead frame and manufacturing method thereof
US20030189262A1 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2000294715A (en) Semiconductor device and manufacture thereof
US6309911B2 (en) Method of fabricating semiconductor device
KR20040037575A (en) Micro leadless package having oblique etching line
JP2001345413A (en) Lead frame and semiconductor device using the same
KR100369202B1 (en) A method of manufacturing a semiconductor device
WO2010061826A1 (en) Lead frame, semiconductor device using the lead frame, intermediate product thereof, and methods for producing same
JPH1065042A (en) Semiconductor device
JP4409064B2 (en) Semiconductor device including power element
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
ITMI20000062A1 (en) TAPE SUPPORT FOR BGA AND SEMICONDUCTOR DEVICE USING THE SAME
JP2001024133A (en) Lead frame, resin sealed semiconductor device employing it and manufacture thereof
CN111276407B (en) Semiconductor packaging structure and manufacturing method thereof
JPH09139455A (en) Lead frame and semiconductor device using the lead frame
JP2008016200A (en) Electronic device and manufacturing method of electronic device
JP3938525B2 (en) Manufacturing method of semiconductor device
JPH06295971A (en) Semiconductor device and its lead frame
JP2003068922A (en) Semiconductor chip mounting substrate and semiconductor device using the same
JPH1116959A (en) Semiconductor device
JP2006041224A (en) Electronic device and its mounting structure
JPS61290425A (en) Liquid crystal display element
JPH08107162A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606