JP2001345236A - Composite laminated electronic parts - Google Patents

Composite laminated electronic parts

Info

Publication number
JP2001345236A
JP2001345236A JP2000163798A JP2000163798A JP2001345236A JP 2001345236 A JP2001345236 A JP 2001345236A JP 2000163798 A JP2000163798 A JP 2000163798A JP 2000163798 A JP2000163798 A JP 2000163798A JP 2001345236 A JP2001345236 A JP 2001345236A
Authority
JP
Japan
Prior art keywords
electronic component
laminate
electrode
chip
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000163798A
Other languages
Japanese (ja)
Inventor
Hiroyuki Nakamura
弘幸 中村
Toru Yamada
徹 山田
Kazuhide Uryu
一英 瓜生
Tsutomu Matsumura
勉 松村
Hiroshi Kagata
加賀田博司
Koji Kawakita
晃司 川北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000163798A priority Critical patent/JP2001345236A/en
Publication of JP2001345236A publication Critical patent/JP2001345236A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To provide small-sized composite laminated electronic parts by suppressing the effect of resin sags by surrounding an electronic parts chip arranged on the uppermost surface of a laminate with a bulkhead. SOLUTION: The composite laminated electronic parts 101 have the laminate 102 formed by laminating a plurality of dielectric sheets upon another and external electrodes 103 which are electrically connected to the input-output terminal and internal grounding electrode of an internal circuit, respectively, on the side faces of the laminate 102. The electronic parts chip 104 is arranged on the uppermost surface of the laminate 102 and a bulkhead 105 constituted of the laminate is formed around the chip 104. The chip 104 is fixed to the laminate 102 with an adhesive made of a resin, etc., and connected to electrode pads 107 formed on the uppermost surface of the laminate 102 through wires 106.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、無線機、携帯端末
機などに使用される複合積層電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite laminated electronic component used for a radio device, a portable terminal device and the like.

【0002】[0002]

【従来の技術】従来の複合積層電子部品の斜視図を図9
に示す。複合積層電子部品901は複数の誘電体シート
が積層されて成る積層体902であって、積層体902
の内層には、入力/出力端子を備える内部回路(図示せ
ず)と、内部接地電極(図示せず)とが介在する。積層
体902の側面には外部電極903が形成され、外部電
極903は内部回路の入力/出力端子と内部接地電極に
それぞれ電気的に接続される。外部電極903は金属膜
を積層体902の側面の特定個所に塗布することにより
形成される。
2. Description of the Related Art A perspective view of a conventional composite electronic component is shown in FIG.
Shown in The composite laminated electronic component 901 is a laminated body 902 formed by laminating a plurality of dielectric sheets.
An internal circuit (not shown) having an input / output terminal and an internal ground electrode (not shown) are interposed in the inner layer of. External electrodes 903 are formed on side surfaces of the multilayer body 902, and the external electrodes 903 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 903 is formed by applying a metal film to a specific portion on the side surface of the stacked body 902.

【0003】積層体902の最上面には電子部品チップ
904が配置される。電子部品チップ904にはしばし
ばベアチップが用いられ、積層体902に樹脂などの接
着剤を用いて固定される。電子部品チップ904はワイ
ヤー905により、積層体902の最上面に形成された
電極パッド906に接続される。電極パッド906は積
層体902における内部回路、及び内部接地電極に接続
される。
An electronic component chip 904 is arranged on the uppermost surface of the laminate 902. A bare chip is often used for the electronic component chip 904 and is fixed to the laminate 902 using an adhesive such as a resin. The electronic component chip 904 is connected by a wire 905 to an electrode pad 906 formed on the uppermost surface of the multilayer body 902. The electrode pad 906 is connected to an internal circuit in the multilayer body 902 and an internal ground electrode.

【0004】[0004]

【発明が解決しようとする課題】このように、従来の複
合積層電子部品においては、電子部品チップは積層体の
最上面に樹脂などの接着剤を用いて固定されるため、樹
脂だれが生じ、電極パッドは電子部品チップとある程度
距離をおいて形成する必要があり、積層体上面に電子部
品チップを搭載するのには広い占有面積が必要であっ
た。また、複数の電子部品チップを配置する際にも、相
互の樹脂だれの影響をなくすために、電子部品チップの
距離を離す必要があり、広い占有面積が必要であった。
As described above, in the conventional composite multilayer electronic component, the electronic component chip is fixed to the uppermost surface of the laminate using an adhesive such as a resin, so that resin dripping occurs. The electrode pad needs to be formed at a certain distance from the electronic component chip, and a large occupation area is required for mounting the electronic component chip on the upper surface of the laminate. Also, when arranging a plurality of electronic component chips, it is necessary to increase the distance between the electronic component chips in order to eliminate the effect of mutual resin dripping, which requires a large occupied area.

【0005】本発明は、従来のこのような課題を解決す
るものであり、積層体の最上面に配置される電子部品チ
ップの周囲が積層体で形成される隔壁により囲まれてい
るなど、電子部品チップと電極パッド等の電子部品との
間に段差または坂が形成されている構成とすることによ
り、樹脂だれの影響を抑えて小型の複合積層電子部品を
提供することを目的とする。
The present invention has been made to solve the above-mentioned conventional problems. For example, an electronic component chip disposed on the uppermost surface of a laminate is surrounded by a partition formed by the laminate. An object of the present invention is to provide a small-sized composite multilayer electronic component by suppressing the influence of resin dripping by forming a step or a slope between a component chip and an electronic component such as an electrode pad.

【0006】[0006]

【課題を解決するための手段】第1の本発明(請求項1
に対応)は、複数の誘電体シートが積層されて一体化し
た積層体と、前記積層体内部に配置された、入力/出力
端子を有する少なくとも一つの内部回路と、前記積層体
内部に配置された少なくとも一つの内部接地電極と、前
記積層体の外側面に形成された外部電極と、前記積層体
の上面に搭載された電子部品チップと、前記積層体の上
面に形成された電子部品とを備え、前記電子部品チップ
と前記電子部品との間には、前記電子部品チップより前
記電子部品側の方が高い位置を有する段差または坂が形
成されており、前記高い位置が実質上鉛直上方に保持さ
れていることを特徴とする複合積層電子部品である。
Means for Solving the Problems The first invention (claim 1)
A) a laminate in which a plurality of dielectric sheets are laminated and integrated, at least one internal circuit having input / output terminals disposed inside the laminate, and disposed inside the laminate. At least one internal ground electrode, an external electrode formed on the outer surface of the laminate, an electronic component chip mounted on the upper surface of the laminate, and an electronic component formed on the upper surface of the laminate. A step or a slope having a higher position on the electronic component side than the electronic component chip is formed between the electronic component chip and the electronic component, and the high position is substantially vertically above A composite laminated electronic component characterized by being held.

【0007】第2の本発明(請求項2に対応)は、前記
段差または坂が隔壁であることを特徴とする第1の本発
明に記載の複合積層電子部品である。
A second aspect of the present invention (corresponding to claim 2) is the composite laminated electronic component according to the first aspect of the present invention, wherein the step or the hill is a partition.

【0008】第3の本発明(請求項3に対応)は、前記
隔壁が前記電子部品チップを囲うことを特徴とする第2
の本発明に記載の複合積層電子部品である。
According to a third aspect of the present invention (corresponding to claim 3), the partition wall surrounds the electronic component chip.
Of the present invention.

【0009】第4の本発明(請求項4に対応)は、前記
電子部品チップが前記積層体の上面の凹部に搭載されて
いることを特徴とする第2の本発明に記載の複合積層電
子部品である。
According to a fourth aspect of the present invention (corresponding to claim 4), the electronic component chip is mounted in a concave portion on the upper surface of the multilayer body. Parts.

【0010】第5の本発明(請求項5に対応)は、前記
電子部品が、前記積層体の内部に埋設されるとともに、
一部が前記積層体の上面に、または前記隔壁上面に、ま
たは前記凹部に対して相対的に凸部の表面に実質上位置
するように設けられ、前記内部回路または前記内部接地
電極と電気的に接続している電極パッドであることを特
徴とする第2から第4のいずれかの本発明に記載の複合
積層電子部品である。
According to a fifth aspect of the present invention (corresponding to claim 5), the electronic component is embedded in the laminated body.
A part is provided on the upper surface of the laminate, on the upper surface of the partition wall, or on the surface of the convex portion relatively to the concave portion, and electrically connected to the internal circuit or the internal ground electrode. The composite multilayer electronic component according to any one of the second to fourth aspects of the present invention, wherein the composite multilayer electronic component is an electrode pad connected to the electronic pad.

【0011】第6の本発明(請求項6に対応)は、前記
隔壁内部に埋設された隔壁シールド電極をさらに備えた
ことを特徴とする第2、第3、第5のいずれかの本発明
に記載の複合積層電子部品である。
According to a sixth aspect of the present invention (corresponding to claim 6), any one of the second, third and fifth aspects of the present invention is further provided with a partition shield electrode buried inside the partition. 2 is a composite laminated electronic component.

【0012】第7の本発明(請求項7に対応)は、前記
隔壁シールド電極が、前記内部接地電極と電気的に接続
していることを特徴とする第6の本発明に記載の複合積
層電子部品である。
A seventh invention (corresponding to claim 7) is the composite laminate according to the sixth invention, wherein the partition shield electrode is electrically connected to the internal ground electrode. Electronic components.

【0013】第8の本発明(請求項8に対応)は、前記
隔壁の高さが前記電子部品チップの高さより高いことを
特徴とする第6または第7の本発明に記載の複合積層電
子部品である。
According to an eighth aspect of the present invention (corresponding to claim 8), the height of the partition wall is higher than the height of the electronic component chip, the composite multilayer electronic device according to the sixth or seventh aspect of the present invention. Parts.

【0014】第9の本発明(請求項9に対応)は、前記
積層体の上面の前記凹部の周囲の相対的凸部の内部に埋
設され、前記積層体内部の内部接地電極に接続されてい
るシールド電極をさらに備えたことを特徴とする第4ま
たは第5の本発明に記載の複合積層電子部品である。
According to a ninth aspect of the present invention (corresponding to claim 9), the semiconductor device is buried in a relative convex portion around the concave portion on the upper surface of the laminate, and is connected to an internal ground electrode inside the laminate. The composite laminated electronic component according to the fourth or fifth aspect of the present invention, further comprising a shielded electrode.

【0015】第10の本発明(請求項10に対応)は、
前記凹部の深さが前記電子部品チップの高さより大きい
ことを特徴とする第9の本発明に記載の複合積層電子部
品である。
[0015] A tenth aspect of the present invention (corresponding to claim 10) is:
The ninth aspect of the present invention is the composite multilayer electronic component according to the ninth aspect, wherein a depth of the concave portion is larger than a height of the electronic component chip.

【0016】第11の本発明(請求項11に対応)は、
前記電子部品チップが複数存在し、それら複数の前記電
子部品チップそれぞれに対応して前記隔壁または前記凹
部が設けられていることを特徴とする第2から第10の
いずれかの本発明に記載の複合積層電子部品である。
The eleventh invention (corresponding to claim 11) provides:
The present invention according to any one of the second to tenth aspects of the present invention, wherein a plurality of the electronic component chips are present, and the partition wall or the concave portion is provided corresponding to each of the plurality of the electronic component chips. It is a composite laminated electronic component.

【0017】第12の本発明(請求項12に対応)は、
前記電子部品チップが弾性表面波素子であり、前記積層
体がセラミックにより気密封止されていることを特徴と
する第1から第11のいずれかの本発明に記載の複合積
層電子部品である。
The twelfth invention (corresponding to claim 12) provides:
The composite multilayer electronic component according to any one of the first to eleventh aspects of the present invention, wherein the electronic component chip is a surface acoustic wave element, and the laminate is hermetically sealed with ceramic.

【0018】第13の本発明(請求項13に対応)は、
前記誘電体シートが結晶相とガラス相とで形成されてお
り、前記結晶相がAl23、MgO、SiO2、および
ROxのうち少なくとも1つを含有し、前記RがLa、
Ce、Pr、Nd、SmおよびGdから選ばれる少なく
とも1つの元素であり、前記xが前記Rの価数に応じて
化学量論的に定まる数値であることを特徴とする第1か
ら第12のいずれかの本発明に記載の複合積層電子部品
である。
A thirteenth aspect of the present invention (corresponding to claim 13) is:
The dielectric sheet is formed of a crystal phase and a glass phase, wherein the crystal phase contains at least one of Al 2 O 3 , MgO, SiO 2 , and RO x , and R is La,
The first to twelfth elements are at least one element selected from the group consisting of Ce, Pr, Nd, Sm and Gd, wherein x is a stoichiometric value determined according to the valence of R. It is any one of the composite laminated electronic components according to the present invention.

【0019】第14の本発明(請求項14に対応)は、
前記誘電体シートがBi23、Nb25を主成分とする
ことを特徴とする第1から第12のいずれかの本発明に
記載の複合積層電子部品である。
The fourteenth invention (corresponding to claim 14) is:
The composite laminated electronic component according to any one of the first to twelfth aspects, wherein the dielectric sheet contains Bi 2 O 3 and Nb 2 O 5 as main components.

【0020】[0020]

【発明の実施の形態】本発明の複合積層電子部品は、積
層体の最上面に配置される電子部品チップの周囲が積層
体で形成される隔壁により囲まれている構成とすること
を特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION The composite laminated electronic component of the present invention is characterized in that the periphery of an electronic component chip disposed on the uppermost surface of the laminate is surrounded by a partition formed by the laminate. I do.

【0021】以下、本発明における複合積層電子部品の
実施の形態について、図面を参照しながら説明する。
Hereinafter, embodiments of the composite laminated electronic component according to the present invention will be described with reference to the drawings.

【0022】(第1の実施の形態)図1は、本発明にお
ける第1の実施の形態の複合積層電子部品を示す図であ
る。図1において、複合積層電子部品101は複数の誘
電体シートが積層されて成る積層体102であって、積
層体102の内層には、入力/出力端子を備える内部回
路(図示せず)と、内部接地電極(図示せず)とが介在
する。誘電体シートは比誘電率εr=7、誘電損失ta
nδ=2.0×10-4である結晶相とガラス相からな
る。
(First Embodiment) FIG. 1 is a view showing a composite laminated electronic component according to a first embodiment of the present invention. In FIG. 1, a composite laminated electronic component 101 is a laminated body 102 formed by laminating a plurality of dielectric sheets, and an inner layer of the laminated body 102 includes an internal circuit (not shown) having input / output terminals; An internal ground electrode (not shown) intervenes. The dielectric sheet has a relative permittivity εr = 7 and a dielectric loss ta.
It consists of a crystal phase and a glass phase where nδ = 2.0 × 10 −4 .

【0023】積層体102の側面には外部電極103が
形成され、外部電極103は内部回路の入力/出力端子
と内部接地電極にそれぞれ電気的に接続される。外部電
極103は金属膜を積層体102の側面の特定個所に塗
布することにより形成される。
External electrodes 103 are formed on side surfaces of the laminate 102. The external electrodes 103 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 103 is formed by applying a metal film to a specific portion on the side surface of the stacked body 102.

【0024】積層体102の最上面には電子部品チップ
104が配置され、電子部品チップ104の周囲には積
層体102で構成される隔壁105が形成される。電子
部品チップ104は積層体102に樹脂などの接着剤を
用いて固定され、さらに、電子部品チップ104はワイ
ヤー106により、積層体102の最上面に形成された
電極パッド107に接続される。電極パッド107は積
層体102における内部回路、及び内部接地電極に接続
される。
An electronic component chip 104 is arranged on the uppermost surface of the multilayer body 102, and a partition 105 composed of the multilayer body 102 is formed around the electronic component chip 104. The electronic component chip 104 is fixed to the laminate 102 using an adhesive such as a resin, and the electronic component chip 104 is connected to an electrode pad 107 formed on the uppermost surface of the laminate 102 by a wire 106. The electrode pad 107 is connected to an internal circuit in the multilayer body 102 and an internal ground electrode.

【0025】図10に示すのは、図1で示した積層電子
部品101における内部回路の一例を示す分解斜視図で
ある。図10に示すように、積層電子部品101におけ
る内部回路は、誘電体層1001から誘電体層1008
までが順に積層されている。誘電体層1001には内部
接地電極1009が配置され、誘電体層1002にはコ
ンデンサ電極1010が配置されている。また、誘電体
層1003にはストリップライン1011とストリップ
ライン1012が配置され、接続点1013で接続され
ている。
FIG. 10 is an exploded perspective view showing an example of an internal circuit in the laminated electronic component 101 shown in FIG. As shown in FIG. 10, the internal circuit in the multilayer electronic component 101 includes dielectric layers 1001 to 1008
Are stacked in order. An internal ground electrode 1009 is disposed on the dielectric layer 1001, and a capacitor electrode 1010 is disposed on the dielectric layer 1002. Also, a strip line 1011 and a strip line 1012 are arranged on the dielectric layer 1003, and are connected at a connection point 1013.

【0026】誘電体層1004、1005、1006、
1007にはそれぞれコンデンサ電極1014、内部接
地電極1015、コンデンサ電極1016、内部接地電
極1017が配置されている。さらに、コンデンサ電極
1010はビアホール1101を介してストリップライ
ン1011の接続点1018に接続され、コンデンサ電
極1014はビアホール1102を介して接続点101
3に接続されている。さらに、コンデンサ電極1016
はビアホール1103を介してストリップライン101
2の接続点1019に接続されている。
The dielectric layers 1004, 1005, 1006,
In 1007, a capacitor electrode 1014, an internal ground electrode 1015, a capacitor electrode 1016, and an internal ground electrode 1017 are arranged. Further, capacitor electrode 1010 is connected to connection point 1018 of strip line 1011 via via hole 1101, and capacitor electrode 1014 is connected to connection point 10118 via via hole 1102.
3 is connected. Further, the capacitor electrode 1016
Is the strip line 101 through the via hole 1103
2 connection point 1019.

【0027】内部接地電極1015、1017は複合積
層電子部品側面に形成された外部電極1020を介して
内部接地電極1009に接続され、内部回路の入力端子
はストリップライン1011の一端を複合積層電子部品
端面まで引き伸ばし、複合積層電子部品側面に形成され
た外部入力端子電極1021に接続され、内部回路の出
力端子はストリップライン1012の一端を複合積層電
子部品端面まで引き伸ばし、複合積層電子部品側面に形
成された外部入力端子電極1022に接続されている。
The internal ground electrodes 1015 and 1017 are connected to the internal ground electrode 1009 via external electrodes 1020 formed on the side surfaces of the composite multilayer electronic component, and the input terminal of the internal circuit is connected to one end of the strip line 1011 at the end of the composite multilayer electronic component. It is connected to the external input terminal electrode 1021 formed on the side of the composite multilayer electronic component, and the output terminal of the internal circuit extends one end of the strip line 1012 to the end surface of the composite multilayer electronic component, and is formed on the side of the composite multilayer electronic component. It is connected to the external input terminal electrode 1022.

【0028】ただし、上記の説明に関し、図におけるビ
アホールの位置は簡単のため原則として分解斜視図上の
点線にて模式的に示した。また、図10は内部回路の一
例を説明した図であり、積層体102の上面、及び搭載
される電子部品等に関しては省略している。
However, in the above description, the positions of the via holes in the figure are schematically shown by dotted lines in an exploded perspective view in principle for simplicity. FIG. 10 is a diagram for explaining an example of the internal circuit, in which the upper surface of the multilayer body 102, electronic components to be mounted, and the like are omitted.

【0029】図11は、図10の積層電子部品の等価回
路を示しており、図10に対応する素子は同じ素子番号
を用いている。キャパシタンスC1はコンデンサ電極1
010と内部接地電極1009の間に形成され、キャパ
シタンスC2はコンデンサ電極1014と接地電極10
15の間に形成される。また、キャパシタンスC3はコ
ンデンサ電極1016と接地電極1017の間に形成さ
れ、インダクタンスL1、L2は、それぞれストリップ
ライン1011、1012によって形成される。外部入
力端子電極1021に直列にL1、並列にC1が接続さ
れ、外部出力端子電極1022に直列にL2、並列にC
3が接続されている。さらに接続点1013において直
列にL1、L2、並列にC2が接続されることにより5
素子の低域通過型フィルタを構成している。
FIG. 11 shows an equivalent circuit of the laminated electronic component of FIG. 10, and the elements corresponding to FIG. 10 use the same element numbers. The capacitance C1 is the capacitor electrode 1
010 and the internal ground electrode 1009, and the capacitance C2 is formed between the capacitor electrode 1014 and the ground electrode 109.
15 are formed. The capacitance C3 is formed between the capacitor electrode 1016 and the ground electrode 1017, and the inductances L1 and L2 are formed by the strip lines 1011 and 1012, respectively. L1 is connected in series to the external input terminal electrode 1021, and C1 is connected in parallel. L2 is connected in series to the external output terminal electrode 1022, and C1 is connected in parallel.
3 are connected. Further, at the connection point 1013, L1 and L2 are connected in series and C2 is
The element constitutes a low-pass filter.

【0030】なお、内部接地電極1009、1015、
1017は外部電極1020に接続されるとしている
が、本実施の形態においては、ビアホール等により電極
パッド107に接続されていてもかまわない。また、内
部回路の入力端子はストリップライン1011の一端を
複合積層電子部品端面まで引き伸ばし、複合積層電子部
品側面に形成された外部入力端子電極1021に接続さ
れ、内部回路の出力端子はストリップライン1012の
一端を複合積層電子部品端面まで引き伸ばし、複合積層
電子部品側面に形成された外部入力端子電極1022に
接続されているとしているが、本実施の形態において
は、ビアホール等により電極パッド107に接続されて
いてもよく、これらの接続に関しては、複合積層電子部
品の全体の回路構成に適応させるべきものである。
The internal ground electrodes 1009, 1015,
Although 1017 is connected to the external electrode 1020, in this embodiment, it may be connected to the electrode pad 107 via a via hole or the like. The input terminal of the internal circuit extends one end of the strip line 1011 to the end face of the composite multilayer electronic component, is connected to the external input terminal electrode 1021 formed on the side surface of the composite multilayer electronic component, and the output terminal of the internal circuit is the One end is extended to the end face of the composite multilayer electronic component and is connected to the external input terminal electrode 1022 formed on the side surface of the composite multilayer electronic component. In the present embodiment, however, it is connected to the electrode pad 107 by a via hole or the like. These connections should be adapted to the overall circuit configuration of the composite multilayer electronic component.

【0031】また、内部回路の構成に関しても、上記説
明は一例であり、実際はこれに限るものではない。
The above description of the configuration of the internal circuit is merely an example, and the present invention is not limited to this.

【0032】以上のような構成とすることにより、本発
明における第1の実施の形態の複合積層電子部品は、積
層体102最上面に電子部品チップ104を固定する時
の樹脂だれの影響を抑えて、電極パッド107の位置を
近づけて電子部品チップ104搭載時の占有面積を小さ
くすることができ、複合積層電子部品の小型化が実現で
きるものである。
With the above-described configuration, the composite multilayer electronic component of the first embodiment of the present invention suppresses the influence of resin dripping when the electronic component chip 104 is fixed to the uppermost surface of the multilayer body 102. Thus, the area occupied by mounting the electronic component chip 104 can be reduced by bringing the positions of the electrode pads 107 closer to each other, and the miniaturization of the composite multilayer electronic component can be realized.

【0033】また、複数の電子部品チップを搭載する場
合には、図2に示す構成とすればよい。図2において、
複合積層電子部品201は複数の誘電体シートが積層さ
れて成る積層体202であって、積層体202の内層に
は、入力/出力端子を備える内部回路(図示せず)と、
内部接地電極(図示せず)とが介在する。誘電体シート
は比誘電率εr=7、誘電損失tanδ=2.0×10
-4である結晶相とガラス相からなる。
When a plurality of electronic component chips are mounted, the configuration shown in FIG. 2 may be used. In FIG.
The composite laminated electronic component 201 is a laminated body 202 formed by laminating a plurality of dielectric sheets. An internal circuit (not shown) having input / output terminals is provided in an inner layer of the laminated body 202.
An internal ground electrode (not shown) intervenes. The dielectric sheet has a relative permittivity εr = 7 and a dielectric loss tan δ = 2.0 × 10
It consists of a crystal phase of -4 and a glass phase.

【0034】積層体202の側面には外部電極203が
形成され、外部電極203は内部回路の入力/出力端子
と内部接地電極にそれぞれ電気的に接続される。外部電
極203は金属膜を積層体202の側面の特定個所に塗
布することにより形成される。
External electrodes 203 are formed on side surfaces of the multilayer body 202. The external electrodes 203 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 203 is formed by applying a metal film to a specific portion on the side surface of the stacked body 202.

【0035】積層体202の最上面には第1、及び第2
の電子部品チップ204a、204bが配置され、第
1、及び第2の電子部品チップ204a、204bの周
囲には積層体202で構成される第1、及び第2の隔壁
205a、205bが形成される。
The first and second layers are placed on the uppermost surface of the laminate 202.
Electronic component chips 204a and 204b are arranged, and first and second partition walls 205a and 205b formed of a laminate 202 are formed around the first and second electronic component chips 204a and 204b. .

【0036】第1、及び第2の電子部品チップ204
a、204bは積層体202に樹脂などの接着剤を用い
て固定され、さらに、第1、及び第2の電子部品チップ
204a、204bは第1、及び第2のワイヤー206
a、206bにより、積層体202の最上面に形成され
た第1、及び第2の電極パッド207a、207bに接
続される。第1、及び第2の電極パッド207a、20
7bは積層体202における内部回路、及び内部接地電
極に接続される構成となっている。
First and second electronic component chips 204
a and 204b are fixed to the laminated body 202 using an adhesive such as resin, and the first and second electronic component chips 204a and 204b are connected to the first and second wires 206, respectively.
The first and second electrode pads 207a and 207b formed on the uppermost surface of the stacked body 202 are connected by the electrodes a and 206b. First and second electrode pads 207a, 20
7b is configured to be connected to an internal circuit in the multilayer body 202 and an internal ground electrode.

【0037】以上のような構成とすることにより、本発
明における第1の実施の形態の複合積層電子部品は、積
層体最上面に複数の電子部品チップを固定する場合であ
っても、樹脂だれの影響を抑えて複数の電子部品チップ
を近接して配置することができ、電子部品チップ搭載時
の占有面積を小さくでき、複合積層電子部品の小型化が
実現できるものである。
With the above-described configuration, the composite laminated electronic component of the first embodiment of the present invention has resin dripping even when a plurality of electronic component chips are fixed on the uppermost surface of the laminate. In this case, a plurality of electronic component chips can be arranged close to each other while suppressing the influence of the electronic component chip, the area occupied by mounting the electronic component chips can be reduced, and the size of the composite multilayer electronic component can be reduced.

【0038】なお、図2において、第1、及び第2の隔
壁205a、205bにおける第1、及び第2の電子部
品チップ204a、204b間に位置する隔壁は図3に
示すように、隔壁301を共通化しても、小型化に関す
る効果は同じである。
In FIG. 2, the partition wall between the first and second electronic component chips 204a and 204b in the first and second partition walls 205a and 205b is, as shown in FIG. Even if they are shared, the effect on miniaturization is the same.

【0039】また、本実施の形態においては、図4に示
すように、電子部品チップ周囲の隔壁内部に隔壁シール
ド電極401を設け、隔壁シールド電極401を内部接
地電極に接続する構成とすることにより、電子部品チッ
プのシールドが改善される。この場合は、障壁の高さを
電子部品チップの高さよりも高く構成することにより、
シールド効果はさらに改善されるものである。
Further, in the present embodiment, as shown in FIG. 4, a partition shield electrode 401 is provided inside the partition around the electronic component chip, and the partition shield electrode 401 is connected to the internal ground electrode. In addition, the shielding of the electronic component chip is improved. In this case, by configuring the height of the barrier higher than the height of the electronic component chip,
The shielding effect is further improved.

【0040】また、複数の電子部品チップを搭載する場
合には、図5に示す構成でもよい。図5において、複合
積層電子部品501は複数の誘電体シートが積層されて
成る積層体502であって、積層体502の内層には、
入力/出力端子を備える内部回路(図示せず)と、内部
接地電極(図示せず)とが介在する。誘電体シートは比
誘電率εr=7、誘電損失tanδ=2.0×10-4
ある結晶相とガラス相からなる。
When a plurality of electronic component chips are mounted, the configuration shown in FIG. 5 may be used. In FIG. 5, a composite laminated electronic component 501 is a laminated body 502 formed by laminating a plurality of dielectric sheets.
An internal circuit (not shown) having input / output terminals and an internal ground electrode (not shown) are interposed. The dielectric sheet is composed of a crystal phase and a glass phase having a relative dielectric constant εr = 7 and a dielectric loss tan δ = 2.0 × 10 −4 .

【0041】積層体502の側面には外部電極503が
形成され、外部電極503は内部回路の入力/出力端子
と内部接地電極にそれぞれ電気的に接続される。外部電
極503は金属膜を積層体502の側面の特定個所に塗
布することにより形成される。積層体502の最上面に
は第1、及び第2の電子部品チップ504a、504b
が配置され、第1、及び第2の電子部品チップ504
a、504bの間には積層体で構成される隔壁505が
形成される。
External electrodes 503 are formed on side surfaces of the laminate 502, and the external electrodes 503 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 503 is formed by applying a metal film to a specific portion on a side surface of the stacked body 502. First and second electronic component chips 504a and 504b are provided on the uppermost surface of the laminate 502.
Are arranged, and the first and second electronic component chips 504 are disposed.
A partition 505 composed of a laminated body is formed between a and 504b.

【0042】第1、及び第2の電子部品チップ504
a、504bは積層体502に樹脂などの接着剤を用い
て固定され、さらに、第1、及び第2の電子部品チップ
504a、504bは第1、及び第2のワイヤー506
a、506bにより、積層体502の最上面に形成され
た第1、及び第2の電極パッド507a、507bに接
続される。
First and second electronic component chips 504
a and 504b are fixed to the laminated body 502 using an adhesive such as a resin, and the first and second electronic component chips 504a and 504b are first and second wires 506.
The first and second electrode pads 507a and 507b formed on the uppermost surface of the stacked body 502 are connected by a and 506b.

【0043】第1、及び第2の電極パッド507a、5
07bは積層体502における内部回路、及び内部接地
電極に接続される構成となっている。また、電子部品チ
ップ504a、504b間の隔壁505の内部には隔壁
シールド電極508が設けられており、隔壁シールド電
極508は内部接地電極に接続される。
First and second electrode pads 507a, 507
Reference numeral 07b is configured to be connected to an internal circuit in the multilayer body 502 and an internal ground electrode. Further, a partition wall shield electrode 508 is provided inside the partition wall 505 between the electronic component chips 504a and 504b, and the partition wall shield electrode 508 is connected to an internal ground electrode.

【0044】以上のような構成とすることにより、積層
体最上面に複数の電子部品チップを固定する場合であっ
ても、樹脂だれの影響を抑えて複数の電子部品チップを
近接して配置することができ、電子部品チップ搭載時の
占有面積を小さくでき、複合積層電子部品の小型化が実
現できるという同様の効果が得られる。さらに、隔壁内
部に設けられた隔壁シールド電極により電子部品チップ
のシールドが改善される。この場合は、障壁の高さを電
子部品チップの高さよりも高く構成することにより、シ
ールド効果はさらに改善されるものである。
With the above configuration, even when a plurality of electronic component chips are fixed on the uppermost surface of the laminate, the plurality of electronic component chips are arranged close to each other while suppressing the influence of resin dripping. Thus, the same effect that the occupied area when mounting the electronic component chip can be reduced and the miniaturization of the composite laminated electronic component can be realized is obtained. Further, the shielding of the electronic component chip is improved by the partition shield electrode provided inside the partition. In this case, the shielding effect is further improved by configuring the height of the barrier higher than the height of the electronic component chip.

【0045】なお、本実施の形態においては、隔壁シー
ルド電極に電子部品チップの接地端子が導電性のワイヤ
ーを介して接続される構成としてもよい。
In the present embodiment, a configuration may be adopted in which the ground terminal of the electronic component chip is connected to the partition wall shield electrode via a conductive wire.

【0046】また、本実施の形態においては、電子部品
チップ、外部電極、電極パッドの数、及び配置される位
置はこれに限るものでなく、積層体の内部回路、内部接
地電極にあわせて適応するものである。また、電子部品
チップにはしばしばベアチップが用いられ、特に弾性表
面波素子の場合はセラミック等により気密封止の構成と
する必要がある。また、電子部品チップは樹脂などの接
着剤を用いて積層体に固定されるとしているが、これは
はんだや銀ペーストなどを用いても、隔壁による効果は
同じである。
Further, in the present embodiment, the number of electronic component chips, external electrodes, and electrode pads, and the arrangement positions thereof are not limited to those described above, but are adapted to the internal circuit of the laminate and the internal ground electrode. Is what you do. A bare chip is often used as an electronic component chip. In particular, in the case of a surface acoustic wave element, it is necessary to provide a hermetically sealed structure with ceramic or the like. Although the electronic component chip is fixed to the laminate using an adhesive such as a resin, the effect of the partition is the same even if solder or silver paste is used.

【0047】また、本実施の形態においては、隔壁は積
層体で形成される構成としたが、必ずしも同じ材料の積
層体である必要はなく、積層体以外の構成であっても隔
壁により樹脂だれの影響を抑えて小型化が実現できると
いう効果は同じである。
Further, in the present embodiment, the partition is formed of a laminate, but it is not necessarily required to be a laminate of the same material. The effect of miniaturization can be realized by suppressing the influence of the above.

【0048】また、本実施の形態では、内部接地電極を
1つとして説明したが、内部接地電極が複数存在して
も、積層体にビアホールを設けて接続するか、外部接地
電極により接続することにより同電位とすればよく、内
部接地電極を増やすことにより接地の強化、及びシール
ド効果の向上にもつながる。
In this embodiment, one internal ground electrode has been described. However, even if there are a plurality of internal ground electrodes, the laminated body may be connected by providing a via hole or connected by an external ground electrode. And increasing the number of internal ground electrodes leads to strengthening of the ground and improvement of the shielding effect.

【0049】また、積層体に形成される隔壁は、内部回
路、及び内部接地電極の介在する積層体と隔壁を個別に
形成した後に貼り合わせても、また、内部回路、及び内
部接地電極の介在する積層体と隔壁とを一体成形された
ものであっても、本発明に関する効果は同じである。
The partition formed in the laminate may be bonded to the laminate having the internal circuit and the internal ground electrode interposed therebetween after the laminate and partition are separately formed, or may be bonded to the internal circuit and the internal ground electrode. The effect of the present invention is the same even if the laminated body and the partition wall are integrally formed.

【0050】また、隔壁内部に形成される隔壁シールド
電極は、積層体を形成後に積層体にドリルなどで穴を形
成して導電材料の塗布やメッキなどを行うことにより形
成された構成であっても、また、積層体を構成する誘電
体シートに印刷などにより電極パターンを形成し、積層
体に内層して形成される構成であってもよい。
Further, the partition wall shield electrode formed inside the partition wall is formed by forming a hole in the laminate by a drill or the like after forming the laminate, and applying or plating a conductive material. Alternatively, a configuration may be adopted in which an electrode pattern is formed on a dielectric sheet constituting the laminate by printing or the like and the laminate is formed as an inner layer.

【0051】また、本実施の形態では、外部電極が金属
膜を積層体の側面の特定個所に塗布することにより形成
される構成であるとしたが、本発明における外部電極
は、積層体を形成後に積層体にドリルなどで穴を形成し
て導電材料の塗布やメッキなどを行うことにより形成さ
れた構成であっても、また、積層体を構成する誘電体シ
ートに印刷などにより電極パターンを形成し、積層体に
内層して形成される構成であってもよい。
In this embodiment, the external electrode is formed by applying a metal film to a specific portion on the side surface of the laminate. However, the external electrode in the present invention is formed by forming the laminate. Even if the laminate is formed by drilling holes in the laminate and applying or plating a conductive material, an electrode pattern is formed by printing on a dielectric sheet constituting the laminate. Alternatively, a configuration may be adopted in which the laminate is formed as an inner layer.

【0052】さらに、本実施の形態では、誘電体シート
として、比誘電率εr=7、誘電損失tanδ=2.0
×10-4である結晶相とガラス相からなる誘電体シート
を例として述べたが、比誘電率εr=5〜10である結
晶相とガラス相からなる誘電体シートを用いても同様の
効果が得られる。また、比誘電率εr=50〜100程
度であるBi23、Nb25を主成分とする誘電体シー
トを用いても同様の効果が得られる。
Further, in the present embodiment, the relative dielectric constant εr = 7 and the dielectric loss tan δ = 2.0
Although a dielectric sheet composed of a crystal phase and a glass phase of × 10 −4 has been described as an example, similar effects can be obtained by using a dielectric sheet composed of a crystal phase and a glass phase having a relative dielectric constant εr of 5 to 10. Is obtained. Moreover, similar effects by using a dielectric sheet composed mainly of Bi 2 O 3, Nb 2 O 5 is the relative dielectric constant .epsilon.r = 50 to 100 degree are obtained.

【0053】(第2の実施の形態)図6は、本発明にお
ける第2の実施の形態の複合積層電子部品を示す図であ
る。図6において、複合積層電子部品601は複数の誘
電体シートが積層されて成る積層体602であって、積
層体602の内層には、入力/出力端子を備える内部回
路(図示せず)と、内部接地電極(図示せず)とが介在
する。誘電体シートは比誘電率εr=7、誘電損失ta
nδ=2.0×10-4である結晶相とガラス相からな
る。
(Second Embodiment) FIG. 6 is a view showing a composite laminated electronic component according to a second embodiment of the present invention. In FIG. 6, a composite laminated electronic component 601 is a laminated body 602 formed by laminating a plurality of dielectric sheets, and an internal circuit (not shown) having input / output terminals is provided on an inner layer of the laminated body 602. An internal ground electrode (not shown) intervenes. The dielectric sheet has a relative permittivity εr = 7 and a dielectric loss ta.
It consists of a crystal phase and a glass phase where nδ = 2.0 × 10 −4 .

【0054】積層体602の側面には外部電極603が
形成され、外部電極603は内部回路の入力/出力端子
と内部接地電極にそれぞれ電気的に接続される。外部電
極603は、金属膜を積層体602の側面の特定個所に
塗布することにより形成される。
External electrodes 603 are formed on side surfaces of the laminate 602, and the external electrodes 603 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 603 is formed by applying a metal film to a specific portion on the side surface of the stacked body 602.

【0055】積層体602の最上面には電子部品チップ
604が配置され、電子部品チップ604の周囲には積
層体602で構成される隔壁605が形成される。電子
部品チップ604は積層体602に樹脂などの接着剤を
用いて固定され、さらに、電子部品チップ604はワイ
ヤー606により、隔壁605の上面に形成された電極
パッド607に接続される。電極パッド607は積層体
602における内部回路、及び内部接地電極に接続され
る。
An electronic component chip 604 is arranged on the uppermost surface of the laminate 602, and a partition 605 composed of the laminate 602 is formed around the electronic component chip 604. The electronic component chip 604 is fixed to the laminate 602 using an adhesive such as a resin, and the electronic component chip 604 is connected to the electrode pad 607 formed on the upper surface of the partition 605 by a wire 606. The electrode pad 607 is connected to an internal circuit in the multilayer body 602 and an internal ground electrode.

【0056】以上のような構成とすることにより、本発
明における第2の実施の形態の複合積層電子部品は、隔
壁により積層体最上面に電子部品チップを固定する時の
樹脂だれの影響を抑え、さらに、隔壁上面に電極パッド
を配置することにより、電子部品チップ搭載時の占有面
積をさらに小さくすることができ、複合積層電子部品の
小型化が実現できるものである。
With the above configuration, the composite multilayer electronic component of the second embodiment of the present invention suppresses the influence of resin dripping when the electronic component chip is fixed to the uppermost surface of the multilayer body by the partition walls. Further, by arranging the electrode pads on the upper surface of the partition wall, the occupied area when mounting the electronic component chip can be further reduced, and the miniaturization of the composite laminated electronic component can be realized.

【0057】また、図7に示すように、隔壁605の上
面に形成される電極パッド607を除く隔壁内部に隔壁
シールド電極701を形成し、隔壁シールド電極701
を内部接地電極に接続する構成とすることにより、電子
部品チップのシールドが改善される。この場合は、障壁
の高さを電子部品チップの高さよりも高く構成すること
により、シールド効果はさらに改善されるものである。
As shown in FIG. 7, a partition wall shield electrode 701 is formed inside the partition wall except for the electrode pad 607 formed on the upper surface of the partition wall 605.
Is connected to the internal ground electrode, the shielding of the electronic component chip is improved. In this case, the shielding effect is further improved by configuring the height of the barrier higher than the height of the electronic component chip.

【0058】なお、隔壁シールド電極に電子部品チップ
の接地端子が導電性のワイヤーを介して接続される構成
としてもよい。
The ground terminal of the electronic component chip may be connected to the partition wall shield electrode via a conductive wire.

【0059】また、本実施の形態においては、電子部品
チップ、外部電極、電極パッドの数、及び配置される位
置はこれに限るものでなく、積層体の内部回路、内部接
地電極にあわせて適応するものである。また、電子部品
チップにはしばしばベアチップが用いられ、特に弾性表
面波素子の場合はセラミック等により気密封止の構成と
する必要がある。また、電子部品チップは樹脂などの接
着剤を用いて積層体に固定されるとしているが、これは
はんだや銀ペーストなどを用いても、隔壁による効果は
同じである。
Further, in the present embodiment, the number of electronic component chips, external electrodes, and electrode pads, and the arrangement positions thereof are not limited to those described above, but are adapted to the internal circuit of the laminate and the internal ground electrode. Is what you do. A bare chip is often used as an electronic component chip. In particular, in the case of a surface acoustic wave element, it is necessary to provide a hermetically sealed structure with ceramic or the like. Although the electronic component chip is fixed to the laminate using an adhesive such as a resin, the effect of the partition is the same even if solder or silver paste is used.

【0060】また、本実施の形態においては、隔壁は積
層体で形成される構成としたが、必ずしも同じ材料の積
層体である必要はなく、積層体以外の構成であっても隔
壁により樹脂だれの影響を抑えて小型化が実現できると
いう効果は同じである。
Further, in the present embodiment, the partition is formed of a laminate. However, the partition is not always required to be a laminate of the same material. The effect of miniaturization can be realized by suppressing the influence of the above.

【0061】また、本実施の形態では、内部接地電極を
1つとして説明したが、内部接地電極が複数存在して
も、積層体にビアホールを設けて接続するか、外部接地
電極により接続することにより同電位とすればよく、内
部接地電極を増やすことにより接地の強化、及びシール
ド効果の向上にもつながる。
In the present embodiment, one internal ground electrode has been described. However, even if a plurality of internal ground electrodes are present, it is necessary to connect via a via hole in the laminate or to connect via an external ground electrode. And increasing the number of internal ground electrodes leads to strengthening of the ground and improvement of the shielding effect.

【0062】また、積層体に形成される隔壁は、内部回
路、及び内部接地電極の介在する積層体と隔壁とを個別
に形成した後に貼り合わせても、また、内部回路、及び
内部接地電極の介在する積層体と隔壁とを一体成形され
たものであっても、本発明に関する効果は同じである。
The partition walls formed in the laminated body may be bonded to each other after the internal circuit and the laminated body having the internal ground electrode interposed therebetween are formed separately, or may be bonded to the internal circuit and the internal ground electrode. The effect of the present invention is the same even when the intervening laminate and the partition are integrally formed.

【0063】また、隔壁内部に形成される隔壁シールド
電極は、積層体を形成後に積層体にドリルなどで穴を形
成して導電材料の塗布やメッキなどを行うことにより形
成されてされた構成であっても、また、積層体を構成す
る誘電体シートに印刷などにより電極パターンを形成
し、積層体に内層して形成される構成であってもよい。
The barrier rib shield electrode formed inside the barrier rib is formed by forming a hole in the laminated body by a drill or the like after forming the laminated body, and applying or plating a conductive material. Alternatively, an electrode pattern may be formed on a dielectric sheet constituting the laminate by printing or the like, and the dielectric sheet may be formed as an inner layer on the laminate.

【0064】また、本実施の形態では、外部電極が金属
膜を積層体の側面の特定個所に塗布することにより形成
される構成であるとしたが、本発明における外部電極
は、積層体を形成後に積層体にドリルなどで穴を形成し
て導電材料の塗布やメッキなどを行うことにより形成さ
れてされた構成であっても、また、積層体を構成する誘
電体シートに印刷などにより電極パターンを形成し、積
層体に内層して形成される構成であってもよい。
In this embodiment, the external electrode is formed by applying a metal film to a specific portion on the side surface of the laminate. However, the external electrode in the present invention is formed by forming the laminate. Even when the laminate is formed by forming a hole in the laminate with a drill or the like and applying or plating a conductive material, the electrode pattern is formed by printing or the like on a dielectric sheet constituting the laminate. May be formed and formed as an inner layer in the laminate.

【0065】また、本実施の形態では、誘電体シートと
して、比誘電率εr=7、誘電損失tanδ=2.0×
10-4である結晶相とガラス相からなる誘電体シートを
例として述べたが、比誘電率εr=5〜10である結晶
相とガラス相からなる誘電体シートを用いても同様の効
果が得られる。また、比誘電率εr=50〜100程度
であるBi23、Nb25を主成分する誘電体シートを
用いても同様の効果が得られる。
In this embodiment, the dielectric sheet is made of a dielectric constant εr = 7, a dielectric loss tan δ = 2.0 ×
Although a dielectric sheet composed of a crystal phase and a glass phase of 10 −4 has been described as an example, a similar effect can be obtained by using a dielectric sheet composed of a crystal phase and a glass phase having a relative dielectric constant εr of 5 to 10. can get. Similar effects can be obtained by using a dielectric sheet containing Bi 2 O 3 and Nb 2 O 5 as the main components having a relative dielectric constant εr of about 50 to 100.

【0066】(第3の実施の形態)図8は、本発明にお
ける第3の実施の形態の複合積層電子部品を示す図であ
る。図8において、複合積層電子部品801は複数の誘
電体シートが積層されて成る積層体802であって、積
層体802の内層には、入力/出力端子を備える内部回
路(図示せず)と、内部接地電極(図示せず)とが介在
する。誘電体シートは比誘電率εr=7、誘電損失ta
nδ=2.0×10-4である結晶相とガラス相からな
る。
(Third Embodiment) FIG. 8 is a view showing a composite laminated electronic component according to a third embodiment of the present invention. In FIG. 8, a composite laminated electronic component 801 is a laminated body 802 formed by laminating a plurality of dielectric sheets, and an internal circuit (not shown) having input / output terminals is provided on an inner layer of the laminated body 802. An internal ground electrode (not shown) intervenes. The dielectric sheet has a relative permittivity εr = 7 and a dielectric loss ta.
It consists of a crystal phase and a glass phase where nδ = 2.0 × 10 −4 .

【0067】積層体802の側面には外部電極803が
形成され、外部電極803は内部回路の入力/出力端子
と内部接地電極にそれぞれ電気的に接続される。外部電
極803は金属膜を積層体802の側面の特定個所に塗
布することにより形成される。
External electrodes 803 are formed on side surfaces of the laminate 802, and the external electrodes 803 are electrically connected to input / output terminals of an internal circuit and internal ground electrodes, respectively. The external electrode 803 is formed by applying a metal film to a specific portion on the side surface of the stacked body 802.

【0068】積層体802の最上面には第1、第2の凹
部804a、804bが形成され、第1、第2の凹部8
04a、804bには第1、第2の電子部品チップ80
5a、805bが配置される。第1、第2の電子部品チ
ップ805a、805bは積層体802に樹脂などの接
着剤を用いて固定され、さらに、第1、第2の電子部品
チップ805a、805bはワイヤー806a、806
bにより、第1、及び第2の電極パッド807a、80
7bに接続される。
First and second concave portions 804 a and 804 b are formed on the uppermost surface of the laminated body 802, and the first and second concave portions 8 are formed.
04a and 804b include the first and second electronic component chips 80.
5a and 805b are arranged. The first and second electronic component chips 805a and 805b are fixed to the laminated body 802 using an adhesive such as a resin, and the first and second electronic component chips 805a and 805b are connected to wires 806a and 806.
b, the first and second electrode pads 807a, 807
7b.

【0069】第1、及び第2の電極パッド807a、8
07bは積層体802における内部回路、及び内部接地
電極に接続される。さらに、第1、第2の電子部品チッ
プ805a、805bが配置される第1、第2の凹部8
04a、804bにはシールド電極808が形成され、
シールド電極808は内部接地電極に接続される。
First and second electrode pads 807a, 807
07b is connected to the internal circuit in the multilayer body 802 and the internal ground electrode. Further, the first and second concave portions 8 in which the first and second electronic component chips 805a and 805b are arranged.
04a and 804b are provided with a shield electrode 808,
Shield electrode 808 is connected to an internal ground electrode.

【0070】以上のような構成とすることにより、本発
明における第3の実施の形態の複合積層電子部品は、凹
部により積層体最上面に電子部品チップを固定する時の
樹脂だれの影響を抑え、さらに、電子部品チップ間にシ
ールド電極を配置することにより、電子部品チップのシ
ールドが改善される。この場合は、凹部の深さを電子部
品チップの高さよりも深い構成として、シールド電極を
凹部の深さと同程度かそれ以上深く形成すればシールド
効果はさらに改善されるものである。
With the above configuration, the composite multilayer electronic component of the third embodiment of the present invention suppresses the influence of resin dripping when the electronic component chip is fixed to the uppermost surface of the multilayer body by the concave portion. Further, by disposing the shield electrode between the electronic component chips, the shielding of the electronic component chips is improved. In this case, if the depth of the concave portion is set to be deeper than the height of the electronic component chip, and the shield electrode is formed to be equal to or deeper than the depth of the concave portion, the shielding effect is further improved.

【0071】なお、シールド電極に電子部品チップの接
地端子が導電性のワイヤーを介して接続される構成とし
てもよい。
The ground terminal of the electronic component chip may be connected to the shield electrode via a conductive wire.

【0072】また、本実施の形態において、シールド電
極がない場合であっても、樹脂だれの影響を抑えて小型
化を実現するということに関しては同様の効果が得られ
る。
In the present embodiment, even when there is no shield electrode, the same effect can be obtained in terms of realizing miniaturization by suppressing the influence of resin dripping.

【0073】また、本実施の形態においては、電子部品
チップ、外部電極、電極パッドの数、及び配置される位
置はこれに限るものでなく、積層体の内部回路、内部接
地電極にあわせて適応するものである。また、電子部品
チップにはしばしばベアチップが用いられ、特に弾性表
面波素子の場合はセラミック等により気密封止の構成と
する必要がある。また、電子部品チップは樹脂などの接
着剤を用いて積層体に固定されるとしているが、これは
はんだや銀ペーストなどを用いても、隔壁による効果は
同じである。
Further, in the present embodiment, the number of electronic component chips, external electrodes, and electrode pads, and the arrangement positions thereof are not limited to those described above, but are adapted to the internal circuit of the laminate and the internal ground electrode. Is what you do. A bare chip is often used as an electronic component chip. In particular, in the case of a surface acoustic wave element, it is necessary to provide a hermetically sealed structure with ceramic or the like. Although the electronic component chip is fixed to the laminate using an adhesive such as a resin, the effect of the partition is the same even if solder or silver paste is used.

【0074】また、本実施の形態では、内部接地電極を
1つとして説明したが、内部接地電極が複数存在して
も、積層体にビアホールを設けて接続するか、外部接地
電極により接続することにより同電位とすればよく、内
部接地電極を増やすことにより接地の強化、及びシール
ド効果の向上にもつながる。
In the present embodiment, one internal ground electrode has been described. However, even if there are a plurality of internal ground electrodes, the laminated body may be connected by providing a via hole or connected by an external ground electrode. And increasing the number of internal ground electrodes leads to strengthening of the ground and improvement of the shielding effect.

【0075】また、電子部品チップ間に形成されるシー
ルド電極は、積層体を構成する誘電体シートに印刷など
により電極パターンを形成し、積層体に内層して形成さ
れる構成であってもよい。
Further, the shield electrode formed between the electronic component chips may be formed by forming an electrode pattern on a dielectric sheet constituting the laminate by printing or the like and forming an inner layer on the laminate. .

【0076】また、本実施の形態では、外部電極が金属
膜を積層体の側面の特定個所に塗布することにより形成
される構成であるとしたが、本発明における外部電極
は、積層体を形成後に積層体にドリルなどで穴を形成し
て導電材料の塗布やメッキなどを行うことにより形成さ
れてされた構成であっても、また、積層体を構成する誘
電体シートに印刷などにより電極パターンを形成し、積
層体に内層して形成される構成であってもよい。
In this embodiment, the external electrode is formed by applying a metal film to a specific portion on the side surface of the laminate. However, the external electrode in the present invention is formed by forming the laminate. Even when the laminate is formed by forming a hole in the laminate with a drill or the like and applying or plating a conductive material, the electrode pattern is formed by printing or the like on a dielectric sheet constituting the laminate. May be formed and formed as an inner layer in the laminate.

【0077】また、本実施の形態では、誘電体シートと
して、比誘電率εr=7、誘電損失tanδ=2.0×
10-4である結晶相とガラス相からなる誘電体シートを
例として述べたが、比誘電率εr=5〜10である結晶
相とガラス相からなる誘電体シートを用いても同様の効
果が得られる。また、比誘電率εr=50〜100程度
であるBi23、Nb25を主成分する誘電体シートを
用いても同様の効果が得られる。
In this embodiment, the dielectric sheet is made of a dielectric constant εr = 7, a dielectric loss tan δ = 2.0 ×
Although a dielectric sheet composed of a crystal phase and a glass phase of 10 −4 has been described as an example, a similar effect can be obtained by using a dielectric sheet composed of a crystal phase and a glass phase having a relative dielectric constant εr of 5 to 10. can get. Similar effects can be obtained by using a dielectric sheet containing Bi 2 O 3 and Nb 2 O 5 as the main components having a relative dielectric constant εr of about 50 to 100.

【0078】また、上述した実施の形態では、電子部品
チップは、隔壁に囲まれている、または積層体上面の凹
部に配置されているとしたが、電子部品チップと電極パ
ッドとの間に、電子部品チップより電極パッド側の方が
高い位置を有する坂や段差が設けられているとしてもよ
く、その場合であっても、積層体最上面に電子部品チッ
プを固定する時の樹脂だれの影響を抑え、小型の複合積
層電子部品とすることができる。なお、そのさいは、上
述した高い位置が実質上鉛直情報に保持されている必要
がある。
Further, in the above-described embodiment, the electronic component chip is assumed to be surrounded by the partition walls or arranged in the concave portion on the upper surface of the laminate. A slope or a step having a higher position on the electrode pad side than the electronic component chip may be provided. Even in such a case, the influence of resin dripping when the electronic component chip is fixed to the uppermost surface of the laminate. And a compact composite electronic component can be obtained. In this case, it is necessary that the above-mentioned high position is substantially held in the vertical information.

【0079】また、上述した実施の形態では、本発明の
複合積層電子部品の積層体に形成された電子部品として
電極パッドを用いたが、電子部品は電極パッドに限るも
のではない。
Further, in the above-described embodiment, the electrode pad is used as the electronic component formed on the laminate of the composite multilayer electronic component of the present invention, but the electronic component is not limited to the electrode pad.

【0080】また、本発明の複合積層電子部品の積層体
を構成する誘電体シートが結晶相とガラス相とで形成さ
れていてもよく、そのときの結晶相として、Al23
MgO、SiO2、およびROxのうち少なくとも1つを
含有する結晶相を用いてもよい。なお、RはLa、C
e、Pr、Nd、SmおよびGdから選ばれる少なくと
も1つの元素であり、xはRの価数に応じて化学量論的
に定まる数値である。
Further, the dielectric sheet constituting the laminate of the composite laminated electronic component of the present invention may be formed of a crystal phase and a glass phase, in which case the crystal phase may be Al 2 O 3 ,
A crystal phase containing at least one of MgO, SiO 2 , and RO x may be used. Note that R is La, C
It is at least one element selected from e, Pr, Nd, Sm and Gd, and x is a numerical value determined stoichiometrically according to the valence of R.

【0081】[0081]

【発明の効果】以上説明したところから明らかなよう
に、本発明は、積層体の最上面に配置される電子部品チ
ップの樹脂だれの影響を抑えて小型の複合積層電子部品
を提供することができる。
As is apparent from the above description, the present invention provides a small-sized composite laminated electronic component by suppressing the influence of resin dripping of an electronic component chip disposed on the uppermost surface of the laminate. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における第1の実施の形態の複合積層電
子部品図
FIG. 1 is a diagram of a composite laminated electronic component according to a first embodiment of the present invention.

【図2】本発明における第1の実施の形態の複合積層電
子部品における別の形態図
FIG. 2 is another configuration diagram of the composite multilayer electronic component according to the first embodiment of the present invention.

【図3】本発明における第1の実施の形態の複合積層電
子部品における別の形態図
FIG. 3 is another configuration diagram of the composite multilayer electronic component according to the first embodiment of the present invention.

【図4】本発明における第1の実施の形態の複合積層電
子部品における別の形態図
FIG. 4 is another configuration diagram of the composite multilayer electronic component according to the first embodiment of the present invention.

【図5】本発明における第1の実施の形態の複合積層電
子部品における別の形態図
FIG. 5 is another configuration diagram of the composite multilayer electronic component according to the first embodiment of the present invention.

【図6】本発明における第2の実施の形態の複合積層電
子部品図
FIG. 6 is a view of a composite laminated electronic component according to a second embodiment of the present invention.

【図7】本発明における第2の実施の形態の複合積層電
子部品における別の形態図
FIG. 7 is another configuration diagram of the composite multilayer electronic component according to the second embodiment of the present invention.

【図8】本発明における第3の実施の形態の複合積層電
子部品図
FIG. 8 is a diagram of a composite laminated electronic component according to a third embodiment of the present invention.

【図9】従来の複合積層電子部品図FIG. 9 is a diagram of a conventional composite laminated electronic component.

【図10】図1の積層電子部品101における内部回路
の一例を示す分解斜視図
10 is an exploded perspective view showing an example of an internal circuit in the multilayer electronic component 101 in FIG.

【図11】図11の積層電子部品の等価回路を示す図FIG. 11 is a diagram showing an equivalent circuit of the multilayer electronic component in FIG. 11;

【符号の説明】[Explanation of symbols]

101 複合積層電子部品 102 積層体 103 外部電極 104 電子部品チップ 105 隔壁 106 ワイヤー 107 電極パッド 201 複合積層電子部品 202 積層体 203 外部電極 204a 第1の電子部品チップ 204b 第2の電子部品チップ 205a 第1の隔壁 205b 第2の隔壁 206a 第1のワイヤー 206b 第2のワイヤー 207a 第1の電極パッド 207b 第2の電極パッド 301 隔壁 401 隔壁シールド電極 501 複合積層電子部品 502 積層体 503 外部電極 504a 第1の電子部品チップ 504b 第2の電子部品チップ 505 隔壁 506a 第1のワイヤー 506b 第2のワイヤー 507a 第1の電極パッド 507b 第2の電極パッド 508 隔壁シールド電極 601 複合積層電子部品 602 積層体 603 外部電極 604 電子部品チップ 605 隔壁 606 ワイヤー 607 電極パッド 701 隔壁シールド電極 801 複合積層電子部品 802 積層体 803 外部電極 804a 第1の凹部 804b 第2の凹部 805a 第1の電子部品チップ 805b 第2の電子部品チップ 806a 第1のワイヤー 806b 第2のワイヤー 807a 第1の電極パッド 807b 第2の電極パッド 901 複合積層電子部品 902 積層体 903 外部電極 904 電子部品チップ 905 ワイヤー 906 電極パッド DESCRIPTION OF SYMBOLS 101 Composite laminated electronic component 102 Laminated body 103 External electrode 104 Electronic component chip 105 Partition 106 Wire 107 Electrode pad 201 Composite laminated electronic component 202 Laminated body 203 External electrode 204a 1st electronic component chip 204b 2nd electronic component chip 205a 1st Partition wall 205b second partition wall 206a first wire 206b second wire 207a first electrode pad 207b second electrode pad 301 partition wall 401 partition shield electrode 501 composite laminated electronic component 502 laminated body 503 external electrode 504a first Electronic component chip 504b Second electronic component chip 505 Partition 506a First wire 506b Second wire 507a First electrode pad 507b Second electrode pad 508 Partition shield electrode 601 Composite laminated electronic component 6 02 laminate 603 external electrode 604 electronic component chip 605 partition wall 606 wire 607 electrode pad 701 partition shield electrode 801 composite laminated electronic component 802 laminate 803 external electrode 804a first concave portion 804b second concave portion 805a first electronic component chip 805b Second electronic component chip 806a First wire 806b Second wire 807a First electrode pad 807b Second electrode pad 901 Composite multilayer electronic component 902 Stack 903 External electrode 904 Electronic component chip 905 Wire 906 Electrode pad

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01F 15/00 D H01G 4/40 A // H01L 25/04 H01L 23/12 F 25/18 25/04 Z (72)発明者 瓜生 一英 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松村 勉 京都府京田辺市大住浜55番12 松下日東電 器株式会社内 (72)発明者 加賀田博司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川北 晃司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E070 AA05 AB01 BA11 CB03 CB12 CB17 5E082 AA01 AB03 BB02 DD08 DD13 EE04 EE16 EE23 EE35 FF05 FG06 FG26 GG10 GG28 JJ03 JJ06 JJ23 KK08 LL15 5E346 AA04 AA13 AA15 AA27 AA29 AA33 AA43 BB13 BB20 CC16 CC18 CC21 CC53 CC54 DD13 DD24 FF01 FF42 GG15 GG17 GG19 GG28 GG40 HH06 HH22──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/46 H01F 15/00 D H01G 4/40 A // H01L 25/04 H01L 23/12 F 25 / 18 25/04 Z (72) Inventor Kazuhide Uryu 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Tsutomu Matsumura 55-12 Osumihama, Kyotanabe, Kyoto Matsushita Nitto Electric (72) Inventor Hiroshi Kagata 1006 Kadoma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. AB01 BA11 CB03 CB12 CB17 5E082 AA01 AB03 BB02 DD08 DD13 EE04 EE16 EE23 EE35 FF05 FG06 FG26 GG10 GG28 JJ03 JJ06 JJ23 KK08 LL15 5E346 AA04 AA13 AA15 AA27 AA29 BB33 20 CC16 CC18 CC21 CC53 CC54 DD13 DD24 FF01 FF42 GG15 GG17 GG19 GG28 GG40 HH06 HH22

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 複数の誘電体シートが積層されて一体化
した積層体と、 前記積層体内部に配置された、入力/出力端子を有する
少なくとも一つの内部回路と、 前記積層体内部に配置された少なくとも一つの内部接地
電極と、 前記積層体の外側面に形成された外部電極と、 前記積層体の上面に搭載された電子部品チップと、 前記積層体の上面に形成された電子部品とを備え、 前記電子部品チップと前記電子部品との間には、前記電
子部品チップより前記電子部品側の方が高い位置を有す
る段差または坂が形成されており、前記高い位置が実質
上鉛直上方に保持されていることを特徴とする複合積層
電子部品。
1. A laminate in which a plurality of dielectric sheets are laminated and integrated, at least one internal circuit having input / output terminals disposed in the laminate, and disposed in the laminate. At least one internal ground electrode, an external electrode formed on the outer surface of the laminate, an electronic component chip mounted on the upper surface of the laminate, and an electronic component formed on the upper surface of the laminate. A step or hill having a position higher on the electronic component side than the electronic component chip is formed between the electronic component chip and the electronic component, and the high position is substantially vertically above A composite multilayer electronic component characterized by being held.
【請求項2】 前記段差または坂が隔壁であることを特
徴とする請求項1に記載の複合積層電子部品。
2. The composite electronic component according to claim 1, wherein the step or the hill is a partition.
【請求項3】 前記隔壁が前記電子部品チップを囲うこ
とを特徴とする請求項2に記載の複合積層電子部品。
3. The composite multilayer electronic component according to claim 2, wherein the partition surrounds the electronic component chip.
【請求項4】 前記電子部品チップが前記積層体の上面
の凹部に搭載されていることを特徴とする請求項2に記
載の複合積層電子部品。
4. The composite multilayer electronic component according to claim 2, wherein the electronic component chip is mounted in a concave portion on an upper surface of the multilayer body.
【請求項5】 前記電子部品が、前記積層体の内部に埋
設されるとともに、一部が前記積層体の上面に、または
前記隔壁上面に、または前記凹部に対して相対的に凸部
の表面に実質上位置するように設けられ、前記内部回路
または前記内部接地電極と電気的に接続している電極パ
ッドであることを特徴とする請求項2から4のいずれか
に記載の複合積層電子部品。
5. The electronic component is embedded inside the laminate, and a part of the electronic component is on the upper surface of the laminate, on the upper surface of the partition wall, or on the surface of the convex portion relative to the concave portion. 5. The composite multilayer electronic component according to claim 2, wherein the composite multilayer electronic component is an electrode pad that is provided so as to be substantially located on the internal circuit, and is electrically connected to the internal circuit or the internal ground electrode. 6. .
【請求項6】 前記隔壁内部に埋設された隔壁シールド
電極をさらに備えたことを特徴とする請求項2または3
に記載の複合積層電子部品。
6. The device according to claim 2, further comprising a partition shield electrode embedded inside the partition.
2. The composite laminated electronic component according to item 1.
【請求項7】 前記隔壁シールド電極が、前記内部接地
電極と電気的に接続していることを特徴とする請求項6
に記載の複合積層電子部品。
7. The partition shield electrode is electrically connected to the internal ground electrode.
2. The composite laminated electronic component according to item 1.
【請求項8】 前記隔壁の高さが前記電子部品チップの
高さより高いことを特徴とする請求項6または7に記載
の複合積層電子部品。
8. The composite multilayer electronic component according to claim 6, wherein the height of the partition wall is higher than the height of the electronic component chip.
【請求項9】 前記積層体の上面の前記凹部の周囲の相
対的凸部の内部に埋設され、前記積層体内部の内部接地
電極に接続されているシールド電極をさらに備えたこと
を特徴とする請求項4に記載の複合積層電子部品。
9. The semiconductor device according to claim 1, further comprising a shield electrode embedded in a relative convex portion around the concave portion on the upper surface of the laminate and connected to an internal ground electrode inside the laminate. The composite multilayer electronic component according to claim 4.
【請求項10】 前記凹部の深さが前記電子部品チップ
の高さより大きいことを特徴とする請求項9に記載の複
合積層電子部品。
10. The composite multilayer electronic component according to claim 9, wherein the depth of the recess is larger than the height of the electronic component chip.
【請求項11】 前記電子部品チップが複数存在し、そ
れら複数の前記電子部品チップそれぞれに対応して前記
隔壁または前記凹部が設けられていることを特徴とする
請求項2から4のいずれかに記載の複合積層電子部品。
11. The electronic component chip according to claim 2, wherein a plurality of said electronic component chips are present, and said partition wall or said concave portion is provided corresponding to each of said plurality of electronic component chips. The composite laminated electronic component according to the above.
【請求項12】 前記電子部品チップが弾性表面波素子
であり、前記積層体がセラミックにより気密封止されて
いることを特徴とする請求項1から4のいずれかに記載
の複合積層電子部品。
12. The composite multilayer electronic component according to claim 1, wherein the electronic component chip is a surface acoustic wave device, and the laminate is hermetically sealed with ceramic.
【請求項13】 前記誘電体シートが結晶相とガラス相
とで形成されており、前記結晶相がAl23、MgO、
SiO2、およびROxのうち少なくとも1つを含有し、
前記RがLa、Ce、Pr、Nd、SmおよびGdから
選ばれる少なくとも1つの元素であり、前記xが前記R
の価数に応じて化学量論的に定まる数値であることを特
徴とする請求項1から4のいずれかに記載の複合積層電
子部品。
13. The dielectric sheet is formed of a crystal phase and a glass phase, wherein the crystal phase is composed of Al 2 O 3 , MgO,
Containing at least one of SiO 2 and RO x ;
R is at least one element selected from La, Ce, Pr, Nd, Sm and Gd, and x is the R
The composite multilayer electronic component according to any one of claims 1 to 4, wherein the numerical value is stoichiometrically determined according to the valence of the composite multilayer electronic component.
【請求項14】 前記誘電体シートがBi23、Nb2
5を主成分とすることを特徴とする請求項1から4の
いずれかに記載の複合積層電子部品。
14. The dielectric sheet is made of Bi 2 O 3 , Nb 2
The composite multilayer electronic component according to any one of claims 1 to 4, wherein O 5 is a main component.
JP2000163798A 2000-05-31 2000-05-31 Composite laminated electronic parts Pending JP2001345236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000163798A JP2001345236A (en) 2000-05-31 2000-05-31 Composite laminated electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000163798A JP2001345236A (en) 2000-05-31 2000-05-31 Composite laminated electronic parts

Publications (1)

Publication Number Publication Date
JP2001345236A true JP2001345236A (en) 2001-12-14

Family

ID=18667503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000163798A Pending JP2001345236A (en) 2000-05-31 2000-05-31 Composite laminated electronic parts

Country Status (1)

Country Link
JP (1) JP2001345236A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067850A (en) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd Circuit device
JPWO2013111276A1 (en) * 2012-01-25 2015-05-11 三菱電機株式会社 Power semiconductor device
CN108878408A (en) * 2017-05-10 2018-11-23 叶秀慧 It is thinned the encapsulating structure that splices of dual chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067850A (en) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd Circuit device
JPWO2013111276A1 (en) * 2012-01-25 2015-05-11 三菱電機株式会社 Power semiconductor device
CN108878408A (en) * 2017-05-10 2018-11-23 叶秀慧 It is thinned the encapsulating structure that splices of dual chip

Similar Documents

Publication Publication Date Title
US6424233B1 (en) Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted
JP4912992B2 (en) Capacitor-embedded substrate and manufacturing method thereof
JP2000312121A (en) Noise filter
JP2003115664A (en) Voltage conversion module
EP1699277A1 (en) Ceramic multilayer substrate
KR20190116115A (en) Electronic component
KR100651310B1 (en) Compact structured transmission line type noise filter for efficiently eliminating a noise of wide band including a high frequency band
USH416H (en) High capacitance flexible circuit
JP2001345236A (en) Composite laminated electronic parts
JP3252635B2 (en) Multilayer electronic components
US6884938B2 (en) Compact circuit module
JPS60225449A (en) Semiconductor ic package
JPH06244058A (en) Chip type feedthrough capacitor
JPH035677B2 (en)
JPS56129348A (en) Semiconductor device
KR100239993B1 (en) Surface acoustic wave apparatus
CN109845101B (en) Laminated LC filter array
JP2003086755A (en) Hybrid module
JP3473529B2 (en) Piezoelectric resonance components
JPH06163321A (en) Composite part of high-frequency lc
JPS63146422A (en) Chip laminated capacitor
JP2000269078A (en) Laminated electronic component
JP2001167974A (en) Circuit board and circuit module using the same and electronic device using the module
JP2001155954A (en) Through-type laminated ceramic capacitor for three- dimensional mounting
US10418181B2 (en) Single layer capacitors